TW201903914A

TW201903914A - 晶片封裝體

Info

Publication number: TW201903914A
Application number: TW106130972A
Authority: TW
Inventors: 陳潔; 陳憲偉
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-05-31
Filing date: 2017-09-11
Publication date: 2019-01-16
Also published as: US10867967B2; US11393797B2; US10461060B2; US20200058620A1; CN108987372A; US20210098427A1; TWI793082B; CN108987372B; US20180350774A1

Abstract

提供晶片封裝體的結構及其形成方法，晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層，晶片封裝體也包含界面在半導體晶粒與保護層之間，晶片封裝體更包含導電層在保護層和半導體晶粒上方，且導電層具有第一部分和第二部分，第一部分相較於第二部分靠近半導體晶粒的內部，第一部分直接接觸第二部分，第二部分延伸跨過界面，且第二部分具有線寬大於第一部分的線寬。

Description

晶片封裝體

本發明實施例係有關於半導體技術，且特別是有關於半導體晶片封裝體。

半導體積體電路(integrated circuit，IC)工業已經歷了快速成長。半導體製造過程的持續進步使得半導體裝置具有更精細的部件(feature)及/或更高整合度。功能密度(即每一晶片區互連的裝置數目)增加，同時部件尺寸(即製造過程中所產生的最小的組件)縮小。此元件尺寸微縮化的製程一般來說具有增加生產效率與降低相關費用的益處。

晶片封裝體不但提供半導體裝置免受環境汙染的保護，而且也為封裝於其中的半導體裝置提供連接界面。目前已經發展使用較小面積或較小高度的較小封裝結構來封裝半導體裝置。

為了進一步改善半導體晶粒的密度和功能性，已發展了新的封裝技術。這些相對新型的半導體晶粒封裝技術面臨製造上的挑戰。

在一些實施例中，提供晶片封裝體，此晶片封裝結構包含半導體晶粒；保護層圍繞半導體晶粒；界面在半導體晶粒與保護層之間；以及導電層，在保護層和半導體晶粒上方，其中導電層具有第一部分和第二部分，第一部分相較於第二部分靠近半導體晶粒的內部，第一部分直接接觸第二部分，第二部分延伸跨過界面，且第二部分具有線寬大於第一部分的線寬。

在一些其他實施例中，提供晶片封裝體，此晶片封裝結構包含半導體晶粒；保護層圍繞半導體晶粒；界面在半導體晶粒與保護層之間；導線形成於保護層和半導體晶粒上方，且導線具有橫跨界面部延伸跨過界面，橫跨界面部具有擴大的線寬。

在另外一些實施例中，提供晶片封裝體，此晶片封裝結構包含半導體晶粒；保護層圍繞半導體晶粒；界面在半導體晶粒與保護層之間；導電層在保護層和半導體晶粒上方，導電層具有第一部分和第二部分，且第一部分相較於第二部分靠近半導體晶粒的內部，第二部分延伸跨過界面，且第二部分相較於第一部分具有較大的耐應力。

100‧‧‧承載基板

102‧‧‧黏著層

104‧‧‧基底層

106‧‧‧晶種層

112A、112B、112C、112D‧‧‧導電結構

114‧‧‧半導體基底

116‧‧‧介電結構

118‧‧‧導電元件

120‧‧‧黏著膜

121i‧‧‧內部

121p‧‧‧周邊部

122A、122B‧‧‧半導體晶粒

124‧‧‧保護層

125‧‧‧界面

128a、128b、128c‧‧‧介電層

129‧‧‧開口

130a、130b、130c、402‧‧‧導電層

131A‧‧‧第一部分

131B‧‧‧第二部分

131C‧‧‧第三部分

131B₁‧‧‧第一部

131B₂‧‧‧第二部

132‧‧‧鈍化層

134、142‧‧‧導電凸塊

170‧‧‧元件

240‧‧‧承載帶

403a‧‧‧第一區段

403b‧‧‧第二區段

a₁‧‧‧第一距離

a₂‧‧‧第二距離

a₃‧‧‧距離

C‧‧‧圓角部

C’‧‧‧邊緣部分

d1‧‧‧第一伸長方向

d2‧‧‧第二伸長方向

d1’、d2’‧‧‧伸長方向

R‧‧‧晶粒邊界區域

W₁、W₂、W₃、W₄、W₅‧‧‧線寬

根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

第1A-1J圖為依據一些實施例之形成晶片封裝體的製程的各種階段的剖面示意圖。

第2圖為依據一些實施例之形成晶片封裝體的製程的中間階段的部分上視圖。

第3圖為依據一些實施例之形成晶片封裝體的製程的中間階段的部分上視圖。

第4A圖為依據一些實施例之晶片封裝體中的導電層的局部上視圖。

第4B圖為依據一些實施例之晶片封裝體中的導電層的局部上視圖。

要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。

再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。

本發明實施例可應用於三維(three dimensional，3D)封裝或三維積體電路(3DIC)，也可包含其他部件或製程。舉例來說，可包含測試結構來幫助三維封裝或三維積體電路的驗證測試。舉例來說，測試結構可包含形成於重佈線層中或基底上的測試墊，以允許三維封裝或三維積體電路的測試、探針及/或探針卡和類似物的使用。可對中間結構以及最終結構實施驗證測試。此外，本發明實施例揭露的結構和方法可與包括已知良好晶粒的中間驗證的測試方法結合使用，以增加產率並降低成本。

以下描述本發明的一些實施例。可提供額外的操作於這些實施例所述的階段之前、這些實施例所述的階段期間及/或這些實施例所述的階段之後。在不同的實施例中，可取代或消除所述的一些階段。可對半導體裝置結構增加額外的部件。在不同的實施例中，可取代或消除以下所述的一些部件。雖然在一些實施例中以特定順序實施操作，但是可以另一邏輯順序實施這些操作。

第1A-1J圖為依據一些實施例之形成晶片封裝體的製程的各種階段的剖面示意圖。依據一些實施例，如第1A圖所示，黏著層102和基底層104沉積或層疊於承載基板100上。

在一些實施例中，承載基板100係用作暫時性的支撐基板。承載基板100可由半導體材料、陶瓷材料、聚合物材料、金屬材料、其他合適材料或前述之組合製成。在一些實施例中，承載基板100為玻璃基板。在一些其他實施例中，承載基板100為半導體基底，例如矽晶圓。

黏著層102可由黏膠或貼合材料(例如金屬薄片)製成。在一些實施例中，黏著層102感光且透過光照射容易與承載基板100分開。舉例來說，使用紫外(ultra-violet，UV)光、紅外光或雷射光照射承載基板100來與黏著層102分開。在一些實施例中，黏著層102為光熱轉換(light-to-heat-conversion，LTHC)塗層。在一些其他實施例中，黏著層102為為感熱的，可使用熱操作將黏著層102分開。

在一些實施例中，基底層104為聚合物層或含聚合物層。基底層104可為聚苯並噁唑(polybenzoxazole，PBO)層、聚醯亞胺(polyimide，PI)層、防焊(solder resist，SR)層、Ajinomoto公司製造的積層膜(Ajinomoto buildup film，ABF)、晶粒附接膜(die attach film，DAF)、其他合適層或前述之組合。在一些實施例中，基底層104包含多個子層。

可對本發明實施例做許多變化及/或修改。在一些其他實施例中，不形成基底層104。

之後，依據一些實施例，如第1A圖所示，晶種層106沉積於基底層104上方。在一些實施例中，晶種層106由金屬材料製成。金屬材料可由鈦(Ti)、鈦合金、銅(Cu)、銅合金、其他合適的材料或前述之組合製成，或包含前述之材料。在一些其他實施例中，晶種層106包含多個子層。

在一些實施例中，晶種層106透過使用物理氣相沉積(physical vapor deposition，PVD)製程(例如濺鍍製程)、化學氣相沉積(chemical vapor deposition，CVD)製程、旋塗製程、其他可應用的製程或前述之組合沉積。

可對本發明實施例做許多變化及/或修改。在一些其他實施例中，不形成晶種層106。

依據一些實施例，如第1B圖所示，形成導電結構112A、112B、112C和112D。在一些實施例中，導電結構112A、112B、112C和112D包含導電柱。在一些實施例中，每一個導電結構112A、112B、112C和112D具有線性側壁。在一些實施例中，此線性側壁大致垂直於基底層104的主要表面。

在一些實施例中，遮罩層(未顯示)形成於晶種層106上方，以協助形成導電結構112A-112D。遮罩層具有多個開口暴露出晶種層106的一部分。遮罩層的開口定義出導電結構形成的位置。在一些實施例中，遮罩層由光阻材料製成。

在一些實施例中，導電結構112A-112D由金屬材料製成或包含金屬材料。金屬材料可包含銅、鈦、金(Au)、鈷(Co)、鋁(Al)、鎢(W)、其他合適的材料或前述之組合。在一些實施例中，導電結構112A-112D由銲料製成或包含銲料。銲料可包含錫(Sn)和其他金屬元素。在一些其他實施例中，導電結構112A、112B、112C和112D由不包含錫的金屬材料製成。

在一些實施例中，導電結構112A、112B、112C和112D透過使用晶種層106的鍍覆製程形成。鍍覆製程可包含電鍍製程、無電電鍍製程、其他可應用的製程或前述之組合。

然而，可對本發明實施例做許多變化及/或修改。在一些其他實施例中，導電結構112A、112B、112C和112D透過使用化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、旋塗製程、其他可應用的製程或前述之組合形成。

之後，依據一些實施例，如第1B圖所示，移除遮罩層，移除未被導電結構112A-112D覆蓋之晶種層106的部分。可使用蝕刻製程來部分地移除晶種層106。在蝕刻晶種層106的期間，導電結構112A-112D可作為蝕刻遮罩。

可對本發明實施例做許多變化及/或修改。在一些其他實施例中，不形成晶種層106及/或導電結構112A-112D。

依據一些實施例，如第1C圖所示，包含半導體晶粒122A和122B的半導體晶粒附接於承載基板100上方。在一些實施例中，半導體晶粒122A和122B的背側面對基底層104，半導體晶粒122A和122B的前側遠離基底層104。可使用黏著膜120將半導體晶粒122A和122B固定至基底層104。黏著膜120可包含晶粒附接膜(DAF)、黏膠或其他合適膜。

每一個半導體晶粒122A和122B可包含半導體基底114、介電結構116和導電元件118位於半導體晶粒122A和122B的前側。介電結構116可包含多個介電層(未顯示)。導電元件118可為導電墊、導線的一部分或類似物。在一些實施例中，各種裝置元件形成於半導體基底114中及/或半導體基底114上。

各種裝置元件例如包含電晶體(例如金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體、雙極性接面電晶體 (bipolar junction transistor，BJT)、高電壓電晶體、高頻率電晶體、p型通道場效電晶體及/或n型通道場效電晶體(p-channel field effect transistors/n-channel field effect transistors，PFETs/NFETs)、二極體或其他合適的元件。

裝置元件透過形成於介電結構116中的導電部件內連接形成積體電路裝置。介電結構116可包含多個子層。導電部件可包含多個導線、導電接點和導通孔。在一些實施例中，透過形成於介電結構116中的導電部件形成導電元件118與裝置元件之間的電性連接。在一些實施例中，導電元件118為金屬墊，金屬墊可由鋁或其他合適的材料製成。

積體電路裝置包含邏輯裝置、記憶體裝置(例如靜態隨機存取記憶體(static random access memories，SRAMs))、射頻(radio frequency，RF)裝置、輸入/輸出(input/output，I/O)裝置、系統單晶片(system-on-chip，SoC)裝置、其他可應用類型的裝置或前述之組合。在一些實施例中，半導體晶粒122A或122B為包含多功能的系統單晶片。

在一些其他實施例中，導電元件118為電性連接至下方的導電墊或導線的導電柱。可使用鈍化層(例如聚苯並噁唑層或其他合適層)來圍繞導電柱。在一些實施例中，導電柱為銅柱。

依據一些實施例，如第1D圖所示，保護層124形成於承載基板100上方並圍繞導電結構112A-112D以及半導體晶粒122A和122B。在一些實施例中，保護層124覆蓋導電結構112A-112D以及半導體晶粒122A和122B的側壁。在一些實施例中，保護層124直接接觸半導體晶粒122A和122B。在一些實施例中，界面125形成於保護層124與半導體晶粒122A之間。

在一些實施例中，保護層124包含聚合物材料。在一些實施例中，保護層124包含模塑化合物材料。模塑化合物材料可包含具有填充物分散於其中的樹脂(例如以環氧樹脂為主的樹脂)。模塑化合物材料可包含其他合適的樹脂。

在一些實施例中，保護層124透過將模塑化合物材料注入承載基板100上方形成。在一些實施例中，使用轉移模具(transfer mold)協助形成保護層124。在注入模塑化合物材料之後或期間，模塑化合物材料不覆蓋導電結構112A-112D及/或半導體晶粒122A和122B。

在一些實施例中，液態模塑化合物材料設置於承載基板100上方，以包覆或部分地覆蓋導電結構112A-112D以及半導體晶粒122A和122B。液態模塑化合物材料可由液態環氧樹脂、液態環氧丙烯酸酯(epoxy acrylate)、有著填充物的液態環氧樹脂、有著填充物的液態環氧丙烯酸酯、一種或多種其他合適的液態材料或前述之組合製成或包含前述之材料。在一些實施例中，接著應用熱製程將液態模塑化合物材料硬化，並將液態模塑化合物材料轉變為保護層124。在一些實施例中，實施熱製程的溫度在約200℃與約250℃的範圍內。熱製程的操作時間可在約0.5小時與約3小時的範圍內。

在一些其他實施例中，液態模塑化合物材料設置於承載基板100上方，以覆蓋導電結構112A-112D及半導體晶粒122A和122B。之後，接著應用熱製程將液態模塑化合物材料硬化，並將液態模塑化合物材料轉變為保護層124。接著使用薄化製程將保護層124薄化直到暴露出導電結構112A-112D及/或導電元件118。

依據一些實施例，如第1E圖所示，介電層128a形成於保護層124、導電結構112A-112D以及半導體晶粒122A和122B上方。在一些實施例中，介電層128a由一種或多種聚合物材料或其他合適的材料製成或包含前述之材料。介電層128a可由聚苯並噁唑(PBO)、聚醯亞胺(PI)層、氧化矽、其他合適材料或前述之組合製成或包含前述之材料。在一些實施例中，介電層128a透過使用旋轉塗佈製程、噴塗製程、化學氣相沉積製程、其他可應用的製程或前述之組合。

依據一些實施例，如第1E圖所示，將介電層128a圖案化形成多個開口129。在一些實施例中，一些開口129對應地暴露出導電結構112A-112D。在一些實施例中，一些開口129對應地暴露出半導體晶粒122A和122B的導電元件118。在一些實施例中，開口129透過使用光微影製程、雷射鑽孔製程、蝕刻製程、能量束寫入製程、其他可應用的製程或前述之組合形成。

依據一些實施例，如第1F圖所示，包含導電層130a的多個導電層(或重佈線層)形成於介電層128a上方。在一些實施例中，導電層130a直接接觸介電層128a。在一些實施例中，介電層128a直接接觸保護層124。在一些實施例中，導電層130a透過介電層128a與保護層124隔開。

在一些實施例中，每一導電層130a填入對應的開口129。在一些實施例中，每一導電結構112A-112D透過對應的一個開口129電性連接至對應的一個導電層130a。在一些實施例中，半導體晶粒122A的每一導電元件118(例如導電墊)透過對應的一個開口129電性連接至對應的一個導電層130a。在一些實施例中，導電結構112A透過對應的一個導電層130a電性連接至半導體晶粒122A的一個導電元件118。

在一些實施例中，導電層130a由金屬材料製成或包含金屬材料。金屬材料可包含銅、鋁、鈦、鈷、金、鉑、其他合適的材料或前述之組合。在一些實施例中，導電層130a透過使用電鍍製程、無電電鍍製程、物理氣相沉積製程、化學氣相沉積製程、其他可應用的製程或前述之組合形成。可使用圖案化遮罩層和蝕刻製程將導電材料層圖案化，以形成有著期望圖案的導電層130a。

第2圖為依據一些實施例之形成晶片封裝體的製程的中間階段的部分上視圖。在一些實施例中，第2圖為第1F圖所示之結構的一部分的上視圖。第2圖顯示導電層130a的其中之一以及半導體晶粒122A與保護層124之間的界面125之間的關係。為了清楚起見，導電層130a與半導體晶粒122A(或保護層124)之間的介電層128a不顯示於第2圖。

在一些實施例中，如第2圖所示，導電層130a具有第一部分131A和第二部分131B。在一些實施例中，第一部分131A相較於第二部分131B較靠近半導體晶粒122A的內部121i。在一些實施例中，第二部分131B相較於第一部分131A具有較大的線寬。在一些實施例中，第二部分131B相較於第一部分131A具有較大的耐應力(stress resistance)。第二部分131B可具有較大的機械強度來承受應力(例如熱應力)。舉例來說，第一部分131A和第二部分131B的耐應力(或機械強度)可透過熱循環測試、彎曲測試或其他本領域中合適的技術來測量。

在一些實施例中，第一部分131A直接接觸第二部分131B。在一些實施例中，如第1F圖和第2圖所示，導電層130a電性連接至導電元件118的其中之一。在一些實施例中，第一部分131A在第二部分131B與導電元件118之間。在一些實施例中，導電層130a具有填充開口129的其中之一的部分。填充開口的部分可形成導通孔。第一部分131A透過導通孔電性連接至半導體晶粒122A的導電元件118。

在一些實施例中，第二部分131B延伸跨過半導體晶粒122A與保護層124之間的界面125。第一部分131A不延伸跨過界面125。在這些情況中，第二部分131B也可被稱為橫跨界面部。在一些實施例中，第一部分131A和第二部分131B的尺寸及/或形狀彼此不同。在一些實施例中，第一部分131A和第二部分131B透過相同的導電層圖案化。在一些實施例中，第一部分131A和第二部分131B由相同材料製成。

在一些實施例中，半導體晶粒122A和保護層124具有不同的熱膨脹係數。因此，在後續形成製程及/或最終產品的操作期間，可在靠近半導體晶粒122A與保護層124之間的界面125產生大的熱應力。因此，延伸跨過界面125的導電層130a的第二部分131B可能遭遇比第一部分131A更大的熱應力。

在一些實施例中，因為第二部分131B較第一部分 131A寬，第二部分131B具有較高強度(或高耐應力)來承受大的熱應力。因此，可防止導電層130a在靠近界面125的地方損壞或破裂，顯著地改善導電層130a的品質和可靠性。

如第2圖所示，第二部分131B具有線寬W₂，且第一部分131A具有線寬W₁。線寬W₂大於線寬W₁。在一些實施例中，線寬W₁為第一部分131A的平均線寬。在一些實施例中，線寬W₂為第二部分131B的平均線寬。在一些實施例中，第二部分131B具有大致一致的線寬。

在一些實施例中，第一部分131A與第二部分131B的線寬比值(W₁/W₂)在約0.2與約0.8之間的範圍內。然而，本發明實施例不限於此。線寬比值(W₁/W₂)可在不同的範圍內。在一些其他實施例中，線寬比值(W₁/W₂)在約0.3與約0.7之間的範圍內。在一些情況中，假如線寬比值(W₁/W₂)大於約0.8(或0.7)，線寬W₂可能不夠寬來承受大的熱應力。在一些其他情況中，假如線寬比值(W₁/W₂)小於約0.2(或0.3)，線寬W₂可能太寬，導致兩相鄰的導電層之間的短路。在一些實施例中，第二部分131B的線寬W₂在約10μm與約30μm的範圍內。然而，本發明實施例不限於此。在一些其他實施例中，線寬W₂在約1μm與約50μm的範圍內。

如第2圖所示，半導體晶粒122A具有周邊部121p和內部121i。周邊部121p圍繞內部121i。如第2圖所示，半導體晶粒122A的周邊部121p、界面125以及鄰接界面125的保護層124的一部分共同形成晶粒邊界區域R(即第2圖中虛線之間的面積)。晶粒邊界區域R圍繞半導體晶粒122A的內部121i。

晶粒邊界區域R可代表導電層或導線可能遭遇較大熱應力的地方。在一些實施例中，導電層130a的第二部分131B的一部分位於晶粒邊界區域R正上方。在一些實施例中，整個第二部分131B位於晶粒邊界區域R的正上方。舉例來說，第二部分131B形成於在晶粒邊界區域R正上方之介電層128a的部分上。在一些實施例中，導電層130a的第一部分131A不位於晶粒邊界區域R正上方。

因為在晶粒邊界區域R正上方的導電層130a的部分具有較大的線寬，顯著地降低了導電層130a由於大的熱應力導致的線斷裂的風險。在一些實施例中，延伸跨過界面125的每一導電層130的區段或部分較第一部分131A寬。在一些實施例中，沒有導線在介電層128a正上方具有區段(或一部分)延伸跨過界面125並與導電層130a的第一部分131A一樣寬或比第一部分131A窄。在一些實施例中，沒有導線在介電層128a正上方延伸跨過界面125並具有導電層130a的第一部分131A一樣寬或比第一部分131A窄的橫跨界面部。因此，顯著地降低了導電層130a的線破裂的風險。

如第2圖所示，晶粒邊界區域R的內部邊緣與界面125隔開第一距離a₁。舉例來說，第一距離a₁為界面125與晶粒邊界區域R的內部邊緣之間的最小距離。晶粒邊界區域R的外部邊緣與界面125隔開第二距離a₂。舉例來說，第二距離a₂為界面125與晶粒邊界區域R的外部邊緣之間的最小距離。在一些實施例中，第一距離a₁大致等於第二距離a₂。

在一些實施例中，第一距離a₁在約25μm與約50μm 之間的範圍內。在一些其他實施例中，第一距離a₁在約10μm與約70μm之間的範圍內。如第1F圖所示，半導體晶粒122A具有寬度b。在一些實施例中，第一距離a₁與半導體晶粒122A的寬度b的比值(a₁/b)在約0.025與約0.1之間的範圍內。然而，本發明實施例不限於此。在一些其他實施例中，比值(a₁/b)在約0.01與約0.2之間的範圍內。

如第2圖所示，第二部分131B具有第一部131B₁和第二部131B₂。第一部131B₁在半導體晶粒122A正上方，第二部131B₂在保護層124正上方。在一些實施例中，第二部131B₂的長度等於第一部131B₁的長度。在一些其他實施例中，第二部131B₂的長度大於第一部131B₁的長度。

如第2圖所示，在一些實施例中，導電層130a具有第三部分131C。第二部分131B在第三部分131C與第一部分131A之間。第三部分131C不延伸跨過界面125。在一些實施例中，第三部分131C位於晶粒邊界區域R之外。在一些實施例中，第三部分131C具有線寬W₃。在一些實施例中，第三部分131C具有大致一致的線寬。在一些實施例中，線寬W₃為第三部分131C的平均線寬。在一些實施例中，線寬W₂大於線寬W₃。在一些其他實施例中，線寬W₂和W₃相等。在一些其他實施例中，線寬W₃大於線寬W₂。

在一些實施例中，與第二部分131B相鄰的第一部分131A的線寬沿朝向第二部分131B的方向變寬。舉例來說，第一部分131A從線寬W₁增加至線寬W₄。線寬W₄沿朝向第二部分131B的方向逐漸變大。

可對本發明實施例做許多變化及/或修改。第4A圖和第4B圖為依據一些實施例之晶片封裝體中的導電層的局部上視圖。在一些實施例中，如第4A圖所示，第二部分131B具有圓角部C。在一些其他實施例中，如第4B圖所示，與第一部分131A相鄰之第二部分131B的邊緣部分C’為圓形的。

如第2圖所示，從半導體晶粒122A和保護層124的上視圖來觀察，界面125的至少一部分沿第一伸長方向d1延伸。延伸跨過界面125的上述部分之導電層130a的第二部分131B沿第二伸長方向d2延伸。在一些實施例中，第一伸長方向d1與第二伸長方向d2大致垂直。在一些其他實施例中，第一伸長方向d1不與第二伸長方向d2垂直。

可對本發明實施例做許多變化及/或修改。第3圖為依據一些實施例之形成晶片封裝體的製程的中間階段的部分上視圖。在一些實施例中，第3圖為第1F圖所示的結構的一部分的上視圖。第3圖顯示導電層130a(包含導電層130a’)以及半導體晶粒122A與保護層124之間的界面125之間的關係。為了清楚起見，導電層130a與半導體晶粒122A(或保護層124)之間的介電層128a不顯示於第3圖。

如第3圖所示，導電層的其中之一(例如導電層130a’)沿伸長方向d2’延伸。界面125的另一部分可沿伸長方向d1’延伸。在一些實施例中，伸長方向d1’和d2’不彼此垂直。

在一些實施例中，導電層130a’電性連接至半導體晶粒122A的導電元件118的其中之一。然而，本發明實施例不限於此。在一些其他實施例中，導電層130a’不電性連接至半導體晶粒122A的導電元件118。

在一些實施例中，一個(或多個)導電層402在介電層128a上方。在一些實施例中，導電層402不延伸跨過界面125。在一些實施例中，導電層402在介電層128a正上方。在一些實施例中，導電層402具有在晶粒邊界區域R正上方的第一區段403a和在晶粒邊界區域R之外的第二區段403b。在一些實施例中，第一區段403a與界面125之間的最短距離a₃小於導電層130a的第一部分131A與界面125之間的最短距離a₁。

在一些實施例中，第一區段403a具有線寬W₅。在一些實施例中，線寬W₅小於導電層130a的第二部分131B的線寬W₂。在一些實施例中，線寬W₅等於或小於導電層130a的第一部分131A的線寬W₁。

由於導電層402不延伸跨過界面125，因此防止導電層402由於半導體晶粒122A與保護層124之間不同熱膨脹係數而產生的熱應力。因此，在一些實施例中，在晶粒邊界區域R正上方的第一區段403a不需要具有較大的線寬。

依據一些實施例，請參照回第1G圖，介電層128b形成於介電層128a和導電層130a上方。在一些實施例中，介電層128b的材料和形成方法相同或相似於介電層128a的材料和形成方法。

然而，本發明實施例不限於此。在一些其他實施例中，介電層128b由不同於介電層128a的介電材料製成。在一些實施例中，介電層128b由氧化矽或其他類似物透過使用沉積製程(例如化學氣相沉積(CVD)製程)製成。

之後，依據一些實施例，如第1G圖所示，形成包含介電層128c和鈍化層132的多個介電層以及包含導電層130b和130c的多個導電層。導電層130b和130c的材料和形成方法類似於導電層130a的材料和形成方法。在一些實施例中，形成導電凸塊134。凸塊下金屬(under bump metallurgy，UBM)層(未顯示)可形成於導電凸塊134與導電層130c之間。

如第1G圖所示，導電層130b或130c也具有延伸跨過界面125的部分。在一些實施例中，導電層130b或130c也具有相似或相同於導電層130a的圖案。可將在晶粒邊界區域R正上方的導電層130b及/或130c設計較寬，以承受靠近界面125的熱應力。因此，也改善了導電層130b和130c的品質和可靠性。

之後，依據一些實施例，將第1G圖所示的結構上下顛倒放置於承載帶240上，如第1H圖所示。如第1H圖所示，移除承載基板100和黏著層102。承載基板100和黏著層102可透過使用光照射操作、熱操作、其他合適的操作或前述之組合移除。

如第1I圖所示，一個或多個元件170堆疊或接合至第1H圖所示的結構上。元件170可包含另一個晶片封裝體、半導體晶粒、一個或多個被動裝置、其他合適的結構或前述之組合。

在一些實施例中，形成多個導電凸塊142以建立元件170與元件170下方的結構之間的電性連接。在一些實施例中，導電凸塊142由銲料製成或包含銲料。銲料可包含錫和其他金屬材料。在一些實施例中，導電凸塊142由銅、金、鋁、鈦、鈷、鉑、其他合適的材料或前述之組合製成或包含前述之材料。

然而，本發明實施例不限於此。在一些其他實施例中，不形成或堆疊元件170及/或導電凸塊142。

之後，依據一些實施例，實施切割製程(或切割操作)將第1I圖所示的結構分隔為多個晶片封裝體，如第1J圖所示。因此，形成有著扇出型結構的晶片封裝體。在一些實施例中，在切割製程之後移除承載帶240。

可對本發明實施例做許多變化及/或修改。在一些實施例中，在切割製程之前堆疊元件170。在一些實施例中，在切割製程之後堆疊元件170。

可對本發明實施例做許多變化及/或修改。在一些實施例中，晶片封裝體僅包含半導體晶粒的其中之一，例如半導體晶粒122A。在一些其他實施例中，晶片封裝體包含兩個或多個半導體晶粒。舉例來說，晶片封裝體可包含半導體晶粒122A和122B。

本發明實施例形成具有透過保護層圍繞之半導體晶粒的晶片封裝體。一個(或多個)導電層形成於半導體晶粒和保護層上方。導電層延伸跨過半導體晶粒與保護層之間的界面。將在包含界面的晶粒邊界區域正上方之導電層的部分設計為具有較大的線寬。具有較大線寬的部分可具有較高強度來承受靠近半導體晶粒與保護層之間的界面產生的熱應力。因此，顯著地改善了導電層的品質和可靠性。

依據一些實施例，提供晶片封裝體。晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層。晶片封裝體也包含界面在半導體晶粒與保護層之間。晶片封裝體更包含導電層在保護層和半導體晶粒上方，且導電層具有第一部分和第二部分，第一部分相較於第二部分靠近半導體晶粒的內部，第一部分直接接觸第二部分，第二部分延伸跨過界面，且第二部分具有線寬大於第一部分的線寬。

在一些其他實施例中，其中與第二部分相鄰之第一部分的線寬朝第二部分增加。

在一些其他實施例中，其中從半導體晶粒和保護層的上視圖來看，界面的至少一部分沿第一伸長方向延伸，從導電層的上視圖來看，第二部分沿第二伸長方向延伸，且第一伸長方向大致垂直於第二伸長方向。

在一些其他實施例中，其中從半導體晶粒和保護層的上視圖來看，界面的至少一部分沿第一伸長方向延伸，從導電層的上視圖來看，第二部分沿第二伸長方向延伸，且第一伸長方向不垂直於第二伸長方向。

在一些其他實施例中，其中第一部分和第二部分由相同材料製成。

在一些其他實施例中，其中界面、半導體晶粒的周邊部以及與界面相鄰的保護層的一部分共同形成圍繞半導體晶粒的內部的晶粒邊界區域，第二部分的至少一部分位於晶粒邊界區域中，第一部分不位於晶粒邊界區域中，晶粒邊界區域的內部邊緣與界面隔開第一距離，以及第一距離與半導體晶粒的寬度的比值在約0.025與約0.1的範圍內。

在一些其他實施例中，其中界面、半導體晶粒的周邊部以及與界面相鄰的保護層的一部分共同形成圍繞半導體晶粒的內部的晶粒邊界區域，第二部分的至少一部分位於晶粒邊界區域中，第一部分不位於晶粒邊界區域中，晶粒邊界區域的內部邊緣與界面隔開第一距離，晶粒邊界區域的外部邊緣與界面隔開第二距離，以及第一距離等於第二距離。

在一些其他實施例中，上述晶片封裝體更包含介電層在半導體晶粒與保護層上方，以及第二導電層在介電層上方，其中第二導電層不延伸跨過界面，第二導電層具有位於晶粒邊界區域中的區段，且第二導電層的區段具有線寬小於導電層的第二部分的線寬。

在一些其他實施例中，其中半導體晶粒具有導電元件，導電層電性連接至導電元件，且第一部分物理性內連接第二部分和導電元件。

在一些其他實施例中，其中導電層具有連接至第二部分的第三部分，第二部分在第一部分與第三部分之間，第三部分不延伸跨過界面，且第二部分較第三部分寬。

在一些其他實施例中，上述晶片封裝體更包含介電層在半導體晶粒與保護層上方，其中晶片封裝體不包含導線在介電層正上方延伸跨過界面並具有橫跨界面部與導電層的第一部分一樣寬或比導電層的第一部分窄。

在一些其他實施例中，上述晶片封裝體更包含介電層在半導體晶粒與保護層上方，第二導電層在介電層上方，其中第二導電層具有區段與界面隔開第一距離，第一部分與界面隔開第二距離，第一距離小於第二距離，第二導電層不延伸跨過界面，且第二導電層的區段與導電層的第一部分一樣寬或較導電層的第一部分窄。

在一些其他實施例中，其中第一部分與第二部分的線寬比值在約0.2與約0.8之間的範圍內。

在一些其他實施例中，其中第二部分具有大致一致的線寬。

在一些其他實施例中，其中第二部分具有第一部和第二部，第一部在半導體晶粒正上方，第二部在保護層正上方，且第二部具有與第一部相同的寬度或大於第一部的寬度。

在一些其他實施例中，上述晶片封裝體更包含介電層覆蓋半導體晶粒和保護層，其中保護層直接接觸介電層，且導電層直接接觸介電層。

在一些其他實施例中，上述晶片封裝體更包含重佈線結構在半導體晶粒與導電層之間。

依據一些實施例，提供晶片封裝體。晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層。晶片封裝體也包含界面在半導體晶粒與保護層之間。晶片封裝體更包含導電層在保護層和半導體晶粒上方，且導電層具有第一部分和第二部分，第一部分相較於第二部分靠近半導體晶粒的內部，第二部分延伸跨過界面，且第二部分較第一部分寬。

依據一些實施例，提供晶片封裝體。晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層。晶片封裝體也包含界面在半導體晶粒與保護層之間。晶片封裝體更包含導電層在保護層和半導體晶粒上方，且導電層具有第一部分和第二部分，第二部分延伸跨過界面，且第二部分相較於第一部分具有較大的平均線寬。

依據一些實施例，提供晶片封裝體。晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層。晶片封裝體也包含界面在半導體晶粒與保護層之間。晶片封裝體更包含導線形成於保護層和半導體晶粒上方，且導線具有橫跨界面部延伸跨過界面，橫跨界面部具有擴大的線寬。

依據一些實施例，提供晶片封裝體。晶片封裝體包含半導體晶粒和圍繞半導體晶粒的保護層。晶片封裝體也包含界面在半導體晶粒與保護層之間。晶片封裝體更包含導電層在保護層和半導體晶粒上方，導電層具有第一部分和第二部分，且第一部分相較於第二部分靠近半導體晶粒的內部，第二部分延伸跨過界面，且第二部分相較於第一部分具有較大的耐應力。

在一些其他實施例中，其中第二部分較第一部分寬。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。

Claims

一種晶片封裝體，包括：一半導體晶粒；一保護層，圍繞該半導體晶粒；一界面，在該半導體晶粒與該保護層之間；以及一導電層，在該保護層和該半導體晶粒上方，其中該導電層具有一第一部分和一第二部分，該第一部分相較於該第二部分靠近該半導體晶粒的內部，該第一部分直接接觸該第二部分，該第二部分延伸跨過該界面，且該第二部分具有線寬大於該第一部分的線寬。