TW201901166A - 可掃描電路元件及選擇其掃描模式的方法 - Google Patents

Abstract

一種可掃描電路元件包括分別因應於第一操作模式及第二操作模式而被選擇的資料路徑及掃描資料路徑。所述掃描資料路徑包括：輸入元件，具有輸入節點、輸出節點、第一電力節點及第二電力節點。所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分。所述第一電力節點耦合至第一電壓電位，且所述第二電力節點耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位。在第二操作模式中，可掃描電路元件不呈現開關電流及洩漏電流。

Description

在可掃描電路中減少耗電的系統與方法

本文中所揭露主題是有關於可掃描電路。更具體而言，本文中所揭露主題是有關於一種在可掃描電路中減少電力及洩漏電流（leak current）的系統與方法。

掃描鏈測試（scan-chain test）是在積體電路（integrated circuit，IC）設計中嵌入硬體組件以檢測所述積體電路中的製造故障的可測試性設計（design-for-testability，DFT）技術。可測試性設計組件的可測試性特徵可被配置成可在可掃描模式（即，測試模式）中操作的順序邏輯路徑（例如，正反器、鎖存器等）內的順序元件。此種可測試性設計組件對於積體電路的正常（非測試模式）操作而言是不必要的，且可能由於在所述積體電路的正常操作期間的開關電流（switching current）及/或洩漏電流而浪費電力。

實施例提供一種可掃描電路元件，所述可掃描電路元件可包括資料路徑及掃描資料路徑。所述資料路徑可因應於第一操作模式而被選擇，且所述掃描資料路徑可能夠因應於第二操作模式而被選擇，其中所述第二操作模式與所述第一操作模式互補。所述掃描資料路徑可包括：輸入元件，可包括輸入節點、輸出節點、第一電力節點及第二電力節點。所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑可為所述掃描資料路徑的一部分。所述第一電力節點可耦合至第一電壓電位，且所述第二電力節點可耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位。所述第二電壓電位可不同於所述第一電壓電位且所述第二電壓電位可對應於共用地電位。在所述第一操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。所述輸入元件可包括緩衝器、反相器、邏輯閘或多工器。

實施例提供一種可掃描電路元件，所述可掃描電路元件可包括邏輯儲存元件、資料路徑、及掃描資料路徑。所述邏輯儲存元件可包括輸入。所述資料路徑可耦合至所述邏輯儲存元件的所述輸入，且所述資料路徑可因應於第一操作模式而被選擇。所述掃描資料路徑可耦合至所述邏輯儲存元件的所述輸入，且所述掃描資料路徑可能夠因應於第二操作模式而被選擇，其中所述第二操作模式可與所述第一操作模式互補。所述掃描資料路徑可包括：輸入元件，可包括輸入節點、輸出節點、第一電力節點及第二電力節點。所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑可為所述掃描資料路徑的一部分。所述第一電力節點可耦合至第一電壓電位，且所述第二電力節點可耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位。所述第二電壓電位可不同於所述第一電壓電位且所述第二電壓電位可對應於共用地電位。在所述第一操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。

一個實施例提供一種選擇可掃描電路元件的掃描模式的方法，所述方法包括：因應於第一操作模式而選擇可掃描電路元件中的資料路徑，其中所述可掃描電路元件可包括所述資料路徑及掃描資料路徑；以及因應於第二操作模式而選擇所述掃描資料路徑，其中所述第二操作模式可與所述第一操作模式互補，且其中所述掃描資料路徑可包括：輸入元件，可具有輸入節點、輸出節點、第一電力節點及第二電力節點，其中所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑可為所述掃描資料路徑的一部分，所述第一電力節點可耦合至第一電壓電位，且所述第二電力節點可耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位，且其中所述第二電壓電位可不同於所述第一電壓電位且所述第二電壓電位對應於共用地電位。

在以下詳細說明中，闡述了諸多具體細節以提供對本發明的透徹理解。然而，熟習此項技術者將理解，沒有該些具體細節亦可實踐所揭露的態樣。在其他實例中，未詳細闡述眾所習知的方法、程序、組件及電路以避免使本文中所揭露主題模糊不清。

本說明書通篇中所提及的「一個實施例」或「實施例」意指結合所述實施例所闡述的特定特徵、結構或特性可包括於本文中所揭露的至少一個實施例中。因此，在本說明書通篇中各處出現的片語「在一個實施例中」或「在實施例中」抑或「根據一個實施例」（或具有相似含義的其他片語）可能未必皆指同一實施例。此外，在一或多個實施例中，特定特徵、結構或特性可以任何適當的方式進行組合。就此而言，本文中所使用的詞「示例性」意指「充當例子、實例、或例證」。本文中被闡述為「示例性」的任何實施例並非被視為必定較其他實施例更佳或具有優勢。此外，相依於本文論述的上下文，單數用語可包括對應的複數形式且複數用語可包括對應的單數形式。更應注意，本文中所示出及論述的各種圖（包括組件圖式）僅用於說明目的，且並非按比例繪製。相似地，示出各種波形圖及時序圖僅用於說明目的。舉例而言，為清晰起見，元件中的一些元件的尺寸可相對於其他元件進行誇大。此外，在適當情況下，在圖中重覆使用參考編號以指示對應的及/或類似的元件。

本文中所使用的術語僅用於闡述特定示例性實施例，而並非旨在限制所主張主題。除非上下文清楚地另外指明，否則本文中所使用的單數形式「一（a/an）」及「所述（the）」旨在亦包含複數形式。更應理解，當在本說明書中使用用語「包括（comprises及/或comprising）」時，是指明所陳述特徵、整數、步驟、操作、元件、及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組的存在或添加。本文中所使用的用語「第一」、「第二」等是作為其後面所跟名詞的標記來使用，且除非明確說明，否則並不暗含任何類型的次序（例如，空間的、時間的、邏輯的等）。此外，可在兩個或更多個圖中交叉使用相同的參考編號來指代具有相同或相似功能的部件、組件、區塊、電路、單元、或模組。然而，此類用法僅是出於說明簡潔及易於論述的目的，而並非暗含此類組件或單元的構造或架構細節在所有實施例中均相同抑或暗含此類具有共用參考編號的部件/模組是實作本文中所揭露的特定實施例的教示內容的唯一途徑。

除非另外定義，否則本文中所使用的全部用語（包括技術及科學用語）的含義均與本發明主題所屬技術領域中具有通常知識者所通常理解的含義相同。舉例而言，本文中所使用的用語「模（mod）」意指「以……為模（modulo）」。更應理解，用語（例如在常用字典中所定義的用語）應被解釋為具有與其在相關技術的上下文中的含義一致的含義，且除非本文中進行明確定義，否則不應將其解釋為具有理想化或過於正式的意義。

本文中所揭露主題提供一種可包括資料路徑及掃描資料路徑的可掃描電路元件。資料路徑可因應於第一操作模式而被選擇，而掃描資料路徑可因應於第二操作模式而被選擇。在一個實施例中，掃描資料路徑可包括輸入元件，所述輸入元件可包括輸入節點、輸出節點、第一電力節點、及第二電力節點。輸入元件的輸入節點與輸出節點之間的訊號路徑可為掃描資料路徑的一部分。第一電力節點可耦合至第一電壓電位，且第二電力節點可耦合至模式控制訊號，所述模式控制訊號在第一操作模式中處於實質上所述第一電壓電位且在第二操作模式中處於實質上第二電壓電位。若可掃描電路元件處於第二操作模式，則所述可掃描電路元件不呈現開關電流及洩漏電流。

圖1A繪示掃描鏈100的實施例的方塊圖。掃描鏈100可包括啟動正反器101、一或多個掃描捕獲正反器102、一或多個資料捕獲正反器103、及積體時鐘閘控器（integrated clock gater，ICG）104。掃描鏈正反器101至103中的每一者可包括資料D輸入、掃描接腳（SIN）輸入、時鐘輸入（^ ）、及輸出QN。掃描鏈100可被配置成與可針對正常（非測試模式）操作進行操作的資料路徑105並聯。

可掃描主從（master-slave，MS）正反器101至103可包括一些內部掃描訊號驅動機（internal scan-signal drive），以使例如緩衝器及反相器等電路可用於驅動及/或延遲抵達掃描輸入接腳SIN的訊號。舉例而言，接腳SIN可在內部被驅動，以使位於正反器內部的電路不依賴於與外部的迴轉率（slew-rate）。在一些實施例中，掃描鏈正反器101至103亦可被配置成在掃描資料路徑中包括反相器106及多工器107、以及例如圖1B中所繪示的主從（MS）正反器電路108。掃描測試模式賦能訊號（SE）可控制多工器107選擇資料D輸入（非測試模式，即SE = 0 = GND）或SIN輸入（測試模式，即SE = 1 = VDD）。多工器107的輸出可為耦合至主從正反器電路108的輸入的MLN0訊號。然而，位於可掃描正反器內部的此種傳統電路總是處於開關狀態且具有洩漏電流，由此導致大量的耗電。

掃描鏈100可被配置成使得一個掃描鏈正反器的輸出被鏈接或連接至下一個在位置上最靠近的掃描鏈正反器輸入，此在所述輸出與所述輸入之間的導致極小的延遲。此種極小的延遲可能在下一掃描鏈正反器的輸入處造成設定問題及/或保持時間問題。

一種減少設定問題及/或保持時間問題的傳統方式是在一個掃描鏈正反器的輸出與下一掃描鏈正反器的輸入之間加入延遲電路。圖1C繪示其中延遲電路或緩衝器鏈109可插入至位於啟動正反器101與掃描捕獲正反器102之間的掃描資料路徑中的掃描鏈100的一部分的方塊圖。緩衝器鏈109位於掃描捕獲正反器102外部。圖1D繪示緩衝器鏈110插入至位於掃描捕獲正反器102內部的掃描資料路徑中的掃描鏈100的一部分的方塊圖。應注意，圖1C或圖1D中的任一者中均未示出例如圖1B中所繪示的反相器106及多工器電路107。

圖2A繪示可用於緩衝器鏈109或緩衝器鏈110中的任一者的緩衝器鏈201的一個實施例的方塊圖。在圖2A中，緩衝器鏈201可包括串聯連接的一或多個反相器202及203，圖中示出所述一或多個反相器202及203中的僅兩個反相器。反相器203的輸出訊號SIN_int可被輸入至正反器（圖中未示出）的掃描接腳。反相器202及203二者的電力供應節點連接於VDD與地（GND）之間。掃入訊號（scan-in signal）SIN被輸入至反相器202。反相器202輸出訊號SI_int，訊號SI_int是訊號SIN的反相版本。SI_int訊號被輸入至反相器203。反相器203輸出訊號SIN_int，訊號SIN_int是訊號SI_int的反相版本。

圖2B繪示可用於緩衝器鏈109或緩衝器鏈110中的任一者的緩衝器鏈205的另一實施例的方塊圖。在圖2B中，緩衝器鏈205可包括串聯連接的及閘（AND gate）206以及一或多個反相器207及208，圖中示出所述一或多個反相器207及208中的僅兩個反相器。在替代實施例中，及閘206可被反及閘（NAND gate）替換。反相器208的輸出訊號SIN_int可被輸入至正反器（圖中未示出）的掃描接腳。及閘206以及反相器207及208的電力供應節點連接於VDD與GND之間。掃入訊號SIN被輸入至及閘206的一個輸入。掃描測試賦能訊號SE可被輸入至及閘206的另一輸入。及閘206輸出訊號SING，訊號SING是訊號SIN的經閘控版本且由訊號SE控制（即，閘控）。訊號SING被輸入至反相器207，反相器207輸出訊號SI_int。訊號SI_int被輸入至反相器208，且反相器208輸出訊號SIN_int，訊號SIN_int是SI_int訊號的反相版本。

緩衝器鏈205在非測試模式中較緩衝器鏈201使用更少的電力，乃因掃描測試賦能訊號SE對SIN訊號進行閘控且在掃描測試模式中在反相器207及208中不發生開關。緩衝器鏈201總是在掃描測試模式中進行開關，由此消耗電力。另外，緩衝器鏈205中的閘極206使用掃描鏈正反器內約另外10%的區域。即便當及閘/反及閘對開關進行閘控/去能時，緩衝器鏈201及205二者仍呈現洩漏電流。

圖3繪示根據本文中所揭露主題的緩衝器鏈300的一個示例性實施例的方塊圖，緩衝器鏈300可為掃描鏈的一部分且提供減少的耗電及減少的洩漏電流。緩衝器鏈300可包括串聯連接的一或多個反相器301及302，圖中示出所述一或多個反相器301及302中的僅兩個反相器。反相器302的輸出訊號SIN_int可被輸入至正反器（圖中未示出）的掃描接腳。反相器303可被配置成基於掃描賦能訊號SE輸出反相掃描賦能訊號SEN。訊號SEN可作為共用地節點而連接至反相器301，反相器301接收掃入訊號SIN作為輸入。反相器301的電力供應節點可連接至VDD及訊號SEN。反相器302的電力供應節點可連接於VDD與GND之間。

若訊號SEN為低的（即，掃描測試模式為真，並且SE = 1且SEN = 0 = GND）且訊號SIN被輸入至反相器301，則反相器301輸出訊號SI_int，訊號SI_int為訊號SIN的反相版本。訊號SI_int被輸入至反相器302。反相器302輸出訊號SIN_int，訊號SIN_int是訊號SI_int的反相版本。若訊號SEN為高的（即，掃描測試模式為假，並且SE = 0且SEN = 1 = VDD），則反相器301不傳遞訊號SIN且反相器302不進行開關。因此，若訊號SEN為高的（即，掃描測試模式為假），則緩衝器鏈300具有減少耗電（無開關電流），且反相器301不呈現洩漏電流。

圖4繪示根據本文中所揭露主題的緩衝器鏈400的另一示例性實施例的方塊圖，緩衝器鏈400可為掃描鏈的一部分且提供減少的耗電及減少的洩漏電流。緩衝器鏈400可包括串聯連接的一或多個反相器401、402、403、及404，圖中示出所述一或多個反相器401、402、403、及404中的僅四個反相器。反相器404的輸出訊號Sin_2可被輸入至正反器（圖中未示出）的掃描接腳。反相器405可被配置成輸出基於掃描賦能訊號SE的反相掃描賦能訊號SEN。訊號SEN可作為共用地節點而耦合至反相器401及403的地節點，且訊號SE可耦合至反相器402及404的VDD節點。

若訊號SE為高的且訊號SEN訊號為低的（即，掃描測試模式為真，並且SE = 1且SEN = 0 = GND）且訊號SIN被輸入至反相器401，則反相器401輸出訊號Si_1，訊號Si_1為訊號SIN的反相版本。反相器402至404分別輸出訊號Sin_1、訊號Si_2、及訊號Sin_2。若訊號SE為低的且訊號SEN為高的（即，掃描測試模式為假，並且SE = 0且SEN = 1 = VDD），則所有四個反相器401至404被自掃描資料訊號路徑移除，且緩衝器鏈400提供減少的耗電（即，無開關電流）且不呈現洩漏電流。亦即，若訊號SE為低的，則在具有連接至訊號SEN的接地節點的反相器401及403中不存在洩漏電流。相似地，若訊號SE為低的，則在具有連接至訊號SE的VDD供應節點的反相器402及404中不存在洩漏電流。訊號Si_1及Si_2總是處於VDD，使得流動的任何洩漏電流流回至VDD（即，無洩漏電流）。若掃描測試模式未被賦能，則緩衝器鏈400不進行開關（無耗電）。此外，相較於例如圖2B中的傳統緩衝器鏈205等傳統緩衝器鏈，緩衝器鏈400不包括額外的區域或閘極。

以下表1闡述圖4中所繪示緩衝器鏈400的訊號位準。在一些實施例中，緩衝器鏈400的反相器401可輸出被稱作「弱驅動（weak drive）」訊號。亦即，反相器401可輸出訊號VDD – Vtn，其中Vtn是反相器401的輸出電晶體的電晶體閘極臨限電壓。此種情況被記錄於表1中。 表1. 緩衝器鏈400的訊號位準。

圖5繪示根據本文中所揭露主題的緩衝器鏈500的另一示例性實施例的方塊圖，緩衝器鏈500可為掃描鏈的一部分且提供減少的耗電。緩衝器鏈500在防止「弱驅動」情況的同時不提供洩漏電流。緩衝器鏈500可包括串聯連接的一或多個反相器501、502、503、及504，圖中示出所述一或多個反相器501、502、503、及504中的僅四個反相器。反相器504的輸出訊號Sin_2可被輸入至正反器（圖中未示出）的掃描接腳。反相器505可被配置成輸出基於掃描賦能訊號SE的反相掃描賦能訊號SEN。與圖4中所繪示緩衝器鏈400相似，訊號SEN可耦合至反相器501及503的共用地節點，且訊號SE可耦合至反相器502及504的VDD節點。緩衝器鏈500的操作方式相似於緩衝器鏈400。

「弱驅動」情況可藉由加入耦合於VDD與反相器501的輸出之間的電晶體506來避免。在一個實施例中，電晶體506可為正性金屬氧化物半導體（positive metal oxide semiconductor，PMOS）場效電晶體（field effect transistor，FET），其中電晶體506的源極端子可耦合至VDD，電晶體506的閘極端子可耦合至訊號SE，且電晶體506的汲極端子可耦合至接收訊號SIN的掃描鏈元件的輸出。在圖5中接收訊號SIN的掃描鏈元件為反相器501，然而根據本文中所揭露主題的緩衝器鏈可能存在其他電路配置。以下表2闡述圖5中所繪示緩衝器鏈500的訊號位準。 表2. 緩衝器鏈500的訊號位準。

圖6繪示根據本文中所揭露主題的掃描鏈正反器的前端部600的一個示例性實施例的示意圖。前端部600包括反相器601及多工器602。舉例而言，圖1B繪示包括傳統反相器及傳統多工器的掃描鏈正反器的前端部的例子。圖6亦繪示前端部600可包括串聯連接的反相器603與反相器604，反相器603及反相器604被配置成基於輸入時鐘訊號CK輸出的時鐘訊號CKN及時鐘訊號CKB。

反相器601可包括p通道場效電晶體（p-channel field effect transistor，FET）605及n通道場效電晶體（n-channel FET）606。場效電晶體605的源極可連接至VDD，且場效電晶體605的汲極可連接至場效電晶體606的汲極。場效電晶體606的源極可連接至訊號SEN。訊號SEN可自例如圖3至圖5中所繪示的掃描測試賦能訊號SE產生。掃描資料輸入訊號SIN被輸入至場效電晶體605及606的閘極。反相器601的輸出訊號si是在場效電晶體605的汲極與場效電晶體606的汲極的共用連接處被輸出。

多工器602可包括場效電晶體607至617。場效電晶體607的源極可連接至VDD，且場效電晶體607的汲極可連接至場效電晶體608的源極。場效電晶體608的汲極可連接至場效電晶體609的源極。場效電晶體609的汲極可連接至場效電晶體614的汲極與場效電晶體615的源極之間的共用連接。場效電晶體607及608的閘極可連接至訊號si。場效電晶體609的閘極可連接至訊號SEN。

場效電晶體612的源極可連接至訊號SEN，且場效電晶體612的汲極可連接至場效電晶體611的源極。場效電晶體611的汲極可連接至場效電晶體610的源極，且場效電晶體610的汲極可連接至場效電晶體616的源極與場效電晶體617的汲極之間的共用連接。場效電晶體611及612的閘極可連接至訊號si。場效電晶體610的閘極可連接至訊號SE。

場效電晶體613的源極可連接至VDD，且場效電晶體613的汲極可連接至場效電晶體614的源極。場效電晶體614的汲極可連接至場效電晶體609的汲極與場效電晶體615的源極之間的共用連接。場效電晶體613的閘極可連接至輸入訊號D0，且場效電晶體614的閘極可連接至訊號SE。

場效電晶體618的源極可連接至VSS，且場效電晶體618的汲極可連接至場效電晶體617的源極。場效電晶體617的汲極可連接至場效電晶體609的汲極與場效電晶體616的源極之間的共用連接。場效電晶體617的閘極可連接至訊號SEN。場效電晶體618的閘極可連接至輸入訊號D0。

場效電晶體615的源極可連接至場效電晶體609的汲極與場效電晶體614的汲極之間的共用連接。場效電晶體615的汲極可連接至場效電晶體616的汲極，且場效電晶體616的源極可連接至場效電晶體610的汲極與場效電晶體617的汲極之間的共用連接。場效電晶體615的閘極可連接至時鐘訊號CKB，且場效電晶體616的閘極可連接至時鐘訊號CKN。多工器602的輸出是自場效電晶體615的源極與場效電晶體616的汲極的共用連接被輸出。

若圖6中所繪示前端部600處於掃描測試模式，則訊號SE將為高的且訊號SEN將為低的，在此種情形中場效電晶體606、609至612、及614將被接通，且場效電晶體617將被斷開。若場效電晶體606、609至612、及614被接通，則掃描資料輸入訊號SIN經由反相器601及多工器602傳播且被輸出作為訊號MLN0。訊號MLN0可被輸入至主從正反器（圖6中未示出）。

若前端部600不處於掃描測試模式（即，正常模式），則訊號SE將為低的且訊號SEN將為高的，在此種情形中場效電晶體606、609至612、及614將被斷開，且場效電晶體617將被接通。若場效電晶體606、609至612、及614被斷開，則自掃描資料輸入SIN至輸出訊號MLN0無訊號流動。相反，資料訊號D0被輸出作為訊號MLN0。此外，若場效電晶體606、609至612、及614被斷開，則場效電晶體606及612的共用地節點處於VDD，此防止洩漏電流在反相器601及多工器602中流動。

可注意，輸出反相器601可在一些情形中呈現「弱驅動」情況。如結合圖5中所繪示緩衝器鏈500所述，此種弱驅動情況可藉由使用耦合於VDD與反相器601的輸出之間的電晶體來防止。

圖7繪示根據本文中所揭露主題的包括包含用於減少電力及洩漏電流的可掃描電路的一或多個積體電路（晶片）的電子裝置700。電子裝置700可用於但不限於計算裝置、個人數位助理（personal digital assistant，PDA）、膝上型電腦、行動電腦、網路平板（web tablet）、無線電話、手機（cell phone）、智慧型電話、數位音樂播放器、或者有線電子裝置或無線電子裝置。電子裝置700可包括經由匯流排750而彼此耦合的控制器710、輸入/輸出裝置720（例如，但不限於小鍵盤、鍵盤、顯示器、觸控螢幕顯示器、照相機、及/或影像感測器）、記憶體730、及介面740。控制器710可包括例如至少一個微處理器、至少一個數位訊號處理器、至少一個微控制器等。記憶體730可用以儲存由控制器710所使用的命令碼或使用者資料。電子裝置700及包括電子裝置700的各種系統組件可包括根據本文中所揭露主題的用於減少電力及洩漏電流的可掃描電路。介面740可被配置成包括無線介面，所述無線介面用以利用射頻（radio frequency，RF）訊號將資料傳輸至無線通訊網路或利用射頻訊號自無線通訊網路接收資料。無線介面740可包括例如天線、無線收發器等等。電子系統700亦可用於通訊系統的通訊介面協定中，例如但不限於分碼多重存取（Code Division Multiple Access，CDMA）、全球行動通訊系統（Global System for Mobile Communication，GSM）、北美數位通訊（North American Digital Communication，NADC）、擴展時分多重存取（Extended Time Division Multiple Access，E-TDMA）、寬頻分碼多重存取（Wideband CDMA，WCDMA）、CDMA2000、無線上網（Wi-Fi）、市政Wi-Fi（Municipal Wi-Fi，Muni Wi-Fi）、藍芽、數位增強無線電信（Digital Enhanced Cordless Telecommunications，DECT）、無線通用串列匯流排（Wireless Universal Serial Bus，Wireless USB）、快速低潛時存取與無縫切換的正交分頻多工（Fast low-latency access with seamless handoff Orthogonal Frequency Division Multiplexing，Flash-OFDM）、電氣及電子工程師學會（Institute of Electrical and Electronics Engineer，IEEE）802.20、整合封包無線電服務（General Packet Radio Service，GPRS）、iBurst、無線寬頻（Wireless Broadband，WiBro）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）、進階全球互通微波存取、全球行動通訊系統-分時雙工（Universal Mobile Telecommunication Service – Time Division Duplex，UMTS-TDD）、高速封包存取（High Speed Packet Access，HSPA）、資料最佳化演進（Evolution Data Optimized，EVDO）、進階長期演進（Long Term Evolution - Advanced，LTE-Advanced）、多通道多點分配服務（Multichannel Multipoint Distribution Service，MMDS）等等。

熟習此項技術者將認識到，可在各種各樣的應用中對本文中所闡述的新穎概念作出潤飾及變化。因此，所主張主題的範圍不應僅限於以上所論述的任何具體示例性教示內容，而是由以下申請專利範圍所限定。

100‧‧‧掃描鏈

101‧‧‧啟動正反器/掃描鏈正反器/可掃描主從正反器

102‧‧‧掃描捕獲正反器/掃描鏈正反器/可掃描主從正反器

103‧‧‧資料捕獲正反器/掃描鏈正反器/可掃描主從正反器

104‧‧‧積體時鐘閘控器

105‧‧‧資料路徑

106、202、203、207、208、301、302、303、401、402、403、404、405、501、502、503、504、505、601、603、604‧‧‧反相器

107‧‧‧多工器/多工器電路

108‧‧‧主從正反器電路

109、110、201、205、300、400、500‧‧‧緩衝器鏈

206‧‧‧及閘/閘極

506‧‧‧電晶體

600‧‧‧前端部

602‧‧‧多工器

605‧‧‧場效電晶體/p通道場效電晶體

606‧‧‧場效電晶體/n通道場效電晶體

607、608、609、610、611、612、613、614、615、616、617、618‧‧‧場效電晶體

700‧‧‧電子裝置

710‧‧‧控制器

720‧‧‧輸入/輸出裝置

730‧‧‧記憶體

740‧‧‧介面/無線介面

750‧‧‧匯流排

CK‧‧‧輸入時鐘訊號

CKB、CKN‧‧‧時鐘訊號

D‧‧‧資料

D0‧‧‧輸入訊號/資料訊號

GND‧‧‧地

ICG‧‧‧積體時鐘閘控器

MLN0、si、SIN_int、Sin_2‧‧‧訊號/輸出訊號

QN‧‧‧輸出

SE‧‧‧訊號/掃描測試模式賦能訊號/掃描測試賦能訊號/掃描賦能訊號

SEN‧‧‧訊號/反相掃描賦能訊號

SI_int、Si_1、Si_2、Sin_1‧‧‧訊號

SIN‧‧‧接腳/掃描接腳/掃描輸入接腳/訊號/掃入訊號/掃描資料輸入訊號

SING‧‧‧訊號

VDD‧‧‧節點/供應節點

在以下部分中，將參照圖中所示的示例性實施例來闡述本文中所揭露主題的態樣，在所述圖中：

圖1A繪示掃描鏈（scan chain）的示例性實施例的方塊圖。

圖1B繪示可在掃描資料路徑中包括反相器及多工器的掃描鏈正反器的示例性實施例的方塊圖。

圖1C繪示其中延遲電路或緩衝器鏈（buffer chain）可插入至位於啟動正反器（launch flip-flop）與掃描捕獲正反器（scan-capture flip-flop）之間的掃描資料路徑中的掃描鏈的一部分的方塊圖。

圖1D繪示其中緩衝器鏈可插入至位於掃描捕獲正反器內部的掃描資料路徑中的掃描鏈的一部分的方塊圖。

圖2A繪示可用於圖1C或圖1D中所繪示緩衝器鏈中的任一者的緩衝器鏈的一個實施例的方塊圖。

圖2B繪示可用於圖1C或圖1D中所繪示緩衝器鏈中的任一者的緩衝器鏈的另一實施例的方塊圖。

圖3繪示根據本文中所揭露主題的緩衝器鏈的一個示例性實施例的方塊圖，所述緩衝器鏈可為掃描鏈的一部分且提供減少的耗電及減少的洩漏電流。

圖4繪示根據本文中所揭露主題的緩衝器鏈的另一示例性實施例的方塊圖，所述緩衝器鏈可為掃描鏈的一部分且提供減少的耗電及減少的洩漏電流。

圖5繪示根據本文中所揭露主題的緩衝器鏈的又一示例性實施例的方塊圖，所述緩衝器鏈可為掃描鏈的一部分且提供減少的耗電。

圖6繪示根據本文中所揭露主題的掃描鏈正反器的前端部的一個示例性實施例的示意圖。

圖7繪示根據本文中所揭露主題的包括包含用於減少電力及洩漏電流的可掃描電路的一或多個積體電路（晶片）的電子裝置。

Claims (20)

1. 一種可掃描電路元件，包括： 資料路徑，所述資料路徑是因應於第一操作模式而被選擇；以及 掃描資料路徑，所述掃描資料路徑能夠因應於第二操作模式而被選擇，所述第二操作模式與所述第一操作模式互補，所述掃描資料路徑包括： 輸入元件，包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第一電力節點耦合至第一電壓電位，且所述第二電力節點耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位，所述第二電壓電位不同於所述第一電壓電位且所述第二電壓電位對應於共用地電位。
2. 如申請專利範圍第1項所述的可掃描電路元件，其中在所述第一操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
3. 如申請專利範圍第1項所述的可掃描電路元件，其中所述輸入元件更包括緩衝器、反相器、邏輯閘或多工器。
4. 如申請專利範圍第1項所述的可掃描電路元件，其中所述掃描資料路徑更包括第二元件，所述第二元件包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述第二元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第二元件的所述第一電力節點耦合至第二模式控制訊號，所述第二模式控制訊號在所述第一操作模式中處於實質上所述第二電壓電位且在所述第二操作模式中處於實質上所述第一電壓電位，且所述第二元件的所述第二電力節點耦合至所述第二電壓電位。
5. 如申請專利範圍第4項所述的可掃描電路元件，其中在所述第一操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
6. 如申請專利範圍第4項所述的可掃描電路元件，其中所述第二元件更包括緩衝器、反相器、邏輯閘或多工器。
7. 如申請專利範圍第1項所述的可掃描電路元件，更包括邏輯儲存元件，所述邏輯儲存元件包括耦合至所述資料路徑及耦合至所述掃描資料路徑的輸入節點，所述邏輯儲存元件在所述第一操作模式中接收所述資料路徑上的訊號且在所述第二操作模式中接收所述掃描資料路徑上的訊號。
8. 一種可掃描電路元件，包括： 邏輯儲存元件，包括輸入； 資料路徑，耦合至所述邏輯儲存元件的所述輸入，所述資料路徑是因應於第一操作模式而被選擇；以及 掃描資料路徑，耦合至所述邏輯儲存元件的所述輸入，所述掃描資料路徑能夠因應於第二操作模式而被選擇，所述第二操作模式與所述第一操作模式互補，所述掃描資料路徑包括： 輸入元件，包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第一電力節點耦合至第一電壓電位，且所述第二電力節點耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位，所述第二電壓電位不同於所述第一電壓電位且所述第二電壓電位對應於共用地電位。
9. 如申請專利範圍第8項所述的可掃描電路元件，其中在所述第一操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
10. 如申請專利範圍第8項所述的可掃描電路元件，其中所述輸入元件更包括緩衝器、反相器、邏輯閘或多工器，且 其中所述邏輯儲存元件更包括正反器。
11. 如申請專利範圍第8項所述的可掃描電路元件，其中所述掃描資料路徑更包括第二元件，所述第二元件包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述第二元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第二元件的所述第一電力節點耦合至第二模式控制訊號，所述第二模式控制訊號在所述第一操作模式中處於實質上所述第二電壓電位且在所述第二操作模式中處於實質上所述第一電壓電位，且所述第二元件的所述第二電力節點耦合至所述第二電壓電位。
12. 如申請專利範圍第11項所述的可掃描電路元件，其中在所述第一操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
13. 如申請專利範圍第11項所述的可掃描電路元件，其中所述第二元件更包括緩衝器、反相器、邏輯閘或多工器，且 其中所述邏輯儲存元件更包括正反器。
14. 如申請專利範圍第8項所述的可掃描電路元件，其中所述邏輯儲存元件在所述第一操作模式中接收所述資料路徑上的訊號且在所述第二操作模式中接收所述掃描資料路徑上的訊號。
15. 一種選擇可掃描電路元件的掃描模式的方法，所述方法包括： 因應於第一操作模式而選擇所述可掃描電路元件中的資料路徑，所述可掃描電路元件包括所述資料路徑及掃描資料路徑；以及 因應於第二操作模式而選擇所述掃描資料路徑，所述第二操作模式與所述第一操作模式互補，所述掃描資料路徑包括： 輸入元件，包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述輸入元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第一電力節點耦合至第一電壓電位，且所述第二電力節點耦合至模式控制訊號，所述模式控制訊號在所述第一操作模式中處於實質上所述第一電壓電位且在所述第二操作模式中處於實質上第二電壓電位，所述第二電壓電位不同於所述第一電壓電位且所述第二電壓電位對應於共用地電位。
16. 如申請專利範圍第15項所述的方法，其中在所述第一操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中所述輸入元件在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
17. 如申請專利範圍第15項所述的方法，其中所述輸入元件更包括緩衝器、反相器、邏輯閘或多工器。
18. 如申請專利範圍第15項所述的方法，其中所述掃描資料路徑更包括第二元件，所述第二元件包括輸入節點、輸出節點、第一電力節點及第二電力節點，所述第二元件的所述輸入節點與所述輸出節點之間的訊號路徑為所述掃描資料路徑的一部分，所述第二元件的所述第一電力節點耦合至第二模式控制訊號，所述第二模式控制訊號在所述第一操作模式中處於實質上所述第二電壓電位且在所述第二操作模式中處於實質上所述第一電壓電位，且所述第二元件的所述第二電力節點耦合至所述第二電壓電位。
19. 如申請專利範圍第18項所述的方法，其中在所述第一操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間實質上無電流流動，且在所述第二操作模式中在所述第二元件中在所述第一電力節點與所述第二電力節點之間有電力供應電流流動。
20. 如申請專利範圍第15項所述的方法，其中所述資料路徑及所述掃描資料路徑耦合至邏輯儲存元件的輸入節點， 所述方法更包括：在所述第一操作模式中在所述邏輯儲存元件的所述輸入節點處接收所述資料路徑上的訊號，且在所述第二操作模式中在所述邏輯儲存元件的所述輸入節點處接收所述掃描資料路徑上的訊號。