[go: up one dir, main page]

TW201905987A - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法

Info

Publication number
TW201905987A
TW201905987A TW107121880A TW107121880A TW201905987A TW 201905987 A TW201905987 A TW 201905987A TW 107121880 A TW107121880 A TW 107121880A TW 107121880 A TW107121880 A TW 107121880A TW 201905987 A TW201905987 A TW 201905987A
Authority
TW
Taiwan
Prior art keywords
layer
lanthanum
forming
substrate
semiconductor device
Prior art date
Application number
TW107121880A
Other languages
English (en)
Other versions
TWI704605B (zh
Inventor
黃銘淇
莊英良
葉明熙
黃國彬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201905987A publication Critical patent/TW201905987A/zh
Application granted granted Critical
Publication of TWI704605B publication Critical patent/TWI704605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/43—
    • H10P14/44—
    • H10P14/6336—
    • H10P14/6339—
    • H10P14/6518—
    • H10P14/69396—
    • H10P32/20—
    • H10P50/283—
    • H10P70/20—
    • H10P70/27—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明實施例提供清潔含鑭基板，而不形成不想要的鑭化合物於製程中的方法。在一實施例中，清潔方法包括在以氫氟酸溶液清潔含鑭基板之前，以酸性溶液處理含鑭基板。清潔方法可採用摻雜鑭的高介電常數的介電層以調整閘極堆疊的有效功函數，因此改善裝置效能。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於包括含鑭層的金屬閘極結構，以及形成金屬閘極結構的方法。
半導體積體電路產業已經歷快速成長。積體電路材料與設計的技術進展，使每一代的積體電路比前一代的積體電路具有更小且更複雜的電路。然而這些進展亦增加積體電路製程的複雜性。為實現材料與設計的技術進展，積體電路製程亦需類似發展。當半導體裝置如鰭狀場效電晶體的尺寸縮小經歷多種技術節點，已經採用一些策略以改良裝置效能，比如採用高介電常數的介電材料與金屬閘極的結構。
本發明一實施例提供之半導體裝置的形成方法，包括：形成摻雜層於高介電常數的介電層上；採用摻雜層與退火製程摻雜高介電常數的介電層；以酸性溶液處理未消耗的摻雜層；以及以含鹵素的清潔劑移除未消耗的摻雜層。
本發明一實施例提供之半導體裝置，包括：包含閘極堆疊的場效電晶體，其中閘極堆疊包括：摻雜鑭的高介電常數的介電層；功函數層，位於摻雜鑭的高介電常數的介電層上；以及閘極，位於功函數層上。
本發明一實施例提供之半導體裝置的形成方法，包括：形成高介電常數的介電層於基板上；形成含鑭層於高介電常數的介電層上；自含鑭層摻雜鑭至高介電常數的介電層中；以酸性溶液處理基板；以及以含鹵素清潔劑清潔基板。
A-A‧‧‧剖面
100‧‧‧裝置
102‧‧‧p型鰭狀場效電晶體結構
104‧‧‧n型鰭狀場效電晶體結構
106a‧‧‧n型摻雜區
106b‧‧‧p型摻雜區
108‧‧‧隔離區
110a、110b、110c、110d‧‧‧鰭狀物
112a、112b‧‧‧磊晶源極/汲極區
114‧‧‧蝕刻停止層
115‧‧‧閘極間隔物
116‧‧‧層間介電層
118、158‧‧‧界面介電層
120a、120b、120c、120d‧‧‧溝槽
122、122’‧‧‧高介電常數的介電層
124‧‧‧摻雜層
126‧‧‧第一蓋層
128‧‧‧第二蓋層
130‧‧‧底抗反射塗層
132‧‧‧光阻層
134‧‧‧功函數金屬層
136‧‧‧蓋層
138‧‧‧導電材料
150a、150b、150c、150d‧‧‧虛置閘極堆疊
152‧‧‧遮罩
154‧‧‧虛置閘極
156a、156b、156c、156d、156e、156f、156g、156h、156í、156j、156k、156l‧‧‧源極/汲極區
160‧‧‧凹陷
200、400‧‧‧方法
205、210、215、220、225、230、235、240、245、250、255、260、265、270、275、280、285、290、295、299、410、420、430、440、450‧‧‧步驟
300‧‧‧清潔工具
302‧‧‧基板載具
304‧‧‧基板
306‧‧‧配送臂
308‧‧‧液體配送器
310‧‧‧氣體噴嘴
312‧‧‧背側配送臂
圖1A係一些實施例中，裝置的三維圖。
圖1B至1T係本發明一些實施例中，進行製程後的裝置剖視圖。
圖2A至2C圖係本發明一些實施例中，用以形成閘極堆疊之方法的流程圖。
圖3係本發明一些實施例中，用以進行清潔製程之清潔工具的剖視圖。
圖4係本發明一些實施例中，清潔含鑭基板之方法的流程圖。
下述內容提供的不同實施例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化而非侷限本發明實施例。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、 「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件或構件與另一元件或構件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例關於包括含鑭層的金屬閘極結構，以及形成金屬閘極結構的方法。特別的是，本發明實施例提供之金屬閘極結構包括摻雜鑭的高介電常數的介電層。摻雜鑭於高介電常數的介電層中，可調整閘極堆疊的有效功函數，因此改善裝置效能。
在形成閘極堆疊後的清潔製程中，鑭可與鹵素元素反應形成不想要的鹵化鑭化合物。舉例來說，採用氫氟酸溶液清潔具有含鑭層的基板時，基板上的鑭可與氫氟酸溶液中的氟反應形成三氟化鑭。三氟化鑭通常不溶於一般清潔溶液中且可殘留於基板表面上，造成缺陷或負面地影響裝置效能。
本發明實施例提供清潔含鑭基板的方法，且製程中不形成不想要的鑭化合物。在一實施例中，清潔方法包括在以氫氟酸溶液清潔含鑭基板之前，先以酸性溶液處理含鑭基板。特別的是，以酸性溶液處理含鑭基板的步驟所採用的酸性溶液，其pH值可介於約5.0至約7.0之間。在一實施例中，酸性溶液為具有二氧化碳溶解於去離子水中的溶液。在一實施例中，可在相同工具(如旋轉沖洗乾燥工具)中進行酸性溶液處理與後續清潔製程。
圖1A係裝置100的三維圖。圖1A中未圖示或說明的 其他實施例，可由後述圖式與說明輕易得知。裝置100可為積體電路如微處理器、記憶體(如靜態隨機存取記憶體)、及/或其他積體電路的一部份。在一些實施例中，裝置100包含p型鰭狀場效電晶體結構102形成於n型摻雜區106a中，以及n型鰭狀場效電晶體結構104形成於p型摻雜區106b中。n型摻雜區106a與p型摻雜區106b可為摻雜井，其形成方法為佈植半導體基板。舉例來說，半導體基板可為p型摻雜基板，其一部份形成p型摻雜區106b，且可佈植n型摻質至p型摻雜基板以形成n型摻雜井如n型摻雜區106a。
半導體基板可為或包含基體半導體基板、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型摻質或n型摻質)或未摻雜。一般而言，絕緣層上半導體基板包含半導體材料形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣層可形成於基板上，且基板一般為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，半導體基板的半導體材料可包含矽、鍺、半導體化合物(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、或銻化銦)、半導體合金(包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、或磷砷化鎵銦)、或上述之組合。
鰭狀物110a與110b形成於n型摻雜區106a中，而鰭狀物110c與110d形成於p型摻雜區106b中，且上述鰭狀物的形成方法採用圖案化遮罩如硬遮罩。舉例來說，沉積一或多個遮罩層於n型摻雜區106a與p型摻雜區106b中的半導體基板上，接 著圖案化遮罩層為鰭狀物遮罩。在一些例子中，一或多個遮罩層可包含或可為氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。可採用光微影圖案化一或多個遮罩層。舉例來說，可形成光阻於一或多個遮罩層上，且形成方法可採用旋轉塗佈。採用合適光罩，可曝光光阻以圖案化光阻。接著可移除光阻的曝光部份或未曝光部份，端視採用正型或負型光阻而定。接著將光阻圖案轉移至一或多個遮罩層以形成鰭狀物遮罩，且轉移方法可採用合適的蝕刻製程。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。接著以灰化製程或濕式剝除製程移除光阻。接著蝕刻n型摻雜區106a與p型摻雜區106b中的半導體基板，以形成鰭狀物110a、110b、110c、與110d，因此鰭狀物110a、110b、110c、與110d自n型摻雜區106a與p型摻雜區106b凸起。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。
在形成鰭狀物110a、110b、110c、與110d之後，可沉積絕緣材料於鰭狀物110a、110b、110c、與110d之間的溝槽中，以形成隔離區108。隔離區108可包含或可為絕緣材料，比如氧化物(如氧化矽)、氮化物、類似物、或上述之組合，且絕緣材料的形成方法可為高密度化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料後，硬化材料使其轉變為另一材料如氧化物)、類似方法、或上述之組合。亦可採用任何可接受的製程所形成的其他絕緣材 料。在例示性的實施例中，隔離區108包含氧化矽，且其形成方法為可流動的化學氣相沉積製程。平坦化製程如化學機械研磨可移除任何多餘的絕緣材料與任何殘留的鰭狀物遮罩，使絕緣材料與鰭狀物110a、110b、110c、與110d的上表面共平面。接著可使絕緣材料凹陷，以形成隔離區108。絕緣材料凹陷後，鰭狀物110a、110b、110c、與110d可自相鄰的隔離區108之間凸起(至少部份凸起)，以劃定鰭狀物110a、110b、110c、與110d為n型摻雜區106a與p型摻雜區106b中的主動區。絕緣材料的凹陷方法可採用可接受的蝕刻製程，比如對絕緣材料具有選擇性的蝕刻製程。舉例來說，可採用化學氧化物蝕刻如CERTAS®蝕刻、Applied Materials SICONI®工具、或稀氫氟酸。此外，隔離區108的上表面可為圖示的平坦表面、凸起表面、凹陷表面(如碟狀)、或上述之組合，端視蝕刻製程的結果而定。
在形成隔離區108之後，接著形成虛置閘極堆疊150a、150b、150c、與150d於鰭狀物110a、110b、110c、與110d上。每一虛置閘極堆疊150a、150b、150c、與150d包含界面介電層158、虛置閘極154、與遮罩152，如圖1B所示。可依序沉積個別的層狀物，再圖案化這些層狀物以形成界面介電層158、虛置閘極154、與遮罩152。舉例來說，用於界面介電層158的層狀物可包含或可為氧化矽、氮化矽、類似物、或上述之多層，且其形成方法可為熱成長或沉積(如電漿增強化學氣相沉積、原子層沉積、或另一沉積技術)。用於虛置閘極154的層狀物可包含或可為矽(如多晶矽)或另一材料，且其沉積方法可為化學氣相沉積、物理氣相沉積、或另一沉積技術。用於遮 罩152的層狀物可包含或可為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。接著圖案化用於遮罩152、虛置閘極154、與界面介電層158的層狀物，且圖案化方法可採用光微影與一或多道蝕刻製程。
p型鰭狀場效電晶體結構102包含鰭狀物110a與110c於n型摻雜區106a中。每一鰭狀物110a與110c自相鄰的隔離區108之間向上凸起。沿著鰭狀物110a與110c的側壁與上表面之虛置閘極堆疊150a與150b，之後將取代為金屬閘極堆疊。源極/汲極區156a至156c與源極/汲極區156g至156i位於鰭狀物110a與110c的個別區域中。相對於虛置閘極堆疊150a，源極/汲極區156a與156b位於鰭狀物110a之兩側的區域中。相對於虛置閘極堆疊150b，源極/汲極區156b與156c位於鰭狀物110a之兩側的區域中。相對於虛置閘極堆疊150a，源極/汲極區156g與156h位於鰭狀物110c之兩側的區域中。相對於虛置閘極堆疊150b，源極/汲極區156h與156i位於鰭狀物110c之兩側的區域中。
在一些實施例中，p型鰭狀場效電晶體結構102中可具有四個電晶體如下：(1)源極/汲極區156a與156b，以及取代虛置閘極堆疊150a的閘極堆疊；(2)源極/汲極區156b與156c，以及取代虛置閘極堆疊150b的閘極堆疊；(3)源極/汲極區156g與156h，以及取代虛置閘極堆疊150a的閘極堆疊；以及(4)源極/汲極區156h與156i，以及取代虛置閘極堆疊150b的閘極堆疊。舉例來說，圖式中的多種電晶體之間可共用一些源極 /汲極區，而相鄰的電晶體(未圖示)可共用其他源極/汲極區(未圖示)。在一些例子中，源極/汲極區的多者可相連或耦接在一起，因此鰭狀場效電晶體以兩個功能電晶體的方式實施。舉例來說，若相鄰的(比如相對的)源極/汲極區156a至156c與源極/汲極區156g至156i電性相連，比如經由磊晶成長而合併(比如源極/汲極區156a與156g合併，及源極/汲極區156b與156h合併等等)，則可實施兩個功能電晶體。其他例子中的其他設置可實施其他數目的功能電晶體。
n型鰭狀場效電晶體結構104包含鰭狀物110b與110d於p型摻雜區106b中。每一鰭狀物110b與110d自相鄰的隔離區108之間向上凸起。沿著鰭狀物110b與110d的側壁與上表面之虛置閘極堆疊150c與150d，之後將取代為金屬閘極堆疊。源極/汲極區156d至156f與源極/汲極區156j至156l位於鰭狀物110b與110d的個別區域中。相對於虛置閘極堆疊150c，源極/汲極區156d與156e位於鰭狀物110b的兩側區域中。相對於虛置閘極堆疊150d，源極/汲極區156e與156f位於鰭狀物110b的兩側區域中。相對於虛置閘極堆疊150c，源極/汲極區156j與156k位於鰭狀物110d的兩側區域中。相對於虛置閘極堆疊150d，源極/汲極區156k與156l位於鰭狀物110d的兩側區域中。
在一些實施例中，n型鰭狀場效電晶體結構104中可具有四個電晶體如下：(1)源極/汲極區156d與156e，以及取代虛置閘極堆疊150c的閘極堆疊；(2)源極/汲極區156e與156f，以及取代虛置閘極堆疊150d的閘極堆疊；(3)源極/汲極區156j與156k，以及取代虛置閘極堆疊150c的閘極堆疊；以及 (4)源極/汲極區156k與156l，以及取代虛置閘極堆疊150d的閘極堆疊。
圖1A亦顯示用於後續圖式的參考剖面。剖面A-A係沿著相對的源極/汲極區156a至156f之間的鰭狀物110a與110b中通道的平面。圖1B至1T係裝置100沿著剖面A-A的剖視圖。特別的是，圖1B至1T係依據圖2A至2C所示的方法200，形成金屬閘極堆疊之多種階段中的裝置100。
在方法200的步驟205中，提供裝置100，其具有p型鰭狀場效電晶體結構102、n型鰭狀場效電晶體結構104、與虛置閘極堆疊150a至150d，如圖1A所示。
在方法200的步驟210中，移除虛置閘極堆疊150a至150d，以產生用於置換金屬閘極堆疊的溝槽120a至120d。圖1B至1I顯示本發明一實施例中，用於移除虛置閘極堆疊150a至150d的製程。
圖1B係圖1A之裝置沿著剖面A-A的剖視圖。圖1B顯示遮罩152位於虛置閘極154上。接著沿著虛置閘極堆疊150a至150d的側壁(比如界面介電層158、虛置閘極154、與遮罩152的側壁)，形成閘極間隔物115，如圖1C所示。舉例來說，閘極間隔物115的形成方法可為順應性沉積用於閘極間隔物115的一或多個層狀物，再非等向蝕刻一或多個層狀物。用於閘極間隔物115的一或多個層狀物可包含或可為氮化矽、氮氧化矽、碳氮化矽、類似物、上述之多層、或上述之組合，且蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、或另一蝕刻製程。
如圖1D所示，形成凹陷160以用於源極/汲極區。 凹陷160形成於虛置閘極堆疊150a至150d的兩側上之鰭狀物110a與110b中。可採用蝕刻製程形成凹陷160。蝕刻製程可為等向或非等向，或可對裝置100形成其上的半導體基板之一或多個結晶平面具有選擇性。凹陷160可具有多種剖面輪廓，端視蝕刻製程的種類而定。蝕刻製程可為乾蝕刻如反應性離子蝕刻、中性束蝕刻、或類似方法，或濕蝕刻如採用氫氧化四甲基銨、氫氧化銨、或另一蝕刻劑的濕蝕刻方法。
接著形成磊晶源極/汲極區112a與112b於凹陷160中。磊晶源極/汲極區112a與112b可包含或可為矽鍺(SixGe1-x，其中x可介於近似0至1之間)、碳化矽、磷化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用以形成III-V族半導體化合物的材料包括砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。磊晶源極/汲極區112a與112b形成於凹陷160中的方法，可為磊晶成長材料於凹陷160中，且磊晶成長可採用有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。由於隔離區108的阻擋效果，先垂直成長磊晶源極/汲極區112a與112b於凹陷160中，此時不水平成長磊晶源極/汲極區112與112b。在完全填滿凹陷160之後，可垂直成長與水平成長磊晶源極/汲極區112a與112b以形成晶面，且晶面可對應半導體基板的結晶平面。
磊晶源極/汲極區112a與112b採用不同材料，因為磊晶源極/汲極區112a用於p型裝置，而磊晶源極/汲極區112b 用於n型裝置。在一些實施例中，在凹陷步驟與磊晶成長時採用合適遮罩，可形成不同材料以用於不同裝置。
本技術領域中具有通常知識者應理解，可省略圖1D與1E中的凹陷與磊晶成長等製程，並佈植摻質至鰭狀物110a與110b中以形成源極/汲極區。在實施磊晶源極/汲極區112a與112b的一些例子中，可在磊晶成長時原位摻雜，及/或在磊晶成長後佈植摻質至磊晶源極/汲極區112a與112b中。舉例來說，摻質的例子可包含或可為硼以用於形成p型裝置的磊晶源極/汲極區112a，或砷以用於形成n型裝置的磊晶源極/汲極區112b。
如圖1F所示，形成蝕刻停止層114。在形成接點時，蝕刻停止層114可提供停止蝕刻製程的機制。蝕刻停止層114的組成可為介電材料，其蝕刻選擇性不同於相鄰層狀物(比如後續形成的層間介電層)的蝕刻選擇性。蝕刻停止層114可順應性地沉積於磊晶源極/汲極區112a與112b、虛置閘極堆疊150a至150d、與隔離區108上。蝕刻停止層114可包含或可為氮化矽、碳氮化矽、碳氧化矽、氮化碳、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、或另一沉積技術。
如圖1G所示，形成層間介電層116於蝕刻停止層114上。層間介電層116可包含或可為氧化矽或低介電常數的介電材料(介電常數低於氧化矽的材料)如氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、 旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、類似物、或上述之組合。層間介電層116的沉積方法可為旋轉塗佈、化學氣相沉積、可流動的化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、或另一沉積技術。
如圖1H所示，可進行平坦化製程如化學機械研磨，使一或多個層間介電層116的上表面齊平。在一些實施例中，化學機械研磨製程可移除遮罩152與閘極間隔物115的上側部份。如此一來，可經由層間介電層116與蝕刻停止層114露出虛置閘極154的上表面。
可移除虛置閘極154與界面介電層158，以形成溝槽120a、120b、120c、與120d，其位於後續形成置換閘極堆疊處，如圖1I所示。虛置閘極154的移除方法可為蝕刻製程，其中界面介電層158作為蝕刻停止層。接著可採用不同的蝕刻製程移除界面介電層158，比如反應性離子蝕刻、中性束蝕刻、濕蝕刻、或另一合適的蝕刻製程。
在步驟215中，順應性地形成高介電常數的介電層122於溝槽120a、120b、120c、與120d的底部與側壁上。在一實施例中，在形成高介電常數的介電層122之前，可形成界面介電層118於溝槽120a至120d的底部，如圖1J所示。界面介電層118可包含或可為氧化矽、氧化鉿矽、或氮氧化物，其形成方法可為合適技術如原子層沉積、化學氣相沉積、熱氧化、物理氣相沉積、或紫外線-臭氧氧化。
高介電常數的介電層122的形成方法可為原子層沉積、化學氣相沉積、有機金屬化學氣相沉積、物理氣相沉積、 其他合適技術、或上述之組合。在一實施例中，高介電常數的介電層122之形成方法為順應性地沉積於裝置100上。高介電常數的介電層122之厚度可介於約15Å至約30Å之間。
高介電常數的介電層122包含一或多種高介電常數的介電材料，比如氧化鑭、氧化鋁、氧化鋯、氧化鈦、氧化鉭、氧化釔、鈦酸鍶、鈦酸鋇、鋯酸鋇、氧化鉿鋯、氧化鉿鑭、氧化鉿矽、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、鈦酸鋇鍶、氮化矽、氮氧化矽、或其他合適材料。
在一實施例中，高介電常數的介電層122包含氧化鉿、氧化鉿鋯、氧化鉿矽、氧化矽、氧化鉿鉭、氧化鉿鈦、氧化鈦、或氧化鉭，且其之後可摻雜鑭。在一實施例中，高介電常數的介電層122包括一或多種含鉿氧化物，其形成方法可為原子層沉積。舉例來說，高介電常數的介電層122可包含氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、或上述之組合。在一實施例中，氧化鉿層的形成方法可為原子層沉積製程，其採用氯化鉿與水作為前驅物。氧化鉿膜的厚度可介於約10Å至約20Å之間。
在步驟220中，形成摻雜層124於高介電常數的介電層122上。形成摻雜層124於高介電常數的介電層122上的方法可為順應性沉積，如圖1J所示。摻雜層124的形成方法可為原子層沉積、化學氣相沉積、有機金屬化學氣相沉積、物理氣相沉積、或其他合適方法。摻雜層124可為含有合適元素的層狀物或材料，而合適元素可摻雜至高介電常數的介電層122以調整閘極堆疊的功函數。在一些實施例中，摻雜層包含鑭、鈧、 氧化鍶、或上述之組合。在一實施例中，摻雜層124可為氧化鑭層。氧化鑭層的形成方法可為原子層沉積製程。在一實施例中，摻雜層124的厚度可介於約3Å至約6Å之間。後續的退火製程可讓摻雜層124中的鑭原子摻雜至高介電常數的介電層122中，以調整閘極堆疊的功函數。
在步驟225中，可形成第一蓋層126於摻雜層124上。在一實施例中，第一蓋層126包含氧化鋁層，其形成方法可為原子層沉積。在一些實施例中，第一蓋層126可包含氮化鈦或氮化鉭。在一實施例中，第一蓋層126的厚度介於10Å至20Å之間。
在步驟230中，可形成第二蓋層128於第一蓋層126上，如圖1J所示。第二蓋層128可包含氮化鈦層。在其他實施例中，第二蓋層128可包含氮化鉭。第二蓋層128的形成方法可為原子層沉積。在一實施例中，第二蓋層128的厚度介於10Å至20Å之間。第一蓋層126與第二蓋層128在後續製程中，可避免雜質進入下方的層狀物。在一些實施例中，只採用第一蓋層126與第二蓋層128中的一者。在一些實施例中，可省略第一蓋層126與第二蓋層128。
在步驟235中，進行光微影製程以形成圖案化層於裝置100上。圖案化層可包含底抗反射塗層130與光阻層132，如圖1K所示。底抗反射塗層130可為塗佈於基板上並填入溝槽120a、120b、120c、與120d的有機材料，且在圖案化步驟後自基板的部份移除有機材料。上述圖案化步驟可採用光微影搭配光阻層132。在一實施例中，圖案化層可露出一些區域，比如 對應n型鰭狀場效電晶體結構104的區域，以在n型鰭狀場效電晶體結構104的區域上進行製程，並保留其他區域不受製程影響。值得注意的是，圖案化層可形成於基板的其他區域上，比如n型鰭狀場效電晶體結構104上。
在步驟240中，自裝置100的圖案化層露出的區域，移除摻雜層124、第一蓋層126(若採用)、以及第二蓋層128(若採用)。在圖1L中，自n型鰭狀場效電晶體結構104移除摻雜層124、第一蓋層126、與第二蓋層128。
可採用蝕刻製程移除摻雜層124、第一蓋層126、與第二蓋層128。在一實施例中，可採用濕蝕刻製程進行步驟240。舉例來說，可將基板浸泡至濕式槽中的蝕刻溶液中。蝕刻溶液可為鹼性、中性、或酸性溶液，其pH值在預定範圍中。蝕刻溶液的選擇取決於摻雜層124、第一蓋層126、與第二蓋層128中的材料。在一實施例中，可採用一種蝕刻溶液以蝕刻上述三層。在一些實施例中，可採用兩種或更多蝕刻溶液依序蝕刻第二蓋層128、第一蓋層126、與摻雜層124。在一實施例中，蝕刻溶液可包含磷酸，或磷酸與其他組成如雙氧水的混合物。亦可採用其他蝕刻劑如氫氟酸、氯化氫、及/或硫酸。在一例中，蝕刻溶液中的磷酸與去離子水的比例介於約1：5至約1：50之間。這些蝕刻劑可用於維持所需的pH值等級，及/或輔助化學化合物溶於蝕刻溶液中。在一例中，蝕刻製程的溫度可維持於約20℃至約80℃之間。在一些實施例中，可採用蝕刻製程進行步驟240，比如乾蝕刻製程如氣相或電漿製程。
在步驟245中，可移除底抗反射塗層130與光阻層 132，如圖1M所示。上述移除方法可為灰化製程。舉例來說，灰化製程可採用氧電漿移除底抗反射塗層130與光阻層132。
在步驟250中，可自裝置100中對應p型鰭狀場效電晶體結構102的區域移除第一蓋層126與第二蓋層128，以露出摻雜層124，如圖1N所示。可採用蝕刻製程移除第一蓋層126與第二蓋層128。在一實施例中，可採用濕蝕刻製程進行步驟250。舉例來說，可將基板浸泡至濕式槽中的蝕刻溶液中。可選擇蝕刻溶液，使其對第一蓋層126與第二蓋層128具有較高蝕刻速率(對摻雜層124而言)。蝕刻溶液可與步驟240中的蝕刻溶液類似。
在步驟255中，在裝置100上進行退火製程。退火製程可驅動摻雜層124中的鑭至高介電常數的介電層122中，以形成摻雜鑭的高介電常數的介電層122’，如圖1N所示。在一些實施例中，退火製程的溫度介於約800℃至約850℃之間。在一些實施例中，退火製程的溫度為約800℃。在一些實施例中，退火製程的腔室壓力為約1大氣壓。在一些實施例中，退火製程的時間介於約90秒至約180秒之間。在一實施例中，摻雜鑭的高介電常數的介電層122’包含摻雜鑭的氧化鉿。
如圖1N所示，摻雜層124覆蓋p型鰭狀場效電晶體結構102上的高介電常數的介電層122。退火製程形成摻雜鑭的高介電常數的介電層122’於p型鰭狀場效電晶體結構102上，而高介電常數的介電層122(未摻雜鑭)保留於n型鰭狀場效電晶體結構104上。摻雜的高介電常數的介電層122’之介電常數，可設計為調整p型鰭狀場效電晶體結構102中的金屬閘極堆疊之 功函數以達所需效能。在一實施例中，摻雜鑭的高介電常數的介電層122’之介電常數大於7.0。
在一實施例中，摻雜的高介電常數的介電層122’包含摻雜鑭的氧化鉿、氧化鉿鋯、氧化鉿矽、氧化矽、氧化鉿鉭、氧化鉿鈦、氧化鈦、或氧化鉭。在一實施例中，高介電常數的介電層122包含氧化矽，而摻雜的高介電常數的介電層122’包含摻雜鑭的氧化矽。在一實施例中，高介電常數的介電層122可包含氧化鉿，而摻雜的高介電常數的介電層122’包含摻雜鑭的氧化鉿。
在步驟255中的退火製程後，可處理基板以移除未消耗的摻雜層124，如圖1O所示。傳統上，蝕刻製程可移除含鑭材料。可視情況進行兩步驟製程移除摻雜層124，且兩步驟製程包含步驟260所述的處理製程與步驟265所述的清潔製程。
在步驟260中，可取酸性溶液如碳酸、氯化氫、磷酸、或醋酸的溶液，或其他合適的酸性溶液處理基板。在一些實施例中，酸性溶液可為碳酸溶液，其形成方法為溶解二氧化碳於去離子水中。在一實施例中，二氧化碳與去離子水的混合物之pH值可介於約5.0至約7.0之間。在一實施例中，酸性溶液可為氯化氫的水性溶液，且氯化氫與水的比例介於約1：5至約1：25之間。在一實施例中，酸性溶液可為磷酸的水性溶液，且磷酸與水的比例介於約1：5至約1：25之間。在另一實施例中，酸性溶液為醋酸的水性溶液，且醋酸與水的比例介於約1：5至約1：25之間。
步驟260中用以處理基板的酸性溶液不限於理 論，其為相對溫和/弱的酸性溶液，可軟化鑭殘留物的表面。酸性溶液處理在後續清潔如步驟265時，可避免形成鑭殘留物於基板上。
可採用旋轉沖洗乾燥工具進行處理。在一實施例中，可配送酸性溶液至旋轉的基板上以進行處理。在一實施例中，處理時間介於約10秒至約120秒之間，比如介於約30秒至約90秒之間。在一實施例中，處理時間為約60秒。
處理溫度可介於約20℃至約80℃之間。在一實施例中，處理溫度介於約23.5℃至約25℃之間。
在步驟265中，採用濕式清潔製程清潔裝置100，以移除摻雜層124的未消耗部份。在一實施例中，步驟256包含採用含鹵素溶液(如氫氟酸溶液)清潔裝置100。在一實施例中，氫氟酸溶液可為濃度為0.097%的水性氫氟酸溶液。在一實施例中，清潔製程可為配送氫氟酸溶液至旋轉的基板上。在一實施例中，處理時間介於約40秒至約60秒之間。
在一實施例中，在步驟260之後立刻進行步驟265。舉例來說，可在相同的旋轉沖洗乾燥工具中依序進行步驟260與265。
在一些實施例中，步驟265中的清潔溶液係比步驟260中的酸性溶液更強的酸性溶液。步驟265中更強的酸性溶液有助於自裝置100移除軟化的未消耗的摻雜層124。因此，對基板進行弱/溫和酸處理與強酸處理的組合時，可自裝置100成功移除未消耗的摻雜層124，而不會殘留不想要的殘留物如三氟化鑭。由於步驟260中的處理，在進行步驟265中的清潔製程時 一般不形成不想要的殘留物(如三氟化鑭)於裝置100上。
在步驟270中，形成功函數金屬層134於裝置100上，如圖1P所示。功函數金屬層134可包含鈦、銀、鋁、氮化鈦矽、氮化鈦鋁、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、銅、鎢、任何合適材料、或上述之組合。功函數值與功函數金屬層134的材料組成相關。選擇功函數金屬層134的材料以調整功函數值，使形成於個別區域中的裝置具有所需的臨界電壓。功函數金屬層134的沉積方法可為化學氣相沉積、原子層沉積、及/或其他合適製程，使功函數金屬層134提供一致的臨界電壓。在一實施例中，功函數金屬層134為氮化鈦矽層，其形成方法為原子層沉積。在一實施例中，原子層沉積後可進行退火製程。在一實施例中，原子層沉積膜的退火溫度可為約850℃。在一實施例中，功函數金屬層134的厚度介於約10Å至20Å之間。舉例來說，功函數金屬層134的厚度為約13Å。改變原子層沉積製程時的製程參數如沉積時間、前驅物脈衝數目、脈衝頻率、基板溫度、壓力、或類似參數，可改變調整功函數金屬層134的厚度。
雖然本發明實施例中的功函數金屬層僅有單層材料如圖示，但功函數金屬層134可包含具有功函數的多層組合以增進裝置效能。舉例來說，功函數金屬層134可包含或可為一或多個金屬、金屬合金、或金屬矽化物的襯墊層、潤濕層、黏著層、與導電層。
雖然圖式中的p型鰭狀場效電晶體結構102與n型鰭狀場效電晶體結構104採用相同的功函數金屬層，但p型鰭狀 場效電晶體結構102與n型鰭狀場效電晶體結構104亦可採用不同的功函數金屬層。製程包含沉積、遮罩、蝕刻、清潔、沉積、遮罩、蝕刻、與清潔，其可在p型鰭狀場效電晶體結構102與n型鰭狀場效電晶體結構104中形成不同的功函數金屬層。
習知的鰭狀場效電晶體結構具有摻雜鑭的高介電常數的介電層，且其摻雜鑭的高介電常數的介電層與後續形成的層狀物(如功函數層)之間的界面鑭濃度介於約2.2×106計數-電子伏特/秒至3.6×106計數-電子伏特/秒之間。在一些實施例中，本發明實施例之步驟260與265所形成的p型鰭狀場效電晶體結構，其摻雜鑭的高介電常數的介電層122’與功函數金屬層134之間的界面鑭濃度低於約1.9×106計數-電子伏特/秒。
在步驟275中，形成蓋層136於功函數金屬層134上，如圖1Q所示。蓋層136可為犧牲層，其設置以在後續製程中保護功函數金屬層134。在一實施例中，蓋層136可為矽層，其形成方法可為化學氣相沉積。在一實施例中，蓋層136的厚度可為約30Å。
在步驟280中，可在裝置100上進行退火製程以達所需的功函數值。在一實施例中，退火製程的溫度為約900℃。
在步驟280的退火製程之後，可移除蓋層136以進行後續製程如沉積閘極。在一實施例中，蓋層136的移除方法可為乾蝕刻製程。
在步驟285中，以蝕刻製程移除蓋層136，如圖1R所示。舉例來說，蓋層136的移除方法可採用蝕刻氣體的電漿。在一實施例中，蝕刻氣體可包含三氟化氮與氫氣。
退火製程不限於理論，可讓一些摻雜在高介電常數的介電層122’中的鑭擴散穿過功函數金屬層134。本發明實施例可包括移除任何含鑭殘留物的清潔製程。製程可包括酸性溶液處理與之後的濕式清潔製程，如下述的步驟290與295。
步驟290與前述的步驟260類似。在步驟290中，可取酸性溶液如二氧化碳、氯化氫、磷酸、或醋酸的水性溶液，或其他合適的酸性溶液處理功函數金屬層134的表面。在一實施例中，酸性溶液可為去離子水中的二氧化碳的溶液。在一實施例中，二氧化碳與去離子水的混合物之pH值可介於約5.0至約7.0之間。在一實施例中，酸性溶液可為氯化氫的水性溶液，且氯化氫與水的比例介於約1：5至約1：25之間。在一實施例中，酸性溶液可為磷酸的水性溶液，且磷酸與水的比例介於約1：5至約1：25之間。在另一實施例中，酸性溶液為醋酸的水性溶液，且醋酸與水的比例介於約1：5至約1：25之間。
可採用旋轉沖洗乾燥工具進行處理。在一實施例中，可配送酸性溶液至旋轉的基板上以進行處理。在一實施例中，處理時間介於約10秒至約120秒之間，比如介於約30秒至約90秒之間。在一實施例中，處理時間為約60秒。
處理溫度可介於約20℃至約80℃之間。在一實施例中，處理溫度介於約23.5℃至約25℃之間。
在步驟295中，採用濕式清潔製程清潔功函數金屬層134的表面。濕式清潔製程設置以移除鑭殘留物，比如自摻雜鑭的高介電常數的介電層122’擴散穿過功函數金屬層134的鑭。在一實施例中，步驟295包含採用含鹵素溶液(如氫氟酸溶 液)清潔功函數金屬層134。在一實施例中，氫氟酸溶液可為水性氫氟酸溶液，其濃度為0.097%。在一實施例中，配送氫氟酸溶液至旋轉的基板上以進行清潔製程。在一實施例中，處理時間介於約40秒至約60秒之間。
在一實施例中，在步驟290後立刻進行步驟295。舉例來說，可在相同的旋轉沖洗乾燥工具中依序進行步驟290與295。
在一些實施例中，步驟295中的清潔溶液，係比步驟290中的酸性溶液更強的酸性溶液。步驟295中較強的酸性溶液有助於自裝置100移除軟化的鑭。因此對基板進行弱/溫和酸處理與強酸處理的組合時，清潔溶液可清潔功函數金屬層134而不會殘留不想要的殘留物如三氟化鑭。
在步驟299，可將導電材料138填入溝槽120a至120d以形成閘極於其中，如圖1S所示。導電材料138的形成方法可為化學氣相沉積、原子層沉積、物理氣相沉積、有機金屬化學氣相沉積、電鍍、及/或其他合適製程。導電材料138可包含鎢、銅、鋁、或上述之組合。在形成導電材料138之後，可進行平坦化製程如化學機械研磨，使導電材料138的上表面與層間介電層116的上表面共平面，如圖1T所示。
習知的鰭狀場效電晶體結構具有閘極層形成於功函數金屬層上與含鑭的高介電常數的介電層上，且其功函數金屬層與閘極層之間的界面鑭濃度大於約3.6×106計數-電子伏特/秒。在一些實施例中，本發明實施例之步驟290與295形成的p型鰭狀場效電晶體結構102，其功函數金屬層134與導電材料 138之間的界面鑭濃度低於約1.9×106計數-電子伏特/秒。
圖3係本發明實施例中，用以進行清潔製程之清潔工具300的剖視圖。清潔工具300可用以進行方法200中的步驟260/265與步驟290/295。
清潔工具300可為旋轉沖洗乾燥工具。清潔工具300可包含基板載具302，以在步驟中承載並旋轉基板304。配送臂306可朝基板304的正面配送流體。配送臂306可包含液體配送器308與氣體噴嘴310。液體配送器308可在步驟260/265與290/295中配送酸性溶液與氫氟酸溶液，或在沖洗時配送去離子水。氣體噴嘴310可配送氣體、氮氣、或鈍氣以乾燥基板304。清潔工具300亦可包含背側配送臂312，以朝基板304的背側配送溶液、水、或氣體。
圖4係本發明一些實施例中，用於清潔含鑭基板之方法400的流程圖。方法400可用以進行方法200的步驟260/265與步驟290/295。可採用清潔工具300進行方法400。
在步驟410中，可將基板固定至清潔工具如清潔工具300。基板可具有含鑭表面。舉例來說，基板表面可具有未消耗的含鑭層，而含鑭層用於摻雜鑭至下方的層狀物。在另一實施例中，在製程中，自表面下的基板中的含鑭層所擴散的鑭，將造成含鑭表面。
在步驟420中，在旋轉基板時配送酸性溶液至基板的含鑭表面。酸性溶液如方法200的步驟260或步驟290中所述。在一實施例中，在配送酸性溶液時的基板轉速可為約800rpm。酸性溶液可為二氧化碳、氯化氫、磷酸、或醋酸的水 性溶液，或其他合適的酸溶液。在一實施例中，酸性溶液的pH值介於約5.0至約7.0之間。在一實施例中，處理時間介於約10秒至約120秒之間，比如介於約30秒至約90秒之間。在一實施例中，處理時間為約60秒。處理溫度可介於約20℃至約80℃之間。在一實施例中，處理溫度介於約23.5℃至約25℃之間。
在步驟430中，旋轉基板時配送濕式清潔溶液(如氫氟酸溶液)至基板的含鑭表面。濕式清潔溶液如方法200的步驟265所述。在一實施例中，氫氟酸溶液可為濃度係0.097%的水性氫氟酸溶液。在一實施例中，可配送氫氟酸溶液至旋轉的基板上以進行清潔製程。濕式清潔製程的溫度可介於約20℃至約80℃之間。在一實施例中，處理時間可介於約40秒至約60秒之間。在一實施例中，步驟430中的基板轉速可為約800rpm。在步驟420之後可立刻進行步驟430，並以相同的清潔工具固定及旋轉基板。
在步驟440中，以沖洗介質沖洗基板。在旋轉基板時，可噴灑沖洗介質至基板。沖洗介質可為去離子水、純去離子水、或具有二氧化碳的去離子水。沖洗步驟的溫度可介於約20℃至約80℃之間。
在步驟450中，快速旋轉(比如轉速為約1200rpm)基板以乾燥基板。在一實施例中，在旋轉基板時可朝基板配送乾燥氣體。乾燥氣體可為氮氣。在另一實施例中，可採用乾燥劑如異丙醇進行乾燥步驟。
雖然上述清潔含鑭基板的方法用於形成閘極堆疊，但本發明實施例可用於任何需要以含鹵素溶液如氫氟酸溶 液清潔含鑭基板的合適製程。在一實施例中，清潔基板的方法可用於清潔含氧化鑭的基板，其包含硬遮罩層。
本發明實施例的一些優點包含採用摻雜鑭的高介電常數的介電層於鰭狀場效電晶體裝置的閘極堆疊中，而不具有不想要的鑭殘留物如三氟化鑭所造成的缺陷。摻雜鑭至高介電常數的介電層可調整閘極堆疊的有效功函數，進而改善裝置效能。此外，可採用與現有清潔製程相同的工具進行本發明實施例的清潔製程，因此在改善產品品質時不會增加擁有成本。
本發明一實施例提供的方法包括以酸性溶液處理含鑭表面，並以含鹵素的清潔劑清潔處理後的含鑭表面。
本發明另一實施例提供半導體裝置的形成方法，包括：形成摻雜層於高介電常數的介電層上；採用摻雜層與退火製程摻雜高介電常數的介電層；以酸性溶液處理未消耗的摻雜層；以及以含鹵素的清潔劑移除未消耗的摻雜層。
在一實施例中，上述方法的酸性溶液包括二氧化碳溶解於去離子水中的溶液。
在一實施例中，上述方法的酸性溶液係包含氯化氫、磷酸、醋酸、碳酸、或上述之組合的溶液。
在一實施例中，上述方法處理未消耗的摻雜層之步驟的溫度介於20℃至80℃之間。
在一實施例中，上述方法的酸性溶液係醋酸的水性溶液，且醋酸與水的比例介於1：5至1：25之間。
在一實施例中，上述方法的酸性溶液係氯化氫的水性溶液，且氯化氫與水的比例介於1：5至1：25之間；或者磷酸 的水性溶液，且磷酸與水的比例介於1：5至1：25之間。
在一實施例中，上述方法退火高介電常數的介電層與摻雜層之溫度介於約800℃至約850℃之間。
在一實施例中，上述方法的摻雜層係含鑭層，以將鑭摻雜至高介電常數的介電層。
本發明另一實施例提供半導體裝置，包括：包含閘極堆疊的場效電晶體其中閘極堆疊包括摻雜鑭的高介電常數的介電層；摻雜鑭的高介電常數的介電層上的功函數層；以及功函數層上的閘極。摻雜鑭的高介電常數的介電層與功函數層之間的界面以及功函數層與閘極之間的界面，其鑭濃度低於1.9×106計數-電子伏特/秒。
在一實施例中，上述半導體裝置中摻雜鑭的高介電常數的介電層包括摻雜鑭的氧化鉿、氧化鉿鋯、氧化鉿矽、氧化鑭矽、氧化鉿鉭、氧化鉿鈦、氧化鈦、或氧化鉭。
在一實施例中，上述半導體裝置中摻雜鑭的高介電常數的介電層厚度介於15Å至30Å之間。
在一實施例中，上述半導體裝置的場效電晶體為p型鰭狀場效電晶體結構。
又一實施例提供之半導體裝置的形成方法包括：形成高介電常數的介電層於基板上；形成含鑭層於高介電常數的介電層上；自含鑭層摻雜鑭至高介電常數的介電層中；以酸性溶液處理基板；以及以含鹵素清潔劑清潔基板。
在一實施例中，上述方法中以酸性溶液處理基板並以清潔劑清潔基板的步驟，可自基板移除含鑭層的未消耗部 份。
在一實施例中，上述方法中摻雜鑭至高介電常數的介電層中之步驟包括：形成第一蓋層於含鑭層上；形成第二蓋層於第一蓋層上；退火基板以摻雜鑭至高介電常數的介電層中；以及移除第一蓋層與第二蓋層，以露出含鑭層的未消耗部份，其中在移除第一蓋層與第二蓋層之後，進行以酸性溶液處理基板並以清潔劑清潔基板的步驟，以自基板移除含鑭層的未消耗部份。
在一實施例中，上述方法包括：在摻雜鑭至高介電常數的介電層中之後，形成功函數層於摻雜鑭的高介電常數的介電層上；以及退火功函數層，其中以酸性溶液處理基板與以清潔劑清潔基板的步驟，移除擴散至功函數層表面的鑭。
在一實施例中，上述方法包括在退火之前形成蓋層於功函數層上；以及在退火之後移除蓋層，其中在移除蓋層之後進行以酸性溶液處理基板以及以清潔劑清潔基板的步驟，以移除擴散至功函數層表面的鑭。
在一實施例中，上述方法的酸性溶液包含二氧化碳溶解於去離子水中的溶液，且酸性溶液的pH值介於5.0至7.0之間。
在一實施例中，上述方法的酸性溶液係鹽酸的水性溶液，且鹽酸與水的比例介於1：5至1：25之間；磷酸的水性溶液，且磷酸與水的比例介於1：5至1：25之間；或者醋酸的水性溶液，且醋酸與水的比例介於1：5至1：25之間。
上述實施例之特徵有利於本技術領域中具有通常 知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例的精神與範疇，並可在未脫離本發明實施例的精神與範疇的前提下進行改變、替換、或更動。

Claims (20)

  1. 一種半導體裝置的形成方法，包括：形成一摻雜層於一高介電常數的介電層上；採用該摻雜層與一退火製程摻雜該高介電常數的介電層；以一酸性溶液處理未消耗的該摻雜層；以及以一含鹵素的清潔劑移除未消耗的該摻雜層。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該酸性溶液包括二氧化碳溶解於去離子水中的溶液。
  3. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該酸性溶液係包含氯化氫、磷酸、醋酸、碳酸、或上述之組合的溶液。
  4. 如申請專利範圍第3項所述之半導體裝置的形成方法，其中處理未消耗的該摻雜層之步驟的溫度介於20℃至80℃之間。
  5. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該酸性溶液係醋酸的水性溶液，且醋酸與水的比例介於1：5至1：25之間。
  6. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該酸性溶液係氯化氫的水性溶液，且氯化氫與水的比例介於1：5至1：25之間；或者磷酸的水性溶液，且磷酸與水的比例介於1：5至1：25之間。
  7. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該高介電常數的介電層與該摻雜層之退火溫度介於約800℃至約850℃之間。
  8. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該摻雜層係一含鑭層，用以將鑭摻雜至該高介電常數的介電層。
  9. 一種半導體裝置，包括：包含一閘極堆疊的一場效電晶體，其中該閘極堆疊包括：一摻雜鑭的高介電常數的介電層；一功函數層，位於該摻雜鑭的高介電常數的介電層上；以及一閘極，位於該功函數層上。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該摻雜鑭的高介電常數的介電層包括摻雜鑭的氧化鉿、氧化鉿鋯、氧化鉿矽、氧化鑭矽、氧化鉿鉭、氧化鉿鈦、氧化鈦、或氧化鉭。
  11. 如申請專利範圍第9項所述之半導體裝置，其中該摻雜鑭的高介電常數的介電層厚度介於15Å至30Å之間。
  12. 如申請專利範圍第9項所述之半導體裝置，其中該場效電晶體為p型鰭狀場效電晶體結構。
  13. 如申請專利範圍第9項所述之半導體裝置，其中該摻雜鑭的高介電常數的介電層與該功函數層之間的界面，以及該功函數層與該閘極之間的界面，其鑭濃度低於1.9×10 6計數-電子伏特/秒。
  14. 一種半導體裝置的形成方法，包括：形成一高介電常數的介電層於一基板上；形成一含鑭層於該高介電常數的介電層上； 自該含鑭層摻雜鑭至該高介電常數的介電層中；以一酸性溶液處理該基板；以及以一含鹵素清潔劑清潔該基板。
  15. 如申請專利範圍第14項所述之半導體裝置的形成方法，其中以該酸性溶液處理該基板並以該清潔劑清潔該基板的步驟，可自該基板移除該含鑭層的未消耗部份。
  16. 如申請專利範圍第15項所述之半導體裝置的形成方法，其中摻雜鑭至該高介電常數的介電層中之步驟包括：形成一第一蓋層於該含鑭層上；形成一第二蓋層於該第一蓋層上；退火該基板以摻雜鑭至該高介電常數的介電層中；以及移除該第一蓋層與該第二蓋層，以露出該含鑭層的未消耗部份；其中在移除該第一蓋層與該第二蓋層之後，進行以該酸性溶液處理該基板並以該清潔劑清潔該基板的步驟，以自該基板移除該含鑭層的未消耗部份。
  17. 如申請專利範圍第14項所述之半導體裝置的形成方法，更包括：在摻雜鑭至該高介電常數的介電層中之後，形成一功函數層於該摻雜鑭的高介電常數的介電層上；以及退火該功函數層；其中以該酸性溶液處理該基板與以該清潔劑清潔該基板的步驟，移除擴散至該功函數層表面的鑭。
  18. 如申請專利範圍第17項所述之半導體裝置的形成方法，更 包括：在退火之前形成一蓋層於該功函數層上；以及在退火之後移除該蓋層；其中在移除該蓋層之後進行以該酸性溶液處理該基板以及以該清潔劑清潔該基板的步驟，以移除擴散至該功函數層表面的鑭。
  19. 如申請專利範圍第14項所述之半導體裝置的形成方法，其中該酸性溶液包含二氧化碳溶解於去離子水中的溶液，且酸性溶液的pH值介於5.0至7.0之間。
  20. 如申請專利範圍第14項所述之半導體裝置的形成方法，其中該酸性溶液係鹽酸的水性溶液，且鹽酸與水的比例介於1：5至1：25之間；磷酸的水性溶液，且磷酸與水的比例介於1：5至1：25之間；或者醋酸的水性溶液，且醋酸與水的比例介於1：5至1：25之間。
TW107121880A 2017-06-30 2018-06-26 半導體裝置與其形成方法 TWI704605B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527938P 2017-06-30 2017-06-30
US62/527,938 2017-06-30
US15/991,761 US10720516B2 (en) 2017-06-30 2018-05-29 Gate stack structure and method for forming the same
US15/991,761 2018-05-29

Publications (2)

Publication Number Publication Date
TW201905987A true TW201905987A (zh) 2019-02-01
TWI704605B TWI704605B (zh) 2020-09-11

Family

ID=64734987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121880A TWI704605B (zh) 2017-06-30 2018-06-26 半導體裝置與其形成方法

Country Status (3)

Country Link
US (3) US10720516B2 (zh)
CN (1) CN109216198B (zh)
TW (1) TWI704605B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI891032B (zh) * 2022-08-03 2025-07-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
WO2020155032A1 (en) * 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device without conductor residual caused by dishing
KR102762968B1 (ko) * 2019-04-23 2025-02-05 삼성전자주식회사 게이트 패턴을 포함하는 반도체 소자 및 그 제조 방법
US11355615B2 (en) * 2020-01-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having fluorine-doped gate sidewall spacers
US11664279B2 (en) * 2020-02-19 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple threshold voltage implementation through lanthanum incorporation
CN111540670B (zh) * 2020-05-11 2023-10-24 粤芯半导体技术股份有限公司 晶圆的湿法清洗方法及半导体器件的制造方法
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
US11411118B2 (en) * 2020-09-10 2022-08-09 Micron Technology, Inc. Integrated assemblies
US11830736B2 (en) * 2021-02-18 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer photo etching mask including organic and inorganic materials
US11901436B2 (en) * 2021-03-05 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of transistor gates
US12309995B2 (en) * 2022-08-08 2025-05-20 Nanya Technology Corporation Method of forming semiconductor structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121742A1 (en) * 2004-12-07 2006-06-08 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7432567B2 (en) * 2005-12-28 2008-10-07 International Business Machines Corporation Metal gate CMOS with at least a single gate metal and dual gate dielectrics
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
US7875511B2 (en) * 2007-03-13 2011-01-25 International Business Machines Corporation CMOS structure including differential channel stressing layer compositions
CN100587965C (zh) * 2008-09-24 2010-02-03 南京大学 高介电系数栅电介质材料硅酸镧薄膜和制备方法及其应用
JP2010129926A (ja) * 2008-11-28 2010-06-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
DE102009031155B4 (de) * 2009-06-30 2012-02-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
JP5401244B2 (ja) * 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
JP5449026B2 (ja) * 2010-05-24 2014-03-19 パナソニック株式会社 半導体装置及びその製造方法
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US9368603B2 (en) * 2011-09-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
CN103177966B (zh) * 2011-12-22 2017-09-22 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
US8987126B2 (en) * 2012-05-09 2015-03-24 GlobalFoundries, Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
CN103545183B (zh) * 2012-07-12 2016-06-29 中芯国际集成电路制造(上海)有限公司 Cmos器件及其制作方法
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
US9461144B2 (en) * 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
US9330938B2 (en) 2014-07-24 2016-05-03 International Business Machines Corporation Method of patterning dopant films in high-k dielectrics in a soft mask integration scheme
CN106158932B (zh) * 2014-09-26 2019-06-14 台湾积体电路制造股份有限公司 具有TaAlCN层的金属栅极堆叠件
US9859279B2 (en) * 2015-08-17 2018-01-02 International Business Machines Corporation High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material
US9722079B2 (en) * 2015-10-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9837487B2 (en) * 2015-11-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
CN106847695A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI891032B (zh) * 2022-08-03 2025-07-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US10720516B2 (en) 2020-07-21
US11189714B2 (en) 2021-11-30
CN109216198B (zh) 2022-03-29
TWI704605B (zh) 2020-09-11
US20200006518A1 (en) 2020-01-02
US20190006487A1 (en) 2019-01-03
CN109216198A (zh) 2019-01-15
US20200350418A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
TWI704605B (zh) 半導體裝置與其形成方法
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US12394669B2 (en) Wet cleaning with tunable metal recess for via plugs
US9761684B2 (en) Method and structure for metal gates
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
US10177038B1 (en) Prevention of contact bottom void in semiconductor fabrication
TWI416595B (zh) 製造半導體裝置的方法
TW201823518A (zh) 濕蝕刻化學品
US8557651B2 (en) Method of manufacturing a semiconductor device using an etchant
US7442652B2 (en) Method for removing contamination and method for fabricating semiconductor device
CN108807377B (zh) 半导体器件及其形成方法
US12512326B2 (en) Method for processing semiconductor structure and method for forming word line structure
US11362006B2 (en) Semiconductor device and method of manufacture
US12255107B2 (en) Semiconductor device and method of manufacture
KR20080064450A (ko) 반도체 소자 제조 방법