TW201839917A - 半導體結構及其製造方法 - Google Patents

Abstract

本發明實施例揭露一種半導體結構，其包含：一基板；一互連結構，其經形成於該基板上方且包含位於該基板上方之一介電層、經形成於該介電層內之一第一導電部件及經形成於該介電層內之一第二導電部件；一波導，其經形成於該第一導電部件與該第二導電部件之間；一第一晶粒，其經安置於該互連結構上方且經電連接至該第一導電部件；及一第二晶粒，其經安置於該互連結構上方且經電連接至該第二導電部件，其中該波導係與該第一導電部件及該第二導電部件耦合。

Description

半導體結構及其製造方法

本發明實施例係有關半導體結構及其製造方法。

使用半導體裝置之電子設備對諸多現代應用而言係必不可少的。隨著電子技術進步，半導體裝置變得越來越小，同時具有更強功能性及更多積體電路。歸因於半導體裝置之尺寸小型化，一基板上覆晶圓上覆晶片(CoWoS)廣泛用於藉由貫穿基板通路(TSV)來將若干晶片整合成一單一半導體裝置。在CoWoS操作期間，將諸多晶片組裝於一單一半導體裝置上。此外，在此一小半導體裝置內實施諸多製造操作。 然而，半導體裝置之製造操作涉及此一小且薄之半導體裝置上之諸多步驟及操作。以一小型化尺寸製造半導體裝置變得更複雜。製造半導體裝置之複雜性增加可引起諸如不佳結構組態、組件分層或其他問題之缺陷，從而導致半導體裝置之一高良率損失且增加製造成本。因而，修改半導體裝置之一結構且改良製造操作存在諸多挑戰。

本發明的一實施例係關於一種半導體結構，其包括：一基板；一互連結構，其經安置於該基板上方且包含位於該基板上方之一介電層、經安置於該介電層內之一第一導電部件及經安置於該介電層內之一第二導電部件；一波導，其經安置於該第一導電部件與該第二導電部件之間；一第一晶粒，其經安置於該互連結構上方且經電連接至該第一導電部件；及一第二晶粒，其經安置於該互連結構上方且經電連接至該第二導電部件，其中該波導係與該第一導電部件及該第二導電部件耦合。 本發明的一實施例係關於一種半導體結構，其包括：一基板；一通路，其延伸穿過該基板之至少一部分；一互連結構，其經安置於該基板上方且包含一介電層、經安置於該介電層內之一第一傳輸電極及經安置於該介電層內之一第一接收電極；一波導，其經安置於該介電層內；一傳輸晶粒，其經安置於該互連結構上方且包含經電連接至該第一傳輸電極之一傳輸電路；及一接收晶粒，其經安置於該互連結構上方且包含經電連接至該第一接收電極之一接收電路，其中該通路經電連接至該第一傳輸電極或該第一接收電極，該傳輸電路經組態以產生一電信號，該接收電路經組態以接收該電信號，該電信號係可轉換成一電磁信號，該電磁信號可在該波導內自該第一傳輸電極傳輸至該第一接收電極。 本發明的一實施例係關於一種製造一半導體結構之方法，其包括：提供一基板；將一介電層沈積於該基板上方；使一波導形成於該介電層內；使一第一導電部件及一第二導電部件形成於該介電層內；將一第一晶粒安置於該介電層上方；將一第二晶粒安置於該介電層上方且使該第二晶粒相鄰於該第一晶粒；及形成一模製物來包圍該第一晶粒及該第二晶粒，其中該波導經形成於該第一導電部件與該第二導電部件之間。

以下揭露提供用於實施所提供標的之不同特徵的諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並非旨在限制。例如，在以下描述中，使一第一構件形成於一第二構件上方或一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件的實施例，且亦可包含其中可在該第一構件與該第二構件之間形成額外構件使得該第一構件及該第二構件可不直接接觸的實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡化及清楚且其本身不指示所論述之各種實施例及/或組態之間的一關係。 此外，為了方便描述，可在本文中使用空間相對術語(諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者)來描述如圖中所繪示之一元件或構件與另一(些)元件或構件之關係。除圖中所描繪之定向以外，空間相對術語亦旨在涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉90度或呈其他定向)且亦可據此解譯本文中所使用之空間相對描述語。 在本發明實施例中，術語「耦合」亦可被稱作「電耦合」，且術語「連接」可被稱作「電連接」。「耦合」及「連接」亦可用於指示：兩個或兩個以上元件彼此協作或互動。 亦可包含其他構件及程序。例如，可包含測試結構來促進3D封裝或3DIC裝置之驗證測試。測試結構可包含(例如)經形成於一重佈層中或一基板上之測試襯墊，其允許測試3D封裝或3DIC、使用探針及/或探針卡及其類似者。可對中間結構以及最終結構執行驗證測試。另外，本文中所揭露之結構及方法可與併入已知良好晶粒之中間驗證的測試方法一起使用以提高良率且降低成本。 藉由若干操作來製造包含各種半導體晶片之一電子裝置。在製程期間，將具有不同功能性及尺寸之半導體晶片整合成一單一模組。透過導電跡線來整合及連接半導體晶片之電路。半導體晶片藉由透過導電跡線將一電信號自一裝置傳輸至另一裝置來彼此通信。然而，半導體晶片之間的此傳輸無法滿足半導體晶片之間的一高通信需求。因此，電子裝置之效能無法達到一所要位準。 在本揭露中，揭露一種半導體結構。該半導體結構包含：一基板；一互連結構，其經安置於或經沈積於該基板上方且包含位於該基板上方之一介電層、經安置於該介電層內之一第一導電部件及經安置於或經形成於該介電層內之一第二導電部件；一波導，其經安置於或經製造於該介電層內；一第一晶粒，其經安置於該互連結構上方且經電連接至該第一導電部件；一第二晶粒，其經安置於該互連結構上方且經電連接至該第二導電部件，其中該波導係與該第一導電部件及該第二導電部件耦合。 將一電信號自該第一晶粒傳輸至該第一導電部件，且將該電信號轉換成一電磁信號。在該波導內將該電磁信號自該第一導電部件傳輸至該第二導電部件。當該電磁信號由該第二導電部件接收時，將該電磁信號轉換成一電信號。接著，將該電信號自該第二導電部件傳輸至該第二晶粒。該電磁信號係在不可見(例如無線電波、微波等等)光譜中且依一高頻率(例如，實質上大於10 GHz)沿該波導傳輸，可最小化由該波導傳輸該電磁信號之一能量損失。 圖1係根據本揭露之各種實施例之一半導體結構100之一示意性剖面圖。在一些實施例中，半導體結構100包含一基板101、一互連結構102、一波導103、一第一晶粒104及一第二晶粒105。 在一些實施例中，半導體結構100係一半導體封裝。在一些實施例中，半導體結構100係一積體扇出(InFO)封裝，其中第一晶粒104或第二晶粒105之I/O端子經扇出且以一較大面積重佈於第一晶粒104或第二晶粒105之一表面上方。在一些實施例中，半導體結構100係一基板上覆晶圓上覆晶片(CoWoS)封裝結構。在一些實施例中，半導體結構100係一三維積體電路(3D IC)。在一些實施例中，半導體結構100經組態以在半導體結構100內依一高頻率(例如實質上大於約10千兆赫(GHz)之一頻率)執行一超高速度信號傳輸(例如實質上大於每秒10十億位元組(10 Gb/s)之傳輸速度)。 在一些實施例中，基板101係一半導電基板。在一些實施例中，基板101包含諸如矽、鍺、鎵、砷或其等之組合的半導電材料。在一些實施例中，基板101係一中介層或其類似者。在一些實施例中，基板101係一矽基板或矽中介層。在一些實施例中，基板101包含諸如陶瓷、玻璃、聚合物或其類似者之材料。在一些實施例中，基板101包含有機材料。在一些實施例中，基板101具有一四邊形、矩形、正方形、多邊形或任何其他適合形狀。 在一些實施例中，基板101包含一第一表面101a及與第一表面101a對置之一第二表面101b。在一些實施例中，基板101中存在延伸穿過基板101之至少一部分的一通路101c。在一些實施例中，通路101c經延伸於第一表面101a與第二表面101b之間。在一些實施例中，通路101c包含諸如銅、銀、金、鋁等等之一導電材料。在一些實施例中，通路101c係一貫穿矽通路(TSV)。 在一些實施例中，一第一襯墊101d經安置於通路101c上方且經電連接至通路101c。在一些實施例中，第一襯墊101d經安置於基板101之第二表面101b上方。在一些實施例中，第一襯墊101d包含金屬或金屬合金。在一些實施例中，第一襯墊101d包含鉻、銅、金、鈦、銀、鎳、鈀或鎢等等。在一些實施例中，第一襯墊101d係一可焊表面且用作用於接收一焊接材料及用於使基板101之一電路與一外部組件或外部電路電連接的一平台。 在一些實施例中，一第一導電凸塊101e經安置於或經製造於基板101上方。在一些實施例中，第一導電凸塊101e經製造於基板101之第二表面101b上方。在一些實施例中，第一導電凸塊101e經製造於第一襯墊101d上方且經電連接至第一襯墊101d。在一些實施例中，第一導電凸塊101e經電連接至通路101c。在一些實施例中，第一導電凸塊101e係呈一圓柱形、球形或半球形形狀。在一些實施例中，第一導電凸塊101e係一焊料接頭、一焊料凸塊、一焊球、一球柵陣列(BGA)球、一受控倒疊晶片連接(C4)凸塊或其類似者。在一些實施例中，第一導電凸塊101e係一導電柱或導電桿。在一些實施例中，第一導電凸塊101e包含諸如鉛、錫、銅、金、鎳等等之金屬。 在一些實施例中，互連結構102經安置於或經沈積於基板101上方。在一些實施例中，互連結構102經沈積於基板101之第一表面101a上方。在一些實施例中，互連結構102包含經沈積於基板101上方之一介電層102a、經安置於或經形成於介電層102a內之若干導電部件102b及經安置於或經形成於介電層102a內之若干導電通路102c。 在一些實施例中，介電層102a包含一或多個介電層。在一些實施例中，介電層102a包含二氧化矽、摻氟二氧化矽、摻碳二氧化矽、多孔二氧化矽、具有一低介電常數(低K)之一介電材料、具有一超低介電常數(ULK)之一介電材料、具有實質上小於二氧化矽之一介電常數之一介電常數的一介電材料、具有實質上小於4之一介電常數的一介電材料。 在一些實施例中，導電部件102b及導電通路102c經組態以電連接至通路101c或第一導電凸塊101e。在一些實施例中，導電部件102b及導電通路102c經電連接至經安置於基板101上方或基板101內之一電路。在一些實施例中，導電部件102b係與導電通路102c電耦合。在一些實施例中，導電部件102b經橫向地延伸於介電層102a內，且導電通路102c經垂直地延伸於介電層102a內。在一些實施例中，導電部件102b及導電通路102c包含諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金的導電材料。 在一些實施例中，導電部件102b包含一第一導電部件102b-1及一第二導電部件102b-2。在一些實施例中，第一導電部件102b-1及第二導電部件102b-2經形成於或經安置於介電層102a內。在一些實施例中，第一導電部件102b-1及第二導電部件102b-2經形成為彼此相鄰。在一些實施例中，一介電質係在第一導電部件102b-1與第二導電部件102b-2之間。在一些實施例中，第一導電部件102b-1係與第二導電部件102b-2水平地對準。在一些實施例中，第一導電部件102b-1及第二導電部件102b-2經電連接至對應導電通路102c。在一些實施例中，通路101c經電連接至第一導電部件102b-1、第二導電部件102b-2、第三導電部件102b-3或第四導電部件102b-4。 在一些實施例中，第一導電部件102b-1經組態以將一電信號轉換成一電磁信號。在一些實施例中，第一導電部件102b-1經組態以將電磁信號傳輸至第二導電部件102b-2。在一些實施例中，第二導電部件102b-2經組態以自第一導電部件102b-1接收電磁信號。在一些實施例中，第二導電部件102b-2經組態以將電磁信號轉換成一電信號。在一些實施例中，第一導電部件102b-1係一第一傳輸電極，且第二導電部件102b-2係一第一接收電極。在一些實施例中，電磁信號係諸如微波、無線電波等等之不可見輻射。在一些實施例中，電磁信號並非為一可見光。 在一些實施例中，導電部件102b包含一第三導電部件102b-3及一第四導電部件102b-4。在一些實施例中，第三導電部件102b-3及第四導電部件102b-4經安置於或經形成於介電層102a內。在一些實施例中，第三導電部件102b-3及第四導電部件102b-4經形成為彼此相鄰。在一些實施例中，第三導電部件102b-3係與第四導電部件102b-4水平地對準。在一些實施例中，第三導電部件102b-3及第四導電部件102b-4經電連接至對應導電通路102c。 在一些實施例中，第三導電部件102b-3經安置成與第一導電部件102b-1對置，且第四導電部件102b-4經安置成與第二導電部件102b-2對置。在一些實施例中，第一導電部件102b-1及第三導電部件102b-3可成對操作，且第二導電部件102b-2及第四導電部件102b-4可成對操作。 在一些實施例中，第三導電部件102b-3經組態以將一電信號轉換成一電磁信號且將該電磁信號傳輸至第二導電部件102b-2或第四導電部件102b-4。在一些實施例中，第四導電部件102b-4經組態以自第一導電部件102b-1或第三導電部件102b-3接收電磁信號且將該電磁信號轉換成一電信號。在一些實施例中，第三導電部件102b-3係一第二傳輸電極，且第四導電部件102b-4係一第二接收電極。在一些實施例中，第二傳輸電極經安置成與第一傳輸電極對置，且第二接收電極經安置成與第一接收電極對置。在一些實施例中，第一導電部件102b-1具有類似於第三導電部件102b-3之組態，且第二導電部件102b-2具有類似於第四導電部件102b-4之組態。 在一些實施例中，波導103經安置於互連結構102之介電層102a內。在一些實施例中，波導103經安置於導電部件102b之兩者之間。在一些實施例中，波導103經安置於第一導電部件102b-1與第二導電部件102b-2之間或第三導電部件102b-3與第四導電部件102b-4之間。在一些實施例中，波導103係與第一導電部件102b-1及第二導電部件102b-2耦合。在一些實施例中，波導103係與第三導電部件102b-3及第四導電部件102b-4耦合。在一些實施例中，波導103經橫向地延伸於介電層102a內。在一些實施例中，波導103之一高度係約1 um。在一些實施例中，波導103之一寬度係約10 um。在一些實施例中，波導103之寬度係約波導103之高度之約10倍。 在一些實施例中，波導103包含一第一端103a及與第一端103a對置之一第二端103b。在一些實施例中，第一端103a係與第一導電部件102b-1或第三導電部件102b-3耦合，且第二端103b係與第二導電部件102b-2或第四導電部件102b-4耦合。在一些實施例中，第一端103a由第一導電部件102b-1及第三導電部件102b-3包圍，且第二端103b由第二導電部件102b-2及第四導電部件102b-4包圍。 在一些實施例中，波導103係介電的且經組態以將一電磁信號自導電部件102b之一者傳輸至導電部件102b之另一者。在一些實施例中，在波導103內傳輸電磁信號。在一些實施例中，波導103經組態以在波導103內將一電磁信號自第一導電部件102b-1傳輸至第二導電部件102b-2或自第三導電部件102b-3傳輸至第四導電部件102b-4。在一些實施例中，電磁信號係諸如微波、無線電波等等之不可見輻射。在一些實施例中，電磁信號並非為一可見光。 在一些實施例中，將來自第一導電部件102b-1之一電信號轉換成一電磁信號，且在波導103內將該電磁信號自第一導電部件102b-1傳輸至第二導電部件102b-2，且在第二導電部件102b-2處將該電磁信號轉換成一電信號。因而，透過波導103來將電信號自第一導電部件102b-1傳輸至第二導電部件102b-2。在一些實施例中，波導103經組態以依大於10千兆赫(GHz)之一頻率傳輸電磁信號。在一些實施例中，電磁信號之一傳輸速度實質上大於每秒10十億位元組(10 Gb/s)。 在一些實施例中，波導103之一介電常數實質上大於介電層102a之介電常數。因為波導103之介電常數實質上大於介電層102a之介電常數，所以波導103引起進入至波導103中之電磁信號在波導103內被全內反射，使得電磁信號可自波導103之第一端103a傳輸至第二端或自第一導電部件102b-1傳輸至第二導電部件102b-2。 在一些實施例中，波導103之介電常數實質上大於二氧化矽之一介電常數。在一些實施例中，波導103之介電常數實質上大於4。在一些實施例中，波導103之介電常數實質上大於7。在一些實施例中，波導103之介電常數實質上大於13。在一些實施例中，波導103之介電常數實質上大於100。在一些實施例中，波導103之介電常數實質上大於200。在一些實施例中，波導103之介電常數實質上大於500。 在一些實施例中，波導103包含氮化矽或碳化矽。在一些其他實施例中，波導103包含藉由任何適合沈積(諸如化學氣相沈積(CVD)、電漿增強CVD (PECVD)、次大氣壓CVD (SACVD)、大氣壓CVD (APCVD)、有機金屬CVD (MOCVD)、雷射CVD (LCVD)等等)來沈積之低溫(例如180°C)二氧化矽(CVD-SiO₂ )、氮化矽(SiNx)或氮氧化矽(SiOxNy)。在一些實施例中，波導103包含藉由LCVD、電子束(例如電子槍)蒸鍍等等來沈積之低溫(例如＜240°C)二氧化鈦(TiO₂ )。在一些實施例中，波導103包含低溫(例如210°C)高介電常數材料，諸如二氧化鋯(ZrO₂ )、氧化鋁(Al₂ O₃ )、氧化鉿(HfOx)、矽酸鉿(HfSiOx)、鈦酸鋯(ZrTiOx)、氧化鉭(TaOx)等等。在一些實施例中，波導103包含鈦酸鍶(具有約83至約100之介電常數(k)的SrTiO₃ )或鈦酸鋇(具有約500之介電常數(k)的BaTiO₃ )。 在一些實施例中，第一晶粒104經安置於互連結構102上方。在一些實施例中，第一晶粒104經安置於第一導電部件102b-1或第三導電部件102b-3上方。在一些實施例中，第一晶粒104係由第一晶粒104內之一預定功能電路製造。在一些實施例中，第一晶粒104藉由一機械或雷射刀來自一半導體晶圓單粒化。在一些實施例中，第一晶粒104包括適合於一特定應用之各種電路。在一些實施例中，該等電路包含諸如電晶體、電容器、電阻器、二極體及/或其類似者之各種裝置。在一些實施例中，第一晶粒104係一邏輯裝置晶粒、中央處理單元(CPU)晶粒、圖形處理單元(GPU)晶粒、行動電話應用處理(AP)晶粒或其類似者。在一些實施例中，第一晶粒104係將所有電子組件整合成一單一晶粒之一系統單晶片(SoC)。在一些實施例中，第一晶粒104係一晶粒、一晶片或一封裝。在一些實施例中，第一晶粒104具有呈一四邊形、矩形或正方形形狀之一俯視剖面(來自如圖1中所展示之半導體結構100之俯視圖的一剖面)。 在一些實施例中，第一晶粒104係一傳輸晶粒或一驅動器晶粒。在一些實施例中，第一晶粒104包含一傳輸電路或一傳輸器。在一些實施例中，第一晶粒104之傳輸電路經組態以產生一電信號。在一些實施例中，第一晶粒104經電連接至第一導電部件102b-1或第三導電部件102b-3。在一些實施例中，將電信號自第一晶粒104傳輸至第一導電部件102b-1或第三導電部件102b-3。 在一些實施例中，第一晶粒104透過一重佈層(RDL) 106及一第二導電凸塊107來電連接至第一導電部件102b-1或第三導電部件102b-3。在一些實施例中，RDL 106經安置於或經形成於互連結構102上方。在一些實施例中，RDL 106經組態以使自第一晶粒104至導電部件102之一電路路徑改道以便重佈第一晶粒104之I/O端子。 在一些實施例中，RDL 106包含一第二介電層106a及一第二襯墊106b。在一些實施例中，第二介電層106a經安置於或經沈積於介電層102a上方。在一些實施例中，自第二介電層106a部分暴露第二襯墊106b。在一些實施例中，第二襯墊106b經電連接至導電通路102c或導電部件102b。在一些實施例中，第二襯墊106b經延伸至介電層102a中。在一些實施例中，第二襯墊106b之一部分由介電層102a包圍。在一些實施例中，第二介電層106a包含諸如氧化矽、氮化矽、碳化矽、氮氧化矽或其類似者之介電材料。在一些實施例中，第二襯墊106b包含諸如金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金的導電材料。 在一些實施例中，第二導電凸塊107經安置於或經製造於互連結構102與第一晶粒104之間。在一些實施例中，第二導電凸塊107經安置於RDL 106與第一晶粒104之間。在一些實施例中，第一晶粒104藉由第二導電凸塊107來電連接至導電部件102或第二襯墊106b。在一些實施例中，第二導電凸塊107係呈一圓柱形、球形或半球形形狀。在一些實施例中，第二導電凸塊107係一焊料接頭、一焊料凸塊、一焊球、一球柵陣列(BGA)球、一受控倒疊晶片連接(C4)凸塊或其類似者。在一些實施例中，第二導電凸塊107係一導電柱或導電桿。在一些實施例中，第二導電凸塊107包含諸如鉛、錫、銅、金、鎳等等之金屬。 在一些實施例中，第二晶粒105經安置於互連結構102上方。在一些實施例中，第二晶粒105經安置成相鄰於第一晶粒104。在一些實施例中，第二晶粒105經安置於第二導電部件102b-2或第四導電部件102b-4上方。在一些實施例中，第二晶粒105由第二晶粒105內之一預定功能電路製造。在一些實施例中，第二晶粒105藉由一機械或雷射刀來自一半導體晶圓單粒化。在一些實施例中，第二晶粒105包括適合於一特定應用之各種電路。在一些實施例中，該等電路包含諸如電晶體、電容器、電阻器、二極體及/或其類似者之各種裝置。在一些實施例中，第二晶粒105係一高頻寬記憶體(HBM)晶粒。在一些實施例中，第二晶粒105係一晶粒、一晶片或一封裝。在一些實施例中，第二晶粒105具有呈一四邊形、矩形或正方形形狀之一俯視剖面(來自如圖1中所展示之半導體結構100之俯視圖的一剖面)。 在一些實施例中，第二晶粒105係一接收晶粒或一接收器晶粒。在一些實施例中，第二晶粒105包含一接收電路或一接收器。在一些實施例中，第二晶粒105之接收電路經組態以接收電信號。在一些實施例中，第二晶粒105經電連接至第二導電部件102b-2或第四導電部件102b-4。在一些實施例中，將自第一晶粒104產生之電信號轉換成一電磁信號，且在波導103內將該電磁信號自第一晶粒104傳輸至第二導電部件102b-2或第四導電部件102b-4，且將該電磁信號轉換成由第二晶粒105接收之一電信號，使得來自第一晶粒104之電信號透過波導103來傳輸至第二晶粒105。 在一些實施例中，第二晶粒105透過重佈層(RDL) 106及第二導電凸塊107來電連接至第二導電部件102b-2或第四導電部件102b-4。在一些實施例中，第二晶粒105透過第二導電凸塊107來電連接至RDL 106之第二襯墊106b。在一些實施例中，第二導電凸塊107經安置於互連結構102與第二晶粒105之間。在一些實施例中，第二導電凸塊107經安置於RDL 106與第二晶粒105之間。在一些實施例中，第二晶粒105經安置於第二導電部件102b-2上方。 在一些實施例中，一底膠材料108經安置於或經施配於RDL 106、互連結構102及基板101上方。在一些實施例中，底膠材料108包圍第二導電凸塊107。在一些實施例中，底膠材料108填充兩個相鄰第二導電凸塊107之間的間隔。在一些實施例中，第一晶粒104之一側壁或第二晶粒105之一側壁係與底膠材料108接觸。在一些實施例中，底膠材料108係一電絕緣黏著劑，其用於保護第二導電凸塊107或保證第一晶粒104與RDL 106之間或第二晶粒105與RDL 106之間的一接合。在一些實施例中，底膠材料108包含環氧樹脂、樹脂、環氧樹脂模製化合物等等。 在一些實施例中，一模製物109經安置於RDL 106、互連結構102及基板101上方。在一些實施例中，模製物109包圍第一晶粒104及第二晶粒105。在一些實施例中，模製物109覆蓋底膠材料108。在一些實施例中，模製物109之一部分經安置於第一晶粒104與第二晶粒105之間。在一些實施例中，模製物109之該部分經安置於波導103上方。在一些實施例中，自模製物109暴露第一晶粒104之一表面或第二晶粒105之一表面。在一些實施例中，模製物109係與第一晶粒104之側壁或第二晶粒105之側壁接觸。在一些實施例中，模製物109可為一單層膜或一複合堆疊。在一些實施例中，模製物109包含諸如模製化合物、模製底膠、環氧樹脂、樹脂或其類似者之各種材料。在一些實施例中，模製物109具有一高導熱性、一低吸濕率及一高撓曲強度。 圖2係根據本揭露之各種實施例之半導體結構200之一示意性剖面圖。在一些實施例中，半導體結構200包含一基板101、一互連結構102、一波導103、一第一晶粒104及一第二晶粒105，其等具有類似於上文所描述或圖1中所繪示之組態的組態。在一些實施例中，通路101c由介電層102a包圍。在一些實施例中，介電層102a經安置於或經沈積於通路101c與基板101之間。 在一些實施例中，半導體結構200包含一第二基板201及經安置於或經形成於第二基板201上方之一接合襯墊201a。在一些實施例中，基板101經安置於第二基板201上方。在一些實施例中，第一導電凸塊101e經安置於或經製造於接合襯墊201a上方。在一些實施例中，接合襯墊201a係與第一導電凸塊101e電耦合。在一些實施例中，第一晶粒104及第二晶粒105透過第一導電凸塊101e來電連接至第二基板201。 在一些實施例中，第二基板201由其上之一預定功能電路製造。在一些實施例中，第二基板201包含經安置於第二基板201內之若干導電跡線及若干電組件，諸如電晶體、二極體等等。在一些實施例中，第二基板201包含諸如矽之半導電材料。在一些實施例中，第二基板201係一矽基板。在一些實施例中，第二基板201係一印刷電路板(PCB)。在一些實施例中，接合襯墊201a包含諸如金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金的導電材料。 圖3係根據本揭露之一些實施例之半導體結構100之一示意圖。在一些實施例中，半導體結構100包含一傳輸電路301及一接收電路305。在一些實施例中，傳輸電路301經安置於第一晶粒104中，且接收電路305經安置於第二晶粒105中。 在一些實施例中，傳輸電路301係一驅動器電路。在一些實施例中，傳輸電路301包含一第一源極S1、一第一汲極D1及一第一閘極G1。在一些實施例中，第一源極S1係電接地的。在一些實施例中，傳輸電路301經組態以將一輸入信號IN接收至第一閘極G1，將一電信號自第一汲極D1透過一傳輸線302輸出至一傳輸耦合元件303a。在一些實施例中，傳輸耦合元件303a經安置於第一導電部件102b-1或第三導電部件102b-3上方或第一導電部件102b-1或第三導電部件102b-3中。在一些實施例中，傳輸耦合元件303a包含一第一傳輸耦合元件303a-1及一第二傳輸耦合元件303a-2。在一些實施例中，傳輸耦合元件303a包含諸如金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金的導電材料。在一些實施例中，第一傳輸耦合元件303a-1及第二傳輸耦合元件303a-2經安置成彼此對置。在一些實施例中，第二傳輸耦合元件303a-2係電接地的。在一些實施例中，波導103之第一端103a由傳輸耦合元件303a包圍。在一些實施例中，自傳輸線302至第一傳輸耦合元件303a-1之電信號產生對應於該電信號之一電磁信號，且將該電磁信號自波導103之第一端103a傳輸至第二端103b。 在一些實施例中，接收電路305係一接收器電路。在一些實施例中，接收電路305包含一第二源極S2、一第二汲極D2及一第二閘極G2。在一些實施例中，第二源極S2係電接地的。在一些實施例中，接收電路305經組態以將電信號自一接收耦合元件303b接收至第二閘極G2且自第二汲極D2輸出一輸出信號OUT。在一些實施例中，接收耦合元件303b經安置於第二導電部件102b-2或第四導電部件102b-4上方或第二導電部件102b-2或第四導電部件102b-4中。在一些實施例中，接收耦合元件303b包含一第一接收耦合元件303b-1及一第二接收耦合元件303b-2。在一些實施例中，接收耦合元件303b包含諸如金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金的導電材料。在一些實施例中，第一接收耦合元件303b-1及第二接收耦合元件303b-2經安置成彼此對置。在一些實施例中，第二接收耦合元件303b-2係電接地的。在一些實施例中，波導103之第二端103b由接收耦合元件303b包圍。在一些實施例中，在接收耦合元件303b處將來自波導103之電磁信號轉換成一電信號，且透過接收線304來將該電信號傳輸至第二閘極G2。 在本揭露中，亦揭露製造一半導體結構(100或200)之一方法。在一些實施例中，藉由一方法400來形成半導體結構(100或200)。方法400包含數個操作且描述及繪示不被視為受操作之序列限制。圖4係製造半導體結構(100或200)之方法400之一實施例。方法400包含數個操作(401、402、403、404、405、406及407)。 在操作401中，提供或接收一基板101，如圖4A及圖4B中所展示。在一些實施例中，基板101係一半導電基板。在一些實施例中，基板101係一矽基板或矽中介層。在一些實施例中，基板101包含一第一表面101a及與第一表面101a對置之一第二表面101b。在一些實施例中，基板101具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，形成延伸穿過基板101之至少一部分的一通路101c。在一些實施例中，通路101c經延伸於第一表面101a與第二表面101b之間。在一些實施例中，通路101c係一貫穿矽通路(TSV)。在一些實施例中，藉由移除基板101之一部分以形成一第一凹槽110 (如圖4A中所展示)且使一導電材料形成至第一凹槽110中以形成通路101c (如圖4B中所展示)來形成通路101c。在一些實施例中，移除基板101之部分包含光微影、蝕刻或任何其他適合操作。在一些實施例中，形成導電材料包含濺鍍、電鍍或任何其他適合操作。在一些實施例中，通路101c具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。在一些實施例中，在使導電材料形成至第一凹槽110中之前於基板101上方及沿第一凹槽110之一側壁沈積一介電材料。在一些實施例中，介電材料包圍通路101c。在一些實施例中，將介電材料沈積於通路101c與基板101之間。 在操作402中，將一介電層102a之一第一層沈積於基板101上方，如圖4C中所展示。在一些實施例中，介電層102a之第一層係一低介電常數電隔離層。在一些實施例中，介電層102a之第一層包含二氧化矽、摻氟二氧化矽、摻碳二氧化矽、多孔二氧化矽、具有一低介電常數(低K)之一介電材料、具有一超低介電常數(ULK)之一介電材料、具有實質上小於二氧化矽之一介電常數之一介電常數的一介電材料、具有實質上小於4之一介電常數的一介電材料。在一些實施例中，藉由自旋塗覆、化學氣相沈積(CVD)、電漿增強CVD (PECVD)、高密度電漿CVD (HDPCVD)或任何其他適合操作來沈積介電層102a。 在一些實施例中，在沈積介電層102a之第一層之後形成一些導電部件102b及一些導電通路102c。在一些實施例中，一些導電部件102b及一些導電通路102c經形成於介電層102a之第一層內。在一些實施例中，形成包含一第三導電部件102b-3及一第四導電部件102b-4之一些導電部件102b。在一些實施例中，藉由移除介電層102a之第一層之一部分且安置一導電材料來形成一些導電部件102b。在一些實施例中，移除介電層102a之部分包含光微影、蝕刻或任何其他適合操作。在一些實施例中，形成導電材料包含濺鍍、電鍍或任何其他適合操作。在一些實施例中，導電部件102b具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，一些導電通路102c經形成於介電層102a之第一層內。在一些實施例中，藉由移除介電層102a之一部分且形成一導電材料來形成導電通路102c。在一些實施例中，移除介電層102a之部分之第一層包含光微影、蝕刻或任何其他適合操作。在一些實施例中，形成導電材料包含濺鍍、電鍍或任何其他適合操作。在一些實施例中，導電通路102c具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。在一些實施例中，單獨或同時形成一些導電部件102b及一些導電通路102c。 在操作403中，使一波導103形成於介電層102a內，如圖4D至圖4H中所展示。在一些實施例中，波導103經形成於一些導電部件102b或一些導電通路102c上方。在一些實施例中，波導103經沈積於第三導電部件102b-3及第四導電部件102b-4上方。在一些實施例中，波導103經形成於第三導電部件102b-3與第四導電部件102b-4之間。在一些實施例中，波導103係與第三導電部件102b-3及第四導電部件102b-4耦合。 在一些實施例中，藉由以下操作來形成波導103：將一波導材料103c沈積於介電層102a之第一層上方，如圖4D中所展示；將光阻劑103d塗覆於波導材料103c上方且圖案界定光阻劑103d，如圖4E中所展示；及移除自光阻劑103d暴露之波導材料103c之一部分以形成波導103，如圖4F中所展示。在一些實施例中，在形成波導103之後移除光阻劑103d，如圖4G中所展示。在一些實施例中，藉由濕式蝕刻、電漿蝕刻或任何其他適合操作來移除自光阻劑103d暴露之波導材料103c之部分。在一些實施例中，波導材料103c具有實質上大於介電層102a之一介電常數的一介電常數。在一些實施例中，安置波導材料103c包含自旋塗覆、化學氣相沈積(CVD)、電漿增強CVD (PECVD)、高密度電漿CVD (HDPCVD)、次大氣壓CVD (SACVD)、大氣壓CVD (APCVD)、有機金屬CVD (MOCVD)、雷射CVD (LCVD)、電子束(例如電子槍)蒸鍍或任何其他適合操作。在一些實施例中，藉由蝕刻、剝除或任何其他適合操作來移除光阻劑103d。在一些實施例中，將介電層102a之一第二層沈積於基板101上方以包圍波導103，如圖4H中所展示。在一些實施例中，介電層102a之第二層經沈積以覆蓋波導103，且接著藉由平坦化、化學機械拋光(CMP)或任何其他適合操作來削薄以暴露波導103。在一些實施例中，介電層102a之第二層係類似於介電層102a之第一層。在一些實施例中，波導103具有類似於上文所描述或圖1、圖2或圖3中所繪示之組態的組態。 在操作404中，使一第一導電部件102b-1或一第二導電部件102b-2形成於介電層102a內，如圖4I中所展示。在一些實施例中，形成包含一第一導電部件102b-1及一第二導電部件102b-2之一些導電部件102b。在一些實施例中，在形成第三導電部件102b-3及第四導電部件102b-4之後但在形成一第一導電部件102b-1及一第二導電部件102b-2之前形成波導103。在一些實施例中，波導103經形成於第一導電部件102b-1與第二導電部件102b-2之間。在一些實施例中，波導103係與第一導電部件102b-1及第二導電部件102b-2耦合。 在一些實施例中，藉由移除介電層102a之第二層之一部分且形成一導電材料來形成第一導電部件102b-1或第二導電部件102b-2。在一些實施例中，移除介電層102a之第二層之部分包含光微影、蝕刻或任何其他適合操作。在一些實施例中，安置導電材料包含濺鍍、電鍍或任何其他適合操作。在一些實施例中，第一導電部件102b-1及第二導電部件102b-2具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。在一些實施例中，包含介電層102a、導電部件102b及導電通路102c之一互連結構102經形成於基板101上方。在一些實施例中，波導103經安置於互連結構102內。在一些實施例中，在形成波導103之後形成一些導電部件102b或一些導電通路102c。 在一些實施例中，在形成波導103之後使一RDL 106形成於互連結構102上方，如圖4J中所展示。在一些實施例中，形成包含一第二介電層106a及一第二襯墊106b之RDL 106。在一些實施例中，第二襯墊106b經形成於導電部件102b上方且經電連接至導電部件102b。在一些實施例中，藉由將一導電材料安置於介電層102a及導電部件102b上方來形成第二襯墊106b。在一些實施例中，藉由濺鍍、電鍍或任何其他適合操作來形成第二襯墊106b。 在一些實施例中，第二介電層106a經安置於介電層102a上方。在一些實施例中，藉由自旋塗覆、化學氣相沈積(CVD)、電漿增強CVD (PECVD)、高密度電漿CVD (HDPCVD)或任何其他適合操作來沈積第二介電層106a。在一些實施例中，第二介電層106a之一些部分經移除以至少部分暴露第二襯墊106b。在一些實施例中，藉由光微影、蝕刻或任何其他適合操作來移除第二介電層106a之一些部分。在一些實施例中，第二介電層106a及第二襯墊106b具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，將一第二導電凸塊107製造於第二襯墊106b上方，如圖4J中所展示。在一些實施例中，第二導電凸塊107係與第二襯墊106接合。在一些實施例中，藉由植球、上焊料、模板印刷或任何其他適合操作來製造第二導電凸塊107。在一些實施例中，在形成之後回焊第二導電凸塊107。 在操作405中，將一第一晶粒104安置於介電層102a上方，如圖4K中所展示。在一些實施例中，第一晶粒104經接合於基板101上方。在一些實施例中，第一晶粒104係一邏輯裝置晶粒、中央處理單元(CPU)晶粒、圖形處理單元(GPU)晶粒、行動電話應用處理(AP)晶粒或其類似者。在一些實施例中，第一晶粒104係將所有電子組件整合成一單一晶粒之一系統單晶片(SoC)。在一些實施例中，第一晶粒104係一傳輸晶粒或一驅動器晶粒。在一些實施例中，第一晶粒104包含一傳輸電路或一傳輸器。在一些實施例中，第一晶粒104之傳輸電路經組態以產生一電信號。在一些實施例中，第一晶粒104經電連接至第一導電部件102b-1或第三導電部件102b-3。在一些實施例中，將電信號自第一晶粒104傳輸至第一導電部件102b-1或第三導電部件102b-3。在一些實施例中，第一晶粒104具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，第一晶粒104透過第二導電凸塊107來電連接至導電部件102b或導電通路102c。在一些實施例中，第二導電凸塊107經安置於第一晶粒104與介電層102a之間以將第一晶粒104電連接至第一導電部件102b-1或第三導電部件102b-3。在一些實施例中，第二導電凸塊107係與第二襯墊106b接合，使得第一晶粒104經電連接至通路101c、導電部件102b或導電通路102c。在一些實施例中，將電信號自第一晶粒104透過第二導電凸塊107傳輸至第一導電部件102b-1或第三導電部件102b-3。 在操作406中，將一第二晶粒105安置於介電層102a上方，如圖4K中所展示。在一些實施例中，第二晶粒105經安置成相鄰於第一晶粒104。在一些實施例中，第二晶粒105經接合於基板101上方。在一些實施例中，第二晶粒105係一高頻寬記憶體(HBM)晶粒。在一些實施例中，第二晶粒105係一接收晶粒或一接收器晶粒。在一些實施例中，第二晶粒105包含一接收電路或一接收器。在一些實施例中，第二晶粒105之接收電路經組態以接收電信號。在一些實施例中，第二晶粒105經電連接至第二導電部件102b-2或第四導電部件102b-4。在一些實施例中，將自第一晶粒104產生之電信號轉換成一電磁信號，且在波導103內將該電磁信號自第一晶粒104傳輸至第二導電部件102b-2或第四導電部件102b-4，且將該電磁信號轉換成由第二晶粒105接收之一電信號，使得來自第一晶粒104之電信號透過波導103傳輸至第二晶粒105。在一些實施例中，第二晶粒105具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，第二晶粒105透過第二導電凸塊107來電連接至導電部件102b或導電通路102c。在一些實施例中，第二導電凸塊107經安置於第二晶粒105與介電層102a之間以將第二晶粒105電連接至第二導電部件102b-2或第四導電部件102b-4。在一些實施例中，第二導電凸塊107係與第二襯墊106b接合，使得第二晶粒105經電連接至通路101c、導電部件102b或導電通路102c。在一些實施例中，由第二晶粒105透過第二導電凸塊107接收透過波導103、第三導電部件102b-3或第四導電部件102b-4所傳輸之電信號。 在一些實施例中，在安置第一晶粒104及第二晶粒105之後，安置一底膠材料108以包圍第二導電凸塊107，如圖4L中所展示。在一些實施例中，底膠材料108包圍第一晶粒104及第二晶粒105且填充相鄰第二導電凸塊107之間的間隙。在一些實施例中，藉由流動、注射或任何其他適合操作來安置底膠材料108。在一些實施例中，底膠材料108具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在操作407中，形成一模製物109，如圖4M中所展示。在一些實施例中，模製物109經形成於RDL 106、互連結構102及基板101上方。在一些實施例中，模製物109包圍第一晶粒104、第二晶粒105、底膠材料108及第二導電凸塊107。在一些實施例中，藉由轉移模製、注射模製、包覆模製或任何其他適合操作來形成模製物109。在一些實施例中，模製物109經研磨以暴露第一晶粒104或第二晶粒105之一表面。在一些實施例中，藉由研磨、平坦化、化學機械拋光(CMP)或任何其他適合操作來研磨模製物109。在一些實施例中，模製物109具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，自第二表面101b研磨基板101以暴露通路101c，如圖4N中所展示。在一些實施例中，第二表面101b經研磨以變成一新的第二表面101b'。在一些實施例中，一載體藉由一黏著劑來暫時附著至第一晶粒104、第二晶粒105及模製物109，且接著自第二表面101b研磨基板101。在一些實施例中，載體包含矽或玻璃。在一些實施例中，黏著劑係一光熱轉換(LTHC)離型膜(release film)或其類似者。在一些實施例中，藉由背面研磨、CMP或任何其他適合操作來研磨基板101。 在一些實施例中，使一第一襯墊101d形成於基板101上方，如圖4O中所展示。在一些實施例中，第一襯墊101d經形成於基板101之第二表面101b'上方。在一些實施例中，第一襯墊101d經形成於通路101c上方且經電連接至通路101c。在一些實施例中，藉由將一導電材料安置於基板101上方來形成第一襯墊101d。在一些實施例中，形成導電材料包含濺鍍、電鍍或任何其他適合操作。在一些實施例中，第一襯墊101d具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。 在一些實施例中，將一第一導電凸塊101e製造於基板101上方。在一些實施例中，第一導電凸塊101e透過通路101c來電連接至導電部件102b。在一些實施例中，第一導電凸塊101e透過通路101c來電連接至第一導電部件102b-1、第二導電部件102b-2、第三導電部件102b-3或第四導電部件102b-4。在一些實施例中，第一導電凸塊101e經安置於第一襯墊101d上方。在一些實施例中，在形成波導103之前或在形成波導103之後安置第一導電凸塊101e。在一些實施例中，在安置第一晶粒104及第二晶粒105之前安置第一導電凸塊101e。在一些實施例中，藉由植球、上焊料、模板印刷或任何其他適合操作來製造第一導電凸塊101e。在一些實施例中，在製造之後回焊第一導電凸塊101e。在一些實施例中，第一導電凸塊101e具有類似於上文所描述或圖1或圖2中所繪示之組態的組態。在一些實施例中，形成具有類似於上文所描述或圖1中所繪示之組態之組態的一半導體結構100。 在本揭露中，揭露一種半導體結構。該半導體結構包含經安置於或經形成於一互連結構中之兩個導電部件之間的一波導。在一導電部件處將來自一傳輸晶粒之一電信號轉換成一電磁信號，接著，透過該波導來將該電磁信號傳輸至另一導電部件，在另一導電部件處將該電磁信號轉換成一電信號，且將該電信號傳輸至一接收晶粒。此信號傳輸可最小化或防止能量損失，且改良或提高傳輸速度。 在一些實施例中，一種半導體結構包含：一基板；一互連結構，其經安置於或經沈積於該基板上方且包含位於該基板上方之一介電層、經安置於或經形成於該介電層內之一第一導電部件及經安置或經形成於該介電層內之一第二導電部件；一波導，其經安置於該第一導電部件與該第二導電部件之間；一第一晶粒，其經安置於該互連結構上方且經電連接至該第一導電部件；及一第二晶粒，其經安置於該互連結構上方且經電連接至該第二導電部件，其中該波導係與該第一導電部件及該第二導電部件耦合。 在一些實施例中，該第一晶粒及該第二晶粒經安置成彼此相鄰。在一些實施例中，該波導經組態以在該波導內將一電磁信號自該第一導電部件傳輸至該第二導電部件。在一些實施例中，該波導經組態以依大於10 GHz之一頻率傳輸一電磁信號。在一些實施例中，該波導之一介電常數實質上大於該介電層之一介電常數。在一些實施例中，該第一晶粒經安置於該第一導電部件上方，且該第二晶粒經安置於該第二導電部件上方。在一些實施例中，該第一導電部件及該第二導電部件經橫向地延伸於該介電層內。在一些實施例中，該波導包含氮化矽、碳化矽或具有實質上大於4之一介電常數的一介電材料。在一些實施例中，該半導體結構進一步包含包圍該第一晶粒及該第二晶粒之一模製物。在一些實施例中，該模製物之一部分經安置於或經形成於該波導上方。在一些實施例中，該半導體結構進一步包含：一通路，其延伸穿過該基板之至少一部分且經電連接至該第一導電部件或該第二導電部件；一第一導電凸塊，其經安置於或經製造於該基板及該通路上方且經電連接至該通路；一第二導電凸塊，其經安置於或經製造於該第一晶粒與該互連結構之間或該第二晶粒與該互連結構之間；一底膠材料，其包圍該第二導電凸塊。 在一些實施例中，一種半導體結構包含：一基板；一通路，其延伸穿過該基板之至少一部分；一互連結構，其經安置於或經沈積於該基板上方且包含一介電層、經安置於或經形成於該介電層內之一第一傳輸電極及經形成於或經安置於該介電層內之一第一接收電極；一波導，其經形成於或經安置於該介電層內；一傳輸晶粒，其經安置於該互連結構上方且包含經電連接至該第一傳輸電極之一傳輸電路；及一接收晶粒，其經安置於該互連結構上方且包含經電連接至該第一接收電極之一接收電路，其中該通路經電連接至該第一傳輸電極或該第一接收電極，該傳輸電路經組態以產生一電信號，該接收電路經組態以接收該電信號，該電信號係可轉換成一電磁信號，該電磁信號可在該波導內自該第一傳輸電極傳輸至該第一接收電極。 在一些實施例中，該半導體結構進一步包含：一第二傳輸電極，其經形成於或經安置於該介電層內且經安置成與該第一傳輸電極對置；一第二接收電極，其經形成於或經安置於該介電層內且經安置成與該第一接收電極對置。在一些實施例中，該波導之一第一端由該第一傳輸電極及該第二傳輸電極包圍，且與該第一端對置之該波導之一第二端由該第一接收電極及該第二接收電極包圍。在一些實施例中，該波導之一高度係約1 um至約10 um，或該波導之一寬度係約10 um至約100 um。在一些實施例中，該傳輸晶粒包含一系統單晶片(SoC)、中央處理單元(CPU)晶粒、圖形處理單元(GPU)晶粒或行動電話應用處理(AP)晶粒，且該接收晶粒包含高頻寬記憶體(HBM)晶粒。在一些實施例中，該電磁信號之一傳輸速度實質上大於每秒10十億位元組(10 Gb/s)。 在一些實施例中，一種製造一半導體結構之方法包含：提供一基板；將一介電層沈積於該基板上方；使一波導形成於該介電層內；使一第一導電部件及一第二導電部件形成於該介電層內；將一第一晶粒安置於該介電層上方；將一第二晶粒安置於該介電層上方且使該第二晶粒相鄰於該第一晶粒；及形成一模製物來包圍該第一晶粒及該第二晶粒，其中該波導經形成於該第一導電部件與該第二導電部件之間。 在一些實施例中，形成該波導包含：將一波導材料沈積於該介電層上方；將一光阻劑塗覆於該介電層上方；及移除自該光阻劑暴露之該波導材料之一部分。在一些實施例中，該方法進一步包含：形成延伸穿過該基板之至少一部分的一通路；將一第一導電凸塊製造於該基板上方以藉由該通路來電連接至該第一導電部件或該第二導電部件；將一第二導電凸塊製造於該第一晶粒與該介電層之間或該第二晶粒與該介電層之間以將該第一晶粒電連接至該第一導電部件或將該第二晶粒電連接至該第二導電部件；施配一底膠材料來包圍該第二導電凸塊。 上文已概述若干實施例之特徵，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可將本揭露容易地用作用於設計或修改其他程序及結構的一基礎以實施相同目的及/或達成本文中所引入之實施例之相同優點。熟習此項技術者亦應認識到，此等等效構造不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、置換及更改。

100‧‧‧半導體結構

101‧‧‧基板

101a‧‧‧第一表面

101b‧‧‧第二表面

101b'‧‧‧第二表面

101c‧‧‧通路

101d‧‧‧第一襯墊

101e‧‧‧第一導電凸塊

102‧‧‧互連結構

102a‧‧‧介電層

102b‧‧‧導電部件

102b-1‧‧‧第一導電部件

102b-2‧‧‧第二導電部件

102b-3‧‧‧第三導電部件

102b-4‧‧‧第四導電部件

102c‧‧‧導電通路

103‧‧‧波導

103a‧‧‧第一端

103b‧‧‧第二端

103c‧‧‧波導材料

103d‧‧‧光阻劑

104‧‧‧第一晶粒

105‧‧‧第二晶粒

106‧‧‧重佈層(RDL)

106a‧‧‧第二介電層

106b‧‧‧第二襯墊

107‧‧‧第二導電凸塊

108‧‧‧底膠材料

109‧‧‧模製物

110‧‧‧第一凹槽

200‧‧‧半導體結構

201‧‧‧第二基板

201a‧‧‧接合襯墊

301‧‧‧傳輸電路

302‧‧‧傳輸線

303a‧‧‧傳輸耦合元件

303a-1‧‧‧第一傳輸耦合元件

303a-2‧‧‧第二傳輸耦合元件

303b‧‧‧接收耦合元件

303b-1‧‧‧第一接收耦合元件

303b-2‧‧‧第二接收耦合元件

304‧‧‧接收線

305‧‧‧接收電路

400‧‧‧方法

401‧‧‧操作

402‧‧‧操作

403‧‧‧操作

404‧‧‧操作

405‧‧‧操作

406‧‧‧操作

407‧‧‧操作

D1‧‧‧第一汲極

D2‧‧‧第二汲極

G1‧‧‧第一閘極

G2‧‧‧第二閘極

IN‧‧‧輸入信號

OUT‧‧‧輸出信號

S1‧‧‧第一源極

S2‧‧‧第二源極

自結合附圖閱讀之以下詳細描述最佳地理解本揭露之態樣。要強調的是，根據標準工業實踐，各種構件未按比例繪製。事實上，為使論述清楚，可任意地增大或減小各種構件之尺寸。 圖1係根據本揭露之一些實施例之一半導體結構之一示意性剖面圖。 圖2係根據本揭露之一些實施例之一半導體結構之一示意性剖面圖。 圖3係繪示一傳輸電路、接收電路及一波導的一示意圖。 圖4係根據本揭露之一些實施例之製造一半導體結構之一方法之一流程圖。 圖4A至圖4O係根據本揭露之一些實施例之藉由圖4之一方法來製造一半導體結構之示意圖。

Claims (1)

1. 一種半導體結構，其包括： 一基板； 一互連結構，其經安置於該基板上方且包含位於該基板上方之一介電層、經安置於該介電層內之一第一導電部件及經安置於該介電層內之一第二導電部件； 一波導，其經安置於該第一導電部件與該第二導電部件之間； 一第一晶粒，其經安置於該互連結構上方且經電連接至該第一導電部件；及 一第二晶粒，其經安置於該互連結構上方且經電連接至該第二導電部件， 其中該波導係與該第一導電部件及該第二導電部件耦合。