TW201839909A

TW201839909A - 半導體裝置結構的形成方法

Info

Publication number: TW201839909A
Application number: TW106130617A
Authority: TW
Inventors: 林志男; 李宗達; 陳莉
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-04-20
Filing date: 2017-09-07
Publication date: 2018-11-01
Also published as: US20180308793A1; CN108735658A; US10373906B2

Abstract

根據一些實施例，提供半導體裝置結構及其形成方法。上述方法包含沉積含有Al原子的第一層，以覆蓋第一介電層及第一導電部件。此外，上述方法包含沉積含有N原子的第二層於第一層上，使得第一層和第二層形成了包含氮化鋁的蝕刻停止層。蝕刻停止層包含空位，且具有鋁相對於鋁及氮(Al/Al+N)的原子百分比。上述方法也包含用額外的N原子填入蝕刻停止層內的空位，以減少鋁相對於鋁及氮的原子百分比。此外，上述方法包含形成第二介電層於蝕刻停止層上。上述方法也包含形成第二導電部件於第二介電層和蝕刻停止層內，使第二導電部件連接至第一導電部件。

Description

半導體裝置結構的形成方法

本發明一些實施例係有關於半導體裝置結構及其形成方法，特別係有關於半導體裝置的內連線結構及其形成方法。

半導體積體電路(integrated circuit，IC)產業已歷經了快速的成長。積體電路材料及設計之技術的進步造成積體電路世代的產生，每一世代的電路比前一世代更小且更複雜。

在積體電路的發展過程中，通常增加了功能密度(即，每單位晶圓面積所內連接的裝置的數量)，卻降低了幾何尺寸(即，製程中所能製造出的最小元件)。尺寸縮小所帶來的好處通常包括提高生產效率及降低相關成本。

然而，上述發展增加了加工及製造積體電路的複雜性。由於結構尺寸持續縮小，製程難度也隨之提高。在半導體裝置越來越小的情況下維持半導體裝置的可靠度是現有製程的挑戰。

根據一些實施例，提供半導體裝置結構的形成方法。上述方法包含形成第一介電層於半導體基底上。上述方法也包含形成第一導電部件於第一介電層內。上述方法更包含沉積包含Al原子的第一層，以覆蓋第一介電層及第一導電部件。此外，上述方法包含沉積包含N原子的第二層於第一層上，使得第一層和第二層形成包含氮化鋁的蝕刻停止層。蝕刻停止層包含空位且具有鋁相對於鋁及氮(Al/Al+N)的原子百分比。上述方法也包含用額外的N原子填入蝕刻停止層內的空位，以減少鋁相對於鋁及氮的原子百分比。上述方法更包含形成第二介電層於蝕刻停止層上。此外，上述方法包含形成第二導電部件於第二介電層和蝕刻停止層內，且第二導電部件連接至第一導電部件。

100‧‧‧半導體基底

110‧‧‧介電層

110S‧‧‧表面

120‧‧‧導電部件

130‧‧‧蝕刻停止層

130A‧‧‧部份

130S‧‧‧表面

131‧‧‧原子

132‧‧‧原子

133‧‧‧原子

140‧‧‧保護層

150‧‧‧介電層

160‧‧‧開口

170‧‧‧導電部件

180‧‧‧內連線結構

200‧‧‧前驅物

210‧‧‧前驅物

230‧‧‧反應物

240‧‧‧空位

本揭露的各種樣態最好的理解方式為閱讀以下說明書的詳說明並配合所附圖式。應該注意的是，本揭露的各種不同特徵部件並未依據工業標準作業的尺寸而繪製。事實上，為使說明書能清楚敘述，各種不同特徵部件的尺寸可以任意放大或縮小。

第1A至1E圖是根據一些實施例，形成半導體裝置結構的製程在不同階段下的剖面圖；第2A至2E圖是根據一些實施例，形成半導體裝置結構的製程在不同階段下的剖面圖。

要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。

再者，為了方便描述圖式中一元件或特徵部件與另一(複數)元件或(複數)特徵部件的關係，可使用空間相關用語，例如”在...之下”、”下方”、”下部”、”上方”、”上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。例如，若翻轉圖式中的裝置，描述為位於其他元件或特徵部件”下方”或”在...之下”的元件，將定位為位於其他元件或特徵部件”上方”。因此，範例的用語”下方”可涵蓋上方及下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。

本發明提供許多實施例。可提供額外的操作在這些實施例所述的階段之前、之中及/或之後。在不同的實施例，這些階段可被省略或取代。可在半導體裝置結構內增加額外的部件(feature)。在不同的實施例，下述的部件可被省略或取代。在一些實施例所述的操作是以特定的順序執行，然而這些操作可以其他合理的順序執行。

第1A至1E圖是根據一些實施例，形成半導體裝置結構的製程在不同階段下的剖面圖。如第1A圖所示，提供半導體基底100。在一些實施例，半導體基底100為塊材半導體基底，例如半導體晶圓。例如，半導體基底100為矽晶圓。半導體基底100可包含矽或其他元素半導體材料，例如鍺。在其他實施例，半導體基底100包含化合物半導體。化合物半導體可包含矽鍺、砷化鎵、碳化矽、砷化銦、磷化銦、其他適合的化合物半導體，或上述組合。

在一些實施例，半導體基底100包含絕緣上覆半導體(semiconductor-on-insulator，SOI)基底。SOI基底可用晶圓接合製程、矽膜轉移製程、植氧分離(separation by implantation of oxygen，SIMOX)製程、其他適合的方法，或上述組合製造。

在一些實施例，在半導體基底100內及/或上方，形成了各種不同的裝置元件。為了簡潔，圖式中並未繪示上述裝置元件。上述各種不同的裝置元件包含電晶體、二極體、其他適合的元件或上述組合。例如，電晶體可為金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體電晶體(complementary metal oxide semiconductor，CMOS)電晶體、雙極性接面型電晶體(bipolar junction transistor，BJT)、高壓電晶體、高頻電晶體、p型通道及/或n型通道場效電晶體(PFETs/NFETs)等。使用各種不同的製程以形成各種不同的裝置元件，例如沉積、蝕刻、佈植、微影、退火、平坦化、其他適合的製程或上述組合。

在一些實施例，隔離部件(未繪示)形成於半導體基底100內。隔離部件用來定義主動區及電性絕緣形成在主動區內，且位於半導體基底100內及/或上方各種不同的裝置元件。在一些實施例，隔離部件包含淺溝槽隔離(shallow trench isolation，STI)部件、局部氧化矽(local oxidation of silicon，LOCOS)部件、其他適合的隔離部件或上述組合。

在一些實施例，內連線結構(例如第1E圖所示的內連線結構180)形成於半導體基底100上。內連線結構包含多層介電層，其含有層間介電(interlayer dielectric，ILD)層及一或多層的層間金屬介電(inter-metal dielectric，IMD)層。內連線結構亦包含多個形成於ILD及IMD層內的導電部件。導電部件可包含導線、導孔及/或導電接觸窗。

各種不同的裝置元件經由位於半導體基底100上的內連線結構而互相連接，以形成積體電路裝置。積體電路裝置包含邏輯裝置、儲存裝置(例如靜態隨機存取儲存器(static random access memory，SRAM))、射頻(radio frequency，RF)裝置、輸入/輸出(input/output，I/O)裝置、系統單晶片(system-on-chip，SoC)裝置、影像感測器裝置、其他適合的裝置類型或上述組合。

如第1A圖所示，介電層110形成於半導體基底100上。介電層110可作為ILD及IMD層。介電層110覆蓋形成於半導體基底100內及/或上方的裝置元件。雖然第1A圖繪示介電層 110為單一層，但本發明實施例並不限定於此。在其他實施例，介電層110為多層結構，其包含次介電層(未繪示)。

在一些實施例，介電層110包含或由氧化矽、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、低介電常數(low-k)介電材料、多孔介電材料、其他適合的材料或上述組合形成。low-k介電材料具有小於二氧化矽的介電常數。例如，low-k介電材料可具有介於約1.2至約3.5的範圍間的介電常數。在一些實施例，介電層110藉由使用化學氣相沉積(chemical vapor deposition，CVD)製程、原子層沉積(atomic layer deposition，ALD)製程、旋轉塗佈製程、噴塗製程、其他適合的製程或上述組合形成。

多個導電部件形成於介電層110內。如第1A圖所示，此為導電部件120形成於介電層110內的其中一個例子。導電部件120經由其他導電部件(未繪示)而電性連接至其中一個裝置元件。例如，導電部件120可經由適合的導電部件而電性連接至形成於半導體基底100上方的閘極結構，或連接至形成於半導體基底100內的摻雜區。

導電部件120可包含導線、導孔、及/或導電接觸窗。在一些實施例，導電部件120由銅、鋁、金、鈦、鈷、鎢、其他適合的導電材料或上述組合形成。可用各種不同的製程，包含沉積、蝕刻、平坦化或類似的製程來形成導電部件120於介電層110內。

根據一些實施例，如第1A圖所示，蝕刻停止層130沉積於介電層110上方。導電部件120被蝕刻停止層130覆蓋。導電部件120可直接接觸蝕刻停止層130。蝕刻停止層130用來保護導電部件120，使其免於在後續的製程受到損害，後續會對此做更詳細的描述。

蝕刻停止層130具有厚度T。在一些實施例，厚度T介於約10Å至約50Å的範圍間。厚度T可等於或大於約10Å，且厚度T可等於或小於約50Å。例如，厚度T可介於約12Å至約35Å的範圍間。然而，本發明實施例並不限定於此。

在一些實施例，蝕刻停止層130具有結晶結構。例如，蝕刻停止層130可具有如纖維鋅礦(wurtzite)的結構。在一些實施例，蝕刻停止層130包含或由氮化鋁(AlN)、其他適合的材料或上述組合形成。在一些實施例，蝕刻停止層130藉由使用ALD製程、電漿提升原子層沉積(plasma-enhanced atomic layer deposition，PEALD)製程、其他適合的製程或上述組合沉積。蝕刻停止層130的組成及形成將在之後根據第2A-2E圖所示的一些實施例做更詳細敘述。

根據一些實施例，如第1B圖所示，保護層140沉積於蝕刻停止層130上方。保護層140用來防止蝕刻停止層130在後續的製程被氧化。據此，可減少或消除漏電。

在一些實施例，保護層140具有介於約30Å至約80Å的範圍間的厚度。在一些實施例，保護層140包含或由氧化鋁(aluminum oxide，Al₂O₃)、氮摻雜碳化矽(nitrogen- doped silicon carbide，SiC：N)、氧摻雜碳化矽(oxygen-doped silicon carbide，SiC：O)、其他適合的介電材料或上述組合形成。在一些實施例，保護層140由氧化鋁層形成，其具有鋁相對於鋁及氧(Al/Al+O)的原子百分比，其約等於40%。在一些實施例，保護層140藉由使用ALD製程、CVD製程、旋轉塗佈製程、噴塗製程、其他適合的製程或上述組合形成。

根據一些實施例，如第1B圖所示，介電層150沉積於保護層140上方。介電層150可作為IMD層。在一些實施例，介電層150由low-k介電材料形成。隨半導體裝置密度的增加和電路元件的尺寸縮小，阻容延遲(resistance capacitance delay，RC delay)的時間逐漸主導電路的效能。使用low-k介電材料作為介電層150有助於減少阻容延遲。

在一些實施例，介電層150包含含碳材料。例如，介電層150包含SiOC、SiCOH、SiOCN或上述組合。在一些實施例，介電層150由碳摻雜氧化矽製成。碳摻雜氧化矽可提到例如有機矽玻璃(organosilicate glass，OSG)或摻雜碳的氧化物(C-oxide)。在一些實施例，碳摻雜氧化矽包含甲基倍半矽氧烷(methyl silsesquioxane，MSQ)、氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)、倍半矽氧烷(polysilsesquioxane)、其他適合的材料或上述組合。在一些實施例，介電層150藉由CVD製程、旋轉塗佈製程、噴塗製程、其他適合的製程或上述組合沉積。

在一些實施例，保護層140位於介電層150及蝕刻停止層130之間。可在本發明的實施例做各種變化及變形。在其他實施例，保護層140並未形成。在這些實施例，介電層150覆蓋且鄰近於蝕刻停止層130。

然後，開口形成於介電層150內。在一些實施例，開口包含溝槽、孔洞或上述組合。如第1C圖所示的一個示例，開口160形成於介電層150內。開口160穿透介電層150。在一些實施例，開口160穿透介電層150及保護層140。結果，開口160的底部與蝕刻停止層130的一部份130A並列。

在一些實施例，開口160藉由微影及蝕刻製程形成。蝕刻製程可為乾蝕刻製程、其他適合的製程或上述組合。在一些實施例，圖案化(未繪示)形成於介電層150上的遮罩層，以定義出欲形成開口160處。在蝕刻製程，使用對介電層150相較於蝕刻停止層130具有高蝕刻選擇比的蝕刻劑來形成開口160。換句換說，介電層150被蝕刻的速度比蝕刻停止層130快。因此，如上所述，導電部件120被蝕刻停止層130覆蓋及保護，而免於在形成開口160的過程中受到損害。在蝕刻製程用來形成開口160所使用的蝕刻劑可對介電層150相較於保護層140具有較低的蝕刻選擇比。

接下來，如第1D圖所示，與開口160的底部並列的蝕刻停止層130的部份130A被移除。結果，開口160延伸至蝕刻停止層130，以露出部份的導電部件120。在一些實施例，使用蝕刻製程部份移除蝕刻停止層130。蝕刻製程可為濕蝕刻製程、其他適合的製程或上述組合。在蝕刻製程中，使用的蝕刻劑對蝕刻停止層130相較於介電層150具有較高的蝕刻選擇比，以露出導電部件120。換句話說，蝕刻停止層130被蝕刻的速度快於介電層150。在蝕刻製程用來露出導電部件120所使用的蝕刻劑可對蝕刻停止層130相較於保護層140具有較低的蝕刻選擇比。

然後，導電部件形成於介電層150的開口內，以形成一部分的內連線結構180。介電層150內的導電部件電性連接至介電層110內的導電部件。介電層150內的導電部件可為單鑲嵌結構、雙鑲嵌結構或上述組合。

如第1E圖所示的一個示例，導電部件170形成於開口160內。在一些實施例，導電部件170為導線、導孔或導電接觸窗。導電部件170物理接觸且電性連接至導電部件120。在一些實施例，如第1E圖所示，導電部件170沿著由介電層150朝向蝕刻停止層130的方向逐漸變窄。然而，本發明實施例並不限定於此。導電部件170可具有其他剖面輪廓。例如，導電部件170可具有大體上為垂直的側壁。導電部件170可為單鑲嵌結構、雙鑲嵌結構。

在一些實施例，導電部件170包含或由銅、鋁、鎢、鈦、鎳、金、鉑、銀、其他適合的材料或上述組合形成。導電部件170可為單層或具有多重堆疊層。

在一些實施例，一或多層導電材料層沉積在介電層150上方，以填入開口160內。在一些實施例，一或多層導電材料層藉由電鍍製程、PVD製程、CVD製程、無電鍍製程、其他適合的製程或上述組合沉積。

然後，使用平坦化製程來移除位於開口160外側的導電材料層。平坦化製程可包含化學機械研磨(chemical mechanical polishing，CMP)製程、乾研磨製程、研磨製程、蝕刻製程、其他適合的製程或上述組合。結果，開口160內導電材料層剩下的部份形成導電部件170。

在其他實施例，在沉積導電材料層前，阻障層(未繪示)形成於介電層150上方，且形成在開口160的側壁上及底部上。阻障層能保護介電層150免於在後續的熱製程或循環中，受到來自金屬材料的擴散。

例如，沉積導電部件170前，阻障層共形(conformally)沉積於介電層150上及開口160內。在平坦化製程後，形成了導電部件170，且位於介電層150的上表面上方的阻障層亦被移除。結果，導電部件170藉由阻障層而與介電層150隔開。

在一些實施例，阻障層由氮化鉭、氮化鈦、氮化鎢、其他適合的材料或上述組合形成。在一些實施例，阻障層包含多個次層，其包含黏著層(未繪示)。黏著層可增進阻障層與後續形成的層之間的附著力。黏著層可由鉭、鈦、其他適合的材料或上述組合形成。在一些實施例，阻障層藉由使用PVD製程、CVD製程、其他適合的製程或上述組合沉積。可在本發明的實施例做各種變化及變形。在其他實施例，阻障層並未形成。

然後，一或多層介電層和一或多層導電部件形成於介電層150及導電部件170上，以繼續形成半導體裝置結構的內連線結構180。在一些實施例，重複一或多次如第1A-1E圖所示的操作，以繼續形成內連線結構180。例如，可沉積其他蝕刻停止層(可與蝕刻停止層130相同或相似)，以有助於形成導電部件於介電層150上。

隨科技持續的進步，電容對於半導體裝置的電路效能變得更為重要。為減少半導體裝置結構的電容，蝕刻停止層130持續變薄。如上所述，在一些實施例，蝕刻停止層130的厚度T介於約10Å至約50Å的範圍間。在某些情況下，蝕刻停止層130的厚度T應大體上等於或小於約50Å。據此，可減少RC延遲，使得功率的消耗減少而使得半導體裝置結構操作更快。然而，本發明實施例並不限定於此。在其他情況，蝕刻停止層130的厚度T可大於約50Å。

在某些情況下，蝕刻停止層130的厚度T應大體上等於或大於約10Å。若蝕刻停止層130的厚度T小於約10Å，蝕刻停止層130無法提供給導電部件120足夠的保護，使其在蝕刻製程或其他製程的過程中受到損害。或者，薄的蝕刻停止層130無法避免來自導電部件120的金屬擴散。然而，本發明實施例並不限定於此。在其他情況，蝕刻停止層130的厚度T可小於約10Å。

在其他情況，當蝕刻停止層變薄後，在熱製程或循換的過程中，減少來自下方的導電部件經由蝕刻停止層而金屬擴散。例如，若蝕刻停止層的厚度等於或小於約50Å，則金屬擴散可能發生。然而，若蝕刻停止層的厚度大於約50Å，可減少金屬擴散。

本發明的一些實施例為形成包含薄的蝕刻停止層的半導體裝置結構的方法，上述實施例不會有經由此薄的蝕刻停止層發生金屬擴散的情況。第2A至2E圖是根據一些實施例，形成半導體裝置結構的製程在不同階段下的剖面圖。在一些實施例，第2A-2E圖是在形成如第1A圖所示的結構的製程中，各種不同階段的放大剖面圖。例如，第2A-2E圖繪示形成蝕刻停止層130。為了簡潔，在第2A-2E圖中，並未繪示如第1A圖的半導體基底100。第2A-2E圖所示的結構的材料及/或形成方法與結構如第1A圖所示的結構的材料及/或形成方法相同或相似，如同先前的實施例所述，在此不再重述。

在一些實施例，蝕刻停止層130由ALD製程形成，其包含多道沉積循環。一般而言，沉積循環指的是執行一次表面沉積反應所需要的最小操作組。一道沉積循環將製造至少一部份的層。例如，每一沉積循環包含如第2A-2B圖所示的操作。如第2C圖所示，沉積循環可重複一次或多次，以生成所需厚度的蝕刻停止層130。

更具體而言，如第2A圖所示，在反應腔室(未繪示)內導入或提供前驅物200於介電層110及導電部件120上而執行沉積製程。介電層110及導電部件120曝露在前驅物200之下，且與前驅物200反應。前驅物200的一些分子可形成凝結相於介電層110的表面110S上和導電部件120的表面120S上。凝結相包含前驅物200之化學吸附的原子及/或物理吸附的分子。結果，根據一些實施例，如第2A圖所示，原子131的層(或單層)沉積，並且結合至介電層110的表面110S上和導電部件120的表面120S上。

可以理解的是，原子131的層可完全覆蓋介電層 110及導電部件120，或可局部不連續地位於介電層110及導電部件120上。或者，例如，取決於前驅物200對於介電層110及導電部件120不同區域的活性，原子131的層可具有不均勻的厚度。

前驅物200可被稱為反應物源或反應物前驅物。前驅物200可為氣態前驅物。在一些實施例，前驅物200為含鋁的前驅物、含鋁且含碳(C)的前驅物或其他適合的前驅物。因此，原子131包含鋁(Al)原子或由鋁原子組成。前驅物200的例子可包含三甲基鋁(trimethyl aluminum，TMA)、三異丁基鋁(tri-isobutyl aluminum，TIBA)、二甲基氫化鋁(dimethyl aluminum hydride，DMAH)、三乙基鋁(triethyl aluminum，TEA)、其他適合的含鋁材料及上述組合。在一些實施例，前驅物200藉由承載氣體而輸入或流入反應腔室。承載氣體可為惰性氣體，例如氮(N₂)、氬(Ar)或氦(He)或其他適合的氣體。

在一些實施例，如第2A圖所示，額外的原子132被化學吸附或與原子131的層結合。原子132可以或沒有形成沉積於介電層110及導電部件120上方的額外的層。原子132可為C原子或其他原子(例如氧原子)。原子132可包含C原子及/或其他原子。

例如，當前驅物200包含TMA，TMA分子與介電層110及導電部件120反應。TMA的一些部份被化學吸附至介電層110的表面110S和導電部件120的表面120S，例如，鋁與一或多個甲基結合(例如Al-(CH₃)*)，然後，Al-(CH₃)*的Al及C原子個別形成原子131的層及原子132的層。換句換說，原子132可為甲基基團的C原子。

在一些實施例，如第2A圖所示的沉積製程，操作溫度介於約300℃至約400℃的範圍間。在一些實施例，如第2A圖所示的沉積製程，操作壓力介於約2Torr至約6Torr的範圍間。在一些實施例，如第2A圖所示的沉積製程，操作時間介於約2秒至約6秒的範圍間。然而，本發明實施例並非限定於此範圍。

可在本發明的實施例做各種變化及變形。在一些實施例，在如第2A圖所示的沉積製程之前，對介電層110及導電部件120執行一道或多道的額外的處理。例如，可執行表面處理來清潔及移除導電部件120的表面120S的氧化物(例如氧化銅)。因此，前驅物200會較容易地與導電部件120反應，亦可減少或消除漏電。表面處理所使用的反應物可具有電漿及/或可包含氫。例如，表面處理所使用的反應物可為氫電漿、氨(NH₃)電漿、其他適合的反應物或上述組合。

在前驅物200停止流動後，清洗反應腔室。清洗氣體流入反應腔室，以移除多餘且未反應的前驅物200及副產物。清洗氣體可為惰性氣體，例如N₂或其他適合的氣體。

如第2B圖所示，在反應腔室內導入前驅物210於介電層110及導電部件120上，以執行後續的沉積製程。原子131的層曝露在前驅物210之下，且與前驅物210反應。根據一些實施例，如第2B圖所示，前驅物210的一些分子可化學鍵結至原子131的層。結果，原子133的層(或單層)沉積至原子131的層上。

前驅物210可稱為反應物前驅物。前驅物210可為氣態前驅物。在一些實施例，前驅物210為含氮前驅物或其他適合的前驅物。因此，原子133包含N原子或由N原子組成。結果，原子133的層和原子131的層形成氮化鋁化合物。前驅物210的例子可包含氨(NH₃)、肼(N₂H₄)、其他適合的含氮材料及上述組合。在一些實施例，前驅物210藉由承載氣體輸入或流入反應腔室。承載氣體可為惰性氣體或其他適合的氣體。

在一些實施例，在如第2B圖所示的沉積製程中，移除原子132。原子133取代原子132。例如，如上所述，原子131可為Al-(CH₃)*中的Al原子，且原子132可為Al-(CH₃)*中的C原子。含氮前驅物210的分子與Al-(CH₃)*反應，以形成氮化鋁化合物。因此，Al-(CH₃)*中的甲基基團被移除。

在一些實施例，在如第2B圖所示的沉積製程中，操作溫度介於約300℃至約400℃的範圍間。在一些實施例，在如第2B圖所示的沉積製程中，操作壓力介於約2Torr至約6Torr的範圍間。在一些實施例，在如第2B圖所示的沉積製程中，操作時間介於約2秒至約6秒的範圍間。然而，本發明實施例並非限定於此範圍。

在前驅物210停止流動後，清洗反應腔室。清洗氣體流入反應腔室，以移除多餘且未反應的前驅物210及副產物。清洗氣體可為惰性氣體，例如N₂或其他適合的氣體。

根據一些實施例，在如第2B圖所示的沉積製程中，在清洗氣體流動後，一些原子132留在原子131的層上。例如，前驅物210與來自前驅物200的Al-(CH₃)*之間的反應可未完全反應。結果，介電層110及導電部件120上留下C原子132。原子132可與原子133混合。

然後，如第2C圖所示，重複一或多次的沉積循環，其包含如第2A-2B圖所述的操作序列，以形成具有所需厚度的蝕刻停止層130。例如，在如第2B圖所示的結構上執行如第2A圖所示的操作。如第2B圖所示的結構曝露於前驅物200下，且與前驅物200反應。結果，另一個原子131的層沉積於原子133的層上方。接下來，執行如第2B圖所示的操作，以沉積另一個原子133的層。為了簡潔，第2C圖繪示的沉積循環(包含如第2A-2B圖所示的操作)為重複一次。然而，本發明實施例並不限定於此。在其他實施例，沉積循環重複二次或者更多次。

如第2C圖所示，多個沉積循環後，原子131的多個層和原子133的多個層交互沉積在介電層110及導電部件120上。結果，原子131的層及原子133的層一起形成蝕刻停止層130。在一些實施例，蝕刻停止層130的厚度介於約10Å至約50Å的範圍間。

如上所述，在每一道沉積循環後，可留下來自前驅物200的一些原子132。結果，根據一些實施例，如第2C圖所示，蝕刻停止層130包含來自前驅物200的原子131及原子132，並包含來自前驅物210的原子133。在一些實施例，留下的原子132藉由光譜偵測。光譜可為X射線光電子(X-ray photoelectron，XPS)光譜、二次離子質譜(secondary ion mass，SIMS)或其他適合的光譜種類。

在一些實施例，蝕刻停止層130具有原子132相對於原子131、原子132和原子133(原子132/原子131+原子132+原子133)的原子百分比(at.%)，其大於約1%。例如，蝕刻停止層130可具有約1.3at.%或大於約1.3at.%的原子132的濃度。在一些實施例，蝕刻停止層130具有原子131相對於原子131和原子133(原子131/原子131+原子133)的原子百分比，其大於約56%。例如，蝕刻停止層130可具有介於約57at.%至約58at.%的範圍間的原子131的濃度，或大於約58at.%的原子131的濃度。在一些實施例，蝕刻停止層130中，與原子133相對於原子131和原子133(原子133/原子131+原子133)的原子百分比相比，可具有較高的原子131相對於原子131和原子133的原子百分比。在一些實施例，原子百分比或濃度藉由光譜測量，例如XPS或SIMS。

然後，根據一些實施例，如第2D圖所示，使反應物230對蝕刻停止層130進行處理。結果，藉由反應物230移除或清除蝕刻停止層130內剩下的原子132。在一些實施例，在與執行沉積循環的相同的反應腔室內，將反應物230導入如第2C圖所示的結構。

然而，本發明實施例並不限定於此。在一些實施例，將如第2C圖所示的結構移到額外的反應腔室，並且，在額外的反應腔室內，使反應物230對蝕刻停止層130進行處理。因此，減少了如第2D圖所示的形成蝕刻停止層130的操作時間，而增進製造效率且降低製造成本。

在一些實施例，蝕刻停止層130具有較低的原子132相對於原子131、原子132及133的原子百分比，其介於約0%至約1%的範圍間。例如，蝕刻停止層130可具有約0.5at.% 或約0.6at.%的原子132的濃度。經過如第2D圖所示的處理後，可以說蝕刻停止層130大體上不具有原子132(例如C原子)。在一些實施例，由於從蝕刻停止層130內清除了C原子，因此減少或消除了因蝕刻停止層130內的C原子所導致的漏電。

在一些實施例，由於移除了原子132，如第2D圖所示，多個空位(vacancy)240(或孔穴)形成於蝕刻停止層130內。根據一些實施例，為消除空位240，進一步使用反應物230或其他適合的反應物對蝕刻停止層130進行處理。可以或未連續地提供第2D圖所示的反應物230以執行如第2E圖所示的操作。反應物230提供給蝕刻停止層130額外的原子133。結果，如第2E圖所示，額外的原子133填入空位240。減少了空位240的數量。經過如第2E圖所示的處理後，蝕刻停止層130內的空位240可變少，或大體上沒有空位(或缺陷)。

在一些實施例，經處理的蝕刻停止層130具有較低的原子131相對於原子131及原子133的原子百分比，其不大於約56%。在一些實施例，原子131相對於原子131及原子133的原子百分比介於約49%至約56%的範圍間。如第2D-2E圖所示的處理的情況，可最佳化(fine-tuned)以控制蝕刻停止層130的組成，並符合所需的原子131相對於原子131及原子133的原子百分比。

在某些情況下，由於不可避免的變異，原子131相對於原子131及原子133的原子百分比可不等於50%。蝕刻停止層130內的原子131的數量可不剛好等於蝕刻停止層130內原子133的數量。在一些實施例，蝕刻停止層130內原子131的數量大於蝕刻停止層130內原子133的數量。在一些實施例，原子131相對於原子131及原子133的原子百分比介於約50.5%至約56.0%的範圍間，或介於約51%至約56%的範圍間。然而，本發明的實施例並不限於此。

可在本發明的實施例做各種變化及變形。在其他實施例，蝕刻停止層130內原子131的數量小於蝕刻停止層130內原子133的數量。在一些實施例，原子131相對於原子131及原子133的原子百分比小於約50%，且介於約46.0%至約49.5%的範圍間，或者介於約46%至約49%的範圍間。然而，本發明的實施例並不限定於此。在其他實施例，蝕刻停止層130內原子131的數量大體上等於蝕刻停止層130內原子133的數量。

在一些實施例，在經過如第2D-2E圖所示的處理之前，蝕刻停止層130具有小於約44%的原子133相對於原子131及原子133的原子百分比。在一些實施例，經處理的蝕刻停止層130具有較大的原子133相對於原子131及原子133的原子百分比，其介於約44%至約54%的範圍間。增加後的原子133相對於原子131及原子133的原子百分比可介於約44.0%至約49.5%的範圍間。或者，增加後的原子133相對於原子131及原子133的原子百分比可介於約50.5%至約54.0%的範圍間。

在一些實施例，反應物230是氣態反應物。在一些實施例，反應物230是含氮反應物或其他適合的反應物。反應物230的例子可包含NH₃、其他適合的含氮材料及上述組合。反應物230及前驅物210可以或不用具有相同材料。在一些實施例，如第2D-2E圖所示的處理中，操作溫度介於約350℃至約450 ℃的範圍間。在一些實施例，如第2D-2E圖所示的處理中，操作壓力介於約2Torr至約6Torr的範圍間。在一些實施例，如第2D-2E圖所示的處理中，操作時間介於約6秒至約20秒的範圍間。然而，本發明實施例並非限定於此範圍。

可在本發明的實施例做各種變化及變形。在其他實施例，反應物230是含電漿反應物。在一些實施例，反應物230是含氮電漿(例如由NH₃產生的電漿)或其他適合的電漿。含電漿反應物230與沒有電漿的前驅物210不同。

在一些實施例，使用含電漿反應物230處理的過程中(如第2D-2E圖所示)，操作溫度介於約350℃至約450℃的範圍間。在一些實施例，使用含電漿反應物230處理的過程中，操作壓力介於約2Torr至約6Torr的範圍間。在一些實施例，使用含電漿反應物230處理的操作時間介於約6秒至約15秒的範圍間。在一些實施例，用來形成含電漿反應物230的射頻(radio frequency，RF)功率介於約200W至約1000W的範圍間。然而，本發明實施例並非限定於此範圍。含電漿反應物230可在較高、較低或上述組合的RF下產生。例如，較高的RF大於約13.6百萬赫(MHz)，而較小的RF小於約13.6MHz。

在一些實施例，反應物230包含電漿。因此，讓額外的原子133更快地填入空位240，減少了如第2D-2E圖所示的處理的操作時間。含電漿反應物230增進如第2D-2E圖所示的處理的效率。

根據本發明的一些實施例，移除了留在蝕刻停止層130內的原子132而避免漏電。雖然移除原子132中，導致空位240形成於蝕刻停止層130內，然而更進一步使用反應物對蝕刻停止層進行處理，以提供額外的原子133填入空位240。結果，蝕刻停止層130內具有較低的空位240濃度，或大體上沒有空位(或缺陷)。

在一些實施例，經處理的蝕刻停止層130具有較低的原子131相對於原子131及原子133的原子百分比，其介於約46%至約56%的範圍間。蝕刻停止層130具有如此原子百分比，變得能在熱循環中，充分地阻隔來自導電部件120的金屬擴散(例如Cu擴散)至介電層150。因此，由於因蝕刻停止層130內的空位或缺陷而產生的擴散路徑並未形成，因此避免了導電部件120的金屬擴散至蝕刻停止層130，或經由蝕刻停止層130擴散至介電層150。可減少或消除由導電部件120的金屬擴散至蝕刻停止層130及/或經由蝕刻停止層130而擴散所引起的漏電甚至短路。在用來形成開口160的蝕刻製程(如第1C圖所示)的過程中，也避免因金屬擴散所引起的介電層150的蝕刻率下降。因此，明顯地提升裝置效能及半導體裝置結構的可靠度。

如上所述，在一些實施例，蝕刻停止層130具有較低的原子131相對於原子131及原子133的原子百分比，其介於約46%至約56%的範圍間。在某些情況下，原子131相對於原子131及原子133的原子百分比應不大於約56%。若原子131相對於原子131及原子133的原子百分比大於約56%，可能會有少量的空位240留在蝕刻停止層130內。這些空位240會在蝕刻停止層130內形成空洞和中空的路徑。導電部件120的金屬材料(例如Cu)可經由位於蝕刻停止層130內的路徑移動或擴散至介電層 150。結果，上述的金屬擴散會引發漏電甚至短路，並降低介電層150的蝕刻率。

此外，若原子131相對於原子131及原子133的原子百分比大於約56%，蝕刻停止層130會處於不穩定的狀態。更具體而言，較少的原子133會使得原子131及原子133之間的鍵結強度較弱。原子131變得會移動，且擴散至其他層。結果，會在蝕刻停止層130內形成更多的空洞及中空的路徑，使得導電部件120的金屬材料變得更容易擴散。然而，本發明實施例並不限定於此。在其他情況，原子131相對於原子131及原子133的原子百分比可大於約56%。

在某些情況下，原子131相對於原子131及原子133的原子百分比應不小於約46%。若原子131相對於原子131及原子133的原子百分比小於約46%，蝕刻停止層130的介電常數(K)會以不是所需要的方式而增加。結果，增加了RC延遲時間，也增加了功率消耗及操作時間。然而，本發明實施例並不限定於此。在其他情況，原子131相對於原子131及原子133的原子百分比可小於約46%。

在一些實施例，使用如第1A-1E及2A-2E圖所示的形成方法形成半導體裝置的內連線結構內的蝕刻停止層。然而，本發明的實施例並無限定於此。在其他實施例，上述形成方法可用來在半導體裝置內任意適合的結構內形成蝕刻停止層或氮化鋁層。

本發明的實施例可不只應用在具有平面FET的半導體裝置結構，亦可應用在具有FinFET的半導體裝置結構。在一些實施例，具有FinFET半導體裝置結構的材料及/或形成方法與上述的半導體裝置結構的材料及/或形成方相似。本發明的實施例並不限定於此，且可在任意適合的科技世代下，應用在製造流程。

本發明的實施例提供半導體裝置結構的形成方法。半導體裝置結構包含蝕刻停止層，其用來幫助形成內連線結構的導電部件。蝕刻停止層可包含氮化鋁。蝕刻停止層的形成包含依序沉積Al原子層和沉積N原子層於Al原子層上。在某些情況下，有額外的原子(例如C原子)留在蝕刻停止層內。為避免C原子所引發的漏電，對蝕刻停止層進行處理以移除C原子。雖然移除C原子會使得空位可形成於蝕刻停止層內，但對蝕刻停止層以足夠的時間進行更進一步的處理，可確保消除空位。處理過程中，添加更多的N原子至蝕刻停止層內，以填入空位，以控制蝕刻停止層具有較低的鋁原子相對於鋁原子及氮原子(Al/Al+N)的原子百分比。例如，鋁原子相對於鋁原子及氮原子的原子百分比不大於約56%，會使得在熱循環的過程中，蝕刻停止層能充分地防止內連線結構內的金屬擴散(例如Cu擴散)，並減少或消除因金屬擴散所引發的漏電或短路。因此，能提升半導體裝置結構的裝置效能及可信度。

在一些實施例，鋁相對於鋁及氮的原子百分比減少至介於約46%至約56%的範圍間。

在一些實施例，其中填入空位包含將蝕刻停止層曝露在含氮氣體或電漿下。

在一些實施例，其中蝕刻停止層包含碳(C)原子，且具有C相對於C、Al及N(C/C+Al+N)的原子百分比，且其中形成半導體裝置結構的方法更包含：移除C原子以形成空位，並在減少鋁相對於鋁及氮的原子百分比之前，減少C相對於C、Al及N的原子百分比。

在一些實施例，藉由將蝕刻停止層曝露在含氮氣體或電漿下，以減少C相對於C、Al及N的原子百分比。

在一些實施例，其中C原子與第二層混合，並且不與第一層混合，且空位形成於第二層內。

在一些實施例，利用原子層沉積(ALD)製程形成蝕刻停止層，原子層沉積製程包含多道沉積循環，且每一道沉積循環包含沉積第一層及沉積第二層，且其中在多道沉積循環後，執行填入空位。

在一些實施例，更包含在填入空位後和形成第二介電層前，形成保護層來覆蓋蝕刻停止層，其中第二導電部件穿透保護層。

根據一些實施例，提供半導體裝置結構的形成方法。上述方法包含形成導電部件於介電層內。上述方法也包含執行多道沉積循環，以形成氮化鋁層來覆蓋導電部件及介電層。每一道沉積循環包含導入含鋁前驅物於導電部件及介電層上，以沉積Al原子層，並導入含氮前驅物於Al原子層上，以沉積N原子層，氮化鋁層具有N相對於Al及N(Al/Al+N)的原子百分比。上述方法更包含在沉積循環後，導入含氮反應物於氮化鋁層上，以增加N相對於Al及N的原子百分比。

在一些實施例，其中含鋁前驅物提供C原子給氮化鋁層，且在導入含氮反應物的過程中，從氮化鋁層移除C原子。

在一些實施例，其中氮化鋁層包含N原子內的空位，且在導入含氮反應物的過程中，減少空位數量。

在一些實施例，其中含氮前驅物及含氮反應物包含NH3氣體。

在一些實施例，其中含氮前驅物包含氣體，且含氮反應物包含電漿反應物。

在一些實施例，其中在第一操作時間內執行導入含氮前驅物，在第二操作時間內執行導入含氮反應物，且其中第二操作時間比第一操作時間長。

在一些實施例，其中N相對於Al及N的原子百分比增加至介於約44%至約54%的範圍間。

在一些實施例，其中在導入含氮反應物後，氮化鋁層具有Al相對於Al及N的原子百分比，其中Al相對於Al及N的原子百分比大於或小於N相對於Al及N的原子百分比。

在一些實施例，更包含在增加N相對於Al及N的原子百分比後，形成第二介電層於氮化鋁層上；蝕刻部份的第二介電層，直到露出氮化鋁層以形成第二介電層內的開口；移除部份的氮化鋁層以露出第一導電部件；以及形成第二導電部件於開口內，使第二導電部件連接至第一導電部件。

根據一些實施例，提供半導體裝置結構。上述半導體裝置結構包含位於半導體基底上的內連線結構。內連線結構包含位於第一介電層內的第一金屬部件。內連線結構亦包含覆蓋第一介電層及第一金屬部件的氮化鋁層。氮化鋁層具有Al相對於Al及N的原子百分比。Al相對於Al及N的原子百分比介於約46%至約56%的範圍間。內連線結構更包含位於氮化鋁層上的第二介電層。此外，內連線結構包含位於第二介電層和氮化鋁層內的第二金屬部件，且第二金屬部件連接至第一金屬部件。

在一些實施例，其中氮化鋁層與第一金屬部件接觸，且具有介於約10Å至約50Å的範圍間的厚度。

在一些實施例，更包含位於氮化鋁層和第二介電層間的保護層，其中第二導電部件穿透保護層。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本揭示的概念。所屬技術領域中具有通常知識者能夠理解，其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解，不脫離本揭示之精神和範圍的等效構造可在不脫離本揭示之精神和範圍內作各種之更動、替代與潤飾。

Claims

一種半導體裝置結構的形成方法，包括：形成一第一介電層於一半導體基底上；形成一第一導電部件於該第一介電層內；沉積一第一層，其包括鋁(Al)原子，以覆蓋該第一介電層及該第一導電部件；沉積一第二層於該第一層上，該第二層包括氮(N)原子，使得該第一層及該第二層形成一蝕刻停止層，該蝕刻停止層包括氮化鋁，其中該蝕刻停止層包括一空位，並且具有鋁相對於鋁及氮的一原子百分比；用額外的N原子填入該蝕刻停止層的該空位，以減少鋁相對於鋁及氮的該原子百分比；形成一第二介電層於該蝕刻停止層上；以及形成一第二導電部件於該第二介電層及該蝕刻停止層內，使該第二導電部件連接至該第一導電部件。