[go: up one dir, main page]

TW201839820A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201839820A
TW201839820A TW106142357A TW106142357A TW201839820A TW 201839820 A TW201839820 A TW 201839820A TW 106142357 A TW106142357 A TW 106142357A TW 106142357 A TW106142357 A TW 106142357A TW 201839820 A TW201839820 A TW 201839820A
Authority
TW
Taiwan
Prior art keywords
layer
mask layer
gate
metal gate
fin
Prior art date
Application number
TW106142357A
Other languages
English (en)
Other versions
TWI786077B (zh
Inventor
黃明傑
章勳明
陳嘉仁
張銘慶
古淑瑗
黃泰鈞
王俊堯
李資良
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201839820A publication Critical patent/TW201839820A/zh
Application granted granted Critical
Publication of TWI786077B publication Critical patent/TWI786077B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10P14/414—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6217—Fin field-effect transistors [FinFET] having non-uniform gate electrodes, e.g. gate conductors having varying doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D64/0131—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P76/4085—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導體裝置的製造方法包含在第一鰭片上方形成金屬閘極結構，金屬閘極結構被第一介電材料環繞，以及在第一介電材料上方形成蓋層，金屬閘極結構與蓋層之間的蝕刻選擇性超過預定的臨界值。半導體裝置的製造方法也包含在第一鰭片和第一介電材料上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層之開口將金屬閘極結構的一部分和蓋層的一部分暴露出來。半導體裝置的製造方法還包含移除由圖案化的硬遮罩層之開口暴露出的金屬閘極結構的一部分。

Description

半導體裝置的製造方法
本發明實施例是關於半導體裝置製造技術，特別是有關於鰭式場效電晶體裝置及其製造方法。
半導體產業因為持續增進各種電子元件(例如電晶體、二極體、電阻器、電容器等)的積體(integration)密度，已經歷了快速成長。在大部分情況下，這種在積體密度上的增進來自於不斷地縮減最小部件(feature)的尺寸，這使得更多的元件可以被整合至指定的面積內。
在積體電路中越來越廣泛地使用鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)裝置。鰭式場效電晶體裝置具有三維的(three-dimensional)結構，其包含從基底突出的半導體鰭。閘極結構配置為控制鰭式場效電晶體裝置的導電通道內的電荷載體的流動，且閘極結構環繞半導體鰭。舉例來說，在三閘極(tri-gate)鰭式場效電晶體裝置中，閘極結構環繞半導體鰭的三個側邊，藉此在半導體鰭的三個側邊上形成導電通道。
根據本發明的一些實施例，提供半導體裝置的製造方法。此方法包含形成第一介電材料於虛設閘極結構周圍，用金屬閘極結構置換虛設閘極結構，在第一介電材料的 頂面上方形成遮罩層，其中遮罩層的蝕刻速率比金屬閘極結構的蝕刻速率慢，在金屬閘極結構和遮罩層上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層將金屬閘極結構的一部分和遮罩層的至少一部分暴露出來，移除由圖案化的硬遮罩層暴露出的金屬閘極結構的這部分，藉此在金屬閘極結構中形成開口，以及使用第二介電材料填充開口。
根據本發明的一些實施例，提供半導體裝置的製造方法。此方法包含在鰭片上方形成金屬閘極結構，其中金屬閘極結構被第一介電材料環繞，在第一介電材料上方形成蓋層，其中金屬閘極結構與蓋層之間的蝕刻選擇性超過預定的臨界值，在金屬閘極結構和蓋層上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層的開口暴露出金屬閘極結構的一部分和蓋層的一部分，以及移除由圖案化的硬遮罩層之開口暴露出的金屬閘極結構的這部分。
根據本發明的一些實施例，提供鰭式場效電晶體裝置的製造方法。此方法包含形成第一鰭片和第二鰭片，第一鰭片大抵上平行於第二鰭片，在第一鰭片和第二鰭片上方形成虛設閘極，虛設閘極具有閘極間隔物，形成層間介電層(ILD)於虛設閘極周圍，用金屬閘極置換虛設閘極，在層間介電層的上表面上方形成蓋層，蓋層的第一蝕刻速率比金屬閘極的第二蝕刻速率慢，在蓋層上方形成硬遮罩層，將硬遮罩層圖案化，以在第一鰭片和第二鰭片之間形成第一開口，第一開口將金屬閘極和蓋層暴露出來，以及移除由硬遮罩層的第一開口暴露出的金屬閘極的一部分。
30‧‧‧鰭式場效電晶體
32、50‧‧‧基底
34‧‧‧隔離區
36、64‧‧‧鰭片
38、66‧‧‧閘極介電質
40‧‧‧閘極電極
42、44‧‧‧源極/汲極區
52‧‧‧襯墊氧化物層
55‧‧‧切割區
56‧‧‧襯墊氮化物層
58‧‧‧圖案化的遮罩
60‧‧‧半導體條
61‧‧‧溝槽
62‧‧‧隔離區
64A、64B、64C、64D‧‧‧半導體鰭
65‧‧‧輕摻雜汲極區
68‧‧‧閘極
70‧‧‧遮罩
75‧‧‧閘極結構
80‧‧‧磊晶的源極/汲極區
81‧‧‧矽化物區
82、141‧‧‧凹陷
84‧‧‧第一遮罩層
85、89、89’、92‧‧‧遮罩層
86‧‧‧第二遮罩層
87‧‧‧閘極間隔物
88‧‧‧矽層
90‧‧‧第一層間介電質
90U‧‧‧上表面
94、104‧‧‧阻障層
95‧‧‧第二層間介電質
96‧‧‧閘極介電層
97、97A、97B、97C、97B_1、97B_2‧‧‧金屬閘極
98‧‧‧閘極電極
100‧‧‧鰭式場效電晶體裝置
102‧‧‧接觸件
109‧‧‧晶種層
110‧‧‧導電材料
122‧‧‧第一硬遮罩層
122U‧‧‧下表面
124‧‧‧第二硬遮罩層
132‧‧‧底部抗反射塗層
133‧‧‧三層的光阻
134‧‧‧中間層
136‧‧‧頂部光阻層
137、139‧‧‧圖案
142‧‧‧第一介電層
144‧‧‧第二介電層
1000‧‧‧方法
1010、1020、1030、1040、1050、1060‧‧‧步驟
D1、D2‧‧‧距離
D3、H3‧‧‧深度
D4、D5‧‧‧偏移
H1、H2‧‧‧高度
L1‧‧‧長度
T1、T2‧‧‧厚度
W1、W2、W3、W4、W5、W6、W7‧‧‧寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1圖是根據一些實施例之鰭式場效電晶體(FinFET)的透視示意圖。
第2-9、10A-18A、10B-18B圖是根據一些實施例繪示在製造鰭式場效電晶體裝置的各個階段之各種示意圖(例如剖面示意圖、平面示意圖)。
第19-24圖是根據一些實施例繪示在製造鰭式場效電晶體裝置的各個階段之剖面示意圖。
第25-29圖是根據一些實施例繪示在製造鰭式場效電晶體裝置的各個階段之剖面示意圖。
第30圖是根據一些實施例繪示製造半導體裝置的方法之流程圖。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。
再者，空間上相關的措辭，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，以方便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上相關的措辭意欲包含除圖式描繪之方向外，使用或操作中的裝置之不同方向。裝置可以其他方向定位(旋轉90度或其他定位方向)，且在此使用的空間相關描述可同樣依此解讀。
本發明實施例在形成半導體裝置的背景下進行討論，並且具體來說，在裝置的製造期間減少鰭式場效電晶體裝置的層間介電(inter-layer dielectric，ILD)層的損耗。
第1圖繪示鰭式場效電晶體30的範例之透視示意圖。鰭式場效電晶體30包含具有鰭片36的基底32。基底32具有隔離區34形成於其上，且鰭片36從相鄰的隔離區34之間突出於隔離區34上方。閘極介電質38沿著鰭片36的側壁且在鰭片36的頂面上方，並且閘極電極40(也稱為閘極)在閘極介電質38上方。源極/汲極區42和44位於鰭片36內且在閘極介電質38和閘極電極40的兩側。第1圖更繪示在後續的圖式中使用的參考剖面。剖面B-B沿著鰭式場效電晶體30的閘極電極40的縱軸延伸。剖面A-A垂直於剖面B-B且沿著鰭36的縱軸，並且舉例來說，在源極/汲極區42和44之間的電流方向上。剖面C-C平行於剖面A-A且在鰭片36之外。剖面A-A、B-B和C-C也在第9圖的平面示意圖中繪示。為了清楚地說明，後續的圖式參照這些參考剖面。
第2-18B圖是根據一些實施例繪示在製造鰭式場 效電晶體裝置100之各個階段的示意圖(例如剖面示意圖、平面示意圖)。鰭式場效電晶體裝置100類似於第1圖中的鰭式場效電晶體裝置30，只除了多個鰭片和多個閘極結構。第2-5圖繪示沿著剖面B-B的鰭式場效電晶體裝置100的剖面示意圖，以及第6-8圖繪示沿著剖面A-A的鰭式場效電晶體裝置100的剖面示意圖。第9圖為鰭式場效電晶體裝置100的平面示意圖。第10A-18B圖繪示在製造的各個階段，沿著不同剖面之鰭式場效電晶體裝置的剖面示意圖，其中具有相同的參考數字(例如10A和10B)的圖式繪示在製造的相同階段之鰭式場效電晶體裝置100的剖面示意圖。詳細而言，第10A、11A、12A、13A、14A、15A和16A圖繪示沿著剖面C-C之鰭式場效電晶體裝置100的剖面示意圖，第17A和18A圖繪示沿著剖面A-A之鰭式場效電晶體裝置100的剖面示意圖，以及第10B、11B、12B、13B、14B、15B、16B、17B和18B圖繪示沿著剖面B-B之鰭式場效電晶體裝置100的剖面示意圖。
第2圖繪示基底50的剖面示意圖。基底50可以是半導體基底，例如整體的(bulk)半導體基底、絕緣體上的半導體(semiconductor-on-insulator，SOI)基底或類似的材料基底，可以將半導體基底摻雜(例如使用p型或n型摻雜物)或不摻雜。基底50可以是晶圓，例如矽晶圓。一般來說，絕緣體上的半導體基底包含在絕緣層上形成的一層半導體材料。絕緣層可以是，舉例來說，埋藏氧化(buried oxide，BOX)層、氧化矽層或類似的絕緣層，在通常是矽或玻璃基底之基底上提供絕緣層。也可以使用其他基底，例如多層的(multi-layered) 或梯度變化的(gradient)基底。在一些實施例中，基底50的半導體材料可以包含矽；鍺；化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或前述之組合。
參照第3圖，使用例如微影(photolithography)和蝕刻技術將第2圖繪示的基底50圖案化。舉例來說，在基底50上方形成遮罩層，例如襯墊(pad)氧化物層52和上方的襯墊氮化物層56。襯墊氧化物層52可以是包含氧化矽的薄膜，其使用例如熱氧化(thermal oxidation)製程形成。襯墊氧化物層52可以作為基底50和上方的襯墊氮化物層56之間的黏著層，並且可以作為用於蝕刻襯墊氮化物層56的蝕刻停止層。在一些實施例中，作為範例，襯墊氮化物層56由氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合形成，並且可以使用低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)形成。
可以使用微影技術將遮罩層圖案化。一般來說，微影技術利用光阻(photoresist)材料(未繪示)，其經過沉積、照射(曝光)以及顯影(developed)，以移除光阻材料的一部分。剩餘的光阻材料保護底下的材料，例如在這個範例中的遮罩層，避免受到後續製程步驟的影響，例如蝕刻。如第3圖中所示，在這個範例中，使用光阻材料將襯墊氧化物層52及襯墊氮化物層56圖案化，以形成圖案化的遮罩58。
接著使用圖案化的遮罩58將基底50的露出部分圖案化，以形成溝槽61，藉此在如第3圖中所示之相鄰的溝槽61之間定義出半導體條60。在一些實施例中，藉由使用例如反應性離子蝕刻(reactive ion etch，RIE)、中子束蝕刻(neutral beam etch，NBE)、類似的製程或前述之組合，在基底50中蝕刻出溝槽形成半導體條60。蝕刻可以是異向性的(anisotropic)。在一些實施例中，溝槽61可以是彼此平行的條狀物(從頂部看)，並且彼此緊密地間隔。在一些實施例中，溝槽61可以是連續的並且環繞半導體條60。在形成半導體條60之後，可以藉由蝕刻或任何合適的方法移除圖案化的遮罩58。
第4A圖繪示在相鄰的半導體條60之間形成絕緣材料，以形成隔離區62。絕緣材料可以是例如氧化矽之氧化物、氮化物、類似的材料或前述之組合，並且可以藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDP-CVD)、可流動的化學氣相沉積(flowable CVD，FCVD)(例如，在遠距電漿系統(remote plasma system)中沉積以化學氣相沉積為主的材料，並在沉積之後進行固化(curing)，以使沉積材料轉換成另一種材料，例如氧化物)、類似的沉積製程或前述之組合形成絕緣材料。也可以使用其他絕緣材料及/或其他的形成製程。在繪示的實施例中，絕緣材料是藉由可流動的化學氣相沉積製程形成的氧化矽。一旦形成絕緣材料，可以執行退火製程。平坦化製程，例如化學機械研磨(chemical mechanical polishing，CMP)，可以移除任何 過量的絕緣材料(以及如果存在的圖案化的遮罩58)，並且形成共平面(coplanar)之隔離區62的頂面和半導體條60的頂面(未繪示)。
在一些實施例中，隔離區62包含在隔離區62和基底50/半導體條60之間的界面上的襯層(liner)，例如襯層氧化物(未繪示)。在一些實施例中，形成襯層氧化物，以減少在基底50和隔離區62之間的界面上的晶體缺陷。類似地，襯層氧化物也可以用於減少在半導體條60和隔離區62之間的界面上的晶體缺陷。襯層氧化物(例如氧化矽)可以是經由將基底50的表層熱氧化而形成的熱氧化物，但也可以使用其他合適的方法以形成襯層氧化物。
接著，將隔離區62凹陷，以形成淺溝槽隔離(shallow trench isolation，STI)區。將隔離區62凹陷，使得半導體條60的上部從相鄰的隔離區62之間突出，並且形成半導體鰭(也稱為鰭片)64。此外，隔離區62的頂面可以具有平坦表面(如圖所示)、外凸表面、內凹表面(例如碟狀)或前述之組合。可以藉由適當的蝕刻讓隔離區62的頂面形成為平的、凸的及/或凹的。可以使用合適的蝕刻製程將隔離區62凹陷，例如對隔離區62的材料具有選擇性的製程。舉例來說，可以使用利用CERTAS®蝕刻之化學氧化物移除(chemical oxide removal)、應用材料公司(Applied Materials)的SICONI設備、或稀釋的氫氟酸(dilute hydrofluoric acid，dHF)。
第2至4圖繪示形成鰭片64的實施例，但可以在各種不同的製程中形成鰭片64。在一個範例中，可以在基底50 的頂面上方形成介電層；可以蝕刻出溝槽穿過介電層；可以在溝槽內磊晶成長同質磊晶(homoepitaxial)結構；以及可以將介電層凹陷，使得同質磊晶結構從介電層突出以形成鰭片。在另一個範例中，可將異質磊晶(heteroepitaxial)結構用於鰭片。舉例來說，可以將半導體條60凹陷，並且可以在凹陷的位置內磊晶成長與半導體條60不同的材料。
在又另一個範例中，可以在基底50的頂面上方形成介電層；可以蝕刻出溝槽穿過介電層；可以使用與基底50不同的材料，在溝槽內磊晶成長異質磊晶結構；以及可以將介電層凹陷，使得異質磊晶結構從介電層突出以形成鰭片64。
在磊晶成長同質磊晶或異質磊晶結構的一些實施例中，在成長期間可以對成長的材料進行原位(in situ)摻雜，其可以免除之前和之後的植入，但原位和植入摻雜可以一起使用。另外，在N型金屬氧化物半導體(N-type Metal Oxide Semiconductor，NMOS)區內磊晶成長與P型金屬氧化物半導體(P-type Metal Oxide Semiconductor，PMOS)區內的材料不同的材料可能是有優勢的。在各種實施例中，鰭片64可以包含矽鍺(SixGe1-x，其中x可以介於約0和1之間)、碳化矽、純或大抵上純的鍺、第III-V族化合物半導體、第II-VI族化合物半導體或類似的材料。舉例來說，用於形成第III-V族化合物半導體的可用材料包含，但不限於，InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和類似的材料。
第5圖繪示在半導體鰭(又稱為鰭片)64上方形成虛設(dummy)閘極結構(又稱為閘極結構)75。在一些實施例中，虛設閘極結構75包含閘極介電質66和閘極68。虛設閘極結構75還可以包含遮罩70。可以藉由將遮罩層、閘極層和閘極介電層圖案化來形成虛設閘極結構75，其中遮罩層、閘極層和閘極介電層分別包含與遮罩70、閘極68和閘極介電質66相同的材料。為了形成虛設閘極結構75，在半導體鰭(又可稱為鰭片)64和隔離區62上形成閘極介電層。舉例來說，閘極介電層可以是氧化矽、氮化矽、前述之組合或類似的材料，並且可以根據合適的技術沉積或熱成長閘極介電層。在一些實施例中，閘極介電層可以是高介電常數(high-k)的介電材料，並且在這些實施例中，閘極介電層可以具有大於約7.0的介電常數值(k value)，並且可以包含鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)的金屬氧化物或矽酸鹽(silicate)、前述之多層結構和前述之組合。閘極介電層的形成方法可以包含分子束沉積(molecular-beam deposition，MBD)、原子層沉積(atomic layer deposition，ALD)、電漿增強化學氣相沉積(PECVD)和類似的方法。
在閘極介電層上方形成閘極層，並且在閘極層上方形成遮罩層。可以在閘極介電層上方沉積閘極層然後進行平坦化，例如藉由化學機械研磨進行平坦化。可以在閘極層上方沉積遮罩層。閘極層可以由例如多晶矽(polysilicon)製成，但也可以使用其他材料。在一些實施例中，閘極層可以包含含有金屬的材料，例如TiN、TaN、TaC、Co、Ru、Al、 前述之組合或前述之多層結構。遮罩層可以由例如氮化矽或類似的材料製成。
在形成閘極介電層、閘極層和遮罩層之後，可以使用合適的微影和蝕刻技術形成遮罩70。然後可以藉由合適的蝕刻技術將遮罩70的圖案轉移到閘極層和閘極介電層，以分別形成閘極68和閘極介電質66。閘極68和閘極介電質66覆蓋半導體鰭64的各自的通道區。閘極68也可以具有大抵上垂直於各自的半導體鰭64的縱長方向。雖然第5圖的剖面示意圖繪示一個閘極結構75，但可以在半導體鰭64上方形成超過一個閘極結構75。舉例來說，第9圖的平面示意圖繪示三個金屬閘極97在半導體鰭64上方。
第6-8圖繪示沿著剖面A-A(沿著鰭的縱軸方向)的鰭式場效電晶體裝置100的進一步製程的剖面示意圖。如第6圖所示，在鰭片64中形成輕摻雜汲極(lightly doped drain，LDD)區65。可以藉由植入製程形成輕摻雜汲極區65。植入製程可以在鰭片64中植入N型或P型雜質，以形成輕摻雜汲極區65。在一些實施例中，輕摻雜汲極區65鄰接鰭式場效電晶體裝置100的通道區。輕摻雜汲極區65的一部分可以延伸至閘極68下方，並且進入鰭式場效電晶體裝置100的通道區中。輕摻雜汲極區65不限於第6圖繪示的範例。輕摻雜汲極區65也可能是其他配置、形狀和形成方法，並且這些完全被包含在本發明實施例的範圍內。舉例來說，可以在形成閘極間隔物87之後形成輕摻雜汲極區65。
繼續參照第6圖，在形成輕摻雜汲極區65之後， 在閘極結構上形成閘極間隔物87。在第6圖的範例中，在閘極68的兩側的側壁上和在閘極介電質66的兩側的側壁上形成閘極間隔物87。閘極間隔物87可以由例如氮化矽的氮化物、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合製成，且可以使用例如熱氧化、化學氣相沉積或其他合適的沉積製程形成。閘極間隔物87也可以延伸到半導體鰭64的上表面和隔離區62的上表面上方。
第6圖所繪示的閘極間隔物87的形狀和形成方法只是範例而未限定，並且可能是其他的形狀和形成方法。舉例來說，閘極間隔物87可以包含第一閘極間隔物(未繪示)和第二閘極間隔物(未繪示)。可以在閘極結構75的兩側的側壁上形成第一閘極間隔物。可以在第一閘極間隔物上形成第二閘極間隔物，使得第一閘極間隔物設置在各自的閘極結構和各自的第二閘極間隔物之間。第一閘極間隔物可以在剖面示意圖中具有L形狀。作為另一個範例，可以在形成磊晶的源極/汲極區80(請見第7圖)之後形成閘極間隔物87。在一些實施例中，在第7圖繪示的磊晶的源極/汲極區80的磊晶製程之前，在第一閘極間隔物(未繪示)上形成虛設閘極間隔物，並且在形成磊晶的源極/汲極區80之後，將虛設閘極間隔物移除並替換成第二閘極間隔物。所有這樣的實施例完全被包含在本發明實施例的範圍內。
接著，如第7圖所示，形成磊晶的源極/汲極區80。形成磊晶的源極/汲極區80係藉由蝕刻鰭片64以形成凹陷，以及在凹陷中磊晶成長材料，磊晶成長使用合適的方 法，例如金屬有機化學氣相沉積(metal-organic CVD，MOCVD)、分子束磊晶(molecular beam epitaxy，MBE)、液相磊晶(liquid phase epitaxy，LPE)、氣相磊晶(vapor phase epitaxy，VPE)、選擇性磊晶成長(selective epitaxial growth，SEG)、類似的製程或前述之組合。
如第7圖所示，磊晶的源極/汲極區80可以具有從鰭片64的各自的表面升起的表面(例如上升超過鰭片64的未凹陷部分)，並且可以具有晶面(facet)。相鄰的鰭片64之磊晶的源極/汲極區80可以合併，以形成連續的磊晶的源極/汲極區80。在一些實施例中，相鄰的鰭片64之磊晶的源極/汲極區80不合併在一起，並且磊晶的源極/汲極區80保持分開。在所產生的鰭式場效電晶體是n型鰭式場效電晶體的一些示範實施例中，磊晶的源極/汲極區80包含碳化矽(SiC)、磷化矽(SiP)、摻雜磷的碳化矽(SiCP)或類似的材料。在所產生的鰭式場效電晶體是p型鰭式場效電晶體的另一些示範實施例中，磊晶的源極/汲極區80包含矽鍺(SiGe)，以及p型雜質例如硼或銦。
可以植入摻雜物至磊晶的源極/汲極區80，以形成磊晶的源極/汲極區80，然後退火。植入製程可以包含形成例如光阻的遮罩並將其圖案化，以覆蓋鰭式場效電晶體之欲保護避免植入製程的區域。磊晶的源極/汲極區80的雜質(例如摻雜物)濃度可以在從約1E19cm-3至約1E21cm-3的範圍內。在一些實施例中，磊晶的源極/汲極區80可以在成長期間進行原位摻雜。
接著，如第8圖所示，在第7圖繪示的結構上方形 成第一層間介電質(interlayer dielectric，ILD)90，並且執行閘極後製(gate-late)製程(有時稱為取代閘極製程)。在閘極後製製程中，將閘極68和閘極介電質66(請見第7圖)視為虛設結構，將閘極68和閘極介電質66移除，並且使用主動閘極(active gate)和主動閘極介電質置換之，主動閘極和主動閘極介電質統稱為取代(replacement)閘極。
在一些實施例中，第一層間介電質90由介電材料製成，例如氧化矽(SiO)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass，USG)或類似的材料，並且可以經由任何合適的方法沉積，例如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或可流動的化學氣相沉積(FCVD)。可以執行平坦化製程，例如化學機械研磨(CMP)，以移除遮罩70，並將第一層間介電質90的頂面平坦化，使得在化學機械研磨之後，第一層間介電質90的頂面和閘極68(請見第7圖)的頂面齊平。因此，在一些實施例中，化學機械研磨之後暴露出閘極68的頂面。
根據一些實施例，在蝕刻步驟中移除閘極68和在閘極68正下方的閘極介電質66，使得凹陷(未繪示)形成。每一個凹陷將各自的鰭片64的通道區暴露出來。每一個通道區可以設置在相鄰的一對磊晶的源極/汲極區80之間。在移除虛設閘極期間，當蝕刻虛設閘極(又稱為閘極)68時，可以使用虛設閘極介電層(又稱為閘極介電質)66作為蝕刻停止層。在移除虛 設閘極68之後，可以接著移除虛設閘極介電層66。
接著，在第8圖中，藉由在每一個凹陷中按順序地形成閘極介電層96、阻障(barrier)層94和閘極電極98，在凹陷中形成金屬閘極97。如第8圖所示，在凹陷中順形地(conformally)沉積閘極介電層96。在閘極介電層96上方順形地形成阻障層94，且閘極電極98填充凹陷。雖然並未繪示，可以形成功函數(work function)層，例如在閘極介電層96和阻障層94之間。
根據一些實施例，閘極介電層96包含氧化矽、氮化矽或前述之多層結構。在其他的實施例中，閘極介電層96包含高介電常數介電材料，並且在這些實施例中，閘極介電層96可以具有大於約7.0的介電常數值(k value)，並且可以包含鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)的金屬氧化物或矽酸鹽(silicate)以及前述之組合。閘極介電層96的形成方法可以包含分子束沉積(MBD)、原子層沉積(ALD)、電漿增強化學氣相沉積(PECVD)和類似的方法。
可以在閘極介電層96上方順形地形成功函數層。功函數層包含任何適合用於功函數層的材料。在金屬閘極97中可以包含的示範p型功函數金屬包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、其他合適的p型功函數材料或前述之組合。在金屬閘極97中可以包含的示範n型功函數金屬包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或前述之組合。 功函數值與功函數層的材料組成有關，因此，選擇第一功函數層的材料以調整其功函數值，使得在各自的區中形成的裝置達到目標臨界電壓(threshold voltage)Vt。可以藉由化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(ALD)及/或其他合適的製程沉積功函數層。
接著，在閘極介電層96上方順形地形成阻障層94，並且如果存在功函數層，阻障層94在功函數層上方。阻障層94可以包含例如氮化鈦的導電材料，但也可以替換使用其他材料，例如氮化鉭、鈦、鉭或類似的材料。可以使用化學氣相沉積(CVD)製程形成阻障層94，例如電漿增強化學氣相沉積(PECVD)。然而，也可以替換使用其他替代製程，例如濺鍍(sputtering)或金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)。
接著，在阻障層94上方形成閘極電極98。閘極電極98可以由含有金屬的材料製成，例如銅、鋁、鎢、類似的材料、前述之組合或前述之多層結構，並且可以藉由例如電鍍、無電電鍍(electroless plating)、物理氣相沉積(PVD)、化學氣相沉積(CVD)或其他合適的方法形成。可以執行平坦化製程，例如化學機械研磨，以移除閘極介電層96、功函數層、阻障層94和閘極電極98的材料之過量部分，此過量部分位於第一層間介電質90的頂面上方。閘極電極98、阻障層94、功函數層(未繪示)和閘極介電層96的材料之產生的留下部分形成所產生的鰭式場效電晶體裝置100的金屬閘極97。在第8圖的 範例中繪示三個金屬閘極97。然而，如本發明所屬技術領域中具有通常知識者可理解的，可以使用多於或少於三個金屬閘極97來形成鰭式場效電晶體裝置100。
現在參照第9圖，繪示在第8圖的製程步驟之後的鰭式場效電晶體裝置100之平面示意圖。為了簡化，並未繪示鰭式場效電晶體裝置100的所有部件。舉例來說，第9圖未繪示閘極間隔物87、隔離區62和磊晶的源極/汲極區80。
如第9圖所示，金屬閘極97(例如97A/97B/97C)跨過半導體鰭64(例如64A/64B/64C/64D)。在後續的製程中，執行金屬閘極切割製程，以將金屬閘極97B切割成兩個分開的金屬閘極97B_1和97B_2(請見例如第17B圖)。在繪示的實施例中，移除在切割區55中的金屬閘極97B的一部分，藉此將金屬閘極97B隔成兩個分開的金屬閘極。詳細而言，在半導體鰭64A和64B上方的金屬閘極97B的一部分形成第一金屬閘極，以及在半導體鰭64C和64D上方的金屬閘極97B的一部分形成第二金屬閘極。可以獨立控制第一金屬閘極和第二金屬閘極，例如藉由對第一金屬閘極和第二金屬閘極施加不同的控制電壓。
第9圖繪示切割區55之非限制的範例。可以改變切割區55的數量、切割區55的尺寸以及切割區55的位置，以達到不同的切割圖案，並且形成具有不同尺寸和圖案的金屬閘極。舉例來說，可以沿著剖面C-C放大切割區55，以在一個步驟中切割金屬閘極97A及/或金屬閘極97C。作為另一個範例，可以沿著剖面B-B使用第二切割區，例如介於半導體鰭 64A和64B之間，以將金屬閘極97B切割成可以彼此獨立控制之三個分開的金屬閘極。切割區55的這些改變和其他改變完全被包含在本發明實施例的範圍內。以下討論使用如第9圖所示的一個切割區55的範例，應理解的是，可以在鰭式場效電晶體裝置100的製造中使用任何數量的切割區55。
根據一些實施例，在第10A-18B圖中繪示金屬閘極切割製程的細節。第10A圖繪示在第8圖所示的製程之後的沿著剖面C-C之鰭式場效電晶體裝置100的剖面示意圖。如第10A圖所示，金屬閘極97設置在隔離區62和基底50上方。閘極間隔物87在每一個金屬閘極97的兩側的側壁上。第一層間介電質90環繞金屬閘極97和閘極間隔物87。因為剖面C-C在半導體鰭64之外，在第10A圖的剖面示意圖中看不到例如半導體鰭64、磊晶的源極/汲極區80和輕摻雜汲極區65的這些部件。第10B圖繪示沿著剖面B-B之鰭式場效電晶體裝置100的相應剖面示意圖。
接著，在第11A圖中，移除第一層間介電質90的頂部，以形成凹陷82。在一些實施例中，可以在第一層間介電質90、閘極間隔物87和金屬閘極97上方形成合適的遮罩層(未繪示)，例如氮化矽層或光阻，並且將遮罩層圖案化以形成開口暴露出第一層間介電質90。接著，可以執行合適的蝕刻製程，例如乾式蝕刻製程或濕式蝕刻製程，以移除第一層間介電質90的頂部形成凹陷82。在形成凹陷82後，可以使用例如化學機械研磨製程移除遮罩層。在其他的實施例中，形成凹陷82不使用遮罩層，而是使用對第一層間介電質90有高蝕 刻選擇性(例如對第一層間介電質90有高蝕刻速率)的蝕刻劑執行蝕刻製程來形成凹陷82，且大抵上不會損壞閘極間隔物87和金屬閘極97。因為凹陷82在第一層間介電質90中形成，在第11B圖的剖面示意圖中看不到凹陷82。
在一些實施例中，凹陷82的寬度W1在從約10奈米(nanometer，nm)至約60nm的範圍內，例如約30nm。在金屬閘極97的上表面和凹陷82的最低表面之間量測凹陷82的深度D1，深度D1在從約10nm至約60nm的範圍內，例如約30nm。在繪示的範例中，在第一層間介電質90中形成凹陷82之後，第一層間介電質90的上表面90U包含一或多個內凹的形狀。舉例來說，上表面90U與閘極間隔物87接觸的邊緣高於上表面90U在兩個相鄰的金屬閘極97之間的中間點(例如離基底50更遠)。在一些實施例中，在上表面90U的邊緣與上表面90U的中間點之間的距離D2係在從約10nm至約60nm之間的範圍內，例如約30nm。
接著，在第12A和12B圖中，形成遮罩層85(也可以被視為第一層間介電質90的蓋層)以填充凹陷82。在繪示的實施例中，遮罩層85具有雙層的結構，並且包含與凹陷82順形的第一遮罩層84，以及在第一遮罩層84上方的第二遮罩層86。可以藉由在第11A圖所示的結構上方順形地沉積第一遮罩層84，然後在第一遮罩層84上方沉積第二遮罩層86填充凹陷82，以形成遮罩層85。接著執行平坦化製程，例如化學機械研磨，以移除第一遮罩層84的多餘部分和第二遮罩層86的多餘部分，此多餘部分係設置於金屬閘極97的上表面上方和在 閘極間隔物87的上表面上方。在平坦化製程之後，暴露出金屬閘極97的上表面。在一些實施例中，第一遮罩層84的厚度範圍從約10nm至約60nm，例如30nm。在第二遮罩層86的上表面和第一遮罩層84的最低(例如最接近基底50)表面之間量測遮罩層85的高度H1，其在從約10nm至約100nm之間的範圍內，例如約50nm，但也可以是其他的尺寸。
在一些實施例中，第一遮罩層84可以包含與第二遮罩層86不同的材料。在其他實施例中，第一遮罩層84和第二遮罩層86大抵上包含相同的材料，但藉由不同的沉積方法形成。舉例來說，第一遮罩層84可以是藉由原子層沉積(ALD)形成的氮化矽(SiN)層，並且第二遮罩層86可以是藉由電漿增強化學氣相沉積(PECVD)形成的氮化矽層。
藉由不同沉積方法形成之相同材料(例如氮化矽)的密度可能不同，因此藉由不同沉積方法所形成的相同材料的物理性質(例如蝕刻速率)也可能不同。舉例來說，相較於藉由電漿增強化學氣相沉積製程形成的氮化矽層，藉由原子層製程形成的氮化矽層可以更緻密且更能抵抗後續的蝕刻製程(例如具有較慢的蝕刻速率)。另一方面，電漿增強化學氣相沉積製程的沉積速率可能比原子層沉積製程的沉積速率高。因此，藉由使用第二遮罩層86(例如藉由電漿增強化學氣相沉積製程形成的氮化矽)，使用雙層的結構的遮罩層85可以縮短填充凹陷82需要的總時間，同時仍具有較高品質(例如較緻密、較慢的蝕刻速率)的第一遮罩層84(例如藉由原子層沉積形成的氮化矽)之益處。
在其他的實施例中，遮罩層85沒有上述的雙層的結構。取而代之的是，遮罩層85使用單層的結構(未繪示)，其藉由合適的沉積製程形成單一材料，以從底部到頂部填充凹陷82。在使用單層結構的實施例中，遮罩層85包含接觸第一層間介電質90的材料，並且此材料從第一層間介電質90連續地延伸到金屬閘極97的上表面。在形成遮罩層85之後，遮罩層85可能會覆蓋金屬閘極97的上表面，在這個情況下，可以執行平坦化製程，例如化學機械研磨，以將遮罩層85的頂面平坦化，並且將金屬閘極97的上表面暴露出來。在一些實施例中，在遮罩層85的上表面和遮罩層85的最低表面之間量測遮罩層85的高度H1，其在從約20nm至約40nm之間的範圍內，但也可以是其他尺寸。
遮罩層85可以包含任何合適的材料，其蝕刻速率小於金屬閘極97的蝕刻速率。在一些實施例中，金屬閘極97與遮罩層85之間的蝕刻選擇性(例如蝕刻速率的比值)超過預定的臨界值，可以藉由例如遮罩層85的高度H1和金屬閘極97的高度H2的因子決定此預定的臨界值。舉例來說，金屬閘極97與遮罩層85之間的蝕刻選擇性，或是金屬閘極97的蝕刻速率對遮罩層85的蝕刻速率的比值，可以等於或大於高度H2對高度H1的比值。在一些實施例中，金屬閘極97的高度H2是在從約60nm至約200nm之間的範圍內，例如約150nm。在一些實施例中，預定的臨界值約為2。在其他的實施例中，預定的臨界值約為10，或甚至約為100。應注意的是，因為遮罩層85可以具有多於一層(例如第一遮罩層84/第二遮罩層86)的材料，以 及金屬閘極97可以具有多於一層(例如阻障層94/閘極介電層96/閘極電極98)的材料，在此討論的蝕刻速率可以視為對應的結構(例如金屬閘極97或遮罩層85)之整體蝕刻速率(例如平均蝕刻速率)。
根據一實施例，遮罩層85包含合適的介電材料，例如氮化矽或碳(例如碳化合物)。舉例來說，遮罩層85可以是可灰化的硬遮罩(ashable hard mask，AHM)，其包含在約350℃的溫度下形成的碳。作為範例，可灰化的硬遮罩可包含CxHy。金屬閘極97與可灰化的硬遮罩的碳之間的蝕刻選擇性可以是約2.2。
作為另一範例，遮罩層85可以包含藉由原子層沉積或電漿化學氣相沉積形成的氮化矽。金屬閘極97與藉由電漿化學氣相沉積形成的氮化矽之間的蝕刻選擇性可以是約2.4。因為相較於藉由電漿化學氣相沉積形成的氮化矽，藉由原子層沉積形成的氮化矽的密度可以較高，金屬閘極97與藉由原子層沉積形成的氮化矽之間的蝕刻選擇性可以是約2.6。
在一些實施例中，遮罩層85包含合適的金屬，例如鈷(Co)，其可以藉由物理氣相沉積、化學氣相沉積、原子層沉積或類似的製程形成。金屬閘極97與鈷之間的蝕刻選擇性可以介於4和5之間。
在一些實施例中，遮罩層85包含合適的金屬氧化物，例如氧化鑭(LaO)或氧化釔(Y2O3)，其可以藉由物理氣相沉積、化學氣相沉積、原子層沉積或類似的製程形成。舉例來說，可以使用低溫(例如約300℃)的原子層沉積製程，以形 成包含金屬氧化物的遮罩層85。金屬閘極97與氧化鑭(LaO)之間的蝕刻選擇性可以是約13.2。金屬閘極97與氧化釔(Y2O3)之間的蝕刻選擇性可以是約100或100以上。
在一些實施例中，用於遮罩層85的金屬氧化物包含氧化鑭矽(LaSiO)，並且為了調整金屬閘極97與氧化鑭矽之間的蝕刻選擇性，可以調整氧化鑭矽中的矽之原子百分比(atomic percentage，at%)。舉例來說，以具有33at%和66at%的矽而言，金屬閘極97與氧化鑭矽(LaSiO)之間的蝕刻選擇性分別是約9.3和約6.1。
在一實施例中，調整遮罩層85(例如LaSiO)的組成，以適應鰭式場效電晶體裝置100的目標尺寸(例如金屬閘極97的高度H2和遮罩層85的高度H1)。舉例來說，藉由改變LaSiO中的矽的原子百分比，或藉由改變用於形成遮罩層85的材料，可以將金屬閘極97與遮罩層85之間的蝕刻選擇性調整成等於或大於H2/H1的比值。H2/H1的比值的範圍可以從約2至約100，或甚至更大。舉例來說，H2/H1的比值可以是約2、約10或約100。
接著，在第13A圖和第13B圖中，在鰭式場效電晶體裝置100上方連續地形成第一硬遮罩層122和第二硬遮罩層124。隨後，在第二硬遮罩層124上方形成光阻(photoresist，PR)，例如三層的光阻133，其包含頂部光阻層136、中間層134和底部抗反射塗(bottom anti-reflective coating，BARC)層132。
在一些實施例中，第一硬遮罩層122是金屬硬遮 罩層，並且第二硬遮罩層124是介電硬遮罩層。在後續的製程步驟中，使用各種微影和蝕刻技術，將圖案轉移到第一硬遮罩層122上。接著可以使用第一硬遮罩層122作為圖案化遮罩，用於蝕刻底下的結構(例如金屬閘極97)。第一硬遮罩層122可以是遮罩材料，例如氮化鈦、氧化鈦、類似的材料或前述之組合。第一硬遮罩層122可以使用例如原子層沉積、化學氣相沉積、物理氣相沉積、類似的製程或前述之組合的製程形成。
在第一硬遮罩層122上方沉積第二硬遮罩層124。可以使用第二硬遮罩層124作為用於第一硬遮罩層122的遮罩圖案。在後續的製程步驟中，將第二硬遮罩層124圖案化，以形成圖案，接著可以將此圖案轉移到第一硬遮罩層122。第二硬遮罩層124可以是遮罩材料，例如氮化矽、氧化矽、四乙氧基矽烷(tetraethyl orthosilicate，TEOS)、SiOxCy、類似的材料或前述之組合。第二硬遮罩層124可以使用例如化學氣相沉積、原子層沉積、類似的製程或前述之組合的製程形成。在示範實施例中，第一硬遮罩層122包含氮化鈦，且第二硬遮罩層124包含氮化矽。
如第13A圖和第13B圖所示，在第二硬遮罩層124上方形成三層的光阻133。三層的光阻133之底部抗反射塗層132可以包含有機或無機材料。中間層134可以包含氮化矽、氮氧化矽或類似的材料，其具有對於頂部光阻層136的蝕刻選擇性，使得頂部光阻層136可以作為遮罩層，以將中間層134圖案化。頂部光阻層136可以包含感光(photosensitive)材料。 可以使用任何合適的沉積方法，例如物理氣相沉積、化學氣相沉積、旋轉塗佈(spin coating)、類似的方法或前述之組合，以形成三層的光阻133。
一旦形成三層的光阻133，在頂部光阻層136中形成圖案137(例如開口)。在一實施例中，可以藉由將圖案化的能量源(例如光)穿過例如標線片(reticle)或稱光罩，對頂部光阻層136中的感光材料曝光，將頂部光阻層136圖案化。能量的影響將在被圖案化的能量源影響的感光材料的那些部分中引起化學反應，藉此改變光阻的曝光部分的物理性質，使得頂部光阻層136的曝光部分的物理性質與頂部光阻層136的未曝光部分的物理性質不同。然後為了將頂部光阻層136的曝光部分與頂部光阻層136的未曝光部分分開，可以使用例如顯影劑(developer)(未分別繪示)對頂部光阻層136顯影。
接著，如第14A圖和第14B圖所示，在頂部光阻層136中的圖案137延伸穿過中間層134和底部抗反射塗層132，並且使用合適的方法，例如一或多個異向性蝕刻製程，將圖案137轉移到第一硬遮罩層122和第二硬遮罩層124。結果，在第一硬遮罩122和第二硬遮罩124中形成圖案139(例如開口)。圖案139將金屬閘極97B暴露出來，例如在切割區55(請見第9圖)中的金屬閘極97B的一部分。如第14A圖所示，圖案139也將金屬閘極97B周圍的閘極間隔物87暴露出來，並且將在金屬閘極97B周圍的遮罩層85的一部分暴露出來。在一些實施例中，用於形成圖案139的蝕刻製程也將金屬閘極97B被圖案139暴露出來的頂部凹陷，將閘極間隔物87被圖案139暴露出來的 頂部凹陷，以及將遮罩層85位於第一硬遮罩層122的下表面122U下方且被圖案139暴露出來的頂部凹陷。
在一些實施例中，圖案139的寬度W2在從約20nm至約80nm之間的範圍內，例如約50nm。從第二硬遮罩層124的上表面和遮罩層85的凹陷頂面之間量測圖案139的深度D3，其範圍可以從約20nm至約100nm，例如約60nm。第一硬遮罩層122的下表面122U和遮罩層85的凹陷頂面之間的偏移D4介於約5nm和約40nm之間，例如約20nm。然而，可以使用任何合適的尺寸。
接著，如第15A圖和第15B圖所示，移除在切割區55(請見第9圖)中並且由圖案139(請見第14A圖)暴露出的金屬閘極97B的一部分。切割區55的寬度W3範圍可以從約10nm至約40nm，例如約20nm，並且切割區55的長度L1範圍可以從約10nm至約60nm，例如約30nm，但切割區55的尺寸可以包含其他數值。可以執行合適的蝕刻製程，例如異向性蝕刻製程，以移除金屬閘極97B的露出部分。在移除金屬閘極97B在切割區55內的部分之後，在金屬閘極97B的移除部分的位置形成凹陷141(例如開口)。
因為藉由遮罩層85覆蓋第一層間介電質90，減少第一層間介電質90在蝕刻製程期間的損失。在一些實施例中，在蝕刻製程期間移除遮罩層85的頂部以形成凹陷141，並且遮罩層85的底部保留在第一層間介電質90上方，因此遮蔽第一層間介電質90免於蝕刻製程。在一些實施例中，取決於例如遮罩層85的高度H1和用於形成凹陷141之蝕刻製程的持續 時間之因子，可以藉由蝕刻製程移除遮罩層85，因此將底下的第一層間介電質90暴露出來。結果，第一層間介電質90的頂部可能被蝕刻製程蝕刻掉，但相較於沒有遮罩層85的製造方法，蝕刻量較少。舉例來說，沒有遮罩層85的話，沿著第12A圖的H2的方向量測，在蝕刻製程期間，第一層間介電質90的損失可能超過70nm。有遮罩層85的保護，第一層間介電質90的損失少於28nm。在蝕刻製程期間的第一層間介電質90的過量損失可能會造成磊晶的源極/汲極區80受損。因此，本發明實施例也減少或避免磊晶的源極/汲極區80在金屬閘極切割製程期間受損。
接著，如第16A圖和第16B圖所示，藉由介電材料填充凹陷141。在說明的範例中，藉由第一介電層142和第二介電層144填充凹陷141，第一介電層142和第二介電層144可以包含或不包含相同的介電材料。第一介電層142和第二介電層144的合適材料可以包含氮化矽、氮氧化矽、碳化矽和類似的材料，並且可以藉由物理氣相沉積、化學氣相沉積、原子層沉積或其他合適的沉積製程形成。
在一些實施例中，第一介電層142和第二介電層144包含藉由不同沉積方法形成的相同材料。舉例來說，第一介電層142包含藉由原子層沉積製程形成的氮化矽，以及第二介電層144包含藉由電漿增強化學氣相沉積製程形成的氮化矽。相較於藉由電漿增強化學氣相沉積製程形成的材料(例如氮化矽)，藉由原子層沉積製程形成的材料的密度較高，因此，相較於藉由電漿增強化學氣相沉積製程形成的氮化矽， 藉由原子層沉積製程形成的氮化矽可以具有不同的物理性質(例如較硬、較慢的蝕刻速率)。另一方面，相較於原子層沉積製程，電漿增強化學氣相沉積製程可以具有較高的沉積速率，因此可以比原子層沉積製程更快地沉積材料。藉由在填充凹陷141中使用原子層沉積製程和電漿增強化學氣相沉積製程兩者，形成品質較好的第一介電層142，以隔離由金屬閘極切割製程形成的金屬閘極(例如第17B圖中的97B_1和97B_2)，並且更快地形成第二介電層144以填充凹陷141，因此縮短製程時間。
接著，如第17A和17B圖所示，執行平坦化製程，例如化學機械研磨，以移除第一硬遮罩層122、第二硬遮罩層124和在第二硬遮罩層124的頂面上方的第一介電層142/第二介電層144的一部分。在一些實施例中，如第17A圖所示，持續平坦化製程，直到移除在第一層間介電質90上方的遮罩層85。應注意的是，第17A圖的剖面示意圖係沿著剖面A-A。
接著，如第18A圖和第18B圖所示，接觸件(contacts)102在金屬閘極97上方形成並與其電性連接。為了形成接觸件102，在第一層間介電質90上方形成第二層間介電質95。在一些實施例中，第二層間介電質95係藉由可流動的化學氣相沉積方法形成的可流動膜。在一些實施例中，第二層間介電質95由介電材料製成，例如磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼的磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)或類似的材料，並且可以藉由任何合適的方法沉積，例如化學氣相沉積(CVD)和電漿增強化學氣相沉積 (PECVD)。接著，穿過第一層間介電質90及/或第二層間介電質95形成接觸件開口，以暴露出磊晶的源極/汲極區80和金屬閘極97，然後使用導電材料填充接觸件開口，以形成接觸件102。在一些實施例中，在填充接觸件開口之前，在磊晶的源極/汲極區80上方形成矽化物(silicide)區81。接下來討論形成接觸件102的細節。
在一些實施例中，在磊晶的源極/汲極區80上方形成矽化物區81。矽化物區81的形成可以藉由先在磊晶的源極/汲極區80上方沉積能夠與半導體材料(例如矽、鍺)反應以形成矽化物或鍺化物(germanide)區的金屬，例如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬(noble metals)、其他耐火(refractory)金屬、稀土(rare earth)金屬或前述之合金，然後執行熱退火製程，以形成矽化物區81。然後藉由例如蝕刻製程，移除沉積金屬的未反應部分。儘管區81稱為矽化物區，區81可以是鍺化物區或矽鍺化物(silicon germanide)區(例如包含矽化物和鍺化物的區)。
接著，形成阻障層104內襯於接觸件開口的側壁和底部，且位於矽化物區81上方和第二層間介電質95的上表面上方。阻障層104可以包含氮化矽、氮化鉭、鈦、鉭、類似的材料，並且可以藉由原子層沉積、物理氣相沉積、化學氣相沉積或其他合適的沉積方法形成。接著，在阻障層104上方形成晶種(seed)層109。晶種層109可以藉由物理氣相沉積、原子層沉積或化學氣相沉積形成，並且可以由鎢、銅或銅合金製成，但是也可以替換使用其他合適的方法和材料。一旦形 成晶種層109，可以在晶種層109上形成導電材料110且填充並過填充接觸件開口。導電材料110可以包含鎢，但也可以替換使用其他合適的材料，例如鋁、銅、氮化鎢、釕(rhuthenium)、銀、金、銠(rhodium)、鉬(molybdenum)、鎳、鈷、鎘、鋅、前述之合金、前述之組合和類似的材料。導電材料110可以使用任何合適的沉積製程形成，例如物理氣相沉積、化學氣相沉積、原子層沉積、鍍製(例如電鍍)和回銲(reflow)。
一旦已經填充接觸件開口，可以經由平坦化製程例如化學機械研磨，但也可以使用任何合適的移除製程，移除在接觸件開口以外的多餘的阻障層104、晶種層109和導電材料110。因此在接觸件開口中形成接觸件102。在單一的剖面中繪示接觸件102作為範例，接觸件102可以在不同的剖面中。此外，在第18B圖中，繪示兩個接觸件102連接至兩個金屬閘極97B_1和97B_2中的每一個作為範例。可以改變接觸件102連接至金屬閘極97B_1和97B_2中的每一個的數量和位置，而不悖離本發明實施例的精神，這些或其他的改變完全被包含在本發明實施例的範圍內。
根據另一實施例，第19-24圖繪示製造鰭式場效電晶體裝置100的各個階段之沿著剖面C-C的剖面示意圖。舉例來說，第2-11B、19-24和17A-18B圖繪示在另一實施例中，用於形成鰭式場效電晶體裝置100的製程步驟。
參照第19圖，使用矽層88填充第11A圖的凹陷82，其可以藉由物理氣相沉積、化學氣相沉積或其他合適的 沉積方法形成。可以執行平坦化製程，例如化學機械研磨，以將沉積的矽平坦化，直到暴露出金屬閘極97的上表面。矽層88的深度H3可以在從約20nm至約40nm的範圍內。
接著，在第20圖中，第一硬遮罩層122、第二硬遮罩層124和三層的光阻133在第19圖繪示的結構上方連續地形成，三層的光阻133包含頂部光阻層136、中間層134和底部抗反射塗層132。第一硬遮罩層122、第二硬遮罩層124和三層的光阻133的材料和形成方法與第13A圖中繪示的那些相似，在此不重複細節。如第20圖所示，藉由微影製程，在頂部光阻層136中形成圖案137(例如開口)。
接著，如第21圖所示，將圖案137轉移到第一硬遮罩層122和第二硬遮罩層124。形成圖案139(例如開口)以暴露出金屬閘極97B、在金屬閘極97B的側壁上之閘極間隔物87和相鄰於金屬閘極97B的矽層88的一部分。在一些實施例中，圖案139的寬度W4介於約20nm和約60nm之間，例如約40nm。在一些實施例中，矽層88的寬度W5介於約10nm和約50nm之間，例如約30nm，以及矽層88的暴露出的部分之寬度W6介於約5nm和約30nm之間，例如約15nm。根據一些實施例，寬度W6和寬度W5的比值介於約1和約3之間，例如約2。
接著，在第22圖中，在矽層88的暴露出的部分(例如藉由圖案139暴露出)上方選擇性地形成遮罩層89。在一些實施例中，遮罩層89包含氮化矽，其藉由選擇性沉積方法形成，例如原子層沉積，但也可以使用其他合適的選擇性沉積方法。應注意的是，因為遮罩層89選擇性地沉積在矽層88的 暴露出的部分上方，沿著W6的方向量測之遮罩層89的寬度與寬度W6相同。
在另一實施例中，遮罩層89’(以虛線繪示)選擇性地形成在矽層88的頂部中。可以將矽層88暴露於包含氮的環境中，並且由圖案139暴露出來的矽層88的頂部可以經由化學反應轉變成氮化矽區。舉例來說，可以執行電漿製程，其使用含有氮氣的電漿，以將矽層88的頂部轉變成氮化矽區，其作為遮罩層89’。金屬閘極97與遮罩層89(或89’)之間的蝕刻選擇性可以比預定的臨界值(例如約2)高。
接著，在第23圖中，移除在切割區55(請見第9圖)內的金屬閘極97B的一部分。移除金屬閘極97B的這部分可以使用前述參照第15A圖的相同方法，在此不重複細節。在移除金屬閘極97B的這部分之後，形成凹陷141。
接著，在第24圖中，使用介電材料填充凹陷141。在一些實施例中，藉由第一介電層142和第二介電層144填充凹陷141。在一些實施例中，第一介電層142和第二介電層144包含藉由不同的沉積方法形成之相同的材料。細節與前述參照第16A和16B圖的那些討論相似。接著，形成接觸件102(未繪示)，然後是類似第17A-18B圖繪示的製程。
第25-29圖是根據又另一實施例，繪示製造鰭式場效電晶體裝置100的各個階段之沿著剖面C-C的剖面示意圖。舉例來說，第2-7、25-29和17A-18B圖繪示在另一實施例中，形成鰭式場效電晶體裝置100的製程步驟。
參照第25圖，在形成如第7圖所示之磊晶的源極/ 汲極區80之後，形成包含第一層間介電質90和遮罩層92之雙層的層間介電質結構。第一層間介電質90可以包含與第8圖中的第一層間介電質90相同的材料，並且可以使用相似的沉積製程形成，因此不重複細節。如第25圖所示，第一層間介電質90的厚度T1小於金屬閘極97的高度H2。作為範例，厚度T1可以介於約60nm和約120nm之間，例如約90nm。
在形成第一層間介電質90之後，在第一層間介電質90上方形成遮罩層92。遮罩層92可以包含與第12A圖中的遮罩層85相同的遮罩材料，例如氮化矽、碳、鈷、氧化鑭(LaO)、氧化鑭矽(LaSiO)或氧化釔(Y2O3)，並且可以藉由化學氣相沉積、物理氣相沉積或類似的製程形成。金屬閘極97與遮罩層92之間的蝕刻選擇性可以比預定的臨界值(例如二)高。在一些實施例中，遮罩層92的厚度T2可以在從約20nm至約40nm的範圍內。在沉積之後，可以藉由例如化學機械研磨製程，將遮罩層92平坦化，以暴露出金屬閘極97的上表面。應注意的是，與第12A圖的範例比較，在第一層間介電質90上方沉積第25圖的遮罩層92，且沒有用於形成凹陷82(請見第11A圖)之移除第一層間介電質90的頂部的製程步驟。在一實施例中，可以選擇金屬閘極97與遮罩層92之間的蝕刻選擇性，使其等於或大於H2/T2的比值(例如比值為2)。舉例來說，可以改變遮罩層92的材料或遮罩層92的組成(例如氧化鑭矽中矽的原子百分比(at%))，以符合鰭式場效電晶體裝置100的尺寸(例如H2、T2)。
接著，在第26圖中，在第25圖繪示的結構上方連 續地形成第一硬遮罩層122、第二硬遮罩層124和三層的光阻133，三層的光阻133包含頂部光阻層136、中間層134和底部抗反射塗(BARC)層132。第一硬遮罩層122、第二硬遮罩層124和三層的光阻133的材料和形成方法與第13A圖中的那些相似，在此不重複細節。如第26圖所示，藉由微影製程在頂部光阻層136中形成圖案137(例如開口)。
接著，如第27圖所示，將圖案137轉移到第一硬遮罩層122和第二硬遮罩層124。形成圖案139(例如開口)以暴露出金屬閘極97B、在金屬閘極97B的側壁上之閘極間隔物87和相鄰於金屬閘極97B的遮罩層92的一部份。形成圖案139的製程可以將金屬閘極97B的上表面、各自的閘極間隔物87的上表面和在圖案139正下方的遮罩層92的上表面凹陷。金屬閘極97B的凹陷的上表面、各自的閘極間隔物87的凹陷的上表面和遮罩層92的凹陷的上表面可以共平面。在一些實施例中，圖案139的寬度W7介於約20nm和約60nm之間，例如約40nm。在一些實施例中，在第一硬遮罩層122的下表面122U和遮罩層92的凹陷的上表面之間的偏移D5介於約5nm和約30nm之間，例如約15nm。
接著，在第28圖中，移除在切割區55(請見第9圖)中的金屬閘極97B的一部分。移除金屬閘極97B的這部分可以使用與前述參照第15A圖的相同方法，在此不重複細節。在移除切割區55中的金屬閘極97的這部分之後，形成凹陷141。
接著，在第29圖中，用介電材料填充凹陷141。在一些實施例中，藉由第一介電層142和第二介電層144填充 凹陷141。在一些實施例中，第一介電層142和第二介電層144包含藉由不同沉積方法形成的相同材料。細節與前述參照第16A和16B圖的那些討論相似，因此在此不重複。接著，形成接觸件102，然後是與第17A-18B圖繪示的相似的製程。
根據一些實施例，第30圖繪示製造鰭式場效電晶體裝置的方法1000的流程圖。應理解的是，第30圖繪示的實施例之方法只是許多可能的實施例之方法的一個範例。本發明所屬技術領域中具有通常知識者將可以理解許多改變、替換和修改。舉例來說，可以添加、移除、置換、重新排列或重複如第30圖所示的各種步驟。
參照第30圖，在步驟1010，在虛設閘極結構周圍形成第一介電層。在步驟1020，使用金屬閘極結構置換虛設閘極結構。在步驟1030，在第一介電層的上表面上方形成遮罩層，其中遮罩層的蝕刻速率比金屬閘極結構的蝕刻速率慢。在步驟1040，在金屬閘極結構和遮罩層上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層將金屬閘極結構的一部分和遮罩層的至少一部分暴露出來。在步驟1050，移除由圖案化的硬遮罩層暴露出的金屬閘極結構的這部分，藉此在金屬閘極結構中形成開口。在步驟1060，用第二介電材料填充開口。
實施例可以達到許多優點。本發明實施例減少或避免第一層間介電質90在金屬閘極切割製程期間的損失。因為第一層間介電質90的過量損失可能會損傷磊晶的源極/汲極區，本發明實施例也避免或減少磊晶的源極/汲極區的損傷。
在一實施例中，半導體裝置的製造方法包含形成第一介電材料於虛設閘極結構周圍，用金屬閘極結構置換虛設閘極結構，在第一介電材料的頂面上方形成遮罩層，其中遮罩層的蝕刻速率比金屬閘極結構的蝕刻速率慢，在金屬閘極結構和遮罩層上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層將金屬閘極結構的一部分和遮罩層的至少一部分暴露出來；移除由圖案化的硬遮罩層露出的金屬閘極結構的這部分，藉此在金屬閘極結構中形成開口，以及用第二介電材料填充開口。在一實施例中，金屬閘極結構的蝕刻速率與遮罩層的蝕刻速率的比值超過數值為二的預定臨界值。在一實施例中，遮罩層包含氮化矽(SiN)、碳(C)、氧化鑭(LaO)、氧化鑭矽(LaSiO)、氧化釔(Y2O3)、鈷(Co)、類似的材料或前述之組合。在一實施例中，形成遮罩層包含移除第一介電材料的頂部，藉此在第一介電材料中形成凹陷，以及使用至少一種材料填充凹陷。在一實施例中，填充凹陷係在凹陷中和在金屬閘極結構上方沉積至少一種材料，其中此方法更包含執行平坦化製程，以將金屬閘極結構的上表面暴露出來。在一實施例中，使用至少一種材料填充凹陷包含在凹陷中順形地形成第一材料，以及在順形地形成第一材料之後，使用第二材料填充凹陷，其中第一材料的第一蝕刻速率和第二材料的第二蝕刻速率比金屬閘極結構的蝕刻速率慢，其中第一蝕刻速率與第二蝕刻速率不同。在一實施例中，形成遮罩層包含移除第一介電材料的頂部，藉此在第一介電材料中形成凹陷，用矽填充凹陷，以及在形成圖案化的硬遮罩之後，在藉 由圖案化的硬遮罩層露出的矽的一部分上方選擇性地形成氮化矽。在一實施例中，在移除金屬閘極結構的這部分之前，使遮罩層的上表面與金屬閘極結構的上表面齊平。在一實施例中，形成圖案化的硬遮罩包含在金屬閘極結構上方形成第一硬遮罩層，在第一硬遮罩層上方形成第二硬遮罩層，在第二硬遮罩層上方形成感光層，將感光層圖案化，以及將感光層的圖案轉移到第一硬遮罩層和第二硬遮罩層。在一實施例中，感光層是三層的光阻，包含頂部光阻層、中間層和底部抗反射塗層，其中三層的光阻在第二硬遮罩層上方形成。在一實施例中，用第二介電材料填充開口包含使用第一沉積方法沉積具有第二介電材料的第一層，以及使用與第一沉積方法不同的第二沉積方法，在第一層上方沉積具有第二介電材料的第二層。在一實施例中，第二介電材料是氮化矽，其中第一沉積方法是原子層沉積(ALD)，且第二沉積方法是電漿增強化學氣相沉積(PECVD)。
在一實施例中，半導體裝置的製造方法包含在鰭上方形成金屬閘極結構，其中金屬閘極結構被第一介電材料環繞，在第一介電材料上方形成蓋層，其中金屬閘極結構與蓋層之間的蝕刻選擇性超過預定的臨界值，在金屬閘極結構和蓋層上方形成圖案化的硬遮罩層，其中圖案化的硬遮罩層的開口將金屬閘極結構的一部分和蓋層的一部分暴露出來，以及移除藉由圖案化的硬遮罩層的開口露出的金屬閘極結構的這部分。在一實施例中，此方法更包含用第二介電材料填充金屬閘極結構中的凹陷，其中藉由移除金屬閘極結構的這 部分形成凹陷。在一實施例中，形成蓋層包含用蓋層置換第一介電材料的頂部。在一實施例中，形成蓋層包含用矽置換第一介電材料的頂部，以及在形成圖案化的硬遮罩層之後，在藉由圖案化的硬遮罩層的開口暴露出的矽的這部分上方選擇性地形成蓋層。
在一實施例中，鰭式場效電晶體裝置的製造方法包含形成第一鰭片和第二鰭片，第一鰭片大抵上平行於第二鰭片，在第一鰭片和第二鰭片上方形成虛設閘極，虛設閘極具有閘極間隔物，形成層間介電(ILD)層於虛設閘極周圍，用金屬閘極置換虛設閘極，在層間介電層的上表面上方形成蓋層，蓋層的第一蝕刻速率比金屬閘極的第二蝕刻速率慢，在蓋層上方形成硬遮罩層，將硬遮罩層圖案化，以在第一鰭片和第二鰭片之間形成第一開口，第一開口將金屬閘極和蓋層暴露出來，以及移除藉由硬遮罩層的第一開口暴露出的金屬閘極的一部分。在一實施例中，蓋層包含第一層和第二層，其中第一層和第二層包含相同的材料，其中藉由第一沉積方法形成第一層，以及藉由與第一沉積方法不同的第二沉積方法形成第二層。在一實施例中，形成蓋層包含將層間介電層凹陷以形成凹陷，用第一材料填充層間介電層的凹陷，以及執行平坦化製程，將第一材料凹陷或移除第一材料的一部分，並將金屬閘極的上表面暴露出來，其中在平坦化製程之後，第一材料形成蓋層。在一實施例中，移除金屬閘極的一部分產生金屬閘極中的第二開口，其中此方法更包含用介電材料填充金屬閘極的第二開口。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

Claims (1)

  1. 一種半導體裝置的製造方法，包括：形成一第一介電材料於一虛設閘極結構周圍；用一金屬閘極結構置換該虛設閘極結構；在該第一介電材料的一上表面上方形成一遮罩層，其中該遮罩層的一蝕刻速率比該金屬閘極結構的一蝕刻速率慢；在該金屬閘極結構和該遮罩層上方形成一圖案化的硬遮罩層，其中該圖案化的硬遮罩層將該金屬閘極結構的一部分和該遮罩層的至少一部分暴露出來；移除由該圖案化的硬遮罩層暴露出的該金屬閘極結構的該部分，藉此在該金屬閘極結構中形成一開口；以及以一第二介電材料填充該開口。
TW106142357A 2017-04-28 2017-12-04 半導體裝置的製造方法及鰭式場效電晶體裝置的製造方法 TWI786077B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762491805P 2017-04-28 2017-04-28
US62/491,805 2017-04-28
US15/725,625 2017-10-05
US15/725,625 US10134604B1 (en) 2017-04-28 2017-10-05 Semiconductor device and method

Publications (2)

Publication Number Publication Date
TW201839820A true TW201839820A (zh) 2018-11-01
TWI786077B TWI786077B (zh) 2022-12-11

Family

ID=63797096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142357A TWI786077B (zh) 2017-04-28 2017-12-04 半導體裝置的製造方法及鰭式場效電晶體裝置的製造方法

Country Status (5)

Country Link
US (2) US10134604B1 (zh)
KR (1) KR102042729B1 (zh)
CN (1) CN108807182B (zh)
DE (1) DE102017128255B4 (zh)
TW (1) TWI786077B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785284B (zh) * 2018-11-21 2022-12-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI793675B (zh) * 2020-08-10 2023-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10483369B2 (en) * 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10453936B2 (en) 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10672613B2 (en) * 2017-11-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure and semiconductor device
US11444188B2 (en) * 2017-12-21 2022-09-13 Intel Corporation Quantum dot devices
US10861746B2 (en) * 2018-11-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US10535524B1 (en) * 2019-03-11 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning threshold voltage through meta stable plasma treatment
US10937652B1 (en) 2019-09-16 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of cut end with self-aligned double patterning
US11145752B2 (en) * 2019-09-17 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Residue removal in metal gate cutting process
US10903366B1 (en) * 2019-09-17 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming fin-FET semiconductor structures
US11302577B2 (en) 2020-01-17 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US11289585B2 (en) * 2020-02-27 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of formation
US11495464B2 (en) * 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11682675B2 (en) * 2021-03-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method
US12051626B2 (en) * 2021-08-27 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect transistor and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451405B (en) * 2000-01-12 2001-08-21 Taiwan Semiconductor Mfg Manufacturing method of dual damascene structure
US8093116B2 (en) * 2008-10-06 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for N/P patterning in a gate last process
US7977181B2 (en) * 2008-10-06 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8703594B2 (en) * 2011-10-25 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a treated gate structure and fabrication method thereof
DE102011087745A1 (de) * 2011-12-05 2013-06-06 Sennheiser Electronic Gmbh & Co. Kg Verfahren zum Bestimmen einer Übertragungsqualität beim Empfangen von Audiosignalen
US8598028B2 (en) * 2011-12-22 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate height loss improvement for a transistor
US9147678B2 (en) * 2012-01-04 2015-09-29 United Microelectronics Corp. Resistor and fabrication method thereof
US8551843B1 (en) * 2012-05-07 2013-10-08 Globalfoundries Inc. Methods of forming CMOS semiconductor devices
US8987827B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Prevention of faceting in epitaxial source drain transistors
TWI600159B (zh) * 2014-10-01 2017-09-21 聯華電子股份有限公司 半導體元件及其製作方法
CN105575885B (zh) * 2014-10-14 2021-07-06 联华电子股份有限公司 半导体元件及其制作方法
KR102217246B1 (ko) 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102290793B1 (ko) * 2014-12-18 2021-08-19 삼성전자주식회사 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102295029B1 (ko) * 2015-03-31 2021-08-27 삼성전자주식회사 반도체 소자의 제조방법
KR102426834B1 (ko) * 2015-06-04 2022-07-28 삼성전자주식회사 반도체 장치
US9659786B2 (en) * 2015-07-14 2017-05-23 International Business Machines Corporation Gate cut with high selectivity to preserve interlevel dielectric layer
US10163797B2 (en) * 2015-10-09 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interlayer dielectric material by spin-on metal oxide deposition
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
CN107785314B (zh) * 2016-08-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102314134B1 (ko) * 2017-03-10 2021-10-18 삼성전자 주식회사 집적회로 소자 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785284B (zh) * 2018-11-21 2022-12-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI815683B (zh) * 2018-11-21 2023-09-11 台灣積體電路製造股份有限公司 半導體元件
TWI793675B (zh) * 2020-08-10 2023-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11916072B2 (en) 2020-08-10 2024-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation structure
US12495606B2 (en) 2020-08-10 2025-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation structure

Also Published As

Publication number Publication date
US10134604B1 (en) 2018-11-20
KR20180121326A (ko) 2018-11-07
DE102017128255B4 (de) 2023-02-23
CN108807182A (zh) 2018-11-13
US10867807B2 (en) 2020-12-15
US20190088499A1 (en) 2019-03-21
TWI786077B (zh) 2022-12-11
DE102017128255A1 (de) 2018-10-31
US20180315618A1 (en) 2018-11-01
CN108807182B (zh) 2023-11-03
KR102042729B1 (ko) 2019-11-08

Similar Documents

Publication Publication Date Title
US12300696B2 (en) Semiconductor devices having fins and multiple isolation regions
CN110660743B (zh) 半导体器件和形成半导体器件的方法
TWI786077B (zh) 半導體裝置的製造方法及鰭式場效電晶體裝置的製造方法
US11121039B2 (en) FinFET structures and methods of forming the same
TWI739178B (zh) 半導體裝置及其形成方法
TWI643252B (zh) 半導體裝置的形成方法
CN112420500B (zh) 鳍式场效应晶体管器件及其形成方法
CN107689355B (zh) 半导体器件和方法
TW202002282A (zh) 半導體裝置之製造方法
KR102400370B1 (ko) 핀 전계효과 트랜지스터 디바이스 및 그 형성 방법
US10665513B2 (en) Fin field-effect transistor device and method
CN112687544A (zh) 鳍式场效应晶体管器件及其形成方法
US20240038892A1 (en) Device with tapered insulation structure and related methods