TW201824408A - 一種無基板半導體封裝製造方法 - Google Patents
一種無基板半導體封裝製造方法 Download PDFInfo
- Publication number
- TW201824408A TW201824408A TW105143427A TW105143427A TW201824408A TW 201824408 A TW201824408 A TW 201824408A TW 105143427 A TW105143427 A TW 105143427A TW 105143427 A TW105143427 A TW 105143427A TW 201824408 A TW201824408 A TW 201824408A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- semiconductor
- semiconductor die
- metal
- forming
- Prior art date
Links
Classifications
-
- H10W72/012—
-
- H10W72/0198—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W90/726—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種無基板半導體封裝製造方法,包含提供一半導體晶粒,在半導體晶粒的接合墊上形成凸塊;提供一基板,在基板表面形成金屬圖案,以覆晶方式將半導體晶粒的凸塊黏著於金屬圖案,在基板的第一表面上灌注封裝膠,固化該封裝膠後移除基板。
Description
本發明乃是關於一種半導體封裝方法,特別是指一種無基板的半導體封裝方法。
請參考第1圖,第1圖揭示傳統半導體封裝,其具有一晶粒20,晶粒20經由黏膠30附著於基板10之上,晶粒以傳統打線方式(Wire bonding)或以覆晶方式(Flip chip)(未繪示)與基板10上的導電線路連接,而后經由基板10上的導電通孔40電性連接至封裝焊墊50。此種傳統的封裝方式,不管是以打線方式或覆晶方式置放晶粒,其最後封裝的厚度H1都太厚,不利於微型化的電子產品。以第1圖為例,最後封裝厚度H1等於基板10本身的厚度H2加上封裝膠厚度H3。因應微型化電子產品的需求,有必要使封裝後半導體產品的厚度減小。
一種無基板半導體封裝的製造方法,包含:提供一半導體晶粒,其具有複數個接合墊,在半導體晶粒的每一接合墊上形成一凸塊。提供一基板,其具有一第一表面與一第二表面,在基板的第一表面上形成複數個金屬圖案,以覆晶方式將半導體晶粒的每一個凸塊黏著於每一金屬圖案,在基板的第一表面上灌注封裝膠,封裝膠覆蓋第一表面、半導體晶粒,以及填滿半導體晶粒與第一表面間的空隙,固化該封裝膠,移除該基板。
移除基板的方法為直接以物理力撕開該基板以暴露出該金屬圖案的底部,或研磨該基板的第二表面至暴露出該金屬圖案的底部。金屬圖案的材料包含銅、銀、金、鍚或鎳,半導體晶粒的接合墊數目最佳為2。
形成凸塊於該接合墊的步驟包含在半導體晶粒上的每一該接合墊上形成一底層金屬,在底層金屬上形成一遮罩,其中遮罩有一開口,開口的中心對準接合墊的中心,且開口面積小於接合墊的面積。在開口底部形成一中 間層,在中間層上形成一金屬材料填滿並突出於開口。移除該遮罩,熔融該金屬材料,使金屬材料形成凸塊。中間層材料包含鎳,金屬材料包含金,銀或鍚。
10‧‧‧基板
20‧‧‧晶粒
30‧‧‧黏膠
40‧‧‧導電通孔
50‧‧‧封裝焊墊
100‧‧‧半導體晶粒
110‧‧‧接合墊
120‧‧‧保護層
130‧‧‧底層金屬
140‧‧‧遮罩
150‧‧‧開口
160‧‧‧中間層
170‧‧‧金屬材料
170'‧‧‧凸塊
200‧‧‧基板
201‧‧‧第一表面
202‧‧‧第二表面
210‧‧‧金屬圖案
220‧‧‧封裝膠
300 310 320‧‧‧封裝件
H1 H2 H3 Hb‧‧‧厚度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之詳細說明如下:第1圖繪示傳統半導體封裝方法;第2(A)圖繪示一半導體晶粒;第2(B)圖繪示在一半導體晶粒上形成底層金屬;第2(C)圖繪示在一半導體晶粒上形成凸塊步驟;第2(D)圖繪示在一半導體晶粒上形成凸塊;第3(A)圖繪示在一基板上形成金屬圖案;第3(B)圖繪示半導體晶粒以覆晶方式黏著於基板上;第3(C)圖繪示在基板上形成封膠;第3(D)圖繪示本發明之無基板封裝件;第4圖繪示本發明之切割後之單一無基板封裝件。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
請參考第2(A)至2(D),其揭示在一半導體晶粒100形成凸塊(Bump)的製造流程。首先請參考第2(A),第2(A)圖揭示一半導體晶粒100,在半導體晶粒100上有數個接合墊110,此圖僅以兩個接合墊為例,在本發明裡,兩個接合墊110的半導體晶粒100為最佳的實施例,在一半導體晶粒100完成製作時,其接合墊110會有保護層120掩蓋部份的接合墊110,接合墊110暴露出保護層120的部份為之後形成凸塊之用。
請參考第2(B)圖,第2(B)揭示形成凸塊的流程,首先在接合墊110與保護層120上形成一底層金屬130,然後形成遮罩140,遮罩140上有一開口150。形成開口的方法是利用半導體的微影蝕刻製程;先地毯式地形成遮罩140, 然後在遮罩140塗佈層一光阻(未繪示),然後以光罩定義出開口150的圖案,經顯影與蝕刻製程而形成開口150,開口150暴露出部分的底層金屬130。開口150的中心對準接合墊110的中心,且開口150的正投影面積小於接合墊110的面積。
請參考第2(C)圖,在開口150的底部形成一中間層160,形成中間層160的方式可以用物理沉積法(PVD)或化學氣相沉積(CVD)法。中間層160的作用係增加後續凸塊170’的黏著度,以及減少凸塊與底層金屬130的應力,防止後續封裝製程的高低溫循環中,因凸塊170'熱膨脹係數與底層金屬130熱膨脹係數差異過大,產生過大的應力而使凸塊容易脫落。因此中間層160材料的熱膨脹係數係介於凸塊170’與底層金屬130之間。形成中間層160之後,則形成一金屬材料170於中間層160之上,金屬材料170填滿整個開口150,且突出於開口150,金屬材料170更覆蓋了部份遮罩140上方。
請參考第2(D)圖,接著移除遮罩140,然後升高溫度使金屬材料170熔融,金屬材料170的材質包含金、銀或鍚,因此上述的高溫非一固定值,而是依材料不同而調整。重點為溫度必需升高至金屬材料170熔融且流動率高,使呈液態的金屬材料170因表面張力而自動形成圓球狀,然後冷卻形成凸塊170’。以上為在半導體晶粒100上形成凸塊170'的製造流程。
第3(A)~3(D)圖為形成無基板封裝件的流程,請參考第3(A)圖,首先提供一基板200,其具有第一表面201與第二表面202,在基板200的第一表面201上形成金屬圖案210,形成金屬圖案210的方式包含印刷塗佈製程,或微影蝕刻製程。金屬圖案的材料包含銅、銀、金、鍚或鎳,而基板材料包含玻璃、壓克力、陶瓷以及高分子材料。基板200的第一表面201可以選擇經過一活化處理,使金屬圖案210與基板200表面的附著力差。
請參考第3(B)圖,具凸塊170'的半導體晶粒100以覆晶方式,使凸塊170'附著於基板200上的金屬圖案210,經高溫使凸塊170'焊接於金屬圖案210,其界面形成一共晶狀態,以增加附著度。圖示為兩個半導體晶粒100置放於基板200上,此僅為例示,在實際應用上,可以大於2的多數個相同半導體晶粒100同時置放於基板200上,而半導體晶粒100上的每一個凸塊均對準基板200上的金屬圖案210。第3(B)圖所例示每一個半導體晶粒100具有兩個凸塊(接合墊110)為最佳實施例,在實際應用上,本方法可適用於具有多於兩個凸塊(接合墊110)的半導體晶粒。
請參考第3(C)圖,接著在基板200的第一表面201與半導體晶粒100的上方灌注封裝膠220,先以高溫使封裝膠220的流動性佳,以便使封裝膠220填滿基板200第一表面201與半導體晶粒100間的空隙,且均勻覆蓋半導體晶粒100。然後固化封裝膠220,固化後的封裝膠220具有一上表面與一下表面,封裝膠220的下表面接觸基板200的第一表面201,封裝膠220的上表面與半導體晶粒100的背面具有一厚度Hb。
請參考3(D)圖,接著移除基板200,留下包覆著封裝膠的半導體晶粒100,並露出金屬圖案210底部的封裝件300,封裝件300厚度Ht比傳統封裝(參第1圖)厚度H1至少少了基板厚度H2。最後如第4圖所示,切割出各別的半導體封裝件310 320,完成無基板封裝之製造方法。金屬圖案210底部即為半導體封裝件310 320的外接腳,此方法製造的封裝件310 320,其厚度與正投影面積都趨近於半導體晶粒100本身,可達到微型化電子產品的需求。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種無基板半導體封裝的製造方法,包含:提供一半導體晶粒,其具有複數個接合墊;在該半導體晶粒的每一該接合墊上形成一凸塊;提供一基板,其具有一第一表面與一第二表面,在該基板的該第一表面上形成複數個金屬圖案;以覆晶方式將該半導體晶粒的每一個該凸塊黏著於每一該金屬圖案;在該基板的該第一表面上灌注封裝膠,該封裝膠覆蓋該第一表面、該半導體晶粒,以及填滿該半導體晶粒與該第一表面間的空隙;固化該封裝膠;移除該基板。
- 如申請專利範圍1的製造方法,其中,移除該基板的方法為直接以物理力撕開該基板以暴露出該金屬圖案的底部。
- 如申請專利範圍1的製造方法,其中,移除該基板的方法為研磨該基板的該第二表面至暴露出該金屬圖案的底部。
- 如申請專利範圍1的製造方法,其中,該金屬圖案的材料包含銅、銀、金、鍚或鎳。
- 如申請專利範圍1的製造方法,其中,該半導體晶粒的接合墊數目為2。
- 如申請專利範圍1的製造方法,其中,形成該凸塊於該接合墊的步驟包含:在該半導體晶粒上的每一該接合墊上形成一底層金屬;在該底層金屬上形成該凸塊。
- 如申請專利範圍6的製造方法,其中, 形成該凸塊的步驟包含:在該底層金屬上形成一遮罩,其中該遮罩有一開口,該開口的中心對準該接合墊的中心,且該開口面積小於該接合墊的面積;在該開口底部形成一中間層;在該中間層上形成一金屬材料填滿並突出於該開口;移除該遮罩;熔融該金屬材料,使該金屬材料形成該凸塊。
- 如申請專利範圍7的製造方法,其中,該中間層材料包含鎳。
- 如申請專利範圍7的製造方法,其中,該金屬材料包含金,銀或鍚。
- 一種無基板半導體封裝的製造方法,包含,提供複數個半導體晶粒,其中每一該半導體晶粒具有複數個接合墊;在每一該半導體晶粒的每一該接合墊上形成一凸塊;提供一基板,其具有一第一表面與一第二表面,在該基板的該第一表面上形成複數個金屬圖案;以覆晶方式將該等半導體晶粒的每一該凸塊黏著於每一該金屬圖案;在該基板的該第一表面上灌注封裝膠,該封裝膠覆蓋該第一表面、該等半導體晶粒,以及填滿該等半導體晶粒與該第一表面間的空隙;固化該封裝膠;移除該基板;切割出複數個包含單一該半導體晶粒的封裝件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105143427A TW201824408A (zh) | 2016-12-27 | 2016-12-27 | 一種無基板半導體封裝製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105143427A TW201824408A (zh) | 2016-12-27 | 2016-12-27 | 一種無基板半導體封裝製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201824408A true TW201824408A (zh) | 2018-07-01 |
Family
ID=63639752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105143427A TW201824408A (zh) | 2016-12-27 | 2016-12-27 | 一種無基板半導體封裝製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW201824408A (zh) |
-
2016
- 2016-12-27 TW TW105143427A patent/TW201824408A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400898B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| TWI576927B (zh) | 半導體裝置及其製造方法 | |
| CN105280599B (zh) | 用于半导体器件的接触焊盘 | |
| CN101335253B (zh) | 半导体封装体以及使用半导体封装体的半导体器件 | |
| CN107946256B (zh) | 半导体装置封装和其形成方法 | |
| JP2015517745A (ja) | ワイヤボンド相互接続を用いた基板レス積層可能パッケージ | |
| CN103515325B (zh) | 半导体封装件的制法 | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| US8154115B1 (en) | Package structure having MEMS element and fabrication method thereof | |
| JP2006521703A5 (zh) | ||
| CN109585312A (zh) | 扇出封装工艺中的对准凸块 | |
| US20070059863A1 (en) | Method of manufacturing quad flat non-leaded semiconductor package | |
| CN111696951A (zh) | 半导体封装结构及其制造方法 | |
| JP2011071381A (ja) | 積層型半導体装置およびその製造方法 | |
| US20060022320A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7638881B2 (en) | Chip package | |
| US20170053883A1 (en) | Integrated circuit package | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| KR101684071B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP6318084B2 (ja) | 半導体装置及びその製造方法 | |
| TW201824408A (zh) | 一種無基板半導體封裝製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| CN111199924A (zh) | 半导体封装结构及其制作方法 | |
| JP2012023409A (ja) | 回路装置およびその製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 |