[go: up one dir, main page]

TW201812923A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201812923A
TW201812923A TW106108286A TW106108286A TW201812923A TW 201812923 A TW201812923 A TW 201812923A TW 106108286 A TW106108286 A TW 106108286A TW 106108286 A TW106108286 A TW 106108286A TW 201812923 A TW201812923 A TW 201812923A
Authority
TW
Taiwan
Prior art keywords
dummy
contact material
region
dummy contact
gate
Prior art date
Application number
TW106108286A
Other languages
English (en)
Inventor
黃彥鈞
陳婷婷
蘇煜中
聶菱甫
蘇品全
蔡騰群
黃泰鈞
鄭雅如
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201812923A publication Critical patent/TW201812923A/zh

Links

Classifications

    • H10W20/069—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H10P14/6342—
    • H10P14/6529—
    • H10P14/683—
    • H10P50/283—
    • H10P50/73—
    • H10P95/062—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明實施例揭露鰭狀場效電晶體結構與其形成方法。在一方法中，形成凹陷露出晶圓上的多個半導體鰭狀物。虛置接點材料形成於凹陷中。虛置接點材料含碳。以一或多道烘烤步驟硬化虛置接點材料。一或多道烘烤步驟可硬化虛置接點材料。將虛置接點材料的第一部份置換為層間介電層。將虛置接點材料的第二部份置換為多個接點。接點電性耦接至半導體鰭狀物的源極/汲極區。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置的形成方法，更特別關於虛置接點材料的處理步驟。
半導體裝置用於大量的電子裝置中，比如電腦、手機、與其他裝置。半導體裝置包含積體電路，其形成於半導體晶圓上的方法可為沉積多種材料的薄膜於半導體晶圓上，並圖案化材料的薄膜以形成積體電路。積體電路包含場效電晶體如金氧半電晶體。
半導體產業的目標之一為持續縮小個別場效電晶體的尺寸並增加個別場效電晶體的速度。為達這些目標，已研究並實施鰭狀場效電晶體或多閘極電晶體。然而隨著鰭狀場效電晶體的新裝置結構與持續縮小，發現新的挑戰。
本發明一實施例提供之半導體裝置的形成方法，包括形成凹陷以露出晶圓上的多個半導體鰭狀物；形成虛置接點材料於凹陷中，且虛置接點材料含碳；以一或多道烘烤步驟硬化虛置接點材料，且烘烤步驟硬化虛置接點材料；將虛置接點材料的第一部份置換為層間介電物；以及將虛置接點材料的第二部份置換為多個接點，且接點電性耦接至半導體鰭狀物的源極/汲極區。
A-A、B-B、C-C‧‧‧剖線
30‧‧‧鰭狀場效電晶體
32、50‧‧‧基板
34、54‧‧‧隔離區
36、52、56‧‧‧鰭狀物
38‧‧‧閘極介電物
40‧‧‧閘極
42、44‧‧‧源極/汲極區
50B‧‧‧第一區
50C‧‧‧第二區
58‧‧‧虛置介電層
60‧‧‧虛置閘極層
62‧‧‧遮罩層
70‧‧‧虛置閘極
72‧‧‧遮罩
80‧‧‧閘極密封間隔物
82‧‧‧磊晶的源極/汲極區
86‧‧‧閘極間隔物
88‧‧‧虛置層間介電層
94、110、114‧‧‧凹陷
98、102‧‧‧閘極介電層
100、104‧‧‧閘極
112‧‧‧硬遮罩
116‧‧‧虛置接點材料
118‧‧‧底抗反射塗層
120‧‧‧中間硬遮罩層
122‧‧‧頂光阻層
124、128‧‧‧開口
126‧‧‧層間介電層
130‧‧‧置換接點
第1圖係一例中，鰭狀場效電晶體的三維圖。
第2至6、7A至7B、8A至8B、9A至9B、10A至10B、11A至11B、12A至12B、13A至13B、14A至14C、15A至15C、16A至16C、17A至17C、18A至18C、19A至19C、20A至20C、21A至21C、與22A至22C圖係一些實施例中，鰭狀場效電晶體於製程之中間階段的剖視圖與三維圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號及/或符號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號及/或符號的單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
多種實施例提供鰭狀場效電晶體與其形成方法。 特別的是，用於鰭狀場效電晶體之導電接點的形成方法，採用置換接點技術。置換接點的形成方法為形成虛置接點，接著將虛置接點置換為導電接點。虛置接點的形成方法可經由三層微影，將置換接點圖案轉移至虛置接點材料。上述方法可包含圖案化虛置接點材料上的含矽硬遮罩層，接著形成光阻頂層於含矽硬遮罩層上。在後續製程步驟中，可採用乾蝕刻製程移除部份的虛置接點，並可形成層間介電層圍繞保留的虛置接點。隨著半導體裝置的尺寸持續縮小，用於半導體裝置的接點孔尺寸亦縮小。隨著接點孔的尺寸與深寬比縮小，以乾蝕刻移除虛置接點越來越難。實施例中的虛置接點材料可改善填隙能力，可承受形成硬遮罩層所需的高溫，可具有較高的化學機械研磨移除速率，且具有改良的非等向乾蝕刻效能。特別的是，實施例的虛置接點組成可為旋轉塗佈碳的塗佈材料，其填隙能力適用於尺寸小於約7nm的裝置，其熱預算大於約400℃，其化學機械研磨的移除速率大於約500Å/分鐘，且非等向乾蝕刻的垂直角度大於約88°。下述一些實施例的場效電晶體其形成方法，採用閘極後製製程。本技術領域中具有通常知識者應理解，其他改良的實施屬於其他實施例的範疇。雖然下述實施例的方法以特定順序進行步驟，但其他實施例的方法可用任何合理的順序進行步驟，且可比下述方法包含較少或較多步驟。
第1圖係一例中，鰭狀場效電晶體30的三維圖。鰭狀場效電晶體30包含鰭狀物36於基板32上。基板32包含隔離區34，且鰭狀物36自相鄰之隔離區34之間向上凸起。閘極介電物38沿著鰭狀物36的側壁形成，並位於鰭狀物36的上表面上。閘 極40位於閘極介電物38上。源極/汲極區42與44相對於閘極介電物38與閘極40，分別位於鰭狀物36的相反兩側中。第1圖更包含後續圖式對應的剖面。剖線A-A橫越鰭狀場效電晶體30的通道、閘極介電物38、與閘極40。剖線B-B垂直於剖線A-A且沿著鰭狀物36的長軸方向，比如源極/汲極區42與44之間的電流方向。
第2至22C圖係一些實施例中，形成鰭狀場效電晶體之製程的中間階段其剖視圖與三維圖。第2至6圖沿著第1圖之剖線A-A，除了具有多個鰭狀場效電晶體。在第7A至13B圖中，圖末標示「A」者沿著第1圖中的剖線A-A，而圖末標示「B」者沿著第1圖中的剖線B-B。在第14A至22C圖中，圖末標示「A」者為三維圖，圖末標示「B」者沿著三維圖中的剖線B-B，而圖末標示「C」者沿著三維圖中的剖線C-C。
在第2圖中，形成基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣層可提供於基板上，且基板通常為矽基板或玻璃基板。亦可採用其他基板如多層或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或上述之組合。
基板50具有第一區50B與第二區50C。第一區50B可用以形成n型裝置如n型金氧半電晶體(比如n型鰭狀場效電晶體)。第二區50C可用以形成p型裝置如p型金氧半電晶體(比如p型鰭狀場效電晶體)。在一些實施例中，第一區50B與第二區50C用於形成相同型態的裝置，比如均用於n型裝置(或p型裝置)。
在第3與4圖中，形成鰭狀物52，並形成隔離區54於相鄰的鰭狀物52之間。在第3圖中，鰭狀物52為形成於基板50中的半導體帶。在一些實施例中，可蝕刻溝槽至基板50中以形成鰭狀物52。上述蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中子束蝕刻、類似方法、或上述之組合。上述蝕刻可為非等向。
在第4圖中，絕緣材料形成於相鄰的鰭狀物52之間，以定義隔離區54。絕緣材料之組成可為氧化物如氧化矽、氮化物、類似物、或上述之組合，其形成方法可為高密度電漿化學氣相沉積、可流動化學氣相沉積、類似方法、或上述之組合。可流動化學氣相沉積係於遠端電漿系統中沉積化學器相沉積為主的材料，之後硬化沉積物使其轉變為另一材料如氧化物。此外亦可採用任何可接受的製程，形成其他絕緣材料。在例示性的實施例中，絕緣材料54為可流動化學氣相沉積形成的氧化矽。在形成絕緣材料後，可進行回火製程。絕緣材料亦可稱作隔離區54。在第4圖中，可採用平坦化製程如化學機械研磨，移除任何多餘的絕緣材料，使隔離區54之上表面與鰭狀物52之上表面齊平。
在第5圖中，使隔離區54凹陷以形成淺溝槽隔離區。隔離區54凹陷後，第一區50B與第二區50C中的鰭狀物56自相鄰的隔離區54之間凸起。此外，隔離區54可具有圖示之平坦上表面、凸起的上表面、凹陷的上表面(如碟狀)、或上述之組合。經由適當的蝕刻，隔離區54可具有平坦、凸起、及/或凹陷的上表面。隔離區54的凹陷方法可採用可接受的蝕刻製程，其擇以對應隔離區54的材料。舉例來說，可採用CERTAS®蝕刻、Applied Materials的SICONI工具、或稀氫氟酸移除化學氧化物。
本技術領域中具有通常知識者應理解第2至5圖的製程僅為可形成鰭狀物56的一例。在一些實施例中，介電層可形成於基板50的上表面上；蝕刻穿過介電層以形成溝槽；磊晶成長同質磊晶結構於溝槽中；以及使介電層凹陷，讓同質磊晶結構自介電層凸起以形成鰭狀物。在一些實施例中，可採用異質磊晶結構作為鰭狀物52。舉例來說，可讓第4圖中的鰭狀物52凹陷，並磊晶成長不同於鰭狀物52的材料於凹陷處。在其他實施例中，可形成介電層於基板50的上表面上；蝕刻穿過介電層以形成溝槽；磊晶成長異質磊晶結構於溝槽中，且異質磊晶結構的材料不同於基板50；以及使介電層凹陷，使異質磊晶結構自介電層凸起以形成鰭狀物56。在一些實施例中，磊晶成長同質磊晶結構或異質磊晶結構時可臨場摻雜，其可省略之前與之後的佈植，不過亦可一起採用臨場摻雜與佈植摻雜。此外，磊晶成長不同的材料於n型金氧半區與p型金氧半區可具有優勢。在多種實施例中，鰭狀物56之組成可為矽鍺(SixGe1-x，其 中x可介於近似0與100之間)、碳化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用以形成III-V族半導體化合物的可行材料包含但不限於InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP、或類似物。
在第5圖中，適當的井區(未圖示)可形成於鰭狀物56、鰭狀物52、及/或基板50中。在一些實施例中，p型井可形成於第一區50B中，而n型井可形成於第二區50C中。在一些實施例中，p型井與n型井均可形成於第一區50B與第二區50C中。
在不同型態之井區的實施例中，可採用光罩或其他遮罩(未圖示)，以對第一區50B與第二區50C進行不同的佈植步驟。舉例來說，可形成光阻於第一區50B中的鰭狀物56與隔離區54上。圖案化光阻以露出基板50的第二區50C(如p型金氧半區)。光阻的形成方法可為旋轉塗佈技術，而圖案化光阻的方法可採用可接受的光微影技術。當圖案化光阻後，可在第二區50C中進行n型雜質佈植，而光阻可作為遮罩以避免n型雜質佈植至第一區50B(如n型金氧半區)中。n型雜質可為磷、砷、或類似物，其佈植至第二區50C中的濃度小於或等於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植後可移除光阻，比如以可接受的灰化製程移除。
在佈植第二區50C後，可形成光阻於第二區50C中的鰭狀物56與隔離區54上。圖案化光阻以露出基板50的第一區50B(如n型金氧半區)。光阻的形成方法可為旋轉塗佈技術，而圖案化光阻的方法可採用可接受的光微影技術。當圖案化光阻 後，可在第一區50B中進行p型雜質佈植，而光阻可作為遮罩以避免p型雜質佈植至第二區50C(如p型金氧半區)中。p型雜質可為硼、BF2、或類似物，其佈植至第一區50B中的濃度小於或等於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植後可移除光阻，比如以可接受的灰化製程移除。
在佈植第一區50B與第二區50C後，可進行回火以活化佈植的p型及/或n型雜質。在一些實施例中，在磊晶成長鰭狀物的材料時即可進行臨場摻雜，以省略佈植製程。不過亦可一起採用臨場摻雜與佈植摻雜。
在第6圖中，形成虛置介電層58於鰭狀物56上。舉例來說，虛置介電層58可為氧化矽、氮化矽、上述之組合、或類似物，其形成方法依據可接受的技術進行沉積或熱成長。虛置閘極層60形成於虛置介電層58上，而遮罩層62形成於虛置閘極層60上。虛置閘極層60可沉積於虛置介電層58上，接著進行平坦化步驟如化學機械研磨。遮罩層62可沉積於虛置閘極層60上。虛置閘極層60可為導電材料，比如多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、與金屬。在一實施例中，可沉積非晶矽後進行再結晶步驟，以形成多晶矽。虛置閘極層60的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或其他用於沉積導電材料之已知技術。虛置閘極層60之組成可為其他材料，比如與隔離區具有高蝕刻選擇性的材料。舉例來說，遮罩層62可包含SiN、SiON、或類似物。在此例中，單一的虛置閘極層60與單一的遮罩層62橫越第一區50B與第二區50C。在一些實施例中，不同的虛置閘極層可分別形成於第一 區50B與第二區50C中，而不同的遮罩層可分別形成於第一區50B與第二區50C中。
在第7A與7B圖中，可採用可接受的光微影與蝕刻技術圖案化遮罩層62，以形成遮罩72。藉由可接受的蝕刻技術，可將遮罩72的圖案轉移至虛置閘極層60與虛置介電層58以形成虛置閘極70。虛置閘極70覆蓋鰭狀物56之個別通道區。虛置閘極70之縱向，亦可實質上垂直於個別磊晶鰭狀物的縱向。
如第7A與7B圖所示，閘極密封間隔物80可形成於虛置閘極70及/或鰭狀物56之露出的表面上。熱氧化或沉積後再非等向蝕刻，可形成閘極密封間隔物80。
在形成閘極密封間隔物80後，進行佈植以形成輕摻雜源極/汲極區。在不同裝置型態的實施例中，與第5圖中所述之佈植類似，可形成遮罩如光阻於第一區50B上，露出第二區50C，並將適當型態(如n型或p型)的雜質佈植至第二區50C中露出的鰭狀物56中。接著可移除遮罩。接著可形成遮罩如光阻於第二區50C上，露出第一區50B，並將適當型態(如n型或p型)的雜質佈植至第一區50B中露出的鰭狀物56中。接著可移除遮罩。n型雜質可為任何前述的n型雜質，而p型雜質可為任何前述的p型雜質。輕摻雜源極/汲極區的雜質濃度可介於約1015cm-3至約1016cm-3之間。可進行回火以活化佈植的雜質。
在第8A與8B圖中，磊晶的源極/汲極區82形成於鰭狀物56中，因此每一虛置閘極70位於相鄰之磊晶的源極/汲極區82之間。在一些實施例中，磊晶的源極/汲極區82可延伸至鰭狀物52中。
在不同的裝置型態之實施例中，不同區域中磊晶的源極/汲極區82可由分開的製程形成。在這些實施例中，第一區50B中磊晶的源極/汲極區82之形成方法可為遮罩第二區50C，並順應性地沉積虛置間隔物層於第一區50B中，再非等向蝕刻虛置間隔物層，以沿著第一區50B中虛置閘極70及/或閘極密封間隔物80之側壁形成虛置閘極間隔物(未圖示)。接著蝕刻第一區50B中磊晶鰭狀物的源極/汲極區，以形成凹陷。第一區50B中磊晶的源極/汲極區82，可磊晶成長於凹陷中。若第一區50B為n型裝置區，則磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於n型鰭狀場效電晶體的材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區82可包含矽、SiC、SiCP、SiP、或類似物。若第一區50B為p型裝置區，則磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體的材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區82可包含SiGe、SiGeB、Ge、GeSn、或類似物。第一區50B中磊晶的源極/汲極區82可具有自鰭狀物56之表面隆起的表面，並可具有晶面。接著移除第一區50B中的虛置閘極間隔物，其移除方法可為蝕刻。此外，亦可移除第二區50C上的遮罩。
在形成磊晶的源極/汲極區82於第一區50B中之後，可形成磊晶的源極/汲極區82於第二區50C中，其形成方法可為遮罩第一區50B，並順應性地沉積虛置間隔物層於第二區50C中，再非等向蝕刻虛置間隔物層，以沿著第二區50C中虛置閘極70及/或閘極密封間隔物80之側壁形成虛置閘極間隔物(未 圖示)。接著蝕刻第二區50C中磊晶鰭狀物的源極/汲極區，以形成凹陷。第二區50C中磊晶的源極/汲極區82，可磊晶成長於凹陷中。第二區50C中磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體或n型鰭狀場效電晶體的材料如前述。第二區50C中磊晶的源極/汲極區82可具有自鰭狀物56之表面隆起的表面，並可具有晶面。接著移除第二區50C中的虛置閘極間隔物，其移除方法可為蝕刻。此外，亦可移除第一區50B上的遮罩。
在第9A與9B圖中，閘極間隔物86形成於閘極密封間隔物80(沿著虛置閘極70之側壁)上。閘極間隔物86的形成方法可為順應性地沉積材料後，非等向蝕刻材料。閘極間隔物86的材料可為氮化矽、SiCN、上述之組合、或類似物。
磊晶的源極/汲極區82及/或磊晶的鰭狀物，可佈植摻質以形成源極/汲極區，其佈植方法與前述形成輕摻雜源極/汲極區之製程類似，之後再進行回火。源極/汲極區的雜質濃度可介於約1019cm-3至約1021cm-3之間。用於源極/汲極區之n型及/或p型的雜質，可為任何前述的雜質。在一些實施例中，可在成長磊晶的源極/汲極區82時進行臨場摻雜。
在第10A與10B圖中，虛置層間介電層88沉積於第9A與9B圖中的結構上。虛置層間介電層88之組成可為介電材料或半導體材料，其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。介電材料可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。半導體材料可包含非 晶矽、矽鍺(SixGe1-x，其中x可介於近似0與100之間)、純鍺、或類似物。此外亦可採用任何可接受的製程形成之其他絕緣或半導體材料。
在第11A與11B圖中，可進行平坦化製程如化學機械研磨，使虛置層間介電層88的上表面與虛置閘極70的上表面齊平。化學機械研磨亦可移除虛置閘極70上的遮罩72。綜上所述，虛置介電層88不會覆蓋虛置閘極70的上表面。
在第12A與12B圖中，以蝕刻步驟移除露出的部份虛置閘極70、閘極密封間隔物80、與直接位於露出的部份虛置閘極70下方的部份虛置介電層58，以形成凹陷94。在一些實施例中，以非等向乾蝕刻製程移除虛置閘極70。舉例來說，蝕刻製程可包含採用反應氣體的乾蝕刻製程，其可選擇性蝕刻虛置閘極70而不蝕刻虛置層間介電層88或閘極間隔物86。每一凹陷94露出個別鰭狀物的通道區。每一通道區位於每一對相鄰之磊晶源極/汲極區82之間。在蝕刻虛置閘極70的移除步驟中，虛置介電層58可作為蝕刻停止層。在移除虛置閘極70後，可移除虛置介電層58與閘極密封間隔物80。
在第13A與13B圖中，形成閘極介電層98與102及閘極100與104作為置換閘極。閘極介電層98與102順應性地沉積於凹陷94中，比如沉積於鰭狀物56之上表面與側壁上、閘極間隔物86之側壁上、以及虛置層間介電層88之上表面上。在一些實施例中，閘極介電層98與102為氧化矽、氮化矽、或上述之多層結構。在一些實施例中，閘極介電層98與102為高介電常數介電材材料，其介電常數可大於約7.0，且可包含鉿、鋁、 鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層98與102的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。
閘極100與104分別沉積於閘極介電層98與102上，並填滿凹陷94的其餘部份。閘極100與104可為含金屬材料如TiN、TaN、TaC、Co、Ru、Al、上述之組合、或上述之多層結構。在閘極100與104填入凹陷94後，可進行平坦化製程如化學機械研磨，以移除超出虛置層間介電層88之上表面的多餘閘極介電層98與102及閘極100與104。保留的閘極100與104及閘極介電層98與102即形成最終鰭狀場效電晶體的置換閘極。
閘極介電層98與102可同時形成，因此兩者之組成可為相同材料。閘極100與104可同時形成，因此兩者之組成可為相同材料。在一些實施例中，可採用不同製程形成閘極介電層98與102，因此兩者之組成可為不同材料。可採用不同製程形成閘極100與104，因此兩者之組成可為不同材料。在以不同製程分別形成閘極介電層(及閘極)時，可採用多種遮罩步驟以遮罩並露出適當區域。
在第14A、14B、與14C圖中，以蝕刻步驟使閘極介電層98與102及閘極100與104凹陷，以形成凹陷110。蝕刻步驟可包含非等向乾蝕刻。舉例來說，蝕刻步驟可包含採用反應氣體的乾蝕刻製程，其可選擇性地蝕刻閘極介電層98與102及閘極100與104，而不蝕刻虛置層間介電層88或閘極間隔物86。
在第15A、15B、與15C圖中，硬遮罩112形成於凹陷110中，並位於閘極介電層98與102及閘極100與104上。硬遮 罩112可在後續的自對準接點蝕刻步驟中保護閘極間隔物86，以確保自對準接點不會造成閘極100與104中的一者以及對應之磊晶源極/汲極區82之間的短路。硬遮罩112之組成可為金屬、金屬氧化物、金屬氮化物、純矽、類似物、或上述之組合。在一些例子中，金屬氧化物與金屬氮化物可為氧化鈦、氧化鉿、氧化鋁、氧化鋯、氮化鋯、類似物、或上述之組合。硬遮罩112的材料組成可確保高膜密度與非揮發性的蝕刻副產物(比如金屬氟化物的蝕刻副產物)。硬遮罩112的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈介電物的製程、類似方法、或上述之組合。在形成硬遮罩112後，可進行化學機械研磨使硬遮罩112、虛置層間介電層88、與閘極間隔物86的上表面齊平。
在第16A、16B、與16C圖中，移除虛置層間介電層88以形成凹陷114。凹陷114露出磊晶的源極/汲極區82。虛置層間介電層88的移除方法可為可接受的蝕刻製程，其可選擇性地移除虛置層間介電層88，而不移除閘極間隔物86或硬遮罩112。
在第17A、17B、與17C圖中，虛置接點材料116形成於凹陷114中。多餘的虛置接點材料116亦可形成於閘極間隔物86與硬遮罩112上。在一些實施例中，在形成虛置接點材料116之前，可先形成襯墊(未圖示)於凹陷114中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。
虛置接點材料116可為旋轉塗佈碳材料。旋轉塗佈碳材料可施加如液體，且其原料可包含元素如碳、氫、氧、氮、 氟、溴、與硫。粗產物的分子量分佈可介於約500至約50000之間。在一些實施例中，粗產物可氧化及/或聚合以增加其分子量。旋轉塗佈碳材料可含有約50%至約95%的碳。上述原料之骨架包含芳環或雜芳環的取代。上述原料可包含苄基碳或苯甲醇；共軛的C=C雙鍵或三鍵；胺、醇、羧酸、或醯胺等官能基。由於旋轉塗佈碳材料施加如液體，其可具有較佳的填隙能力，因此適用於填入較小的接點孔。此外，旋轉塗佈碳材料可包含高沸點的溶劑，其可作為界面活性劑以進一步增加其填隙能力。
在形成虛置接點材料116之後，可採用一或多道烘烤步驟烘烤虛置接點材料116，以改善平坦化速率。烘烤可改善非等向乾蝕刻效率與效能，其可增加後續蝕刻步驟的精確度如後述。虛置接點材料116的平坦化速率與非等向乾蝕刻速率/效能，因烘烤溫度與時間長度而異。烘烤步驟的順序、溫度、與時間長度，將決定烘烤後的虛置接點材料116的平坦化速率與非等向乾蝕刻速率/效能。
在一些實施例中，可在較低溫的第一烘烤步驟與後續較高溫的第二烘烤步驟中硬化虛置接點材料116。第一烘烤步驟的溫度可介於約100℃至約300℃之間，其可重複高達兩次，且每次持續約30秒至約30分鐘之間。第二烘烤步驟的溫度可介於約300℃至約450℃之間，其可重複高達三次，且每次持續約1分鐘至約60分鐘之間。較低的烘烤溫度或較短的烘烤時間會造成較高的平坦化速率，而較高的烘烤溫度或較長的烘烤時間會造成較低的平坦化速率。在第一次烘烤步驟與第二次烘 烤步驟中，可將虛置接點材料116暴露至大氣下烘烤，或者暴露至含氧、氮、臭氧、氫、氬、或上述之組合的氛圍下烘烤。在一例中，虛置接點材料116可於約180℃下烘烤約1分鐘，接著於約350℃下烘烤約15分鐘，以達約1200Å/分鐘的平坦化速率。在另一例中，虛置接點材料116可於約180℃下烘烤約1分鐘，接著於360℃下烘烤約15分鐘，以達約300Å/分鐘的平坦化速率。
在一些實施例中，可採用較高溫的單一烘烤步驟硬化虛置接點材料116。舉例來說，單一烘烤步驟可與前述之第二烘烤步驟類似。在一例中，虛置接點材料116可於約346℃至約348℃下烘烤約15分鐘，以達約1000Å/分鐘至約2000Å/分鐘的平坦化速率。
第一區50B與第二區50C可為部份的晶圓，其上形成有多個半導體裝置。在烘烤時可改變虛置接點材料116的平坦化速率至不同速率，端視晶圓上的虛置接點材料116之位置而定。一例之晶圓半徑為146mm，其中心區域包含晶圓內部之120mm，而其邊緣區包含晶圓外側之26mm。晶圓邊緣處的旋轉塗佈碳材料於烘烤後之平坦化速率，比晶圓中心中的旋轉塗佈碳材料於烘烤後之平坦化速率高。上述平坦化速率的差異，與晶圓之平坦化速率的平均值差異為三個標準差，即平坦化速率的差異高達數千Å/分鐘。如此一來，一致地加熱晶圓會造成整個晶圓之平坦化速率不一致。藉由一或多道烘烤步驟，可不一致的加熱晶圓，比如分別加熱晶圓的邊緣與中心至不同溫度。不一致的加熱方法可採用加熱板，以提供多個加熱區域。 在一些實施例中，晶圓之邊緣與中心在烘烤時的溫度差異可為約10℃。採用多區域加熱板，可不一致的加熱晶圓，使整個晶圓的平坦化速率較一致。多區域加熱板可安裝於Tokyo Electron CLEAN TRACK ACT 12或Tokyo Electron CLEAN TRACK LITHIUS Pro中。
在第18A、18B、與18C圖中，平坦化虛置接點材料116以露出閘極間隔物86與硬遮罩112的上表面。如此一來，只有凹陷114中的虛置接點材料116保留於平坦化步驟後。在旋轉塗佈於烘烤後，虛置接點材料116可能不具有所需的平坦化速率。如此一來，一些實施例在平坦化步驟之前及/或之後，可視情況(非必要)地在爐管中回火虛置接點材料116，以改變其平坦化速率。
在平坦化步驟前，可視情況(非必要)進行第一爐管回火。在第一爐管回火中，加熱虛置接點材料116至更高溫度。第一爐管回火的溫度可介於約300℃至約500℃之間，且可歷時約5分鐘至約2小時之間。在第一爐管回火時，虛置接點材料116可暴露至包含氮、氧、氫、氬、或上述之組合的氛圍，比如氮/氫、氮/氧、或氧/氫。較高的回火溫度或較長的回火時間，可讓虛置接點材料116具有較低的平坦化速率與較高的非等向蝕刻效能。接續此例，當虛置接點材料116於約180℃下烘烤約1分鐘，接著於約350℃下烘烤約15分鐘，接著虛置接點材料116可在爐管中回火至約450℃。在第一例中，回火可進行約10分鐘，使虛置接點材料116的平坦化速率由約1200Å/分鐘下降至約1000Å/分鐘。在第二例中，回火可進行約60分鐘，使虛置接 點材料116的平坦化速率由約1200Å/分鐘下降至約500Å/分鐘。雖然回火可降低虛置接點材料116的平坦化速率，其可增加其乾蝕刻效能，在非等向蝕刻時產生較銳利的角度、具有較佳的蝕刻選擇性、以及較快的蝕刻速率。
在視情況的第一爐管回火後，可平坦化虛置接點材料116。平坦化步驟可為化學機械研磨製程，其具有多種參數。烘烤步驟、視情況進行的回火步驟、與化學機械研磨參數的組合，可讓虛置接點材料116其最後的平坦化速率介於約100Å/分鐘至約3000Å/分鐘之間。在一些實施例中，化學機械研磨的向下壓力可介於約0.5psi至約3psi之間，且其研磨盤的旋轉速率可介於約30rpm至約110rpm之間。可採用不同漿料型態與流速。在一些實施例中，漿料可為氧化矽、氧化鋁、或氧化鈰為主的膠體，且其分佈於研磨盤上的流速可介於約50mL/分鐘至約500mL/分鐘之間。在一些實施例中，可在形成並烘烤虛置接點材料116之前，先形成化學機械研磨停止層(未圖示)。在這些實施例中，化學機械研磨停止層的移除速率，與旋轉塗佈碳材料的移除速率之間的選擇性可大於10。化學機械研磨停止層之組成可為矽、氮化矽、碳化矽、碳氧化矽、氮氧化矽、或氧化矽，且其厚度可介於約10Å至約500Å之間。
在平坦化虛置接點材料116後，可視情況(非必要)進行第二爐管回火。第二爐管回火可與第一爐管回火類似或不同。第二爐管回火可最佳化虛置接點材料116的最終品質。第二爐管回火可增加虛置接點材料116的密度，其可保護虛置接點材料116免於後續沉積步驟(如化學氣相沉積)中的電漿損 傷。此外，第二爐管回火亦可增加虛置接點材料116的蝕刻選擇性。
雖然特定的烘烤與回火溫度與時間已揭露如上，但應理解亦可採用其他回火溫度與時間。烘烤步驟的任何組合，以及視情況進行的回火步驟，亦可達到虛置接點材料116所需的平坦化速率。
在第19A、19B、與19C圖中，以三層微影製程將用於置換接點之圖案，轉移至虛置接點材料116。在三層微影製程中，形成置換接點圖案於虛置接點材料116上。置換接點圖案包含底抗反射塗層118、中間硬遮罩層120、與頂光阻層122。頂光阻層122的圖案化方法可採用任何合適的光微影技術。舉例來說，可形成光罩(未圖示)於頂光阻層上，接著以射線束如紫外線或準分子雷射(如來自氟化氪準分子雷射的248nm射線束、來自氟化氬準分子雷射之193nm射線束、或來自F2準分子雷射的157nm射線束)曝光頂光阻層。頂光阻層的曝光方法可採用浸潤式微影系統，以增加解析度並降低最小間距。可進行烘烤或硬化步驟以硬化頂光阻層122，並可採用顯影液移除曝光(或未曝光)的部份頂光阻層122，端視光阻為正型或負型。在圖案化頂光阻層122後，可進行修整製程以縮小頂光阻層122的寬度。在一實施例中，修整製程為非等向電漿蝕刻製程，其製程氣體包含氧、二氧化碳、氮/氫、氫、類似物、上述之組合、或適於修整光阻的任何其他氣體。在修整製程後，可圖案化中間硬遮罩120與底抗反射塗層118，以保留第19A、19B、與19C圖中的置換接點圖案。由於虛置接點材料116為具有熱預算的 旋轉塗佈碳，當其暴露至形成中間硬遮罩層120的較高溫度時，可承受此較高溫度。
在第19A、19B、與19C圖中，虛置接點材料116的圖案化方法採用虛置接點圖案作為遮罩，以形成開口124。在圖案化步驟後，虛置接點材料116保留於磊晶的源極/汲極區82上，且開口124露出未覆蓋部份鰭狀物56之個別通道區的閘極100與104。在第19A圖的實施例中，開口124露出一些磊晶的源極/汲極區82，而未露除其他磊晶的源極/汲極區82。應理解的是可形成任何圖案。
圖案化虛置接點材料116以形成開口124的步驟，可採用選擇性蝕刻虛置接點材料116的乾蝕刻製程。烘烤步驟、視情況進行的回火步驟、以及蝕刻參數的組合，可讓虛置接點材料116的最終乾蝕刻率介於約200Å/分鐘至約3000Å/分鐘之間。在一些實施例中，乾蝕刻可採用蝕刻氣體如氧、二氧化硫、氮、氫、或上述之組合如氧/二氧化硫(或氮/氫)，且其施加流速可介於約5mL/分鐘至約1000mL/分鐘之間。在這些實施例中，蝕刻的氣體壓力可介於約1mTorr至約100mTorr之間，源功率可介於約200W至約5000W之間，偏功率介於約0W至約500W之間，且溫度介於約10℃至約80℃之間。
在第20A、20B、與20C圖中，形成層間介電層126於開口124中。層間介電層126之組成可為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼之磷矽酸鹽玻璃、未摻雜之矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。 此外亦可採用任何可接受的製程形成的其他絕緣材料。
在第21A、21B、與21C圖中，移除虛置接點材料116、形成開口128、並露出磊晶的源極/汲極區82。開口128的形成方法，可與形成開口124之乾蝕刻製程類似。
如第20A與21A圖所示，層間介電層126形成於相鄰的鰭狀物52之間。舉例來說，層間介電層126可形成於作為p型裝置的鰭狀物52與作為n型裝置的鰭狀物52之間。層間介電層126亦可視情況(非必要)地形成於一些磊晶的源極/汲極區82上。舉例來說，在形成動態隨機存取記憶裝置的實施例中，層間介電層126可覆蓋鰭狀物52之一些磊晶的源極/汲極區82，而開口128可露出一些磊晶的源極/汲極區82。在一些實施例中，層間介電層126可只形成於相鄰的鰭狀物52之間，而開口128可露出所有的源極/汲極區82。
在第22A、22B、與22C圖中，形成置換接點130於開口128中。襯墊(如擴散阻障層、黏著層、或類似物)與導電材料，可形成於開口128中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自層間介電層126之表面移除多餘材料。保留的襯墊與導電材料，即形成開口128中的置換接點130。可進行回火製程，以形成矽化物於磊晶的源極/汲極區82與置換接點130之間的界面。置換接點130電性耦接至磊晶的源極/汲極區82。接著可形成閘極接點穿過硬遮罩112，以物理接觸及/或電性接觸閘極100與104。
實施例可達下述優點。由於旋轉塗佈碳的虛置接點材料在旋轉塗佈時為液體，其填隙能力適用於具有小接點孔的裝置。實施例的旋轉塗佈碳材料其熱預算大於約400℃，在後續形成遮罩層時可維持其材料。藉由烘烤與回火步驟，可控制實施例的旋轉塗佈碳材料其平坦化與蝕刻速率。最後，實施例的旋轉塗佈碳材料可具有非等向乾蝕刻的高效能，在一些乾蝕刻製程中可產生大於約88°的垂直角度。
在一實施例中，方法包括形成凹陷以露出晶圓上的多個半導體鰭狀物；形成虛置接點材料於凹陷中，且虛置接點材料含碳；以一或多道烘烤步驟硬化虛置接點材料，且烘烤步驟硬化虛置接點材料；將虛置接點材料的第一部份置換為層間介電物；以及將虛置接點材料的第二部份置換為多個接點，且接點電性耦接至半導體鰭狀物的源極/汲極區。
在一些實施例中，上述方法硬化虛置接點材料之步驟包括：以第一溫度加熱虛置接點材料，其歷時第一時間。
在一些實施例中，上述方法硬化虛置接點材料之步驟更包括：在第一時間後以第二溫度加熱虛置接點材料，其歷時第二時間，且第二溫度大於第一溫度。
在一些實施例中，上述方法之第一溫度小於約300℃，而第二溫度大於約300℃。
在一些實施例中，上述方法之第一時間介於約30秒至約30分鐘之間，而第二時間介於約1分鐘至約60分鐘之間。
在一些實施例中，上述方法加熱虛置接點材料之步驟包括加熱晶圓邊緣的溫度高於加熱晶圓中心的溫度。
在一些實施例中，上述方法加熱晶圓邊緣的溫度比加熱晶圓中心的溫度高約10℃。
在一些實施例中，上述方法採用多區域加熱板使加熱晶圓邊緣的溫度高於加熱晶圓中心的溫度。
在一些實施例中，上述方法更包括：在形成虛置接點材料之前，先形成遮罩於半導體鰭狀物的通道區上；以及平坦化虛置接點材料，以露出遮罩的上表面。
在一些實施例中，上述方法更包括：在平坦化虛置接點材料之前，先以第一回火步驟回火虛置接點材料，以降低虛置接點材料的平坦化速率。
在一些實施例中，上述方法更包括在平坦化虛置接點材料之後，以第二回火步驟回火虛置接點材料，以進一步降低虛置接點材料的平坦化速率。
在一實施例中，方法包括形成虛置層間介電物以與金屬閘極相鄰，且虛置層間介電物與金屬閘極覆蓋第一半導體鰭狀物與第二半導體鰭狀物；使金屬閘極凹陷以形成第一凹陷；形成遮罩層於第一凹陷中及金屬閘極上；移除虛置層間介電物以形成第二凹陷；旋轉塗佈碳塗層於遮罩層上及第二凹陷中；硬化碳塗層以增加碳塗層的平坦化速率與蝕刻速率；平坦化碳塗層以露出遮罩層的上表面及第二凹陷中的碳塗層之上表面；將碳塗層的第一部份置換為層間介電物；以及將碳塗層的第二部份置換為接點，且接點電性耦接至第一半導體鰭狀物與第二半導體鰭狀物的源極/汲極區。
在一些實施例中，上述方法將碳塗層的第一部份 置換為層間介電物之步驟包括：以乾蝕刻製程蝕刻碳塗層，以形成第三凹陷於碳塗層中；以及沉積層間介電物於第三凹陷中。
在一些實施例中，上述方法將碳塗層的第二部份置換為接點之步驟包括：以乾蝕刻製程蝕刻碳塗層，以形成第四凹陷於碳塗層中；以及沉積導電材料於第四凹陷中。
在一些實施例中，上述方法之層間介電物位於第一半導體鰭狀物與第二半導體鰭狀物之間。
在一些實施例中，上述方法之層間介電物位於第一半導體鰭狀物或第二半導體鰭狀物之源極/汲極區的至少一者上。
在一實施例中，方法包括：形成虛置層間介電物於多個半導體鰭狀物上；將虛置層間介電物置換為旋轉塗佈碳材料；以置換接點圖案圖案化旋轉塗佈碳材料，且圖案化步驟包含以乾蝕刻蝕刻凹陷於旋轉塗佈碳材料中；以及形成置換接點於凹陷中，且置換接點耦接至半導體鰭狀物之源極/汲極區。
在一些實施例中，上述方法之旋轉塗佈碳材料含有約50%至約95%的碳。
在一些實施例中，上述方法之旋轉塗佈碳材料具有芳環或雜芳環的骨架。
在一些實施例中，上述方法之旋轉塗佈碳材料包含苄基碳或苯甲醇；係共軛的C=C雙鍵或三鍵；且來自胺、醇、羧酸、或醯胺官能基。
上述實施例之特徵有利於本技術領域中具有通常 知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置的形成方法，包括：形成一凹陷，以露出一晶圓上的多個半導體鰭狀物；形成一虛置接點材料於該凹陷中，且該虛置接點材料含碳；以一或多道烘烤步驟硬化該虛置接點材料，且該或該些烘烤步驟硬化該虛置接點材料；將該虛置接點材料的第一部份置換為一層間介電物；以及將該虛置接點材料的第二部份置換為多個接點，且該些接點電性耦接至該些半導體鰭狀物的源極/汲極區。
TW106108286A 2016-09-14 2017-03-14 半導體裝置的形成方法 TW201812923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/264,718 US9812358B1 (en) 2016-09-14 2016-09-14 FinFET structures and methods of forming the same
US15/264,718 2016-09-14

Publications (1)

Publication Number Publication Date
TW201812923A true TW201812923A (zh) 2018-04-01

Family

ID=60189615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108286A TW201812923A (zh) 2016-09-14 2017-03-14 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US9812358B1 (zh)
CN (1) CN107818919A (zh)
TW (1) TW201812923A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276690B2 (en) 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10832965B2 (en) * 2018-01-11 2020-11-10 Globalfoundries Inc. Fin reveal forming STI regions having convex shape between fins
US11101366B2 (en) * 2018-07-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Remote plasma oxide layer
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US10686033B2 (en) * 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10692775B2 (en) 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US11257932B2 (en) * 2020-01-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
TWI770956B (zh) * 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 半導體裝置與其製作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9287138B2 (en) * 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9536980B1 (en) * 2015-07-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming same
US9870953B2 (en) * 2015-10-26 2018-01-16 International Business Machines Corporation System on chip material co-integration

Also Published As

Publication number Publication date
US9812358B1 (en) 2017-11-07
CN107818919A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
US12300696B2 (en) Semiconductor devices having fins and multiple isolation regions
TWI763092B (zh) 半導體裝置及其形成方法
TWI755379B (zh) 鰭狀場效電晶體結構與其形成方法
US11121039B2 (en) FinFET structures and methods of forming the same
TW201812923A (zh) 半導體裝置的形成方法
CN110957259A (zh) 半导体装置的形成方法
TWI697052B (zh) 半導體裝置及其製造方法
TWI685031B (zh) 電晶體及其形成方法
TWI725557B (zh) 半導體裝置的製造方法
TW201824369A (zh) 半導體裝置的形成方法
CN108630691B (zh) 三维存储器及其制造方法
US20220384270A1 (en) Semiconductor Device and Method
US20240387548A1 (en) Fin field-effect transistor and method of forming the same
CN110571194A (zh) 半导体器件的制造方法
TW202238681A (zh) 半導體裝置的形成方法
CN111415907A (zh) 非晶硅结构的制造方法
TWI907709B (zh) 半導體裝置的製作方法
US20230154762A1 (en) Semiconductor Device and Method of Forming the Same
TW202221772A (zh) 填充結構及其製造方法
TW202145351A (zh) 半導體元件的製造方法
CN108155148A (zh) 半导体结构的形成方法