[go: up one dir, main page]

CN107818919A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN107818919A
CN107818919A CN201710203359.2A CN201710203359A CN107818919A CN 107818919 A CN107818919 A CN 107818919A CN 201710203359 A CN201710203359 A CN 201710203359A CN 107818919 A CN107818919 A CN 107818919A
Authority
CN
China
Prior art keywords
dummy
region
contact material
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710203359.2A
Other languages
English (en)
Inventor
黄彦钧
陈婷婷
苏煜中
聂菱甫
苏品全
蔡腾群
黄泰钧
郑雅如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107818919A publication Critical patent/CN107818919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W20/069—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H10P14/6342—
    • H10P14/6529—
    • H10P14/683—
    • H10P50/283—
    • H10P50/73—
    • H10P95/062—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本公开实施例公开一种半导体装置的形成方法，具体为一种鳍状场效晶体管结构与其形成方法。在一方法中，形成凹陷露出晶片上的多个半导体鳍状物。虚置接点材料形成于凹陷中。虚置接点材料含碳。以一或多道烘烤步骤硬化虚置接点材料。一或多道烘烤步骤可硬化虚置接点材料。将虚置接点材料的第一部分置换为层间介电层。将虚置接点材料的第二部分置换为多个接点。接点电性耦接至半导体鳍状物的源极/漏极区。

Description

半导体装置的形成方法
技术领域
本公开实施例涉及半导体装置的形成方法，尤其涉及虚置接点材料的处理步骤。
背景技术
半导体装置用于大量的电子装置中，比如电脑、手机、与其他装置。半导体装置包含集成电路，其形成于半导体晶片上的方法可为沉积多种材料的薄膜于半导体晶片上，并图案化材料的薄膜以形成集成电路。集成电路包含场效晶体管如金氧半晶体管。
半导体产业的目标之一为持续缩小个别场效晶体管的尺寸并增加个别场效晶体管的速度。为达到这些目标，已研究并实施鳍状场效晶体管或多栅极晶体管。然而随着鳍状场效晶体管的新装置结构与持续缩小，发现新的挑战。
发明内容
本公开一实施例提供的半导体装置的形成方法，包括形成凹陷以露出晶片上的多个半导体鳍状物；形成虚置接点材料于凹陷中，且虚置接点材料含碳；以一或多道烘烤步骤硬化虚置接点材料，且烘烤步骤硬化虚置接点材料；将虚置接点材料的第一部分置换为层间介电物；以及将虚置接点材料的第二部分置换为多个接点，且接点电性耦接至半导体鳍状物的源极/漏极区。
附图说明
图1是一例中，鳍状场效晶体管的三维图。
图2至图6、图7A至图7B、图8A至图8B、图9A至图9B、图10A至图10B、图11A至图11B、图12A至图12B、图13A至图13B、图14A至图14C、图15A至图15C、图16A至图16C、图17A至图17C、图18A至图18C、图19A至图19C、图20A至图20C、图21A至图21C、与图22A至图22C是一些实施例中，鳍状场效晶体管于制程的中间阶段的剖视图与三维图。
其中，附图标记说明如下：
A-A、B-B、C-C 剖线
30 鳍状场效晶体管
32、50 基板
34、54 隔离区
36、52、56 鳍状物
38 栅极介电物
40 栅极
42、44 源极/漏极区
50B 第一区
50C 第二区
58 虚置介电层
60 虚置栅极层
62 遮罩层
70 虚置栅极
72 遮罩
80 栅极密封间隔物
82 磊晶的源极/漏极区
86 栅极间隔物
88 虚置层间介电层
94、110、114 凹陷
98、102 栅极介电层
100、104 栅极
112 硬遮罩
116 虚置接点材料
118 底抗反射涂层
120 中间硬遮罩层
122 顶光致抗蚀剂层
124、128 开口
126 层间介电层
130 置换接点
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号及/或符号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号及/或符号的单元之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”或类似用语可用于简化说明某一元件与另一元件在附图中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于附图方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明附图中的方向。
多种实施例提供鳍状场效晶体管与其形成方法。特别的是，用于鳍状场效晶体管的导电接点的形成方法，采用置换接点技术。置换接点的形成方法为形成虚置接点，接着将虚置接点置换为导电接点。虚置接点的形成方法可经由三层微影，将置换接点图案转移至虚置接点材料。上述方法可包含图案化虚置接点材料上的含硅硬遮罩层，接着形成光致抗蚀剂顶层于含硅硬遮罩层上。在后续制程步骤中，可采用干蚀刻制程移除部分的虚置接点，并可形成层间介电层围绕保留的虚置接点。随着半导体装置的尺寸持续缩小，用于半导体装置的接点孔尺寸亦缩小。随着接点孔的尺寸与深宽比缩小，以干蚀刻移除虚置接点越来越难。实施例中的虚置接点材料可改善填隙能力，可承受形成硬遮罩层所需的高温，可具有较高的化学机械研磨移除速率，且具有改良的非等向干蚀刻效能。特别的是，实施例的虚置接点组成可为旋转涂布碳的涂布材料，其填隙能力适用于尺寸小于约7nm的装置，其热预算大于约400℃，其化学机械研磨的移除速率大于约/分钟，且非等向干蚀刻的垂直角度大于约88°。下述一些实施例的场效晶体管其形成方法，采用栅极后制制程。本技术领域中技术人员应理解，其他改良的实施属于其他实施例的范畴。虽然下述实施例的方法以特定顺序进行步骤，但其他实施例的方法 可用任何合理的顺序进行步骤，且可比下述方法包含较少或较多步骤。
图1是一例中，鳍状场效晶体管30的三维图。鳍状场效晶体管30包含鳍状物36于基板32上。基板32包含隔离区34，且鳍状物36自相邻的隔离区34之间向上凸起。栅极介电物38沿着鳍状物36的侧壁形成，并位于鳍状物36的上表面上。栅极40位于栅极介电物38上。源极/漏极区42与44相对于栅极介电物38与栅极40，分别位于鳍状物36的相反两侧中。图1还包含后续附图对应的剖面。剖线A-A横越鳍状场效晶体管30的通道、栅极介电物38、与栅极40。剖线B-B垂直于剖线A-A且沿着鳍状物36的长轴方向，比如源极/漏极区42与44之间的电流方向。
图2至图22C是一些实施例中，形成鳍状场效晶体管的制程的中间阶段其剖视图与三维图。图2至图6沿着图1的剖线A-A，除了具有多个鳍状场效晶体管。在图7A至图13B中，图号中具有“A”的附图是表示沿着图1中的剖线A-A，而图号中具有“B”的附图是表示沿着图1中的剖线B-B。在第14A至22C图中，图号中具有“A”的附图为三维图，图号中具有“B”的附图是表示沿着三维图中的剖线B-B，而图号中具有“C”的附图是表示沿着三维图中的剖线C-C。
在图2中，形成基板50。基板50可为半导体基板如基体半导体、绝缘层上半导体基板或类似物，其可掺杂(掺杂p型或n型掺质)或未掺杂。基板50可为晶片如硅晶片。一般而言，绝缘层上半导体基板为半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层或类似物。绝缘层可提供于基板上，且基板通常为硅基板或玻璃基板。亦可采用其他基板如多层或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、半导体合金(如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或上述的组合。
基板50具有第一区50B与第二区50C。第一区50B可用以形成n型装置如n型金氧半晶体管(比如n型鳍状场效晶体管)。第二区50C可用以形成p型装置如p型金氧半晶体管(比如p型鳍状场效晶体管)。在一些实施例中，第一区50B与第二区50C用于形成相同型态的装置，比如均用于n型装置(或p型装置)。
在图3与图4中，形成鳍状物52，并形成隔离区54于相邻的鳍状物52之间。在图3中，鳍状物52为形成于基板50中的半导体带。在一些实施例中，可蚀刻沟槽至基板50中以形成鳍状物52。上述蚀刻可为任何可接受的蚀刻制程，比如反应性离子蚀刻、中子束蚀刻、类似方法或上述的组合。上述蚀刻可为非等向。
在图4中，绝缘材料形成于相邻的鳍状物52之间，以定义隔离区54。绝缘材料的组成可为氧化物如氧化硅、氮化物、类似物或上述的组合，其形成方法可为高密度等离子体化学气相沉积、可流动化学气相沉积、类似方法或上述的组合。可流动化学气相沉积是于远端等离子体系统中沉积化学器相沉积为主的材料，之后硬化沉积物使其转变为另一材料如氧化物。此外亦可采用任何可接受的制程，形成其他绝缘材料。在例示性的实施例中，绝缘材料54为可流动化学气相沉积形成的氧化硅。在形成绝缘材料后，可进行回火制程。绝缘材料亦可称作隔离区54。在图4中，可采用平坦化制程如化学机械研磨，移除任何多余的绝缘材料，使隔离区54的上表面与鳍状物52的上表面齐平。
在图5中，使隔离区54凹陷以形成浅沟槽隔离区。隔离区54凹陷后，第一区50B与第二区50C中的鳍状物56自相邻的隔离区54之间凸起。此外，隔离区54可具有附图的平坦上表面、凸起的上表面、凹陷的上表面(如碟状)或上述的组合。经由适当的蚀刻，隔离区54可具有平坦、凸起及/或凹陷的上表面。隔离区54的凹陷方法可采用可接受的蚀刻制程，其择以对应隔离区54的材料。举例来说，可采用蚀刻、Applied Materials的SICONI工具或稀氢氟酸移除化学氧化物。
本技术领域中技术人员应理解图2至图5的制程仅为可形成鳍状物56的一例。在一些实施例中，介电层可形成于基板50的上表面上；蚀刻穿过介电层以形成沟槽；磊晶成长同质磊晶结构于沟槽中；以及使介电层凹陷，让同质磊晶结构自介电层凸起以形成鳍状物。在一些实施例中，可采用异质磊晶结构作为鳍状物52。举例来说，可让图4中的鳍状物52凹陷，并磊晶成长不同于鳍状物52的材料于凹陷处。在其他实施例中，可形成介电层于基板50的上表面上；蚀刻穿过介电层以形成沟槽；磊晶成长异质磊晶结构于沟槽中，且异质磊晶结构的材料不同于基板50；以及使介电层凹陷，使异质磊晶 结构自介电层凸起以形成鳍状物56。在一些实施例中，磊晶成长同质磊晶结构或异质磊晶结构时可临场掺杂，其可省略之前与之后的布植，不过亦可一起采用临场掺杂与布植掺杂。此外，磊晶成长不同的材料于n型金氧半区与p型金氧半区可具有优势。在多种实施例中，鳍状物56的组成可为硅锗(SixGe1-x，其中x可介于近似0与100之间)、碳化硅、纯或实质上纯锗、III-V族半导体化合物、II-VI族半导体化合物或类似物。举例来说，用以形成III-V族半导体化合物的可行材料包含但不限于InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP或类似物。
在图5中，适当的井区(未附图)可形成于鳍状物56、鳍状物52及/或基板50中。在一些实施例中，p型井可形成于第一区50B中，而n型井可形成于第二区50C中。在一些实施例中，p型井与n型井均可形成于第一区50B与第二区50C中。
在不同型态的井区的实施例中，可采用掩模或其他遮罩(未附图)，以对第一区50B与第二区50C进行不同的布植步骤。举例来说，可形成光致抗蚀剂于第一区50B中的鳍状物56与隔离区54上。图案化光致抗蚀剂以露出基板50的第二区50C(如p型金氧半区)。光致抗蚀剂的形成方法可为旋转涂布技术，而图案化光致抗蚀剂的方法可采用可接受的光微影技术。当图案化光致抗蚀剂后，可在第二区50C中进行n型杂质布植，而光致抗蚀剂可作为遮罩以避免n型杂质布植至第一区50B(如n型金氧半区)中。n型杂质可为磷、砷或类似物，其布植至第二区50C中的浓度小于或等于1018cm-3，比如介于约1017cm-3至约1018cm-3之间。在布植后可移除光致抗蚀剂，比如以可接受的灰化制程移除。
在布植第二区50C后，可形成光致抗蚀剂于第二区50C中的鳍状物56与隔离区54上。图案化光致抗蚀剂以露出基板50的第一区50B(如n型金氧半区)。光致抗蚀剂的形成方法可为旋转涂布技术，而图案化光致抗蚀剂的方法可采用可接受的光微影技术。当图案化光致抗蚀剂后，可在第一区50B中进行p型杂质布植，而光致抗蚀剂可作为遮罩以避免p型杂质布植至第二区50C(如p型金氧半区)中。p型杂质可为硼、BF2或类似物，其布植至第一区50B中的浓度小于或等于1018cm-3，比如介于约1017cm-3至约1018cm-3之间。在布植后可移除光致抗蚀剂，比如以可接受的灰化制程移除。
在布植第一区50B与第二区50C后，可进行回火以活化布植的p型及/或n型杂质。在一些实施例中，在磊晶成长鳍状物的材料时即可进行临场掺杂，以省略布植制程。不过亦可一起采用临场掺杂与布植掺杂。
在图6中，形成虚置介电层58于鳍状物56上。举例来说，虚置介电层58可为氧化硅、氮化硅、上述的组合或类似物，其形成方法依据可接受的技术进行沉积或热成长。虚置栅极层60形成于虚置介电层58上，而遮罩层62形成于虚置栅极层60上。虚置栅极层60可沉积于虚置介电层58上，接着进行平坦化步骤如化学机械研磨。遮罩层62可沉积于虚置栅极层60上。虚置栅极层60可为导电材料，比如多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、与金属。在一实施例中，可沉积非晶硅后进行再结晶步骤，以形成多晶硅。虚置栅极层60的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积或其他用于沉积导电材料的已知技术。虚置栅极层60的组成可为其他材料，比如与隔离区具有高蚀刻选择性的材料。举例来说，遮罩层62可包含SiN、SiON或类似物。在此例中，单一的虚置栅极层60与单一的遮罩层62横越第一区50B与第二区50C。在一些实施例中，不同的虚置栅极层可分别形成于第一区50B与第二区50C中，而不同的遮罩层可分别形成于第一区50B与第二区50C中。
在图7A与图7B中，可采用可接受的光微影与蚀刻技术图案化遮罩层62，以形成遮罩72。通过可接受的蚀刻技术，可将遮罩72的图案转移至虚置栅极层60与虚置介电层58以形成虚置栅极70。虚置栅极70覆盖鳍状物56的个别通道区。虚置栅极70的纵向，亦可实质上垂直于个别磊晶鳍状物的纵向。
如图7A与图7B所示，栅极密封间隔物80可形成于虚置栅极70及/或鳍状物56的露出的表面上。热氧化或沉积后再非等向蚀刻，可形成栅极密封间隔物80。
在形成栅极密封间隔物80后，进行布植以形成轻掺杂源极/漏极区。在不同装置型态的实施例中，与图5中所述的布植类似，可形成遮罩如光致抗蚀剂于第一区50B上，露出第二区50C，并将适当型态(如n型或p型)的杂质布植至第二区50C中露出的鳍状物56中。接着可移除遮罩。接着可形成遮罩如光致抗蚀剂于第二区50C上，露出第一区50B，并将适当型态(如n型 或p型)的杂质布植至第一区50B中露出的鳍状物56中。接着可移除遮罩。n型杂质可为任何前述的n型杂质，而p型杂质可为任何前述的p型杂质。轻掺杂源极/漏极区的杂质浓度可介于约1015cm-3至约1016cm-3之间。可进行回火以活化布植的杂质。
在图8A与图8B中，磊晶的源极/漏极区82形成于鳍状物56中，因此每一虚置栅极70位于相邻的磊晶的源极/漏极区82之间。在一些实施例中，磊晶的源极/漏极区82可延伸至鳍状物52中。
在不同的装置型态的实施例中，不同区域中磊晶的源极/漏极区82可由分开的制程形成。在这些实施例中，第一区50B中磊晶的源极/漏极区82的形成方法可为遮罩第二区50C，并顺应性地沉积虚置间隔物层于第一区50B中，再非等向蚀刻虚置间隔物层，以沿着第一区50B中虚置栅极70及/或栅极密封间隔物80的侧壁形成虚置栅极间隔物(未附图)。接着蚀刻第一区50B中磊晶鳍状物的源极/漏极区，以形成凹陷。第一区50B中磊晶的源极/漏极区82，可磊晶成长于凹陷中。若第一区50B为n型装置区，则磊晶的源极/漏极区82可包含任何可接受的材料，比如适用于n型鳍状场效晶体管的材料。举例来说，若鳍状物56为硅，则磊晶的源极/漏极区82可包含硅、SiC、SiCP、SiP或类似物。若第一区50B为p型装置区，则磊晶的源极/漏极区82可包含任何可接受的材料，比如适用于p型鳍状场效晶体管的材料。举例来说，若鳍状物56为硅，则磊晶的源极/漏极区82可包含SiGe、SiGeB、Ge、GeSn或类似物。第一区50B中磊晶的源极/漏极区82可具有自鳍状物56的表面隆起的表面，并可具有晶面。接着移除第一区50B中的虚置栅极间隔物，其移除方法可为蚀刻。此外，亦可移除第二区50C上的遮罩。
在形成磊晶的源极/漏极区82于第一区50B中之后，可形成磊晶的源极/漏极区82于第二区50C中，其形成方法可为遮罩第一区50B，并顺应性地沉积虚置间隔物层于第二区50C中，再非等向蚀刻虚置间隔物层，以沿着第二区50C中虚置栅极70及/或栅极密封间隔物80的侧壁形成虚置栅极间隔物(未附图)。接着蚀刻第二区50C中磊晶鳍状物的源极/漏极区，以形成凹陷。第二区50C中磊晶的源极/漏极区82，可磊晶成长于凹陷中。第二区50C中磊晶的源极/漏极区82可包含任何可接受的材料，比如适用于p型鳍状场效晶体管或n型鳍状场效晶体管的材料如前述。第二区50C中磊晶的源极/漏极 区82可具有自鳍状物56的表面隆起的表面，并可具有晶面。接着移除第二区50C中的虚置栅极间隔物，其移除方法可为蚀刻。此外，亦可移除第一区50B上的遮罩。
在图9A与图9B图中，栅极间隔物86形成于栅极密封间隔物80(沿着虚置栅极70的侧壁)上。栅极间隔物86的形成方法可为顺应性地沉积材料后，非等向蚀刻材料。栅极间隔物86的材料可为氮化硅、SiCN、上述的组合或类似物。
磊晶的源极/漏极区82及/或磊晶的鳍状物，可布植掺质以形成源极/漏极区，其布植方法与前述形成轻掺杂源极/漏极区的制程类似，之后再进行回火。源极/漏极区的杂质浓度可介于约1019cm-3至约1021cm-3之间。用于源极/漏极区的n型及/或p型的杂质，可为任何前述的杂质。在一些实施例中，可在成长磊晶的源极/漏极区82时进行临场掺杂。
在图10A与图10B中，虚置层间介电层88沉积于图9A与图9B中的结构上。虚置层间介电层88的组成可为介电材料或半导体材料，其沉积方法可为任何合适方法如化学气相沉积、等离子体增强化学气相沉积或可流动的化学气相沉积。介电材料可包含磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃或类似物。半导体材料可包含非晶硅、硅锗(SixGe1-x，其中x可介于近似0与100之间)、纯锗或类似物。此外亦可采用任何可接受的制程形成的其他绝缘或半导体材料。
在图11A与图11B中，可进行平坦化制程如化学机械研磨，使虚置层间介电层88的上表面与虚置栅极70的上表面齐平。化学机械研磨亦可移除虚置栅极70上的遮罩72。综上所述，虚置介电层88不会覆盖虚置栅极70的上表面。
在图12A与图12B中，以蚀刻步骤移除露出的部分虚置栅极70、栅极密封间隔物80、与直接位于露出的部分虚置栅极70下方的部分虚置介电层58，以形成凹陷94。在一些实施例中，以非等向干蚀刻制程移除虚置栅极70。举例来说，蚀刻制程可包含采用反应气体的干蚀刻制程，其可选择性蚀刻虚置栅极70而不蚀刻虚置层间介电层88或栅极间隔物86。每一凹陷94露出个别鳍状物的通道区。每一通道区位于每一对相邻的磊晶源极/漏极区82之间。在蚀刻虚置栅极70的移除步骤中，虚置介电层58可作为蚀刻停止层。 在移除虚置栅极70后，可移除虚置介电层58与栅极密封间隔物80。
在图13A与图13B图中，形成栅极介电层98与102及栅极100与104作为置换栅极。栅极介电层98与102顺应性地沉积于凹陷94中，比如沉积于鳍状物56的上表面与侧壁上、栅极间隔物86的侧壁上、以及虚置层间介电层88的上表面上。在一些实施例中，栅极介电层98与102为氧化硅、氮化硅或上述的多层结构。在一些实施例中，栅极介电层98与102为高介电常数介电材材料，其介电常数可大于约7.0，且可包含铪、铝、锆、镧、镁、钡、钛、铅或上述的组合的金属氧化物或硅酸盐。栅极介电层98与102的形成方法可包含分子束沉积、原子层沉积、等离子体增强化学气相沉积或类似方法。
栅极100与104分别沉积于栅极介电层98与102上，并填满凹陷94的其余部分。栅极100与104可为含金属材料如TiN、TaN、TaC、Co、Ru、Al、上述的组合或上述的多层结构。在栅极100与104填入凹陷94后，可进行平坦化制程如化学机械研磨，以移除超出虚置层间介电层88的上表面的多余栅极介电层98与102及栅极100与104。保留的栅极100与104及栅极介电层98与102即形成最终鳍状场效晶体管的置换栅极。
栅极介电层98与102可同时形成，因此两者的组成可为相同材料。栅极100与104可同时形成，因此两者的组成可为相同材料。在一些实施例中，可采用不同制程形成栅极介电层98与102，因此两者的组成可为不同材料。可采用不同制程形成栅极100与104，因此两者的组成可为不同材料。在以不同制程分别形成栅极介电层(及栅极)时，可采用多种遮罩步骤以遮罩并露出适当区域。
在图14A、图14B与图14C中，以蚀刻步骤使栅极介电层98与102及栅极100与104凹陷，以形成凹陷110。蚀刻步骤可包含非等向干蚀刻。举例来说，蚀刻步骤可包含采用反应气体的干蚀刻制程，其可选择性地蚀刻栅极介电层98与102及栅极100与104，而不蚀刻虚置层间介电层88或栅极间隔物86。
在图15A、图15B与图15C中，硬遮罩112形成于凹陷110中，并位于栅极介电层98与102及栅极100与104上。硬遮罩112可在后续的自对准接点蚀刻步骤中保护栅极间隔物86，以确保自对准接点不会造成栅极100与104中的一者以及对应的磊晶源极/漏极区82之间的短路。硬遮罩112的组成可 为金属、金属氧化物、金属氮化物、纯硅、类似物或上述的组合。在一些例子中，金属氧化物与金属氮化物可为氧化钛、氧化铪、氧化铝、氧化锆、氮化锆、类似物或上述的组合。硬遮罩112的材料组成可确保高膜密度与非挥发性的蚀刻副产物(比如金属氟化物的蚀刻副产物)。硬遮罩112的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、旋转涂布介电物的制程、类似方法或上述的组合。在形成硬遮罩112后，可进行化学机械研磨使硬遮罩112、虚置层间介电层88、与栅极间隔物86的上表面齐平。
在图16A、图16B与图16C中，移除虚置层间介电层88以形成凹陷114。凹陷114露出磊晶的源极/漏极区82。虚置层间介电层88的移除方法可为可接受的蚀刻制程，其可选择性地移除虚置层间介电层88，而不移除栅极间隔物86或硬遮罩112。
在图17A、图17B与图17C图中，虚置接点材料116形成于凹陷114中。多余的虚置接点材料116亦可形成于栅极间隔物86与硬遮罩112上。在一些实施例中，在形成虚置接点材料116之前，可先形成衬垫(未附图)于凹陷114中。衬垫可包含钛、氮化钛、钽、氮化钽或类似物。
虚置接点材料116可为旋转涂布碳材料。旋转涂布碳材料可施加如液体，且其原料可包含元素如碳、氢、氧、氮、氟、溴、与硫。粗产物的分子量分布可介于约500至约50000之间。在一些实施例中，粗产物可氧化及/或聚合以增加其分子量。旋转涂布碳材料可含有约50％至约95％的碳。上述原料的骨架包含芳环或杂芳环的取代。上述原料可包含苄基碳或苯甲醇；共轭的C＝C双键或三键；胺、醇、羧酸或酰胺等官能基。由于旋转涂布碳材料施加如液体，其可具有较佳的填隙能力，因此适用于填入较小的接点孔。此外，旋转涂布碳材料可包含高沸点的溶剂，其可作为界面活性剂以进一步增加其填隙能力。
在形成虚置接点材料116之后，可采用一或多道烘烤步骤烘烤虚置接点材料116，以改善平坦化速率。烘烤可改善非等向干蚀刻效率与效能，其可增加后续蚀刻步骤的精确度如后述。虚置接点材料116的平坦化速率与非等向干蚀刻速率/效能，因烘烤温度与时间长度而异。烘烤步骤的顺序、温度、与时间长度，将决定烘烤后的虚置接点材料116的平坦化速率与非等向干蚀刻速率/效能。
在一些实施例中，可在较低温的第一烘烤步骤与后续较高温的第二烘烤步骤中硬化虚置接点材料116。第一烘烤步骤的温度可介于约100℃至约300℃之间，其可重复高达两次，且每次持续约30秒至约30分钟之间。第二烘烤步骤的温度可介于约300℃至约450℃之间，其可重复高达三次，且每次持续约1分钟至约60分钟之间。较低的烘烤温度或较短的烘烤时间会造成较高的平坦化速率，而较高的烘烤温度或较长的烘烤时间会造成较低的平坦化速率。在第一次烘烤步骤与第二次烘烤步骤中，可将虚置接点材料116暴露至大气下烘烤，或者暴露至含氧、氮、臭氧、氢、氩或上述的组合的氛围下烘烤。在一例中，虚置接点材料116可于约180℃下烘烤约1分钟，接着于约350℃下烘烤约15分钟，以达到约/分钟的平坦化速率。在另一例中，虚置接点材料116可于约180℃下烘烤约1分钟，接着于360℃下烘烤约15分钟，以达到约/分钟的平坦化速率。
在一些实施例中，可采用较高温的单一烘烤步骤硬化虚置接点材料116。举例来说，单一烘烤步骤可与前述的第二烘烤步骤类似。在一例中，虚置接点材料116可于约346℃至约348℃下烘烤约15分钟，以达到约/分钟至约/分钟的平坦化速率。
第一区50B与第二区50C可为部分的晶片，其上形成有多个半导体装置。在烘烤时可改变虚置接点材料116的平坦化速率至不同速率，端视晶片上的虚置接点材料116的位置而定。一例的晶片半径为146mm，其中心区域包含晶片内部的120mm，而其边缘区包含晶片外侧的26mm。晶片边缘处的旋转涂布碳材料于烘烤后的平坦化速率，比晶片中心中的旋转涂布碳材料于烘烤后的平坦化速率高。上述平坦化速率的差异，与晶片的平坦化速率的平均值差异为三个标准差，即平坦化速率的差异高达数千/分钟。如此一来，一致地加热晶片会造成整个晶片的平坦化速率不一致。通过一或多道烘烤步骤，可不一致的加热晶片，比如分别加热晶片的边缘与中心至不同温度。不一致的加热方法可采用加热板，以提供多个加热区域。在一些实施例中，晶片的边缘与中心在烘烤时的温度差异可为约10℃。采用多区域加热板，可不一致的加热晶片，使整个晶片的平坦化速率较一致。多区域加热板可安装于Tokyo Electron CLEAN TRACK ACT 12或Tokyo Electron CLEAN TRACK LITHIUS Pro中。
在第18A、18B、与18C图中，平坦化虚置接点材料116以露出栅极间隔物86与硬遮罩112的上表面。如此一来，只有凹陷114中的虚置接点材料116保留于平坦化步骤后。在旋转涂布于烘烤后，虚置接点材料116可能不具有所需的平坦化速率。如此一来，一些实施例在平坦化步骤之前及/或之后，可视情况(非必要)地在炉管中回火虚置接点材料116，以改变其平坦化速率。
在平坦化步骤前，可视情况(非必要)进行第一炉管回火。在第一炉管回火中，加热虚置接点材料116至更高温度。第一炉管回火的温度可介于约300℃至约500℃之间，且可历时约5分钟至约2小时之间。在第一炉管回火时，虚置接点材料116可暴露至包含氮、氧、氢、氩或上述的组合的氛围，比如氮/氢、氮/氧或氧/氢。较高的回火温度或较长的回火时间，可让虚置接点材料116具有较低的平坦化速率与较高的非等向蚀刻效能。接续此例，当虚置接点材料116于约180℃下烘烤约1分钟，接着于约350℃下烘烤约15分钟，接着虚置接点材料116可在炉管中回火至约450℃。在第一例中，回火可进行约10分钟，使虚置接点材料116的平坦化速率由约/分钟下降至约 /分钟。在第二例中，回火可进行约60分钟，使虚置接点材料116的平坦化速率由约/分钟下降至约/分钟。虽然回火可降低虚置接点材料116的平坦化速率，其可增加其干蚀刻效能，在非等向蚀刻时产生较锐利的角度、具有较佳的蚀刻选择性、以及较快的蚀刻速率。
在视情况的第一炉管回火后，可平坦化虚置接点材料116。平坦化步骤可为化学机械研磨制程，其具有多种参数。烘烤步骤、视情况进行的回火步骤、与化学机械研磨参数的组合，可让虚置接点材料116其最后的平坦化速率介于约/分钟至约/分钟之间。在一些实施例中，化学机械研磨的向下压力可介于约0.5psi至约3psi之间，且其研磨盘的旋转速率可介于约30rpm至约110rpm之间。可采用不同浆料型态与流速。在一些实施例中，浆料可为氧化硅、氧化铝或氧化铈为主的胶体，且其分布于研磨盘上的流速可介于约50mL/分钟至约500mL/分钟之间。在一些实施例中，可在形成并烘烤虚置接点材料116之前，先形成化学机械研磨停止层(未附图)。在这些实施例中，化学机械研磨停止层的移除速率，与旋转涂布碳材料的移除速率之间的选择性可大于10。化学机械研磨停止层的组成可为硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅或氧化硅，且其厚度可介于约至约之间。
在平坦化虚置接点材料116后，可视情况(非必要)进行第二炉管回火。第二炉管回火可与第一炉管回火类似或不同。第二炉管回火可最佳化虚置接点材料116的最终品质。第二炉管回火可增加虚置接点材料116的密度，其可保护虚置接点材料116免于后续沉积步骤(如化学气相沉积)中的等离子体损伤。此外，第二炉管回火亦可增加虚置接点材料116的蚀刻选择性。
虽然特定的烘烤与回火温度与时间已公开如上，但应理解亦可采用其他回火温度与时间。烘烤步骤的任何组合，以及视情况进行的回火步骤，亦可达到虚置接点材料116所需的平坦化速率。
在图19A、图19B与图19C中，以三层微影制程将用于置换接点的图案，转移至虚置接点材料116。在三层微影制程中，形成置换接点图案于虚置接点材料116上。置换接点图案包含底抗反射涂层118、中间硬遮罩层120、与顶光致抗蚀剂层122。顶光致抗蚀剂层122的图案化方法可采用任何合适的光微影技术。举例来说，可形成掩模(未附图)于顶光致抗蚀剂层上，接着以射线束如紫外线或准分子激光(如来自氟化氪准分子激光的248nm射线束、来自氟化氩准分子激光的193nm射线束或来自F2准分子激光的157nm射线束)曝光顶光致抗蚀剂层。顶光致抗蚀剂层的曝光方法可采用浸润式微影系统，以增加解析度并降低最小间距。可进行烘烤或硬化步骤以硬化顶光致抗蚀剂层122，并可采用显影液移除曝光(或未曝光)的部分顶光致抗蚀剂层122，端视光致抗蚀剂为正型或负型。在图案化顶光致抗蚀剂层122后，可进行修整制程以缩小顶光致抗蚀剂层122的宽度。在一实施例中，修整制程为非等向等离子体蚀刻制程，其制程气体包含氧、二氧化碳、氮/氢、氢、类似物、上述的组合或适于修整光致抗蚀剂的任何其他气体。在修整制程后，可图案化中间硬遮罩120与底抗反射涂层118，以保留图19A、图19B与图19C中的置换接点图案。由于虚置接点材料116为具有热预算的旋转涂布碳，当其暴露至形成中间硬遮罩层120的较高温度时，可承受此较高温度。
在图19A、图19B与图19C中，虚置接点材料116的图案化方法采用虚置接点图案作为遮罩，以形成开口124。在图案化步骤后，虚置接点材料116保留于磊晶的源极/漏极区82上，且开口124露出未覆盖部分鳍状物56的个别通道区的栅极100与104。在第19A图的实施例中，开口124露出一些磊晶的源极/漏极区82，而未露除其他磊晶的源极/漏极区82。应理解的是可形 成任何图案。
图案化虚置接点材料116以形成开口124的步骤，可采用选择性蚀刻虚置接点材料116的干蚀刻制程。烘烤步骤、视情况进行的回火步骤、以及蚀刻参数的组合，可让虚置接点材料116的最终干蚀刻率介于约/分钟至约/分钟之间。在一些实施例中，干蚀刻可采用蚀刻气体如氧、二氧化硫、氮、氢或上述的组合如氧/二氧化硫(或氮/氢)，且其施加流速可介于约5mL/分钟至约1000mL/分钟之间。在这些实施例中，蚀刻的气体压力可介于约1mTorr至约100mTorr之间，源功率可介于约200W至约5000W之间，偏功率介于约0W至约500W之间，且温度介于约10℃至约80℃之间。
在图20A、图20B与图20C中，形成层间介电层126于开口124中。层间介电层126的组成可为介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃或类似物，且其沉积方法可为任何合适方法如化学气相沉积、等离子体增强化学气相沉积或可流动的化学气相沉积。此外亦可采用任何可接受的制程形成的其他绝缘材料。
在图21A、图21B与图21C中，移除虚置接点材料116、形成开口128、并露出磊晶的源极/漏极区82。开口128的形成方法，可与形成开口124的干蚀刻制程类似。
如图20A与图21A所示，层间介电层126形成于相邻的鳍状物52之间。举例来说，层间介电层126可形成于作为p型装置的鳍状物52与作为n型装置的鳍状物52之间。层间介电层126亦可视情况(非必要)地形成于一些磊晶的源极/漏极区82上。举例来说，在形成动态随机存取记忆装置的实施例中，层间介电层126可覆盖鳍状物52的一些磊晶的源极/漏极区82，而开口128可露出一些磊晶的源极/漏极区82。在一些实施例中，层间介电层126可只形成于相邻的鳍状物52之间，而开口128可露出所有的源极/漏极区82。
在图22A、图22B与图22C中，形成置换接点130于开口128中。衬垫(如扩散阻障层、粘着层或类似物)与导电材料，可形成于开口128中。衬垫可包含钛、氮化钛、钽、氮化钽或类似物。导电材料可为铜、铜合金、银、金、钨、钴、铝、镍或类似物。可进行平坦化制程如化学机械研磨，以自层间介电层126的表面移除多余材料。保留的衬垫与导电材料，即形成开口128中的置换接点130。可进行回火制程，以形成硅化物于磊晶的源极/漏极区82 与置换接点130之间的界面。置换接点130电性耦接至磊晶的源极/漏极区82。接着可形成栅极接点穿过硬遮罩112，以物理接触及/或电性接触栅极100与104。
实施例可达到下述优点。由于旋转涂布碳的虚置接点材料在旋转涂布时为液体，其填隙能力适用于具有小接点孔的装置。实施例的旋转涂布碳材料其热预算大于约400℃，在后续形成遮罩层时可维持其材料。通过烘烤与回火步骤，可控制实施例的旋转涂布碳材料其平坦化与蚀刻速率。最后，实施例的旋转涂布碳材料可具有非等向干蚀刻的高效能，在一些干蚀刻制程中可产生大于约88°的垂直角度。
在一实施例中，方法包括形成凹陷以露出晶片上的多个半导体鳍状物；形成虚置接点材料于凹陷中，且虚置接点材料含碳；以一或多道烘烤步骤硬化虚置接点材料，且烘烤步骤硬化虚置接点材料；将虚置接点材料的第一部分置换为层间介电物；以及将虚置接点材料的第二部分置换为多个接点，且接点电性耦接至半导体鳍状物的源极/漏极区。
在一些实施例中，上述方法硬化虚置接点材料的步骤包括：以第一温度加热虚置接点材料，其历时第一时间。
在一些实施例中，上述方法硬化虚置接点材料的步骤还包括：在第一时间后以第二温度加热虚置接点材料，其历时第二时间，且第二温度大于第一温度。
在一些实施例中，上述方法的第一温度小于约300℃，而第二温度大于约300℃。
在一些实施例中，上述方法的第一时间介于约30秒至约30分钟之间，而第二时间介于约1分钟至约60分钟之间。
在一些实施例中，上述方法加热虚置接点材料的步骤包括加热晶片边缘的温度高于加热晶片中心的温度。
在一些实施例中，上述方法加热晶片边缘的温度比加热晶片中心的温度高约10℃。
在一些实施例中，上述方法采用多区域加热板使加热晶片边缘的温度高于加热晶片中心的温度。
在一些实施例中，上述方法还包括：在形成虚置接点材料之前，先形成 遮罩于半导体鳍状物的通道区上；以及平坦化虚置接点材料，以露出遮罩的上表面。
在一些实施例中，上述方法还包括：在平坦化虚置接点材料之前，先以第一回火步骤回火虚置接点材料，以降低虚置接点材料的平坦化速率。
在一些实施例中，上述方法还包括在平坦化虚置接点材料之后，以第二回火步骤回火虚置接点材料，以进一步降低虚置接点材料的平坦化速率。
在一实施例中，方法包括形成虚置层间介电物以与金属栅极相邻，且虚置层间介电物与金属栅极覆盖第一半导体鳍状物与第二半导体鳍状物；使金属栅极凹陷以形成第一凹陷；形成遮罩层于第一凹陷中及金属栅极上；移除虚置层间介电物以形成第二凹陷；旋转涂布碳涂层于遮罩层上及第二凹陷中；硬化碳涂层以增加碳涂层的平坦化速率与蚀刻速率；平坦化碳涂层以露出遮罩层的上表面及第二凹陷中的碳涂层的上表面；将碳涂层的第一部分置换为层间介电物；以及将碳涂层的第二部分置换为接点，且接点电性耦接至第一半导体鳍状物与第二半导体鳍状物的源极/漏极区。
在一些实施例中，上述方法将碳涂层的第一部分置换为层间介电物的步骤包括：以干蚀刻制程蚀刻碳涂层，以形成第三凹陷于碳涂层中；以及沉积层间介电物于第三凹陷中。
在一些实施例中，上述方法将碳涂层的第二部分置换为接点的步骤包括：以干蚀刻制程蚀刻碳涂层，以形成第四凹陷于碳涂层中；以及沉积导电材料于第四凹陷中。
在一些实施例中，上述方法的层间介电物位于第一半导体鳍状物与第二半导体鳍状物之间。
在一些实施例中，上述方法的层间介电物位于第一半导体鳍状物或第二半导体鳍状物的源极/漏极区的至少其中之一上。
在一实施例中，方法包括：形成虚置层间介电物于多个半导体鳍状物上；将虚置层间介电物置换为旋转涂布碳材料；以置换接点图案，图案化旋转涂布碳材料，且图案化步骤包含以干蚀刻制程蚀刻凹陷于旋转涂布碳材料中；形成置换接点于凹陷中，且置换接点耦接至半导体鳍状物的源极/漏极区。
在一些实施例中，上述方法的旋转涂布碳材料含有约50％至约95％的碳。
在一些实施例中，上述方法的旋转涂布碳材料具有芳环或杂芳环的骨架。
在一些实施例中，上述方法的旋转涂布碳材料包含苄基碳或苯甲醇；是共轭的C＝C双键或三键；且来自胺、醇、羧酸或酰胺官能基。
上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术领域中技术人员应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开的精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换或变动。

Claims (1)

1.一种半导体装置的形成方法，包括：
形成一凹陷，以露出一晶片上的多个半导体鳍状物；
形成一虚置接点材料于该凹陷中，且该虚置接点材料含碳；
以一或多道烘烤步骤硬化该虚置接点材料，且该或所述多道烘烤步骤硬化该虚置接点材料；
将该虚置接点材料的第一部分置换为一层间介电物；以及
将该虚置接点材料的第二部分置换为多个接点，且所述多个接点电性耦接至所述多个半导体鳍状物的源极/漏极区。
CN201710203359.2A 2016-09-14 2017-03-30 半导体装置的形成方法 Pending CN107818919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/264,718 US9812358B1 (en) 2016-09-14 2016-09-14 FinFET structures and methods of forming the same
US15/264,718 2016-09-14

Publications (1)

Publication Number Publication Date
CN107818919A true CN107818919A (zh) 2018-03-20

Family

ID=60189615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710203359.2A Pending CN107818919A (zh) 2016-09-14 2017-03-30 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US9812358B1 (zh)
CN (1) CN107818919A (zh)
TW (1) TW201812923A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314464A (zh) * 2020-04-28 2021-08-27 台湾积体电路制造股份有限公司 半导体装置与其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276690B2 (en) 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10832965B2 (en) * 2018-01-11 2020-11-10 Globalfoundries Inc. Fin reveal forming STI regions having convex shape between fins
US11101366B2 (en) * 2018-07-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Remote plasma oxide layer
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US10686033B2 (en) * 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10692775B2 (en) 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US11257932B2 (en) * 2020-01-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9287138B2 (en) * 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9536980B1 (en) * 2015-07-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming same
US9870953B2 (en) * 2015-10-26 2018-01-16 International Business Machines Corporation System on chip material co-integration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314464A (zh) * 2020-04-28 2021-08-27 台湾积体电路制造股份有限公司 半导体装置与其制作方法

Also Published As

Publication number Publication date
US9812358B1 (en) 2017-11-07
TW201812923A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US12300696B2 (en) Semiconductor devices having fins and multiple isolation regions
CN108122768B (zh) 半导体装置的形成方法
CN107887439B (zh) 鳍状场效晶体管结构及其形成方法
US11121039B2 (en) FinFET structures and methods of forming the same
US12002715B2 (en) Semiconductor device and method
CN107818919A (zh) 半导体装置的形成方法
CN109427545B (zh) 半导体装置的形成方法
CN108122777A (zh) 鳍状场效晶体管的形成方法
TWI715076B (zh) 半導體裝置與其形成方法
TWI725557B (zh) 半導體裝置的製造方法
US11043576B2 (en) FinFET device and method
US20220384270A1 (en) Semiconductor Device and Method
TW202011487A (zh) 半導體裝置的形成方法
US20230154762A1 (en) Semiconductor Device and Method of Forming the Same
CN108074981B (zh) 半导体装置
TW202145351A (zh) 半導體元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180320