[go: up one dir, main page]

TW201812875A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201812875A
TW201812875A TW106111083A TW106111083A TW201812875A TW 201812875 A TW201812875 A TW 201812875A TW 106111083 A TW106111083 A TW 106111083A TW 106111083 A TW106111083 A TW 106111083A TW 201812875 A TW201812875 A TW 201812875A
Authority
TW
Taiwan
Prior art keywords
etchant
substrate
hard mask
etching
gate
Prior art date
Application number
TW106111083A
Other languages
English (en)
Inventor
廖志騰
翁子展
邱意為
陳永傳
左佳聰
林侑立
劉俊鴻
陳坤成
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201812875A publication Critical patent/TW201812875A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10P14/40—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/242—
    • H10P72/04—
    • H10P72/0418—
    • H10P72/722—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)

Abstract

提供一半導體裝置之製造工具及製程以形成半導體裝置。前述半導體裝置之製造工具之邊緣環包括高電子移動性材料以延伸電場及鞘層，而將鞘層之彎曲從半導體晶圓移開，因此降低或消除在蝕刻製程中因彎曲所造成之衝擊。

Description

半導體裝置之製造方法 【優先權聲明】
本專利申請係根據於2016年6月30日所提出的序號為62/357,140以及題名為“半導體裝置之製造方法及工具(Semiconductor Device,Method and Tool of Manufacture)”的美國臨時專利申請的優先權，其中所述臨時專利申請整體引入本文做為參考。
本發明之實施例係有關於一種半導體裝置及其形成方法以及製造工具，且特別有關於一種形成鞘層之方法。
半導體裝置廣泛的使用於各式電子應用中，例如，舉例而言，個人電腦、手機、數位相機以及其他電子設備中。半導體裝置的製造方法通常是經由在半導體基板上序列地沉積絕緣或是介電層、導電層、以及半導體層的材料，且利用光微影製程以及蝕刻製程將不同材料圖案化以形成電路組件及元件。
半導體工業藉由持續地降低圖案尺寸的最小值以持續地改進不同電子組件的積體密度(例如，電晶體、二極管、電阻器、電容器等)，使得更多的組件可以集積至給定的面積中。然而，當最小圖案尺寸降低，其中在所使用的製程中就產生了額外的問題，而這些額外的問題應該要獲得解決。
一種半導體裝置之製造方法，其包括提供一第一吸盤，上述第一吸盤包括第一電極以於第一吸盤之上產生一鞘層(sheath layer)；且經由在相鄰於第一吸盤處設置一第一邊緣環以延伸鞘層，其中第一邊緣環由一高電子移動率材料形成且與第一吸盤電性隔離。
一種半導體裝置之製造方法，其包括設置一第一邊緣環相鄰於一第一靜電吸盤；貼附(attach)一半導體晶圓至第一靜電吸盤之上；且產生一鞘層於半導體晶圓之上，上述鞘層包括一第一區域及一第二區域，其中進入鞘層之第一區域之複數個離子以垂直於半導體晶圓的角度加速，且其中進入鞘層之第二區域之複數個離子以非垂直於半導體晶圓的角度加速，其中進入第二區域之上述離子轟擊第一邊緣環並且不轟擊半導體晶圓。
一種半導體製造工具，包括一靜電吸盤、一基底環，相鄰於該靜電吸盤、及一邊緣環，延伸至靜電吸盤及基底環之上並且與靜電吸盤電性隔離，其中邊緣環包括摻氮矽、摻碳矽、摻氟矽、或摻氧矽。
100‧‧‧半導體晶圓
101‧‧‧基板
102‧‧‧邊緣區
103‧‧‧第一溝槽
104‧‧‧中心區
105‧‧‧鰭
107‧‧‧第一隔離區
109‧‧‧閘極介電層
111‧‧‧閘極電極層
201‧‧‧第一硬遮罩
203‧‧‧第二硬遮罩
205‧‧‧第一光阻
300‧‧‧蝕刻系統
302‧‧‧第一管路
303‧‧‧蝕刻劑傳送系統
304‧‧‧蝕刻腔室
305‧‧‧岐管
306‧‧‧第二閥
307‧‧‧載氣供應
308‧‧‧第一閥
310‧‧‧第二管路
311‧‧‧蝕刻劑供應器
313‧‧‧蝕刻控制器
315‧‧‧蝕刻劑室殼體
320‧‧‧第一電極
321‧‧‧上方電極
322‧‧‧第一RF產生器
323‧‧‧第二RF產生器
325‧‧‧真空幫浦
327‧‧‧控制器
329‧‧‧噴頭
345‧‧‧架設平台
351‧‧‧第一吸盤
352‧‧‧吸盤邊緣部分
355‧‧‧第一基底環
357‧‧‧第一邊緣環
359‧‧‧鞘層
361‧‧‧邊緣區
363‧‧‧水平支撐部分
364‧‧‧虛線
365‧‧‧垂直支撐部分
401‧‧‧閘極電極
403‧‧‧閘極介電層
405‧‧‧開口
415‧‧‧閘極堆疊
501‧‧‧第一間隔物
503‧‧‧源極/汲極區
601‧‧‧第二隔離區
603‧‧‧第二溝槽
B、B’‧‧‧點
D1、D2、D3、D4、D5、D6、D7‧‧‧距離
P1‧‧‧節距
T1、T2、T3‧‧‧厚度
W1、W2、W3、W4、W5、W6‧‧‧寬度
αGP‧‧‧閘極輪廓角
αHP‧‧‧硬遮罩輪廓角
以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。
第1A-1B圖係根據一些實施例繪示出具有鰭及閘極電極材 料之半導體晶圓。
第2A-2B圖係根據一些實施例繪示出形成硬遮罩及光阻。
第3A-3B圖係根據一些實施例繪示出一蝕刻工具及蝕刻製程。
第4A-4B圖係根據一些實施例繪示出形成閘極電極。
第5圖係根據一些實施例繪示出在形成閘極電極之後形成源極/汲極區。
第6圖係根據一些實施例繪示出另一個使用多重隔離區的實施例。
以下公開許多不同的實施方法或是例子來實行所提供之標的之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明。當然這些實施例僅用以例示，且不該以此限定本發明的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這 些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
請參照第1A圖，其繪示出一覆蓋著閘極電極材料111的半導體晶圓100的俯視圖。在一實施例中，半導體晶圓100可被視為具有中心區104及邊緣區102。在第1A圖中，利用虛線的圓以表明上述區域彼此分離，然而顯而易見地在實際的產品上並不具有這樣的圓。
在一實施例中，半導體晶圓100的邊緣區102可為一區域，其具有被例如，蝕刻製程中的彎曲的電場及鞘層(sheath)影響的潛在性(下面將參照第3A-3B圖進一步描述)。例如，在一實施例中半導體晶圓100整體具有一半徑，其為第一距離D1範圍介於約149mm至約300mm之間，例如約150mm，邊緣區102可具有一第一寬度W1其範圍介於約20mm至約25mm之間，例如約24mm。
第1B圖繪示位於半導體晶圓100上及晶圓內的構造的放大圖，且繪示於第1B圖的構造形成於繪示在第1A圖的半導體晶圓100的邊緣區102。如第1B圖所繪示，形成一第一溝槽103於一基板101中。基板101可為矽基板、或是也可使用其他基板，例如，絕緣層覆矽(semiconductor-on-insulator,SOI)、應變SOI、絕緣層覆矽鍺(silicon germanium on insulator)。基板101可為p型半導體，在其他實施例中，其可為n型半導體。
形成第一溝槽103可作為最終形成第一隔離區107 的初始步驟。可使用遮罩層(未繪示於第1B圖)與合適的蝕刻製程形成第一溝槽103。舉例而言，遮罩層可為硬遮罩包括經由化學氣相沉積法(chemical vapor deposition,CVD)製程所形成的矽化氮，也可使用其他材料，例如氧化物、氮氧化物、碳化矽、這些成分的組合或是其他類似物，也可使用其他製程，例如，電漿增強式化學氣相沉積法(plasma enhanced chemical vapor deposition,PECVD)、低壓化學氣相沉積法(low-pressure chemical vapor deposition,LPCVD)、或是形成氧化矽然後氮化。一旦形成，遮罩層可藉由合適的光微影製程進行圖案化，以暴露基板101上即將被移除以形成第一溝槽103的部分。
然而，本領域的技術人士應可理解，上述關於形成遮罩層的製程及材料的描述，並不是當曝光基板101的其他部分以形成第一溝槽103時，用於保護基板101的一部分的唯一方法。任何合適的製程，例如將光阻圖案化及顯影也可用於暴露基板101上即將被移除以形成第一溝槽103的部分。所有上述方法皆包括在本實施例的範圍內，並不超出其意旨。
一旦遮罩層形成及圖案化之後，於基板101之中形成第一溝槽103。暴露的基板101可藉由合適的製程例如反應式離子蝕刻(reactive ion etching,RIE)移除，以形成位於基板101中的第一溝槽103，雖然可以使用任何合適的製程。在一實施例中，形成的第一溝槽103具有一第一深度，其與基板101的表面距離少於約5,000Å，例如約2,500Å。
然而，本領域具有通常知識的技術人士應可理解，上述關於形成第一溝槽103的製程的描述僅僅為一種可能 的製程，並非意指為唯一的實施例。可以使用任何能夠形成第一溝槽103的合適的製程。任何合適的製程包括可以使用任何數目的遮罩以及移除步驟。
除了形成第一溝槽103，遮罩及蝕刻製程將殘留於基板101未被移除的部分形成鰭105。為了合宜，鰭105與基板101在繪示圖上以虛線區分，雖然可能會也可能不會出現物理上的區別。如同後述，這些鰭105可用於形成多閘極鰭式場效電晶體(multiple-gate FinFET transistors)的通道區。雖然第1B圖只有繪示在基板101上形成三個鰭105，可以使用任何數目的鰭105。
形成鰭105之後，其在基板101的表面具有第二寬度W2，範圍介於約5nm至約80nm之間，例如介於約20nm至約23nm之間，或是約30nm。此外，鰭105在空間上以範圍介於約21nm至約26nm的第二距離D2彼此分隔。藉由以這種方式分隔鰭105，鰭105可以各自形成單獨的通道區，而仍然足夠接近以共享一個共同的閘極(之後將進一步描述)。
一旦形成第一溝槽103及鰭105，可利用介電材料填充第一溝槽103，並且可凹蝕第一溝槽103的介電材料以形成第一隔離區107。介電材料可為氧化物材料、高密度電漿(high-density plasma,HDP)氧化物或是其他類似材料。在第一溝槽103進行選擇性清洗及加襯之後，可使用化學氣相沉積法(chemical vapor deposition,CVD)(例如，高深寬比填溝製程(high aspect ratio process,HARP))、高密度電漿CVD方法，或是其他本領域中已知適合形成的方法形成介電材料。
填充第一溝槽103可藉由以介電材料過填充第一溝槽103及基板101，之後藉由適合的方法，移除在第一溝槽103及鰭105之外的多餘材料，其中適合的方法例如化學機械平坦化(chemical mechanical polishing,CMP)、蝕刻或是這些方法的組合或是其他相似方法。在一實施例中，上述移除製程移除任何位於鰭105上方的介電材料，以至於移除介電材料將使鰭105的表面暴露於進一步的製程步驟。
一旦介電材料填充第一溝槽103，可從鰭105的表面凹蝕介電材料。進行凹蝕以暴露至少一部分相鄰於鰭105頂表面的鰭105側壁部分。凹蝕介電材料可藉由濕式蝕刻，其經由將鰭105的頂表面浸入蝕刻劑，例如HF或是其他蝕刻劑例如H2，雖然也可使用其他方法，例如，反應式離子蝕刻、利用NH3/NF3為蝕刻劑之乾式蝕刻、化學氧化移除或是乾式化學清除。凹蝕介電材料至與鰭105之頂表面具有第三距離D3，其範圍介於約40Å至約500Å之間，例如約42Å。此外，上述的凹蝕可以移除任何位於鰭105之上的殘餘介電材料，以保證鰭105可暴露在進一步的製程中。
然而，本領域具有通常知識的技術人士應可理解，上述描述的步驟僅是用於填充以及凹蝕介電材料的整體製程流程的一部分。例如，加襯步驟、清洗步驟、退火步驟、閘極填充步驟或是其組合，或是其他類似方法皆可以使用於以介電材料形成及填充第一溝槽103。所有可能的製程步驟皆包括於本實施例的範圍內，並不超出其意旨。
形成第一隔離區107之後，可在每個鰭105之上形 成閘極介電材料109及閘極電極材料111。在一實施例中，閘極介電材料109可由熱氧化、化學氣相沉積、濺鍍或是其他合適的方法形成。依照閘極介電形成的技術，閘極介電材料109在鰭105頂端的厚度可能與閘極介電材料109在鰭105側壁的厚度不同。
閘極介電材料109的材料可包括，例如二氧化矽或是氮氧化矽，其厚度範圍介於約3埃至約100埃之間，例如約10埃。閘極介電材料109可由高介電常數材料(例如具有約大於5的相對介電常數)所形成，例如氧化鑭(La2O3)、氧化鋁(Al2O3)、二氧化鉿(HfO2)、氮氧化鉿(HfON)、二氧化鋯(ZrO2)或是其組合，其具有一相等的氧化厚度範圍介於約0.5埃至約100埃之間，例如10埃或少於10埃。此外，閘極介電材料109可使用任何二氧化矽、氮氧化矽及/或高介電常數材料的組合。
閘極電極材料111可包括導電材料，且可選擇自下列所組成之族群，包括多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬或是其組合與其他類似物。金屬氮化物可列舉包括：氮化鎢、氮化鉬、氮化鈦、氮化鉭或是其組合。金屬矽化物可列舉包括：矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺或其組合。金屬氧化物可列舉包括：氧化釕、氧化銦錫或其組合。金屬可列舉包括：鎢、鈦、鋁、銅、鉬、鎳、鉑等。
可藉由化學氣相沉積法(CVD)、濺鍍沉積或其他適合沉積導電材料之技術沉積閘極電極材料111。閘極電極材料111的厚度範圍介於約150nm至約180nm之間，例如約160nm。 閘極電極材料111的頂表面可為非平坦之頂表面，且可在閘極電極材料111圖案化或閘極蝕刻之前進行平坦化。在這個時間點，離子可能會也可能不會被導入閘極電極材料111。舉例來說，離子可藉由離子佈植技術導入。
第2A-2B圖，其中第2B圖是沿著第2A圖的線B-B’的剖面圖，繪示出一旦形成之後，閘極介電材料109及閘極電極材料111可被圖案化，以在鰭105之上形成一系列的閘極堆疊415。一旦圖案化閘極堆疊415，將在位於閘極介電材料109之下的鰭105的每一個側面形成多重通道區。在一實施例中，藉由在閘極電極材料111之上沉積一第一硬遮罩201及第二硬遮罩203可開始閘極堆疊415的圖案化。在一實施例中，第一硬遮罩201的材料可為例如，氧化矽，其可藉由沉積製程，例如化學氣相沉積或物理氣相沉積所形成，或可由熱氧化製程所形成。形成上述第一硬遮罩201的厚度範圍介於約8nm至約12nm之間，例如約10nm。然而，可使用任何適合的材料、形成製程及厚度。
一旦形成第一硬遮罩201，於第一硬遮罩201之上形成第二硬遮罩203。在一實施例中，第二硬遮罩203包括一介電材料，例如氮化矽、氮化鈦、氮氧化矽或是其組合或是類似物。形成第二硬遮罩203可藉由一製程，例如化學氣相沉積法、電漿增強式化學氣相沉積法(plasma enhanced chemical vapor deposition,PECVD)、原子層沉積法(atomic layer deposition,ALD)或是其他類似方法形成。然而，可使用任何合適的形成材料及方法。形成第二硬遮罩203的厚度範圍介於約700Å至約 870Å之間，例如約770Å，因此第一硬遮罩201及第二硬遮罩203具有一個範圍介於約78nm至約99nm之間的結合總高度，例如約87nm。然而，可使用任何合適的厚度。
第2A-2B圖也繪示了位於第二硬遮罩203之上的第一光阻205的配置及圖案化。在一實施例中，第一光阻205是一個三層光阻，具有一底部抗反射塗層(bottom anti-reflective coating,BARC)、一中間遮罩層及一頂部光阻層(在第2A-2B圖中並未分別繪示)。然而，可使用任何合適的光敏材料或是其材料的組合。
一旦在第二硬遮罩203之上設置了第一光阻205，將第一光阻205圖案化。在一實施例中，第一光阻205可藉由例如光罩(reticle)將第一光阻205中的光敏物質(例如三層光阻中的頂部光阻層)曝光於圖案化能量源(例如，光)而圖案化。能量的衝擊將會在光敏物質被圖案化能量源衝擊的部位引起化學反應，因此修改光阻上曝光部分的物理特性，導致第一光阻205曝光部分的物理特性與第一光阻205未曝光部分的物理特性不同。接著第一光阻205可利用例如顯影機(未繪示)進行顯影，以分離第一光阻205曝光部分與第一光阻205未曝光部分。
此外，雖然第一光阻205的設置敘述於上，但是本實施例並不受限於使用第一光阻205。相反地，可以使用任何合適的圖案化製程，例如藉由設置第一光阻205並圖案化第一光阻205成為心軸(mandrels)。在心軸的相對側形成間隔物(未繪示)，接著可移除心軸，留下間隔物，其可用於代替第一光阻205。可以使用任何合適的製程形成遮罩，並且所有如此的 製程並未脫離本實施例所包含之範圍。
在一實施例中，圖案化第一光阻205使第一光阻205可用於形成閘極堆疊415(未繪示於第2A-2B圖，但是在關於第4圖時會繪示並敘述)。因此，形成的第一光阻205具有第三寬度W3，其範圍介於約20nm至約24nm之間，例如約22nm。此外，第一光阻205彼此分隔的部分具有範圍介於約42nm至約47nm之間的第四距離D4。然而，可使用任何合適的尺寸。
第3A-3B圖繪示將基板101藉由第一光阻205圖案化以形成閘極堆疊415之起始製程，前述製程係藉由將半導體晶圓100(其具有閘極電極材料111、閘極介電材料109、第一硬遮罩201及第二硬遮罩203)設置於如同第3A圖所繪示的蝕刻系統300。在一實施例中，蝕刻系統300可包含一蝕刻劑傳送系統303以傳送一種或多種的氣體蝕刻劑進入蝕刻腔室304。蝕刻劑傳送系統303藉由蝕刻劑控制器313及歧管(manifold)305提供所需的不同蝕刻劑至蝕刻腔室304。蝕刻劑傳送系統303也可藉由蝕刻劑傳送系統303控制載氣的流動及壓力，幫助控制進入蝕刻腔室304的一種或多種蝕刻劑的流速。
在一實施例中，蝕刻劑傳送系統303可包含複數個蝕刻劑供應器311及一載氣供應307。此外，雖然第3A圖僅繪示出兩個蝕刻劑供應器311，但這僅僅是為了標示清楚，蝕刻系統300可使用任何合適數目的蝕刻劑供應器311，例如一個蝕刻劑供應器311對應到一種預期使用的蝕刻劑。舉例而言，在一實施例中，預期使用五種分離的蝕刻劑，因此具有五個分離的蝕刻劑供應器311。
每一個獨立的蝕刻劑供應器311可為一容器，例如氣體儲存槽，其可位於蝕刻腔室304內或是遠離蝕刻腔室304。在另一實施例中，蝕刻劑供應器311可為一設施，其可獨立地製備及傳送所需之蝕刻劑。任何適合的所需蝕刻劑來源皆可做為蝕刻劑供應器311，且所有這些來源皆包括在本實施例的範圍內。
在一實施例中，獨立的蝕刻劑供應器311經由具有第一閥308的第一管路302提供蝕刻劑至蝕刻劑控制器313。第一閥308受控制器327控制，其控制並調節導入蝕刻腔室304的不同蝕刻劑及載氣。
載氣供應307可提供所需的載氣或稀釋氣體，其可用於幫助推動或是承載不同的所需的蝕刻劑至蝕刻腔室304。載氣可為不與蝕刻劑本身或是蝕刻劑反應之副產物反應的惰性氣體或其他氣體。例如，載氣可為氮氣(N2)、氦氣(He)、氬氣(Ar)或是其組合或是其類似物，也可使用其他適合的載氣。
載氣供應307，或稀釋劑提供器可為一容器，例如氣體儲存槽，其可位於蝕刻腔室304內或是遠離蝕刻腔室304。在另一實施例中，載氣供應307可為一設施，其可獨立地製備及傳送載氣至蝕刻劑控制器313。任何適合的載氣來源皆可做為載氣供應307，且所有這些來源皆包括在本實施例的範圍內。載氣供應307經由連接載氣供應307至第一管路302且具有第二閥306的第二管路310，而提供所需的載氣至蝕刻劑控制器313。第二閥306受控制器327控制，因此可控制並調節導入蝕刻腔室304的不同蝕刻劑及載氣。一旦組合之後，管路可直接 指向蝕刻劑控制器313以受調控地進入蝕刻腔室304。
蝕刻腔室304可設計成任何適合散佈蝕刻劑及使基板101接觸蝕刻劑的形狀。在繪示於第3A圖的實施例，蝕刻腔室304具有圓柱形的側壁及底部。然而，蝕刻腔室304並不受限於圓柱形，可使用任何適合的形狀，例如中空正方形管、八邊形或是類似形狀。此外，蝕刻腔室304可被一蝕刻劑室殼體315環繞，其形成材料為對於不同製程步驟之材料為惰性。因此，蝕刻劑室殼體315可為能夠承受涉及蝕刻製程中的化學物品及壓力的任何合適材料，在一實施例中，蝕刻劑室殼體315可為鋼、不鏽鋼、鎳、鋁，上述的合金或是組合物或是其他類似物。
此外，蝕刻腔室304及架設平台345是集群工具系統(未繪示)之一部分。集群工具系統可與一自動化處理系統連接，以便在蝕刻製程前將基板101定位並放置於蝕刻腔室304中；在蝕刻製程中定位並且承載基板101以及在蝕刻製程之後從蝕刻腔室304中移除基板101。
在蝕刻腔室304中設置架設平台345以便於在蝕刻製程中定位及控制基板101。架設平台345可利用靜電力、夾鉗、真空壓力或是上述的組合或是其他類似方法以承載基板101，並且可包括一加熱冷卻機構以在蝕刻製程中控制基板101之溫度。
此外，架設平台345可包括一第一電極320，其耦合至第一RF產生器322。在蝕刻製程中，第一電極320可由第一RF產生器322(在控制器327的控制下)在一RF電壓下產生電偏 壓(electrically biased)。藉由電偏壓，第一電極320可提供偏壓至進入的蝕刻劑並且幫助其激發成為電漿。此外，也可利用第一電極320維持偏壓而在蝕刻製程中維持電漿並且也幫助加速離子由電漿朝向半導體晶圓100。
第3B圖繪示出架設平台之一部分的放大圖，其中繪示了基板101及架設平台345之間的接頭的一部分。如圖所示，在這個視野中架設平台345可包含許多不同的組件用以在蝕刻製程之前、過程中、以及完成後，幫助承載並且保護基板101。在一特殊實施例中，架設平台具有第一吸盤351、第一基底環355以及第一邊緣環357。
在一實施例中，第一吸盤351為一靜電吸盤，其使用第一電極320不僅在蝕刻製程中產生並且維持電漿，並且也使用由第一電極320產生的靜電力承載及支撐貼附(attach)於架設平台345的半導體晶圓100。因此第一電極320包含於第一吸盤351中。然而，可使用任何合適的吸盤與第一電極320組合，例如夾鉗吸盤或是真空吸盤。
在一實施例中，第一吸盤351具有一吸盤邊緣部分352(在第3B圖中以虛線表示)，其有助於允許放置第一邊緣環357。在一實施例中，邊緣部分向內延伸以便於與第一邊緣環357對準。如此一來，邊緣部分的精確尺寸至少部分地取決於第一邊緣環357之尺寸及形狀(下面進一步描述)，在一實施例中，上述邊緣部分可由第一吸盤351之接觸表面向下延伸一第五距離D5，其範圍介於約12mm至約15mm之間，並且由第一吸盤351之外邊緣向內延伸一第六距離D6，其範圍介於約10mm至 約12mm之間。然而，可使用任何合適的距離。
於與第一吸盤351相鄰處設置第一基底環355，其有助於支撐第一邊緣環357。在一實施例中，第一基底環355之材料可為石英，雖然也可使用其他適合材料，例如碳化矽或陶瓷。在一實施例中，第一基底環355具有一第一厚度T1約36mm，以及可具有一第四寬度W4，其範圍介於約14mm至約15mm的之間。然而，可使用任何合適的尺寸。
第一邊緣環357位於第一基底環355之上且有助於提供基板101在第一吸盤351上之精準定位，同時還包括在基板101接觸第一吸盤351之前將基板101由第一吸盤351移開(例如，當第一吸盤351為靜電吸盤時，在施加靜電力前)。此外，第一邊緣環357在蝕刻製程中有助於屏蔽第一吸盤351免受損壞。因此，在一實施例中，第一邊緣環357設置於第一基底環355之上且也位於第一吸盤351的吸盤邊緣部分352之上，因此在蝕刻製程中，第一吸盤351的頂端表面沒有任何的部分直接暴露至電漿。
在一實施例中，可塑形第一邊緣環357以幫助定位基板101。在一特定例子中，第一邊緣環357可具有兩個部分例如一垂直支撐部分365及一水平支撐部分363(在第3B圖中，以虛線364繪示其彼此分隔)。在一實施例中，水平支撐部分363具有一第五寬度W5，其範圍介於約24mm至約25mm之間，且可具有一大於半導體晶圓100厚度之第二厚度T2，其範圍介於約2mm至約5mm之間。此外，垂直支撐部分365可具有一第六寬度W6，其範圍介於約26mm至約27mm之間，且可具有一第三厚 度T3，其範圍介於約0.3mm至約0.7mm之間。結合第二厚度T2與第三厚度T3有一總厚度，其範圍介於約2.3mm至約5.7mm之間。然而，可使用任何合適的尺寸。
第一邊緣環357可由在蝕刻製程中可延伸由第一電極320產生之電場的材料製成，且可與第一電極320電性隔離。例如，在一實施例中，第一邊緣環357可由高電子移動性材料製成，例如，摻氮矽(氮化矽)、摻碳矽(碳化矽)、摻氟矽(氟化矽)、摻氧矽(氧化矽)，其組合物或是相似物。藉由以具有高電子移動性之材料形成第一邊緣環357(而不是具有低電子移動性之材料，例如石英或金剛石-閃鋅結構(diamond-zincblende structures))，由蝕刻腔室304所產生之電場可進一步延伸至第一邊緣環357之上，後面將做進一步說明。
在一實施例中，其中之高電子移動性材料為摻氮矽，其中氮的原子濃度為介於範圍約55%至約65%之間，例如約60%。在另一實施例中，其中之高電子移動性材料為摻碳矽，其中碳的原子濃度為介於範圍約45%至約55%之間，例如約50%。在再一實施例中，其中之高電子移動性材料為摻氟矽，其中氟的原子濃度為介於範圍約70%至約80%之間，例如約75%。最後，在又一實施例中，其中之高電子移動性材料為摻氧矽，其中氧的原子濃度為介於範圍約55%至約65%之間，例如約60%。然而，可使用任何合適的摻質濃度。
請參照回第3A圖，在一些實施例中，蝕刻腔室304包含一噴頭329。在一實施例中，噴頭329接受由歧管305而來之不同蝕刻劑且有助於將不同的蝕刻劑散佈於蝕刻腔室304 中。噴頭329被設計為可均勻散佈蝕刻劑，將可能由不均勻散佈所引起之非預期製程環境最小化。在一實施例中，噴頭329可為一圓型設計，其具有均勻分布於噴頭329之開孔以將所需的蝕刻劑散佈進入蝕刻腔室304中。然而，可使用任何合適的方法導入所需的蝕刻劑，例如，進入開口(entry ports)，可用於將所需蝕刻劑導入蝕刻腔室304中。
蝕刻腔室304也包括一個上方電極321，其作為電漿產生器。在一實施例中，電漿產生器可為變壓耦合式電漿(transformer coupled plasma)產生器，且可為例如，線圈。上述線圈可與一第二RF產生器323接觸，以用於提供上方電極321電力(受控制器327之調控)以便於在導入反應蝕刻劑時激發電漿。
然而，雖然以上描述上方電極321為變壓耦合式電漿產生器，然而並非意指將實施例限定為變壓耦合式電漿產生器。相反地，可以使用任何合適的產生電漿的方法，例如：感應耦合式電漿(inductively coupled plasma)、磁場增強式反應性離子蝕刻(magnetically enhanced reactive ion etching)、電子迴旋共振(electron cyclotron resonance)、遠控電漿產生器(remote plasma generator)或其他相似方法。所有如此的方法皆完全包括在本實施例的範圍的意旨中。
蝕刻腔室304亦可連接至一真空幫浦325。在一實施例中，真空幫浦325受控制器327調控，且可用於調控蝕刻腔室304內部壓力至所需壓力。此外，當完成蝕刻製程時，真空幫浦325可用於排空蝕刻腔室304，作為移除半導體晶圓100之 準備。
此外，雖然以上已經描述蝕刻系統300的多個特定部件，其也可包括其他適合部件。舉例而言可包括，端點安裝件(endpoint mounts)、襯墊及其他有助於操縱或控制蝕刻製程之部件。所有如此的部件皆完全包括在本實施例的範圍的意旨中。
請參照第3A及3B圖，為了開始圖案化閘極電極材料111及閘極介電材料109，可藉由將基板101置於架設平台345之上而開始其製程，其中至少部份地由第一邊緣環357引導將基板101定位，以使基板101與第一吸盤351對準。一旦基板101放置於第一吸盤351之上，基板可使用一貼附製程與第一吸盤351貼附。在一實施例中，第一吸盤351係為靜電吸盤，可藉由提供電流至第一電極320而使基板101貼附第一吸盤351，使得靜電力可提供一支撐力將基板101維持於第一吸盤351之貼附面。
一旦設置基板101並貼附第一吸盤351，控制器327可藉由連接一或多個蝕刻劑供應器311及另一個載氣供應307至蝕刻腔室304，以導入蝕刻劑的第一蝕刻組合物，而開始蝕刻製程。所使用的精確蝕刻劑至少部分地取決於閘極介電材料109、閘極電極材料111、第一硬遮罩201及第二硬遮罩203所選擇之材料，在一實施例中，蝕刻劑的第一蝕刻組合物可包括由氯化氫(HCl)及氧氣(O2)之組合物以及第二稀釋劑例如氮氣(N2)。在一實施例中，氧以範圍介於約2sccm至約10sccm之間，例如約5sccm的速率導入；氮以範圍介於約5sccm至約25sccm之 間，例如約15sccm的速率導入；氯化氫以範圍介於約5sccm至約15sccm之間，例如約10sccm的速率導入。然而，可使用任何合適的蝕刻劑或是蝕刻劑的混合物或稀釋劑。
在蝕刻腔室304中，蝕刻劑的第一蝕刻組合物可被激發成電漿以用於反應式離子蝕刻製程。在一實施例中，蝕刻劑的第一蝕刻組合物可藉由控制器327傳送訊號至第二RF產生器323以提供上方電極321範圍介於約150W至約550W之間，例如約350W之功率而被激發。控制器327也可傳送訊號至第一RF產生器322以便於提供偏壓至第一吸盤351內的第一電極320。在一實施例中，第一RF產生器322提供一範圍介於約60V至約180V之間，例如約130V之偏壓。
藉由使用第一RF產生器322提供偏壓至第一吸盤351內的第一電極320，可在半導體晶圓100之背離第一吸盤351之表面上形成電場及鞘層(在第3B圖中以虛線359繪示)。電場及鞘層359可幫助電漿中的離子朝向被蝕刻之表面(例如，第二硬遮罩203、第一硬遮罩201、閘極電極材料111及閘極介電材料109)移動及加速。
然而，應可看出，電場及鞘層359並不是平面。尤其是在鞘層359的邊緣區(在第3B圖中，以虛線的圓361所標示)，鞘層359會朝下彎曲，導致在鞘層359中的邊緣區361內的非平面彎曲。當電漿中的離子進入鞘層359中的邊緣區361，鞘層359依然持續地加速離子，但並非以垂直於基板101的角度加速。相反地，上述離子會被以非垂直於基板101的角度加速。
如果第一邊緣環357不是依照考慮鞘層359的彎曲 而調整，並且是以例如，石英或金剛石-閃鋅結構的材料製成，那麼上述彎曲在蝕刻製程中會具有有害的效應。舉例而言，如果電漿中的離子轟擊基板101上的層(例如第二硬遮罩203、第一硬遮罩201、閘極電極材料111及閘極介電材料109)，非垂直的轟擊將導致圖案化具有一相對於基板101的角度，而不是所期望的垂直的圖案轉移。此外，不僅存在圖案的非垂直轉移，並且這樣的非垂直轉移只會發生於半導體晶圓100的邊緣區102之中。尤其是，半導體晶圓100的中心區104之中，鞘層359具有一個相對平面的形狀，允許進入鞘層359此部位的離子可朝向基板101垂直地加速。因此，在半導體晶圓100的垂直加速的中心區104及非垂直加速的邊緣區102之間，依照與鞘層359的邊緣區361之間的距離，在跨越半導體晶圓100存在著非均勻效應。
然而，藉由如同上述地形成第一邊緣環357，可防止鞘層359在基板101的邊緣附近結束，並且可向外延伸到靠近第一邊緣環357的外邊緣結束，上述外邊緣背離半導體晶圓100。藉由向外移動鞘層359的邊緣區361，鞘層359的邊緣區361的彎曲也向外移動，並且幾乎完整地，如果不是完全地，位於第一邊緣環357之上。如此一來，任何進入鞘層359的邊緣區361且被以非垂直角度加速之離子，將不會轟擊被蝕刻之層(例如第二硬遮罩203、第一硬遮罩201、閘極電極材料111及閘極介電材料109)，且改為轟擊第一邊緣環357的表面並且不傷害半導體晶圓100。
此外，藉由延伸鞘層359使得邊緣區361位於第一 邊緣環357的上方，也延伸了鞘層359的平面區使得平面區可覆蓋半導體晶圓100的邊緣區102。因此，朝向邊緣區102加速之離子會被引導為接近垂直於半導體晶圓101的角度，而非以非垂直角度朝向邊緣區102加速。因此，可將所需的圖案進行更垂直的轉移，並且可得到跨越半導體晶圓100更均勻的圖案製程。
一旦激發電漿且引導離子朝向半導體晶圓，即維持如上所述的製程條件，以便將第二硬遮罩203暴露於蝕刻腔室304所產生的電漿中，並且移除第二硬遮罩203暴露之部分。一旦將第一光阻205的圖案轉移至第二硬遮罩203，上述蝕刻製程可持續地將圖案轉移至第一硬遮罩201。在一實施例中，蝕刻劑的第一蝕刻組合物將蝕刻第一硬遮罩201以及第二硬遮罩203，上述蝕刻製程可不更改蝕刻劑的第一蝕刻組合物而簡單地持續進行。在另一實施例中，如果需要，可藉由控制器327連結一個或多個之蝕刻劑供應器311中的另一個以及另一個載氣供應307之一至蝕刻腔室304以導入蝕刻劑的第二蝕刻組合物，改變蝕刻劑的第一蝕刻組合物。然而，可使用任何合適的方法。
相似地，一旦第二硬遮罩203的圖案轉移至第一硬遮罩201，蝕刻製程可持續地將圖案轉移至下方的閘極電極材料111及形成閘極電極401。在一實施例中，其中蝕刻劑的第一蝕刻組合物可蝕刻閘極電極材料111及第一硬遮罩201與第二硬遮罩203，上述蝕刻製程可不更改蝕刻劑的第一蝕刻組合物簡單地持續進行。在另一實施例中，如果需要，可藉由控制器 327連結另一個或多個之蝕刻劑供應器311以及另一個載氣供應307至蝕刻腔室304，以導入蝕刻劑的第三蝕刻組合物，以改變蝕刻劑的第一蝕刻組合物(或是如果有使用蝕刻劑的第二蝕刻組合物的情況下的蝕刻劑的第二蝕刻組合物)。然而，可使用任何合適的方法。
最後，一旦當第一硬遮罩201的圖案轉移至閘極電極材料111以形成閘極電極401，蝕刻製程可持續地將圖案轉移至閘極介電材料109以形成閘極介電層403及閘極堆疊415(由閘極介電層403及閘極電極401)。在一實施例中，其中蝕刻劑的第一蝕刻組合物將蝕刻閘極介電材料109以及閘極電極材料111、第一硬遮罩201及第二硬遮罩203，蝕刻製程可不更改蝕刻劑的第一蝕刻組合物簡單地持續進行。在另一實施例中，如果需要，可藉由控制器327連結另一個或多個之蝕刻劑供應器311以及另一個載氣供應307至蝕刻腔室304，以導入蝕刻劑的第四蝕刻組合物，以改變蝕刻劑的第一蝕刻組合物(或是如果有使用蝕刻劑的第二蝕刻組合物或蝕刻劑的第三蝕刻組合物的情況下的蝕刻劑的第二蝕刻組合物或蝕刻劑的第三蝕刻組合物)。然而，可使用任何合適的蝕刻劑組合。
如果需要，可在此時移除第一光阻205。在一實施例中，可經由熱處理，例如灰化移除第一光阻205，由此第一光阻205的溫度增加，直到第一光阻205遭受熱裂解且可被移除。然而，可使用任何合適的移除步驟移除第一光阻205，例如濕式或乾式蝕刻製程。
藉由使用上述之蝕刻製程及第一邊緣環357，在蝕 刻製程中使用的離子的離子流(ion flux)可延伸至超越基板101。因此，發生在半導體晶圓100之邊緣處的離子流雍塞可被移至第一邊緣環357之上的一處，而非基板101上。因此，在半導體晶圓100之上的離子流較少雍塞，允許一更均勻的流以及較低差異於相鄰於半導體晶圓100之邊緣區102的閘極電極401，其由不均勻之離子流所造成。
第4A-4B圖繪示一實施例其中使用如同上述且繪示於第3A-3B圖之蝕刻製程以在鰭105之上形成四個閘極電極401，其中，第4B圖係為沿著第4A圖之線B-B’之剖面圖。舉例而言，在一實施例中，其中使用如同前述之第一邊緣環357，閘極電極401可具有第一節距(pitch)P1，其範圍介於約65nm至約68nm之間，例如約66nm。此外，藉由蝕刻製程所形成之介於閘極電極401之間的開口405也可具有一深寬比(aspect ratio)，其大於約3.5或4.0，例如，約大於3.64。
除了簡單化第一節距P1及開口405之深寬比，上述閘極電極401之間具有更一致的鰭輪廓。舉例而言，在一實施例中，其中閘極電極401可具有一底部關鍵尺寸(bottom critical dimension,BCD)，上述之關鍵尺寸小於閘極電極401高度的10%，其被認為具有一單位輪廓範圍介於約0.95至約1.05，例如約1；一中間關鍵尺寸(middle critical dimension,MCD)，上述之關鍵尺寸範圍介於閘極電極401高度的約10%至約50%之間，可介於底部關鍵尺寸的約90%至約110%之間，例如約100%。此外，閘極電極401可具有一頂部關鍵尺寸(top critical dimension,TCD)，上述之關鍵尺寸範圍介於閘極電極401高度 的約50%至約90%之間，以及可介於底部關鍵尺寸的約80%至約110%之間，例如約95%。然而，可使用任何合適的尺寸。
此外，一旦進行蝕刻製程，第二硬遮罩203(例如，氧化物硬遮罩)可具有硬遮罩輪廓角αHP且閘極電極401可具有一閘極輪廓角αGP。在一實施例中，硬遮罩輪廓角αHP範圍可介於約73°至約77°之間，且可於第二硬遮罩203的相對側觀察到。閘極輪廓角αGP範圍可介於約88°至約90°之間，且可於閘極電極401的兩側觀察到。然而，可使用任何合適的尺寸。
然而，雖然上述描述的蝕刻工具及製程以蝕刻閘極電極及閘極介電層作為一個面向，這些實施例的描述並不意圖限制本說明書之實施例的範圍。相反地，上述描述的製程可提供於任何合適的蝕刻製程。舉例而言，蝕刻製程可進行於蝕刻鰭105之製程。利用上述描述可進行任何合適的蝕刻製程，並且任何如此的製程完全包含在本實施例的範圍的意旨之中。
第5圖繪示出，一旦圖案化閘極堆疊415，可移除第一硬遮罩201及第二硬遮罩203，可形成第一間隔物501，且鰭105可有一部分未被閘極堆疊415覆蓋且移除第一間隔物501。在一實施例中，第一硬遮罩201及第二硬遮罩203以蝕刻製程移除，例如濕式蝕刻或乾式蝕刻。然而，可使用任何合適的移除製程。
第一間隔物501可形成於閘極堆疊415之對側。第一間隔物501通常以毯覆性沉積一間隔層(未繪示於第5圖)形成於先前已形成的結構上。上述間隔層可包括SiN、氮氧化物、SiC、SiON、氧化物及其他類似物且可使用形成層的方法，例 如化學氣相沉積法(chemical vapor deposition,CVD)、電漿增強式化學氣相沉積法(plasma enhanced CVD,PECVD)、濺鍍或是其它習知技術而形成。間隔層可包括具有不同蝕刻特性之不同材料，或是與第一隔離區107中介電材料相同之材料。可圖案化第一間隔物501，因此藉由一個或多個蝕刻將間隔層從結構之水平表面移除，以形成第一間隔物501。
第5圖亦繪示自未被閘極堆疊415及第一間隔物501保護的區域移除鰭105。上述移除可由反應性離子蝕刻(reactive ion etch,RIE)以閘極堆疊415及第一間隔物501作為罩幕，或是藉由其他合適的移除製程。上述移除可持續進行直到鰭105與第一隔離區107之表面齊平或是較其為低。
一旦自未被閘極堆疊415及第一間隔物501保護的區域移除鰭105，可由基板101之暴露部分再生長(regrown)源極/汲極區503，且接觸每一個鰭105。在一實施例中，再生長源極/汲極區503以形成一壓力源將壓力分配至位於閘極堆疊415之下的鰭105的通道區。在一實施例中，其中鰭105包括矽且FinFET為一p型裝置，再生長源極/汲極區503可經由選擇性磊晶製程以具有與鰭105之不同晶格常數之材料，例如矽化鍺。磊晶成長製程可以矽烷、二氯矽烷、鍺烷及其他類似物作為前驅物，且可持續一段時間，範圍介於約5分鐘至約120分鐘之間，例如約30分鐘。可形成源極/汲極區503以具有超過第一隔離區107上表面之高度，其範圍介於約5nm至約250nm之間，例如約100nm。
第6圖繪示出另一實施例，其中使用第一隔離區 107以彼此區隔鰭105，且使用第二隔離區601區隔鰭105與基板101上之其他部分，例如鰭105之分隔群(未繪示)。在本實施例中，藉由先形成第二溝槽603形成第二隔離區601。第二溝槽603可於形成第一溝槽103之前、之後或甚至部分隨著第一溝槽103形成而形成，例如使用光微影製程及相似於上述描述之形成第一溝槽103之蝕刻製程。舉例而言，在一實施例中，可藉由第一遮罩及蝕刻製程，於基板101中形成第二溝槽603之開口，接著上述開口可於以第二遮罩及蝕刻製程形成第一溝槽103時同時延伸。然而，自基板101及鰭105頂端形成並延伸第二溝槽603，且其具有第七深度D7，其較第一溝槽103的第三深度D3為深。在一特定實施例，形成第一溝槽103具有第三深度D3，範圍介於約40Å至約500Å之間，例如約42Å；並且形成第二溝槽603具有第七深度D7，範圍介於約200Å至約7,000Å之間，例如約32nm至約36nm之間，或是約3,190Å。然而，可使用任何合適的深度。
一旦一起形成第二溝槽603與第一溝槽103，第一溝槽103及第二溝槽603可以介電材料填充以形成第一隔離區107及第二隔離區601。在一實施例中，第一溝槽103及第二溝槽603可被如同圖1所述填充。舉例而言，可沉積介電材料使介電材料填滿第一溝槽103及第二溝槽603，接著，凹蝕介電材料以曝露鰭105的頂端表面並形成第一隔離區107及第二隔離區601。一旦形成第一隔離區107及第二隔離區601，可持續進行上述製程以形成閘極堆疊415及源極/汲極區503。
藉由一起使用第二隔離區601與第一隔離區107， 可獲得更協調的隔離。舉例而言，可調整第一隔離區107為特殊需求的鰭內隔離(intra-fin isolation)(在鰭105之間由同一個閘極堆疊415覆蓋)，但第二隔離區601可調整為特殊需求的鰭間隔離(inter-fin isolation)(在鰭105之間由不同的、分離的閘極堆疊，未分別繪示)。如此可調整分離區的能力允許製程有更大的多樣性。
藉由使用在此描述的工具及製程，經由可調整摻雜的邊緣環的導電性修改電場，可使晶圓邊緣具有更一致的蝕刻輪廓。藉由使用不同的導電性的材料能夠控制並且調整電場至所需的蝕刻輪廓。如此的調整助益於克服其他不適當的製程因子，例如變壓耦合電容性協調(transformer-coupled capacitive tuning,TCCT)參數、靜電吸盤多區溫度(electrostatic chuck multi-zone temperature)參數以及氣體位置參數(例如，中央、邊緣、等)，以達到更一致的製程，以達到所預期的關鍵尺寸及輪廓。此外，上述製程有助於降低或減少晶圓內或是腔室中之與均勻性不匹配相關之問題。
如本發明一些實施例所述之半導體裝置之製造方法，其包括：提供一第一吸盤，該第一吸盤包括一第一電極以於該第一吸盤之上產生一鞘層(sheath layer)；且經由在相鄰於該第一吸盤處設置一第一邊緣環以延伸該鞘層，其中該第一邊緣環由一高電子移動率材料形成且與該第一吸盤電性隔離。
如本發明一些實施例所述之半導體裝置之製造方法，更包括：上述高電子移動率材料包括摻氮矽、摻碳矽、摻氟矽、或摻氧矽。
如本發明一些實施例所述之半導體裝置之製造方法，更包括：設置一半導體基板於該第一邊緣環內；且將該半導體基板貼附(attach)至該第一吸盤。
如本發明一些實施例所述之半導體裝置之製造方法，更包括：該貼附該半導體基板至該第一吸盤更包括提供一靜電力至該半導體基板。
如本發明一些實施例所述之半導體裝置之製造方法，更包括：蝕刻一位於該半導體基板上之複數個半導體鰭上之閘極電極材料以形成一閘極電極。
如本發明一些實施例所述之半導體裝置之製造方法，更包括：該閘極電極於蝕刻該閘極電極之後包括：一底部部分，其具有一底部關鍵尺寸；一中間部分，其具有一中間關鍵尺寸，其中該中間關鍵尺寸範圍介於該底部關鍵尺寸之約90%及110%之間；且一頂端部分，其具有一頂端關鍵尺寸，其中該頂端關鍵尺寸範圍介於該底部關鍵尺寸之80%及110%之間。
如本發明另一些實施例所述之半導體裝置之製造方法，其包括：設置一第一邊緣環相鄰於一第一靜電吸盤；貼附一半導體晶圓至該第一靜電吸盤之上；且產生一鞘層於該半導體晶圓之上，該鞘層包括一第一區域及一第二區域，其中進入該鞘層之該第一區域之複數個離子以垂直於該半導體晶圓的角度加速，且其中進入該鞘層之該第二區域之複數個離子以非垂直於該半導體晶圓的角度加速，其中進入該第二區域之該等離子轟擊該第一邊緣環並且不轟擊該半導體晶圓。
如本發明另一些實施例所述之半導體裝置之製造 方法，更包括：該半導體晶圓包括：一半導體基板；及複數個半導體鰭，於該半導體基板之上。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：一閘極電極材料，於該等半導體鰭之上；一第一硬遮罩，於該閘極電極材料之上；及一第二硬遮罩，於該第一硬遮罩之上。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：產生該鞘層之後，該第二硬遮罩沿著一第一側壁具有一少於約75°的第一輪廓角。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：於產生該鞘層之後，該第二硬遮罩沿著一第二側壁具有一小於約75°的第二輪廓角，其中該第二側壁相對於該第一側壁。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：於產生該鞘層之後，經由該閘極電極材料產生一開口，其中該開口具有一大於3.64%的深寬比。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：於產生該鞘層之後，該閘極電極材料形成複數個閘極電極，該等閘極電極具有一約66nm之節距。
如本發明另一些實施例所述之半導體裝置之製造方法，更包括：產生該鞘層之後，該閘極電極材料形成複數的閘極電極，該閘極電極具有一大於90°的閘極輪廓角。
如本發明又一些實施例所述之半導體製造工具，其包括：一靜電吸盤；一基底環，相鄰於該靜電吸盤；及一邊緣 環，延伸至該靜電吸盤及該基底環之上並且與該靜電吸盤電性隔離，其中該邊緣環包括摻氮矽、摻碳矽、摻氟矽、或摻氧矽。
本發明又一些實施例所述之半導體製造工具，更包括：該邊緣環包括：一水平支撐部分；及從該水平支撐部分之一部分向上延伸之一垂直支撐部分。
本發明又一些實施例所述之半導體製造工具，更包括：該垂直支撐部分具有一第一寬度且該水平支撐部分具有一第二寬度大於該第一寬度。
本發明又一些實施例所述之半導體製造工具，更包括該第一寬度大於約24mm。
本發明又一些實施例所述之半導體製造工具，更包括該邊緣環包括摻氮矽，或摻氧矽。
本發明又一些實施例所述之半導體製造工具，更包括其中該邊緣環包括摻碳矽、摻氟矽。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所述技術領域中具有通常知識者也應了解，在不脫離本發明之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明的精神及範圍。

Claims (1)

  1. 一種半導體裝置之製造方法，其包括：提供一第一吸盤，該第一吸盤包括一第一電極以於該第一吸盤之上產生一鞘層(sheath layer)；且經由在相鄰於該第一吸盤處設置一第一邊緣環以延伸該鞘層，其中該第一邊緣環由一高電子移動率材料形成且與該第一吸盤電性隔離。
TW106111083A 2016-06-30 2017-03-31 半導體裝置之製造方法 TW201812875A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662357140P 2016-06-30 2016-06-30
US62/357,140 2016-06-30
US15/284,162 US10163642B2 (en) 2016-06-30 2016-10-03 Semiconductor device, method and tool of manufacture
US15/284,162 2016-10-03

Publications (1)

Publication Number Publication Date
TW201812875A true TW201812875A (zh) 2018-04-01

Family

ID=60806406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111083A TW201812875A (zh) 2016-06-30 2017-03-31 半導體裝置之製造方法

Country Status (3)

Country Link
US (1) US10163642B2 (zh)
CN (1) CN107564811A (zh)
TW (1) TW201812875A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647177B1 (ko) * 2019-02-11 2024-03-15 삼성전자주식회사 플라즈마 처리 장치
US11521856B2 (en) 2020-09-30 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor patterning and resulting structures
CN112652515B (zh) * 2020-12-09 2023-08-15 长江存储科技有限责任公司 等离子体刻蚀装置及其边缘环
US20220367226A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device, Method and Tool of Manufacture

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US5900064A (en) * 1997-05-01 1999-05-04 Applied Materials, Inc. Plasma process chamber
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
US6992014B2 (en) 2002-11-13 2006-01-31 International Business Machines Corporation Method and apparatus for etch rate uniformity control
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US7837826B2 (en) * 2006-07-18 2010-11-23 Lam Research Corporation Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
US9137884B2 (en) * 2006-11-29 2015-09-15 Lam Research Corporation Apparatus and method for plasma processing
US7860379B2 (en) * 2007-01-15 2010-12-28 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
JP5547366B2 (ja) * 2007-03-29 2014-07-09 東京エレクトロン株式会社 プラズマ処理装置
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US7758764B2 (en) * 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
US20110011534A1 (en) * 2009-07-17 2011-01-20 Rajinder Dhindsa Apparatus for adjusting an edge ring potential during substrate processing
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US8576778B2 (en) * 2011-01-27 2013-11-05 Telefonaktiebolaget L M Ericsson (Publ) Transfer of synchronization in a hybrid global satellite packet network system
US9966236B2 (en) * 2011-06-15 2018-05-08 Lam Research Corporation Powered grid for plasma chamber
US9093376B2 (en) 2012-10-24 2015-07-28 International Business Machines Corporation Replacement metal gate FinFET
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US10204794B2 (en) 2013-12-23 2019-02-12 Intel Corporation Advanced etching technologies for straight, tall and uniform fins across multiple fin pitch structures
US9515166B2 (en) * 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
JP6629312B2 (ja) * 2014-07-03 2020-01-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 選択的堆積のための方法及び装置
US9406535B2 (en) * 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9852889B1 (en) * 2016-06-22 2017-12-26 Lam Research Corporation Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring

Also Published As

Publication number Publication date
CN107564811A (zh) 2018-01-09
US20180005832A1 (en) 2018-01-04
US10163642B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
US10032661B2 (en) Semiconductor device, method, and tool of manufacture
CN110648919B (zh) 带有凹口的栅极结构制造
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
TWI881953B (zh) 用於3d nand應用之記憶體單元製造與裝置
TWI845590B (zh) 記憶體單元裝置和半導體結構
TW201738931A (zh) 半導體裝置的形成方法
TW202025231A (zh) 半導體裝置的形成方法及用於進行電漿清潔製程的系統
CN105576028B (zh) 半导体器件及其制造方法
US11527414B2 (en) Methods for etching structures with oxygen pulsing
US12419076B2 (en) Semiconductor device and method
TW201812875A (zh) 半導體裝置之製造方法
US20240387227A1 (en) Semiconductor device, method and tool of manufacture
US20250069893A1 (en) Semiconductor device and methods of formation
US7250336B2 (en) Method for fabricating a shadow mask in a trench of a microelectronic or micromechanical structure
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TWI832259B (zh) 奈米結構電晶體裝置及半導體裝置之形成方法