[go: up one dir, main page]

TW201818548A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201818548A
TW201818548A TW106112644A TW106112644A TW201818548A TW 201818548 A TW201818548 A TW 201818548A TW 106112644 A TW106112644 A TW 106112644A TW 106112644 A TW106112644 A TW 106112644A TW 201818548 A TW201818548 A TW 201818548A
Authority
TW
Taiwan
Prior art keywords
region
fin
drain
mandrel
effect transistor
Prior art date
Application number
TW106112644A
Other languages
English (en)
Other versions
TWI631712B (zh
Inventor
李宗吉
謝東衡
楊寶如
張永豐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201818548A publication Critical patent/TW201818548A/zh
Application granted granted Critical
Publication of TWI631712B publication Critical patent/TWI631712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10P30/22—
    • H10P30/40—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置及其製造方法。一芯軸被形成在包括一第一區域和一第二區域的一主動區域上。第一區域與第二區域分別被保留用於一鰭狀場效電晶體的一源極與一汲極的形成。形成於第二區域上方的芯軸的一部分被分解成一第一區段以及藉由一間隙而與第一區段分開的一第二區段。間隔物被形成在芯軸的相對側上。使用間隔物定義鰭片。鰭片自主動區域向上突出。對應於間隙的第二區域的一部分沒有鰭片形成在其上。源極被磊晶成長在第一區域中的鰭片上。汲極的至少一部分磊晶成長在第二區域不具鰭片的部分上。

Description

半導體裝置及其製造方法
本揭露是關於一種半導體裝置及其製造之方法。
半導體產業至今發展至奈米技術製程，以追求更高元件密度、更佳的效能以及更低的開銷，在這樣的挑戰之下，元件的製造及設計擴展至三維設計的發展，如鰭狀場效電晶體(fin field effect transistor；FinFET)。一典型的鰭狀場效電晶體包含從基板延伸的薄長「鰭」或鰭狀結構。鰭通常通常包括矽，並且形成此電晶體裝置的主體。此電晶體之通道形成在此垂直鰭內。在鰭的上方提供閘極(如：包覆閘極)。這種類型的閘極可以更好地控制通道。鰭狀場效電晶體裝置的其他優點包括降低短通道效應(short channel effect)和提供更高的電流。
然而，習知的鰭狀場效電晶體裝置仍然有某些問題。一個缺點是，對於用於靜電放電(electrostatic discharge；ESD)保護的鰭狀場效電晶體裝置，汲極區域實質上寬於源極區域(並且寬於其他非靜電放電類型的鰭狀場效電晶體裝置)。較長的汲極區位可能導致差劣的磊晶成長，而 這可能導致金屬接點的著陸問題。舉例而言，預期被形成在靜電放電汲極區位的金屬接點實際上可能與靜電放電汲極區位有連接問題。靜電放電汲極區位與金屬接點之間的連接不良會因此降低裝置性能，甚至可能導致裝置故障。
因此，儘管現有的鰭型場效電晶體裝置及其製造方法已普遍足以達成預期的目標，然而這些裝置與方法卻無法完全滿足各方面的所有需求。
本揭露的一實施態樣包括一種製造半導體裝置的方法。一芯軸被形成在包括一第一區域和一第二區域的一主動區域上。第一區域與第二區域分別被保留用於一鰭狀場效電晶體的一源極與一汲極的形成。形成於第二區域上方的芯軸的一部分被分解成一第一區段以及藉由一間隙而與第一區段分開的一第二區段。間隔物被形成在芯軸的相對側上。使用間隔物定義鰭片。鰭片自主動區域向上突出。對應於間隙的第二區域的一部分沒有鰭片形成在其上。源極被磊晶成長在第一區域中的鰭片上。汲極的至少一部分磊晶成長在第二區域不具鰭片的部分上。
本揭露的另一實施態樣包括一種製造半導體裝置的方法。一芯軸被形成在一半導體層的一第一區域與半導體層的一第二區域上，半導體層的第一區域對應於一鰭狀場效電晶體的一源極，半導體層的第二區域對應於一鰭狀場效電晶體的一汲極。第二區域長於第一區域。在第一區域上形成的芯軸是 連續的。形成於第二區域上方的芯軸被分成一第一區段以及與第一區段分開的一第二區段。至少部分地使用芯軸形成鰭狀結構，鰭狀結構自半導體層向上突出。鰭狀場效電晶體的源極的至少一部份被磊晶成長在第一區域中的鰭狀結構上。鰭狀場效電晶體的汲極的至少一部份被磊晶成長在第二區域中的半導體層上。
本揭露的又一實施態樣包括一半導體裝置。半導體裝置包括一閘極元件、一源極元件以及一汲極元件。源極元件位於閘極元件的一第一側。源極元件包括多個鰭狀結構，鰭狀結構突出於一半導體層以及成長在鰭狀結構上的一第一磊晶層。汲極元件位於閘極元件的一第二側，第二側相對於第一側，其中汲極元件包括一第二磊晶層，第二磊晶層成長在半導體層免於突出鰭狀結構的一部分上。
50、100‧‧‧鰭狀場效電晶體裝置
60‧‧‧閘極
60A‧‧‧閘極電極元件
60B‧‧‧閘極介電質
70‧‧‧源極
80‧‧‧汲極
110、500‧‧‧半導體層
150、550A、550B‧‧‧鰭狀結構
160‧‧‧隔離結構
280、540、541‧‧‧間隔物
290‧‧‧磊晶區域
300‧‧‧層間介電質
320、800‧‧‧閘極結構
400‧‧‧積體電路佈局
410‧‧‧主動區域
420、421、422、423‧‧‧多晶矽區域
430A、430B、431A、431B、432A、432B、433A、433B、434A、434B、435A、435B、436A、436B‧‧‧芯軸
440‧‧‧淺溝槽隔離
450‧‧‧源極區域
460‧‧‧汲極區域
470、480‧‧‧尺寸
490‧‧‧間隙
495‧‧‧橫向尺寸
510‧‧‧平板氧化物層
520、530、620‧‧‧介電質層
600‧‧‧光阻層
650‧‧‧圖案化光阻層
670‧‧‧開口
680‧‧‧佈植製程
700‧‧‧蝕刻製程
710、720、780、790‧‧‧上表面
740‧‧‧氣隙
750‧‧‧磊晶成長製程
760、770‧‧‧磊晶層
820、830‧‧‧金屬接點
900‧‧‧方法
910、920、930、940‧‧‧步驟
Lg‧‧‧長度
tox‧‧‧厚度
Wfin‧‧‧寬度
X1-X1'、X2-X2'、Y1-Y1'、Y2-Y2'‧‧‧截線
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個態樣。應注意，根據業界中的標準做法，多個特徵並非按比例繪製。事實上，多個特徵之尺寸可任意增加或減少以利於討論的清晰性。
第1圖為一示例性的鰭狀場效電晶體裝置的透視圖。
第2圖是依據本揭露的各種實施例的鰭狀場效電晶體裝置的立體透視圖。
第3圖是依據本揭露的實施例的鰭狀場效電晶體裝置的頂視圖。
第4A圖至第10A圖、第12A圖至第15A圖、第4B圖至第10B圖、第12B圖至第15B圖是根據本揭露的各種實施例的鰭狀場效電晶體裝置的不同橫截面側視圖。
第11圖是依據本揭露的實施例的鰭狀場效電晶體裝置的頂視圖。
第16圖為依據本揭露的實施例的用於製造鰭狀場效電晶體裝置的方法的流程圖。
以下揭露提供眾多不同的實施例或範例，用於實施本案提供的主要內容之不同特徵。下文描述一特定範例之組件及配置以簡化本揭露。當然，此範例僅為示意性，且並不擬定限制。舉例而言，以下描述「第一特徵形成在第二特徵之上方或之上」，於實施例中可包括第一特徵與第二特徵直接接觸，且亦可包括在第一特徵與第二特徵之間形成額外特徵使得第一特徵及第二特徵無直接接觸。此外，本揭露可在各範例中重複使用元件符號及/或字母。此重複之目的在於簡化及釐清，且其自身並不規定所討論的各實施例及/或配置之間的關係。並且，為使說明簡化及明確，不同特徵亦將任意地以不同尺度繪製。
此外，空間相對術語，諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一元件或特徵結構的關係。除 了描繪圖示之方位外，空間相對術語也包含元件在使用中或操作下之不同方位。舉例而言，如果在附圖中的裝置被翻轉，則被描述為「下方(beneath)」或「以下(below)」的其它元件或特徵將會被轉向為「上方(above)」的其它元件或特徵。因此，示例性術語「以下(below)」可以包含上方和下方的方位。此裝置可以其他方式定向(旋轉90度或處於其他方位上)，而本案中使用之空間相對描述詞可相應地進行解釋。
本揭露關於但不限於鰭狀場效電晶體裝置。舉例來說，鰭狀場效電晶體裝置可為互補式金氧半(complementary metal-oxide-semiconductor；CMOS)裝置，其包含p型金氧半(P-type metal-oxide-semiconductor,PMOS)鰭狀場效電晶體裝置與n型金氧半(N-type metal-oxide-semiconductor；NMOS)鰭狀場效電晶體裝置。後續內容將繼續說明本揭露多種實施例之鰭狀場效電晶體裝置。然而應理解的是，本揭露並不限於特定型態的裝置，除非特別記載於申請專利範圍中。
鰭狀場效電晶體裝置在半導體工業的使用上已日益普及。請參照第1圖，第1圖繪示了一實施例的鰭狀場效電晶體裝置50的透視圖。鰭狀場效電晶體裝置50是一個建構在基板上的非平面多重閘極電晶體。薄矽鰭狀(fin-like)結構(簡稱鰭)形成鰭狀場效電晶體裝置50的主體。鰭具有一鰭寬度Wfin。鰭狀場效電晶體裝置50的一閘極60環繞了此鰭的周圍。Lg表示了閘極60的長度(或寬度，取決於視角)。閘極60可以包括閘極電極元件60A和閘極介電元件60B。閘極介電元件 60B具有厚度tox。閘極60的一部分位於介電隔離結構(例如淺溝槽隔離(shallow trench isolation；STI))的上方。鰭狀場效電晶體裝置50的一源極70和一汲極80形成在鰭的延伸部分上，且位於閘極60的相對側上。鰭本身就可做為一個通道。鰭狀場效電晶體裝置50的有效通道長度則會被鰭的尺寸所決定。
相較於傳統金氧半導體場效電晶體(Metal-Oxide Semiconductor Field Effect Transistor；MOSFET)(也稱為平面裝置)，鰭型場效電晶體裝置具有以下若干優點。這些優點包括更好的晶片面積效率，改善載子遷移率，以及其製程能與平面裝置的工業製程相容。因此，使用鰭型場效電晶體裝置來設計積體電路晶片的一部分或全部是備受期待的。
然而，各種鰭式場效應晶體的製造方法仍在開發之中。舉例而言，鰭狀場效電晶體裝置可用於靜電放電保護。靜電放電鰭狀場效電晶體裝置可具有與非靜電放電鰭狀場效電晶體裝置不同的物理特性。例如，一非靜電放電鰭狀場效電晶體裝置可以具有在其尺寸方面彼此並無不同的源極區域和汲極區域。然而，對於靜電放電鰭狀場效電晶體裝置而言，汲極區域(或也可互換地稱為汲極區位或汲極元件)可實質上長於源極區域。在各種實施例中，靜電放電鰭狀場效電晶體裝置的汲極區域可以至少寬於源極區域的兩倍(或甚至三倍或更多倍)。這也意味著靜電放電鰭狀場效電晶體裝置的汲極區域也可以實質上寬於非靜電放電鰭狀場效電晶體裝置的汲極區域。較長的汲極區域是被配置用以促進靜電放電的耗散，因 此，它是靜電放電器件的獨特特徵之一。
然而，製造靜電放電鰭狀場效電晶體裝置的習知方法，對這種較長的汲極區域而言，可能導致差劣的磊晶成長。這種差劣的磊晶成長可能會引起金屬接點的著陸問題。舉例而言，預期被形成在靜電放電汲極區位的金屬接點(以使靜電放電鰭狀場效電晶體裝置的汲極電性耦合到其他微電子元件)可能不會與磊晶成長的汲極區域進行良好的物理(或電性)接觸。在某些情況下，金屬接點可以與磊晶成長的汲極區域的一些部分進行物理接觸。在其他情況下，金屬接點甚至可能甚至不會與磊晶成長的汲極區域有物理接觸。這些差劣的「金屬著陸」問題可能會降低裝置性能(例如電晶體汲極電流)，並且甚至可能會導致裝置故障。此外，隨著半導體的裝置尺寸持續縮小，上述的這些問題可能會惡化。
為了提高裝置性能和良率，本揭露利用各種製造技術來製造改良「金屬著陸」的靜電放電鰭狀場效電晶體裝置，如下參照第2圖至第16圖所討論的詳細細節。
第2圖是鰭狀場效電晶體裝置100的立體透視圖。鰭狀場效電晶體裝置100被製作在一基板上。為了簡化敘述，基板未在此被示出。在部分實施例中，基板包括介電材料，例如氧化矽(SiO2)。在變化的實施例中，其他合適的材料也可以用於基板。
鰭狀場效電晶體裝置100包括半導體層110。在一實施例中，半導體層110包括晶體矽材料。一佈植製程可以被執行(例如，抗穿透佈植製程)以注入多個摻雜離子到半導體 層110中。在部分實施例中，摻雜離子可包含n型材料，例如砷(As)或磷(P)。或者，在其他部分實施例中，其可包含p型材料，例如硼(B)。這可以視p型金氧半導體與n型金氧半導體裝置的需求而定。諸如淺溝槽隔離的介電隔離結構160被形成在半導體層110上。
鰭狀場效電晶體裝置100包括鰭狀結構150，鰭狀結構150部分地向上突出並離開隔離結構160。換言之，每個鰭狀結構150的至少一部分並未被隔離結構160覆蓋。源極/汲極磊晶區域290形成在鰭狀結構150上。在部分實施例中，源極/汲極磊晶區域290具有菱形狀的橫截面輪廓。
層間介電質300形成在隔離結構160的上方以及鰭狀結構150和源極/汲極磊晶區域290的上方。在部分實施例中，層間介電質300含有氧化矽。層間介電質300可以藉由合適的沉積製程形成，其隨後進行諸如化學機械拋光(chemical-mechanical-polishing；CMP)的拋光製程，以便平坦化層間介電質300的上表面。
一功能閘極結構320被形成以環繞鰭狀結構150和源極/汲極磊晶區域290。在部分實施例中，功能閘極結構320包括一高介電常數閘極介電質與一金屬閘極電極。高介電常數介電質材料是具有比氧化矽更高的介電常數(其大約為4)的介電材料。在一實施例中，高介電常數閘極介電質包括氧化鉿(HfO2)，其具有約18至約40的介電常數範圍。在變化的實施例中，高介電常數閘極介電質可包含氧化鋯(ZrO2)、氧化釔(Y2O3)、氧化鑭(La2O3)、氧化釓(Gd2O3)、二氧化鈦(TiO2)、 五氧化二鉭(Ta2O5)、氧化鉿鉺(HfErO)、氧化鉿鑭(HfLaO)、氧化鉿釔(HfYO)、氧化鉿釓(HfGdO)、氧化鉿鋁(HfAlO)、氧化鉿鋯(HfZrO)、氧化鉿鈦(HfTiO)、氧化鉿鉭(HfTaO)或是鈦酸鍶(SrTiO3)等。金屬電極可以包括功函數金屬元件和填充金屬元件。在各種實施例中，功函數金屬元件可以包含：鈦(Ti)、鋁(Al)、氮化鋁鈦(TiAlN)、碳氮化鉭(TaCN)、氮化鈦(TiN)、氮化鎢(WN)、鎢(W)或其組合。填充金屬元件被配置為用以作為功能閘極結構320的主要導電部分。在各種實施例中，填充金屬部件可以包含鋁(Al)、鎢(W)、銅(Cu)或其組合。在部分實施例中，閘極結構320可以通過閘極置換過程形成，其中虛設閘極結構被功能閘極結構320取代。閘極結構320也可以在側面上被間隔物280所圍繞。用以形成鰭狀場效電晶體裝置100的製程的細節已在於2016年9月9日提交的美國專利申請號15/261,302的申請案中詳述，其標題為「用於擴大小間距的鰭狀場效電晶體裝置的的鰭寬度的系統和方法(System and Method for Widening Fin Widths for Small Pitch FinFET Devices)」，其內容在此通過引用的方式，以其整體併入本文。
由於第2圖所示的鰭狀場效電晶體裝置100是三維結構，不同的二維橫截面視圖可以藉由在X方向或Y方向(如第2圖所示的X方向或Y方向)切割或截取鰭狀場效電晶體裝置100來獲得，這也分別稱為X截面或Y截面。X方向和Y方向彼此垂直。下面將更詳細地討論沿著X截面或Y截面的不同二維橫截面視圖。
如上所述，對於鰭狀場效電晶體裝置而言，磊晶區域290可用以作為一鰭狀場效電晶體的源極元件或汲極元件。舉例而言，位於一鰭狀場效電晶體的一側的磊晶區域290可以是源極元件，並且位於此鰭狀場效電晶體的相對側的磊晶區域290可以是汲極元件。對於部分鰭狀場效電晶體裝置而言，源極元件和汲極元件可以是稍微對稱的，例如它們可以具有實質上類似的大小或尺寸。然而，對於靜電放電鰭狀場效電晶體裝置而言，源極/汲極對稱可以不存在。舉例而言，一靜電放電鰭狀場效電晶體裝置的汲極元件實質上可以比源極元件長得多(即，在第2圖所示的X方向上更長)。較長的汲極可以有助於促進靜電的消散。然而，靜電放電鰭狀場效電晶體裝置的較長汲極也可能導致差劣的磊晶成長，這可能不利地影響了汲極上的金屬接點著陸。
本揭露實施了某些佈局和製程的修改以避免與較長汲極相關的差劣磊晶成長問題。請參照第3圖，其示出了積體電路佈局400的一部分的頂視圖。積體電路佈局400的部分示出了主動區域(oxide diffusion；OD)410，示例多晶矽區域(PO)420、421、422以及423與示例性的主動區域芯軸430A/B、431A/B、432A/B、433A/B、434A/B、435A/B以及436A/B。主動區域410、多晶矽區域420-423以及主動區域芯軸430A/B至436A/B被諸如淺溝槽隔離440的介電隔離結構包圍(在頂視圖中)。X方向和Y方向(如第2圖所示)也在第3圖的頂視圖中示出，以便幫助讀者定向或聯結第2圖的立體視圖與第3圖的頂視圖。
主動區域410是一電晶體(諸如上述鰭狀場效電晶體裝置100)的源極或汲極將會形成之區域。多晶矽區域420-423是虛設閘極結構將會形成之區域。並且，由於虛設閘極結構隨後將會由功能閘極結構320取代，多晶矽區域420-423會對應於鰭狀場效電晶體的閘極元件。主動區域芯軸430A/B至436A/B將用於定義如上參照第2圖所述的鰭狀結構。舉例而言，間隔物可以形成在各個主動區域芯軸430A/B至436A/B中的相對側(在Y方向上)，並且這些間隔物可以稍後用於定義鰭狀結構(即如上參照第2圖所述的鰭狀結構150)。因此，各個主動區域芯軸可以用於定義兩個鰭狀結構。使用主動區域芯軸形成鰭狀結構的細節已在於2010年5月14日提交的美國專利號8,881,084的申請案中詳述，其標題為「鰭狀場效電晶體邊界優化(FinFET Boundary Optimization)」，其內容在此通過引用的方式，以其整體併入本文。
依據本揭露的實施例，積體電路佈局400的部分可以包括靜電放電鰭狀場效電晶體。舉例而言，多晶矽區域421可以被認為是靜電放電鰭狀場效電晶體的閘極元件(或最終將形成閘極之處)。多晶矽區域421左側的主動區域410的部分可以被認為是靜電放電鰭狀場效電晶體的源極區域，並且多晶矽區域421右側的主動區域410的部分可以被認為是靜電放電鰭狀場效電晶體的汲極區域。為了便於之後的討論，在此將靜電放電鰭狀場效電晶體的源極區域標記為源極區域450，並且在此將靜電放電鰭狀場效電晶體的汲極區域標記為汲極區域460。
源極區域450具有橫跨X方向(或在X方向被量測)的尺寸470，並且汲極區域460具有橫跨X方向的尺寸480。這些尺寸470和480也可以分別被指為源極區域450和汲極區域460的長度。值得注意的是，尺寸470也對應於在源極區域中的「多晶矽至多晶矽」的間距(相鄰的閘極結構分開的距離)，並且尺寸480也對應於在汲極區域中的「多晶矽至多晶矽」的間距。
如第3圖所示，汲極區域460的尺寸480實質上比源極區域450的尺寸470長。在部分實施例中，尺寸480至少是尺寸470的兩倍長。在部分實施例中，尺寸480對尺寸470的比超過4：1，這意味著尺寸480是尺寸470的四倍(或更多)。在部分實施例中，尺寸480是介在0.3微米到0.6微米的範圍內。
如上所述，如果一靜電放電鰭狀場效電晶體根據習知製程而形成，則明顯較長的汲極460可能導致磊晶成長問題(以及金屬接點著陸問題)。舉例而言，根據習知靜電放電鰭狀場效電晶體的製作，主動區域芯軸430A和430B將形成為單個連續主動區域芯軸，並且其它芯軸431A和431B、432A和432B，433A和433B，434A和434B，435A和435B和436A和436B亦相同。
相比之下，習知靜電放電鰭狀場效電晶體的製作將定義橫跨整個汲極區域的連續主動區域芯軸，而本揭露將在汲極區域460中的各個主動區域芯軸「斷開」為兩個分離區段。舉例而言，一個單獨的主動區域芯軸被「斷開」成主動區域芯軸431A和主動區域芯軸431B，另一個主動區域芯軸被「斷開」 成主動區域芯軸432A和主動區域芯軸432B，又一個主動區域芯軸被「斷開」成主動區域芯軸433A和主動區域芯軸433B，依此類推。
在分離的主動區域芯軸431A和431B、432A和432B等等之間目前存在間隙490(由虛線表示)。雖然這些間隙在這裡沒有具體的說明，類似的間隙也分隔了分離的芯軸430A和430B以及436A和436B。這些間隙也可以被看作間隙490的延伸。間隙490可以被看作是芯軸不存在的區域。如下將更詳細地討論的是，間隙490被形成汲極區域中，以便防止鰭狀結構被形成在汲極區域460對應於間隙490的部分中。缺乏鰭狀結構的汲極區域460將改善汲極的磊晶成長，這將降低在汲極中的金屬接點著陸問題。為了確保鰭狀結構並不存在於具汲極區域460之意義的部分中(即，就尺寸及/或位置而言)，間隙490具有一橫向尺寸495(在X方向上被量測)，其被仔細配置為不會過大或過小。在部分實施例中，橫向尺寸495介在0.1微米到0.25微米的範圍內。
在部分實施例中，主動區域芯軸的分離可以在積體電路佈局的階段完成。換句話說，初始設計佈局可以包括在X方向上跨越源極區域450和汲極區域460的連續芯軸。此初始佈局被修改或修訂為使得連續芯軸(在佈局中)在汲極區460中被分成單獨的區。這樣，隨後形成的結構(即主動區域芯軸)將被分成修改佈局指定的方式。主動區域芯軸的分離促進了在汲極區域460中的更好磊晶成長，因此允許在汲極中有更好的金屬接點著陸，如下將進一步詳述。
為了便於本揭露的後續討論，靜電放電鰭狀場效電晶體裝置的一橫截面圖沿著在源極區域450中的截線Y1-Y1'的區段截取，且靜電放電鰭狀場效電晶體裝置的另一橫截面圖是沿著在汲極區域460中的截線Y2-Y2'的區段所截取。根據本揭露的實施例，第4A圖至第10A圖和第12A圖至第13A圖示出了在源極區域450的一部分(部分地沿著截線Y1-Y1')中所執行製程的一系列橫截面圖，第4B圖至第10B圖和第12B圖至第13B圖示出了在汲極區域460的一部分(部分地沿著截線Y2-Y2')中所執行製程的一系列橫截面圖。
請參照第4A圖至第4B圖，在此所示的源極區域450和汲極區域460的部分各皆包括半導體層500。半導體層500是上述半導體層110的一實施例。一平板氧化物層510形成在半導體層500上。平板氧化物層510包含氧化矽。介電質層520形成在平板氧化物層510上，另一介電質層530被形成在介電質層520上。介電質層520可包含氮化矽、氧化矽或矽氮氧化物，或其組合。介電質層520、530可以共同地(或與平板氧化物層510結合)用以作為一硬遮罩，其將被圖案化以定義鰭狀結構。
作為實例，第4A圖還示出芯軸432A的其中一個(亦繪示於第3圖中)。應當理解的是，另一個芯軸431A和433A設置在芯軸432A的兩側。雖然為了空間上的考量並且為了簡單起見，這些芯軸(和其它芯軸)並未在此具體地示出，但是應當理解的是，下面使用芯軸432A作為示例的討論也適用於芯軸431A和433A。第4B圖對應於沿著Y2-Y2'截取的橫 截面圖，此處芯軸被分離(因此不存在)，並未有芯軸位在第4B圖中的介電質層530上。因此，可以說，根據本揭露的實施例，雖然芯軸被形成在靜電放電鰭狀場效電晶體的源極區域450中，但是在靜電放電鰭狀場效電晶體的汲極區域460的至少一部分中並未形成芯軸。
間隔物540、541被形成在芯軸432A的相對兩側上。如第4A圖所示，間隔物540、541被形成在芯軸432A的「左」側和「右」側，因此它們將被形成在對應於第3圖的頂視圖的芯軸432A的「頂」側和「底」側。在部分實施例中，相應的間隔物形成在各個芯軸430A至436A之上。在部分實施例中，間隔物540、541包含合適的介電質材料，其與芯軸432A具有足夠的蝕刻選擇性。
請參照第5A圖至第5B圖，舉例而言，芯軸432A會藉由一蝕刻製程被移除。間隔物540、541仍留下並且將被用於定義(或圖案化)鰭狀場效電晶體的鰭狀結構。再次，因為未有芯軸被形成在第4B圖所示的汲極區域460的部分中，亦未有間隔物被形成在第4B圖中。
請參照第6A圖至第6B圖，藉由一或多個蝕刻製程，間隔物540、541用於圖案化其下的層，以在源極區域450中定義鰭狀結構550A與550B。此步驟也可以被稱為「冠部蝕刻」，並且其可以類似於上述參照第3圖所討論的製程。換句話說，部分的半導體層500被蝕刻掉，並且半導體層500的殘留部分現在自半導體層的其餘部分向上突出。在第6B圖中，由於未有間隔物被形成在那裡，因此也未有鰭狀結構被形成。 然而，半導體層500的一部分在第6B圖中也被蝕刻掉，如同第6A圖中的情況。
請參照第7A圖至第7B圖，一光阻層600被形成在源極區域450和汲極區域460兩者中。在源極區域450中，光阻層600形成在鰭狀結構550A、550B之上，當其暴露半導體層500的一些部分時，光阻層600覆蓋(保護)鰭狀結構550A、550B。這些半導體層500的暴露部分可以是蝕刻層，使得介電隔離結構(諸如淺溝槽隔離)可以被形成在其位中。
現在請參照第8A圖至第8B圖，在源極區域450和汲極區域460中，半導體層500的暴露部分被蝕刻。之後，光阻層600被移除。
現在請參照第9A圖至第9B圖，移除介電質層520、530的殘留部分，並且一介電質層620被形成在源極區域450和汲極區域460中。一諸如化學機械拋光(chemical mechanical polishing；CMP)的拋光製程，可以被執行以平坦化介電質層620的上表面。
介電質層620隨後將被蝕刻以形成介電隔離結構，例如在源極和汲極區域450、460中的淺溝槽隔離。然而，如第9A圖至第9B圖中所示，汲極區域460中的介電質層620比源極區域450中的介電質層620寬。這是因為源極區域450中的介電質層620被鰭狀結構550A、550B中斷。因此，源極區域450中的介電質層620被分成數個較小的區塊，而在汲極區域460中的介電質層620是連續且長的片。如果對介電質層620執行蝕刻製程，則源極區域450中的介電質層620可以更容易 地移除(因為它們是較小的片)，但在汲極區域460中的介電質層620可能更難以完全移除。介電質層(在半導體層500將於後續製程中成長磊晶層的部分上)的未完全移除可能導致差劣的磊晶成長。
因此，本揭露還對汲極區域460中的介電質層620的一部分執行處理步驟，以提高其蝕刻速率。現在請參照第10A圖至第10B圖，一圖案化光阻層650被形成在汲極區域460中的介電質層620上(但在源極區域450中不一定是必要的)。圖案化光阻層650包括一開口670，其暴露出汲極區域460中的介電質層620的一部分。一佈植製程680藉由開口670執行以將離子注入到汲極區域460的介電質層620的暴露部分中。佈植製程680增加了在後續介電質層蝕刻製程中的注入介電質層620的蝕刻速率。這將有助於在半導體層500磊晶成長汲極之處的部分上的介電質層620的移除。
第11圖被提供以更清楚地示出圖案化光阻層650的開口670的位置。詳細而言，第11圖是積體電路佈局400的一部分的頂視圖，類似於第3圖所示的部分。為了清楚和一致起見，在第3圖與第10圖中所出現的相同元件，其標號是相同的。為了簡單起見，由光阻層650形成的開口670的邊界被示出，而不是在此頂視圖中示出圖案化光阻層650。如第11圖所示，開口670的邊界大於並環繞間隙490。換句話說，間隙490(對應於未有形成鰭狀結構的汲極區域460的一部分)與開口670重疊，但間隙490的尺寸在X和Y方向上都小於開口670的尺寸。應當理解的是，為了確保位於半導體層500預期為汲極 被磊晶成長之處的部分上的介電質層620的乾淨移除，開口670僅需要與間隙490一樣大。然而，開口670被配置為略大於間隙490，以便提供更寬鬆的過程窗口，以使若開口670的位置略微偏移，則其仍將暴露間隙490的所有部分。
值得注意的是，若根本沒有形成圖案化光阻層650，但佈植製程680仍被執行，則可能會離子注入到最終形成介電隔離結構(例如淺溝槽隔離)的介電質層620的部分中。在介電隔離結構中具有離子可能是不期望的，因為這可能不利地影響介電隔離結構用以作為電子阻障的能力。因此，在部分實施例中，一圖案化光阻層也可以被形成在源極區域450的部分中，以阻擋離子被注入到介電質層620的某些部分中。
現在請參照第12A圖至第12B圖，圖案化光阻層650被移除。一蝕刻製程700被執行以蝕刻介電質層620，直到鰭狀結構550A、550B被暴露，並且半導體層500的上表面710、720分別在源極區450和汲極區域460兩者中被暴露。如上所述，上表面710、720需要是乾淨的，以便確保良好的磊晶成長以形成鰭狀場效電晶體的源極和汲極。因此，位於上表面710、720上的介電質層620應該被徹底移除。由於汲極區域460的長尺寸，這在不增強介電質層620的蝕刻速率的情況下將是困難的。然而，由於佈植製程680藉由開口670(第10B圖)被執行以增加被暴露的介電質層620的蝕刻速率，而可以在蝕刻製程700期間徹底且乾淨地移除部分的介電質層620，從而為半導體層500中的源極區域450和汲極區域460留下被暴露的乾淨上表面710、720。介電隔離結構(例如，淺溝槽 隔離)由介電質層620的殘留部分形成。
在此製作階段，鰭狀結構被暴露，並且淺溝槽隔離被形成。多個其他製程也被執行以形成鰭狀場效電晶體的源極和汲極。由於這些製程(例如形成閘極)已經在上面討論，因此在此不再贅述。
現在請參照第13A圖至第13B圖，執行磊晶成長製程750以磊晶成長源極區域450中的磊晶層760和汲極區域460中的磊晶層770。請參照第13A圖，磊晶層760成長在鰭狀結構550A、550B上，其是半導體層500的一部分，自半導體層500向上突出。在部分實施例中，每個磊晶層760可以具有類似於菱形的橫截面(在第13A圖所示的Y切口中)。在其它實施例中，每個磊晶層760可以具有類似於第2圖中所示的源極/汲極磊晶區域290的橫截面輪廓。
當然，應當理解的是，在實際中製造的裝置可能不具有這樣清楚定義的橫截面輪廓，但是應當理解的是，磊晶層760的上表面780仍然可以是「崎嶇」的(例如具有上升和下降)，並且不平滑或平坦。磊晶層760作為靜電放電鰭狀場效電晶體的源極元件。鰭狀結構550A、550B(即半導體層500的突出部分)也可以被認為是源極元件的一部分。
相比之下，汲極區域460中的磊晶層770具有與源極區域450中的磊晶層760不同的輪廓。由於汲極區域460的所示部分不具有鰭狀結構，磊晶層770形成在半導體層500上。如此，磊晶層770被形成為具有更接近地類似塊狀或矩形(沒有尖銳的90度角)的橫截面輪廓。由於上述佈植製程680的效 能以及介電質層的暴露部分因此而致的乾淨移除，半導體層500(磊晶層770成長於其上)具有良好的磊晶表面成長。如此，磊晶層770的磊晶成長得以改善。
與源極區域450中的磊晶層760相比，汲極區域460中的磊晶層770也可以更厚更高。在部分實施例中，磊晶層770的高度超過磊晶層760和其上形成有磊晶層760的鰭狀結構550A/B的組合高度。此外，由於磊晶層770生長在相對平坦的表面(半導體層500的表面720，如第12B圖所示)上，而不是在突出的鰭狀結構上，因此磊晶層770的上表面790比磊晶層760的上表面780更平坦及/或更光滑。然而，應當理解的是，磊晶層790的上表面780在實際製造中可能不是完全平坦的或平滑的，它仍然可以表現出一些表面的形貌變化(例如，上升和下降或凹陷)。只是與磊晶層760的上表面780相比，磊晶層770的上表面790具有更小的形貌變化。
再次地，在源極區域450和汲極區域460中形成的磊晶層中的差異歸因於汲極區域460未形成鰭狀結構的此部分的事實，這是由於如上面參照第3圖所討論的芯軸的「斷開」。如果芯軸未被「斷開」，則磊晶層也將形成在汲極區域460中的鰭狀結構上，其之後可能類似於源極區域450中的磊晶層760。然而，由於與源極區域450相比，汲極區域460的長度更長(上文參照第3圖所述的尺寸480與470)，因此汲極區域的磊晶層(形成在鰭狀結構上)可能最終具有較短的高度。這可能導致金屬接點著陸問題。舉例而言，在隨後的製作階段中，導電金屬接點被形成在汲極區域460及/或源極區域450中。如 果汲極區域中的磊晶層太短(即不夠厚)，金屬接點可能不會與磊晶層的上表面完全接觸，這導致了差劣的電性連接。此外，即使部分的物理接觸在兩者之間形成，由於磊晶層的鋸齒狀/粗糙上表面，物理接觸可能不是最佳的。這也導致差劣的電性連接。然而，這問題不會在此發生，因為如上所述，形成在汲極區460中的磊晶層770未形成在鰭狀結構上，並且因此可以成長為具有相對良好的厚度/高度，相對平坦/平滑的表面，這將允許其與金屬接點進行良好的物理接觸。
還應注意到的是，源極區域450和汲極區域460之間的另一個差異是源極區域450具有比汲極區域460更多的氣隙。更詳細而言，磊晶層760、鰭狀結構550A、550B和半導體層500可以隨著磊晶層760的成長而共同捕獲其中的氣隙740。這有至少部分是因為磊晶層760的橫向突出輪廓。如果兩個相鄰的磊晶層760彼此合併或形成物理接觸，則這樣的氣隙740可以因此形成。相比之下，汲極區域中的磊晶層770實質上沒有氣隙，因為其成長在相對平坦的表面上。靜電放電鰭狀場效電晶體的源極元件中的氣隙(例如氣隙740)的存在不會對金屬接點著陸造成問題，只要磊晶層760與其上形成的金屬接點之間可以有良好的物理接觸。源極元件與汲極元件之間的氣隙差異是根據本揭露而形成的靜電放電鰭狀場效電晶體裝置的另一個區別物理特徵，其在習知製作的靜電放電鰭狀場效電晶體裝置中可能不存在。
磊晶層760和770之間的差異也在第14A圖與第14B圖中示出，第14A圖與第14B圖也是源極區域450和汲極區 域460的橫截面側視圖，但是是沿著如第3圖的頂視圖中所示的截線X1-X1'和X2-X2'(沿著X方向)。舉例而言，第14A圖與第14B圖各自示出了兩個相鄰的閘極結構800被形成在鰭狀結構(例如，向上突出的半導體層500)上的部分，其可以實現為上述參照第2圖的閘極結構320的實施例。舉例而言，閘極結構800可以包括藉由上述的閘極取代製程形成的金屬閘極電極。尺寸470(參照上述第3圖的討論)分離了源極區域450中的閘極結構800，並且尺寸480(亦參照上述第3圖的討論)分離了閘極結構800。如上所述，尺寸480大於尺寸470(例如，至少兩倍長)，而由於第14A圖與第14B圖未按比例繪製，這在第14A圖與第14B圖中可能不容易理解。
磊晶層760形成在源極區域450中的兩個相鄰的閘極結構800之間。磊晶層770形成在汲極區域460中的兩個相鄰的閘極結構800之間。比較磊晶層760和770，可以看出磊晶層760的上表面780比磊晶層770的上表面790具有更多的上升和下降。換句話說，表面790的形貌變化小於表面780的形貌變化。較平坦或較光滑的表面790為金屬接點提供良好的接觸表面。在部分實施例中，由於磊晶層不在鰭狀結構上生長，因此磊晶層770也可以比磊晶層760更高或更厚。
再次地，如果芯軸未被破壞，且鰭狀結構被形成以沿著汲極區域460整體延伸，則作為汲極的一部分而形成的磊晶層將更類似於磊晶層760的表面特性。然而，因著汲極區域460的較長長度，所以磊晶層(形成在汲極中的鰭狀結構上)實質上也可能比源極區域450中的對應部分更短或更薄，並且 當然比依據在此所述的實施例的汲極區域460中形成的磊晶層770更短或更薄。這將導致金屬接點著陸問題，因為金屬接點可能難以接觸到其也可能為短或薄的汲極磊晶層的粗糙上表面。
值得注意的是，磊晶層770的部分(靠近閘極結構800)也可以在其上表面中呈現一些不均勻性。這是由於芯軸的缺乏不是遍及汲極區域460的事實造成的。如第3圖所示，雖然芯軸在汲極區域460中被斷開，從而導致在汲極區域460中的芯軸缺乏(並且在隨後形成鰭狀結構)，但汲極區域460中仍具有一些芯軸的殘留區段。在這種情況下，鰭狀結構將會形成芯軸的殘留區段的相對側(頂部和底部)上，且因此磊晶層的一些部分(例如，第14B圖中所示的具有鋸齒狀上表面的部分)仍然形成在鰭狀結構上。然而，由於金屬接點預期會被形成為更靠近磊晶層770的中心或中間，所以接近於閘極結構800的磊晶層770的非平坦表面應該不會成為問題。
應理解的是，如果需要的話，芯軸能以使汲極區域460實質上不具芯軸分段的方式斷開，只要佈局計劃被相應地修改。這將防止鰭狀結構被形成在汲極區域460中，且在汲極區域460中形成的磊晶層770，因此可能具有遍及整個區域的實質上平坦或相對平滑的上表面，而不僅僅是其中間部分為相對平坦或平滑。
還應注意的是，由於第13A圖與第13B圖和第14A圖與第14B圖的橫截面採取不同的切割方式，第13A圖與第13B圖沿著第3圖中的Y方向，第14A圖與第14B圖沿著第3 圖中的X方向，第13A圖中所示的氣隙740可能不會出現在第14A圖中，因為其在此截面中可能不是「可見的」。
現在請參照第15A圖至第15B圖，導電金屬接點820和830分別被形成在源極區域450和汲極區域460中。金屬接點820被形成為與磊晶層760的上表面780具有物理和電性接觸，且金屬接點830形成為與磊晶層770的上表面790具有物理和電性接觸。由於磊晶層760和770用以作為靜電放電鰭狀場效電晶體裝置的源極和汲極元件的一部分，金屬接點820和830提供了源極和汲極元件的電性連接。如上所述，在此討論的方法允許金屬接點830被形成與磊晶層770具有良好的物理和電性連接，而這是在習知靜電放電鰭狀場效電晶體裝置中由於其較長的汲極長度所會遭遇的問題。
第16圖為依據本揭露的各種方面的用於製造鰭狀場效電晶體裝置的方法900的流程圖。方法900包括步驟910，其在包括一第一區域和一第二區域的一主動區域上形成芯軸。所述第一區域被保留用於一鰭狀場效電晶體的一源極元件的形成。所述第二區域被保留用於所述鰭狀場效電晶體的一汲極元件的形成。所述芯軸的形成被執行以使得形成於所述第二區域上方的所述芯軸的一部分被分解成一第一區段以及藉由一間隙而與所述第一區段分開的一第二區段。
方法900包括步驟920，其在所述芯軸的相對側上形成間隔物。
方法900包括步驟930，其使用所述間隔物定義鰭片，所述鰭片自所述主動區域向上突出，其中對應於所述間隙 的所述第二區域的一部分沒有所述鰭片形成在其上。
方法900包括步驟940，其磊晶成長所述源極元件在所述第一區域中以及所述汲極元件在所述第二區域中，其中所述源極元件磊晶成長在所述第一區域中的所述鰭片上，且其中所述汲極元件的至少一部分磊晶成長在第二區域不具所述鰭片的部分上。
在部分實施例中，所述鰭狀場效電晶體包括一靜電放電裝置。
在部分實施例中，所述第二區域在沿著所述芯軸延伸的一方向上比所述第一區域長。舉例而言，所述第二區域是所述第一區域的至少兩倍長。
在部分實施例中，形成所述芯軸的步驟包括：接收一積體電路佈局計劃，所述積體電路佈局計劃包括跨越所述第一區域和所述第二區域的一連續芯軸；以及修改積體電路佈局計劃，以使在所述第二區域上形成的所述芯軸的所述部分被分解成所述第一區段和所述第二區段。
在部分實施例中，所述磊晶成長被執行以使所述源極元件包括比所述汲極元件更多被捕獲在其中的空氣。
在部分實施例中，所述汲極元件生長為具有比所述源極元件更平滑的上表面。
應理解的是，其他的製程步驟可在上述的步驟910-940之前、期間或之後進行，以完成半導體裝置的製造。舉例而言，在磊晶成長所述源極元件與所述汲極元件的步驟940之前，還包括：一介電質層被形成在所述第一區域和所述 第二區域上。一光阻層在之後被形成。所述光阻層定義包括(或環繞)所述間隙的一開口。一佈植製程通過所述開口被執行以將離子注入到被所述開口暴露的所述介電質層的一部分中。作為另一實例，一導電接點被形成在所述汲極元件的所述部分上，所述汲極元件的所述部分磊晶成長在第二區域不具所述鰭片的部分之上。為簡單起見，其他的製程步驟在此沒有被討論。
綜上所述，可以看出，本揭露提供了優於習知的鰭狀場效電晶體及其製造的優點。然而，應理解的是，其他實施例可以提供額外的優點，並且不需在此公開所有優點，並且沒有特定的優點是必須提供給所有實施例的。其中一個優點是，藉由斷開靜電放電鰭狀場效電晶體的汲極區域的一部分中的芯軸，其防止了鰭狀結構被形成在汲極區域的那部分中。鰭狀結構的缺乏允許了在汲極區域中稍後形成的磊晶層相較其他的情況(例如，與根據習知製程製作的靜電放電鰭狀場效電晶體的汲極相比)具有較平坦且較平滑的表面。在汲極區域中形成的磊晶層也可以比習知靜電放電鰭狀場效電晶體的汲極的磊晶層厚。此外，被執行至汲極部分中的介電質層的佈植製程增強了介電質層的蝕刻速率，這允許在半導體層的一部分上的介電質層更乾淨地移除，而磊晶層將在汲極中成長於此處。其他優點包括與現有處理步驟的相容性和易於實現。因此，實施本揭露將不會顯著增加製造成本。
本揭露的一實施態樣包括一種製造半導體裝置的方法。一芯軸被形成在包括一第一區域和一第二區域的一主動區域上。所述第一區域與所述第二區域分別被保留用於一鰭狀 場效電晶體的一源極與一汲極的形成。形成於所述第二區域上方的所述芯軸的一部分被分解成一第一區段以及藉由一間隙而與所述第一區段分開的一第二區段。間隔物被形成在所述芯軸的相對側上。使用所述間隔物定義鰭片。所述鰭片自所述主動區域向上突出。對應於所述間隙的所述第二區域的一部分沒有鰭片形成在其上。所述源極被磊晶成長在所述第一區域中的所述鰭片上。所述汲極的至少一部分磊晶成長在第二區域不具所述鰭片的部分上。
本揭露的另一實施態樣包括一種製造半導體裝置的方法。一芯軸被形成在一半導體層的一第一區域與所述半導體層的一第二區域上，所述半導體層的所述第一區域對應於一鰭狀場效電晶體的一源極，所述半導體層的所述第二區域對應於所述鰭狀場效電晶體的一汲極。所述第二區域長於所述第一區域。在所述第一區域上形成的所述芯軸是連續的。形成於所述第二區域上方的所述芯軸被分成一第一區段以及與所述第一區段分開的一第二區段。至少部分地使用所述芯軸形成鰭狀結構，所述鰭狀結構自所述半導體層向上突出。所述鰭狀場效電晶體的所述源極的至少一部份被磊晶成長在所述第一區域中的所述鰭狀結構上。所述鰭狀場效電晶體的所述汲極的至少一部份被磊晶成長在所述第二區域中的所述半導體層上。
在部分實施例中，形成所述芯軸的步驟包括：接收一積體電路佈局計劃，所述積體電路佈局計劃包括延伸穿過所述第一區域和所述第二區域的一連續芯軸；以及修改積體電路佈局計劃，包括分離所述連續芯軸成所述第一區段和所述第 二區域中的所述第二區段。
在部分實施例中，在所述源極以及汲極被磊晶成長的步驟之前，還包括：在所述第一區域和所述第二區域上形成一介電質層；形成一光阻層，所述光阻層定義一開口，所述開口暴露在所述第二區域中的所述介電質層的一部分；以及注入離子到被所述所述介電質層被暴露的所述部分中。
本揭露的又一實施態樣包括一半導體裝置。所述半導體裝置包括一閘極元件。一源極元件位於所述閘極元件的一第一側。所述源極元件包括多個鰭狀結構，所述鰭狀結構突出於一半導體層以及成長在所述鰭狀結構上的一第一磊晶層。一汲極元件，位於所述閘極元件的一第二側，所述第二側相對於所述第一側，其中所述汲極元件包括一第二磊晶層，所述第二磊晶層成長在所述半導體層免於突出所述鰭狀結構的一部分上。
在部分實施例中，所述第二磊晶層的上表面比所述第一磊晶層的上表面更平滑。
在部分實施例中，所述第二磊晶層比所述第一磊晶層厚。
在部分實施例中，所述汲極元件比所述源極元件長。
在部分實施例中，所述汲極元件是所述源極元件的至少兩倍長。
上文概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭露的態樣。本領域熟習此項技藝 者應當瞭解到他們可容易地使用本揭露作為基礎來設計或者修改其他製程及結構，以實行相同目的及/或實現相同優勢的。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭露的精神及範疇，以及在不脫離本揭露的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。

Claims (10)

  1. 一種製造半導體裝置的方法，包括：形成一芯軸在包括一第一區域和一第二區域的一主動區域上，其中所述第一區域被保留用於一鰭狀場效電晶體的一源極元件的形成，其中所述第二區域被保留用於所述鰭狀場效電晶體的一汲極元件的形成，且其中形成所述芯軸被執行以使得形成於所述第二區域上方的所述芯軸的一部分被分解成一第一區段以及藉由一間隙而與所述第一區段分開的一第二區段；形成間隔物在所述芯軸的相對側上；使用所述間隔物定義鰭片，所述鰭片自所述主動區域向上突出，其中對應於所述間隙的所述第二區域的一部分沒有鰭片形成在其上；以及磊晶成長所述源極元件在所述第一區域中以及所述汲極元件在所述第二區域中，其中所述源極元件磊晶成長在所述第一區域中的所述鰭片上，且其中所述汲極元件的至少一部分磊晶成長在第二區域不具所述鰭片的部分上。
  2. 如申請專利範圍第1項所述之方法，其中所述鰭狀場效電晶體包括一靜電放電裝置。
  3. 如申請專利範圍第1項所述之方法，其中所述第二區域在沿著所述芯軸延伸的一方向上比所述第一區域長。
  4. 如申請專利範圍第1項所述之方法，其中形成所述芯軸的步驟包括：接收一積體電路佈局計劃，所述積體電路佈局計劃包括跨越所述第一區域和所述第二區域的一連續芯軸；以及修改積體電路佈局計劃，以使在所述第二區域上形成的所述芯軸的所述部分被分解成所述第一區段和所述第二區段。
  5. 如申請專利範圍第1項所述之方法，其中所述磊晶成長被執行以使所述源極元件包括比所述汲極元件更多被捕獲在其中的空氣。
  6. 如申請專利範圍第1項所述之方法，其中所述汲極元件生長為具有比所述源極元件更平滑的上表面。
  7. 如申請專利範圍第1項所述之方法，還包括：形成一導電接點在所述汲極元件的所述部分上，所述汲極元件的所述部分磊晶成長在第二區域不具鰭片的部分之上。
  8. 一種製造半導體裝置的方法，包括：形成一芯軸在一半導體層的一第一區域與所述半導體層的一第二區域上，所述半導體層的所述第一區域對應於一鰭狀場效電晶體的一源極，所述半導體層的所述第二區域對應 於所述鰭狀場效電晶體的一汲極，所述第二區域長於所述第一區域，其中在所述第一區域上形成的所述芯軸是連續的，且其中形成於所述第二區域上方的所述芯軸被分成一第一區段以及與所述第一區段分開的一第二區段；至少部分地使用所述芯軸形成鰭狀結構，所述鰭狀結構自所述半導體層向上突出；磊晶成長所述鰭狀場效電晶體的所述源極的至少一部份在所述第一區域中的所述鰭狀結構上；以及磊晶成長所述鰭狀場效電晶體的所述汲極的至少一部份在所述第二區域中的所述半導體層上。
  9. 如申請專利範圍第8項所述之方法，在所述源極以及汲極被磊晶成長的步驟之前，還包括：在所述第一區域和所述第二區域上形成一介電質層；形成一光阻層，所述光阻層定義一開口，所述開口暴露在所述第二區域中的所述介電質層的一部分；以及注入離子到被所述所述介電質層被暴露的所述部分中。
  10. 一種半導體裝置，包括：一閘極元件；一源極元件，位於所述閘極元件的一第一側，其中所述源極元件包括多個鰭狀結構，所述鰭狀結構突出於一半導體層以及成長在所述鰭狀結構上的一第一磊晶層；以及一汲極元件，位於所述閘極元件的一第二側，所述第二側相對於所述第一側，其中所述汲極元件包括一第二磊晶 層，所述第二磊晶層成長在所述半導體層免於突出所述鰭狀結構的一部分上。
TW106112644A 2016-10-31 2017-04-14 半導體裝置及其製造方法 TWI631712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/339,282 US9865589B1 (en) 2016-10-31 2016-10-31 System and method of fabricating ESD FinFET with improved metal landing in the drain
US15/339,282 2016-10-31

Publications (2)

Publication Number Publication Date
TW201818548A true TW201818548A (zh) 2018-05-16
TWI631712B TWI631712B (zh) 2018-08-01

Family

ID=60812751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112644A TWI631712B (zh) 2016-10-31 2017-04-14 半導體裝置及其製造方法

Country Status (5)

Country Link
US (4) US9865589B1 (zh)
KR (1) KR102005141B1 (zh)
CN (1) CN108010967B (zh)
DE (1) DE102016121157B3 (zh)
TW (1) TWI631712B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI861809B (zh) * 2022-08-31 2024-11-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393674B2 (en) 2018-05-18 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low-stress silicon nitride layer through hydrogen treatment
US10573723B1 (en) 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
US10741544B2 (en) 2018-11-09 2020-08-11 International Business Machines Corporation Integration of electrostatic discharge protection into vertical fin technology
US11894361B2 (en) 2021-12-08 2024-02-06 International Business Machines Corporation Co-integrated logic, electrostatic discharge, and well contact devices on a substrate
CN114021505B (zh) * 2022-01-06 2022-05-17 青岛展诚科技有限公司 集成电路FinFET复杂三维结构描述文件的生成方法和系统

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864536B2 (en) * 2000-12-20 2005-03-08 Winbond Electronics Corporation Electrostatic discharge protection circuit
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8776734B1 (en) 2008-05-19 2014-07-15 Innovative Environmental Solutions, Llc Remedial system: a pollution control device for utilizing and abating volatile organic compounds
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8881084B2 (en) 2010-05-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET boundary optimization
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8609518B2 (en) 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8685825B2 (en) * 2011-07-27 2014-04-01 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
US8871584B2 (en) * 2011-07-27 2014-10-28 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8779517B2 (en) * 2012-03-08 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9087719B2 (en) * 2012-09-28 2015-07-21 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
KR102068980B1 (ko) 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9461170B2 (en) * 2014-04-23 2016-10-04 Taiwan Semiconductor Manufacturing Company Ltd. FinFET with ESD protection
KR102158961B1 (ko) * 2014-05-13 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9847329B2 (en) 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
US9276088B1 (en) 2014-10-15 2016-03-01 Globalfoundries Inc. Method for making high voltage integrated circuit devices in a fin-type process and resulting devices
US9595475B2 (en) 2014-12-01 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage fin formation methods and structures thereof
US9368484B1 (en) * 2015-05-28 2016-06-14 United Microelectronics Corp. Fin type electrostatic discharge protection device
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI861809B (zh) * 2022-08-31 2024-11-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
KR102005141B1 (ko) 2019-07-29
CN108010967A (zh) 2018-05-08
US20180130792A1 (en) 2018-05-10
TWI631712B (zh) 2018-08-01
US20200051972A1 (en) 2020-02-13
US11004842B2 (en) 2021-05-11
DE102016121157B3 (de) 2018-04-26
KR20180048225A (ko) 2018-05-10
US10453837B2 (en) 2019-10-22
US20190252370A1 (en) 2019-08-15
US9865589B1 (en) 2018-01-09
US10276559B2 (en) 2019-04-30
CN108010967B (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US12211750B2 (en) Mechanisms for forming FinFET device
US11682697B2 (en) Fin recess last process for FinFET fabrication
TWI631712B (zh) 半導體裝置及其製造方法
TWI698998B (zh) 採用ｕ字形半導體本體之垂直場效電晶體及其形成方法
TWI559551B (zh) 用於半導體裝置之限制的磊晶區域和製造具有限制的磊晶區域之半導體裝置的方法
US20240047275A1 (en) Methods of manufacturing semiconductor devices by etching active fins using etching masks
US20190304976A1 (en) Semiconductor arrangement having continuous spacers and method of manufacturing the same
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
CN107017299B (zh) 半导体装置及其制造方法
US9583394B2 (en) Manufacturing method of semiconductor structure
CN114823542A (zh) 用于源极/漏极外延区的灵活合并方案
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
CN108231683A (zh) 半导体元件及其制造方法
US11335679B2 (en) Semiconductor device and method of fabricating the same
TW202139271A (zh) 半導體結構
TWI705564B (zh) 具有在升高隔離結構上之閘極結構之積體電路產品及其形成方法