TW201818392A - 用於主動式矩陣顯示器的電源線電壓降補償 - Google Patents

Abstract

一種用於一主動式矩陣顯示器之驅動系統電路包括：一資料驅動器模組，其用於接收表示待由該主動式矩陣顯示器之像素顯示之一影像的一數位資料位元串流；一或多個電源線，其用於供電給各自包括至少一個發光元件之複數個像素；一電壓源，其連接至該一或多個電源線；及校準構件，其用於補償該一或多個供應線上之電力下降。該校準構件包括：用於使一電流流動穿過一個別像素之構件；用於判定跨越該像素之一電壓降且用於比較此電壓降與彼像素之一預定參考電壓之構件；用於依據該比較來判定彼像素之校準值之構件，該等校準值將連接至該電壓源且連接至接地之佈線之電阻考量在內；及用於對一所接收數位資料位元串流應用該等校準值以自其產生資料驅動器電壓之構件，該等資料驅動器電壓欲被施加至該資料驅動器模組以用於表示一經校正影像。

Description

用於主動式矩陣顯示器的電源線電壓降補償

本發明係關於主動式矩陣LED面板之領域。更特定而言，本發明係關於用於驅動及補償經數位驅動AMLED或AMOLED顯示器之不均勻性之方法。

主動式矩陣發光二極體(AMLED)顯示器面板及包括有機發光二極體(AMOLED)之版本通常包括三個主要部分：含有LED或OLED之前板、具有主動式矩陣像素陣列(包括TFT)之底板及通常處於顯示器之邊緣處之電子驅動器。 在顯示器操作期間存在前板與底板兩者之顯著降級，且扁平面板顯示器之生產程序並不同質。缺少均勻或同質製造條件目前似乎係不可避免的，此乃因顯示器中之此等不均勻性來自各種不可控制來源：生產製程中之不均勻性(舉例而言，跨越面板之介電質厚度之變化及半導體之介接品質、沈積改變及形成(O)LED之材料之變化等)、矩陣之材料中之不均勻性(例如LTPS中之晶粒邊界)及其他來源。顯示器之降級可以諸多方式表現： 例如OLED特性之移位(由於使用引起之降級、由於已逝去時間引起之降級)、TFT特性之移位(通常主要由偏壓應力(電壓或照明)支配)等。造成降級及不均勻性之另一效應可由所有像素上之電流分配上之供應變化及接地線電阻而導致。 為補償由降級產生之移位及變化，每個像素中之電流需要與待顯示之像素之所要數位值匹配。已開發出引入策略以準確地設定像素電流。傳統及最常使用之技術藉由驅動驅動電晶體作為一飽和電流源(亦即藉由施加實質上大於VGS-VT之一源極-汲極電壓(VDS))而對每個像素中之電流使用精細調諧。此高源極-汲極電壓導致較高電力消耗，此乃因電力之一顯著部分在跨越充當一電流源之驅動電晶體之底板中損失。另外，通常藉由像素集合(例如顯示器中之行)之間的接觸引線及電源引入寄生效應。可藉由在每一行中添加一數位轉類比轉換器(DAC)來補償此等寄生效應(諸如電壓降)。然而，此增加電路之複雜性且引入其他寄生效應及電壓降。由於所有像素中之電流在一數位(PWM)驅動主動式矩陣顯示器之所有情況下應相等，因此此可導致影像品質之一劣化。 已開發出其他技術，該等技術使用一PWM方案以便在每一個像素中設定一特定亮度位準。然而，此要求可將像素電流極準確地設定為0或一固定值(基於像素大小及所要求顯示器光度)。WO2014/080014闡述可如何針對每條線使用一電流源達成一均勻電流。然而，與一類比驅動方案相比，此需要兩倍數目個接觸墊來驅動顯示器(因此引入額外寄生效應)，此乃因在彼解決方案中在一每列之基礎上資料線及電源兩者必須由矽驅動器提供。此外，彼解決方案在驅動器中需要大量電流源，此將佔用晶圓之顯著面積。此係次最佳的，此乃因每單位面積可製作較少像素，從而導致次最佳顯示器解析度。此外，彼解決方案不係用於驅動一顯示器之一極具成本效益之方法。

本發明之實施例之一目標係提供用以驅動一AMOLED (主動式矩陣OLED)顯示器或一AMLED (主動式矩陣LED)顯示器之一良好方法及裝置。本發明之實施例之一優點在於以一均勻方式驅動顯示器以便得到良好影像品質。 在一第一態樣中，本發明提供用於一主動式矩陣顯示器之驅動系統電路。該驅動系統電路包括： -一資料驅動器模組，其用於接收表示待由該主動式矩陣顯示器之像素顯示之一影像之一數位資料位元串流， -一或多個電源線，其用於供電給各自包括至少一個發光元件之複數個像素， -一電壓源，其連接至該一或多個電源線，及 -校準構件，其用於補償該一或多個供應線上之電力下降。 該校準構件包括 -用於使一電流流動穿過一個別像素之構件 -用於判定跨越該像素之一電壓降且用於比較此電壓降與彼像素之一預定參考電壓之構件 -用於依據該比較來判定彼像素之校準值之構件，該等校準值將連接至該電壓源且連接至接地之佈線之電阻考量在內，及 -用於對一所接收數位資料位元串流應用該等校準值以自其產生資料驅動器電壓之構件，該等資料驅動器電壓欲被施加至該資料驅動器模組以用於表示一經校正影像。 本發明之實施例之一優點在於可動態地執行校正，從而藉由將數個列之電源線及接地線處之電壓一起考量在內來校正由於電晶體特性之差異、發光元件特性之差異、溫度改變、時間之降級而引起的輸出之差異。 在本發明之實施例中，驅動系統可進一步包括一可變阻抗(例如一可調諧電阻器)，該可變阻抗與每一像素中之LED或OLED串聯連接、經調適以在像素啟動之後旋即提供流動穿過每個像素之一相同電流。 在根據本發明之實施例之一驅動系統中，該校準構件可包括用於儲存所判定校準值之一記憶體。 在根據本發明之實施例之一驅動系統中，該校準構件可包括連接至一回饋環路且經由一「校準模式」切換構件進一步連接至該至少一個電源線之一參考電流源。 本發明之此等實施例之一優點在於可高度準確地製成電流源且可將其實施於一積體電路中，該電流源可容易地分配於一主動式矩陣面板中之數個資料驅動器晶片上方。一額外優點在於可將內部產生之電壓用作一參考，因此阻抗匹配獨立於矽晶片。 在根據本發明之實施例之一驅動系統中，校準構件可包括一內插單元及接地電壓降乘法單元，該內插單元及該接地電壓降乘法單元兩者經由一求和單元調適以為該主動式矩陣面板之該資料驅動器模組提供電壓調節。因此可透過已存在於主動式矩陣顯示器中之資料驅動器提供電壓調節及補償，而無需額外電流源、DAC等，此節省晶圓面積且允許獲得具有高解析度之顯示器。一額外優點在於可將由於接地而因引起之阻抗變化考量在內。 在根據本發明之實施例之一驅動系統中，該電壓源及該校準構件可連接至該至少一個電源線之一第一側。該至少一個電源線可進一步包括可經由一第二「驅動模式」切換構件連接至該電壓源之一第二側。 在根據本發明之實施例之一驅動系統中，電壓源可包括一DC/DC轉換器。以此方式，可在不需要ADC或DAC及其額外電壓降之情況下獲得一高效電壓源。 在一第二態樣中，本發明提供一種主動式矩陣顯示器，其包括：在邏輯上被組織成若干列及若干行之一像素陣列，每一像素包括至少一個發光元件；及根據本發明之第一態樣之實施例中之任何者之一驅動系統電路。 在根據本發明之實施例之一主動式矩陣顯示器中，該等像素可包括一2T1C結構。在具有很少組件之情況下(此減少損失)，此實施方案具有一簡單佈局且容易受控制。 在根據本發明之實施例之一主動式矩陣顯示器中，該陣列可被劃分成兩個像素集合，每一集合包括根據第一態樣之實施例中之任何者之驅動系統電路。本發明之實施例之一優點在於可藉由複製參考電流I_ref 源之數目、模式選擇開關及比較器而對不同列上之多個像素並行地進行校準。 在一第三態樣中，本發明提供一種校準一主動式矩陣顯示器之方法，該主動式矩陣顯示器包括在邏輯上被組織成若干列及若干行之一像素陣列。該方法包括 使一電流流動穿過該陣列之一像素列之一個別像素， 判定跨越該像素之一電壓降且比較此電壓降與彼像素之一預定參考電壓， 依據該比較來判定彼像素之校準值，該等校準值將連接至該電壓源且連接至接地之佈線之電阻考量在內，及 儲存該等校準值。 在一第四態樣中，本發明提供一種驅動一主動式矩陣顯示器之方法。該方法包括 接收表示待顯示於該主動式矩陣顯示器上之一影像之一數位資料位元串流， 對該所接收資料位元串流應用先前所判定之校準值以自其產生資料驅動器電壓，該等資料驅動器電壓欲被施加至該主動式矩陣顯示器之一資料驅動器模組以表示至少針對供應線上之電力下降經校正之一影像。 在此方法中，驅動電晶體用作一可變阻抗，更特定而言用作一可變(可調諧)電阻器。 在此方法中，可根據第三態樣之方法判定該等校準值。 在隨附獨立技術方案及附屬技術方案中陳述本發明之特定及較佳態樣。來自附屬技術方案之特徵可與獨立技術方案之特徵組合且視情況與其他附屬技術方案之特徵組合而不僅僅如申請專利範圍中明確陳述。 參考下文中所闡述之實施例將明瞭且闡明本發明之此等及其他態樣。

將關於特定實施例且參考某些圖式闡述本發明，但本發明並不限於此而是僅由申請專利範圍限制。所闡述之圖式僅係示意性的且係非限制性的。在該等圖式中，出於說明目的，元件中之某些元件之大小可係放大的且未必按比例繪製。尺寸及相對尺寸並不對應於用以實踐本發明之實際減小。 說明及申請專利範圍中之術語第一、第二及諸如此類係用於在類似元件之間進行區分且未必用於時間地、空間地、以排名方式或以任何其他方式闡述一順序。應理解，如此使用之術語在適當之情形下可互換，且本文中所闡述之本發明之實施例能夠以除本文中所闡述或圖解說明之順序之外的其他順序操作。 此外，說明及申請專利範圍中之術語頂部、下面及諸如此類係出於闡述性目的而使用且未必用於闡述相對位置。應理解，如此使用之術語在適當之情況下可互換，且本文中所闡述之本發明之實施例能夠以除本文中所闡述或圖解說明之順序之外的其他定向操作。 應注意，申請專利範圍中所使用之術語「包括」不應解釋為限於此後所列舉之構件；並不排除其他元件或步驟。因此，其應解釋為規定所陳述特徵、整數、步驟或組件之存在，但並不排除一或多個其他特徵、整數、步驟、組件或其群組之存在或添加。因此，表達「包括構件A及B之一裝置」之範疇不應限於僅由組件A及B組成之裝置。其意指，關於本發明，裝置之唯一相關組件係A及B。 貫穿本說明書對「一項實施例」或「一實施例」之提及意指結合實施例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此，貫穿本說明書在各個地方中出現之片語「在一項實施例中」或「在一實施例中」未必全部係指相同實施例，但可係指相同實施例。此外，在一或多項實施例中，特定特徵、結構或特性可以任何適合方式組合，如熟習此項技術者依據本發明將明瞭。 類似地，應瞭解，在本發明之例示性實施例之說明中，出於簡化本發明及輔助理解各種發明性態樣中之一或多者之目的有時將本發明之各種特徵一起集合於一單個實施例、圖式或其說明中。然而，不應將本發明之此方法解釋為反映以下一意圖：所主張發明需要比每一請求項所明確陳述之特徵多之特徵。而是，如以下申請專利範圍反映：發明性態樣在於少於一單個前述所揭示實施例之所有特徵。因此，遵循詳細說明之申請專利範圍據此明確地併入至此詳細說明中，其中每一技術方案獨立地作為本發明之一單獨實施例。 此外，雖然本文中所闡述之某些實施例包括包含於其他實施例中之特徵中之某些特徵而非其他特徵，但不同實施例之特徵之組合意在係在本發明之範疇內，且形成不同實施例，如熟習此項技術者將理解。舉例而言，在以下申請專利範圍中，所主張實施例中之任何者可用於任何組合中。 在本文中所提供之說明中，陳述眾多具體細節。然而，應理解，可在無此等特定細節之情況下實踐本發明之實施例。在其他例項中，未詳細展示已知方法、結構及技術以便不使本說明之一理解模糊。 OLED顯示器係包括一發光二極體陣列之顯示器，在該發光二極體陣列中發射性電致發光層係回應於一電流而發射光之一有機化合物膜。OLED顯示器可使用被動式-矩陣(PMOLED)或主動式-矩陣(AMOLED)定址方案。在OLED顯示器之情形中，本發明係關於AMOLED顯示器。對應定址方案使用一薄膜電晶體底板來將每一個別OLED像素切換為接通或關斷。AMOLED顯示器允許比PMOLED顯示器高之解析度及比PMOLED顯示器大之顯示器大小。 然而，本發明並不限於AMOLED顯示器，而是限於與主動式矩陣顯示器有關之一較寬廣概念。儘管AMOLED顯示器就其像素元件之電流切換速度而言尤其有利，但任何類型之主動式矩陣顯示器可使用本發明之實施例之概念。若主動式矩陣顯示器之像素元件可較快地切換，則其係有利地，此乃因此允許獲得較高圖框速率因此較不使影像閃爍。 根據本發明之實施例之一主動式矩陣顯示器(例如一AMLED或AMOLED顯示器)包括複數個像素，該複數個像素各自包括一發光元件(例如一發光二極體(LED)或一有機LED (OLED)元件)。發光元件配置成一陣列，且在邏輯上被組織成若干列及若干行。貫穿本發明之說明，使用術語「水平」及「垂直」(分別與術語「列」及「行」有關)來提供一座標系統且僅為便於闡釋。其不需要(但可)係指裝置之一實際實體方向。此外，使用術語「行」及「列」來闡述鏈接於一起之陣列元件集合。鏈接可呈列與行之一笛卡爾陣列之形式；然而，本發明並不限於此。如熟習此項技術者將理解，行及列可容易地互換且在本說明中意圖此等術語係可互換的。並且，非笛卡爾陣列可被構造且包含於本發明之範疇內。因此應廣泛地解釋術語「列」及「行」。為促進此廣泛解釋，說明及申請專利範圍係指在邏輯上被組織成若干列及若干行。藉由此意指像素元件集合以一拓撲線性交叉方式鏈接於一起；然而，實體或拓撲配置不需要如此。舉例而言，列可係圓及此等圓之行半徑且本發明中所闡述之圓及半徑闡述為「經邏輯組織之」列及行。並且，各種線之具體名稱(例如選擇線及資料線)意欲係用於促進解釋及理解且意欲係指一特定功能之泛用名稱。對詞語之具體選擇並非意欲以任何方式限制本發明。 在本發明之實施例中，本發明係關於用於一主動式矩陣LED (AMLED)或OLED (AMOLED)顯示器面板之一驅動電路，該驅動電路允許均勻像素供電及因此減少顯示器降級及不均勻性。本發明亦係關於包括根據本發明之實施例之驅動電路之一AMLED及AMOLED顯示器面板。本發明亦係關於用於數位驅動一AM(O)LED顯示器之包含電源線電壓降補償之一方法。 在本發明之實施例中，電壓模式數位驅動用於驅動顯示器面板。基於區塊位準處之阻抗匹配提供用以實質上減少或消除前板及底板兩者之不均勻性及降級之補償方案。 當使用電壓模式數位驅動時，可以各種方式校準像素陣列。本質上，存在以某種方式檢查或程式化在個別像素中流動之電流之一回饋。本發明囊括全部基於此概念之引入機制。作為一核心原理，藉由改變像素阻抗來判定像素中之電流，如亦在以引用方式併入本文中之WO 2014/080014中所闡述。本文件中所闡述之技術亦可用於本概念。進行阻抗匹配以消除TFT及OLED中之變化且補償線上之電壓降。 為獲得校準值，一第一方案包括在一校準循環期間監測電流，其中一電流感測器監測由一單個像素消耗之電流。此將需要在每一校準循環每通道啟動一個像素(列或行，由定義電壓降之電力線之方向判定)且調諧驅動電晶體，直至像素電流到達一預定參考值為止。此將導致在校準循環期間每電流感測器調諧一單個像素。此不係較佳方案，此乃因將獲得大量電流之量測資料且在數位驅動方法中僅需要一單個電流。 一第二較佳方案包括在一校準循環期間發送一電流，及調適一可調諧電阻器直至到達針對其設計系統之有效供應電壓V_DD 為止，因此將每列像素之數目及其電阻性模型考量在內。本實施例之一優點在於可極準確地製成電流源(舉例而言在矽中)且在於電流源可容易地分配於數個晶片上。內部產生之電壓用作一參考，因此阻抗匹配獨立於(矽)晶片。 此等兩個選項具有將連接至電源之佈線及連接至數個列之接地之佈線之電阻一起考量在內之優點，藉此減少半導體(例如矽)觸點之數目以及(矽)晶片中之校準電路之數目。然而，此降低校準之更新速度，此乃因較少硬體可用於執行校準。校準再新時間取決於每校準通道(亦即一列或合在一起之複數個列)像素之數目及像素校準之間的時間。不同像素之校準之間的時間取決於是僅在起動時進行校準還是在顯示器運行時間期間進行校準。在對經數位驅動顯示器(及在電源線垂直於資料線之情形中)進行運行時間校準之情形中，數位驅動方案內之任何未使用時槽可用於校準。此給出具有一較佳隱藏校準之優點。舉例而言，如WO 2014 068017之第15頁第10行至第16頁第15行中所闡述之一工作循環展示第一子圖框之一第一時槽係0，且其餘時槽將係1 (若最高有效位元係1)或0 (若最高有效位元係0)。即使針對一8位元數目，數位信號係11111111，但在此類型之工作循環中第一時槽將係0，如同一文件之第16頁第23行至第28行中所見。此未使用時槽可用於根據本發明之實施例之校準。 在一項態樣中，提供用於對一AM(O)LED顯示器進行數位驅動及校準之一方法。本方法之實施例可提供對一般而言主要受偏壓應力(電壓或照明偏壓)支配之(O)LED特性之移位(時間相依降級、由於使用而引起之降級)及TFT特性之移位之補償，因此獲得一AM(O)LED顯示器之一良好圖像品質。一般而言針對(O)LED，每個像素中之電流需要與待顯示之像素之數位值匹配。 本方法中將闡述用以準確地設定像素電流及補償沿著電源線之電壓降之一策略。在某些實施例中，舉例而言藉由以下操作來針對每一像素獲得一校準值：使用一參考電流I_ref ；及量測且調節跨越像素之電壓降；或藉由藉助於一電流感測器直接量測穿過像素之電流。獲得一經校準像素所需之校準值中之每一者係儲存於一校準記憶體中。在實際使用AM(O)LED顯示器時，獲得表示待顯示之一影像之一資料串流且將其引入一資料驅動器中以用於以一補償方式驅動主動式矩陣。然後考量先前判定之每一像素之校準值而驅動AM(O)LED顯示器。可利用相同硬體區塊來獲得校準資料並執行校準及電壓校正。 圖4展示根據本發明之實施例之一經數位驅動主動式矩陣顯示器之一例示性系統簡圖。其包括影像介接硬體107、第一資料驅動器硬體401及視情況第二資料驅動器硬體402 (舉例而言，全部或一部分可實施於晶片中之資料驅動器)、一第一專用線驅動器集合403及一視情況一第二專用線驅動器(例如嵌入式線驅動器)集合404及一像素底板405，專用線驅動器404之該第二集合根據本發明之第二態樣之實施例包括用於在陣列中選擇像素之「選擇」線、一第一「電壓分配與電壓降校準」區塊或「電力分配」區塊109及一選用第二電壓分配單元或區塊108。電壓分配單元(例如包括用於電力分配之電壓源101及開關103、104)可形成一單個單元108 (圖1)。電壓分配單元連同電壓補償單元(例如電流源106及影像介接硬體107)亦可形成一緊湊單元109，舉例而言一積體單元。在一替代實施例中，僅存在單元109。圖4中未圖解說明含有包含LED或OLED之像素之實際前板。 在主動式矩陣顯示器之正常使用期間(亦即在影像顯示期間)，呈表示待顯示之一影像之數位資料之形式的影像輸入透過一輸入406 (例如導線或一匯流排)到達影像介接硬體107。控制及資料信號被自影像介接硬體107發送至資料驅動器硬體401及視情況402，且控制信號被發送至第一專用線驅動器集合403及視情況第二專用線驅動器集合404。並且，信號可作為一回饋自電壓降校準區塊109朝向影像介接硬體107返回。 圖5展示資料驅動器佈線之兩個可能實施例。在左手側實施例500中，第一資料驅動器401及第二資料驅動器402分別存在於顯示器之兩側上，以用於各自控制像素之一子集。舉例而言，每一資料驅動器可控制可伸展直至顯示器之中間為止之資料線501、502之一集合。在右手側實施例510中，僅資料驅動器401存在於顯示器之一個側上且其對應資料線511伸展跨越整個顯示器直至顯示器之另一側。在兩個實施例中，若驅動器足夠快，則亦可使用資料驅動器之多工。在此情形中，可以顯示器底板技術實施資料驅動器區塊之一部分，例如一多工器。 選擇佈線可存在與資料導線(資料線)中之部分資料導線類似之選項。其可舉例而言垂直於圖5之資料導線伸展(此實例並不限制本發明)。舉例而言，選擇導線(選擇線)可自顯示器之兩側上之專用線驅動器403、404伸展直至顯示器之中間，或可自顯示器之一側上之線驅動器403伸展直至顯示器之另一側(在此情形中將僅需要一個專用線驅動器集合403)。 主動式矩陣顯示器進一步包括驅動電路，驅動電路一方面包括供電給電壓線之一集合102且另一方面包括電壓分配與電壓降校準單元109及視情況第二電壓分配單元108，取決於設計該等電壓線在本發明之實施例中可平行於選擇線延展或以任何其他適合方式延展。在本發明之實施例中，電源線包括用於陣列之每一像素之VDD連接及GND連接兩者。 圖1展示驅動電路之兩個實例。上部電路100存在連接至一電源線集合102之兩側以用於供電給一顯示器之LED之一電壓源101。然而，在某些實施例中，電源僅連接至面板之一側。在任何情形中，此連接可由一開關(例如一或多個「驅動模式」開關103、104，例如電晶體)提供以用於選擇(啟用或停用)面板之驅動。因此，可用一電壓源來驅動顯示器面板，且此使不必要在每一列中引入一DAC，從而減少組件之量且節省顯示器中之空間，因此改良設計規模。此外，顯示器並不受DAC位元解析度限制(DAC位元解析度通常需要大於被操縱之像素之數目)。可簡單地製成驅動器從而降低成本。使用一電壓源且避免使用DAC帶來額外優點：減少或消除由於連接之額外電壓降。當使用DAC時，需要一特定量之電壓降以便供DAC操作，且此損失電力。另一方面，可以高效率(舉例而言以一DC/DC轉換器)來製成電壓源101。此外，包括一電壓源之一驅動電路有利於節能。 在顯示器之驅動模式期間，一或多個「驅動模式」開關103、104接通因此電源VDD連接於電源線102之兩側上，當非作用中時該一或多個「驅動模式」開關關斷。在校準期間，「驅動模式」關斷且「校準模式」開關105係作用中的，例如用一電流源106將一單位電流I_ref 驅動通過電源線。 圖1之下部圖式110展示一雙重驅動電路組態，其中存在「驅動模式」開關103、113與「校準模式」開關105、115以及兩個參考電流源106、116之兩個集合。其可形成連接至面板之每一側之兩個積體單元109、119。此組態可劃分列，且每一集合可驅動面板112中之像素之一子集(例如各自一半像素)。在此組態中，校準及供電可並行。 在一項態樣中，本發明係關於一主動式矩陣顯示器(諸如一AMLED或AMOLED顯示器面板)之一驅動電路。驅動電路包括電源線(例如導線、匯流排其他電子路徑)之一集合102以用於供電給一像素群組，該像素群組可配置為若干列，每一像素群組連接至集合102之一單獨電源線。在本發明之特定實施例中，其中像素配置成若干列及若干行，一列上之所有像素連接至同一電源線，且不同列之像素連接至不同電源線。在本發明之實施例中，舉例而言如圖1中所圖解說明，提供供應線之一集合102使得針對陣列中之每一像素列存在一個電源線。在本發明之實施例中，電源線包括連接至電源VDD之線及連接至接地GND之線兩者。在本發明之實施例中，一電壓源VDD用於供電給面板。電壓源VDD可經由開關103、104、113連接至電源線之集合102之兩側或自電源線之集合102之兩側切斷連接。 在顯示器之「正常驅動」模式期間，標示為「驅動模式選擇」之一信號係作用中的，閉合開關103、104，且電源VDD連接於電源線之集合102之兩側上。當「驅動模式選擇」非作用中時，電源VDD自電源線之集合102之兩側切斷連接。由於可用一電壓源供電給顯示器之事實(儘管事實上需要一電流源)，因此不需要針對所有列包含電流模式數位轉類比轉換器(DAC)。此亦改良設計之規模，此乃因針對較大顯示器，需要自此等DAC供應較大數目個像素，且DAC之準確度需要大於被操縱之像素之數目。此外，使用一電壓供應之一其他優點在於消除電流DAC內之電壓降。電壓源可以高效率(舉例而言以一DCDC轉換器)製成。在電流DAC中，將需要一預定量之電壓降以便供DAC操作，且此損失電力。此外，自一電力觀點來看，使用如根據本發明之實施例之一電壓源係一較佳解決方案。 當「校準模式選擇」作用中時，閉合另一開關105，且將一單位電流I_ref 驅動穿過一電源線。對此，在電源線之集合102之一側處提供一參考電流源。此係用於校準，如下文更詳細闡釋。在注入電流之電源線之相同側處量測一電壓，且將此所量測電壓發送至一比較器單元，在該比較器單元中比較該所量測電壓與參考電壓V_ref(i) 之一集合，其中i係自1至p，p係已針對校準預定義之參考電壓之數。將此比較之結果提供至影像介接硬體107中之數位邏輯。 由於主動式矩陣顯示器(例如本發明之LED或OLED面板)中之照明之經減少降級，像素可包括一相對簡單組態諸如2T1C (具有2個電晶體及1個電容器之一電路)，如圖6中所展示。 然而，本發明並不限於2T1C組態，且亦可應用其他組態(例如4T2C、5T2C、6T2C)以用於將TFT電壓臨限值移位保持為極低，因此減少像素明度之變化。 本發明可應用於p型電晶體以及n型電晶體且應用於包括任何類型之底板(例如包括舉例而言氫化非晶Si (a-Si ：H)、多晶矽、有機半導體、(非晶)銦鎵鋅氧化物(a-IGZO，IGZO) TFT或其他)之驅動電路。 圖6展示根據本發明之實施例之一AM(O)LED顯示器之像素結構之兩個基本組態。所圖解說明實施例係2T1C (2個電晶體、1個電容器)組態，但可應用任何其他適合組態。像素結構包括與一驅動電晶體M1串聯連接之一LED或一OLED 601。(O)LED 601可耦合於耦合至接地GND之接地線603與電晶體M1之間(如圖6之左手側部分展示)，或耦合於耦合至電源V_DD 之電源線604與電晶體M1之間(如圖6之右手側部分展示)。(O)LED與電晶體M1上之電壓之總和導致像素上之電壓。電晶體M1充當一開關以用於用來自電源線604之電力供電給(O)LED 601。選擇電晶體M2將一資料線606與驅動電晶體M1之閘極連接。選擇電晶體M2之閘極連接至一選擇線607，選擇線607經展示為平行於電源線604及接地線603延展。選擇線607垂直於資料線606延展。電容器C1連接於驅動電晶體M1之閘極與源極之間。 在一AM(O)LED顯示器中，如圖6中所表示之複數個此等像素可邏輯地配置成若干列及若干行。配置於同一行中之像素可連接至同一資料線606，且配置於同一列中之像素可連接至同一選擇線607。 用於每一像素中之校準之電壓、電流、阻抗及有關參數取決於每一像素在列中之位置將具有不同值，此乃因電源與每一像素之間的電阻取決於其由於接觸引線、像素之間的觸點等而在列中之位置。 本發明之實施例在顯示器之正常使用期間(亦即在顯示一影像期間)提供匹配每像素之阻抗。對此，首先量測每一像素上之電壓同時根據預定校準方案將一參考電流引入彼像素中(如下文將陳述)，且然後經由阻抗匹配在每一像素中控制電流以消除主動式矩陣及(O)LED之變化且補償列上之電壓降。藉由調諧與像素之LED或OLED串聯連接之一可變阻抗來針對每一像素實現阻抗匹配。在本發明之實施例中，將每一像素之驅動電晶體用作一可變電阻器。圖7展示一列中之每一像素經受一電壓降，該電壓降取決於像素在具有N個像素之列中之位置，此乃因串聯於像素與至電源之連接之間的電阻隨著至電源之距離增加而增加。 圖7中以電阻性模型展示連接至電源線604之一像素列之兩種可能組態以及像素之間的電阻。圖7之上部實施方案圖解說明自兩側驅動之一像素列之一電阻性模型，而下部實施方案圖解說明自一單個側驅動之一像素列之一電阻性模型。在具有N個像素之一列中，各自包括一(O)LED 601、611 (僅展示每一像素之LED及驅動電晶體M1)之兩個相鄰像素之間存在電源線電阻R1 (位於相鄰像素之間)及一接地線電阻R2 (位於相鄰像素之間)。此等電阻R1、R2源自金屬佈線，且其可係眾所周知的(例如經模型化、經量測等)。該等電阻可依據佈局計算。 電源線及接地線中之兩個像素之間的電阻之總和係參考電阻，R1+R2= Rref。通常至外部電源VDD及至接地GND之佈線將分別具有比像素間導線電阻R1及R2大之一電阻R_S1 、R_S2 。比率M定義為關於內部像素電阻之電阻比率。R_S1 及R_S2 通常由以下定義：圖7中之上部實施方案700包括自兩側接觸之電源線，因此列之遠端處之像素連接至電源VDD。圖8中圖解說明針對此情形(電源線在兩個遠端處接觸至電源VDD)之電阻性電壓降。圖8圖解說明3種情形：曲線圖201 –無(O)LED接通；曲線圖202 –沿著列之一典型分配之(O)LED接通；及曲線圖203 –沿著列之所有(O)LED皆接通。自此等曲線圖可見，電源線上之電力下降隨著在至電源之電源線之連接點與正考量之位置n處之像素之間被接通之像素數目之增加而增加。 可如下文中計算針對電力線自兩側接觸之情形之電阻性電壓降。 在校準期間，一電流源(例如圖1之電流源106)透過一電源線藉由以下操作引入一電流：斷開開關103、104；閉合開關105；且藉助於電力分配區塊109、108路由電流。因此，在校準期間，每電流源一次僅接通一個像素(經校準之像素)，列中之其餘像素被關斷。若使用兩個或兩個以上參考電流源(106、116)，則將可能同時校準兩個或兩個以上像素。自所注入參考電流I_ref 獲得在具有N個像素之列中之位置n處之像素上之電阻性電壓降(像素數目n係介於1與列上之像素之總數目(為N)之間的一數)。 首先在位置n中之像素處作為觸點處之電流I₀ 與定義一像素何時接通(並因此汲取電流I_ref )之二進制碼b_i (b下標i)之一函數來計算在列中流動之電流。演算法因此使用來自影像資料之一列之一N位元串流。此N位元串流係b_N … b_i+1 b_i … b₁ 。兩個像素之間的佈線之電阻R_ref 定義兩個像素之間的電壓降。在將直至像素n之所有此等電壓降求和且添加具有電阻R_s =R_s1 +R_s2 之接觸引線處之電壓降之情況下，獲得直至像素n之電壓降之方程式：在此表達式中，因子M經引入作為R_s 與R_ref 之間的比率：。然而，I₀ 必須依據最後位置N處之電壓對應於其他電力接觸導線上之電阻性電壓降之事實而判定：此轉譯為：將I₀ 代入之方程式中，結果係：因此以R_ref I_ref 為單位表達電壓降。計算中需要之唯一常數係如上文所定義之數M。此數M取決於至顯示器之外部佈線之佈局之幾何形狀。當一列中存在多於1000個像素時，用其計算之電壓降之精確度小於1微伏特。由於此高精確度，最低有效位元中之某些最低有效位元在最終結果中可被忽略。 舉例而言可在兩個步驟中完成電壓降之計算。在一第一步驟中，計算一數字A_N ：在操作期間，可在實際驅動之前一列計算此數字A_N 。因此，在列x之驅動期間針對列x+1計算數字A_N 。利用A_N 可獲得表示每一像素處之電力線中之電壓降之一個二進制數B_n 。考量到A_N 之先前所計算值，可針對列x+1之每個像素實時地計算此數，同時將資料載入至第一資料驅動器硬體401及/或第二資料驅動器硬體402：電壓降之表達式可分離成兩個項A_N 及B_n ，可迭代地計算該兩個項中之每一者。 可在一硬體區塊中計算值。此硬體區塊可存在於影像介接硬體107中。其可包括一個計數器及兩個加法器。實施此方式之演算法可如下所示 迭代： s₀ =0 p₀ = 0 循環(i、1、N) s_i = s_i-1 + b_i p_i = p_i-1 + s_i 若(b_i =1)：p_i = p_i + M 則結束循環 A_N =C*p_i ，其中C=1/(2M+N) 迭代之結果可在結束處乘以常數C=1/(2M+N)，但可提前計算此常數C，此啟用一緊湊乘法。總而言之，此係一極緊湊硬體區塊。僅在列之端處提供結果。 一旦取得值A_N ，便亦可在一硬體區塊(其亦可存在於影像介接硬體107中)中實時地計算表示一列中之每一像素處之電力線電壓降之項 之集合。其可包括一個計數器及兩個加法器以及一乘法器。總而言之，此係一極緊湊硬體區塊。實施此方式之演算法可如下所示： 迭代： s₀ =0 p₀ = M*A_N 循環(i、1、N) s_i = s_i-1 + b_i p_i = p_i-1 - s_i p_i = p_i + A_N B_i =p_i 結束循環 此循環定義B_n 之不同值。 圖8圖解說明根據本發明之實施例如何定義電力線電壓降參考位準V_ref(1..N) 。最大電力線電壓降(曲線圖203)及最小電力線電壓降(曲線圖201)係已知的(其依據電阻及所強加參考電流I_ref 之值經精確計算)，且在可在操作期間發生之一等距間隔之電壓降參考位準集合801之間被定義(位準之數目由系統之所需準確度或最大成本定義)。為方便起見，定義對應於所計算Bn數之最高有效位元(MSB)之位準。將在顯示器之校準階段針對801中定義之每一電壓降位準且針對每一像素進行一校準。在校準期間獲得二進制值，該等二進制值(若其被提供至資料驅動器)在驅動電晶體之閘極上產生一電壓使得獲得像素上之先前所判定之參考電壓。針對Bn之每一MSB提供一參考電壓。藉由內插法獲得LSB。 作為一特定實例，認為Bn係表示一像素n中之一位元串之電壓降之一個二進制數，且舉例而言選擇三個MSB。此選擇判定電壓降參考位準之數目，針對三個MSB電壓降參考位準之數目對應於八個電壓降參考位準801。在校準期間，在列中僅一個像素(每電流源106、116)接通，且僅量測八個可能電壓降。值「000」對應於無電阻性電壓降(最小電壓降201之情形)，且值「111」對應於最大電阻性電壓降(僅在最大電壓降圖203之中間獲得)。在介接硬體107之記憶體中，儲存每一像素及八個位準中之每一者之一校準電壓值。實際Bn數包括比其三個MSB長之一串。因此，用於校準之實際值係相關像素n與下一像素n+1之間的一線性內插。串之其餘部分(最低有效位元)可用於改良內插。 應注意，針對每一像素，獲得所有校準位準以便不影響硬體速度，即使理論上較接近於電源(例如在圖8中位於顯示器之側處)之像素將不會到達所有可能參考位準。 圖10展示用於一個像素之校準方法，其類似於WO2014/080014之第13頁第23行至第14頁第10行上所揭示之方法。在校準期間，因此逐列地驅動顯示器(藉由線驅動器403、402啟動選擇電晶體M2，且使參考電流I_ref 流動穿過電源線)。透過一個單個主動式像素將參考電流I_ref 施加於僅一像素列中，從而將列中之其餘像素保持為非作用中的。由於I_ref 係透過(O)LED及電晶體M1兩者注入，因此總電壓係(O)LED上之電壓V*與電晶體上之電壓之總和，其介於V*與處於彼I_ref 下之像素V_L 上之電壓之間。主動式像素之驅動電晶體M1之閘極處之電壓經設定處於其最低相關值處以用於由驅動電晶體M1變為接通而形成之切換，且因此像素上之電壓V_L 比供應電壓V_DD 高。增加電晶體之閘極處之電壓導致一較低V_L 。增加閘極電壓直至像素上之電壓與供應電壓相同為止。因此隨後，逐步增加驅動電晶體M1之閘極處之電壓直至獲得電力電壓V_L * (=供應電壓V_DD )作為像素上之電壓為止。此值對應於電源線(例如V_DD )中之最小電壓降，其通常發生在電源線之開始處(亦即直接連接至電源)之像素中。此值作為最小電力線電壓降儲存於像素之校準記憶體中。製程可闡述為校準期間之一閘極電壓掃掠，由圖10中之箭頭1001展示。此係針對每一像素而執行直至獲得所有電源線電壓降參考位準並將其儲存於校準記憶體中為止。因此，針對每一像素，n個電壓降校準位準之增量儲存於像素之校準記憶體中。與WO2014/080014之方法之不同中之一者在於像素現由一電壓源驅動，且校準值可用於直接對資料線進行電壓調節。 可藉由複製如圖1中所圖解說明之參考電流I_ref 源之數目、模式選擇開關及比較器來進行對不同列上之多個像素之並行校準。 圖9展示可如何定址實際資料驅動器。此硬體區塊可存在於影像介接硬體107內。其具有兩個輸入資料串流：電源線電壓降901 (B_N .... B_{i+1Bi ....} B₁ )及表示待顯示之影像之數位資料位元串流902 (b_N .... b_i+1 b_i .... b₁ )。作為輸出，獲得資料驅動器電壓值之一串流903 D_N .... D_i+1 D_i .... D₁ 且可將其引入主動式矩陣面板顯示器之資料驅動器模組904中。針對每一像素，將電源線電壓降值最高有效位元(MSB)發送至校準記憶體905中。將像素n之電壓降之校準值及下一像素n+1之電壓降之校準值提供至一內插單元906。亦將像素n之相同電壓降之最低有效位元(LSB)提供至內插單元906且啟用內插單元906以進行兩個校準之間的一準確內插。 在兩種情形中，在計算電壓降時，可有利地將接地線電壓降之影響考量在內(舉例而言)以驅動控制對LED之供電之電晶體M1 (參見圖6)之閘極。通常，接地線電壓降與總電源線電壓降之間的比率係已知的(其通常係0.5)，因此在乘法單元907中藉由乘以此已知比率來獲得接地線電壓降。需要在求和單元908中將此電壓添加至驅動至M1之閘極之電壓。最終，基於數位資料位元串流 (b_N .... b_i+1 b_i .... b₁ )，輸出多工器909選擇輸出，該輸出係當位元為「1」及當位元為「0」時之所計算閘極電壓。 在校準程序期間可使用相同模組。可包含一計數器910以用於調節校準製程及/或將值儲存於校準記憶體中。在校準程序之開始處將計數器910設定為處於對應於最低可能閘極電壓之一值處，且當所獲得像素電壓高於第一參考電壓時，將對應計數器值儲存於第一校準值位址中。由於校準值亦應用於校準查找表905之MSB輸入，因此其值亦在輸出處獲得。在校準期間，將LSB位元設定為0(因此停用內插)，且將數位資料串流902設定為「1」，因此接通每一像素，從而在輸出處得出所要求資料驅動器電壓。此增加直至獲得所要求參考電壓為止。隨後針對所有參考電壓完成此操作。 可針對每一像素以一遞歸方式進行圖10中所展示之每像素校準，包含將值儲存於圖9之計算單元之記憶體905 (例如查找表)中。 電源線電壓降與所需閘極電壓(透過資料線引入以用於控制M1之閘極之電壓)之間的關係具有一1/(a-x)行為，其中「a」大於如圖8中所圖解說明之最大電源線電阻性電壓降。此將需要多個校準參考位準以準確地執行校準。然而，可有利地以1/(a-x)行為實施資料驅動器，因此減少校準位準之所需數目且增加準確度。可藉由修整可在某些現有顯示器資料驅動器中實施之伽馬回應曲線而偶爾地(例如週期性地)實施此校正。伽馬曲線之調節在此項技術中係已知的，舉例而言其可實施為可由軟體上傳之值之內插，且其可容易地整合於本發明之實施例內。 圖8中之曲線圖202中針對驅動像素接通及關斷之一例示性序列展示沿著N個像素之列之電力線電壓降，且圖2之最左上部圖式200中針對被自兩側驅動之一像素列展示沿著N個像素之列之電力線電壓降。像素數目n係介於1與列上之像素之總數目(為N)之間的一數目。演算法可使用來自影像資料之一列之一N位元串流，如先前技術中所定義(舉例而言在文件WO2014068017A1中)。此N位元串流係b_N .... b_{i+1bi ....} b₁ 。此等位元可表示像素強度資料，該像素強度資料表示影像。 像素之間的連接、像素與電源之間的連接及像素與接地GND之間的連接係導電連接(通常係金屬連接及引線)，該等導電連接存在電阻且沿著列產生一電壓降，此電壓降取決於像素之位置。接近於顯示器之中心(例如距與電源之連接較遠)之像素將展示(按平均值)比接近於電源之像素高之電壓降。圖2針對三種情形展示最小電壓降201 (所有(O)LED皆關斷)之電壓降量變曲線、一典型電壓降202 (幾個(O) LED接通，其他關斷)之電壓降量變曲線及最大電壓降203 (所有 (O) LED皆接通)之電壓降量變曲線： -在左上部圖式200中，針對其中電源線自兩側連接至電壓源101之實施例(例如針對其中在兩側中連接至電源之圖1之實施例100)，量變曲線之兩側以電壓位準VDD結束。 -在右上部圖式210中，不是自兩側而是僅自一側連接電源線。在實務性實施方案中，在電力無法連接於顯示器之兩側處之情況下單個側替代方案自有利的。然而，電壓降通常係高的。 -在下部圖式220中，使用一雙重驅動電路。在此替代方案中，電力VDD及接地GND線不連接於面板之兩側上，而是將面板劃分，每一劃分部分包括至電壓源及GND之僅一個連接。此實施例將電源線劃分成兩個部分。電壓降量變曲線對應於圖1之下部圖式110。其需要兩倍數目個校準單元且存在高電壓降，但其需要較少計算。在特定情況下，在電源線之中間電力電壓與接地電壓可不相等(甚至最大電壓降亦不相等；尤其係若每一子集不包括相同數目個像素及(因此)電阻器，則最大電壓降可極不同，如參考圖7所闡釋)。此實施例具有之優點係其需要稍微較低量之計算，但(在某些狀況下)可具有較高電壓降。其亦使校準單元之數目加倍。 在電源線僅自一側連接之情形中(對應於圖2之右上部圖式210中之曲線圖)，在圖7之底部處之下部實施方案710中圖解說明對應電阻性模型。可在與之前類似之一製程中計算電阻性電壓降。如前所述，首先在像素n之位置處作為觸點處之電流I₀ 與定義一像素何時接通並因此汲取電流I_ref 之二進制碼b_i 之一函數來計算在列中流動之電流：用兩個像素之間的佈線之電阻R_ref 定義兩個像素之間的電壓降。在將直至像素n之所有此等電壓降求和且添加接觸引線處之電壓降之情況下，獲得直至像素n之電壓降之方程式，其係：在此方程式中，如之前所介紹一樣獲得因子M作為R_S 與R_ref 之間的比率(R_S = M R_ref )。仍需要判定電流I₀ ，但將電源線之端處之電流：考量在內，此轉譯為且因此：如前所述，可使用兩個單元來針對顯示器之一列上之每一像素循序計算AN及Bi。針對此實施例計算A_N 之單元可包括僅一計數器(或兩個計數器以用於計算之並行化(在面板係由兩個電壓源及兩個校準單元驅動之情況下)，如圖1之下部圖式110中所圖解說明)。迭代： s₀ =0 循環(i、1、N) s_i = s_i-1 + b_i 結束循環 A_N =s_i 針對此實施例計算B_n 之單元僅包括僅一計數器及兩個加法器(此可被複製以用於一雙重組態中之並行化，如圖1之下部圖式110中所圖解說明)。如此，此等係極緊湊硬體實施方案。該迭代等效於B_n 之迭代之先前實例。 因此概括而言，在具有N個像素之一列中每像素包括一位元b之資料位元串流用於計算參數A_N 。然後位元串流及參數A_N 兩者用於針對彼資料位元計算每像素之一電壓降(因此，N個電壓降)。 在本發明之替代實施例中，在校準期間可掃掠電壓且可藉助於一電流感測器使用一電流源與一ADC之組態直接量測電流(如圖3中所展示)。電流感測器將監測在一校準循環期間通過一單個像素之電流，且充當一可調諧電阻器之驅動電晶體可用於調諧電流直至像素電流與參考像素電流相同為止。圖3展示包括一可變電壓源301 (因此可在校準期間掃掠電壓)及用於量測電流之電流感測器302、303之一實施例。此實施方案與具有至電壓源之雙重連接(圖1之上部圖式100)或雙重驅動電路(圖1之下部圖式110)之驅動電路相容。圖3之實施方案需要複雜且準確類比轉數位轉換器(ADC) 304、305以及校準期間之雙重掃掠(此乃因M1之閘極電壓及VDD兩者皆需要變化)以得出穿過像素之準確電流。在另一替代實施例中，電力連接至顯示器之僅一側，且驅動電路包括一單個電流感測器302及單個ADC 304。 模擬結果 為評估操作及計時以及本發明之實施例之校準方法對經數位驅動顯示器之有效性，已使用類比電子電路模擬器程式化SPICE (「積體電路通用模擬程式」)針對一線模擬了校準。圖11展示一經數位驅動OLED顯示器之一實務性實施方案。電力及接地自一側連接，此係校準方法之最糟糕情形之情景。在電力及接地自兩側連接之情況下，校準預計會好得多。另外，已使用一藍色OLED執行模擬以便具有模擬之最糟糕情形。預計對於需要較低電流之其他OLED (紅色、綠色)校準會較好。 電源線之電阻率係校準品質中之一重要因素。在4 Ω/像素(4歐姆/像素)下模擬電源線(對於3840像素之完整電源線15.4 kΩ)。在具有一較低電源線電阻率之情況下，預期較佳校準。V_T 及V_OLED 之所選擇值顯著擴展。因此，對於具有+0.4之一V_T 之一電晶體亦及具有-0.4V之一V_T 之一電晶體將係有效的。此同樣適用於OLED擴展。若此等擴展係較低的，則變化率將較低，因此，在實際應用中校準預計會較佳。 圖11之顯示器及圖6之像素已被用於模擬。在考量經標記顯示器線1101完全接通之情況下，關於以下特性模擬了對該經標記顯示器線之校準(此乃因其係所有線之表示)： 顯示器：4K解析度：3840×2160；像素大小：三種色彩60µm = 423ppi；像素：具有共同陰極OLED之標準IGZO (n型)。 輸出亮度：500尼特 藍色OLED子像素之電流：0.15 µA (計算支配) 供應線上每像素之電阻率：4 Ω/像素 TFT：假定IGZO之遷移率在電流模擬中不經受變化。僅V_T 變化：平均V_T = 1V，OLED：= 0.15µA (微安)，平均V_OLED = 3.5V，= 0.1V 在一未經校準顯示器中比較像素電流對像素位置之結果(圖12)，比較在校準方法中無電源線校正之電阻率之一校準(1級) (圖13)與在校準方法中包含電源線校正之電阻率之全校準(2級) (圖14)。曲線圖展示根據圖11之像素電流隨沿著顯示器之列之像素位置而變化，列1101之第一像素1102處於0位置(最接近於電力連接器)且列之最後像素1103 (在顯示器之中間)處於位置1920處，此係距電力連接器之最大距離。在圖12至圖14中以實線展示絕對像素電流且以虛線展示關於參考電流之相對誤差(預定為0.15 µA)。 圖12展示，對於未經校準情形，一線上之標準全域偏差及相鄰像素之相對差分別係： 全域：相鄰像素：因此，在不校準之情況下，兩個相鄰像素之間的光輸出之最大差可大至50％。此係極其高的，指示嚴格需要校準。另外，應注意沿著電源線之電壓降之效應係可見的，但電流由局域擴展支配。 圖13展示，對於經校準之情形(1級)，標準全域偏差及相鄰像素之相對差分別係： 全域：；相鄰像素：此等結果並不包含補償電源線之電阻性電壓降之步驟。因此，可觀察到以下特徵： a)在列上之所有像素皆接通之情況下(最高顯示器輸出之情形，500尼特)，由於電阻性電壓降，顯示器之中間中之電流比邊緣處之電流低。 b)此外，校準亦變得較差：在與顯示器之邊緣處之像素比較之情況下，顯示器之中間中之像素具有一較差校準。 在高光輸出及/或電源線之高電阻率之狀況下，可有利地引入校準程序中之電阻性電壓降之效應。 圖14展示，對於經校準情形(位準2)，標準全域偏差及相鄰像素之相對差分別係 全域：；相鄰像素：SPICE模擬展示在將電源線之電阻下降考量在內之後的顯示器之高均勻性。電晶體及OLED上之擴展等於前者模擬中之擴展。所獲得之像素輸出係極均勻的且並不取決於顯示器上之位置。顯示器之中間中之像素(位置接近於1920)具有與顯示器之邊緣處之像素幾乎相等之一強度。並且，在每色彩編碼使用一8位元之情況下，像素電流上之全域擴展小於最低有效位元(LSB)。兩個像素之間的最大差對應於1.5倍之LSB。 已在最糟糕情形之情景中完成此校準，因此在其他情形中校準將會更好(例如較低電源線電阻率在校準之後進一步減少最終獲得之擴展)。 圖15展示用於顯示器之同一列之三種方法之一比較(細線1501關於未經校準結果，粗線1502關於1級校準，虛線1503關於2級校準)。上部曲線圖展示絕對像素電流，且下部曲線圖中展示關於參考電流(0.15 µA)相對誤差。最接近於電力連接之被環繞區域1510展示初始變化。在不將電阻性電壓降考量在內之情況下(1級校準)，未經校準電流中存在之初始變化大部分消失，且獲得一均勻電流。然而，電流朝向顯示器之中心(列之端)線性下降。然而，在將電阻性電壓降考量在內之情況下(2級)，變化自模擬消失且電流保持在顯示器之邊緣與中心之間相等。被環繞區域1511展示列之端處之變化。在不將電阻性電壓降考量在內之情況下(1級)，在校準之後未經校準電流之全部初始變化仍全部存在於電流中。其僅係較小。此外，平均電流比在顯示器之中心中低約20％(列之端)。在校準中將電阻性電壓降考量在內之情況下(2級)，變化自模擬消失且電流保持在顯示器之邊緣與中心之間幾乎相等。 總而言之，本發明之方法之實施例設法減少自邊緣至列之端或自邊緣至顯示器之中間之像素變化及強度梯度。舉例而言，在其中顯示器之一4 Ω/像素電力線上存在多於640個像素之情形中此係有利地，此乃因該方法可將電阻下降考量在內。 在具有電阻下降之經添加補償之情況下，可能獲得比一3840×2160 (超高密度)顯示器上之1 LSB (8位元)更佳之一均勻性。

100‧‧‧上部電路/上部圖式/實施例

101‧‧‧電壓源

102‧‧‧電源線集合/集合/電源線

103‧‧‧開關/「驅動模式」開關

104‧‧‧開關/「驅動模式」開關

105‧‧‧「校準模式」開關/開關

106‧‧‧參考電流源/電流源

107‧‧‧影像介接硬體/介接硬體

108‧‧‧選用第二電壓分配單元/區塊/單元/第二電壓分配單元/電力分配區塊

109‧‧‧「電力分配」區塊/緊湊單元/單元/電壓降校準區塊/積體單元/電力分配區塊

110‧‧‧下部圖式

112‧‧‧面板

113‧‧‧「驅動模式」開關/開關

115‧‧‧「校準模式」開關

116‧‧‧參考電流源/電流源

119‧‧‧積體單元

200‧‧‧最左上部圖式/左上部圖式

201‧‧‧最小電壓降/曲線圖

202‧‧‧曲線圖/典型電壓降

203‧‧‧曲線圖/最大電力線電壓降/最大電壓降圖/最大電壓降

210‧‧‧右上部圖式

220‧‧‧下部圖式

301‧‧‧可變電壓源

302‧‧‧電流感測器

303‧‧‧電流感測器

304‧‧‧類比轉數位轉換器

305‧‧‧類比轉數位轉換器

401‧‧‧第一資料驅動器硬體/資料驅動器硬體/第一資料驅動器/資料驅動器

402‧‧‧第二資料驅動器硬體/第二資料驅動器/線驅動器

403‧‧‧第一專用線驅動器集合/專用線驅動器/線驅動器

404‧‧‧第二專用線驅動器集合/專用線驅動器

405‧‧‧像素底板

406‧‧‧輸入

500‧‧‧左手側實施例

501‧‧‧資料線

502‧‧‧資料線

510‧‧‧右手側實施例

511‧‧‧資料線

601‧‧‧發光二極體/有機發光二極體

603‧‧‧接地線

604‧‧‧電源線

606‧‧‧資料線

607‧‧‧選擇線

611‧‧‧發光二極體/有機發光二極體

700‧‧‧上部實施方案

710‧‧‧下部實施方案

801‧‧‧等距間隔之電壓降參考位準集合/電壓降參考位準

901‧‧‧電源線電壓降

902‧‧‧數位資料位元串流/數位資料串流

903‧‧‧串流

904‧‧‧資料驅動器模組

905‧‧‧校準記憶體/校準查找表/記憶體/查找表

906‧‧‧內插單元

907‧‧‧乘法單元

908‧‧‧求和單元

909‧‧‧輸出多工器

910‧‧‧計數器

1001‧‧‧箭頭

1101‧‧‧經標記顯示器線/列

1102‧‧‧第一像素

1103‧‧‧最後像素

1501‧‧‧細線

1502‧‧‧粗線

1503‧‧‧虛線

1510‧‧‧被環繞區域

1511‧‧‧被環繞區域

B_N…. B_i+1B_i…. B₁.. B₁‧‧‧電源線電壓降

b_N…. b_{i+ 1}b_i…. b₁‧‧‧數位資料位元串流

C1‧‧‧電容器

GND‧‧‧接地

I₀‧‧‧電流

I_ref‧‧‧參考電流/單位電流/電流

M1‧‧‧驅動電晶體/電晶體

M2‧‧‧選擇電晶體

R₁‧‧‧電源線電阻/導線電阻/電阻

R₂‧‧‧電阻

R_S1‧‧‧電阻

R_S2‧‧‧電阻

VDD‧‧‧電源/電壓源/外部電源/電壓位準/電力

V_DD‧‧‧有效供應電壓/電源/供應電壓

V_L‧‧‧電壓

V_L*‧‧‧電力電壓

V_ref(1..N)‧‧‧參考電壓/電力線電壓降參考位準

V*‧‧‧電壓

圖1圖解說明兩種類型之AM(O)LED顯示器之電力分配及校準電路之兩個例示性實施例，該兩種類型之AM(O)LED顯示器分別具有一單個面板及被劃分成兩個像素子集之一面板。 圖2展示三種電源線連接實施方案之電壓降量變曲線：連接面板之兩側、連接至一單個側連接至被劃分成兩個像素子集之一面板之兩側。 圖3以一示意性方式展示包括一可變電壓源及電流感測器之一例示性實施例。 圖4展示根據本發明之實施例之一經數位驅動顯示器之一例示性簡圖。 圖5展示資料驅動器佈線之組態之例示性選項。 圖6展示適用於本發明之實施例之像素組態之兩個實施方案。 圖7展示根據本發明之實施例之顯示器之兩個電阻性模型。 圖8展示根據本發明之實施例之可在校準期間計算且使用之電壓降之例示性參考位準。 圖9圖解說明展示校準電源線電壓降以用於定址資料驅動器之一示意性方塊圖。 圖10展示根據本發明之實施例之用於一單個像素之一校準方法。 圖11圖解說明一經數位驅動OLED顯示器之一實務性實施例。 圖12至圖15圖解說明模擬結果。 該等圖式僅係示意性的且係非限制性的。在該等圖式中，出於說明目的，元件中之某些元件之大小可係放大的且未必按比例繪製。 申請專利範圍中之任何參考符號皆不應解釋為限制範疇。 在不同圖式中，相同參考符號係指相同或類似元件。

Claims (12)

1. 一種用於一主動式矩陣顯示器之驅動系統電路，該驅動系統電路包括： 一資料驅動器模組，其用於接收表示待由該主動式矩陣顯示器之像素顯示之一影像之一數位資料位元串流； 至少一個電源線，其用於供電給各自包括至少一個發光元件之複數個像素； 一電壓源，其連接至該一或多個電源線； 校準構件，其用於補償該至少一個電源線上之電力下降，該校準構件包括： 用於使一電流流動穿過一個別像素之構件 用於判定跨越該像素之一電壓降且比較此電壓降與彼像素之一預定參考電壓之構件 用於依據該比較來判定彼像素之校準值之構件，該等校準值將連接至該電壓源且連接至接地之佈線之電阻考量在內，及 用於對一所接收數位資料位元串流應用該等校準值以自其產生資料驅動器電壓之構件，該等資料驅動器電壓欲被施加至該資料驅動器模組以用於表示一經校正影像。
2. 如請求項1之驅動系統電路，其進一步包括一可變阻抗，該可變阻抗與每一像素中之一發光元件串聯連接、經調適以在像素啟動之後旋即提供流動穿過每個像素之一相同電流。
3. 如前述請求項中任一項之驅動系統電路，其中該校準構件包括用於儲存所判定校準值之一記憶體。
4. 如請求項1或請求項2之驅動系統電路，其中該校準構件包括連接至一回饋環路且經由一「校準模式」切換構件進一步連接至該至少一個電源線之一參考電流源。
5. 如請求項1或請求項2之驅動系統電路，其中該校準構件包括一內插單元及一接地電壓降乘法單元，該內插單元及該接地電壓降乘法單元兩者經由一求和單元調適以為該主動式矩陣顯示器之該資料驅動器模組提供電壓調節。
6. 如請求項1或請求項2之驅動系統電路，其中該電壓源及該校準構件可連接至該至少一個電源線之一第一側，該至少一個電源線進一步包括可經由一第二「驅動模式」切換構件連接至該電壓源之一第二側。
7. 一種主動式矩陣顯示器，其包括在邏輯上被組織成若干列及若干行之一像素陣列，每一像素包括至少一個發光元件， 該主動式矩陣顯示器進一步包括如請求項1或請求項2之驅動系統電路。
8. 如請求項7之主動式矩陣顯示器，其中該等像素包括一2T1C結構。
9. 如請求項7之主動式矩陣顯示器，其中該陣列被劃分成兩個像素集合，每一集合包括如請求項1或請求項2之驅動系統電路。
10. 一種校準一主動式矩陣顯示器之方法，該主動式矩陣顯示器包括在邏輯上被組織成若干列及若干行之一像素陣列，該方法包括： 使一電流流動穿過該陣列之一像素列之一個別像素； 判定跨越該像素之一電壓降且比較此電壓降與彼像素之一預定參考電壓； 依據該比較來判定彼像素之校準值，該等校準值將連接至該電壓源且連接至接地之佈線之電阻考量在內，及 儲存該等校準值。
11. 一種驅動一主動式矩陣顯示器之方法，該方法包括 接收表示待顯示於該主動式矩陣顯示器上之一影像之一數位資料位元串流， 對該所接收資料位元串流應用先前所判定之校準值以自其產生資料驅動器電壓，該等資料驅動器電壓欲被施加至該主動式矩陣顯示器之一資料驅動器模組以表示至少針對供應線上之電力下降經校正之一影像。
12. 如請求項11之方法，其中根據如請求項10之方法來判定該等校準值。