TW201816983A

TW201816983A - 集成化串聯蕭特基二極體之整流裝置

Info

Publication number: TW201816983A
Application number: TW105134837A
Authority: TW
Inventors: 陳文彬; 李國棟
Original assignee: 矽萊克電子股份有限公司
Priority date: 2016-10-27
Filing date: 2016-10-27
Publication date: 2018-05-01

Abstract

本發明係提供一種集成化串聯蕭特基二極體之整流裝置，其係於至少二個引線框架上為分別連接有蕭特基二極體晶片背面陰極，並由第一顆蕭特基二極體晶片正面陽極上連接有第一導體，其他蕭特基二極體晶片陽極上分別連接有第二導體，用以橋接於前一顆蕭特基二極體晶片位置之引線框架上而依次串聯有至少二顆蕭特基二極體晶片，而第一導體、最後一顆蕭特基二極體晶片位置之引線框架、第二導體則分別與電極引腳組之陽極引腳、陰極引腳及外接引腳相連接，再於引線框架上設置有塑封體，此種可利用單一裝置及成本便宜的較低耐壓、逆向恢復時間更快之蕭特基二極體串聯來增加反向耐壓，進而達到製造簡便、體積小、良率高及可自動化生產使成本更為低廉之效用。

Description

集成化串聯蕭特基二極體之整流裝置

本發明係提供一種集成化串聯蕭特基二極體之整流裝置，尤指可利用單一裝置及成本便宜的較低耐壓、逆向恢復時間更快之蕭特基二極體串聯來增加反向耐壓，進而達到製造簡便、體積小、良率高及可自動化生產使成本更為低廉之效用。

按，隨著電子技術快速成長，以及電子產品要求輕、薄、短、小的發展趨勢，使得許多電子產品已紛紛朝向小型化，並於電路板中幾乎許多元件皆是利用積體電路製程的方式生產，而積體電路型式的電子元件在應用時，則必須考慮更多的層面，如耐壓、抗雜訊、內部元件相互干擾的問題等，特別是應用在電路板上之電源端元件，對於電壓與電流的容許度更是考慮的重點，當通過的電壓與電流過大時，積體電路耐壓不足將可能因過熱而導致燒毀的現象，若是耐壓足夠，亦必須考慮其積體電路內部各元件之間的電路特性，以確保整體使用之效果。

再者，電子產品(如電源供應器、電機驅動器等)電源端之電子元件中，又以二極體的應用最為廣泛，二極體為具有單向導通而反向斷路的特性，所以在開關電源、變頻器及驅動器等電路，大多作高頻、低壓、大電流整流使用，使電源得以穩定的輸出直流電力，此種二極體一般稱為整流二極體，並廣泛應用於包括消費性電子、通訊、汽車、航太、醫療等領域中，且因整流二極體已朝向積體電路化的發展，便有廠商將多顆二極體封裝在同一個積體電路中，並於安裝電路板上時僅需使用一個二極體積體電路，所以可降低製造之成本。

此外，電源電路中常見的非線性負載為包括電源供應器中之整流器、開關電源等電路，由於非線性負載會將輸電系統所輸入的交流電流正弦波變化成其他波形，使輸入電流中除了原來電源的頻率(基頻)之外，還會有許多高頻的諧波電流，造成輸入電流和電壓之間存在有較大的相位差，以致使功率因素(有效功率與視在功率的比值，PF)下降，且因電源電路中有效功率之利用率不高，便會增大電能的損耗，所以業界普遍的作法是在電源電路中加入功率因素校正(PFC)電路，不僅可以改善供電的穩定性，並於功率因數校正後其視在功率下降，因此可提高電源電路的功率因素，降低高頻的諧波污染而提高電源品質，使電源的利用率也可以提升。

由於現今各國對於全球暖化與節能減碳的議題日益重視，並在能源的使用上為了因應產品節能減碳的需求，對於電源供應器供電的效率與品質要求亦越來越高，以節省能源與電費，故在電源供應器的前級中一般為使用升壓式功率因素校正電路，其連續導通模式(CCM)輸入之電感電流不會降為零，因此電感電壓變化較小，而在電源電路上的各元件能有較低的導通損耗、電磁干擾以及較小的輸入濾波器，並可防止輸電系統對電源電路的高頻瞬態衝擊電流等，以符合產品功率因數要求及國際諧波電流規範；又因電源電路為具有高逆向電壓(如600V)及高頻( 如大於100KHz)的工作特性，其功率開關不在零電感電流時導通，所以需要使用可承受高逆向電壓及更快逆向恢復速度特性之整流二極體，以減低交換的損耗，一般開關電源電路採用高耐壓的單顆600或600V以上之快恢復二極體(FRD)或碳化矽(SiC)蕭特基二極體(SBD)來整流，不過快恢復二極體的逆向恢復時間(Trr)不夠快且逆向恢復電荷(Qrr)不夠小，導致整流效率不夠好(功率因素不夠高)而有較大損耗及漣波、雜訊干擾等問題，另外碳化矽蕭特基二極體雖然逆向恢復速度夠快而整流效率好，但成本卻非常的昂貴，以及正向導通電壓損耗較大，所以使用率不普遍。

然而，一般整流二極體的結構可通過串聯二極體晶片達到反向耐壓相加，並聯二極體晶片達到額定工作電流相加之目的，但是在過去多年來整流二極體實際的應用上，並聯的方式為使用對稱型框架結構，並將二顆二極體晶片焊固在框架表面上，且各二極體晶片通過鍵合引線或焊接的方式分別電性連接於引腳上，再於框架上利用塑封料(如環氧樹酯)形成可將二極體晶片、鍵合引線及引腳包覆在其內之塑封體，同時使框架頂部及其輸出端、引腳之輸入端外露於塑封體外部，此種並聯使用的對稱型框架結構簡單，並具有便於加工與自動化量產之效果。

不過串聯的方式則因為在傳統慣用的對稱型框架結構下，必須將二顆二極體晶片以一正一反分別焊固在框架表面上，再進行後續之鍵合引線、封裝等，不但非常的難以加工，缺乏量化生產及可靠性，因此業界很少運用串聯二極體晶片的方式來進行量產；又因串聯多顆二極體晶片在實際的應用中，由於多顆二極體晶片間之電性特性不一致容易導致靜態受壓不平衡，以及不同條件下終端產品設計使其產生的動態電壓變化，導致串聯二極體晶片無法平均的承受電壓而失效，例如串聯有二顆300V二極體晶片，在實際反向總電壓為400V的電源電路與設計應用中，由於前級與後級電源將會導致二顆二極體晶片無法平均的分配到等同200V電壓，如果其中一顆二極體晶片承受超過300V以上逆向變動的工作電壓時，便會造成該二極體晶片被擊穿而失效，所以傳統串聯二極體晶片來增加反向耐壓的方式並不可靠，從而難以將二極體晶片串聯可使電壓倍增的方式應用於各種電源電路設計中，即為從事此行業者所亟欲研究改善之關鍵所在。

故，發明人有鑑於上述習用之問題與缺失，乃搜集相關資料經由多方的評估及考量，並利用從事於此行業之多年研發經驗不斷的試作與修改，始設計出此種得以實現串聯運用的合理性、便利性、普遍適用性及長期使用的可靠性，集成化設計縮小使用的空間，以及高功率密度之集成化串聯蕭特基二極體之整流裝置的發明專利誕生。

本發明之主要目的乃在於該至少二個引線框架上為分別連接有蕭特基二極體晶片背面之陰極，並由第一顆蕭特基二極體晶片正面之陽極上連接有第一導體，且其他蕭特基二極體晶片陽極上分別連接有第二導體，用以橋接於前一顆蕭特基二極體晶片位置之引線框架上而依次串聯有至少二顆蕭特基二極體晶片，而第一導體、最後一顆蕭特基二極體晶片位置之引線框架、第二導體則分別與電極引腳組之陽極引腳、陰極引腳及外接引腳相連接，再於引線框架上設置有塑封體，此種串聯運用電器特性一致性極高之蕭特基二極體晶片集成化結構設計，不但可穩定增加其串聯的靜態受壓平衡及承受的反向耐壓較為平均，並利用單一裝置及成本便宜的較低耐壓之蕭特基二極體(尤指以矽為基底之矽蕭特基二極體)串聯來增加反向耐壓，相較於同類型快恢復二極體或碳化矽蕭特基二極體，較低耐壓的矽蕭特基二極體逆向恢復時間比較短、逆向恢復損耗較低而降低了成本，且集成化設計佔用的空間小，進而達到製造簡便、體積小、良率高及可自動化生產使成本更為低廉之效用。

本發明之次要目的乃在於該二顆相鄰串聯之蕭特基二極體晶片為分別連接於電極引腳組之外接引腳形成均壓或調壓腳位，便可利用陽極引腳、陰極引腳及外接引腳測試每一顆蕭特基二極體晶片在工作時承受的反向電壓，亦可依照實際的需要進一步將電極引腳組連接於電路板之緩衝電路，並通過陽極引腳、陰極引腳及外接引腳與對應之蕭特基二極體晶片並聯，且緩衝電路包括有電阻、電容或串聯的電阻與電容，以降低電壓過高位置的蕭特基二極體晶片的工作電壓，便可避免串聯的蕭特基二極體晶片無法平均的承受反向電壓而失效，也可解決不同電路設計中的電壓平均及穩定性問題，從而實現串聯運用的合理性、便利性、普遍適用性及長期使用的可靠性。

本發明之另一目的乃在於該集成化串聯蕭特基二極體之整流裝置應用於電源供應器之開關電源時，可根據其功率因素校正電路採用串聯有二顆電器特性一致性極高之蕭特基二極體晶片來穩定且平均較高的反向電壓，可根據第一顆蕭特基二極體晶片的電器特性計算出合理緩衝電路之電阻及電容值，並由電極引腳組外接於緩衝電路，以提高可承受的電壓耐受性，避免承受過高電壓被擊穿而失效，每一顆蕭特基二極體晶片承受的反向電壓相較於使用單顆升壓二極體工作時其承受的反向電壓大約減小了一半，且較低耐壓的蕭特基二極體晶片逆向恢復時間比較短、逆向恢復的損耗較低，通過串聯蕭特基二極體晶片的分壓處理可使功率因素校正電路交換速度加快、功率損耗變低而整流的效率更好，進而提高了開關電源的功率因素、降低高頻諧波污染以確保電源的品質，並使電源的利用率提升而降低了成本，以廣泛適用於各種高頻、高壓及大電流的開關電源應用領域中，更能符合節能且高效率的發展及需要。

1‧‧‧引線框架

11‧‧‧基板

12‧‧‧散熱片

121‧‧‧通孔

2‧‧‧蕭特基二極體晶片

21‧‧‧第一導體

22‧‧‧第二導體

23‧‧‧第三導體

3‧‧‧電極引腳組

31‧‧‧陽極引腳

32‧‧‧陰極引腳

33‧‧‧外接引腳

4‧‧‧塑封體

5‧‧‧緩衝電路

51‧‧‧電阻

52‧‧‧電容

第一圖係為本發明較佳實施例之結構示意圖。

第二圖係為本發明串聯二顆蕭特基二極體之示意圖。

第三圖係為本發明蕭特基二極體連接於引線框架上之示意圖。

第四圖係為本發明串聯二顆蕭特基二極體之示意圖。

第五圖係為本發明串聯三顆蕭特基二極體之示意圖。

第六圖係為本發明緩衝電路包括電阻之示意圖。

第七圖係為本發明緩衝電路包括電阻之另一示意圖。

第八圖係為本發明緩衝電路包括電容之示意圖。

第九圖係為本發明緩衝電路包括電容之另一示意圖。

第十圖係為本發明緩衝電路包括串聯的電容與電阻之示意圖。

第十一圖係為本發明在常溫測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

第十二圖係為本發明在高溫測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

第十三圖係為本發明將習用快恢復二極體在常溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

第十四圖係為本發明將習用快恢復二極體在高溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

第十五圖係為本發明將另一習用快恢復二極體在常溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

第十六圖係為本發明將另一習用快恢復二極體在高溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖。

為達成上述目的及功效，本發明所採用之技術手段及其構造，茲繪圖就本發明之較佳實施例詳加說明其構造與功能如下，俾利完全瞭解。

請參閱第一、二、三、四、五圖所示，係分別為本發明較佳實施例之結構示意圖、串聯二顆蕭特基二極體之示意圖、蕭特基二極體連接於引線框架上之示意圖、串聯二顆蕭特基二極體之示意圖及串聯三顆蕭特基二極體之示意圖，由圖中可清楚看出，本發明之集成化串聯蕭特基二極體之整流裝置為包括有至少二個引線框架1、複數蕭特基二極體晶片2、電極引腳組3及塑封體4，其中：

該引線框架(Lead-frame)1為分別具有平整狀之基板11(如銅或銅合金材質之金屬板等)，並於至少一個引線框架 1之基板11上方處設有寬度相較於基板11為大之銅材質散熱片12，且散熱片12表面上設有圓形之通孔121。

該蕭特基二極體晶片2二側處之正面與背面為分別具有陽極與陰極，且各陰極分別利用焊料或導電膠等方式連接於引線框架1之基板11表面上，而第一顆蕭特基二極體晶片2之陽極上係利用焊料或導電膠等方式連接有第一導體21，並於其他蕭特基二極體晶片2之陽極上分別利用焊料或導電膠等方式連接有第二導體22，且各第二導體22係分別利用焊料或導電膠等方式橋接於前一顆蕭特基二極體晶片2位置之引線框架1上依次形成串聯，且最後一顆蕭特基二極體晶片2之陰極上可進一步利用焊料或導電膠等方式連接有第三導體23。

該電極引腳組3為包括有陽極引腳31、陰極引腳32及位於陽極引腳31與陰極引腳32間之至少一支外接引腳33，其中陽極引腳31係利用焊料或導電膠等方式與第一顆蕭特基二極體晶片2上之第一導體21相連接，而陰極引腳32與最後一顆蕭特基二極體晶片2之陰極相連接，係將陰極引腳32利用焊料或導電膠等方式與最後一顆蕭特基二極體晶片2上之第三導體23相連接，或者是可省略該第三導體23，並由最後一顆蕭特基二極體晶片2位置之引線框架1上直接或間接向外延伸出陰極引腳32，且該外接引腳33係利用焊料或導電膠等方式分別與串聯任意二顆相鄰蕭特基二極體晶片2之第二導體22相連接，而任意二顆相鄰蕭特基二極體晶片2位置之至少一個引線框架1上亦可直接或間接向外延伸出外接引腳33，也可依實際的需求或應用變更設計，所以在以下說明書內容中皆一起進行說明，合予陳明。

該塑封體4為利用環氧樹脂或其他塑封料在引線框架1上一體成型，並包覆蕭特基二極體晶片2及電極引腳組3上形成絕緣本體，且電極引腳組3之各陽極引腳31、陰極引腳32及外接引腳33下方處連接端為分別外露於塑封體4外部。

在本實施例中，蕭特基二極體晶片2係指以矽(Si)為基底之未封裝矽蕭特基二極體，並將二顆或三顆(如第四、五圖所示)蕭特基二極體晶片2(如D1、D2、D3等)分別連接於引線框架1上，且第一顆蕭特基二極體晶片2之陽極利用第一導體21(如銅或鋁之鍵合引線、搭接銅架)橋接於電極引腳組3之陽極引腳31上，以及最後一顆蕭特基二極體晶片2之陰極間接利用第三導體23或直接焊接的方式連接於陰極引腳32上，而串聯有任意二顆相鄰之蕭特基二極體晶片2係由後一顆蕭特基二極體晶片2之陽極分別利用第二導體22依次橋接於前一個引線框架1上與蕭特基二極體晶片2之陰極形成串聯，再於引線框架1上利用塑封料形成有可將蕭特基二極體晶片2及電極引腳組3包覆於其內之塑封體4，且該引線框架1之散熱片12、陽極引腳31、陰極引腳32及外接引腳33為分別外露於塑封體4外部，此種串聯有至少二顆電器特性一致性極高之蕭特基二極體晶片2集成化結構設計，不但可穩定增加蕭特基二極體晶片2串聯的靜態受壓平衡，並使蕭特基二極體晶片2承受的反向耐壓較為平均，便可利用單一裝置及成本便宜的較低耐壓矽蕭特基二極體串聯來增加反向耐壓，相較於同類型的快恢復二極體或碳化矽蕭特基二極體等，較低耐壓矽蕭特基二極體逆向恢復時間比較短、逆向恢復損耗較低而降低了成本，且集成化設計佔用的空間小，亦可選取多顆電器特性一致性極高之矽蕭特基二極體串聯運用，進而達到製造簡便、體積小、良率高及可自動化生產使成本更為低廉之效用。

上述之集成化串聯蕭特基二極體之整流裝置可在至少二個引線框架1上串聯至少二顆蕭特基二極體晶片2，並具有電極引腳組3之陽極引腳31、陰極引腳32，且任意二顆相鄰串聯之蕭特基二極體晶片2分別連接有外接引腳33形成均壓或調壓腳位，便可利用陽極引腳31、陰極引腳32及外接引腳33測試每一顆蕭特基二極體晶片2工作時承受的反向電壓，並依照實際的需要在電路上配置電阻、電容等，使外接引腳33可用於外接均壓電阻、可調電阻、電容等，以降低電壓過高位置的蕭特基二極體晶片2的電壓來平衡動態電壓變化，且可避免多顆串聯蕭特基二極體晶片2無法平均的承受反向電壓而失效，亦可解決不同電路設計中的電壓平均及穩定性問題，具有很大的靈活性及可靠性，使得集成化串聯蕭特基二極體之整流裝置可實現串聯運用的合理性、便利性、普遍適用性及長期使用的可靠性，又集成化設計縮小了使用所需的空間，並實現高功率密度設計及市場要求產品輕、薄、短、小的趨勢，也可適用於所有不同的應用領域，更能符合節能且高效率的發展及需要。

本發明之集成化串聯蕭特基二極體之整流裝置為利用串聯分壓原理(串聯為耐壓相加)，以及電源電路與設計應用中前級與後級電源導致升壓二極體的電壓不同組成特性，而採用二顆較低耐壓、逆向恢復時間更快的蕭特基二極體晶片2(矽蕭特基二極體)串聯，可以等同於電壓串聯(如D1+D2=300V+300V或350V+350V)，或者是可根據實際不同電壓分佈採用前高後低或前低後高串聯(如D1+ D2=350V+250V)，並利用矽蕭特基二極體更快的逆向恢復時間及更低的逆向恢復電荷特性，使其功率因素校正電路之整流效率更好、漣波及雜訊等干擾更低，且基於較低耐壓矽蕭特基二極體有較低的成本，更能符合經濟效益及高效率的訴求。

請搭配參閱第六、七、八、九、十圖所示，係分別為本發明緩衝電路包括電阻之示意圖、另一示意圖、緩衝電路包括電容之示意圖、另一示意圖及緩衝電路包括串聯的電容與電阻之示意圖，由圖中可清楚看出，本發明之集成化串聯蕭特基二極體之整流裝置為可利用電極引腳組3插件組裝於電路板上，使電路板之緩衝電路(Snubber Circuit)5可通過陽極引腳31、陰極引腳32及外接引腳33中至少二支引腳與引線框架1上對應之蕭特基二極體晶片2形成並聯，並於緩衝電路5之元件設置的數量與位置可根據實際應用中所量測到每一顆蕭特基二極體晶片2工作時承受的反向電壓來決定，以調整緩衝電路5對應位置之蕭特基二極體晶片2的工作電壓，例如降低電壓過高位置的蕭特基二極體晶片2，且緩衝電路5包括有至少一個電阻51、電容52或串聯的電阻51與電容52，以達到均壓調整之目的。

在本實施例中，緩衝電路5為包括有電阻51，其電阻值可根據每一顆蕭特基二極體晶片2實際工作電壓進行選擇匹配，如第六圖所示，二顆串聯蕭特基二極體晶片2連接之電極引腳組3為具有一支外接引腳33，緩衝電路5之第一個電阻51二端分別與陽極引腳31及外接引腳33相連接，第二個電阻51二端分別與外接引腳33及陰極引腳32相連接；如第七圖所示，三顆串聯蕭特基二極體晶片2連接之電極引腳組3為具有二支外接引腳33，緩衝電路5之第一個電阻51二端分別與陽極引腳31及第一支外接引腳33相連接，第二個電阻51二端分別與第一支及第二支外接引腳33相連接，第三個電阻51二端分別與第二支外接引腳33及陰極引腳32相連接。

在另一個實施例中，緩衝電路5為包括有電容52，其容量值可根據每一顆蕭特基二極體晶片2實際工作電壓進行選擇匹配，如第八圖所示，二顆串聯蕭特基二極體晶片2連接之電極引腳組3為具有一支外接引腳33，緩衝電路5之第一個電容52二端分別與陽極引腳31及外接引腳33相連接，第二個電容52二端分別與外接引腳33及陰極引腳32相連接；如第九圖所示，三顆串聯蕭特基二極體晶片2連接之電極引腳組3為具有二支外接引腳33，緩衝電路5之第一個電容52二端分別與陽極引腳31及第一支外接引腳33相連接，第二個電容52二端分別與第一支及第二支外接引腳33相連接，第三個電容52二端分別與第二支外接引腳33及陰極引腳32相連接。

在又一個實施例中，緩衝電路5包括有串聯的電阻51與電容52，如第十圖所示，二顆串聯蕭特基二極體晶片2連接之電極引腳組3為具有一支外接引腳33，緩衝電路5之電阻51二端分別與陽極引腳31及電容52一端相連接，電容52另一端與陰極引腳32相連接，便可將本發明之集成化串聯蕭特基二極體之整流裝置應用於交換式電源供應器之開關電源電路中，其中該開關電源電路包括有橋式整流器及升壓式功率因素校正電路，並由橋式整流器輸入端連接於交流電源(如115VAC~277VAC)，且升壓式功率因素校正電路中一般選取600V 作為升壓二極體可承受的反向電壓，即可滿足交流電源在上述之電壓範圍內開關電源電路進行升壓式功率因素校正的需求。

如上所述，升壓式功率因素校正電路為採用串聯二顆電器特性一致性極高之蕭特基二極體晶片2(如D1、D2)來穩定且平均較高的反向電壓，即可根據D1的電器特性計算出合理緩衝電路5之電阻值及電容值，並由電極引腳組3外接於緩衝電路5，以提高D1可承受的電壓耐受性，藉此可避免因第一顆蕭特基二極體晶片2承受過高的電壓被擊穿而失效，而實際應用時，由於每一顆蕭特基二極體晶片2承受的反向電壓相較於使用單顆升壓二極體工作時其承受的反向電壓大約減小了一半，且蕭特基二極體晶片2為較低耐壓的矽蕭特基二極體，其逆向恢復時間比較短、逆向恢復的損耗較低，通過此種串聯有多顆蕭特基二極體晶片2的分壓處理，可使功率因素校正電路電壓交換速度加快、功率損耗變低而整流的效率更好，進而提高了開關電源電路的功率因素、降低高頻諧波污染以確保電源的品質，並使電源的利用率提升而降低了成本。

請參閱第十一、十二、十三、十四、十五、十六圖所示，係分別為本發明在常溫測試時所得到之逆向恢復時間及逆向恢復電荷波形圖、在高溫測試時所得到之逆向恢復時間及逆向恢復電荷波形圖、將習用快恢復二極體在常溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖、在高溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖、將另一習用快恢復二極體在常溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖及在高溫條件下測試時所得到之逆向恢復時間及逆向恢復電荷波形圖，由圖中可清楚看出，當本發明之集成化串聯蕭特基二極體之整流裝置應用於電源供應器之開關電源時，可根據其升壓式功率因素校正電路各種不同的模式，包括連續導通模式(CCM)、不連續導通模式(DCM)及邊界導通模式(CRM)，選用二顆可以承受的最高反向電壓為相同或不同的蕭特基二極體晶片2(如D1、D2)串聯來增加反向耐壓，並在常溫及高溫條件下實際測試的結果可得知本發明之集成化串聯蕭特基二極體之整流裝置相較於快恢復二極體的逆向恢復速度時間(Trr)最短，且逆向恢復電荷(Qrr)最小。

在本實施例中，係以輸出功率為90W的開關電源為例，其功率因素校正電路實際承受的最大反向電壓為400V，但是為了保留一定餘量，一般仍採用耐壓值(可承受的最大反向電壓)為600V的升壓二極體，本發明之集成化串聯蕭特基二極體之整流裝置為採用二顆蕭特基二極體晶片2(如D1、D2)串聯分壓，係以矽為基底之矽蕭特基二極體，其耐壓值為介於300V~350V之間，並於實際工作時可得到如下表1所例示之測試結果，相較於採用單顆耐壓值為600V的快恢復二極體(如Vishay GS廠商所生產型號為MUR460之快恢復二極體)，在本實施例中型號為PFCD860(KTH)之第一顆蕭特基二極體晶片2實際承受的最高反向電壓為244V，第二顆蕭特基二極體晶片2實際承受的最高反向電壓為56V，亦可根據實際測試結果重新選用耐壓值為介於200V~250V間之矽蕭特基二極體作為第二顆蕭特基二極體晶片2；然而，如表1所例示之測試結果可明確得知本實施例採用二顆串聯的矽蕭特基二極體逆向恢復時間為13.8ns，其逆向恢復損耗低而可降低高頻的交換功率損耗，成本相較於碳化矽蕭特基二極體更為低廉，以控制功率因素校正電路的成本，而採用單顆耐壓值為600V的快恢復二極體逆向恢復時間為39.2ns，並於開關電源經由功率因數校正後其有效功率隨著負載的功率變化有逐漸增加之趨勢，因此功率損耗變低而整流的效率更好，進而提高了開關電源的功率因素，並使電源的利用率提升而降低了成本。

請參閱第十一~十六圖所示，其中該第十一、十二圖係本實施例在工作溫度分別為25℃與125℃下測試時之波形圖，第十三、十四圖係習用快恢復二極體(如Vishay GS之MUR460)在工作溫度分別為25℃與125℃下測試時之波形圖，第十五、十六圖係另一習用快恢復二極體(如Yenyo廠商所生產型號為MUR460之快恢復二極體)在工作溫度分別為25℃與125℃下測試時之波形圖，由上揭之圖式可明確得知，本實施例之蕭特基二極體晶片2實際測試的逆向恢復時間在25℃時為14.2ns、在125℃時為19.0ns，相較於採用單顆耐壓值為600V的快恢復二極體逆向恢復時間在25℃ 時為介於33.0~39.0ns之間、在125℃時為介於79.4~89.4ns之間，通過此種串聯二顆較低耐壓、逆向恢復時間更快的蕭特基二極體晶片2分壓處理，可使電器特性獲得明顯改善，因此功率因素校正電路功率損耗變低而大幅提升了整流效率，並提高了開關電源的功率因素，進而使電源供應器的交換損失、傳導損失及漏電損失可降至最低，以廣泛適用於各種高頻、高壓及大電流的開關電源應用領域中，更能符合節能且高效率的發展及需要。

上述詳細說明為針對本發明一種較佳之可行實施例說明而已，惟該實施例並非用以限定本發明之申請專利範圍，凡其他未脫離本發明所揭示之技藝精神下所完成之均等變化與修飾變更，均應包含於本發明所涵蓋之專利範圍中。

綜上所述，本發明上述之集成化串聯蕭特基二極體之整流裝置於使用時為確實能達到其功效及目的，故本發明誠為一實用性優異之發明，實符合發明專利之申請要件，爰依法提出申請，盼審委早日賜准本案，以保障發明人之辛苦發明，倘若鈞局有任何稽疑，請不吝來函指示，發明人定當竭力配合，實感德便。

Claims

一種集成化串聯蕭特基二極體之整流裝置，包括：至少二個引線框架；複數蕭特基二極體晶片背面之各陰極為分別連接於引線框架上，而第一顆蕭特基二極體晶片正面之陽極上連接有第一導體，並由其他蕭特基二極體晶片之陽極上分別連接有第二導體，且各第二導體分別橋接於前一顆蕭特基二極體晶片位置之引線框架上而依次串聯有至少二顆蕭特基二極體晶片；電極引腳組為包括有陽極引腳、陰極引腳及至少一支外接引腳，其中陽極引腳與第一顆蕭特基二極體晶片上之第一導體相連接，陰極引腳與最後一顆蕭特基二極體晶片之陰極相連接，外接引腳分別與串聯二顆相鄰蕭特基二極體晶片之第二導體相連接；以及塑封體為設置於引線框架上，並包覆蕭特基二極體晶片及電極引腳組上而陽極引腳、陰極引腳及外接引腳則外露於塑封體。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該引線框架為具有銅或銅合金材質之平整狀基板，並於至少一個引線框架之基板上方處設有寬度相較於基板為大之散熱片。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該蕭特基二極體晶片係以矽為基底之矽蕭特基二極體。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該複數蕭特基二極體晶片電器特性一致而等同於電壓串聯，並可以承受的最高反向電壓相同。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該複數蕭特基二極體晶片電器特性一致而等同於電壓串聯，並可以承受的最高反向電壓不同。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該最後一顆蕭特基二極體晶片之陰極上為連接有第三導體，並由該第三導體與電極引腳組之陰極引腳相連接。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該電極引腳組之陰極引腳係最後一顆蕭特基二極體晶片位置之引線框架上直接或間接向外延伸。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該電極引腳組之外接引腳係任意二顆相鄰蕭特基二極體晶片位置之至少一個引線框架上直接或間接向外延伸。
如申請專利範圍第1項所述之集成化串聯蕭特基二極體之整流裝置，其中該電極引腳組為進一步連接有緩衝電路，並由緩衝電路通過陽極引腳、陰極引腳及外接引腳中至少二支引腳與引線框架上對應之蕭特基二極體晶片形成並聯。
如申請專利範圍第9項所述之集成化串聯蕭特基二極體之整流裝置，其中該緩衝電路為包括有至少一個電阻。
如申請專利範圍第9項所述之集成化串聯蕭特基二極體之整流裝置，其中該緩衝電路為包括有至少一個電容。
如申請專利範圍第9項所述之集成化串聯蕭特基二極體之整流裝置，其中該緩衝電路為包括有串聯的電阻與電容。