[go: up one dir, main page]

TW201816851A - 降低ｆｉｎｆｅｔ裝置的通道區中摻質濃度的方法、設備及系統 - Google Patents

降低ｆｉｎｆｅｔ裝置的通道區中摻質濃度的方法、設備及系統 Download PDF

Info

Publication number
TW201816851A
TW201816851A TW106123327A TW106123327A TW201816851A TW 201816851 A TW201816851 A TW 201816851A TW 106123327 A TW106123327 A TW 106123327A TW 106123327 A TW106123327 A TW 106123327A TW 201816851 A TW201816851 A TW 201816851A
Authority
TW
Taiwan
Prior art keywords
dopant
semiconductor device
region
fin
channel region
Prior art date
Application number
TW106123327A
Other languages
English (en)
Inventor
史帝文 本利
林寬容
山下天孝
高莉 卡夫
山傑 米塔
Original Assignee
格羅方德半導體公司
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司, 萬國商業機器公司 filed Critical 格羅方德半導體公司
Publication of TW201816851A publication Critical patent/TW201816851A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/642—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭露半導體裝置，包括含有基板材料的半導體基板；以及設置於該基板上的多個鰭片，各鰭片包括含有該基板材料的下部區、設置於該下部區上面並含有至少一種摻質的摻質區、以及設置於該摻質區上面並含有半導體材料的通道區，其中，該通道區包含小於1 x 1018的摻質分子/cm3，此外還揭露用於製造此類半導體裝置的方法、設備及系統。

Description

降低FINFET裝置的通道區中摻質濃度的方法、設備及系統
本發明大體上關於尖端半導體裝置的製造與使用，並且更具體地說，關於使FinFET裝置的通道區中的摻質濃度降低的各種方法、結構及系統。
製造半導體裝置時，需要若干離散程序，用以從原半導體材料開始，建立已封裝的半導體裝置。從半導體材料的初始生長、半導體晶體切片成個別晶圓、製造階段(蝕刻、摻雜、離子植入或類似者)到已完成裝置的封裝與最終測試等各個程序彼此之間有很大的差異，而且各有專門用途，因此，可在含有不同控制方案的不同製造位置進行此等程序。
大體上，一組處理步驟是使用諸如曝照工具或步進機的半導體製造工具，在有時稱為一批的半導體晶圓的群組上進行。舉一實施例來說，可在半導體晶圓上進行蝕刻程序以在半導體晶圓上塑形物件，諸如多晶矽線 路，其各可作用為電晶體的閘極電極。舉另一實施例來說，可形成多條金屬線，例如鋁或銅，作用為將半導體晶圓上的一個導電區域連接至另一者的導線。按照這種方式，可製造積體電路晶片。
典型的積體電路(IC)晶片包括數個層階的堆疊或循序形成的諸形狀層。各層系堆疊或重疊於前一層上，並經圖案化以形成界定裝置(例如：鰭式場效應電晶體(FiuFET))且將該等裝置連接成電路的形狀。在典型的最新互補式絕緣閘極FinFET程序中，鰭片(截面呈矩形)是在晶圓的表面上形成，並且閘極是在鰭片上方形成。鰭片可包含通道區。鰭片亦可包含位於通道區下面用以降低漏電流及/或寄生通道形成的沖穿止擋體(punch-through stopper)區域。沖穿止擋體區域的形成可通過穿過通道區引入合適的摻質，後面跟著摻質退火以形成該沖穿止擋體區域。之後，可進行後續處理步驟以產生最終半導體裝置，該等處理步驟可關於在較高溫度下進行的技術。
製造包含沖穿止擋體的FinFET裝置時，可能出現若干非所欲的效應。舉例而言，在引入期間，一些摻質分子可能無法橫越通道區。結果是，通道區的遷移率可能降低。就另一實施例，沖穿止擋體形成後，進行高溫技術期間，摻質分子可擴散到通道區內。若出現任一事件，最終半導體裝置的通道區可具有較高摻質濃度，例如：大於約1 x 1018摻質分子/cm3。
已進行過若干用以解決此問題的嘗試，但都 不理想。首先，在後期處理階段引入沖穿止擋體依然在鰭片的通道區中留下摻質，而且會引入晶格缺陷，或造成鰭片的主動通道部分中呈現非晶化。任一事件皆損及通道區的遷移率。其次，可將包含例如硼矽酸玻璃(boron silicate glass；BSG)或磷矽酸玻璃(phosphorous silicate glass；PSG)的摻雜膜沉積於鰭片的頂端與側壁上，包括通道區，後面跟著在摻雜膜上方沉積襯墊，以及在襯墊上方沉積淺溝槽隔離(shallow trench isolation；STI)材料。大體上，各鰭片側壁上摻雜膜與襯墊層的組合厚度範圍是5至8奈米(nm)。若要有效，必須將摻雜膜從鰭片的通道區完全剝除，並且必須在低溫下進行STI材料的退火，用以防止摻質驅入通道區。再者，由於相鄰鰭片之間的摻雜膜與襯墊層的厚度範圍是10至16奈米，此技術難以在目前的7至14奈米尺度中實施。
因此，會希望FinFET在通道區中具有更小的摻質濃度。進一步希望此類FinFET在鰭片側壁與STI材料之間沒有殘餘層。
本發明可因應及/或至少減少以上關於現有技術所指認的其中一或多個問題，及/或提供以上所列一或多個理想特徵。
以下介紹本發明的簡化概要，以便對本發明的一些態樣有基本的瞭解。本概要並非本發明的詳盡概述。用意不在於指認本發明的重要或關鍵要素，或敘述本 發明的範疇。目的僅在於以簡化形式介紹一些概念，作為下文更詳細說明的引言。
大體上，本發明系針對半導體裝置，其包括含有基板(substrate)材料的半導體基板；以及設置於該基板上的多個鰭片，各鰭片包括含有該基板材料的下部區、設置於該下部區上面並含有至少一種摻質的摻質區、以及設置於該摻質區上面並含有半導體材料的通道區，其中該通道區包含小於1 x 1018的摻質分子/cm3，此外還揭露用於製造此類半導體裝置的方法、裝置及系統。
根據本發明的具體實施例，半導體裝置可在通道區中提供更少的摻質含量，藉此具有現有技術的半導體裝置所沒有的改良特性。
100‧‧‧半導體裝置
110‧‧‧基板或半導體基板
120(120a、120b)‧‧‧鰭片(第一子集、第二子集)
130(130a、130b)‧‧‧通道區
140‧‧‧阻隔層或間隔物層
150(150a、150b)‧‧‧下部區或下部分
160(160a、160b)‧‧‧摻質、摻質區或摻質層
170‧‧‧淺溝槽隔離(STI)材料
180‧‧‧閘極結構
200‧‧‧系統
210‧‧‧半導體裝置製造系統
220‧‧‧程序控制器
250‧‧‧輸送機構
300‧‧‧方法
310至370‧‧‧程序
402(402a-1、402a-2、402b-1、402b-2)‧‧‧氧化物層
404(404a、404b)‧‧‧氮化物層
406‧‧‧有機平坦化層
408‧‧‧氧化物層
550(550a、550b)‧‧‧初始下部區或下部區
602‧‧‧第一含摻質膜層
604‧‧‧氮化矽層
606‧‧‧氧化物層
608‧‧‧有機平坦化層(OPL)
610‧‧‧遮罩層
612‧‧‧第二含摻質膜層
770‧‧‧淺溝槽隔離(STI)材料
W‧‧‧寬度
本發明可搭配附圖參照以下說明來瞭解，其中相似的參考組件符號表示相似的組件，並且其中：第1A圖繪示根據本發明中的具體實施例，半導體裝置在第一處理事件之後的情況；第1B圖繪示根據本發明中的具體實施例，半導體裝置在第二處理事件之後的情況；第1C圖繪示根據本發明中的具體實施例，半導體裝置在第三處理事件之後的情況；第1D圖繪示根據本發明中的具體實施例，半導體裝置在第四處理事件之後的情況；第1E圖繪示根據本發明中的具體實施例，半 導體裝置在第五處理事件之後的情況；第1F圖繪示根據本發明中的具體實施例，半導體裝置在第六處理事件之後的情況；第1G圖繪示根據本發明中的具體實施例，半導體裝置在第七處理事件之後的情況；第1H圖繪示根據本發明中的具體實施例，半導體裝置在第八處理事件之後的情況；第1I圖繪示根據本發明中的具體實施例，半導體裝置在第九處理事件之後的情況；第1J圖繪示根據本發明中的具體實施例，半導體裝置在第十處理事件之後的情況；第1K圖繪示根據本發明中的具體實施例，半導體裝置在第十一處理事件之後的情況；第1L圖繪示根據本發明中的具體實施例，半導體裝置在第十二處理事件之後的情況；第1M圖繪示根據本發明中的具體實施例，半導體裝置在第十三處理事件之後的情況；第1N圖繪示根據本發明中的具體實施例，半導體裝置在第十四處理事件之後的情況；第1O圖繪示根據本發明中的具體實施例，半導體裝置在第十五處理事件之後的情況；第1P圖繪示根據本發明中的具體實施例，半導體裝置在第十六處理事件之後的情況；第1Q圖繪示根據本發明中的具體實施例，半 導體裝置在第十七處理事件之後的情況；第1R圖繪示根據本發明中的具體實施例，半導體裝置在第十八處理事件之後的情況；第1S圖繪示根據本發明中的具體實施例，半導體裝置在第十九處理事件之後的情況；以及第1T圖繪示根據本發明中的具體實施例，半導體裝置在替代的第十九處理事件之後的情況；第1U圖繪示根據本發明中的具體實施例，半導體裝置在第二十處理事件之後的情況；第1V圖繪示根據本發明中的具體實施例，半導體裝置在第二十一處理事件之後的情況；第1W圖繪示根據本發明中的具體實施例，半導體裝置在第二十二處理事件之後的情況；第2圖繪示根據本發明中的具體實施例，用於製造裝置的半導體裝置製造系統；以及第3圖根據本發明中的具體實施例，繪示一種方法的流程圖。
儘管本發明所揭露的專利目標易受各種修改和替代形式所影響，其特定具體實施例仍已通過圖式中的實施例予以表示並且在本發明中予以詳述。然而，應瞭解的是，本發明中特定具體實施例的說明用意不在於將本發明限制於所揭露的特定形式，相反地，如隨附申請專利範圍所界定，用意在於涵蓋落于本發明的精神及範疇內的所有修改、均等例、及替代方案。
下面說明本發明的各項說明性具體實施例。為了澄清，本說明書中並未說明實際實作態樣的所有特徵。當然，將會領會旳是，在開發任何此實際具體實施例時，必須做出許多實作態樣特定決策才能達到開發者的特定目的，例如符合系統有關及業務有關的限制條件，這些限制條件會隨實作態樣不同而變。此外，將瞭解的是，此一開發努力可能複雜且耗時，雖然如此，仍會是受益于本發明的所屬領域技術人員的例行工作。
本專利目標現將參照附圖來說明。各種結構、系統及裝置在圖式中只是為了闡釋而繪示，為的是不要因所屬領域技術人員眾所周知的細節而混淆本發明。雖然如此，仍將附圖包括進來以說明並闡釋本發明的說明性實施例。本發明中使用的字組及詞組應瞭解並詮釋為與所屬領域技術人員瞭解的字組及詞組具有一致的意義。與所屬領域技術人員瞭解的通常及慣用意義不同的詞彙或詞組(即定義)的特殊定義，用意不在於通過本發明詞彙或詞組的一致性用法提供暗示。就一詞彙或詞組用意在於具有特殊意義的方面來說，即有別于所屬領域技術人員瞭解的意義，此一特殊定義將會按照為此詞彙或詞組直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。
本發明中的具體實施例提供FinFET半導體裝置，其在鰭片的通道區中具有減少的摻質濃度(例如：小於1 x 1018摻質分子/cm3)。替代地或另外，FinFET裝置 在鰭片側壁與STI材料之間可沒有殘餘層。
在一項具體實施例中，本發明關於半導體裝置100，諸如在第1A圖至第1W圖中的各個製造階段所特寫繪示者。
請參閱第1A圖，基板110上可形成一或多個氧化物層402、氮化物層404、及/或有機平坦化層406。基板材料可以是任何半導體材料，諸如主體矽、絕緣體上矽(silicon-on-insulator)、矽鍺(SiGe)、III-V族材料、或以上的二或更多者。舉例而言，半導體基板110可包含位在第一子集的鰭片(first subset of fins)120底下的矽、及位在第二子集的鰭片120底下的SiGe(圖未示)。類似的是，通道區130的半導體材料可以是任何合適的材料。在一項具體實施例中，半導體材料選自於矽或矽鍺(SiGe)。在具體實施例中，半導體基板110與通道區130可包含相同材料。
接著可使用氧化物層402、氮化物層404、及/或有機平坦化層406來進行主動鰭片蝕刻，用於圖案化以形成鰭片120的通道區130，如第1B圖所示。在其它具體實施例(圖未示)中，可省略氧化物層402、氮化物層404、及/或有機平坦化層406其中的一或多者。
形成通道區130之後，可將有機平坦化層406剝除(如第1C圖所示)，並且可將氧化物層408形成於曝露表面上，包括通道區130的第一側與第二側(如第1D圖所示)。此氧化物層可通過氧化程序來形成，諸如原位蒸汽產生(in situ steam generation；ISSG)，或可通過沉積程序 來產生，諸如原子層沉積(atomic layer deposition；ALD)。
於第1D圖所示的階段，半導體裝置100包括在含有基板材料的半導體基板110上形成多個鰭片120a、120b，各鰭片包括含有半導體材料的通道區130a、130b。
為了免除疑慮，第1A圖至第1W圖中雖然僅繪示兩個鰭片120，所屬領域技術人員仍將理解的是，根據本發明，半導體裝置100中可包括超過兩個鰭片120。
請參閱第1E圖，所示為半導體裝置100在第五處理事件之後的情況，其中各鰭片120a、120b的至少通道區130a、130b的至少第一側與第二側上形成阻隔層140(其在本發明亦稱為間隔物層)。阻隔層140可包含適用於阻隔下文所述摻質擴散的任何材料。在一項具體實施例中，阻隔層140可包含氮化矽或具有低介電常數的材料，諸如氮化矽硼碳(silicon boron carbon nitride；SiBCN)。如第1E圖所示，可形成阻隔層140以包覆設置于通道區130上或上面的氧化物層402、氮化物層404、及/或氧化物層408的一些或所有側。
如第1F圖所示，第六處理事件可包含蝕刻鰭片120以具有初始下部區550的寬度，其等於通道區130與兩個阻隔層140的組合寬度。隨後，如第1G圖所示，可進行等向性回蝕(isotropic etchback)以使下部區150縮窄至與通道區140一樣的寬度、或更窄的寬度。下部區150a、150b包含基板材料。如圖所示，阻隔層140未包覆下部區150的任一側，然而，可省略等向性回蝕，並且隨著半導 體裝置110經受後續處理事件，下部區550的寬度可維持等於通道區130與兩個阻隔層140的組合寬度。
第1H圖至第1P圖展示第八至第十六處理事件。如第1H圖所示，半導體裝置100上方可沉積第一含摻質膜層602(例如：硼矽酸玻璃(BSG)層)。之後，第一含摻質膜層(dopant-containing film layer)602上方沉積氮化矽層604，並且氮化矽層604上方可沉積氧化物層606，用以產生第1I圖所示的半導體裝置。第1J圖展示至少掩蔽第一子集的鰭片120a，諸如利用有機平坦化層(organic planarization layer；OPL)608來掩蔽，以及供選擇地，利用位在OPL 608上面的遮罩層(masking layer)610來掩蔽，藉此留下第二子集的鰭片120b曝露。可將氧化物層606從第二子集的鰭片120b移除，諸如通過濕蝕刻(例如：在含HF溶液中)、或諸如SiCoNi或COR的乾式反應性清潔、或使用反應性離子蝕刻來移除，用以產生第1K圖所示的半導體裝置，其中任選的遮罩層610亦已遭受移除。第1L圖展示半導體裝置100在移除OPL 608後的情況，藉此留下具有最外氧化物層606的第一子集的鰭片120a、及具有最外氮化物層604的第二子集的鰭片120b。
隨後，如第1M圖所示，可將氮化物層604從第二子集的鰭片120b剝除。接著可將氧化物層606從第一子集的鰭片120a剝除，並且將第一含摻質膜層602從第二子集的鰭片120b剝除，諸如通過COR/SiCoNi/BHF來剝除，藉此留下具有最外氮化物層604的第一子集的鰭片 120a、及具有已曝露的下部區150的第二子集的鰭片120b，如第1N圖所示。
之後，半導體裝置100上方可沉積第二含摻質膜層612(例如：磷矽酸玻璃(BSG))，如第1O圖所示。接著，可進行起自第一含摻質膜層602的第一摻質(例如：硼)驅入退火，用以產生設置於第一子集的鰭片120a的通道區130a下面的摻質區160a，還可進行起自第二含摻質膜層的第二摻質(例如：磷)驅入退火，用以產生設置於第二子集的鰭片120b的通道區130b下面的摻質區160b(第1P圖)。各摻質區160可以是跨設各鰭片120的全寬的連續帶部。雖然摻質可存在於下部分150的其它區域中，阻隔層140可減少進入通道區130a、130b的摻質量。在一項具體實施例中，於第一子集的鰭片中，摻質160a為硼，並且於第二子集的鰭片中，摻質160b為磷。
引入摻質後在第一子集120a及/或第二子集120b的鰭片120上留下的各個層件(例如：第一含摻質膜層602、氮化物層604、及第二含摻質膜層612)可在形成摻質區160a、160b之後遭受移除，正如具有本發明的利益的所屬領域技術人員的日常工作，藉此得出(若有需要)第1Q圖所示的半導體裝置100。然而，在其它具體實施例中(圖未示)中，第一含摻質膜層602、第二含摻質膜層612等可在下文所述的整個STI沉積、退火及凹陷事件中受到保留，並且在移除氮化物層604前先遭受移除。
在一項具體實施例中，如第1R圖至第1T圖 所示，第十八與第十九處理事件可包含對鰭片120的頂端上面使用隨之沉積的未退火STI材料770(第1R圖)，其可接著經退火以產生STI材料170，後面跟著化學機械研磨(chemical mechanical polishing；CMP)以使STI材料170的頂端降低到鰭片120的頂端處(第1S圖)。之後，可通過習知技術使STI材料170凹陷，用以使鰭片120的位在摻質層160上面、及位在間隔物層140的底端上面的部分曝露，亦即，產生第1T圖所示的半導體裝置100，或用以使鰭片120位在摻質層160上面的部分曝露且曝露至間隔物層140的底端，亦即，產生第1U圖所示的半導體裝置100。
在一項具體實施例中，該STI材料的介於各對相鄰鰭片之間的寬度(W)至少為3奈米。無論STI材料的寬度如何，半導體裝置100在鰭片120與STI材料170的諸側壁之間都可沒有殘餘層，亦即下部區150與STI材料170可直接實體接觸。
請參閱第1V圖，所示為半導體裝置100在第二十處理事件之後的情況。在第二十處理事件中，可將阻隔層140從各鰭片120移除。舉例而言，阻隔層140(以及若存在且如圖所示，位在鰭片120的通道區130上面的氮化物層)可在熱磷酸中通過濕蝕刻來移除，或可通過乾式反應性清潔技術來移除，在氧化物層系設置於鰭片120的通道區130的側上面及上的情況下尤其如此。再者，諸如氮化物層404等設置于通道區130上面的一或多層的可 在使STI材料170凹陷之後外露的任何部分可接著利用濕/乾蝕刻序列及/或硬遮罩條(hard mask strip)來移除。
第1W圖繪示半導體裝置100在第二十二處理事件之後的情況，其中閘極結構180系形成于通道區130a、130b上方。閘極結構180可與通道區130電接觸。
總而言之，在根據本發明的一項具體實施例中，半導體裝置100可包括含有基板材料的半導體基板110；設置於基板110上的多個鰭片120，各鰭片包括含有該基板材料的下部區150a、150b、設置于下部區150a、150b上面並含有至少一種摻質的摻質區160a、160b、以及設置于摻質區160a、160b上面並含有半導體材料(諸如矽或SiGe)的通道區130a、130b，其中通道區130a、130b可包含小於1 x 1018的摻質分子/cm3。在一項具體實施例中，於第一子集的鰭片中，該摻質為硼，並且於第二子集的鰭片中，該摻質為磷。
半導體裝置100可更包含設置於鰭片120的通道區130的第一側與第二側上的阻隔層140，諸如氮化物層。半導體裝置100亦可包含設置於各對相鄰鰭片120之間的淺溝槽隔離(STI)材料170，其中STI材料170的頂端至少與摻質區160的頂端一般高。
在一項具體實施例中，該STI材料的介於各對相鄰鰭片之間的寬度至少為3奈米。即使已曝露的第一含摻質膜層與第二含摻質膜層在STI沉積、退火及凹陷之後遭受移除，亦即，即使下部區150上所設置的一些第一 含摻質膜層與第二含摻質膜層在STI 170形成于其上時仍維持存在，仍然可達成此狀況。替代地或另外，下部區150與STI材料170可直接實體接觸。
在一附加具體實施例中，半導體裝置100可更包含設置于通道區160上方的閘極結構180。
現請參閱第2圖，根據本發明中的具體實施例，所繪示的是用於製造半導體裝置100的系統的特寫圖。第2圖的系統200可包含半導體裝置製造系統210及程序控制器220。半導體裝置製造系統210可基於程序控制器220所提供的一或多個指令集(instruction sets)來製造半導體裝置100。在一項具體實施例中，該指令集可包含指令(instructions)以：在包含基板材料的半導體基板上形成多個鰭片，各鰭片包括含有半導體材料的通道區；在各鰭片的至少該通道區的第一側與第二側上形成阻隔層；蝕刻介於各對相鄰鰭片之間的該半導體基板，藉此形成各鰭片的下部區，其中該下部區包含該基板材料；以及將至少一種摻質引入與該通道區相鄰該下部區的一部分，藉此形成設置於該下部區上面及該通道區下面的摻質區。
該等指令一經半導體裝置製造系統210執行，介於相鄰鰭片之間的距離便可為至少3奈米。替代地或另外，下部區140與STI材料170可直接實體接觸。
在一項具體實施例中，該半導體裝置的該通道區可包含小於1 x 1018的摻質分子/cm3。
在一項具體實施例中，該指令集可更包含指 令以：在各對相鄰鰭片之間沉積淺溝槽隔離(STI)材料，其中該STI材料的頂端至少與該摻質區的頂端一般高；以及將該阻隔層從各鰭片移除。該指令集可包含指令以在各對相鄰鰭片之間以至少3奈米的寬度形成該STI材料，及/或形成直接實體接觸的下部區與STI材料。
在進一步具體實施例中，該指令集可更包含指令以在該通道區上方形成閘極結構。
半導體裝置製造系統210可用于在通道區中製造具有低摻質濃度(諸如小於1 x 1018的摻質分子/cm3)的半導體裝置100。
半導體裝置製造系統210可包含各種處理站，諸如：蝕刻程序站、光刻程序站、CMP程序站等。通過半導體裝置製造系統210所進行的處理步驟其中一或多者可通過程序控制器220來控制。程序控制器220可以是包含一或多種軟體產品的工作站電腦(workstation computer)、桌上型(desktop)電腦、筆記型(laptop)電腦、平板(tablet)電腦、或任何其它類型的運算裝置，該軟體產品能夠控制程序、接收程序回饋、接收測試結果資料、進行學習週期調整、進行程序調整等。
半導體裝置製造系統210可在諸如矽晶圓的介質上生產半導體裝置100(例如：積體電路)。半導體裝置製造系統210可在諸如輸送器系統的輸送機構250上提供已處理的半導體裝置100。在一些具體實施例中，此輸送器系統可以是能夠輸送半導體晶圓的尖端無塵室輸送系 統。在一項具體實施例中，半導體裝置製造系統210可包含多個處理步驟，例如：第1程序步驟、第2程序步驟等。
在一些具體實施例中，標示“100”的項目可代表個別晶圓，而在其它具體實施例中，項目100可代表半導體群組，例如：一“批”半導體晶圓。
系統200可有能力製造關於各種FinFET技術的各種產品，例如：系統200可生產CMOS技術、Flash技術、BiCMOS技術、功率裝置、記憶體裝置(例如，DRAM裝置)、NAND記憶體(memory)裝置、及/或各種其它半導體技術的裝置。
請參閱第3圖，根據本發明中的具體實施例，所示為方法300的流程圖。方法300可包括在含有基板材料的半導體基板上形成(於310)多個鰭片，各鰭片包括含有半導體材料的通道區。在一項具體實施例中，該半導體材料可選自於矽或矽鍺(SiGe)。在一項具體實施例中，介於各對相鄰鰭片之間的空間至少為3奈米。
方法300可更包含在各鰭片的至少該通道區的第一側與第二側上形成(於320)阻隔層。在一項具體實施例中，該阻隔層可包含氮化物。
方法300亦可包含蝕刻(於330)介於各對相鄰鰭片之間的該半導體基板，藉此形成各鰭片的下部區，其中該下部區包含該基板材料。另外，方法300可包含將至少一種摻質引入(於340)與該通道區相鄰該下部區的一部分，藉此形成設置於該下部區上面及該通道區下面的 摻質區。在一項具體實施例中，於第一子集的鰭片中，該摻質為硼。替代或另外，在一項具體實施例中，於第二子集的鰭片中，該摻質為磷。
雖然未受限於理論，各鰭片的通道區的側上存在的阻隔層仍可使摻質進入通道區的情況減輕到最小。在一項具體實施例中，引入(於340)之後，該通道區可包含小於1 x 1018的摻質分子/cm3。
方法300可更包含在各對相鄰鰭片之間沉積(於350)淺溝槽隔離(STI)材料，其中該STI材料的頂端至少與該摻質區的頂端一般高。在一項具體實施例中，該STI材料的介於各對相鄰鰭片之間的寬度至少為3奈米。替代地或另外，下部區與STI材料可直接實體接觸。
應該顯而易見的是，“至少與該摻質區的頂端一般高”包括STI材料的頂端高於阻隔層的底端，或高於阻隔層的頂端。取決於所沉積(於350)的STI材料，該材料可經受退火。在一項具體實施例中，沉積(於350)之後，可通過具有本發明的效益的所屬領域技術人員已知的技術，使STI層的頂端降低到任何所欲位置。
替代地或另外，方法300可包含將該阻隔層從各鰭片移除(於360)。舉例而言，移除(於360)可關於具有本發明的效益的所屬領域技術人員已知的熱磷酸技術。
方法300亦可包含在該通道區上方形成(於370)閘極結構。
方法300可產生一種半導體裝置，其中該半導體裝置在通道區中具有極少摻質，即使在半導體裝置上進行高溫處理技術之後亦然。
上述方法可通過指令來支配，此等指令系儲存於非暫存電腦可讀儲存媒體中，並且可由例如運算裝置中的處理器來執行。本發明中所述的運作各可對應於非暫存電腦記憶體或電腦可讀儲存媒體中所儲存的指令。在各項具體實施例中，此非暫存電腦可讀儲存媒體包括磁性或光碟儲存裝置、諸如快閃記憶體(flash memory)的固態儲存裝置、或其它一或多個非揮發性記憶體裝置。儲存於非暫存電腦可讀儲存媒體上的電腦可讀指令可呈原始碼、組合(assembly)語言碼、目的碼(object code)、或其它指令格式，系由一或多個處理器來解譯及/或可由此一或多個處理器執行。
具有本發明的效益的所屬領域技術人員將領會的是，按照類似本發明所述方式在鰭片的頂端部分顯影的幾何形狀亦可提供電流驅動增大但漏電流增加不顯著的效益。因此，於半導體基板上設置具有第一寬度的下部分、以及於該下部分上設置具有第二寬度的上部分的鰭片可提升驅動電流增大但漏電流增加不顯著的效益，其中第二寬度大於第一寬度。
以上所揭露的特定具體實施例僅屬描述性，正如本發明可用所屬領域技術人員所明顯知道的不同但均等方式予以修改並且實踐而具有本發明教示的效益。舉例 而言，以上所提出的程序步驟可按照不同順序來進行。再者，如隨附申請專利範圍中所述除外，未意圖限制于本發明所示構造或設計的細節。因此，證實可改變或修改以上揭露的特定具體實施例，而且所有此類變例全都視為在本發明的範疇及精神內。因此，本發明尋求的保護系如隨附申請專利範圍中所提。

Claims (20)

  1. 一種方法，其包含：在包含基板材料的半導體基板上形成多個鰭片，各鰭片包括含有半導體材料的通道區；在各鰭片的至少該通道區的第一側與第二側上形成阻隔層；蝕刻介於各對相鄰鰭片之間的該半導體基板，藉此形成各鰭片的下部區，其中，該下部區包含該基板材料；以及將至少一種摻質引入與該通道區相鄰的該下部區的一部分，藉此形成設置於該下部區上面及該通道區下面的摻質區。
  2. 如申請專利範圍第1項所述的方法，其中，該阻隔層包含氮化物。
  3. 如申請專利範圍第1項所述的方法，其中，該半導體材料選自於矽或矽鍺(SiGe)。
  4. 如申請專利範圍第1項所述的方法，更包含：在各對相鄰鰭片之間沉積淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高；以及將該阻隔層從各鰭片移除。
  5. 如申請專利範圍第4項所述的方法，其中，該淺溝槽隔離材料的介於各對相鄰鰭片之間的寬度至少為3奈米。
  6. 如申請專利範圍第4項所述的方法，更包含在該通道區 上方形成閘極結構。
  7. 如申請專利範圍第1項所述的方法，其中，在第一子集的鰭片中，該摻質為硼，並且在第二子集的鰭片中，該摻質為磷。
  8. 一種半導體裝置，其包含：包含基板材料的半導體基板；設置於該基板上的多個鰭片，各鰭片包括含有該基板材料的下部區、設置於該下部區上面並含有至少一種摻質的摻質區、以及設置於該摻質區上面並含有半導體材料的通道區，其中，該通道區包含小於1 x 10 18的摻質分子/cm 3。
  9. 如申請專利範圍第8項所述的半導體裝置，更包含設置於各鰭片的該通道區的第一側與第二側上的阻隔層。
  10. 如申請專利範圍第9項所述的半導體裝置，其中，該阻隔層包含氮化物。
  11. 如申請專利範圍第8項所述的半導體裝置，其中，該半導體材料選自於矽或矽鍺(SiGe)。
  12. 如申請專利範圍第8項所述的半導體裝置，更包含設置於各對相鄰鰭片之間的淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高。
  13. 如申請專利範圍第12項所述的半導體裝置，其中，該淺溝槽隔離材料的介於各對相鄰鰭片之間的寬度至少為3奈米。
  14. 如申請專利範圍第8項所述的半導體裝置，更包含設置于該通道區上方的閘極結構。
  15. 如申請專利範圍第8項所述的半導體裝置，其中，在第一子集的鰭片中，該摻質為硼，並且在第二子集的鰭片中，該摻質為磷。
  16. 一種系統，其包含：程序控制器，其組配成用來對製造系統提供用於製造半導體裝置的指令集；該製造系統，其組配成用來根據該指令集製造該半導體裝置，其中，該指令集包含指令以：在包含基板材料的半導體基板上形成多個鰭片，各鰭片包括含有半導體材料的通道區；在各鰭片的至少該通道區的第一側與第二側上形成阻隔層；蝕刻介於各對相鄰鰭片之間的該半導體基板，藉此形成各鰭片的下部區，其中，該下部區包含該基板材料；以及將至少一種摻質引入與該通道區相鄰的該下部區的一部分，藉此形成設置於該下部區上面及該通道區下面的摻質區。
  17. 如申請專利範圍第16項所述的系統，其中，該半導體裝置的該通道區包含小於1 x 10 18的摻質分子/cm 3。
  18. 如申請專利範圍第16項所述的系統，其中，該指令集更包含指令以： 在各對相鄰鰭片之間沉積淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高；以及將該阻隔層從各鰭片移除。
  19. 如申請專利範圍第18項所述的系統，其中，該指令集更包含指令以：在該通道區上方形成閘極結構。
  20. 如申請專利範圍第18項所述的系統，其中，該指令集包含指令以在各對相鄰鰭片之間以至少3奈米的寬度形成該淺溝槽隔離材料。
TW106123327A 2016-07-29 2017-07-12 降低ｆｉｎｆｅｔ裝置的通道區中摻質濃度的方法、設備及系統 TW201816851A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/224,139 US20180033789A1 (en) 2016-07-29 2016-07-29 Method, apparatus, and system for reducing dopant concentrations in channel regions of finfet devices
US15/224,139 2016-07-29

Publications (1)

Publication Number Publication Date
TW201816851A true TW201816851A (zh) 2018-05-01

Family

ID=61010343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123327A TW201816851A (zh) 2016-07-29 2017-07-12 降低ｆｉｎｆｅｔ裝置的通道區中摻質濃度的方法、設備及系統

Country Status (3)

Country Link
US (1) US20180033789A1 (zh)
CN (1) CN107665861A (zh)
TW (1) TW201816851A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170309623A1 (en) * 2016-04-21 2017-10-26 Globalfoundries Inc. Method, apparatus, and system for increasing drive current of finfet device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082853B2 (en) * 2012-10-31 2015-07-14 International Business Machines Corporation Bulk finFET with punchthrough stopper region and method of fabrication
CN103855010B (zh) * 2012-11-30 2016-12-21 中国科学院微电子研究所 FinFET及其制造方法
CN105097556B (zh) * 2012-11-30 2019-02-15 中国科学院微电子研究所 FinFET及其制造方法
CN106847924B (zh) * 2013-06-20 2021-03-30 英特尔公司 具有掺杂的子鳍片区域的非平面半导体器件及其制造方法
US9293587B2 (en) * 2013-07-23 2016-03-22 Globalfoundries Inc. Forming embedded source and drain regions to prevent bottom leakage in a dielectrically isolated fin field effect transistor (FinFET) device
KR102070564B1 (ko) * 2013-08-09 2020-03-02 삼성전자주식회사 반도체 소자의 제조방법
US9412818B2 (en) * 2013-12-09 2016-08-09 Qualcomm Incorporated System and method of manufacturing a fin field-effect transistor having multiple fin heights
US9343300B1 (en) * 2015-04-15 2016-05-17 Globalfoundries Inc. Methods of forming source/drain regions for a PMOS transistor device with a germanium-containing channel region
US9397002B1 (en) * 2015-11-20 2016-07-19 International Business Machines Corporation Self-aligned punchthrough stop doping in bulk finFET by reflowing doped oxide

Also Published As

Publication number Publication date
US20180033789A1 (en) 2018-02-01
CN107665861A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN107017252B (zh) 带有固相扩散的集成电路结构和方法
US11201152B2 (en) Method, apparatus, and system for fin-over-nanosheet complementary field-effect-transistor
TWI565075B (zh) 具有摻雜次鰭區的ω鰭的非平面半導體裝置及其製造方法
US10304944B2 (en) Semiconductor structure with an L-shaped bottom
CN104167361B (zh) Finfet结构及其形成方法
US9502506B2 (en) Structure for FinFET fins
CN106033757A (zh) 具有抗穿通层的高迁移率器件及其形成方法
CN107611029B (zh) 利用工程掺质分布具有超陡逆行井的方法、设备及系统
CN106601678B (zh) 一种半导体器件及其制备方法、电子装置
CN106158663B (zh) 形成finfet半导体装置的鳍片的方法及其半导体装置
US9960086B2 (en) Methods, apparatus and system for self-aligned retrograde well doping for finFET devices
US20200105905A1 (en) Methods, apparatus, and manufacturing system for finfet devices with reduced parasitic capacitance
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN107452680B (zh) 半导体装置及其制造方法
TWI727354B (zh) 在半導體裝置形成期間用於保護鈷形成物免於氧化之方法、設備及系統
US9577076B2 (en) Methods of manufacturing semiconductor devices
TW201816851A (zh) 降低ｆｉｎｆｅｔ裝置的通道區中摻質濃度的方法、設備及系統
US10062612B2 (en) Method and system for constructing FINFET devices having a super steep retrograde well
US10236291B2 (en) Methods, apparatus and system for STI recess control for highly scaled finFET devices
CN106206316A (zh) 一种金属氧化物半导体场效应晶体管的制造方法
CN105374878B (zh) 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法
CN103811316A (zh) 半导体器件及其制造方法
CN103811315A (zh) 半导体器件及其制造方法
CN116206980A (zh) 半导体器件的制作方法以及半导体器件