[go: up one dir, main page]

TW201816796A - 讀出放大器 - Google Patents

讀出放大器 Download PDF

Info

Publication number
TW201816796A
TW201816796A TW106136963A TW106136963A TW201816796A TW 201816796 A TW201816796 A TW 201816796A TW 106136963 A TW106136963 A TW 106136963A TW 106136963 A TW106136963 A TW 106136963A TW 201816796 A TW201816796 A TW 201816796A
Authority
TW
Taiwan
Prior art keywords
circuit
self
read
read voltage
transistor
Prior art date
Application number
TW106136963A
Other languages
English (en)
Other versions
TWI653633B (zh
Inventor
王嘉維
賴淑琳
邱議德
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201816796A publication Critical patent/TW201816796A/zh
Application granted granted Critical
Publication of TWI653633B publication Critical patent/TWI653633B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

本發明提供一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括：讀出電路，連接至所述介層窗式唯讀記憶體；自我調整保持電路，連接至所述讀出電路；以及洩漏監測電路，連接至所述自我調整保持電路以形成電流鏡，使得當發生位線洩漏時，所述自我調整保持電路補償介層窗斷開的存儲單元的讀出電壓。採用上述技術方案，可以補償介層窗斷開的存儲單元的讀出電壓。

Description

讀出放大器
本發明涉及讀出放大器領域，特別是涉及一種用於讀出介層窗式唯讀記憶體（Via-ROM）的讀出放大器。
隨著半導體技術的發展，發明了各種不同的記憶體。介層窗式唯讀記憶體（Via-ROM）通過介層窗記錄資料。請參閱第1圖，第1圖示出了Via-ROM 900的例子。Via-ROM 900包括多個字線WL1，WL2，WL3…WLn，多個位線BL1, BL2…BLm以及多個存儲單元，例如代碼為0的若干單元C90（code-0 cells C90）以及代碼為1的若干單元C91（code-1 cells C91）。例如，位線上的電壓一開始會被充到高電位，代碼為0的單元C90的源極接地，代碼為0的單元C90的漏極的介層窗導通（在第1圖中以實心點表示），在連接至單元C90柵極的字線WL2上的電壓為高電平時，位線BLm通過單元C90連接至接地，即此時位線BLm上的讀出電壓為低電平，即代碼為0的單元C90的讀出電壓為地電平。代碼為1的單元C91的源極接地，代碼為1的單元C91漏極的介層窗斷開，在連接至單元C91柵極的字線WL3上的電壓為高電平，而其他字線為低電平時，位線BLm仍可保持高電平，此時位線BLm的讀出電壓為高電平，即代碼為1的單元C91的讀出電壓為高電平。
一個選中的代碼為1的單元C91的讀出電壓可能會由於發生在其他代碼為0的單元C90上的位線洩漏而降低，即雖然其他代碼為0的單元C90沒有被選中，即相應的MOS管沒有被導通，但是也有漏電流，所以引起位線上的電壓變低。如果在一個位線上形成有大量的代碼為0的單元C90，那麼在這條位線上的代碼為1的單元C91的讀出電壓可能會極大的下降，且不能被準確的識別出來。
特別是，在高速via-ROM或者高溫環境下，位線洩漏容易發生，並且代碼為1的單元C91的讀出電壓不能被準確的識別出來。因此，如何補償受位線洩漏影響的讀出電壓是現今的一個重要課題。
本發明提供一種讀出放大器，主要解決的技術問題是如何補償受位線洩漏影響的介層窗式唯讀記憶體的讀出電壓。
本發明實施例提供一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括：讀出電路，連接至所述介層窗式唯讀記憶體；自我調整保持電路，連接至所述讀出電路；以及洩漏監測電路，連接至所述自我調整保持電路以形成電流鏡，使得當發生位線洩露時，所述自我調整保持電路補償介層窗斷開的存儲單元的讀出電壓。
本發明另一實施例提供一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括：讀出電路，連接至所述介層窗式唯讀記憶體；混合保持電路，連接至所述讀出電路，其中，所述混合保持電路包括靜態保持電路以及自我調整保持電路，其中所述靜態保持電路和所述自我調整保持電路並列連接；以及洩漏監測電路，連接至所述自我調整保持電路以形成電流鏡，使得當發生位線洩露時，所述自我調整保持電路補償介層窗斷開的存儲單元的讀出電壓。
本發明又一實施例提供一種讀出放大器，包括讀出電路，所述讀出電路的輸入端與所述介層窗式唯讀記憶體的位線連接，所述讀出電路的輸出端輸出所述介層窗式唯讀記憶體的位線的讀出電壓，其中，所述位線的讀出電壓為介層窗斷開的存儲單元的讀出電壓；虛擬模組，所述虛擬模組包括虛擬位線和連接至所述虛擬位線的虛擬單元，所述虛擬單元與耦接於所述位線的介層窗導通的單元具有相同的設置；電流鏡模組，與所述讀出電路耦接，用於基於所述虛擬位線的電流產生洩漏電流，並根據所述洩漏電流輸出第一補償電流，以補償介層窗斷開的存儲單元的讀出電壓。
本發明又一實施例提供一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括：讀出電路，所述讀出電路的輸入端與所述介層窗式唯讀記憶體的位線連接，所述讀出電路的輸出端輸出所述介層窗式唯讀記憶體的位線的讀出電壓，其中，所述位線的讀出電壓為介層窗斷開的存儲單元的讀出電壓；虛擬模組，所述虛擬模組包括虛擬單元，所述虛擬單元與耦接於所述位線的介層窗導通的單元具有相同的設置；電流鏡模組，與所述讀出電路耦接，用於基於所述虛擬單元的漏電流產生洩漏電流，並根據所述洩漏電流輸出第一補償電流，以補償介層窗斷開的存儲單元的讀出電壓。
其中，所述虛擬單元的數量是可被程式設計設置的；或者，所述虛擬單元的數量為所述介層窗式唯讀記憶體中字線的數量減1。
其中，所述電流鏡模組包括所述讀出電路的複製電路。
其中，所述電流鏡模組包括洩漏監測電路和自我調整保持電路，所述自我調整保持電路耦接至所述讀出電路；其中，所述洩漏監測電路基於所述虛擬單元的漏電流產生所述洩漏電流，並根據所述洩漏電流向所述自我調整保持電路提供第一控制信號；所述自我調整保持電路根據所述第一控制信號輸出第一補償電流以補償介層窗斷開的存儲單元的讀出電壓。
其中，所述洩漏監測電路包括第一電晶體，所述第一電晶體的柵極與所述第一電晶體的源極或者漏極連接，所述第一控制信號包括所述第一電晶體的偏置電壓；所述自我調整保持電路包括第二電晶體，所述第二電晶體的柵極與所述第一電晶體的柵極連接；當所述第一控制信號控制所述第二電晶體導通時，所述自我調整保持電路輸出第一補償電流以補償介層窗斷開的存儲單元的讀出電壓。
其中，該讀出放大器還包括反相器，所述反相器的輸入端接收來自所述讀出電路的輸出端的讀出電壓，並根據所述讀出電壓輸出第二控制信號；所述自我調整保持電路根據所述第一控制信號和所述第二控制信號，向所述讀出電路輸出所述第一補償電流或者不向所述讀出電路輸出所述第一補償電流。
其中，該讀出放大器還包括靜態保持電路和反相器；所述反相器的輸入端接收來自所述讀出電路的輸出端的讀出電壓，並根據所述讀出電壓輸出第二控制信號；所述靜態保持電路根據所述第二控制信號，輸出第二補償電流或者不輸出第二補償電流，所述第二補償電流用於補償介層窗斷開的存儲單元的讀出電壓。
其中，所述電流鏡模組具體用於基於所述虛擬單元的漏電流產生洩漏電流，並根據所述洩漏電流向所述讀出電路的輸出端提供所述第一補償電流；或者，所述讀出電路包括串聯的第一電晶體和第二電晶體，所述第一電晶體的一端為所述讀出電路的輸出端，所述電流鏡模組具體用於基於所述虛擬單元的漏電流產生洩漏電流，並根據所述洩漏電流向所述第一電晶體和所述第二電晶體之間的連接節點提供所述第一補償電流。
本發明的讀出放大器通過利用電流鏡模組，或者通過利用洩漏監測電路和自我調整保持電路形成的電流鏡，可以補償介層窗式唯讀記憶體位線的讀出電壓，即補償介層窗斷開的存儲單元的讀出電壓。
以下描述為本發明實施的較佳實施例，其僅用來例舉闡釋本發明的技術特徵，而並非用來限制本發明的範疇。在通篇說明書及申請專利範圍書當中使用了某些詞彙來指稱特定的元件，所屬領域技術人員應當理解，製造商可能會使用不同的名稱來稱呼同樣的元件。因此，本說明書及申請專利範圍書並不以名稱的差異作為區別元件的方式，而是以元件在功能上的差異作為區別的基準。本發明中使用的術語“元件”、“系統”和“裝置”可以是與電腦相關的實體，其中，該電腦可以是硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍書當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接於另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
請參閱第2圖，第2圖示出了根據本發明一實施例的讀出放大器SA1。讀出放大器SA1用於讀出介層窗式唯讀記憶體（Via-ROM）100的位線BL。讀出放大器SA1包括讀出電路RO1、虛擬模組DM1和電流鏡模組CM1(包括洩漏監測電路LM1和自我調整保持電路AK1)。
讀出電路RO1與介層窗式唯讀記憶體100耦接；讀出電路RO1用於讀取Via-ROM 100的一個存儲單元的讀出電壓，例如介層窗斷開的代碼為1的單元C1，或者介層窗導通的代碼為0的單元。代碼為1的單元C1連接至字線WL1和位線BL。由於代碼為1的單元C1的介層窗斷開，代碼為1的單元C1的讀出電壓應為高電平。然而，當發生位線洩漏時，代碼為1的單元C1的讀出電壓可能會降低，即位線BL上的電壓可能會降低。
洩漏監測電路LM1用於提供洩露電路Ioff。洩漏監測電路LM1和自我調整保持電路AK1耦接成電流鏡，使得當位線洩露發生時，自我調整保持電路AK1能補償代碼為1的單元C1的讀出電壓。
洩漏監測電路LM1的洩漏電流Ioff與自我調整保持電路AK1的驅動具有正向關係。當溫度高或者Via-ROM的速度快時，容易發生位線洩漏。洩漏監測電路LM1的洩漏電流Ioff較高，並且自我調整保持電路AK1的驅動也較高。因此，即使代碼為1的單元C1的讀出電壓在位線洩漏的影響下極大地下降，自我調整保持電路AK1也有足夠的驅動能力以補償代碼為1的單元C1的讀出電壓。
如果溫度低或者Via-ROM 100的速度慢，則不容易發生位線洩漏。洩漏監測電路LM1的洩漏電流Ioff較低，並且自我調整保持電路AK1的驅動也較低。因此，當代碼為1的單元C1的讀出電壓在位線洩漏的影響下沒有下降或者稍稍下降，自我調整保持電路AK1也有較低的驅動能力以略微補償代碼為1的單元C1的讀出電壓。
此外，當代碼為0的單元（未示出）被讀出時，自我調整保持電路AK1有較低的驅動能力或者沒有驅動能力，這樣一來代碼為0的單元（未示出）的讀出電壓可以被準確地降低至接地。因此，即使在高速via-ROM中或者高溫環境下發生位線洩漏，代碼為1的單元C1以及代碼為0的單元（未示出）的讀出電壓也可以被分別準確地識別。
參閱第2圖，洩露監測電路LM1的電晶體T16的柵極與自我調整保持電路AK1的電晶體T14的柵極連接，以及電晶體T16的柵極與電晶體T16的源極/漏極連接。電晶體T16的偏置電壓Vbias驅動電晶體T14導通。
在該實施例中，電流鏡模組CM1中的洩漏監測電路LM1與讀出電路RO1基本相同。準確的說，電流鏡模組CM1可包括讀出電路RO1的複製電路。洩漏監測電路LM1耦接多個虛擬單元，例如多個代碼為0（code-0）的單元C0’。 每一個代碼為0（code-0）的單元C0’的柵極連接虛擬字線WL’，該虛擬字線WL’是接地的。所以，洩露電流可被模擬。
在一個實施例中，虛擬單元C0’的數量可以在64至512範圍內，例如64、128、511或者512。連接至洩露監測電路LM2的虛擬單元C0’的數量可程式設計設置。或者，可選地，虛擬單元C0’的數量可以是記憶體中字線的個數減去1，此時，可以類比最壞情況下的位線洩露。
可選的，讀出電路R01用於讀取位線BL的電壓。讀出電路RO1的輸入端與介層窗式唯讀記憶體100的位線BL連接，讀出電路RO1的輸出端輸出介層窗式唯讀記憶體100的位線BL的讀出電壓VRO。如圖2所示，在一些實施例中，讀出電路RO1可包括電晶體T12和T13、反或閘G11以及電阻R11。可選的，G11的第一輸入端可連接一全域信號，用以在記憶體工作時使電晶體T12導通。T13的柵極可連接一開關信號，該開關信號使電晶體T13導通。可選地，為讀出電路RO1設置有電晶體T11，電晶體T11的柵極可連接一開關信號，該開關信號使電晶體T11導通。需要注意的是，讀出電路RO1並不受第2圖所限制，還可以是其他形式的用於讀出唯讀記憶體的讀出電路。
單元C1連接至字線WL1和位線BL，單元C0連接至字線WL0和位線BL。在第2圖所示的例子中，理想狀態下，若WL1提供高電平而WL0提供低電平，則由於單元C1的介層窗斷開，位線BL的讀出電壓應保持高電平。然而，當發生位線洩漏時，位線BL的讀出電壓可能會降低。此時讀出電路RO1的電晶體T12和T13是導通的。
虛擬模組DM1包括虛擬位線BL’和連接至虛擬位線BL’的至少一個虛擬單元C0’，虛擬單元C0’與介層窗式唯讀記憶體100中介層窗導通的單元C0具有相同的設置。由於沒有選中的字線（word line）為低電平，所以唯讀記憶體100仲介層窗導通的單元C0的柵極接地，單元C0是截止的，相應的虛擬單元C0’柵極接地，虛擬單元C0’是截止的。其中，虛擬位線是與一個或者多個虛擬單元C0’耦接的線，可選的，虛擬模組DM1也可以不包括虛擬位線BL’，洩露監測電路的輸入與虛擬單元CO’耦接。
在一些實施例中，電流鏡模組CM1可包括洩漏監測電路LM1和自我調整保持電路AK1。洩漏監測電路LM1基於虛擬位線BL’的電流產生相應的洩漏電流Ioff。其中，讀出電路RO1的複製電路設置於洩漏監測電路LM1中，例如，洩漏監測電路CM1可包括電晶體T18、T19，反或閘G13以及電阻R12，分別對應讀出電路RO1的電晶體T12、T13，反或閘G11以及R11，形成讀出電路RO1的複製電路。可選地，洩漏監測電路LM1還可包括電晶體T17，電晶體T17的柵極連接一開關信號，可以使電晶體T17導通。
具體的，洩露監測電路LM1可根據洩漏電流Ioff向自我調整保持電路AK1提供第一控制信號，自我調整保持電路AK1根據第一控制信號可向讀出電路RO1的輸出端輸出補償電流以補償介層窗式唯讀記憶體100的位線BL的讀出電壓VRO。例如，在如第2圖所示的實施例中，洩漏監測電路LM1還包括電晶體T16，電晶體T16的柵極與源極/漏極連接，因此電晶體T16的偏置電壓Vbias可根據電晶體T16的源極/漏極中的洩漏電流Ioff變化，自我調整保持電路AK1中包括電晶體T14，電晶體T14的柵極與電晶體T16的柵極連接。電晶體T16的偏置電壓Vbias驅動自我調整保持電路AK1中的電晶體T14導通。其中，電晶體T16的偏置電壓Vbias可以為第一控制信號。
具體的，在一些實施例中，自我調整保持電路AK1包括反相器G12，反相器G12輸入端接收來自讀出電路RO1的輸出端的讀出電壓VRO，並根據讀出電壓VRO輸出第二控制信號。例如，如第2圖所示，當第二控制信號使自我調整保持電路AK1中的電晶體T15導通時，自我調整保持電路AK1向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償；當第二控制信號使自我調整保持電路AK1中的電晶體T15不導通時，自我調整保持電路AK1停止向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償。自我調整保持電路AK1根據第一控制信號和第二控制信號確定是否對位線BL的讀出電壓VRO進行補償。其中，電晶體T15可以是PMOS管。電晶體T15的柵極與反相器G12的輸出端連接。例如，介層窗導通的單元C0被讀出時，讀出電壓VRO為低電平，此時電晶體T15截止，自我調整保持電路AK1停止向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償，從而不會產生錯誤的補償。因此，在介層窗式唯讀記憶體100中的介層窗斷開的單元C1被讀出或者介層窗導通的單元C0被讀出的情況下，位線BL的電壓均可以被準確讀出。
請參閱第3圖，第3圖示出了根據本發明另一實施例的讀出放大器SA2的示意圖。如第3圖所示的讀出放大器SA2可包括讀出電路RO2、虛擬模組DM2、電流鏡模組CM2（包括自我調整保持電路AK2和洩漏監測電路LM2）以及靜態保持電路SK2。其中，讀出電路RO2與讀出電路RO1類似，洩漏監測電路LM2與洩漏監測電路LM1類似，相似部分在此不再贅述。靜態保持電路SK2與自我調整保持電路AK2並列連接。其中，讀出放大器SA2包括混合保持電路，該混合保持電路包括上述自我調整保持電路AK2和靜態保持電路SK2，該靜態保持電路SK2和自我調整保持電路AK2並聯。
在此實施例中，洩漏監測電路LM2和讀出電路R02基本相同。準確的說，洩漏監測電路LM2可包括讀出電路RO2的複製電路。洩漏監測電路LM2與多個虛擬單元連接，例如代碼為0的多個單元C0’。 每個代碼為0的單元C0’的柵極連接至接地的虛擬字線WL’。 因此，可以模擬洩漏電流Ioff。
洩漏監測電路LM2的洩漏電流Ioff與自我調整保持電路AK2的驅動具有正向關係。當溫度高或者Via-ROM的速度快時，容易發生位線洩漏。洩漏監測電路LM2的洩漏電流Ioff較高，並且自我調整保持電路AK2的驅動也較高。因此，即使代碼為1的單元C1的讀出電壓在位線洩漏的影響下極大地下降，自我調整保持電路AK2也有足夠的驅動能力以補償代碼為1的單元C1的讀出電壓。
如果溫度低或者Via-ROM 100的速度慢，則不容易發生位線洩漏。洩漏監測電路LM2的洩漏電流Ioff較低，並且自我調整保持電路AK2的驅動被關閉。因此，當代碼為1的單元C1的讀出電壓不下降時，自我調整保持電路AK2也沒有驅動能力也不會補償代碼為1的單元C1的讀出電壓。
此外，當代碼為0的單元（未示出）被讀出時，自我調整保持電路AK2沒有驅動能力，這樣一來代碼為0的單元（未示出）的讀出電壓可以被準確地降低至接地。
在本實施例中，靜態保持電路SK2的驅動小於自我調整保持電路AK2的驅動。靜態保持電路SK2用於在低溫時輔助自我調整保持電路AK2。
例如，如果溫度較低，洩漏檢測電路LM2的洩漏電流Ioff較低且自我調整保持電路AK2的驅動較低。即使自我調整保持電路AK2的驅動被降低，靜態保持電路SK2仍然可以補償代碼為1的單元C1的讀出電壓。因此，即使在高速via-ROM中或者高溫環境下發生位線洩漏，代碼為1的單元C1以及代碼為0的單元（未示出）的讀出電壓也可以被分別準確地識別。
在一個實施例中，虛擬單元的數量可以在64至512範圍內，例如64、128、511或者512。連接至洩漏檢測電路LM2的虛擬單元數量可被程式設計設置。
可選的，靜態保持電路SK2可與自我調整保持電路AK2並列連接，用於在需要時向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO提供不受洩漏電流Ioff大小影響的補償電流。其中，上述第二控制信號用於控制靜態保持電路SK2是否導通，當導通時，靜態保持電路SK2向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償；當不導通時，靜態保持電路SK2停止向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償。例如，如第3圖所示，靜態保持電路SK2包括串聯連接的多個電晶體T24，電晶體T24可以是PMOS管。電晶體T24的柵極與自我調整保持電路SK2中反相器G22的輸出端連接。反相器G22的輸出電壓作為第二控制信號，由讀出電壓VRO決定。第二控制信號用於控制電晶體T24的導通或者不導通，當導通時，靜態保持電路SK2向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償；當不導通時，靜態保持電路SK2停止向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO進行補償。其中，電晶體T24的數量可以根據需要設置，以提供適當的補償能力。可選地，靜態保持電路SK2導通時的補償能力可低於自我調整保持電路AK2導通時的補償能力。
通過這樣的設置，在介層窗式唯讀記憶體100中的介層窗導通的單元C0被讀出的情況下，自我調整保持電路AK2和靜態保持電路SK2均可處於截止狀態。而在介層窗式唯讀記憶體100中的介層窗斷開的單元C1被讀出時，自我調整保持電路AK2受洩漏電流Ioff的影響導通或者截止，而靜態保持電路SK2保持導通，從而共同向介層窗式唯讀記憶體100的位線BL的讀出電壓VRO提供補償。
請參閱第4圖，第4圖示出了根據本發明又一實施例的讀出放大器SA3。讀出放大器SA3包括讀出電路RO3、虛擬模組DM3和電流鏡模組CM3（包括洩漏監測電路LM3和自我調整保持電路，其中，自我調整保持電路可以包括圖中的T35和T36）。靜態保持電路SK3與讀出電路R03耦接來補償位線洩露時代碼為1的單元C1的讀出電壓。
此外，在本實施例中，洩漏檢測電路LM3與自我調整保持電路（其中，自我調整保持電路可以包括串聯的T35和T36）相連以形成電流鏡。洩漏檢測電路LM3的電晶體T37的柵極與電晶體T35的柵極耦接。當位線洩露發生時，電晶體T37的偏置電壓Vbias驅動電晶體T35使其導通，這樣一來，就可以補償代碼為1的單元C1的讀出電壓。因此，即使在高速via-ROM中或者高溫環境下發生位線洩漏，代碼為1的單元C1以及代碼為0的單元（未示出）的讀出電壓也可以被分別準確地識別。
與前述實施例類似，電流鏡模組CM3配合虛擬模組DM3產生洩漏電流Ioff以模擬位線BL上的位線洩露。區別在於，第4圖所示的實施例中，電流鏡模組CM3連接至讀出電路RO3的第三端，並向讀出電路的第三端輸出第一補償電流以補償介層窗式唯讀記憶體的位線的讀出電壓VRO。相應的，電流鏡模組CM3可包括讀出電路RO3的輸入端至第三端之間部分的複製電路。例如，如第4圖所示，讀出電路RO3的輸入端至第三端之間包括電晶體T33和電阻R31，而電流鏡模組包括與之分別對應的電晶體T39和電阻R32。
在一些實施例中，電流鏡模組CM3可包括電晶體T35、T36、T37和T38，其中，T36和T38的柵極連接一開關信號，該開關信號使電晶體T36和T38導通。電晶體T37的柵極與漏極/源極連接，電晶體T37的偏置電壓Vbias可作為第一控制信號，以控制電晶體T35是否導通，此時電流鏡模組CM3通過電晶體T35和電晶體T36向讀出電路RO3的第三端輸出第一補償電流以補償位線的讀出電壓VRO。
在一些實施例中，讀出放大器SA3還可包括靜態保持電路SK3。靜態保持電路SK3可包括多個電晶體T34和反相器G32。一個電晶體T34的射極和反相器G32的輸入端與讀出電路RO3的輸出端連接，反相器G32的輸出端與電晶體T34的柵極連接。反相器G32的輸入端接收來自讀出電路RO3的輸出端的讀出電壓VRO，並根據讀出電壓VRO輸出第二控制信號，該第二控制信號用於控制電晶體T34是否導通，當導通時，靜態保持電路SK2向讀出電路RO3的輸出端提供第二補償電流以補償位線BL的讀出電壓VRO；當不導通時，靜態保持電路SK2停止向讀出電路RO3的輸出端提供第二補償電流以補償位線BL的讀出電壓VRO。
此外，這裡使用的措辭和術語是為了描述的目的，不應被視為限制。 “包含”，“包含”，“具有”，“包含”或“涉及”及類似的描述意在包括其後列出的項目及其等同物以及附加項目。
在不脫離本發明的精神以及範圍內，所描述的實施例僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的專利申請範圍所界定者為准。所屬技術領域具有通常知識者皆可以在不脫離本發明之精神以及範圍內做些許更動與潤飾。
WL1，WL2，WL3…WLn‧‧‧字線
BL1, BL2…BLm‧‧‧位線
C90， C91‧‧‧單元
SA1‧‧‧讀出放大器
RO1‧‧‧讀出電路
DM1‧‧‧虛擬模組
CM1‧‧‧電流鏡模組
LM1‧‧‧洩漏監測電路
AK1‧‧‧自我調整保持電路
100‧‧‧介層窗式唯讀記憶體
BL‧‧‧位線
BL’‧‧‧虛擬位線
C1, C0‧‧‧單元
T16, T14, T15, T17,T18, T19, T11, T12, T13‧‧‧電晶體
C0’‧‧‧虛擬單元
G11, G13‧‧‧反或閘
G12‧‧‧反相器
R11, R12‧‧‧電阻
SA2‧‧‧讀出放大器
RO2‧‧‧讀出電路
DM2‧‧‧虛擬模組
CM2‧‧‧電流鏡模組
AK2‧‧‧自我調整保持電路
LM2‧‧‧洩漏監測電路
SK2‧‧‧靜態保持電路
T24‧‧‧電晶體
G22‧‧‧反相器
SA3‧‧‧讀出放大器
RO3‧‧‧讀出電路
DM3‧‧‧虛擬模組
CM3‧‧‧電流鏡模組
LM3‧‧‧洩漏監測電路
SK3‧‧‧靜態保持電路
T35, T36, T37, T38, T39, T34‧‧‧電晶體
R32, R31‧‧‧電阻
需要指出的是，附圖並未按照真實比例繪製。在附圖中，在不同的附圖中的每個相同的或者基本相同的部件用相同標號表示。為了更清楚的展示，一些部件在某些附圖中不作標號。 第1圖是現有技術仲介層窗式唯讀記憶體（Via-Rom）的示例。 第2圖示出讀出放大器的一實施例。 第3圖示出讀出放大器的另一實施例。 第4圖示出讀出放大器的又一實施例。

Claims (11)

  1. 一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括： 讀出電路，連接至所述介層窗式唯讀記憶體； 自我調整保持電路，連接至所述讀出電路；以及 洩漏監測電路，連接至所述自我調整保持電路以形成電流鏡，使得當發生位線洩漏時，所述自我調整保持電路補償介層窗斷開的存儲單元的讀出電壓。
  2. 如申請專利範圍第1項所述的讀出放大器，其中，所述洩漏監測電路的洩漏電流與所述自我調整保持電路的驅動具有正向關係。
  3. 如申請專利範圍第1項所述的讀出放大器，其中，所述洩漏監測電路包括所述讀出電路的複製電路。
  4. 如申請專利範圍第1項所述的讀出放大器，其中，該讀出放大器還包括靜態保持電路，其中，所述靜態保持電路和所述自我調整保持電路並列連接；所述靜態保持電路用於輸出補償電流以補償介層窗斷開的存儲單元的讀出電壓。
  5. 一種讀出放大器，用於讀出介層窗式唯讀記憶體，包括： 讀出電路，所述讀出電路的輸入端與所述介層窗式唯讀記憶體的位線連接，所述讀出電路的輸出端輸出所述介層窗式唯讀記憶體的位元線的讀出電壓，其中，所述位元線的讀出電壓為介層窗斷開的存儲單元的讀出電壓； 虛擬模組，所述虛擬模組包括虛擬單元，所述虛擬單元與耦接於所述位線的介層窗導通的單元具有相同的設置； 電流鏡模組，與所述讀出電路耦接，用於基於所述虛擬單元的漏電流產生洩漏電流，並根據所述洩漏電流輸出第一補償電流，以補償介層窗斷開的存儲單元的讀出電壓。
  6. 如申請專利範圍第5項所述的讀出放大器，其中， 所述虛擬單元的數量是可被程式設計設置的； 或者， 所述虛擬單元的數量為所述介層窗式唯讀記憶體中字線的數量減1。
  7. 如申請專利範圍第5項所述的讀出放大器，其中，所述電流鏡模組包括所述讀出電路的複製電路。
  8. 如申請專利範圍第5項所述的讀出放大器，其中，所述電流鏡模組包括洩漏監測電路和自我調整保持電路，所述自我調整保持電路耦接至所述讀出電路；其中， 所述洩漏監測電路基於所述虛擬單元的漏電流產生所述洩漏電流，並根據所述洩漏電流向所述自我調整保持電路提供第一控制信號； 所述自我調整保持電路根據所述第一控制信號輸出第一補償電流以補償介層窗斷開的存儲單元的讀出電壓。
  9. 如申請專利範圍第8項所述的讀出放大器，其中， 所述洩漏監測電路包括第一電晶體，所述第一電晶體的柵極與所述第一電晶體的源極或者漏極連接，所述第一控制信號包括所述第一電晶體的偏置電壓； 所述自我調整保持電路包括第二電晶體，所述第二電晶體的柵極與所述第一電晶體的柵極連接；當所述第一控制信號控制所述第二電晶體導通時，所述自我調整保持電路輸出第一補償電流以補償介層窗斷開的存儲單元的讀出電壓。
  10. 如申請專利範圍第8項所述的讀出放大器，還包括反相器，所述反相器的輸入端接收來自所述讀出電路的輸出端的讀出電壓，並根據所述讀出電壓輸出第二控制信號； 所述自我調整保持電路根據所述第一控制信號和所述第二控制信號，向所述讀出電路輸出所述第一補償電流或者不向所述讀出電路輸出所述第一補償電流。
  11. 如申請專利範圍第5項所述的讀出放大器，還包括靜態保持電路和反相器； 所述反相器的輸入端接收來自所述讀出電路的輸出端的讀出電壓，並根據所述讀出電壓輸出第二控制信號； 所述靜態保持電路根據所述第二控制信號，輸出第二補償電流或者不輸出第二補償電流，所述第二補償電流用於補償介層窗斷開的存儲單元的讀出電壓。
TW106136963A 2016-10-26 2017-10-26 讀出放大器 TWI653633B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662412881P 2016-10-26 2016-10-26
US62/412,881 2016-10-26
US15/492,014 US10181358B2 (en) 2016-10-26 2017-04-20 Sense amplifier
US15/492,014 2017-04-20

Publications (2)

Publication Number Publication Date
TW201816796A true TW201816796A (zh) 2018-05-01
TWI653633B TWI653633B (zh) 2019-03-11

Family

ID=61969938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136963A TWI653633B (zh) 2016-10-26 2017-10-26 讀出放大器

Country Status (3)

Country Link
US (2) US10181358B2 (zh)
CN (1) CN108053851B (zh)
TW (1) TWI653633B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181358B2 (en) * 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier
US10720246B2 (en) 2017-04-20 2020-07-21 Westinghouse Electric Company Llc Fuel assembly arrangement for retaining fuel rod end plug to bottom nozzle
US10679714B2 (en) * 2018-09-12 2020-06-09 Nxp B.V. ROM cell with transistor body bias control circuit
CN109979514A (zh) * 2019-03-12 2019-07-05 苏州无离信息技术有限公司 一种rom漏电补偿电路及其设计方法和调节方法
CN110060724B (zh) * 2019-04-09 2021-01-01 江苏东海半导体科技有限公司 一种掩膜存储器的读出结构
CN111933193B (zh) * 2019-05-13 2022-08-02 力旺电子股份有限公司 非易失性存储器及其相关存储器区块
CN110299177B (zh) * 2019-07-04 2021-01-19 合肥联诺科技有限公司 一种减小读操作电压抖动的电荷补偿电路及存储器结构
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
WO2022104704A1 (zh) * 2020-11-20 2022-05-27 华为技术有限公司 一种存储数据读取电路及存储器
US11508455B1 (en) * 2021-06-09 2022-11-22 Micron Technology, Inc. Signal drop compensated memory
US12148464B2 (en) * 2021-07-26 2024-11-19 Xilinx, Inc. Current leakage management controller for reading from memory cells
TWI796203B (zh) 2022-04-18 2023-03-11 華邦電子股份有限公司 判決電路、記憶體裝置及其週邊電路

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
US5568438A (en) * 1995-07-18 1996-10-22 Analog Devices, Inc. Sense amplifier with offset autonulling
FR2760888B1 (fr) * 1997-03-11 1999-05-07 Sgs Thomson Microelectronics Circuit de lecture pour memoire adapte a la mesure des courants de fuite
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6759877B1 (en) * 2003-01-07 2004-07-06 Sun Microsystems, Inc. Dynamic circuitry with on-chip temperature-controlled keeper device
US6844750B2 (en) * 2003-03-31 2005-01-18 Intel Corporation Current mirror based multi-channel leakage current monitor circuit and method
US7002375B2 (en) * 2003-03-31 2006-02-21 Intel Corporation Robust variable keeper strength process-compensated dynamic circuit and method
JP4199591B2 (ja) * 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
US7162652B2 (en) * 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
US6982591B2 (en) * 2003-12-09 2006-01-03 International Business Machines Corporation Method and circuit for compensating for tunneling current
US7256621B2 (en) * 2005-03-25 2007-08-14 Fujitsu Limited Keeper circuits having dynamic leakage compensation
US7332937B2 (en) * 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7397261B2 (en) * 2006-04-27 2008-07-08 International Business Machines Corporation Monitoring system for detecting and characterizing classes of leakage in CMOS devices
US7417469B2 (en) * 2006-11-13 2008-08-26 International Business Machines Corporation Compensation for leakage current from dynamic storage node variation by the utilization of an automatic self-adaptive keeper
US7474132B2 (en) * 2006-12-04 2009-01-06 International Business Machines Corporation Automatic self-adaptive keeper system with current sensor for real-time/online compensation for leakage current variations
FR2914481B1 (fr) * 2007-04-02 2009-06-05 St Microelectronics Sa Dispositif de memoire avec prise en compte des courants de fuite pour l'activation des amplificateurs de lecture
WO2008146299A2 (en) * 2007-05-31 2008-12-04 Indian Institute Of Science An adaptive keeper circuit to control domino logic dynamic circuits using rate sensing technique
US7479807B1 (en) * 2007-07-12 2009-01-20 International Business Machines Corporation Leakage dependent online process variation tolerant technique for internal static storage node
US7772890B2 (en) * 2007-10-10 2010-08-10 Texas Instruments Incorporated Systems and methods for dynamic logic keeper optimization
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8295116B2 (en) 2009-05-01 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method of providing current compensation
US8270240B2 (en) * 2009-07-30 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Current leakage reduction
US7928769B1 (en) * 2010-03-25 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Logic circuits with current control mechanisms
US8339890B2 (en) * 2010-05-27 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory leakage and data retention control
US8742796B2 (en) * 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
US8742823B2 (en) * 2011-10-05 2014-06-03 Texas Instruments Incorporated Driver output pad leakage current compensation
US8599623B1 (en) * 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8482316B1 (en) * 2012-03-02 2013-07-09 Oracle International Corporation Adaptive timing control circuitry to address leakage
CN103474093B (zh) * 2012-06-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
US9082465B2 (en) * 2013-02-12 2015-07-14 Qualcomm Incorporated Weak keeper circuit for memory device
US9058046B1 (en) * 2013-12-16 2015-06-16 International Business Machines Corporation Leakage-aware voltage regulation circuit and method
GB2529861A (en) * 2014-09-04 2016-03-09 Ibm Current-mode sense amplifier
US9537485B2 (en) * 2014-10-07 2017-01-03 Qualcomm Incorporated Adaptive dynamic keeper circuit
US9418761B2 (en) 2014-12-12 2016-08-16 Intel Corporation Apparatus for boosting source-line voltage to reduce leakage in resistive memories
US9625924B2 (en) * 2015-09-22 2017-04-18 Qualcomm Incorporated Leakage current supply circuit for reducing low drop-out voltage regulator headroom
US10043578B2 (en) * 2015-11-12 2018-08-07 Mediatek Inc. Sense amplifier circuits
US9818474B2 (en) * 2016-03-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with keeper circuit
US9940992B2 (en) * 2016-03-30 2018-04-10 Qualcomm Incorporated Leakage-aware activation control of a delayed keeper circuit for a dynamic read operation in a memory bit cell
US9859876B1 (en) * 2016-08-25 2018-01-02 Intel Corporation Shared keeper and footer flip-flop
US10181358B2 (en) * 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier

Also Published As

Publication number Publication date
CN108053851B (zh) 2021-09-17
TWI653633B (zh) 2019-03-11
CN108053851A (zh) 2018-05-18
US10770161B2 (en) 2020-09-08
US10181358B2 (en) 2019-01-15
US20190108890A1 (en) 2019-04-11
US20180114583A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
TWI653633B (zh) 讀出放大器
JP5988348B2 (ja) 負バイアス温度不安定性に耐性のあるラッチングセンスアンプを有するメモリおよび関連する方法
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
US7408801B2 (en) Nonvolatile semiconductor memory device
CN106328552B (zh) 超低电压温度阈值检测器
JPH0917183A (ja) 半導体記憶装置
US10566034B1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
US7307872B2 (en) Nonvolatile semiconductor static random access memory device
US9715923B2 (en) Semiconductor memory device and method for driving the same
JP6576510B1 (ja) メモリデバイス及びそのテスト読書き方法
KR950007140B1 (ko) 다이나믹 메모리용 전류제어회로
US7697356B2 (en) Method of testing semiconductor apparatus
US7539064B2 (en) Precharge circuit of semiconductor memory apparatus
KR0132006B1 (ko) 반도체 메모리 장치
TWI803370B (zh) 積體電路及記憶體裝置
CN115701567B (zh) 用于初始化带隙电路的系统和方法
US9607669B2 (en) Semiconductor memory device including precharge circuit
TW201633297A (zh) 半導體儲存裝置及其驅動方法
JP6069544B1 (ja) ラッチ回路及び半導体記憶装置
CN108010552B (zh) 半导体存储装置
JPH07153287A (ja) 不揮発性半導体記憶装置
CN110619903A (zh) 存储装置及其测试读写方法
KR20190143602A (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
CN102473452B (zh) 半导体存储装置
KR19990016994A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees