[go: up one dir, main page]

CN108053851A - 一种读出放大器 - Google Patents

一种读出放大器 Download PDF

Info

Publication number
CN108053851A
CN108053851A CN201711010401.5A CN201711010401A CN108053851A CN 108053851 A CN108053851 A CN 108053851A CN 201711010401 A CN201711010401 A CN 201711010401A CN 108053851 A CN108053851 A CN 108053851A
Authority
CN
China
Prior art keywords
circuit
transistor
adaptive
leakage
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711010401.5A
Other languages
English (en)
Other versions
CN108053851B (zh
Inventor
王嘉维
赖淑琳
邱议德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108053851A publication Critical patent/CN108053851A/zh
Application granted granted Critical
Publication of CN108053851B publication Critical patent/CN108053851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种读出放大器，用于读出介层窗式只读存储器，包括：读出电路，连接至所述介层窗式只读存储器；自适应保持电路，连接至所述读出电路；以及泄漏监测电路，连接至所述自适应保持电路以形成电流镜，使得当发生位线泄漏时，所述自适应保持电路补偿介层窗断开的存储单元的读出电压。采用上述技术方案，可以补偿介层窗断开的存储单元的读出电压。

Description

一种读出放大器
技术领域
本发明涉及读出放大器领域，特别是涉及一种用于读出介层窗式只读存储器(Via-ROM)的读出放大器。
背景技术
随着半导体技术的发展，发明了各种不同的存储器。介层窗式只读存储器(Via-ROM)通过介层窗记录数据。请参阅图1，图1示出了Via-ROM 900的例子。Via-ROM 900包括多个字线WL1，WL2，WL3…WLn，多个位线BL1,BL2…BLm以及多个存储单元，例如代码为0的若干单元C90(code-0cells C90)以及代码为1的若干单元C91(code-1cells C91)。例如，位线上的电压一开始会被充到高电位，代码为0的单元C90的源极接地，代码为0的单元C90的漏极的介层窗导通(在图1中以实心点表示)，在连接至单元C90栅极的字线WL2上的电压为高电平时，位线BLm通过单元C90连接至接地，即此时位线BLm上的读出电压为低电平，即代码为0的单元C90的读出电压为地电平。代码为1的单元C91的源极接地，代码为1的单元C91漏极的介层窗断开，在连接至单元C91栅极的字线WL3上的电压为高电平，而其他字线为低电平时，位线BLm仍可保持高电平，此时位线BLm的读出电压为高电平，即代码为1的单元C91的读出电压为高电平。
一个选中的代码为1的单元C91的读出电压可能会由于发生在其他代码为0的单元C90上的位线泄漏而降低，即虽然其他代码为0的单元C90没有被选中，即相应的MOS管没有被导通，但是也有漏电流，所以引起位线上的电压变低。如果在一个位线上形成有大量的代码为0的单元C90，那么在这条位线上的代码为1的单元C91的读出电压可能会极大的下降，且不能被准确的识别出来。
特别是，在高速via-ROM或者高温环境下，位线泄漏容易发生，并且代码为1的单元C91的读出电压不能被准确的识别出来。因此，如何补偿受位线泄漏影响的读出电压是现今的一个重要课题。
发明内容
本发明提供一种读出放大器，主要解决的技术问题是如何补偿受位线泄漏影响的介层窗式只读存储器的读出电压。
本发明实施例提供一种读出放大器，用于读出介层窗式只读存储器，包括：读出电路，连接至所述介层窗式只读存储器；自适应保持电路，连接至所述读出电路；以及泄漏监测电路，连接至所述自适应保持电路以形成电流镜，使得当发生位线泄露时，所述自适应保持电路补偿介层窗断开的存储单元的读出电压。
本发明另一实施例提供一种读出放大器，用于读出介层窗式只读存储器，包括：读出电路，连接至所述介层窗式只读存储器；混合保持电路，连接至所述读出电路，其中，所述混合保持电路包括静态保持电路以及自适应保持电路，其中所述静态保持电路和所述自适应保持电路并列连接；以及泄漏监测电路，连接至所述自适应保持电路以形成电流镜，使得当发生位线泄露时，所述自适应保持电路补偿介层窗断开的存储单元的读出电压。
本发明又一实施例提供一种读出放大器，包括读出电路，所述读出电路的输入端与所述介层窗式只读存储器的位线连接，所述读出电路的输出端输出所述介层窗式只读存储器的位线的读出电压，其中，所述位线的读出电压为介层窗断开的存储单元的读出电压；虚拟模块，所述虚拟模块包括虚拟位线和连接至所述虚拟位线的虚拟单元，所述虚拟单元与耦接于所述位线的介层窗导通的单元具有相同的设置；电流镜模块，与所述读出电路耦接，用于基于所述虚拟位线的电流产生泄漏电流，并根据所述泄漏电流输出第一补偿电流，以补偿介层窗断开的存储单元的读出电压。
本发明又一实施例提供一种读出放大器，用于读出介层窗式只读存储器，包括：读出电路，所述读出电路的输入端与所述介层窗式只读存储器的位线连接，所述读出电路的输出端输出所述介层窗式只读存储器的位线的读出电压，其中，所述位线的读出电压为介层窗断开的存储单元的读出电压；虚拟模块，所述虚拟模块包括虚拟单元，所述虚拟单元与耦接于所述位线的介层窗导通的单元具有相同的设置；电流镜模块，与所述读出电路耦接，用于基于所述虚拟单元的漏电流产生泄漏电流，并根据所述泄漏电流输出第一补偿电流，以补偿介层窗断开的存储单元的读出电压。
本发明的读出放大器通过利用电流镜模块，或者通过利用泄漏监测电路和自适应保持电路形成的电流镜，可以补偿介层窗式只读存储器位线的读出电压，即补偿介层窗断开的存储单元的读出电压。
附图说明
图1是现有技术中介层窗式只读存储器(Via-Rom)的示例。
图2示出读出放大器的一实施例。
图3示出读出放大器的另一实施例。
图4示出读出放大器的又一实施例。
具体实施方式
请参阅图2，图2示出了根据本发明一实施例的读出放大器SA1。读出放大器SA1用于读出介层窗式只读存储器(Via-ROM)100的位线BL。读出放大器SA1包括读出电路RO1、虚拟模块DM1和电流镜模块CM1(包括泄漏监测电路LM1和自适应保持电路AK1)。
读出电路RO1与介层窗式只读存储器100耦接；读出电路R01用于读取Via-ROM 100的一个存储单元的读出电压，例如介层窗断开的代码为1的单元C1，或者介层窗导通的代码为0的单元。代码为1的单元C1连接至字线WL1和位线BL。由于代码为1的单元C1的介层窗断开，代码为1的单元C1的读出电压应为高电平。然而，当发生位线泄漏时，代码为1的单元C1的读出电压可能会降低，即位线BL上的电压可能会降低。
泄漏监测电路LM1用于提供泄露电路Ioff。泄漏监测电路LM1和自适应保持电路AK1耦接成电流镜，使得当位线泄露发生时，自适应保持电路AK1能补偿代码为1的单元C1的读出电压。
泄漏监测电路LM1的泄漏电流Ioff与自适应保持电路AK1的驱动具有正向关系。当温度高或者Via-ROM的速度快时，容易发生位线泄漏。泄漏监测电路LM1的泄漏电流Ioff较高，并且自适应保持电路AK1的驱动也较高。因此，即使代码为1的单元C1的读出电压在位线泄漏的影响下极大地下降，自适应保持电路AK1也有足够的驱动能力以补偿代码为1的单元C1的读出电压。
如果温度低或者Via-ROM 100的速度慢，则不容易发生位线泄漏。泄漏监测电路LM1的泄漏电流Ioff较低，并且自适应保持电路AK1的驱动也较低。因此，当代码为1的单元C1的读出电压在位线泄漏的影响下没有下降或者稍稍下降，自适应保持电路AK1也有较低的驱动能力以略微补偿代码为1的单元C1的读出电压。
此外，当代码为0的单元(未示出)被读出时，自适应保持电路AK1有较低的驱动能力或者没有驱动能力，这样一来代码为0的单元(未示出)的读出电压可以被准确地降低至接地。因此，即使在高速via-ROM中或者高温环境下发生位线泄漏，代码为1的单元C1以及代码为0的单元(未示出)的读出电压也可以被分别准确地识别。
参阅图2，泄露监测电路LM1的晶体管T16的栅极与自适应保持电路AK1的晶体管T14的栅极连接，以及晶体管T16的栅极与晶体管T16的源极/漏极连接。晶体管T16的偏置电压Vbias驱动晶体管T14导通。
在该实施例中，电流镜模块CM1中的泄漏监测电路LM1与读出电路RO1基本相同。准确的说，电流镜模块CM1可包括读出电路RO1的复制电路。泄漏监测电路LM1耦接多个虚拟单元，例如多个代码为0(code-0)的单元C0’。每一个代码为0(code-0)的单元C0’的栅极连接虚拟字线WL’，该虚拟字线WL’是接地的。所以，泄露电流可被模拟。
在一个实施例中，虚拟单元C0’的数量可以在64至512范围内，例如64、128、511或者512。连接至泄露监测电路LM2的虚拟单元C0’的数量可编程设置。或者，可选地，虚拟单元C0’的数量可以是存储器中字线的个数减去1，此时，可以模拟最坏情况下的位线泄露。
可选的，读出电路R01用于读取位线BL的电压。读出电路RO1的输入端与介层窗式只读存储器100的位线BL连接，读出电路RO1的输出端输出介层窗式只读存储器100的位线BL的读出电压VRO。如图2所示，在一些实施例中，读出电路RO1可包括晶体管T12和T13、或非门G11以及电阻R11。可选的，G11的第一输入端可连接一全局信号，用以在存储器工作时使晶体管T12导通。T13的栅极可连接一开关信号，该开关信号使晶体管T13导通。可选地，为读出电路RO1设置有晶体管T11，晶体管T11的栅极可连接一开关信号，该开关信号使晶体管T11导通。需要注意的是，读出电路RO1并不受图2所限制，还可以是其他形式的用于读出只读存储器的读出电路。
单元C1连接至字线WL1和位线BL，单元C0连接至字线WL0和位线BL。在图2所示的例子中，理想状态下，若WL1提供高电平而WL0提供低电平，则由于单元C1的介层窗断开，位线BL的读出电压应保持高电平。然而，当发生位线泄漏时，位线BL的读出电压可能会降低。此时读出电路RO1的晶体管T12和T13是导通的。
虚拟模块DM1包括虚拟位线BL’和连接至虚拟位线BL’的至少一个虚拟单元C0’，虚拟单元C0’与介层窗式只读存储器100中介层窗导通的单元C0具有相同的设置。由于没有选中的字线(word line)为低电平，所以只读存储器100中介层窗导通的单元C0的栅极接地，单元C0是截止的，相应的虚拟单元C0’栅极接地，虚拟单元C0’是截止的。其中，虚拟位线是与一个或者多个虚拟单元C0’耦接的线，可选的，虚拟模块DM1也可以不包括虚拟位线BL’，泄露监测电路的输入与虚拟单元CO’耦接。
在一些实施例中，电流镜模块CM1可包括泄漏监测电路LM1和自适应保持电路AK1。泄漏监测电路LM1基于虚拟位线BL’的电流产生相应的泄漏电流Ioff。其中，读出电路RO1的复制电路设置于泄漏监测电路LM1中，例如，泄漏监测电路CM1可包括晶体管T18、T19，或非门G13以及电阻R12，分别对应读出电路RO1的晶体管T12、T13，或非门G11以及R11，形成读出电路RO1的复制电路。可选地，泄漏监测电路LM1还可包括晶体管T17，晶体管T17的栅极连接一开关信号，可以使晶体管T17导通。
具体的，泄露监测电路LM1可根据泄漏电流Ioff向自适应保持电路AK1提供第一控制信号，自适应保持电路AK1根据第一控制信号可向读出电路RO1的输出端输出补偿电流以补偿介层窗式只读存储器100的位线BL的读出电压VRO。例如，在如图2所示的实施例中，泄漏监测电路LM1还包括晶体管T16，晶体管T16的栅极与源极/漏极连接，因此晶体管T16的偏置电压Vbias可根据晶体管T16的源极/漏极中的泄漏电流Ioff变化，自适应保持电路AK1中包括晶体管T14，晶体管T14的栅极与晶体管T16的栅极连接。晶体管T16的偏置电压Vbias驱动自适应保持电路AK1中的晶体管T14导通。其中，晶体管T16的偏置电压Vbias可以为第一控制信号。
具体的，在一些实施例中，自适应保持电路AK1包括反相器G12，反相器G12输入端接收来自读出电路RO1的输出端的读出电压VRO，并根据读出电压VRO输出第二控制信号。例如，如图2所示，当第二控制信号使自适应保持电路AK1中的晶体管T15导通时，自适应保持电路AK1向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿；当第二控制信号使自适应保持电路AK1中的晶体管T15不导通时，自适应保持电路AK1停止向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿。自适应保持电路AK1根据第一控制信号和第二控制信号确定是否对位线BL的读出电压VRO进行补偿。其中，晶体管T15可以是PMOS管。晶体管T15的栅极与反相器G12的输出端连接。例如，介层窗导通的单元C0被读出时，读出电压VRO为低电平，此时晶体管T15截止，自适应保持电路AK1停止向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿，从而不会产生错误的补偿。因此，在介层窗式只读存储器100中的介层窗断开的单元C1被读出或者介层窗导通的单元C0被读出的情况下，位线BL的电压均可以被准确读出。
请参阅图3，图3示出了根据本发明另一实施例的读出放大器SA2的示意图。如图3所示的读出放大器SA2可包括读出电路RO2、虚拟模块DM2、电流镜模块CM2(包括自适应保持电路AK2和泄漏监测电路LM2)以及静态保持电路SK2。其中，读出电路RO2与读出电路RO1类似，泄漏监测电路LM2与泄漏监测电路LM1类似，相似部分在此不再赘述。静态保持电路SK2与自适应保持电路AK2并列连接。其中，读出放大器SA2包括混合保持电路，该混合保持电路包括上述自适应保持电路AK2和静态保持电路SK2，该静态保持电路SK2和自适应保持电路AK2并联。
在此实施例中，泄漏监测电路LM2和读出电路R02基本相同。准确的说，泄漏监测电路LM2可包括读出电路RO2的复制电路。泄漏监测电路LM2与多个虚拟单元连接，例如代码为0的多个单元C0’。每个代码为0的单元C0’的栅极连接至接地的虚拟字线WL’。因此，可以模拟泄漏电流Ioff。
泄漏监测电路LM2的泄漏电流Ioff与自适应保持电路AK2的驱动具有正向关系。当温度高或者Via-ROM的速度快时，容易发生位线泄漏。泄漏监测电路LM2的泄漏电流Ioff较高，并且自适应保持电路AK2的驱动也较高。因此，即使代码为1的单元C1的读出电压在位线泄漏的影响下极大地下降，自适应保持电路AK2也有足够的驱动能力以补偿代码为1的单元C1的读出电压。
如果温度低或者Via-ROM 100的速度慢，则不容易发生位线泄漏。泄漏监测电路LM2的泄漏电流Ioff较低，并且自适应保持电路AK2的驱动被关闭。因此，当代码为1的单元C1的读出电压不下降时，自适应保持电路AK2也没有驱动能力也不会补偿代码为1的单元C1的读出电压。
此外，当代码为0的单元(未示出)被读出时，自适应保持电路AK2没有驱动能力，这样一来代码为0的单元(未示出)的读出电压可以被准确地降低至接地。
在本实施例中，静态保持电路SK2的驱动小于自适应保持电路AK2的驱动。静态保持电路SK2用于在低温时辅助自适应保持电路AK2。
例如，如果温度较低，泄漏检测电路LM2的泄漏电流Ioff较低且自适应保持电路AK2的驱动较低。即使自适应保持电路AK2的驱动被降低，静态保持电路SK2仍然可以补偿代码为1的单元C1的读出电压。因此，即使在高速via-ROM中或者高温环境下发生位线泄漏，代码为1的单元C1以及代码为0的单元(未示出)的读出电压也可以被分别准确地识别。
在一个实施例中，虚拟单元的数量可以在64至512范围内，例如64、128、511或者512。连接至泄漏检测电路LM2的虚拟单元数量可被编程设置。
可选的，静态保持电路SK2可与自适应保持电路AK2并列连接，用于在需要时向介层窗式只读存储器100的位线BL的读出电压VRO提供不受泄漏电流Ioff大小影响的补偿电流。其中，上述第二控制信号用于控制静态保持电路SK2是否导通，当导通时，静态保持电路SK2向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿；当不导通时，静态保持电路SK2停止向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿。例如，如图3所示，静态保持电路SK2包括串联连接的多个晶体管T24，晶体管T24可以是PMOS管。晶体管T24的栅极与自适应保持电路SK2中反相器G22的输出端连接。反相器G22的输出电压作为第二控制信号，由读出电压VRO决定。第二控制信号用于控制晶体管T24的导通或者不导通，当导通时，静态保持电路SK2向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿；当不导通时，静态保持电路SK2停止向介层窗式只读存储器100的位线BL的读出电压VRO进行补偿。其中，晶体管T24的数量可以根据需要设置，以提供适当的补偿能力。可选地，静态保持电路SK2导通时的补偿能力可低于自适应保持电路AK2导通时的补偿能力。
通过这样的设置，在介层窗式只读存储器100中的介层窗导通的单元C0被读出的情况下，自适应保持电路AK2和静态保持电路SK2均可处于截止状态。而在介层窗式只读存储器100中的介层窗断开的单元C1被读出时，自适应保持电路AK2受泄漏电流Ioff的影响导通或者截止，而静态保持电路SK2保持导通，从而共同向介层窗式只读存储器100的位线BL的读出电压VRO提供补偿。
请参阅图4，图4示出了根据本发明又一实施例的读出放大器SA3。读出放大器SA3包括读出电路RO3、虚拟模块DM3和电流镜模块CM3(包括泄漏监测电路LM3和自适应保持电路，其中，自适应保持电路可以包括图中的T35和T36)。静态保持电路SK3与读出电路R03耦接来补偿位线泄露时代码为1的单元C1的读出电压。
此外，在本实施例中，泄漏检测电路LM3与自适应保持电路(其中，自适应保持电路可以包括串联的T35和T36)相连以形成电流镜。泄漏检测电路LM3的晶体管T37的栅极与晶体管T35的栅极耦接。当位线泄露发生时，晶体管T37的偏置电压Vbias驱动晶体管T35使其导通，这样一来，就可以补偿代码为1的单元C1的读出电压。因此，即使在高速via-ROM中或者高温环境下发生位线泄漏，代码为1的单元C1以及代码为0的单元(未示出)的读出电压也可以被分别准确地识别。
与前述实施例类似，电流镜模块CM3配合虚拟模块DM3产生泄漏电流Ioff以模拟位线BL上的位线泄露。区别在于，图4所示的实施例中，电流镜模块CM3连接至读出电路RO3的第三端，并向读出电路的第三端输出第一补偿电流以补偿介层窗式只读存储器的位线的读出电压VRO。相应的，电流镜模块CM3可包括读出电路RO3的输入端至第三端之间部分的复制电路。例如，如图4所示，读出电路RO3的输入端至第三端之间包括晶体管T33和电阻R31，而电流镜模块包括与之分别对应的晶体管T39和电阻R32。
在一些实施例中，电流镜模块CM3可包括晶体管T35、T36、T37和T38，其中，T36和T38的栅极连接一开关信号，该开关信号使晶体管T36和T38导通。晶体管T37的栅极与漏极/源极连接，晶体管T37的偏置电压Vbias可作为第一控制信号，以控制晶体管T35是否导通，此时电流镜模块CM3通过晶体管T35和晶体管T36向读出电路RO3的第三端输出第一补偿电流以补偿位线的读出电压VRO。
在一些实施例中，读出放大器SA3还可包括静态保持电路SK3。静态保持电路SK3可包括多个晶体管T34和反相器G32。一个晶体管T34的射极和反相器G32的输入端与读出电路RO3的输出端连接，反相器G32的输出端与晶体管T34的栅极连接。反相器G32的输入端接收来自读出电路RO3的输出端的读出电压VRO，并根据读出电压VRO输出第二控制信号，该第二控制信号用于控制晶体管T34是否导通，当导通时，静态保持电路SK2向读出电路RO3的输出端提供第二补偿电流以补偿位线BL的读出电压VRO；当不导通时，静态保持电路SK2停止向读出电路RO3的输出端提供第二补偿电流以补偿位线BL的读出电压VRO。
对本领域的技术人员来说，显然地，不同的修改和变型也可应用于本发明所公开的实施例。说明书的内容和例子应被认为是以指示为目的，而本申请的真实保护范围应该以权利要求为准。

Claims (21)

1.一种读出放大器，其特征在于，用于读出介层窗式只读存储器，包括：
读出电路，连接至所述介层窗式只读存储器；
自适应保持电路，连接至所述读出电路；以及
泄漏监测电路，连接至所述自适应保持电路以形成电流镜，使得当发生位线泄漏时，所述自适应保持电路补偿介层窗断开的存储单元的读出电压。
2.如权利要求1所述的读出放大器，其特征在于，所述泄漏监测电路的泄漏电流与所述自适应保持电路的驱动具有正向关系。
3.如权利要求1所述的读出放大器，其特征在于，所述泄漏监测电路的晶体管的栅极与所述自适应保持电路的晶体管的栅极相连。
4.如权利要求1所述的读出放大器，其特征在于，所述泄漏监测电路包括所述读出电路的复制电路。
5.如权利要求1所述的读出放大器，其特征在于，与所述泄漏监测电路连接的虚拟单元的数量可被编程设置。
6.如权利要求1所述的读出放大器，其特征在于，所述读出电路的输出端输出所述介层窗断开的存储单元的读出电压；
所述自适应保持电路用于补偿所述输出端输出的介层窗断开的存储单元的读出电压；
或者，所述自适应保持电路用于补偿所述读出电路中串联的第一晶体管和所述第二晶体管之间的连接节点上的电压；所述第一晶体管的一端为所述读出电路的输出端。
7.如权利要求1或者6所述的读出放大器，其特征在于，还包括：静态保持电路，耦接所述读出电路，用于补偿介层窗断开的存储单元的读出电压。
8.一种读出放大器，其特征在于，用于读出介层窗式只读存储器，包括：
读出电路，连接至所述介层窗式只读存储器；
混合保持电路，连接至所述读出电路，其中，所述混合保持电路包括静态保持电路以及自适应保持电路，其中所述静态保持电路和所述自适应保持电路并列连接；以及
泄漏监测电路，连接至所述自适应保持电路以形成电流镜，使得当发生位线泄露时，所述自适应保持电路补偿介层窗断开的存储单元的读出电压。
9.如权利要求8所述的读出放大器，其特征在于，所述静态保持电路的驱动小于所述自适应保持电路的驱动。
10.如权利要求8所述的读出放大器，其特征在于，所述泄漏监测电路的泄漏电流与所述自适应保持电路的驱动具有正向关系。
11.如权利要求8所述的读出放大器，其特征在于，所述泄漏监测电路的晶体管的栅极与所述自适应保持电路的晶体管的栅极相连。
12.如权利要求8所述的读出放大器，其特征在于，所述泄漏监测电路包括所述读出电路的复制电路。
13.如权利要求8所述的读出放大器，其特征在于，与所述泄漏监测电路连接的虚拟单元的数量可被编程设置。
14.一种读出放大器，用于读出介层窗式只读存储器，其特征在于，包括：
读出电路，所述读出电路的输入端与所述介层窗式只读存储器的位线连接，所述读出电路的输出端输出所述介层窗式只读存储器的位线的读出电压，其中，所述位线的读出电压为介层窗断开的存储单元的读出电压；
虚拟模块，所述虚拟模块包括虚拟单元，所述虚拟单元与耦接于所述位线的介层窗导通的单元具有相同的设置；
电流镜模块，与所述读出电路耦接，用于基于所述虚拟单元的漏电流产生泄漏电流，并根据所述泄漏电流输出第一补偿电流，以补偿介层窗断开的存储单元的读出电压。
15.如权利要求14所述的读出放大器，其特征在于，
所述虚拟单元的数量是可被编程设置的；
或者，
所述虚拟单元的数量为所述介层窗式只读存储器中字线的数量减1。
16.如权利要求14所述的读出放大器，其特征在于，所述电流镜模块包括所述读出电路的复制电路。
17.如权利要求14所述的读出放大器，其特征在于，所述电流镜模块包括泄漏监测电路和自适应保持电路，所述自适应保持电路耦接至所述读出电路；其中：
所述泄漏监测电路基于所述虚拟单元的漏电流产生所述泄漏电流，并根据所述泄漏电流向所述自适应保持电路提供第一控制信号；
所述自适应保持电路根据所述第一控制信号输出第一补偿电流以补偿介层窗断开的存储单元的读出电压。
18.如权利要求17所述的读出放大器，其特征在于：
所述泄漏监测电路包括第一晶体管，所述第一晶体管的栅极与所述第一晶体管的源极或者漏极连接，所述第一控制信号包括所述第一晶体管的偏置电压；
所述自适应保持电路包括第二晶体管，所述第二晶体管的栅极与所述第一晶体管的栅极连接；当所述第一控制信号控制所述第二晶体管导通时，所述自适应保持电路输出第一补偿电流以补偿介层窗断开的存储单元的读出电压。
19.如权利要求17所述的读出放大器，其特征在于：还包括反相器，所述反相器的输入端接收来自所述读出电路的输出端的读出电压，并根据所述读出电压输出第二控制信号；
所述自适应保持电路根据所述第一控制信号和所述第二控制信号，向所述读出电路输出所述第一补偿电流或者不向所述读出电路输出所述第一补偿电流。
20.如权利要求14所述的读出放大器，其特征在于，还包括静态保持电路和反相器；
所述反相器的输入端接收来自所述读出电路的输出端的读出电压，并根据所述读出电压输出第二控制信号；
所述静态保持电路根据所述第二控制信号，输出第二补偿电流或者不输出第二补偿电流，所述第二补偿电流用于补偿介层窗断开的存储单元的读出电压。
21.如权利要求14所述的读出放大器，其特征在于，
所述电流镜模块具体用于基于所述虚拟单元的漏电流产生泄漏电流，并根据所述泄漏电流向所述读出电路的输出端提供所述第一补偿电流；
或者，所述读出电路包括串联的第一晶体管和第二晶体管，所述第一晶体管的一端为所述读出电路的输出端，所述电流镜模块具体用于基于所述虚拟单元的漏电流产生泄漏电流，并根据所述泄漏电流向所述第一晶体管和所述第二晶体管之间的连接节点提供所述第一补偿电流。
CN201711010401.5A 2016-10-26 2017-10-25 一种读出放大器 Active CN108053851B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662412881P 2016-10-26 2016-10-26
US62/412,881 2016-10-26
US15/492,014 US10181358B2 (en) 2016-10-26 2017-04-20 Sense amplifier
US15/492,014 2017-04-20

Publications (2)

Publication Number Publication Date
CN108053851A true CN108053851A (zh) 2018-05-18
CN108053851B CN108053851B (zh) 2021-09-17

Family

ID=61969938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711010401.5A Active CN108053851B (zh) 2016-10-26 2017-10-25 一种读出放大器

Country Status (3)

Country Link
US (2) US10181358B2 (zh)
CN (1) CN108053851B (zh)
TW (1) TWI653633B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979514A (zh) * 2019-03-12 2019-07-05 苏州无离信息技术有限公司 一种rom漏电补偿电路及其设计方法和调节方法
CN110060724A (zh) * 2019-04-09 2019-07-26 江苏东海半导体科技有限公司 一种掩膜存储器的读出结构
CN110299177A (zh) * 2019-07-04 2019-10-01 合肥联诺科技有限公司 一种减小读操作电压抖动的电荷补偿电路及存储器结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181358B2 (en) * 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier
US10720246B2 (en) 2017-04-20 2020-07-21 Westinghouse Electric Company Llc Fuel assembly arrangement for retaining fuel rod end plug to bottom nozzle
US10679714B2 (en) * 2018-09-12 2020-06-09 Nxp B.V. ROM cell with transistor body bias control circuit
CN111933193B (zh) * 2019-05-13 2022-08-02 力旺电子股份有限公司 非易失性存储器及其相关存储器区块
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
CN115867969A (zh) * 2020-11-20 2023-03-28 华为技术有限公司 一种存储数据读取电路及存储器
US11508455B1 (en) 2021-06-09 2022-11-22 Micron Technology, Inc. Signal drop compensated memory
US12148464B2 (en) * 2021-07-26 2024-11-19 Xilinx, Inc. Current leakage management controller for reading from memory cells
TWI796203B (zh) * 2022-04-18 2023-03-11 華邦電子股份有限公司 判決電路、記憶體裝置及其週邊電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214695A1 (en) * 2005-03-25 2006-09-28 Yolin Lih Keeper circuits having dynamic leakage compensation
US20090015294A1 (en) * 2007-07-12 2009-01-15 International Business Machines Leakage dependent online process variation tolerant technique for internal static storage node
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
US5568438A (en) * 1995-07-18 1996-10-22 Analog Devices, Inc. Sense amplifier with offset autonulling
FR2760888B1 (fr) * 1997-03-11 1999-05-07 Sgs Thomson Microelectronics Circuit de lecture pour memoire adapte a la mesure des courants de fuite
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6759877B1 (en) * 2003-01-07 2004-07-06 Sun Microsystems, Inc. Dynamic circuitry with on-chip temperature-controlled keeper device
US7002375B2 (en) * 2003-03-31 2006-02-21 Intel Corporation Robust variable keeper strength process-compensated dynamic circuit and method
US6844750B2 (en) * 2003-03-31 2005-01-18 Intel Corporation Current mirror based multi-channel leakage current monitor circuit and method
JP4199591B2 (ja) * 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
US7162652B2 (en) * 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
US6982591B2 (en) * 2003-12-09 2006-01-03 International Business Machines Corporation Method and circuit for compensating for tunneling current
US7332937B2 (en) * 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7397261B2 (en) * 2006-04-27 2008-07-08 International Business Machines Corporation Monitoring system for detecting and characterizing classes of leakage in CMOS devices
US7417469B2 (en) * 2006-11-13 2008-08-26 International Business Machines Corporation Compensation for leakage current from dynamic storage node variation by the utilization of an automatic self-adaptive keeper
US7474132B2 (en) * 2006-12-04 2009-01-06 International Business Machines Corporation Automatic self-adaptive keeper system with current sensor for real-time/online compensation for leakage current variations
FR2914481B1 (fr) * 2007-04-02 2009-06-05 St Microelectronics Sa Dispositif de memoire avec prise en compte des courants de fuite pour l'activation des amplificateurs de lecture
WO2008146299A2 (en) * 2007-05-31 2008-12-04 Indian Institute Of Science An adaptive keeper circuit to control domino logic dynamic circuits using rate sensing technique
US7772890B2 (en) * 2007-10-10 2010-08-10 Texas Instruments Incorporated Systems and methods for dynamic logic keeper optimization
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8295116B2 (en) 2009-05-01 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method of providing current compensation
US8270240B2 (en) * 2009-07-30 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Current leakage reduction
US7928769B1 (en) * 2010-03-25 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Logic circuits with current control mechanisms
US8339890B2 (en) * 2010-05-27 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory leakage and data retention control
US8742796B2 (en) * 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
US8742823B2 (en) * 2011-10-05 2014-06-03 Texas Instruments Incorporated Driver output pad leakage current compensation
US8599623B1 (en) * 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8482316B1 (en) * 2012-03-02 2013-07-09 Oracle International Corporation Adaptive timing control circuitry to address leakage
US9082465B2 (en) * 2013-02-12 2015-07-14 Qualcomm Incorporated Weak keeper circuit for memory device
US9058046B1 (en) * 2013-12-16 2015-06-16 International Business Machines Corporation Leakage-aware voltage regulation circuit and method
GB2529861A (en) * 2014-09-04 2016-03-09 Ibm Current-mode sense amplifier
US9537485B2 (en) * 2014-10-07 2017-01-03 Qualcomm Incorporated Adaptive dynamic keeper circuit
US9418761B2 (en) 2014-12-12 2016-08-16 Intel Corporation Apparatus for boosting source-line voltage to reduce leakage in resistive memories
US9625924B2 (en) * 2015-09-22 2017-04-18 Qualcomm Incorporated Leakage current supply circuit for reducing low drop-out voltage regulator headroom
US10043578B2 (en) * 2015-11-12 2018-08-07 Mediatek Inc. Sense amplifier circuits
US9818474B2 (en) * 2016-03-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with keeper circuit
US9940992B2 (en) * 2016-03-30 2018-04-10 Qualcomm Incorporated Leakage-aware activation control of a delayed keeper circuit for a dynamic read operation in a memory bit cell
US9859876B1 (en) * 2016-08-25 2018-01-02 Intel Corporation Shared keeper and footer flip-flop
US10181358B2 (en) * 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214695A1 (en) * 2005-03-25 2006-09-28 Yolin Lih Keeper circuits having dynamic leakage compensation
US20090015294A1 (en) * 2007-07-12 2009-01-15 International Business Machines Leakage dependent online process variation tolerant technique for internal static storage node
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979514A (zh) * 2019-03-12 2019-07-05 苏州无离信息技术有限公司 一种rom漏电补偿电路及其设计方法和调节方法
CN110060724A (zh) * 2019-04-09 2019-07-26 江苏东海半导体科技有限公司 一种掩膜存储器的读出结构
CN110299177A (zh) * 2019-07-04 2019-10-01 合肥联诺科技有限公司 一种减小读操作电压抖动的电荷补偿电路及存储器结构

Also Published As

Publication number Publication date
US10770161B2 (en) 2020-09-08
TWI653633B (zh) 2019-03-11
US20190108890A1 (en) 2019-04-11
US20180114583A1 (en) 2018-04-26
TW201816796A (zh) 2018-05-01
CN108053851B (zh) 2021-09-17
US10181358B2 (en) 2019-01-15

Similar Documents

Publication Publication Date Title
CN108053851B (zh) 一种读出放大器
JP5988348B2 (ja) 負バイアス温度不安定性に耐性のあるラッチングセンスアンプを有するメモリおよび関連する方法
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
US9196338B2 (en) Magnetoresistive memory device with reduced leakage and high speed operation in an SoC
US20080106945A1 (en) Self-reference sense amplifier circuit and sensing method
US7408801B2 (en) Nonvolatile semiconductor memory device
JP2012230757A (ja) 低電圧用半導体メモリ装置の駆動方法
US5666315A (en) Semiconductor memory device having a redundancy function suppressible of leakage current from a defective memory cell
US10566034B1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
US8687448B2 (en) Semiconductor memory device and sense amplifier
US9715923B2 (en) Semiconductor memory device and method for driving the same
US8213219B2 (en) Transistor-based memory cell and related operating methods
JP6576510B1 (ja) メモリデバイス及びそのテスト読書き方法
KR100571650B1 (ko) 저전압용 반도체 메모리 장치
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
JP2004227710A (ja) 半導体記憶装置
JP4109842B2 (ja) 半導体集積回路
US10153036B2 (en) Method for autocorrective writing to a multiport static random access memory device, and corresponding device
CN108010552B (zh) 半导体存储装置
KR19990016994A (ko) 반도체 메모리장치
US10515707B2 (en) Temperature compensation for unselected memory cells and string select switches in NAND flash memory
US20100054025A1 (en) Semiconductor integrated memory circuit and trimming method thereof
US9324383B2 (en) Source line voltage regulation scheme for leakage reduction
JP2009064482A (ja) 半導体記憶装置
KR20070039804A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant