[go: up one dir, main page]

TW201815251A - 導線架及電子組件裝置 - Google Patents

導線架及電子組件裝置 Download PDF

Info

Publication number
TW201815251A
TW201815251A TW106131427A TW106131427A TW201815251A TW 201815251 A TW201815251 A TW 201815251A TW 106131427 A TW106131427 A TW 106131427A TW 106131427 A TW106131427 A TW 106131427A TW 201815251 A TW201815251 A TW 201815251A
Authority
TW
Taiwan
Prior art keywords
terminal
terminal portion
lead frame
notch
metal plate
Prior art date
Application number
TW106131427A
Other languages
English (en)
Other versions
TWI752082B (zh
Inventor
笠原哲一郎
坂井直也
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201815251A publication Critical patent/TW201815251A/zh
Application granted granted Critical
Publication of TWI752082B publication Critical patent/TWI752082B/zh

Links

Classifications

    • H10W70/458
    • H10W70/421
    • H10W70/04
    • H10W70/042
    • H10W70/05
    • H10W70/411
    • H10W70/424
    • H10W70/435
    • H10W70/457
    • H10W74/111
    • H10W74/114
    • H10W72/0198
    • H10W72/072
    • H10W72/073
    • H10W72/354
    • H10W72/59
    • H10W72/884
    • H10W74/00
    • H10W74/15
    • H10W90/726
    • H10W90/736
    • H10W90/756

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種導線架(1、1a、1b、1c)包括:一樹脂部分(54),其包括一上表面及一與該上表面相對之下表面;以及一第一端子(40),其形成為穿過該樹脂部分(54)。該第一端子(40)包括:一第一上端子部分(40b),其配置成從該上表面突出;一第一下端子部分(40a),其配置在該第一上端子部分上,以從該下表面突出;一第一通孔(T2),其形成於該第一上端子部分(40b)及該第一下端子部分(40a)中之一者中;一第一凹口(40x),其由該第一通孔之內壁面與該第一上端子部分(40b)及該第一下端子部分(40a)中之另一者的表面來界定;以及一第一金屬層(60),其形成於該第一凹口(40x)之內表面上。

Description

導線架及電子組件裝置
本發明係有關於一種導線架及一種電子組件裝置。
在背景技術中,具有用以安裝像半導體晶片之電子組件的導線架。在這樣的導線架中,安裝在晶粒座上的半導體晶片經由金屬線連接至周圍接腳,並且以密封樹脂來密封半晶體晶片與金屬線(參見,例如,JP-A-7-58270)。
最近,已要求導線架具有更多的接腳數及更窄的間距,以使半導體晶片小型化。為了滿足此需求,必需蝕刻用以製造導線架之更薄的金屬板。然而,會有易於發生像佈線層變形之故障的問題。
依據本發明之一個以上態樣,提供一種導線架。
該導線架包括:一樹脂部分,其包括一上表面及一與該上表面相對之下表面;以及一第一端子,其形成為穿過該樹脂部分。
該第一端子包括:一第一上端子部分,其配置成從該上表面突出;一第一下端子部分,其配置在該第一上端子部分上,以從該下 表面突出;一第一通孔,其形成於該第一上端子部分及該第一下端子部分中之一者中;一第一凹口,其由該第一通孔之內壁面與該第一上端子部分及該第一下端子部分中之另一者的表面來界定;以及一第一金屬層,其形成於該第一凹口之內表面上。
依據本發明之一個以上態樣,提供一種電子組件裝置。
該電子組件裝置包括:一導線架,其包括:一樹脂部分,其包括一上表面及一與該上表面相對之下表面;以及一第一端子,其形成為穿過該樹脂部分;其中,該第一端子包括:一第一上端子部分,其配置成從該上表面突出;一第一下端子部分,其配置在該第一上端子部分上,以從該下表面突出;一第一通孔,其形成於該第一上端子部分及該第一下端子部分中之一者中;一第一凹口,其由該第一通孔之內壁面與該第一上端子部分及該第一下端子部分中之另一者的表面來界定;以及一第一金屬層,其形成於該第一凹口之內表面上;以及一電子組件,其安裝在該導線架上,以電連接至該第一端子。
1‧‧‧導線架
1a‧‧‧導線架
1b‧‧‧導線架
1c‧‧‧導線架
2‧‧‧電子組件裝置
2a‧‧‧電子組件裝置
5‧‧‧層狀結構體
6‧‧‧晶粒座
10‧‧‧下金屬板
12‧‧‧空腔部分
20‧‧‧上金屬板
31‧‧‧第一光阻層
31a‧‧‧第一開口部分
31b‧‧‧第二開口部分
31x‧‧‧島形圖案
31y‧‧‧環形圖案
32‧‧‧第二光阻層
32a‧‧‧開口部分
33‧‧‧第一光阻層
33a‧‧‧開口部分
34‧‧‧第二光阻層
34a‧‧‧第一開口部分
34b‧‧‧第二開口部分
34x‧‧‧島形圖案
34y‧‧‧環形圖案
35‧‧‧第一光阻層
35a‧‧‧開口部分
36‧‧‧第二光阻層
36a‧‧‧開口部分
37‧‧‧第一光阻層
37a‧‧‧開口部分
38‧‧‧第二光阻層
38a‧‧‧開口部分
40‧‧‧第一端子
40a‧‧‧第一下端子部分
40b‧‧‧第一上端子部分
40x‧‧‧凹口
41‧‧‧端子
41a‧‧‧下端子部分
41b‧‧‧上端子部分
41x‧‧‧凹口
42‧‧‧第二端子
42a‧‧‧第二下端子部分
42b‧‧‧第二上端子部分
42x‧‧‧凹口
43‧‧‧第一佈線部分
44‧‧‧第二佈線部分
45‧‧‧佈線部分
50‧‧‧下模具
52‧‧‧上模具
54‧‧‧樹脂部分
60‧‧‧第一金屬電鍍層
61‧‧‧金屬電鍍層
62‧‧‧第二金屬電鍍層
64‧‧‧焊料
70‧‧‧半導體晶片
72‧‧‧連接端子
74‧‧‧密封樹脂
80‧‧‧半導體晶片
82‧‧‧凸塊電極
84‧‧‧底部填充樹脂
A‧‧‧晶粒座形成區域
B‧‧‧佈線形成區域
C1‧‧‧第一凹口
C2‧‧‧第二凹口
P‧‧‧墊
P1‧‧‧第一墊
P2‧‧‧第二墊
T1‧‧‧通孔
T2‧‧‧通孔
W‧‧‧金屬線
X‧‧‧第一端子配置區域
Y‧‧‧第二端子配置區域
圖1係顯示依據第一具體例之導線架的製造方法之剖面圖(第一部分);圖2A及2B係顯示依據第一具體例之導線架的製造方法之剖面圖(第二部分);圖3係顯示依據第一具體例之導線架的製造方法之剖面圖及平面圖(第三部分);圖4A及4B係顯示依據第一具體例之導線架的製造方法之剖面圖(第四部分);圖5係顯示依據第一具體例之導線架的製造方法之剖面圖及平面圖(第五部分);圖6A及6B係顯示依據第一具體例之導線架的製造方法之剖面圖(第六部分);圖7係顯示依據第一具體例之導線架的製造方法之剖面圖(第七部分);圖8係顯示依據第一具體例之導線架的製造方法之剖面圖(第八部分);圖9係顯示依據第一具體例之導線架的製造方法之剖面圖(第九部分);圖10係顯示依據第一具體例之導線架的製造方法之剖面圖(第十部分);圖11係顯示依據第一具體例之導線架的製造方法之剖面圖(第十一部分);圖12係顯示依據第一具體例之導線架的製造方法之剖面圖(第 十二部分);圖13係顯示依據第一具體例之導線架的製造方法之剖面圖(第十三部分);圖14係顯示依據第一具體例之導線架的剖面圖;圖15係顯示依據第一具體例之導線架的平面圖(第一部分);圖16係顯示依據第一具體例之導線架的平面圖(第二部分);圖17係顯示使用圖14所示之導線架的電子組件裝置之製造方法的剖面圖;圖18係顯示依據第一具體例之電子組件裝置的剖面圖(第一部分);圖19係顯示依據第一具體例之電子組件裝置的剖面圖(第二部分);圖20A及20B係顯示依據第二具體例之導線架的製造方法之剖面圖;圖21係顯示依據第二具體例之導線架的剖面圖;圖22A及22B係顯示依據第三具體例之導線架的製造方法之剖面圖;圖23係顯示依據第三具體例之導線架的剖面圖;以及圖24係顯示使用依據第四具體例之導線架的電子組件裝置之剖面圖。
下面將參考所附圖式來描述本發明。
(第一具體例)
圖1、圖2A及圖2B、圖3、圖4A及4B、圖5、圖6A及6B以及圖7至13係用以說明依據第一具體例之導線架的製造方法之視圖。圖14至圖16係顯示依據第一具體例之導線架的視圖。圖17至19係用以說明依據第一具體例之電子組件裝置的視圖。
下面將描述導線架之結構及電子組件裝置之結構,同時描述導線架及電子組件裝置之製造方法。
在依據第一具體例之導線架的製造方法中,如圖1所示,準備配置在下側之下金屬板10及配置在上側上之金屬板20。
作為下金屬板10及上金屬板20之每一者的實例,使用由銅合金所製成之銅板。或者,只要可作為導線架,可使用42合金(42%鎳(Ni)-鐵(Fe))等的不同金屬板。金屬板10之厚度係例如約100μm。
在金屬板10之生產區域中界定晶粒座形成區域A及包圍晶粒座形成區域A之佈線形成區域B。晶粒座形成區域A之周邊部分及佈線形成區域B顯示於圖1中。
接下來,如圖2A所示,根據微影技術在下金屬板10之上表面上形成具有第一開口部分31a及第二開口部分31b之第一光阻層31。此外,以相同方式,根據微影技術在下金屬板10之下表面上形成具有開口部分32a之第二光阻層32。
在依據這個具體例之導線架中,在佈線形成區域B中配置可藉以在上表面側與下表面側之間進行導電的複數個端子,以及這些端子被形成連接至佈線部分及墊。
如圖2A所示,第一光阻層31之個別島形圖案31x配置在將在下金屬板10之上表面上配置複數個第一端子的第一端 子配置區域X中。第一開口部分31a配置在島形圖案31x周圍。
此外,第一光阻層31之個別環形圖案31y配置在將在下金屬板10之上表面上配置複數個第二端子之第二端子配置區域Y中。第二開口部分31b配置在第一光阻層31之環形圖案31y的中心。第二端子配置區域Y配置在第一端子配置區域X外面。
再者,在下金屬板10之下表面上所形成的第二光阻層32之開口部分32a以對應於第一光阻層31之環形圖案31y的開口部分31b之方式配置在第二端子配置區域Y中。
接下來,如圖2B所示,從相對側經由在下金屬板10之相對表面側上的第一光阻層31之第一及第二開口部分31a及31b與第二光阻層32之開口部分32a對下金屬板10進行濕蝕刻至其厚度的中間位置。
當使用銅板作為金屬板10時,使用氯化鐵溶液、氯化銅溶液之類作為水性蝕刻劑。較佳地使用噴霧式蝕刻裝置作為蝕刻裝置。
因此,從上表面側經由第一光阻層31之第一開口部分31a蝕刻下金屬板10至其厚度的中間位置。結果,形成第一凹口C1。由於保護下金屬板10之下表面的第二光阻層32可以防止從下表面側蝕刻下金屬板10,以致於第一凹口C1之底板可以留在原處。
當下金屬板10之厚度係100μm時,第一凹口C1之深度設定在約50μm。
此外,在第二端子配置區域Y中,同時從相對表面側經由第一光阻層31之環形圖案31y的第二開口部分31b與第二 光阻層32之開口部分32a蝕刻下金屬板10。
因此,在第二端子配置區域Y中,對下金屬板10進行鑽孔。結果,形成通孔T1。每個通孔T1之直徑係例如約100μm。
然後,如圖3所示,從下金屬板10移除第一光阻層31及第二光阻層32。
在下金屬板10之第一端子配置區域X中,由在上表面側上所形成之第一凹口C1形成將充當第一端子之下部分的第一下端子部分40a。如圖3之部分平面圖所示,每個第一下端子部分40a在平面圖中配置並成形為諸如圓形。
此外,在下金屬板10之第二端子配置區域Y中,由在上表面側上所形成之第一凹口C1形成將充當第二端子之下部分的第二下端子部分42a。如圖3之部分平面圖所示,每個第二下端子部分42a配置並成形為諸如環形,通孔T1在平面圖中配置在環形的中心。
接下來,將描述上金屬板20之製造方法。如圖4A所示,根據微影技術在上金屬板20之上表面上形成具有第一開口部分33a之第一光阻層33。此外,以相同方式,根據微影技術在上金屬板20之下表面上形成具有第一開口部分34a及第二開口部分34b之第二光阻層34。
第二光阻層34之個別島形圖案34x配置在上金屬板20之下表面上的第二端子配置區域Y中。第一開口部分34a配置在島形圖案34x周圍。
此外,第二光阻層34之個別環形圖案34y配置在上金屬板20之下表面上的第一端子配置區域X中。第二開口部分34b 配置在第二光阻層34之環形圖案34y的中心。
再者,在上金屬板20之上表面上所形成的第一光阻層33之開口部分33a以對應於第二光阻層34之環形圖案34y的第二開口部分34b之方式配置在第一端子配置區域X中。
接下來,如圖4B所示,從相對側經由在上金屬板20之相對表面側上的第一光阻層33之開口部分33a與第二光阻層34之第一及第二開口部分34a及34b對上金屬板20進行濕蝕刻至其厚度的中間位置。
因此,從下表面側經由第二光阻層34之第一開口部分34a蝕刻上金屬板20至其厚度的中間位置。結果,形成第二凹口C2。由於保護上金屬板20之上表面的第一光阻層33,可以防止從上表面側蝕刻上金屬板20,以致於第二凹口C2之底板可以留在原處。
當上金屬板20之厚度係100μm時,第二凹口C2之深度設定在約50μm。
此外,在第一端子配置區域X中,同時從相對表面側經由第一光阻層33之開口部分33a與第二光阻層34之環形圖案34y的第二開口部分34b蝕刻上金屬板20。
因此,在第一端子配置區域X中,對上金屬板20進行鑽孔。結果,形成通孔T2。
然後,如圖5所示,從上金屬板20移除第一光阻層33及第二光阻層34。
在上金屬板20之第二端子配置區域Y中,由在下表面側上所形成之第二凹口C2形成將充當第二端子之上部分的第二 上端子部分42b。如圖5之部分平面圖所示,每個第二上端子部分42b在平面圖中配置並成形為諸如圓形。
上金屬板20之第二上端子部分42b配置在對應於下金屬板10之前述第二下端子部分42a的位置。
此外,在上金屬板20之第一端子配置區域X中,由在下表面側上所形成之第二凹口C2形成將充當第一端子之上部分的第一上端子部分40b。如圖5之部分平面圖所示,每個第一上端子部分40b配置並成形為諸如環形,通孔T2在平面圖中配置在環形的中心。
上金屬板20之第一上端子部分40b配置在對應於下金屬板10之前述第一下端子部分40a的位置。
接下來,如圖6A所示,準備圖3所示之下金屬板10及圖5所示之上金屬板20。如上所述,下金屬板10之每個第一下端子部分40a與上金屬板20之每個第一上端子部分40b配置成彼此相對。此外,以相同方式,下金屬板10之每個第二下端子部分42a與上金屬板20之每個第二上端子部分42b配置成彼此相對。
下金屬板10之第一下端子部分40a與上金屬板20之第一上端子部分40b彼此對準。此外,同時,下金屬板10之第二下端子部分42a與上金屬板20之第二上端子部分42b彼此對準。
以此方式,如圖6B所示,將上金屬板20放置在下金屬板10上。因此,上金屬板20之環形第一上端子部分40b配置在下金屬板10之島形第一下端子部分40a上。
此外,同時,上金屬板20之島形第二上端子部分42b配置在下金屬板10之環形第二下端子部分42a上。
在此之際,上金屬板20配置在下金屬板10上而沒有使用諸如黏著劑之接合構件。
於是,在圖6B中,下金屬板10之第一下端子部分40a的上表面與上金屬板20之第一上端子部分40b的下表面直接彼此接觸。此外,以相同方式,下金屬板10之第二下端子部分42a的上表面與上金屬板20之第二上端子部分42b的下表面直接彼此接觸。
因此,獲得將上金屬板20放置在下金屬板10上的層狀結構體5。
在層狀結構體5內,下金屬板10之第一凹口C1及上金屬板20之第二凹口C2構成空腔部分12。
接著,如圖7所示,將圖6所示之層狀結構體5配置在下模具50與上模具52之間。下模具50及上模具52對層狀結構體5進行加壓。再者,如圖8所示,藉由轉注成型法(transfer molding method)將樹脂經由下模具50與上模具52之間的間隙填入層狀結構體5之空腔部分12中。結果,形成樹脂部分54。
然後,如圖9所示,從層狀結構體5移除下模具50及上模具52。因此,下金屬板10與上金屬板20藉由樹脂部分54彼此牢牢地固定在一起且成為一體。
藉由使用這樣的方法,當下金屬板10與上金屬板20彼此牢牢地固定在一起時,可防止應力的局部施加。於是,可防止導線架因殘留應力而變形。
對下金屬板10之第一凹口C1的內表面及上金屬板20之第二凹口C2的內表面實施粗化處理或黑化處理(氧化處理)適 合於改善導線架與樹脂部分54之間的黏著。
在此,粗化處理表示產生不平坦的金屬表面之處理,藉以因錨定效應(anchor effect)而改善金屬與樹脂間之黏著。
另一方面,黑化處理(氧化處理)表示在金屬表面中產生化學氧化膜的處理,藉以抑制會造成金屬與樹脂之間之黏著劣化的不穩定氧化膜的產生。
接下來,如圖10所示,根據微影技術,在圖9所示之層狀結構體5的上金屬板20之上表面上形成具有開口部分35a之第一光阻層35。
第一光阻層35之圖案配置成使得上金層板20可被圖案化,以獲得第一上端子部分40b、第二上端子部分42b以及連接至第一上端子部分40b與第二上端子部分42b之佈線部分及墊。
此外,根據微影技術,在圖10所示之層狀結構體5的下金屬板10之下表面上形成具有開口部分36a之第二光阻層36。第二光阻層36之圖案配置成使得下金屬板10可被圖案化,以分別獲得第一下端子部分40a及第二下端子部分42a。
接著,如圖11所示,從上表面側經由第一光阻層35之開口部分35a對層狀結構體5之上金屬板20進行濕蝕刻,直到暴露出樹脂部分54為止。此外,同時,從下表面側經由第二光阻層36之開口部分36a對層狀結構體5之下金屬板10進行濕蝕刻,直到暴露出樹脂部分54為止。
以此方式,朝厚度方向對下金屬板10及上金屬板20進行鑽孔,以圖案化下金屬板10及上金屬板20。然後,移除第一光阻層35及第二光阻層36。
因此,如圖12所示,圖案化上金屬板20。結果,在上金屬板20中形成第一上端子部分40b以及連接至第一上端子部分40b之第一佈線部分43及第一墊P1(參見將描述於後的圖15之平面圖)。此外,同時,圖案化上金屬板20。結果,在上金屬板20中形成第二上端子部分42b以及連接至第二上端子部分42b之第二佈線部分44及第二墊P2(參見將描述於後的圖15之平面圖)。
此外,圖案化下金屬板10。結果,在下金屬板10中分別配置第一下端子部分40a及第二下端子部分42a。
每個第一端子40係由一個對應的第一下端子部分40a及一個對應的第一上端子部分40b所形成。這樣所形成的第一端子40連接至一個對應的第一佈線部分43及一個對應的第一墊P1。
在第一端子40中,第一上端子部分40b之通孔T2配置在第一下端子部分40a之上表面上。因此,由第一上端子部分40b之通孔T2及第一下端子部分40a之上表面構成凹口40x。
因而,第一端子40具有凹口40x,其在上表面側上形成於第一端子40之中心處,以便延伸至第一端子40之高度的中間。
此外,以相同方式,每個第二端子42係由一個對應的第二下端子部分42a及一個配置在第二下端子部分42a上之對應的第二上端子部分42b所形成。這樣所形成的第二端子42連接至一個對應的第二佈線部分44及一個對應的第二墊P2。
在第二端子42中,第二下端子部分42a之通孔T1配置在第二上端子部分42b之下表面上。因此,由第二下端子部分 42a之通孔T1及第二上端子部分42b之下表面構成凹口42x。
因而,第二端子42具有凹口42x,其在下表面側上形成於第二端子42之中心處,以延伸至第二端子42之高度的中間。
接下來,如圖13所示,根據微影技術,在圖12所示之結構體的上表面上形成在第一端子40之凹口40x上具有開口部分37a的第一光阻層37。
此外,以相同方式,根據微影技術,在圖12所示之結構體的下表面上形成在第二端子42之凹口42x上具有開口部分38a的第二光阻層38。
再者,使用饋電佈線作為用於電鍍之饋電路徑來實施電解電鍍。饋電佈線連接至第一端子40及第二端子42。
因此,在第一光阻層37之開口部分37a中所暴露的第一端子40之凹口40x的內表面上形成第一金屬電鍍層60(金屬層的一個實例)。此外,同時,在第二光阻層38之開口部分38a中所暴露的第二端子42之凹口42x的內表面上形成第二金屬電鍍層62(金屬層的一個實例)。
作為第一金屬電鍍層60及第二金屬電鍍層62之每一者,可以使用由銅(Cu)層所構成的單層膜或例如由從下側起依序為鎳(Ni)層/鈀(Pd)層/金(Au)層或鎳(Ni)層/金(Au)層所構成的多層膜。
然後,如圖14所示,從圖13所示之結構體移除第一光阻層37及第二光阻層38。
以上述方式,可以製造依據第一具體例之導線架1。
圖14之剖面圖在導線架之產物區域中顯示晶粒座的周邊部分及佈線區域。此外,圖15之平面圖顯示導線架之產物區 域的整體狀況。
如圖14及圖15所示,依據第一具體例之導線架1在其中心部分中具有晶粒座6。晶粒座6的形狀像正方形。如圖14所示,晶粒座6藉由將上金屬板20放置在下金屬板10上來形成。
或者,晶粒座6可以只由下金屬板10製成。在此情況下,可以在圖11及圖12之前述步驟中同時蝕刻在對應於晶粒座6之區域中的上金屬板20。
樹脂部分54在晶粒座6之周邊區域中係一體形成的。樹脂部分54具有上表面及與上表面相對之下表面。
此外,第一端子40形成為穿過在晶粒座6之周邊區域中的樹脂部分54。
如圖15所示,第一端子40連接至第一佈線部分43及第一墊P1。第一佈線部分43從第一端子40向內延伸,以及第一墊P1配置在晶粒座6之周圍附近中。第一佈線部分43及第一墊P1形成於樹脂部分54上。
為了容易說明,在圖14之剖面圖中分離地繪製第一端子40、第一佈線部分43及第一墊P1。事實上,如圖15所示,第一端子40、第一佈線部分43及第一墊P1形成為彼此連接在一起。同樣可以適用於稍後所要描述的第二端子42、第二佈線部分44及第二墊P2。
如圖15所示,第一端子40並排地配置在周邊區域中,以圍繞方形晶粒座6。
此外,第二端子42形成為穿過在第一端子40外面的樹脂部分54。第二端子42連接至第二佈線部分44及第二墊P2。 第二佈線部分44從第二端子42向內延伸,以及第二墊P2配置在晶粒座6之周圍附近中。第二佈線部分44及第二墊P2形成於樹脂部分54上。
每個第一端子40以及連接至第一端子40之一對應第一佈線部分43及一對應第一墊P1配置成獨立佈線路徑。每個第二端子42以及連接至第二端子42之一對應第二佈線部分44及一對應第二墊P2配置成獨立佈線路徑。
第一墊P1及第二墊P2並排且交替地配置在晶粒座6之周圍附近中。第二端子42並排地配置在第一端子40外面的區域中,以便圍繞晶粒座6。
因此,樹脂部分54在晶粒座6之周邊區域中係一體形成的,以及複數個第一端子40及複數個第二端子42配置成穿過樹脂部分54。經由第一佈線部分43連接至第一端子40的第一墊P1及經由第二佈線部分44連接至第二端子42的第二墊P2配置在晶粒座6之周圍附近中。
如稍後所述,半導體晶片係安裝在晶粒座6上,且半導體晶片經由金屬線連接至第一墊P1及第二墊P2。
如圖14所示,每個第一端子40係由第一下端子部分40a與配置在第一下端子部分40a上之第一上端子部分40b所形成。第一端子40在上表面側上具有凹口40x。在圖14中,「一個端子部分」的實例係配置在上表面側上的第一上端子部分40b,而「另一個端子部分」的實例係配置在下表面側上的第一下端子部分40a。
第一上端子部分40b配置成暴露於樹脂部分54之上表面側。此外,第一下端子部分40a配置成暴露於樹脂部分54之 下表面側。
在第一端子40中所設置的凹口40x之形成使得通孔T2之內壁面可用以作為凹口40x之側面,而從通孔T2暴露之第一下端子部分40a可用以作為凹口40x之底部。
此外,每個第二端子42係由第二下端子部分42a及配置在第二下端子部分42a上之第二上端子部分42b所形成。第二端子42在下表面側上具有凹口42x。並且,對於第二端子42,以相同方式,「一個端子部分」的實例係第二上端子部分42b,而「另一個端子部分」的實例係第二下端子部分42a。
在第二端子42中所設置的凹口42x之形成使得通孔T1之內壁面可用以作為凹口42x之側面,而從通孔T1暴露之第二上端子部分42b可用以作為凹口42x之底部。
如圖15所示,第一端子40之環形第一上端子部分40b暴露且配置在導線架1之正面,以便圍繞晶粒座6。此外,第二端子42之環形第二上端子部分42b暴露且配置在第一端子40之第一上端子部分40b外面的區域中,以便圍繞晶粒座6。
圖16係從背面觀看之圖15的導線架1之平面圖。如圖16所示,第一端子40之第一下端子部分40a從樹脂部分54暴露出來且配置在導線架1之背面上,以便圍繞晶粒座6。
此外,第二端子42之環形第二下端子部分42a從樹脂部分54暴露出來且配置在第一端子40之第一下端子部分40a外面的區域中,以便圍繞晶粒座6。
再者,如圖14所示,第一金屬電鍍層60在第一端子40之上表面側上形成於凹口40x之內表面上。第一金屬電鍍層60 沒有嵌入第一端子40之凹口40x中,但是沿著凹口40x之內表面形成為薄膜。因此,每個凹口40x變成中空的。
以此方式,在第一端子40中,第一上端子部分40b之通孔T2的內壁與第一下端子部分40a之上表面分別藉由第一金屬電鍍層60彼此電連接。
此外,以相同方式,第二金屬電鍍層62在第二端子42之下表面側上形成於凹口42x之內表面上。
第二金屬電鍍層62沒有嵌入第二端子42之凹口42x中,但是沿著凹口42x之內表面形成為薄膜。因此,每個凹口42x變成中空的。
以此方式,在第二端子42中,第二下端子部分42a之通孔T1的內壁與第二上端子部分42b之下表面分別藉由第二金屬電鍍層62彼此電連接。
如上所述,第一端子40及第二端子42形成為可藉以使導線架1之上表面側與下表面側彼此導電之貫穿導體。
在依據上述實施例之導線架1的製造方法中,首先,將具有已加工的下表面側之上金屬板20放置在具有已加工的上表面側之下金屬板10上。接下來,在下金屬板10與上金屬板20之間的空腔部分12中形成樹脂部分54。
在此之際,已彼此接觸的下金屬板10與上金屬板20藉由在空腔部分12中之樹脂部分54彼此牢牢地固定在一起且成為一體。
因此,當下金屬板10與上金屬板20彼此牢牢地固定在一起時,應力沒有局部地被施加。因而,可抑制殘留應力。於是, 即使在使用薄金屬板,以窄間距形成精細端子部分或佈線部分時,可防止導線架的變形。結果,可以可靠地製造導線架。
此外,上金屬板20及下金屬板10被圖案化。因此,在上金屬板20及下金屬板10中形成第一端子40、第二端子42以及連接至第一及第二端子40及42之第一及第二佈線部分43及44與第一及第二墊P1及P2。
在這個具體例中,上金屬板20之第二凹口C2的薄底板被圖案化。結果,在上金屬板20之第二凹口C2的薄底板中形成第一及第二端子40及42、第一及第二佈線部分43及44以及第一及第二墊P1及P2。可以減少用於濕蝕刻金屬板之圖案的變薄。因此,這些端子、佈線部分及墊可以形成有精細的圖案。
此外,在第一端子40中,第一下端子部分40a與第一上端子部分40b藉由在凹口40x之內表面上所形成的第一金屬電鍍層60分別彼此電連接。
另外,以相同方式,在第二端子42中,第二下端子部分42a與第二上端子部分42b藉由在凹口42x之內表面上所形成的第二金屬電鍍層62分別彼此電連接。
因此,即使在僅使下金屬板10與上金屬板20彼此接觸而彼此放置在一起時,可以可靠地形成具有滿意的導電性之第一端子40及第二端子42。
此外,在下金屬板10與上金屬板20已彼此直接接觸而沒有使用諸如黏著劑之接合構件的狀態下,兩者藉由樹脂部分54彼此牢牢地固定在一起。
因此,第一端子40亦可以確保在第一下端子部分40a 與第一上端子部分40b彼此接觸的部分中之導電性。此外,以相同方式,第二端子42亦可以確保在第二下端子部分42a與第二上端子部分42b彼此接觸的部分中之導電性。
另外,不使用雷射加工等,而是使用濕蝕刻來製造下金屬板10及上金屬板20。於是,可以可靠地形成形成有樹脂部分54的空腔部分12。
因此,當以樹脂填充空腔部分12時,可以防止樹脂洩漏,以在第一及第二端子40及42、第一及第二佈線部分43及44以及第一及第二墊P1及P2上形成樹脂部分54。
在這個具體例中,第一及第二端子40及42在晶粒座6之周邊區域中排列成兩排。然而,可以期望地設定端子的排數或端子的佈局。
此外,在圖14之實例中,配置在內側的每個第一端子40在上表面側上具有凹口40x,而配置在外側的每個第二端子42在下表面側上具有凹口42x。然而,端子的凹口可以二者擇一地配置在上表面側及下表面側中之一者上。
另外,可以移除佈線部分及墊,以致於端子之上表面可替代地用以作為墊。在此情況下,所有的端子較佳地形成包含有設置在下表面側上的凹口。
接下來,將描述使用圖14及圖15所示之前述導線架1的電子組件裝置之製造方法。
圖14中之導線架1的前述上表面係上面將安裝電子組件的表面。導線架1之下表面係面對諸如母板之佈線板(安裝板)的表面。
如圖17所示,準備具有連接端子72之半導體晶片70。將連接端子72配置成朝上的半導體晶片70藉由黏著劑(未顯示)固定且安裝在導線架1之晶粒座6上。
在此之際,半導體晶片70在圖15之平面圖中被安裝在前述晶粒座6上。晶粒座6及半導體晶片70之周邊部分以及導線架1之佈線區域顯示於圖17之剖面圖中。
半導體晶片70係電子組件的實例。然而,可以在導線架1之晶粒座6上安裝不同的電子組件。
接著,同樣如圖17所示,藉由打線法,將半導體晶片70之連接端子72經由金屬線W連接至導線架1之第一墊P1及第二墊P2。
半導體晶片70經由金屬線W、第一墊P1及第一佈線部分43電連接至第一端子40。此外,半導體晶片70經由金屬線W、第二墊P2及第二佈線部分44電連接至第二端子42。
再者,如圖18所示,在導線架1上形成密封樹脂74,以密封半導體晶片70及金屬線W。在第一端子40之第一上端子部分40b(同一種端子部分)中所設置的凹口40x以密封樹脂來填充。
然後,將導線架1切割及分離成個別件,以便獲得每個個別的生產區域。因而,獲得電子組件裝置2。
以前述方式,如圖18所示,可以製造依據這個具體例之電子組件裝置2。
圖19顯示一個實例,其中,使用銅層作為導線架1之第一及二金屬電鍍層60及62中之每一者。
在此實例中,藉由電解電鍍在第一端子40及第二端 子42之下表面上分別形成焊料64,在電解電鍍中,使用連接至第一端子40及第二端子42之饋電佈線作為電鍍用的饋電路徑。
因此,在第二端子42之第二下端子部分42a中所設置的凹口42x以焊料64來填充。然後,將在電子組件裝置2之第一及第二端子40及42的下表面上之焊料64連接至諸如母板之安裝板。
或者,當使用鎳層/鈀層/金屬(或鎳層/金層)作為第一及第二金屬電鍍層60及62之每一者時,電子組件裝置2可以在第二端子42之凹口42x係中空的情況下連接至像母板之安裝板。在此情況下,第二端子42之凹口42x可以以在安裝板側上所形成焊料來填充。
當在導線架1之第二端子42的下表面側上之凹口42x以焊料64來填充時,上表面側與上表面側可以更穩定地彼此導電。
(第二具體例)
圖20A及20B係用以說明依據第二具體例之導線架的製造方法之視圖。圖21係顯示依據第二具體例之導線架的視圖。
在第二具體例中,第一端子及第二端子在下表面側上皆具有凹口。
如圖20A所示,在下金屬板10中,以第一具體例中之圖6A及6B的前述步驟在每個第一下端子部分40a處形成通孔T1且在每個第二下端子部分42a處形成通孔T2。
在第二具體例中,在下金屬板10中之第一下端子部 分40a及第二下端子部分42a的每一者在平面圖中形成為環形。
此外,在上金屬板20中,在第一上端子部分40b及第二上端子部分42b之任一者處沒有形成通孔,以致於第一上端子部分40b及第二上端子部分42b之每一者形成為像島形。
如圖20B所示,將上金屬板20之第一上端子部分40b及第二上端子部分42b放置在下金屬板10之第一下端子部分40a及第二下端子部分42a上,以便分別與其對準。
接下來,在圖20B中之結構體上實施與圖7至13之前述步驟相同的步驟。因此,如圖21所示,獲得依據第二具體例之導線架1a。
依據第二具體例之導線架1a不同於依據第一具體例之圖14中的導線架1在於:第一端子40及第二端子42在下表面側上分別具有凹口40x及凹口42x。依據第二具體例之導線架1a的其它元件相同於依據第一具體例之圖14中的導線架1。在第二具體例中,通孔形成於端子之所有下端子部分(另一種端子部分)處,並且所有端子在下表面側上具有凹口。
依據第二具體例之導線架1a可以獲得相同於依據第一具體例之導線架1的效果。
再者,因為在第二具體例中所有端子在下表面側上具有凹口,所以導線架可以在以焊料填充端子之所有凹口的狀況下連接至安裝板。因此,可以改善導線架之所有端子的導電之可靠性。
以相同於上述圖19之方式,同樣可以使用依據第二具體例之導線架1a來形成電子組件裝置。在依據第二具體例之導線架1a中的端子之下端子部分(另一種端子部分)上所設置的凹口 以焊料來填充。
(第三具體例)
圖22A及22B係用以說明依據第三具體例之導線架的製造方法之視圖。圖23係顯示依據第三具體例之導線架的視圖。
在第三具體例中,第一端子及第二端子在上表面側上皆具有凹口。
如圖22A所示,在下金屬板10中,依據第一具體例之圖6A及6B的前述步驟沒有在第一下端子部分40a及第二下端子部分42a之任一者處形成通孔。
在上金屬板20中,在每個第一上端子部分40b處形成通孔T1,並且在每個第二上端子部分42b處形成通孔T2。
如圖22B所示,將上金屬板20之第一上端子部分40b及第二上端子部分42b放置在下金屬板10之第一下端子部分40a及第二下端子部分42a上,以便分別與其對準。
接下來,在圖22B中之結構體上實施與圖7至13之前述步驟相同的步驟。因此,如圖23所示,獲得依據第三具體例之導線架1b。
依據第三具體例之導線架1b不同於依據第一具體例之圖14中的導線架1在於:第一端子40及第二端子42在上表面側上分別具有凹口40x及凹口42x。依據第三具體例之導線架1b的其它元件相同於依據第一具體例之圖14中的導線架1之那些元件。在第三具體例中,通孔形成於端子之所有上端子部分(一種端子部分)處,並且所有端子在上表面側上具有凹口。
在第一端子40及第二端子42之上表面側上的凹口40x及42x可以以焊料來填充。在此情況下,在晶粒座6上安裝半導體晶片70前,藉由電解電鍍將焊料填充在第一端子40及第二端子42之上表面側上的凹口40x及42x中。
此外,焊料可以形成於第一端子40及第二端子42之下表面上。
依據第三具體例之導線架1b可以獲得相同於依據第一具體例之導線架1的效果。
以相同於上述圖19之方式,同樣可以使用依據第三具體例之導線架1b來形成電子組件裝置。在第三具體例中,在端子之上端子部分(一種端子部分)處所設置的凹口可以以密封樹脂來填充。
(第四具體例)
圖24係用以說明依據第四具體例之電子組件裝置2a的視圖。在以倒裝晶片方式連接半導體晶片的應用中使用圖24中之導線架1c。
在圖24中之導線架1c中,沒有設置晶粒座,但是以對應於半導體晶片80之凸塊電極82之方式,在樹脂部分54上配置被連接至端子41之佈線部分45的墊P。或者,可以移除佈線部分45及墊P,以致於端子41之上表面可以用以作為墊。
將半導體晶片80之凸塊電極82以倒裝晶片方式藉由焊料連接至導線架1c之墊P。
再者,以底部填充樹脂84填充半導體晶片80與導線 架1c之間的空間。
以相同於依據前述第一至第三具體例之任一者的方式,藉由在下端子部分41a上配置上端子部分41b,形成每個端子41。在圖24之實例中,所有端子41在下表面側上具有凹口41x,並且在凹口41x之內表面上形成金屬電鍍層61。
如前述第一至第三具體例所述,在將電子組件裝置2a連接至諸如母板之安裝板前或當下,可以以焊料填充在每個端子41之下表面側上的凹口41x。因此,可更穩定地獲得電子組件裝置2a與安裝板之間的導電。
可以像第一具體例以混合方式配置在上表面側上具有凹口的端子及在下表面側上具有凹口的端子。
如上所述,詳細描述示例性具體例及變型。然而,本發明並非侷限於上述具體例及變型,並且在沒有脫離請求項之範圍的情況下各種修改及替代可適用於上述具體例及變型。
本申請案主張2016年9月16日所提出之日本專利申請案第2016-181178號的優先權,在此以提及方式併入上述日本專利申請案的整個內容。

Claims (12)

  1. 一種導線架,其包括:一樹脂部分,其包括一上表面及一與該上表面相對之下表面;以及一第一端子,其形成為穿過該樹脂部分,其中,該第一端子包括:一第一上端子部分,其配置成從該上表面突出;一第一下端子部分,其配置在該第一上端子部分上,以從該下表面突出;一第一通孔,其形成於該第一上端子部分及該第一下端子部分中之一者中;一第一凹口,其由該第一通孔之內壁面與該第一上端子部分及該第一下端子部分中之另一者的表面來界定;以及一第一金屬層,其形成於該第一凹口之內表面上。
  2. 如請求項1之導線架,其進一步包括:一第二端子,其形成為穿過該樹脂部分,其中,該第二端子包括:一第二上端子部分,其配置成從該上表面突出;一第二下端子部分,其配置在該第二上端子部分上,以從該下表面突出;一第二通孔,其形成於該第二上端子部分及該第二下端子部分中之一者中;一第二凹口,其由該第二通孔之內壁面與該第二上端子部分及該第二下端子部分中之另一者的表面來界定;以及 一第二金屬層,其形成於該第二凹口之內表面上。
  3. 如請求項1或2之導線架,其中,該第一端子包括複數個第一端子,該導線架進一步包括一晶粒座,在該晶粒座上將安裝一電子組件;以及該複數個第一端子配置成圍繞該晶粒座。
  4. 如請求項2之導線架,其中,一電子組件將安裝在該導線架之上表面上,該第一通孔形成於該第一上端子部分中,該第二通孔形成於該第二下端子部分中,以及一焊料被填充在該第二凹口中。
  5. 如請求項2之導線架,其中,一電子組件將安裝在該導線架之上表面上,該第一通孔形成於該第一下端子部分中,以及該第二通孔形成於該第二下端子部分中。
  6. 如請求項2之導線架,其中,一電子組件將安裝在該導線架之上表面上,該第一通孔形成於該第一上端子部分中,以及該第二通孔形成於該第二上端子部分中。
  7. 一種電子組件裝置,其包括:一導線架,其包括:一樹脂部分,其包括一上表面及一與該上表面相對之下表面;以及一第一端子,其形成為穿過該樹脂部分; 其中,該第一端子包括:一第一上端子部分,其配置成從該上表面突出;一第一下端子部分,其配置在該第一上端子部分上,以從該下表面突出;一第一通孔,其形成於該第一上端子部分及該第一下端子部分中之一者中;一第一凹口,其由該第一通孔之內壁面與該第一上端子部分及該第一下端子部分中之另一者的表面來界定;以及一第一金屬層,其形成於該第一凹口之內表面上;以及一電子組件,其安裝在該導線架上,以電連接至該第一端子。
  8. 如請求項7之電子組件裝置,其中,該導線架進一步包括一第二端子,其形成為穿過該樹脂部分,以及該第二端子包括:一第二上端子部分,其配置成從該上表面突出;一第二下端子部分,其配置在該第二上端子部分上,以從該下表面突出;一第二通孔,其形成於該第二上端子部分及該第二下端子部分中之一者中;一第二凹口,其由該第二通孔之內壁面與該第二上端子部分及該第二下端子部分中之另一者的表面來界定;以及一第二金屬層,其形成於該第二凹口之內表面上。
  9. 如請求項8之電子組件裝置,其進一步包括:一密封樹脂,其密封該電子組件,其中: 該電子組件安裝在該導線架之上表面上;該第一通孔形成於該第一上端子部分中;該第二通孔形成於該第二下端子部分中;以及該密封樹脂被填充在該第一凹口中,並且一焊料被填充在該第二凹口中。
  10. 如請求項8之電子組件裝置,其中,該電子組件安裝在該導線架之上表面上;該第一通孔形成於該第一下端子部分中;該第二通孔形成於該第二下端子部分中;以及一焊料被填充在該第一凹口及該第二凹口之每一者中。
  11. 如請求項8之電子組件裝置,其進一步包括:一密封樹脂,其密封該電子組件,其中:該電子組件安裝在該導線架之上表面上;該第一通孔形成於該第一上端子部分中;該第二通孔形成於該第二上端子部分中;以及該密封樹脂被填充在該第一凹口及該第二凹口之每一者中。
  12. 一種製造導線架之方法,其包括:a)於一第一金屬板中形成一第一凹口,以形成一第一端子部分,以及於該第一端子部分中形成一通孔;b)於一第二金屬板中形成一第二凹口,以形成一第二端子部分;c)將置該第二金屬板配置在該第一金屬板上,使得該第一端子部分與該第二端子部分彼此相對;d)將一樹脂填充在一由該第一凹口及該第二凹口所構成的空腔 部分中,藉以形成一樹脂部分;e)圖案化該第一金屬板及該第二金屬板,以形成一包括該第一端子部分及該第二端子部分之端子,其中,在該端子中形成一由該通孔與該第二端子部分之表面所界定的第三凹口;以及f)於該第三凹口之內表面上形成一金屬層。
TW106131427A 2016-09-16 2017-09-13 導線架及電子組件裝置 TWI752082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016181178A JP6643213B2 (ja) 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置
JP2016-181178 2016-09-16

Publications (2)

Publication Number Publication Date
TW201815251A true TW201815251A (zh) 2018-04-16
TWI752082B TWI752082B (zh) 2022-01-11

Family

ID=61620544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131427A TWI752082B (zh) 2016-09-16 2017-09-13 導線架及電子組件裝置

Country Status (4)

Country Link
US (1) US10096539B2 (zh)
JP (1) JP6643213B2 (zh)
CN (1) CN107833871B (zh)
TW (1) TWI752082B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7260372B2 (ja) * 2019-04-02 2023-04-18 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092840U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 二部材の接続構体
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH0758270A (ja) 1993-08-11 1995-03-03 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0794651A (ja) * 1993-09-20 1995-04-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP3983930B2 (ja) * 1999-05-18 2007-09-26 大日本印刷株式会社 回路部材の製造方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
KR100661690B1 (ko) * 2002-12-10 2006-12-26 세이코 엡슨 가부시키가이샤 압전 발진기 및 그 제조 방법과, 휴대 전화 장치 및 전자기기
JP4467903B2 (ja) * 2003-04-17 2010-05-26 大日本印刷株式会社 樹脂封止型半導体装置
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4862204B2 (ja) * 2007-12-06 2012-01-25 三洋電機株式会社 固体電解コンデンサ
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
JP5605358B2 (ja) * 2009-04-28 2014-10-15 凸版印刷株式会社 アンテナシート、非接触型ic付データキャリア
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP5813467B2 (ja) * 2011-11-07 2015-11-17 新光電気工業株式会社 基板、発光装置及び基板の製造方法
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9673364B2 (en) * 2013-07-19 2017-06-06 Nichia Corporation Light emitting device and method of manufacturing the same
US9704794B2 (en) * 2014-06-17 2017-07-11 Stmicroelectronics S.R.L. Electronic device with die being sunk in substrate
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
CN107833871A (zh) 2018-03-23
US10096539B2 (en) 2018-10-09
CN107833871B (zh) 2021-12-28
JP6643213B2 (ja) 2020-02-12
JP2018046218A (ja) 2018-03-22
TWI752082B (zh) 2022-01-11
US20180082931A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN100576531C (zh) 半导体封装及其制造方法
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
TWI741021B (zh) 導線架及電子組件裝置
US20040080025A1 (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
CN102891125B (zh) 芯片封装结构及其制作方法
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
TWI752082B (zh) 導線架及電子組件裝置
CN108074903B (zh) 引线框架和电子元件装置
KR20190136240A (ko) 패키지 기판 및 그 제조방법
JP2000150702A (ja) 半導体装置の製造方法
US20220173025A1 (en) Printed circuit board and electronic component package
JP6210533B2 (ja) プリント基板およびその製造方法
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
CN222261046U (zh) 引线框架结构以及半导体封装结构
TWI582903B (zh) 半導體封裝結構及其製作方法
JP5609911B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
US20220293748A1 (en) Method for Manufacturing Semiconductor Device and Semiconductor Device
JP7430988B2 (ja) 電子装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
TWI575619B (zh) 半導體封裝結構及其製作方法
JP5218606B2 (ja) 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法
JP2008300746A (ja) 半導体パッケージ及びその製造方法
JP2011216918A (ja) 樹脂封止型半導体装置および半導体装置用回路部材