[go: up one dir, main page]

TW201814899A - 具有堆疊在相同基板上之多重磊晶層之ｆｂａｒ裝置 - Google Patents

具有堆疊在相同基板上之多重磊晶層之ｆｂａｒ裝置 Download PDF

Info

Publication number
TW201814899A
TW201814899A TW106127486A TW106127486A TW201814899A TW 201814899 A TW201814899 A TW 201814899A TW 106127486 A TW106127486 A TW 106127486A TW 106127486 A TW106127486 A TW 106127486A TW 201814899 A TW201814899 A TW 201814899A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor material
iii
resonator structure
substrate
Prior art date
Application number
TW106127486A
Other languages
English (en)
Inventor
馬可 拉多撒福傑維克
山薩塔克 達斯古塔
漢威 陳
保羅 費雪
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201814899A publication Critical patent/TW201814899A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/581—Multiple crystal filters comprising ceramic piezoelectric layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H03H9/586—Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/587—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

具有多重諧振器厚度的積體電路膜體聲波諧振器(FBAR)裝置以堆疊配置形成在公共基板上。在實施例中，種子層沉積在基板上，且一或多個多層堆疊沉積在種子層上，每個多層堆疊具有沉積在第一犧牲層上的第一金屬層及沉積在第二犧牲層上的第二金屬層。可移除第二犧牲層且用壓電材料填充所產生的空間，並可移除第一犧牲層以從基板釋放壓電材料並將壓電材料懸浮在基板上方。可加入多於一個的多層堆疊，每個多層堆疊都具有唯一的諧振頻率。因此，可在公共基板上實現多重諧振器厚度，並因此在相同基板上實現多重諧振頻率。

Description

具有堆疊在相同基板上之多重磊晶層之FBAR裝置
本發明相關於一種膜體聲波諧振器(FBAR)。
本發明進一步有關一種具有堆疊在相同基板上之多重磊晶層之FBAR裝置。
射頻(RF)濾波器是現代通訊系統中的重要元件。隨著通訊的頻段和模式之數量的增加，行動裝置前端中的RF濾波器數量可迅速增加。諸如膜體聲波諧振器(FBAR)的諧振器(有時被稱為薄FBAR(TFBAR))是用來製造RF濾波器不錯的元件。FBAR通常包括位於兩個電極之間並與周圍介質聲學隔離的壓電材料。典型的前端必須濾除多個操作頻率，這需要多個不同的RF濾波器，通常一個RF濾波器用於每個要被濾波的操作頻率。
100‧‧‧基板
110‧‧‧AlN層
T1‧‧‧厚度
210‧‧‧第一犧牲層
212‧‧‧金屬層
214‧‧‧第二犧牲層
216‧‧‧金屬層
220‧‧‧第一多層堆疊
T2‧‧‧厚度
310‧‧‧多層堆疊
312‧‧‧第三犧牲層
314‧‧‧金屬層
316‧‧‧第四犧牲層
318‧‧‧金屬層
320‧‧‧多層堆疊
322‧‧‧第五犧牲層
324‧‧‧金屬層
326‧‧‧第六犧牲層
328‧‧‧金屬層
410‧‧‧深溝槽
510‧‧‧空腔
512‧‧‧空腔
514‧‧‧空腔
516‧‧‧空腔
518‧‧‧空腔
520‧‧‧空腔
610‧‧‧第一壓電層
612‧‧‧第二壓電層
614‧‧‧第三壓電層
620‧‧‧骨架層
710‧‧‧空腔
712‧‧‧空腔
730‧‧‧第一諧振器結構
714‧‧‧空腔
716‧‧‧空腔
740‧‧‧第二諧振器結構
718‧‧‧空腔
720‧‧‧空腔
750‧‧‧第三諧振器結構
1100‧‧‧計算系統
1102‧‧‧主機板
1104‧‧‧處理器
1106‧‧‧通訊晶片
第1圖繪示根據本揭露之實施例之包括基板並具有沉積在其上之種子層的示範積體電路結構。
第2圖繪示根據本揭露之實施例之在種子層上沉積第一多層磊晶堆疊之後的示範積體電路結構。
第3圖繪示根據本揭露之實施例之在第一多層磊晶堆疊上沉積第二多層磊晶堆疊和第三多層磊晶堆疊之後的示範積體電路結構。
第4圖繪示根據本揭露之實施例之在多層堆疊的中心部分中形成深溝槽之後的示範積體電路結構。
第5圖繪示根據本揭露之實施例之在每個多層堆疊的第二犧牲層已被移除之後的示範積體電路結構。
第6圖繪示根據本揭露之實施例之在已經沉積III-V族半導體材料以填充在第二犧牲層已被移除之後剩餘的空腔中之後的示範積體電路結構，從而形成第一壓電層、第二壓電層及第三壓電層。
第7圖繪示根據本揭露之實施例之在每個多層堆疊的第一犧牲層已被移除之後的示範積體電路結構，從而定義三個單獨的諧振器，每個諧振器具有不同的諧振頻率。
第8圖繪示根據本揭露之實施例之在諧振器結構上進行階梯圖案化之後之第7圖之堆疊積體電路結構的三維視圖。
第9圖繪示根據本揭露之實施例之梯形濾波器配置中之諧振結構的示意圖。
第10圖繪示根據本揭露之示範實施例之用於形成根據第1-8圖之積體電路的方法。
第11圖繪示根據本揭露之實施例之以使用本文所揭露之技術形成的積體電路結構或裝置實作的計算系統。
藉由閱讀以下結合本文所述之附圖的詳細描述，將更好地理解本實施例的這些和其它特徵。在附圖中，各圖中示出的每個相同或幾乎相同的元件可能由相同的數字表示。為了清楚起見，並非每個圖中都可能標註每個元件。此外，如將理解的，附圖不一定按比例繪製或旨在將所述的實施例限制到所示的具體配置。例如，雖然一些圖形通常表示直線、直角、和平滑表面，但是所揭露之技術的實際實作可能具有不太完美的直線和直角，且一些特徵可能鑑於製造過程的真實世界限制而可能具有表面形貌或是非平滑的。簡而言之，提出附圖只是為了顯示示範結構。
【發明內容】及【實施方式】
揭露了使用壓電膜來形成積體電路諧振器裝置的技術，壓電膜形成能夠在單個基板上以多個諧振頻率操作的結構。在一些情況下，諧振器裝置的壓電堆疊可能包括沉積為III-V材料堆疊之一部分之諸如氮化鋁(AlN)或其他III族材料氮化物(III-N)化合物膜(例如，鎵、銦、和鋁之一或多者與氮的任何組合)的磊晶III-V層，但 是也可使用任何其他適當的壓電材料。根據實施例，III-V族半導體材料的種子層被沉積在基板上。一或多個多層磊晶堆疊被沉積在種子層上並且被蝕刻和填充以在單個基板上形成多頻諧振器裝置。更詳細地，每個多層堆疊最初包括第一犧牲層、沉積在其上的第一金屬層、沉積在第一金屬層上的第二犧牲層、及沉積在第二犧牲層上的第二金屬層。根據實施例，第二犧牲層接著被刻蝕或以其他方式移除並接著用III-V族半導體材料填充以形成具有第一和第二金屬層的諧振器裝置，該諧振器裝置具有與第二犧牲層之厚度相等的特定厚度。在更進一步的實施例中，多個這樣的堆疊可彼此疊置地被沉積，每個被蝕刻然後被同時填充以在公共基板上實現多重諧振器裝置。III-V族半導體材料可以是例如AlN。根據本揭露，許多變化和配置將是顯而易見的。
總體概述
RF濾波器仍然是RF前端和可用總積體電路(IC)面積之成本的主要因素，尤其是針對即將出現的5G行動電信技術。在RF濾波器空間中，氮化鋁(AlN)已經成為用於FBAR的常見壓電膜材料。然而，由於加工限制，多晶AlN通常在後電極處理之後以濺射技術沉積。如根據本揭露所理解的，相較於以磊晶技術(例如，化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、及分子束磊晶(MBE))沉積的單晶AlN，單獨濺射的 AlN之品質明顯較差。與純濺射的壓電材料層相關的一個潛在缺點包括難以控制濺射之壓電層的厚度。
因此，根據本揭露的一或多個實施例，提供了使用定義磊晶層之厚度之磊晶生長的壓電元件來形成積體電路FBAR裝置的技術。可以堆疊配置提供FBAR裝置，基於與特定FBAR相關聯的磊晶層之厚度，堆疊中的每個FBAR具有不同的操作頻率。提供了許多形成技術。在一些示範實施例中，在基板上沉積種子層，然後在種子層上沉積第一多層磊晶堆疊，並在第一多層磊晶堆疊上沉積第二多層磊晶堆疊。每個堆疊包括第一犧牲層、第一金屬、第二犧牲層、和第二金屬。第二犧牲層接著可被蝕刻掉並用III-V族半導體材料填充。第一犧牲層接著可被移除或以其他方式蝕刻掉以將每個諧振結構懸浮在基板上方。因此，根據本揭露的示範實施例，多重諧振器結構在單個基板上被轉發。
在一些實施例中，FBAR裝置可能用在RF濾波器中或用於其他適當的應用，例如用於雙工器、用於多工器、用於感測器、結合功率放大器(PA)、或用於低噪聲放大器(LNA)。在一些實施例中，FBAR結構的壓電元件可能是磊晶AlN或諸如氧化鋅(ZnO)或鋯鈦酸鉛(PZT)的任何其他適當的磊晶壓電材料、或諸如氮化鎵(GaN)、氮化銦(InN)、或其他III-N材料的其他III-V化合物，如根據本揭露將顯而易見的。如本文各種使用，III-V化合物/材料包括至少一III族元素(例如，鋁、鎵、 銦、硼、鉈)和至少一V族元素(例如，氮、磷、砷、銻、鉍)。在一些實施例中，III族元素氮化物(III-N)化合物/材料可能特別適合於FBAR壓電元件，這是由於III-N材料具有高帶隙和其他期望的性質。如本文各種使用，III-N材料包括一或多個III族材料(例如，鋁、鎵、及/或銦)與氮的化合物。因此，如本文中各種使用的III-N材料/化合物包括但不限於GaN、InN、AlN、AlInN、AlGaN、InGaN、和AlInGaN。在一些實施例中，使用沉積在基板上、選擇性地被蝕刻和填充之壓電材料，導致在公共基板上產生多重諧振器厚度的能力，如將根據本揭露進一步認識到的。為此，取決於所提供的各種壓電III-V族材料厚度，可使用單個基板來具有極其不同的諧振頻率。此外，在一些實施例中，定義至少兩個諧振器裝置，包括基板上方的一個諧振器裝置和第一諧振器裝置上方的第二諧振器裝置。此外，在一些實施例中，定義至少三個諧振器裝置，包括基板上方的一個諧振器裝置、第一諧振器裝置上方的第二諧振器裝置、及第二諧振器裝置上方的第三諧振器裝置。
使用諸如掃描/透射電子顯微鏡(SEM/TEM)、組成映射、X射線晶體學或衍射(XRD)、二次離子質譜(SIMS)、飛行時間SIMS(ToF-SIMS)、原子探針成像、局部電極原子探針(LEAP)技術、3D斷層掃描、高解析度物理或化學分析等工具，可偵測本文提供之技術和結構的使用，這裡列舉一些適當的示範分析工具。特別地 ，這樣的工具可能指示配置有包括如本文各種描述之磊晶壓電膜之FBAR結構的結構或裝置。例如，在一些實施例中，可能在FBAR結構的頂部電極和底部電極之間偵測磊晶AlN壓電膜。在一些此類實施例中，FBAR壓電層的厚度及/或膜品質可能指示已經使用了本文中各種描述的技術。例如，使用本文中各種描述的技術可導致包括具有多重厚度之壓電膜(例如，磊晶AlN)的FBAR，每個厚度小於例如1微米、或小於500nm、或小於200nm、或小於100nm、或小於50nm、或小於25nm，或根據本揭露將顯而易見的一些其他適當的最大厚度。為此，請注意，厚度可根據要過濾的期望頻率範圍來設定。因此，可使用本文中各種描述的技術來形成更高品質的FBAR結構，並由此形成更高品質的RF濾波器，其能夠在相同的基板或預製的基板結構上具有多於一個的諧振頻率。根據本揭露，許多益處、配置、和變化將是顯而易見的。
架構和方法
第1-8圖繪示根據本揭露之實施例之定義FBAR裝置的示範積體電路結構，FBAR裝置包括在第二諧振器結構上方的第一諧振器結構並在公共基板上方具有至少兩個不同的諧振器厚度。在一些實施例中，用於形成具有壓電堆疊之FBAR結構的技術包括首先在基板上沉積種子層，磊晶地沉積第一多層堆疊。多層堆疊包括第一犧牲層和第二犧牲層，並選擇性地蝕刻第一犧牲層，然後用壓 電材料填充其中，並選擇性地蝕刻第二犧牲層以將壓電層懸浮在基板上方。在一些這樣的實施例中，壓電材料可包括在IV族材料基板(例如，矽(Si)、碳化矽(SiC)、鍺(Ge)、或SiGe基板)、藍寶石基板、或任何其他適當的材料基板上磊晶生長的各種III-V族材料。例如，在一個特定實施例中，III-V材料可能包括AlN。在另一具體實例中，三個多層堆疊被沉積在一個種子層上，並且每個堆疊的第二犧牲層具有與其他層不同的諧振頻率以定義諧振頻率厚度。如將理解的，在此對磊晶層的引用是指此層為單晶體(有時稱為單晶)。這樣的單晶層不同於例如非晶或多晶層。
第1圖繪示根據本揭露之實施例之包括基板並具有沉積在其上之種子層的示範積體電路結構。如所示，氮化鋁(AlN)種子層110沉積在基板100上。種子層110可具有200至400奈米(nm)的近似厚度(T1)。基板可以是適當的IV族基板，例如Si(111)、Si(110)或Si(100)。沉積可藉由任何適當的磊晶技術，例如金屬有機化學氣相沉積(MOCVD)、化學氣相沉積(CVD)或分子束磊晶(MBE)來進行。
第2圖繪示根據本揭露之實施例之在種子層上沉積第一多層磊晶堆疊之後的示範積體電路結構。在AlN層110上沉積第一犧牲層210，在第一犧牲層210上沉積金屬層212，在金屬層212上沉積第二犧牲層214，並在第二犧牲層214上沉積金屬層216，其共同構成第一多層堆疊 220。可根據諸如MOCVD、CVD、或MBE的任何適當磊晶技術將多層堆疊沉積在種子層210上。多層磊晶堆疊220包括第一犧牲層210，其可以是多晶矽或氧化矽(SiO2)，但是也可實作其他基於IV族的半導體材料。第一犧牲層具有大約300nm的厚度。如根據本揭露將理解，隨後移除第一犧牲層210以提供從基板釋放諧振器結構的空腔。多層堆疊220還包括沉積在第一犧牲層210上的金屬層212。金屬層212具有大約100nm-500nm的厚度。如根據本揭露將理解，金屬層212變成用於第一諧振器結構的底部金屬接點。多層堆疊220還包括例如可以是例如氮化矽(SiN)或另一IV-V族半導體材料的第二犧牲層214。第二犧牲層214之後被移除並用壓電材料填充以定義第一諧振器結構，如根據本揭露將理解的。如根據本揭露將理解的，第二犧牲層214的厚度(T2)可基於特定諧振器結構的期望諧振頻率來選擇。通常，第二犧牲層的厚度將由所需諧振器頻率決定。多層堆疊220還包括沉積在第二犧牲層214上的金屬層216。實施例中的金屬層216具有大約100到200nm的厚度，並可以是任何適當的金屬接點，例如鉬或鎢。如根據本揭露將理解，金屬層216變成用於第一諧振器結構的頂部金屬接點。
多層堆疊220可重複多達「n」次，其中「n」是具有不同頻率所需之諧振器的數量。第3圖繪示根據本揭露之實施例之具有三個不同的諧振器裝置和由最初在基板上沉積三個多層堆疊提供之三個不同諧振頻率的示範實 施例。
第3圖繪示根據本揭露之實施例之在第一多層磊晶堆疊上沉積第二多層磊晶堆疊和第三多層磊晶堆疊之後的示範積體電路結構。多層堆疊310包括第三犧性層312、沉積在第三犧牲層312上的金屬層314、沉積在金屬層314上的第四犧牲層316、及沉積在第四犧牲層316上的金屬層318。注意第四犧牲層316之後被移除並用壓電層填充，以在相同基板110上方定義第二諧振器結構，如根據本揭露將理解。而且，金屬層318、314分別成為用於第二諧振器結構的頂部和底部電極。多層堆疊320包括第五犧牲層322、沉積在第五犧牲層322上的金屬層324、沉積在金屬層324上的第六犧牲層326、及沉積在第六犧牲層326上的金屬層328。注意，第六犧牲層326之後被移除並用壓電層填充，以在相同基板110上方定義第三諧振器結構，如根據本揭露將理解。金屬層328、324分別成為用於第三諧振器結構的頂部和底部電極。如將理解，金屬層314、318、324、328可以是鉬或鎢或另一金屬。
第4圖繪示根據本揭露之實施例之在多層堆疊的中心部分中形成深溝槽之後的示範積體電路結構。例如藉由進行乾蝕刻，在多層堆疊220、310、320的中心部分中形成深溝槽410。深溝槽410向下延伸以露出種子層(AlN層110)。深溝槽410可具有大約500奈米(nm)至5微米(μm)的寬度。在一些實施例中，在蝕刻深溝槽之前，可將第4圖中未示出之HM的保護塗層施加到頂部金屬 層328。
第5圖繪示根據本揭露之實施例之在每個多層堆疊的第二犧牲層已被移除之後的示範積體電路結構。如所示，第二犧牲層214、第四犧牲層316和第六犧牲層326已經被移除，留下空腔510、512、514、516、518和520。注意，每個空腔具有預定的厚度，其大致等於在犧牲層被移除之前的厚度(例如犧牲層214的厚度T2)。犧牲層(即，層214、316和326)可相對於其他層被選擇性地蝕刻掉。例如，可使用熱磷酸的濕蝕刻化學以選擇性地蝕刻犧牲層(例如，當犧牲層是SiN時)，熱磷酸選擇性地在Si或SiO2和Mo或W上蝕刻SiN。
第6圖繪示根據本揭露之實施例之在已經沉積III-V族半導體材料以填充在第二犧牲層已被移除之後剩餘的空腔中之後的示範積體電路結構，從而形成第一壓電層、第二壓電層及第三壓電層。如所示，空腔510、512、514、516、518和520現在已經用壓電材料填充以在空腔510、512中定義第一壓電層610，在空腔514、516中定義第二壓電層612以及在空腔518、520中定義第三壓電層614。還要注意，根據本揭露之實施例，在溝槽中也形成骨架620，由此將第一壓電層610、第二壓電層612和第三壓電層614互連到種子層110。如根據本揭露將理解，壓電材料可以是氮化鋁(AlN)或藉由CVD或類似的磊晶沉積技術沉積的任何其他適當的III-V族半導體材料。第一壓電層610、第二壓電層612、第三壓電層614和骨架層620可由 相同的III-V族半導體材料(如AlN)構成。注意，由於空腔510、512具有定義的厚度，所以第一壓電層610也具有相同的定義厚度，同樣由於空腔514、516具有定義的第二厚度，所以第二壓電層也具有相同定義的第二厚度，且也由於空腔518、520具有定義的第三厚度，因此第三壓電層也具有相同定義的第三厚度。以這種方式，可在同一基板上提供三個(或更多)不同的諧振器結構，每個具有不同厚度的壓電層，每個壓電層具有頂部和底部金屬接點，且因此每個諧振器結構具有其自己的諧振頻率。
第7圖繪示根據本揭露之實施例之在每個多層堆疊的第一犧牲層已被移除之後的示範積體電路結構，從而定義三個單獨的諧振器，每個諧振器具有不同的諧振頻率。如所示，第一犧牲層210、第二犧牲層312、和第五犧牲層322全部被移除以提供諧振器的堆疊陣列，每個諧振器具有其自己不同的諧振頻率。注意，在第一犧牲層210所在處有空腔710、712，其將第一諧振器結構730懸浮在基板100上方。還要注意在第二犧牲層312所在處有空腔714、716，其將第二諧振器結構740懸浮在基板100上方並在第一諧振器結構730上方。另外注意到，在第三犧性層322所在處形成有空腔718、720，其將第三諧振器結構750懸浮在基板100上方，以及在第一諧振器結構730和第二諧振器結構740上方。具有最薄壓電層的第一諧振器結構730將通常具有最高的操作頻率，而具有最厚壓電層的第三諧振器結構750將具有最低的操作頻率。根據本揭露將理 解，根據本揭露的教示，藉由在基板的種子層上沉積N個多層堆疊可在同一基板上形成任意數量「N」個諧振器裝置，以實現N個諧振器裝置。
第8圖繪示根據本揭露之實施例之在諧振器結構上進行階梯圖案化之後之第7圖之堆疊積體電路結構的三維視圖。如所示，根據本揭露的實施例，AlN 110的種子層具有沉積在其中之諧振器裝置的堆疊結構。第一諧振器結構包括金屬層212、第一壓電層610、和金屬層216，如所示地在階梯圖案化之後堆疊在種子層110上。第二諧振器結構包括金屬層314、第二壓電層612和金屬層318，如所示堆疊在第一諧振器結構上。根據示範實施例，最薄層可伸出最多，使得每個頂部上的金屬層可單獨地在梯形中接觸。
第9圖繪示根據本揭露之實施例之梯形濾波器配置中之諧振結構的示意圖。如將理解的，根據梯形濾波器配置，第8圖的堆疊結構可在每個層級互連，以實現期望的RF濾波器特性。在層級1上相同頻率和厚度的多重諧振器可以梯形或格子形狀互連以形成RF濾波器。類似地，層級2上相同頻率和厚度的多重諧振器可以梯形或格子形狀互連以形成RF濾波器。藉此，我們可得到以不同頻率操作的堆疊RF濾波器。
第10圖繪示根據本揭露之示範實施例之用於形成根據第1-8圖之積體電路的方法。在1010，根據本揭露之實施例將種子層沉積在基板上。種子層可包含AlN並 可沉積在諸如Si(111)、Si(110)或Si(100)的Si基板上。例如參考第1圖，其顯示其上沉積有AlN之種子層的基板。
在1012，根據本揭露之實施例，在種子層上沉積一或多個多層堆疊。每個多層堆疊可包括第一犧牲層、沉積在第一犧牲層上的第一金屬層、沉積在第一金屬層上的第二犧牲層、及沉積在第二犧牲層上的第二金屬層。例如參考第2圖，其顯示沉積在基板和種子層上的單個多層堆疊(220)，以及第3圖顯示沉積在基板和種子層上的三個多層堆疊(220、310、320)。注意，每個多層堆疊包括第二犧牲層，其厚度可大於其下面之堆疊的厚度。以這種方式，最下面的犧牲層(例如，第2和3圖中的第二犧牲層214)具有最小的厚度，且最上面的犧牲層具有最大的厚度(例如，第3圖中的第六犧牲層326)，使得可在同一基板上提供不同厚度的諧振器結構。
在1014，根據本揭露之實施例，在多層堆疊中形成深溝槽以顯露種子層。深溝槽可藉由乾蝕刻的組合以移除每個多層疊層的中心部分來形成。根據本揭露之實施例，參考例如第4圖，顯示在多層堆疊中形成深溝槽之後的示範積體電路結構。根據本揭露之實施例，在深溝槽形成之後，在1016，移除第一犧牲層。第一犧牲層可根據選擇性的濕刻蝕技術(例如使用熱磷酸)來移除，其可相對於其他層選擇性地刻蝕犧牲層，例如相對於Si、SiO2、Mo或W選擇性地刻蝕SiN。以這種方式，只有第一犧性層 從多層堆疊中移除。例如，參考第5圖，顯示在第一犧牲層已經被移除之後的示範積體電路結構。
在1018，將壓電III-V族半導體材料沉積在藉由移除第一犧牲層而形成的空腔中。例如，參考第6圖，顯示形成在第二犧牲層之空腔中的第一壓電層610、第二壓電層612和第三壓電層614。還要注意，骨架層620在溝槽中形成並將第一壓電層610、第二壓電層612和第三壓電層614互連到下面的種子層110。III-V族半導體材料可以例如是AlN。
在1020，根據示範實施例，移除第二犧牲層，從而釋放單獨的濾波器。可根據任何適當的技術移除第二犧牲層，例如使用氫氟酸或含有氫氟酸之NH4OH的濕蝕刻。移除第二犧牲層提供具有三個不同諧振器結構的結構，每個諧振器結構懸浮在公共基板上方。例如參考第7圖，其顯示示範積體電路結構，其具有在基板上方釋放的第一諧振器裝置、在基板上方和第一諧振器裝置上方釋放的第二諧振器裝置、及在基板上方和在第一諧振器裝置上方和也在第二諧振器裝置上方釋放的第三諧振器裝置。
一旦單獨的諧振器結構已經形成，則在1022，根據本揭露之實施例，可進行諸如階梯圖案化的圖案化以存取諧振器的每個層級。根據示範實施例，參考例如第8圖，其繪示已經進行階梯圖案化之後的三維示範積體電路結構。每個諧振器裝置例如以階梯配置來圖案化，使得最底(最薄)壓電層突出最遠，並且最頂(最厚)壓 電層突出最少。各個金屬和偏振層可以適當的濾波器配置(例如第9圖所示的梯形濾波器)被存取和接觸。因此，可提供在同一基板上具有多重頻率的FBAR。
示範系統
第11圖繪示根據示範實施例之以使用本文所揭露之技術形成的積體電路結構或裝置實作的計算系統1100。如可看出，計算系統1100容納主機板1102。主機板1102可能包括一些元件，包括但不限於處理器1104和至少一個通訊晶片1106，其每個可以實體地和電性地耦接至主機板1102，或以其他方式積體在其中。應當理解，主機板1102可能是例如任何印刷電路板，無論是主板、安裝在主板上的子板、還是系統1100的唯一板等等。
依據其應用，計算系統1100可能包括可能是或不是實體且電性耦接至主機板1102的一或多個其他元件。這些其他元件包括，但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、照相機、及大容量儲存裝置(如硬碟機、光碟(CD)、數位化多功能光碟(DVD)、等等)。包括在計算系統1100中的任何元件可能包括根據示範實施例使用所揭露之技術形 成的一或多個積體電路結構或裝置。在一些實施例中，可將多個功能積體到一或多個晶片中(例如，注意通訊晶片1106可以是處理器1104的一部分或者積體到處理器1104中)。
通訊晶片1106啟動無線通訊來傳輸資料至計算系統1100且從計算系統1100傳輸資料。「無線」之詞及其衍生詞可能用以說明可能藉由使用透過非固態媒體之調變的電磁輻射來傳遞資料之電路、裝置、系統、方法、技術、通訊通道、等等。詞並不意味著相關裝置不包含任何線路，雖然在一些實施例中它們可能不包含。通訊晶片1106可能實作一些無線標準或協定，包括但不限於WiFi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物之任一者、以及指定為3G、4G、5G及以上的任何其他無線協定。計算系統1100可能包括複數個通訊晶片1106。例如，第一通訊晶片1106可能專用於如WiFi和藍芽之較短範圍的無線通訊，且第二通訊晶片1106可能專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長範圍的無線通訊。在一些實施例中，通訊晶片1106可能包括如本文中各種描述的一或多個FBAR結構(例如，包括相對薄之磊晶AlN壓電元件的FBAR)，並且這樣的FBAR結構可能被包括在一或多個RF濾波器中。此外，這樣的RF濾波器可 能被配置為高頻濾波器(例如，在大於1、2、3、4、或5GHz下操作)。此外，這樣的RF濾波器可能被包括在計算系統1100的RF前端中，並且它們可能被用於例如5G無線標準或協定。
計算系統1100的處理器1104包括封裝在處理器1104內的積體電路晶粒。在一些實施例中，處理器的積體電路晶粒包括使用如本文中各種描述之使用所揭露之技術形成的一或多個積體電路結構或裝置來實作的板載電路。「處理器」之詞可能指任何裝置或部分之處理例如來自暫存器及/或記憶體的電子資料以將此電子資料轉換成可能儲存在暫存器及/或記憶體中之其他電子資料的裝置。
通訊晶片1106也可能包括封裝在通訊晶片1106內的積體電路晶粒。依照一些這樣的示範實施例，通訊晶片的積體電路晶粒包括使用如本文中各種描述的所揭露之技術形成的一或多個積體電路結構或裝置。如根據本揭露將理解的，注意多標準無線能力可能直接積體到處理器1104中(例如，其中任何晶片1106的功能被積體到處理器1104中，而不是具有單獨的通訊晶片)。還要注意，處理器1104可能是具有這種無線能力的晶片組。簡而言之，可使用任何數量的處理器1104及/或通訊晶片1106。同樣，任何一個晶片或晶片組可具有積體在其中的多個功能。
在各種實作中，計算裝置1100可能是膝上型 電腦、小筆電、筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、纖薄型行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描機、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位攝影機、或處理資料或採用如本文中各種所述之使用所揭露之技術形成的一或多個積體電路結構或裝置的任何其他電子裝置。
進一步示範實施例
以下實例涉及進一步實施例，從其中將可明顯看出許多排列和配置。
實例1是一種積體電路諧振器裝置，包含：基板；在基板上的第一諧振器結構，第一諧振器結構包括第一壓電層，其在第一底部金屬接點上，第一壓電層具有第一厚度，及第一頂部金屬接點，其在第一壓電層上；及第二諧振器結構，其在第一諧振器結構上，第一諧振器結構包括第二壓電層，其在第二底部金屬接點上，第二壓電層具有與第一壓電層之第一厚度不同的第二厚度，及第二頂部金屬接點，其在第二壓電層上；其中第一壓電層和第二壓電層由III-V族單晶半導體材料構成。
實例2包括實例1的主題，其中第一壓電層和第二壓電層由包括氮化鋁(AlN)和氮化鋁鈧(AlScN)之至少一者的相同III-V族單晶半導體材料構成。
實例3包括實例1-2之任一者的主題，更包含 將基板與第一諧振器結構和第二諧振器結構互連之III-V族半導體材料的骨架層。
實例4包括實例3的主題，其中第一壓電層、第二壓電層、和骨架層由相同的III-V族單晶半導體材料構成。
實例5包括實例1-4之任一者的主題，更包含在第二諧振器結構上的第三諧振器結構，第三諧振器結構包括在第三底部金屬接點上的第三壓電層以及在第三壓電層上的第三頂部金屬接點。
實例6包括實例5的主題，其中第三壓電層具有與第一厚度和第二厚度不同的第三厚度。
實例7包括實例1-6之任一者的主題，其中第一底部金屬接點和第二底部金屬接點由相同的金屬構成。
實例8包括實例1-7之任一者的主題，其中第一底部金屬接點和第二底部金屬接點由鎢(W)和鉬(Mo)之至少一者構成。
實例9包括實例1-8之任一者的主題，其中基板包含矽(111)、矽(110)和矽(100)之至少一者。
實例10包括實例1-9之任一者的主題，更包含種子層，其在基板上，具有與第一壓電層和第二壓電層相同的III-V族半導體材料。
實例11包括實例1-10之任一者的主題，其中第一諧振器結構具有第一諧振頻率，且第二諧振器結構具有與第一諧振頻率不同的第二諧振頻率。
實例12包括一種射頻(RF)通訊積體電路裝置，包括實例1-11之任一項的積體電路諧振器裝置。
實例13包括一種積體電路諧振器裝置，包含：基板；第一諧振器結構，其在基板上並且包含懸浮在基板上的第一磊晶III-V族半導體材料層並具有第一頂部和底部金屬接點，第一諧振器結構具有第一諧振頻率；第二諧振器結構，在第一諧振器結構上並且包含第二磊晶III-V族半導體材料層並具有第二頂部和底部金屬接點，第二諧振器結構具有第二諧振頻率；及磊晶III-V半導體材料的骨架層，其互連第一諧振器結構和第二諧振器結構。
實例14包括實例13的主題，其中第一磊晶III-V族半導體材料層和第二磊晶III-V族半導體材料層由III-V族單晶半導體材料構成。
實例15包括實例13-14之任一者的主題，其中第一磊晶III-V族半導體材料層和第二磊晶III-V族半導體材料層由相同的III-V族單晶半導體材料組成，III-V族單晶半導體材料包括鋁、氮、及鈧之至少一者。
實例16包括實例13-15之任一者的主題，其中骨架層將第一和第二諧振器互連至第二諧振器結構上方的第三諧振器結構。
實例17包括實例13-16之任一者的主題，其中第一磊晶III-V族半導體材料層、第二磊晶III-V族半導體材料層、及骨架層由相同的III-V族單晶半導體材料構成。
實例18包括實例13-17之任一者的主題，更包 含在第二諧振器結構上的第三諧振器結構，第三諧振器結構包括在第三底部金屬接點上的第三磊晶III-V族半導體材料層和在第三磊晶III-V族半導體材料層上的第三頂部金屬接點。
實例19包括實例18的主題，其中第三磊晶III-V族半導體材料層具有與第一磊晶III-V族半導體材料層之第一厚度和第二磊晶III-V族半導體材料層之第二厚度不同的第三厚度。
實例20包括實例13-19之任一者的主題，其中第一頂部和底部金屬接點以及第二頂部和底部金屬接點由相同的金屬組成。
實例21包括實例20的主題，其中第一頂部和底部金屬接點和第二頂部和底部金屬接點由鎢(W)和鉬(Mo)之至少一者構成。
實例22包括實例13-21之任一者的主題，其中基板包含矽(111)、矽(110)和矽(100)之至少一者。
實例23包括實例13-22之任一者的主題，更包含種子層，其在基板上，具有與第一磊晶III-V族半導體材料層和第二磊晶III-V族半導體材料層相同的III-V族半導體材料。
實例24包括實例13-23之任一者的主題，其中第二諧振頻率不同於第一諧振頻率。
實例25包括一種射頻(RF)通訊積體電路裝 置，包含實例13-24之任一項的裝置。
實例26是一種形成諧振器裝置的方法，方法包含：將第一III-V族半導體材料的種子層沉積在基板上；在種子層上或上方沉積一或多個多層堆疊，每個多層堆疊包括第一犧牲層、第一犧牲層上的第一金屬層、第一金屬層上的第二犧牲層、及第二犧牲層上的第二金屬層；在一或多個多層堆疊的中心部分中形成溝槽以露出種子層；移除一或多個多層堆疊的第二犧牲層以形成一或多個空腔；沉積第二III-V族半導體材料的壓電層以填充一或多個空腔；及移除一或多個多層堆疊的第一犧牲層。
實例27包括實例26的主題，更包含圖案化一或多個多層堆疊以接觸每個多層堆疊的各個金屬和偏振層。
實例28包括實例26-27之任一者的主題，其中形成溝槽包含乾蝕刻穿過一或多個多層堆疊的中心部分。
實例29包括實例26-28之任一者的主題，其中移除第二犧牲層包含選擇性地濕蝕刻第二犧牲層。
實例30包括實例29的主題，其中使用熱磷酸以選擇性地濕蝕刻第二犧牲層。
實例31包括實例26-30之任一者的主題，其中移除第一犧牲層包含選擇性地濕蝕刻第一犧牲層。
實例32包括實例26-31之任一者的主題，其中沉積壓電層包含實作化學氣相沉積(CVD)技術。
實例33包括實例26-32之任一者的主題，其中 第一犧牲層包含Si或SiO2，且其中第二犧牲層包含氮化矽(SiN)。
實例34包括實例26-33之任一者的主題，其中使用原子層沉積(ALD)進行沉積第一金屬層和第二金屬層。
已經出於說明和描述的目的呈現了示範實施例的上述描述。這並不旨在窮盡或將本揭露限制為所揭露的精確形式。根據本揭露，許多修改和變化是可能的。意圖是本揭露的範圍不受此詳細說明限制，而是由所附的申請專利範圍限制。主張本申請優先權之未來提交的申請可能以不同的方式主張所揭露的主題，並且通常可能包括如本文中各種揭露或以其他方式示範之一或多個限制的任何集合。

Claims (25)

  1. 一種積體電路諧振器裝置，包含：一基板；一第一諧振器結構，其在該基板上方，該第一諧振器結構包括一第一壓電層，其在一第一底部金屬接點上，該第一壓電層具有一第一厚度，及一第一頂部金屬接點，其在該第一壓電層上；及一第二諧振器結構，其在該第一諧振器結構上方，該第一諧振器結構包括一第二壓電層，其在一第二底部金屬接點上，該第二壓電層具有與該第一壓電層之該第一厚度不同的一第二厚度，及一第二頂部金屬接點，其在該第二壓電層上；其中該第一壓電層和該第二壓電層由III-V族單晶半導體材料構成。
  2. 如申請專利範圍第1項所述之裝置，更包含將該基板與該第一諧振器結構和該第二諧振器結構互連之III-V族半導體材料的一骨架層。
  3. 如申請專利範圍第1項所述之裝置，更包含在該第二諧振器結構上方的一第三諧振器結構，該第三諧振器結構 包括在一第三底部金屬接點上的一第三壓電層和在該第三壓電層上的一第三頂部金屬接點。
  4. 如申請專利範圍第3項所述之裝置，其中該第三壓電層具有與該第一厚度和該第二厚度不同的一第三厚度。
  5. 如申請專利範圍第1項所述之裝置，其中該第一底部金屬接點和該第二底部金屬接點由相同的金屬構成。
  6. 如申請專利範圍第1項所述之裝置，其中該基板包含矽(111)、矽(110)和矽(100)之至少一者。
  7. 如申請專利範圍第1項所述之裝置，更包含一種子層，其在該基板上，具有與該第一壓電層和該第二壓電層相同的III-V族半導體材料。
  8. 如申請專利範圍第1項所述之裝置，其中該第一諧振器結構具有一第一諧振頻率，且該第二諧振器結構具有與該第一諧振頻率不同的一第二諧振頻率。
  9. 一種射頻(RF)通訊積體電路裝置，包含如申請專利範圍第1-8項之任一項所述的積體電路諧振器裝置。
  10. 一種積體電路諧振器裝置，包含： 一基板；一第一諧振器結構，其在該基板上並且包含懸浮在該基板上方的一第一磊晶III-V族半導體材料層並具有第一頂部和底部金屬接點，該第一諧振器結構具有一第一諧振頻率；一第二諧振器結構，其在該第一諧振器結構上方並且包含一第二磊晶III-V族半導體材料層並具有第二頂部和底部金屬接點，該第二諧振器結構具有一第二諧振頻率；及磊晶III-V半導體材料的一骨架層，其互連該第一諧振器結構和該第二諧振器結構。
  11. 如申請專利範圍第10項所述之裝置，其中該第一磊晶III-V族半導體材料層和該第二磊晶III-V族半導體材料層由III-V族單晶半導體材料構成。
  12. 如申請專利範圍第10項所述之裝置，其中該第一磊晶III-V族半導體材料層和該第二磊晶III-V族半導體材料層由相同的III-V族單晶半導體材料組成，該III-V族單晶半導體材料包括鋁、氮、及鈧之至少一者。
  13. 如申請專利範圍第10項所述之裝置，更包含在該第二諧振器結構上的一第三諧振器結構，該第三諧振器結構包括在一第三底部金屬接點上的一第三磊晶III-V族半導體材料層和在該第三磊晶III-V族半導體材料層上的一第三頂部 金屬接點。
  14. 如申請專利範圍第13項所述之裝置，其中該第三磊晶III-V族半導體材料層具有與該第一磊晶III-V族半導體材料層之一第一厚度和該第二磊晶III-V族半導體材料層之一第二厚度不同的一第三厚度。
  15. 如申請專利範圍第10項所述之裝置，其中該第一頂部和底部金屬接點以及該第二頂部和底部金屬接點由相同的金屬組成。
  16. 如申請專利範圍第10項所述之裝置，其中該第二諧振頻率不同於該第一諧振頻率。
  17. 一種形成一諧振器裝置的方法，該方法包含：將一第一III-V族半導體材料的一種子層沉積在一基板上；在該種子層上或上方沉積一或多個多層堆疊，每個多層堆疊包括一第一犧牲層、該第一犧牲層上方的一第一金屬層、該第一金屬層上方的一第二犧牲層、及該第二犧牲層上方的一第二金屬層；在該一或多個多層堆疊的一中心部分中形成一溝槽以露出該種子層；移除該一或多個多層堆疊的該第二犧牲層以形成一或 多個空腔；沉積一第二III-V族半導體材料的一壓電層以填充該一或多個空腔；及移除該一或多個多層堆疊的該第一犧牲層。
  18. 如申請專利範圍第17項所述之方法，更包含圖案化該一或多個多層堆疊以接觸每個多層堆疊的各個金屬和偏振層。
  19. 如申請專利範圍第17項所述之方法，其中形成該溝槽包含乾蝕刻穿過該一或多個多層堆疊的該中心部分。
  20. 如申請專利範圍第17項所述之方法，其中移除該第二犧牲層包含選擇性地濕蝕刻該第二犧牲層。
  21. 如申請專利範圍第20項所述之方法，其中使用熱磷酸以選擇性地濕蝕刻該第二犧牲層。
  22. 如申請專利範圍第17項所述之方法，其中移除該第一犧牲層包含選擇性地濕蝕刻該第一犧牲層。
  23. 如申請專利範圍第17項所述之方法，其中沉積該壓電層包含實作一化學氣相沉積(CVD)技術。
  24. 如申請專利範圍第17項所述之方法，其中該第一犧牲層包含Si或SiO 2，且其中該第二犧牲層包含氮化矽(SiN)。
  25. 如申請專利範圍第17項所述之方法，其中使用原子層沉積(ALD)進行沉積該第一金屬層和該第二金屬層。
TW106127486A 2016-09-30 2017-08-14 具有堆疊在相同基板上之多重磊晶層之ｆｂａｒ裝置 TW201814899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2016/054696 WO2018063297A1 (en) 2016-09-30 2016-09-30 Fbar devices having multiple epitaxial layers stacked on a same substrate
??PCT/US16/54696 2016-09-30

Publications (1)

Publication Number Publication Date
TW201814899A true TW201814899A (zh) 2018-04-16

Family

ID=61762820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127486A TW201814899A (zh) 2016-09-30 2017-08-14 具有堆疊在相同基板上之多重磊晶層之ｆｂａｒ裝置

Country Status (3)

Country Link
US (1) US11616488B2 (zh)
TW (1) TW201814899A (zh)
WO (1) WO2018063297A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451213B2 (en) * 2016-03-11 2022-09-20 Akoustis, Inc. 5G n79 Wi-Fi acoustic triplexer circuit
US11476825B2 (en) * 2016-03-11 2022-10-18 Akoustis, Inc. 5.5 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US10979023B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.9 GHz c-V2X and DSRC acoustic wave resonator RF filter circuit
US10979026B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.5 GHz Wi-fi 5G coexistence acoustic wave resonator RF filter circuit
US10979024B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US11418169B2 (en) * 2016-03-11 2022-08-16 Akoustis, Inc. 5G n41 2.6 GHz band acoustic wave resonator RF filter circuit
US10979025B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5G band n79 acoustic wave resonator RF filter circuit
US10979022B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10985732B2 (en) * 2016-03-11 2021-04-20 Akoustis, Inc. 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11616488B2 (en) 2016-09-30 2023-03-28 Intel Corporation FBAR devices having multiple epitaxial layers stacked on a same substrate
CN110855264A (zh) * 2019-12-06 2020-02-28 北京汉天下微电子有限公司 谐振器封装结构及其制造方法
CN113140668B (zh) * 2020-01-19 2024-05-28 北京小米移动软件有限公司 压电组件及制作方法、屏幕部件和移动终端
CN113140669B (zh) * 2020-01-19 2024-05-24 北京小米移动软件有限公司 压电组件及制作方法、屏幕部件和移动终端
EP4099564A4 (en) * 2020-04-20 2023-08-30 Suzhou Huntersun Electronics Co., Ltd. VOLUME WAVE RESONATOR AND MANUFACTURING METHOD THEREOF
CN114421909B (zh) * 2021-12-07 2025-08-15 浙江大学杭州国际科创中心 优化fbar空腔平坦化缺陷的方法及空腔型fbar和应用
US12334906B2 (en) * 2021-12-30 2025-06-17 Raytheon Company Multi-layer resonator assembly and method for fabricating same
US20230357000A1 (en) * 2022-05-03 2023-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-Aligned Acoustic Hole Formation in Piezoelectrical MEMS Microphone

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749863Y2 (ja) * 1989-02-14 1995-11-13 日本特殊陶業株式会社 梯子型電気濾波器
JPH0522073A (ja) * 1991-07-10 1993-01-29 Ngk Spark Plug Co Ltd 梯子型電気濾波器
DE10319554B4 (de) * 2003-04-30 2018-05-09 Snaptrack, Inc. Mit akustischen Volumenwellen arbeitendes Bauelement mit gekoppelten Resonatoren
US7038559B2 (en) * 2004-02-23 2006-05-02 Ruby Richard C Vertically separated acoustic filters and resonators
US7436269B2 (en) * 2005-04-18 2008-10-14 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators and method of making the same
US7737807B2 (en) 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
KR100718095B1 (ko) * 2005-12-19 2007-05-16 삼성전자주식회사 결합 공진 필터 및 그 제작 방법
US7612636B2 (en) * 2006-01-30 2009-11-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Impedance transforming bulk acoustic wave baluns
JP2008172711A (ja) * 2007-01-15 2008-07-24 Hitachi Media Electoronics Co Ltd 薄膜バルク弾性波共振器およびフィルタおよびそれを用いた高周波モジュール
US8018303B2 (en) * 2007-10-12 2011-09-13 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic wave device
US7855618B2 (en) * 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US20110304412A1 (en) * 2010-06-10 2011-12-15 Hao Zhang Acoustic Wave Resonators and Methods of Manufacturing Same
TWI430569B (zh) * 2010-10-11 2014-03-11 Richwave Technology Corp 體聲波共振元件與體聲波濾波器與製作體聲波共振元件的方法
US9154112B2 (en) * 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US8575820B2 (en) * 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US8872604B2 (en) * 2011-05-05 2014-10-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Double film bulk acoustic resonators with electrode layer and piezo-electric layer thicknesses providing improved quality factor
US9917568B2 (en) * 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
US11616488B2 (en) 2016-09-30 2023-03-28 Intel Corporation FBAR devices having multiple epitaxial layers stacked on a same substrate

Also Published As

Publication number Publication date
US20190229705A1 (en) 2019-07-25
WO2018063297A1 (en) 2018-04-05
US11616488B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
TW201814899A (zh) 具有堆疊在相同基板上之多重磊晶層之ｆｂａｒ裝置
TWI733881B (zh) 具有二維電子氣體（２ｄｅｇ）底部電極的單翻轉式諧振器裝置
US11323092B2 (en) Film bulk acoustic resonator (FBAR) devices for high frequency RF filters
TWI723079B (zh) 積體射頻（ｒｆ）前端結構
TWI682498B (zh) 用於致能深寬比捕獲（ＡＲＴ）溝槽中的III-V閘極全環繞（ＧＡＡ）的ＩｎＧａＡｓ磊晶結構及溼蝕刻製程
TW201822353A (zh) 用於高頻射頻濾波器的薄膜體聲波共振器（ｆｂａｒ）裝置
TWI724050B (zh) 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法
US10457548B2 (en) Integrating MEMS structures with interconnects and vias
US11043627B2 (en) Techniques for monolithic co-integration of thin-film bulk acoustic resonator devices and III-N semiconductor transistor devices
TW201824742A (zh) 具有二維電子氣體底部電極的膜體聲波共振器（ｆｂａｒ）裝置
TW201826702A (zh) 具有磊晶層的薄膜體聲波共振器（ｆｂａｒ）射頻（ｒｆ）濾波器
US11671075B2 (en) Film bulk acoustic resonator (FBAR) devices for high frequency RF filters
TW201834278A (zh) 包含高度結晶金屬氮化物膜的ｆｂａｒ裝置
TW201816942A (zh) 結晶性ｉｉｉ－ｎ膜的射頻（ｒｆ）濾波器和諧振器
US11005447B2 (en) Microelectronic devices having vertical piezoelectric membranes for integrated RF filters
CN113838854A (zh) 用于集成高密度缩放器件的自对准前端电荷俘获闪存存储单元和电容器设计
CN110571272A (zh) 针对gan rf晶体管中的改进性能的触点形状工程
TW201817005A (zh) 釋放採用可熱成膜之諧振器
CN112151612A (zh) 针对模板应变材料的子鳍泄漏减少