TW201814798A - 半導體結構及其製造方法 - Google Patents

Abstract

一種半導體結構包含一基板，該基板包含一第一表面、與該第一表面對立的一第二表面、以及自該第一表面朝向該第二表面凹陷的一凹部；一傳導層，位於該第一表面上方且位於該凹部內；以及一保護層，位於該第一表面上方且局部覆蓋該傳導層，其中位於該凹部內的該傳導層自該保護層暴露。

Description

半導體結構及其製造方法

本揭露係關於一種包括傳導層的半導體結構，該傳導層位於一基板上方且位於一凹部內，該凹部凹陷至該基板中。

半導體裝置對於許多現代應用而言是重要的。隨著電子技術的進展，半導體裝置的尺寸越來越小，而功能越來越大且整合的電路量越來越多。由於半導體裝置的規模微小化，晶圓級晶片規模封裝(wafer level chip scale packaging，WLCSP)係廣泛用於製造。在此等小半導體裝置內，實施許多製造步驟。 然而，微型化規模的半導體裝置之製造變得越來越複雜。製造半導體裝置的複雜度增加可造成缺陷，例如電互連不良、發生破裂、或元件脫層(delamination)。因此，修飾結構與製造半導體裝置面臨許多挑戰。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的實施例提供一種半導體結構，包括一基板，該基板包含一第一表面、與該第一表面對立的一第二表面、以及自該第一表面朝向該第二表面凹陷的一凹部；一傳導層，位於該第一表面上方且位於該凹部內；以及一保護層，位於該第一表面上方且局部覆蓋該傳導層，其中位於該凹部內的該傳導層自該保護層暴露。 在本揭露的實施例中，該傳導層經配置與該凹部的一側壁共形。 在本揭露的實施例中，自該保護層暴露的該傳導層經配置以接收一互連結構，以及該互連結構為一傳導凸塊、一傳導線、或一傳導柱。 在本揭露的實施例中，該互連結構的至少一部分受到該傳導層與該基板環繞。 在本揭露的實施例中，該半導體結構另包含一傳導結構，該傳導結構位於該基板內且電連接至該傳導層。 在本揭露的實施例中，該傳導結構為一金屬件或一電晶體。 在本揭露的實施例中，該半導體結構另包含一凸塊下金屬(UBM)層於該凹部內，其中該UBM層經配置以接收一互連結構。 在本揭露的實施例中，該基板包含矽、氧化矽、玻璃、陶瓷、或有機材料。 本揭露的實施例另提供一種半導體結構，包括一基板，該基板包含一第一表面、與該第一表面對立的一第二表面、以及自該第一表面朝向該第二表面凹陷的一凹部；一傳導層，位於該第一表面上方；一保護層，位於該第一表面上方且至少局部覆蓋該傳導層；一互連結構，位於該凹部內且電連接至該傳導層。 在本揭露的實施例中，該互連結構的至少一部分受到該基板環繞。 在本揭露的實施例中，該半導體結構另包含一凸塊下金屬(UBM)層於自該保護層暴露的凹部內。 在本揭露的實施例中，該UBM層受到該傳導層與該基板的環繞。 在本揭露的實施例中，該互連結構經由該傳導層而電連接至位於該基板內的一傳導結構。 本揭露的實施例另提供一種半導體結構的製造方法，包含提供一基板；形成一凹部於該基板上方；配置一傳導層於該基板上方；配置一保護層於該基板上方以至少局部覆蓋該傳導層。 在本揭露的實施例中，該傳導層位於該凹部內或與該凹部的一側壁共形。 在本揭露的實施例中，配置該傳導層包含進行電鍍或濺鍍製程。 在本揭露的實施例中，形成該凹部包含配置一圖案化遮罩於該基板上方且移除該基板的一部分而。 在本揭露的實施例中，形成該凹部包含配置圖案化遮罩於該保護層上，並且移除該保護層的一部、該傳導層的一部分、以及該基板的一部分。 在本揭露的實施例中，形成該凹部包含進行光微影與蝕刻製程。 在本揭露的實施例中，該製造方法另包含配置一凸塊下金屬(UBM)層於自該保護層暴露的該凹部內；或配置一互連結構於該傳導層上方以電連接該互連結構與該傳導層；或回焊該互連結構；或附接該半導體結構於一第二基板上方；或打線接合該傳導層與一第二基板。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 本揭露係關於一種半導體結構，該半導體結構包括位於基板上方且位於凹部之內的傳導層，該凹部係凹陷至基板中。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。 半導體結構經由互連結構，例如凸塊(bump)、柱體(pillar)、桿體(post)或類似物而電連接另一晶片或封裝。該互連結構位於該半導體結構上方。在配置該互連結構之後，應力或力會作用於該半導體結構上方並且對於該互連結構與互連結構下方的元件造成破壞。因此，互連結構中可能產生破裂或甚至遍及至半導體結構的元件中。可能發生元件的脫層。因此，發生電連接故障。 在本揭露中，提供一種半導體結構，該半導體結構包括基板與傳導層，該基板具有凹部，以及該傳導層為於該基板與該凹部上方。該凹部係凹陷至基板中，以及傳導層位於該凹部內或與該凹部共形。傳導層係凹陷至基板中。互連結構位於傳導層上方與凹部內，該互連結構例如傳導凸塊、接線或柱體。互連結構至少局部位於基板內，可降低半導體結構之整體厚度或高度。 再者，凹陷的傳導層可接收更大尺寸的互連結構。互連結構可提供彈性，並且可釋放製造過程中或是熱製程過程中發生之半導體基板上方的應力。因此，可最小化或是防止半導體結構中的破裂與元件的脫層。可改良半導體結構的可信賴度。 圖1為剖面圖，例示本揭露實施例的半導體結構100。在本揭露的實施例中，半導體結構100包含基板101、傳導層103以及保護層104。在本揭露的實施例中，半導體結構100為晶粒、晶片或半導體封裝的一部分。 在本揭露的實施例中，基板101為半導體基板。在本揭露的實施例中，基板101為晶圓。在本揭露的實施例中，基板101包含半導體材料，例如矽、鍺、鎵、砷、以及其組合。在本揭露的實施例中，基板101為矽基板。在本揭露的實施例中，基板101包含材料例如陶瓷、玻璃或類似物。在本揭露的實施例中，基板101包含有機材料。在本揭露的實施例中，基板101為玻璃基板。在本揭露的實施例中，基板101為封裝基板。在本揭露的實施例中，基板101為四邊形、矩形、正方形、多邊形、或任何其他合適的形狀。 在本揭露的實施例中，基板101包含第一表面101a以及與第一表面101a對立的第二表面101b。在本揭露的實施例中，第一表面101a為正面或是主動面，電路或電子元件位於其上。在本揭露的實施例中，第二表面101b為背面或非主動面。 在本揭露的實施例中，基板101包含凹部101c凹陷至基板101中。在本揭露的實施例中，凹部101c自第一表面101a朝向第二表面101b凹陷。在本揭露的實施例中，凹部101c自第二表面101b朝向第一表面101a凹陷。在本揭露的實施例中，凹部101c延伸方向垂直於第一表面101a或第二表面101b。 在本揭露的實施例中，基板101經製造具有功能性電路於其上。在本揭露的實施例中，基板101包含數個傳導跡線，以及位於基板101內的數個電子元件。在本揭露的實施例中，傳導結構101d位於基板內。在本揭露的實施例中，傳導結構101d為金屬件。在本揭露的實施例中，傳導結構101d包含彼此堆疊且藉由通路而電連接的數層。在本揭露的實施例中，傳導結構101d延伸於第一表面101a與第二表面101b之間。在本揭露的實施例中，傳導結構101d包含金、銀、銅、鎳、鎢、鋁、鈀、以及/或其合金。在本揭露的實施例中，傳導結構101d為電晶體或二極體。在本揭露的實施例中，傳導結構101d藉由傳導跡線而電連接。 在本揭露的實施例中，傳導層103位於第一表面101a上方與凹部101c內。在本揭露的實施例中，傳導層103沿著第一表面101a與凹部101c配置。在本揭露的實施例中，傳導層經配置與凹部101c的側壁共形。在本揭露的實施例中，傳導層103電連接至傳導結構101d。在本揭露的實施例中，傳導層103耦合傳導結構101d的至少一部分。在本揭露的實施例中，傳導層103包含金、銀、銅、鎳、鎢、鋁、鈀、以及/或其合金。 在本揭露的實施例中，保護層104位於第一表面101a上方，並且局部覆蓋傳導層103。在本揭露的實施例中，保護層104經配置以對於傳導層103與基板101提供電性絕緣與濕度保護。在本揭露的實施例中，保護層104包含彼此堆疊的一或多層介電材料。在本揭露的實施例中，以介電材料形成保護層，例如彈性體、環氧化合物、聚亞醯胺、聚合物、樹脂、氧化物、或類似者。 在本揭露的實施例中，自保護層104暴露傳導層103的至少一暴露部分。在本揭露的實施例中，自保護層104暴露位於凹部101c內的傳導層103。在本揭露的實施例中，自保護層104暴露的傳導層103經配置以接收互連結構，例如傳導凸塊、傳導線、傳導柱、接合線等。 圖2為半導體結構100的剖面圖，半導體結構100具有上述或圖1所示之類似架構。在本揭露的實施例中，如圖2所示，凹部101c的側壁為半球形，以及傳導層103經配置與凹部101c的側壁共形為半球形。 圖3與圖4為剖面圖，例示本揭露實施例的半導體結構200。在本揭露的實施例中，半導體結構200具有上述或圖1或圖2所示半導體結構10之類似架構。 在本揭露的實施例中，半導體結構200包含互連結構105，該互連結構105位於自保護層104暴露之傳導層103上方。在本揭露的實施例中，互連結構105位於凹部101c內。在本揭露的實施例中，互連結構105與傳導層103電連接或耦合。在本揭露的實施例中，互連結構105經由傳導層103電耦合至傳導結構101d。在本揭露的實施例中，互連結構105至少局部受到基板101、傳導層103與保護層104環繞。在本揭露的實施例中，互連結構105至少局部自保護層104突出。 在本揭露的實施例中，互連結構105經配置以接合另一傳導件、晶片、或封裝。在本揭露的實施例中，互連結構105為傳導凸塊、傳導柱、傳導線、或接合線或類似者。在本揭露的實施例中，互連結構105包含傳導材料，例如鉛、錫、銅、金、銀、鎳、或其組合。在本揭露的實施例中，互連結構105為焊料接合(solder joint)、焊料凸塊、焊球、球柵陣列(ball grid array，BGA)球、受控的塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、或類似者。在本揭露的實施例中，互連結構105為圓柱形、球形、或半球形。 圖5與圖6為剖面圖，例示本揭露實施例的半導體結構300。在本揭露的實施例中，半導體結構300具有上述或圖1或圖2所示半導體結構100之類似架構或與上述或圖3或圖4所示半導體結構200之類似架構。 在本揭露的實施例中，半導體結構300包含凸塊下金屬(under bump metallization，UBM)層106於傳導層103上方。在本揭露的實施例中，UBM層106位於凹部101c內。在本揭露的實施例中，UBM層106經配置與傳導層103共形。在本揭露的實施例中，UBM層106受到基板101、傳導層103以及保護層104環繞。在本揭露的實施例中，UBM層106位於自保護層104暴露的傳導層103上方。 在本揭露的實施例中，UBM層106經配置以接收互連結構。在本揭露的實施例中，UBM層106位於互連結構105與傳導層103之間。在本揭露的實施例中，互連結構105經由UBM層106與傳導層103而電連接至傳導結構101d。在本揭露的實施例中，UBM層106環繞互連結構105。 在本揭露的實施例中，UBM層106包含鉻、銅、金、鈦、鎢、鎳、或其他。在本揭露的實施例中，UBM層106包含黏著層、阻障層、或可濕性層。在本揭露的實施例中，黏著層包含鈦、鎢、或其他。在本揭露的實施例中，阻障層包含鎳或其他。在本揭露的實施例中，可濕性層包含銅、金或其他。 圖7與圖8為剖面圖，例示本揭露實施例的半導體結構400。在本揭露的實施例中，半導體結構400具有上述或圖1或圖2所示半導體結構100之類似架構。 在本揭露的實施例中，半導體結構400包含互連結構105，其為打線接合結構。在本揭露的實施例中，互連結構105包含柱體105a與接線105b，柱體105a位於傳導層103上方，以及接線105b自柱體105a延伸且經配置以接合或電連接傳導件或另一互連結構。 圖9為剖面圖，例示本揭露實施例的封裝500。在本揭露的實施例中，封裝500包含半導體結構400，其具有上述或圖7或圖8所示之類似架構。 在本揭露的實施例中，封裝500包含第二基板107。在本揭露的實施例中，第二基板107為基板或晶圓。在本揭露的實施例中，第二基板107為印刷電路板(PCB)。在本揭露的實施例中，第二基板107包含接合墊107a，該接合墊107a位於第二基板107上方並且經配置以接收傳導件或互連結構。 在本揭露的實施例中，半導體結構400位於第二基板107上方。在本揭露的實施例中，半導體結構400藉由黏著物而附接至第二基板107，該黏著物例如晶粒附接膜(die attach film，DAF)。在本揭露的實施例中，柱體105a與接合墊107a接合，因而基板101經由傳導層103、柱體105a、接線105b與接合墊107a而電連接至第二基板107。 圖10至圖12為剖面圖，例示本揭露實施例的半導體結構600。在本揭露的實施例中，半導體結構600具有上述或圖5或圖6所示半導體結構300之類似架構。 在本揭露的實施例中，傳導層103非位於凹部101c內。在本揭露的實施例中，傳導層103僅位於第一表面101a上方。在本揭露的實施例中，傳導層103的一部分係自保護層104暴露。在本揭露的實施例中，傳導層103的側部係自保護層104暴露。 在本揭露的實施例中，UBM層106位於凹部101c內，並且位於自保護層104暴露之傳導層103上方。在本揭露的實施例中，UBM層106經配置與凹部101c共形，並且耦合傳導層103的至少一部分，因而UBM層106電連接至傳導層103。在本揭露的實施例中，UBM層106經由傳導層103而電連接至傳導結構101d。在本揭露的實施例中，UBM層106受到傳導層103與基板101環繞。 在本揭露的實施例中，互連結構105位於凹部101c內，並且受到UBM層106環繞。在本揭露的實施例中，互連結構105經由傳導層103與UBM層106而電連接至傳導結構101d。 在本揭露中，亦提供一種半導體結構的製造方法。在本揭露的實施例中，半導體可由圖13的方法700形成。方法700包含一些操作，並且描述與說明不視為操作順序的限制。方法700包含一些步驟(701、702、703與704)。 在步驟701中，提供或接收基板101，如圖14所示。在本揭露的實施例中，基板101為半導體基板。在本揭露的實施例中，基板101為晶圓。在本揭露的實施例中，基板101包含半導體材料，例如矽、鍺、鎵、砷、以及其組合。在本揭露的實施例中，基板101為矽基板。 在本揭露的實施例中，基板101包含第一表面101a以及與第一表面101a對立的第二表面101b。在本揭露的實施例中，第一表面101a為正面或是主動面，電路或電子元件位於其上。在本揭露的實施例中，第二表面101b為背面或非主動面。 在本揭露的實施例中，基板101經製造具有功能性電路於其上。在本揭露的實施例中，基板101包含數個傳導跡線，以及位於基板101內的數個電子元件。在本揭露的實施例中，傳導結構101d位於基板內。在本揭露的實施例中，藉由移除基板101的一些部分並且配置傳導材料，而形成傳導結構101d。在本揭露的實施例中，藉由光微影、蝕刻、或任何其他合適的製程，移除基板101的該等部分。在本揭露的實施例中，藉由濺鍍、電鍍、或任何其他合適的製程，配置傳導材料。在本揭露的實施例中，傳導結構101d為金屬件。在本揭露的實施例中，傳導結構101d包含彼此堆疊且藉由通路而電連接的數層。在本揭露的實施例中，傳導結構101d延伸於第一表面101a與第二表面101b之間。在本揭露的實施例中，傳導結構101d包含金、銀、銅、鎳、鎢、鋁、鈀、以及/或其合金。在本揭露的實施例中，傳導結構101d為電晶體或二極體。在本揭露的實施例中，傳導結構101d藉由傳導跡線而電連接。在本揭露的實施例中，傳導結構101d具有上述或第1至12圖所示之類似架構。 在步驟702中，形成凹部101c，如第15至17圖所示。在本揭露的實施例中，藉由移除基板101的一部分，形成凹部101c。在本揭露的實施例中，藉由微影、蝕刻或任何其他合適的製程，形成凹部101c。在本揭露的實施例中，藉由配置第一圖案化遮罩109於基板101上方，如圖15所示，移除自第一圖案化遮罩109暴露之基板101的該部分，如第16圖所示，而後移除第一圖案化遮罩109，如第17圖所示，而形成凹部101c。在本揭露的實施例中，藉由配置光阻(photoresist，PR)於基板101上方，而後移除對應於基板101待移除之一部分的該PR之一部分，而形成第一圖案化遮罩109。在本揭露的實施例中，第一圖案化遮罩109位於第一表面101a上方。在本揭露的實施例中，在形成凹部101c之後，藉由蝕刻、剝除或任何其他合適的製程，移除第一圖案化遮罩109。 在本揭露的實施例中，凹部101c自第一表面101a凹陷至第二表面101b。在本揭露的實施例中，凹部101c延伸方向垂直於第一表面101a或第二表面101b。在本揭露的實施例中，凹部101c具有上述或第1至12圖任一者所示之類似架構。 在步驟703中，傳導層103位於基板101上方，如第18圖所示。在本揭露的實施例中，傳導層103位於第一表面101a上方且位於凹部101c內。在本揭露的實施例中，傳導層103經配置與凹部101c的側壁共形。在本揭露的實施例中，藉由電鍍、濺鍍或任何其他合適的操作，配置傳導層103。在本揭露的實施例中，傳導層103包含金、銀、銅、鎳、鎢、鋁、鈀、以及/或其合金。在本揭露的實施例中，傳導層103電連接至傳導結構101d。在本揭露的實施例中，傳導層103耦合傳導結構101d的至少一部分。 在本揭露的實施例中，位於第一表面101a上方的傳導層103之一些部分被移除。如圖19至圖21所示。在本揭露的實施例中，第二圖案化遮罩110位於傳導層103上方，如第19圖所示，以及自第二圖案化遮罩110暴露之傳導層103的一些暴露部分被移除，如圖20所示，而後第二圖案化遮罩110被移除，如圖21所示。在本揭露的實施例中，藉由配置光阻(PR)於傳導層103上方，而後移除對應於待移除之傳導層103的該部分之該PR的一部分，而形成第二圖案化遮罩110。在本揭露的實施例中，在形成傳導層103之後，藉由蝕刻、剝除或任何其他合適的製程，移除第二圖案化遮罩110。在本揭露的實施例中，傳導層103具有上述或圖1至圖9任一者所示之類似架構。 在步驟704中，保護層104位於基板101與傳導層103上方，如圖22所示。在本揭露的實施例中，保護層104至少局部覆蓋傳導層103，因而位於凹部101c內的傳導層103係自保護層104暴露。在本揭露的實施例中，藉由化學氣相沉積(chemical vapor deposition，CVD)、電漿輔助氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)、旋塗、或任何其他合適的製程，配置保護層104。在本揭露的實施例中，保護層104包含彼此堆疊的一或多層介電材料。在本揭露的實施例中，保護層由介電材料形成，例如彈性體、環氧化合物、聚亞醯胺、聚合物、樹脂、氧化物、或類似者。 在本揭露的實施例中，保護層104具有上述或圖1至圖12任一者所示之類似架構。在本揭露的實施例中，形成半導體結構100。在本揭露的實施例中，半導體結構100具有上述或圖1或圖2所示之類似架構。 在本揭露的實施例中，在配置保護層104之後，配置互連結構105，如圖23與圖24所示。在本揭露的實施例中，互連結構105位於凹部101c內，並且受到傳導層103與保護層104環繞。在本揭露的實施例中，互連結構105位於傳導層103上方並且電連接至傳導層103。 如圖23所示，在本揭露的實施例中，藉由配置傳導材料於自保護層104暴露之傳導層103上方，而後回焊該傳導材料，形成互連結構105。在本揭露的實施例中，互連結構105為傳導凸塊。在本揭露的實施例中，藉由模板黏合(stencil pasting)、植球、回焊、硬化、或任何其他合適的製程，形成互連結構105。在本揭露的實施例中，形成半導體結構200。在本揭露的實施例中，半導體結構具有上述或圖3或圖4所示之類似架構。 在本揭露的實施例中，包含柱體105a與接線105b的互連結構105係位於傳導層103上方，如圖24所示。在本揭露的實施例中，互連結構105為打線接合結構。在本揭露的實施例中，柱體105a位於傳導層103上方，且位於凹部101c內，以及接線105b自凹部101c外之柱體105a延伸。在本揭露的實施例中，藉由打線接合製程，形成互連結構105。在本揭露的實施例中，形成互連結構400。在本揭露的實施例中，半導體結構400具有上述或圖7至圖9任一者所示之類似架構。 在本揭露的實施例中，半導體結構400位於第二基板107上方，並且電連接至第二基板107，如圖25所示。在本揭露的實施例中，半導體結構400藉由黏著物108而附接至第二基板107。在本揭露的實施例中，接線105b接合第二基板107的接合墊107a。在本揭露的實施例中，傳導層103藉由接合製程而電連接至第二基板107。在本揭露的實施例中，形成封裝500，其具有上述或圖9所示之類似架構。 在本揭露中，一提供一種半導體結構的製造方法。在本揭露的實施例中，可藉由圖26的方法800形成半導體結構。方法800包含一些操作，並且描述與說明不視為操作順序的限制。方法800包含一些步驟(801、802、803、804、805與806)。 在步驟801中，提供或接收基板101，其類似於步驟701。在步驟802中形成凹部101c，其類似於步驟702。在步驟803中，配置傳導層103，其類似於步驟703。在步驟804中，配置保護層104，其類似於步驟704。 在步驟805中，配置UBM層106，如圖27所示。在本揭露的實施例中，UBM層106位於保護層104與自保護層104暴露之傳導層103上方。在本揭露的實施例中，UBM層106經配置與傳導層103共形。在本揭露的實施例中，藉由進行濺鍍、電鍍、或任何其他合適的製程，配置UBM層106。 在步驟806中，互連結構105位於UBM層106上方，如圖28至圖31所示。在本揭露的實施例中，藉由配置第三圖案化遮罩111於UBM層上方，如圖28所示，配置傳導材料於自第三圖案化遮罩111暴露之傳導層103上方，如圖29所示，而後移除第三圖案化遮罩111，如圖30所示，而配置互連結構105。在本揭露的實施例中，藉由模板黏合(stencil pasting)、植球、回焊、硬化、或任何其他合適的製程，形成互連結構105。在本揭露的實施例中，互連結構105受到UBM層106、傳導層103以及基板101環繞。在本揭露的實施例中，互連結構105至少局部位於凹部101c內。在本揭露的實施例中，互連結構105具有上述或圖5或圖6所示之類似架構。 在本揭露的實施例中，在互連結構105形成之後，位於保護層104上方之UBM層106的一部分被移除，如圖31所示。在本揭露的實施例中，藉由蝕刻或任何其他合適的製程，移除位於保護層104上方之UBM層106的該部分。在本揭露的實施例中，形成半導體結構300，其具有上述或圖5或圖6所示之類似架構。 在本揭露中，亦提供半導體結構的製造方法。在本揭露的實施例中，可藉由圖32的方法900，形成半導體結構。方法900包含一些操作，並且描述與說明不視為操作順序的限制。方法900包含一些步驟(901、902、903、904、905與906)。 在步驟901中，提供或接收基板，如圖33所示，其類似於步驟701或801。 在步驟902中，傳導層103位於基板101上方，如圖34所示。在本揭露的實施例中，傳導層103位於第一表面101a上方。在本揭露的實施例中，藉由電鍍、濺鍍或任何其他合適的操作，配置傳導層103。在本揭露的實施例中，傳導層103包含金、銀、銅、鎳、鎢、鋁、鈀、以及/或其合金。在本揭露的實施例中，傳導層103電連接至傳導結構101d。在本揭露的實施例中，傳導層103耦合傳導結構101d的至少一部分。 在本揭露的實施例中，傳導層103的一些部分被移除，如圖35至圖37所示。在本揭露的實施例中，第四圖案化遮罩112位於傳導層103上方，如圖35所示，以及自第四圖案化遮罩112暴露之傳導層103的一些暴露部分被移除，如圖36所示，而後第四圖案化遮罩112被移除，如圖37所示。 在本揭露的實施例中，藉由配置光阻(PR)於傳導層103上方，而後移除對應於待移除之傳導層103的該部分之該PR的一部分，形成第四圖案化遮罩112。在本揭露的實施例中，在形成傳導層103之後，藉由蝕刻、剝除、或任何其他合適的製程，移除第四圖案化遮罩112。 在步驟903中，配置保護層104，如圖38所示。在本揭露的實施例中，保護層104位於第一表面101a與傳導層103上方。在本揭露的實施例中，藉由CVD、PECVD、旋塗、或任何其他合適的製程，配置保護層104。 在步驟904中，形成凹部101c，如圖39至圖41所示。在本揭露的實施例中，藉由配置第五圖案化遮罩113於保護層104上方，如圖39所示，移除自第五圖案化遮罩113暴露之保護層104的暴露部分、傳導層103的一部分以及基板101的一部分，如圖40所示，而後移除第五圖案化遮罩113，如圖41所示，形成凹部101c。在本揭露的實施例中，藉由光微影、蝕刻與任何其他合適的製程，形成凹部101c。在本揭露的實施例中，藉由配置光阻(PR)於保護層104上方，而後移除對應於待移除之保護層104的該部分之該PR的一部分，而形成第五圖案化遮罩113。在本揭露的實施例中，在凹部101c形成之後，藉由蝕刻、剝除、或任何其他合適的製程，移除第五圖案化遮罩113。 在本揭露的實施例中，凹部101c自第一表面101a朝向第二表面101b凹陷。在本揭露的實施例中，凹部101c延伸方向垂直於第一表面101a或第二表面101b。在本揭露的實施例中，凹部101c具有上述或圖10至圖12任一者所示之類似架構。 在步驟905中，配置UBM層106，如圖42所示。在本揭露的實施例中，UBM層106位於保護層104上方並且位於凹部101c內。在本揭露的實施例中，UBM層106的至少一部分耦合自保護層104暴露之傳導層103。在本揭露的實施例中，藉由濺鍍、電鍍、或任何其他合適的製程，配置UBM層106。 在步驟906中，配置互連結構105，如圖43至圖46所示。在本揭露的實施例中，藉一配置第六圖案化遮罩114於UBM層106上方，如圖43所示，配置傳導材料於自第六圖案化遮罩114暴露之傳導層103上方，如圖44所示，而後移除第六圖案化遮罩，如圖45所示，而配置互連結構105。在本揭露的實施例中，藉由模板黏合(stencil pasting)、植球、回焊、硬化、或任何其他合適的製程，形成互連結構105。在本揭露的實施例中，互連結構105受到UBM層106、傳導層103以及基板101環繞。在本揭露的實施例中，互連結構105至少局部位於凹部101c內。在本揭露的實施例中，互連結構105具有上述或圖10至圖12所示之類似架構。 在本揭露的實施例中，在形成互連結構105之後，位於保護層104上方之UBM層106的一部分被移除，如圖46所示。在本揭露的實施例中，藉由蝕刻或任何其他合適的製程，移除位於保護層104上方之UBM層106的該部分。在本揭露的實施例中，互連結構105經由傳導層103與UBM層106而電連接至傳導結構101d。在本揭露的實施例中，形成半導體結構600，其具有上述或圖10或圖11所示之類似架構。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

100‧‧‧半導體結構

101‧‧‧基板

101a‧‧‧第一表面

101b‧‧‧第二表面

101c‧‧‧凹部

101d‧‧‧傳導結構

103‧‧‧傳導層

104‧‧‧保護層

105‧‧‧互連結構

105a‧‧‧柱體

105b‧‧‧接線

106‧‧‧凸塊下金屬層

107‧‧‧第二基板

107a‧‧‧接合墊

108‧‧‧黏著物

109‧‧‧第一圖案化遮罩

110‧‧‧第二圖案化遮罩

111‧‧‧第三圖案化遮罩

112‧‧‧第四圖案化遮罩

113‧‧‧第五圖案化遮罩

114‧‧‧第六圖案化遮罩

200‧‧‧半導體結構

300‧‧‧半導體結構

400‧‧‧半導體結構

500‧‧‧半導體結構

600‧‧‧半導體結構

參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為剖面示意圖，例示本揭露實施例的半導體結構。 圖2為剖面示意圖，例示本揭露實施例的半導體結構。 圖3為剖面示意圖，例示本揭露實施例之具有互連結構的半導體結構。 圖4為剖面示意圖，例示本揭露實施例之具有互連結構的半導體結構。 圖5為剖面示意圖，例示本揭露實施例之具有UBM層的半導體結構。 圖6為剖面示意圖，例示本揭露實施例之具有UBM層的半導體結構。 圖7為剖面示意圖，例示本揭露實施例之具有打線接合結構的半導體結構。 圖8為剖面示意圖，例示本揭露實施例之具有打線接合結構的半導體結構。 圖9為剖面示意圖，例示本揭露實施例的封裝，該封裝包含整合基板的半導體結構。 圖10為剖面示意圖，例示本揭露實施例的半導體結構，該半導體結構具有位於基板上方的傳導層。 圖11為剖面示意圖，例示本揭露實施例的半導體結構，該半導體結構具有自保護層暴露之傳導層的一暴露部分。 圖12為剖面示意圖，例示本揭露實施例的半導體結構，該半導體結構具有位於基板上方的傳導層。 圖13為流程圖，例示本揭露實施例之半導體結構的製造方法。 圖14至圖25為剖面圖，例示本揭露實施例之藉由圖13的方法製造半導體結構。 圖26為流程圖，例示本揭露實施例之製造半導體結構的方法。 圖27至圖31為剖面圖，例示本揭露實施例之藉由圖26的方法製造半導體結構。 圖32為流程圖，例示本揭露實施例之製造半導體結構的方法。 圖33至圖46為剖面圖，例示本揭露實施例之藉由圖32的方法製造半導體結構。

Claims (20)

1. 一種半導體結構，包括： 一基板，包含一第一表面、與該第一表面對立的一第二表面、以及自該第一表面朝向該第二表面凹陷的一凹部； 一傳導層，位於該第一表面上方且位於該凹部內；以及 一保護層，位於該第一表面上方，並且局部覆蓋該傳導層， 其中位於該凹部內的該傳導層自該保護層暴露。
2. 如請求項1所述之半導體結構，其中該傳導層經配置與該凹部的一側壁共形。
3. 如請求項1項所述之半導體結構，其中自該保護層暴露之該傳導層經配置以接收一互連結構，以及該互連結構為一傳導凸塊、一傳導線、或一傳導柱。
4. 如請求項3項所述之半導體結構，其中該互連結構的至少一部分受到該傳導層與該基板的環繞。
5. 如請求項1項所述之半導體結構，另包括一傳導結構，該傳導結構位於該基板內並且電連接至該傳導層。
6. 如請求項5所述之半導體結構，其中該傳導結構為一金屬件或一電晶體。
7. 如請求項1所述之半導體結構，另包括一凸塊下金屬(UBM)層，其中該UBM層位於該凹部內並且經配置以接收一互連結構。
8. 如請求項1所述之半導體結構，其中該基板包含矽、氧化矽、玻璃、陶瓷、或有機材料。
9. 一種半導體結構，包括： 一基板，包含一第一表面、與該第一表面對立的一第二表面、以及自該第一表面朝向該第二表面凹陷的一凹部； 一傳導層，位於該第一表面上方； 一保護層，位於該第一表面上方，並且至少局部覆蓋該傳導層；以及 一互連結構，位於該凹部內並且電連接至該傳導層。
10. 如請求項9所述之半導體結構，其中該互連結構的至少一部分受到該基板環繞。
11. 如請求項9所述之半導體結構，另包括一凸塊下金屬(UBM)層，該UBM層位於自該保護層暴露的該凹部內。
12. 如請求項11所述之半導體結構，其中該UBM層受到該傳導層與該基板環繞。
13. 如請求項9所述之半導體結構，其中該互連結構經由該傳導層而電連接至位於該基板內的一傳導結構。
14. 一種半導體結構的製造方法，包括： 提供一基板； 形成一凹部於該基板內； 配置一傳導層於該基板上方；以及 配置一保護層於該基板上方以至少局部覆蓋該傳導層。
15. 如請求項14所述之製造方法，其中該傳導層係形成於該凹部內或是與該凹部的一側壁共形。
16. 如請求項14所述之製造方法，其中配置該傳導層包含進行電鍍或濺鍍製程。
17. 如請求項14所述之製造方法，其中形成該凹部包含配置一圖案化遮罩於該基板上方並且移除該基板的一部分。
18. 如請求項14所述之製造方法，其中形成該凹部包含配置一圖案化遮罩於該保護層上方，並且移除該保護層的一部分、該傳導層的一部分、以及該基板的一部分。
19. 如請求項14所述之製造方法，其中形成該凹部包含進行光微影與蝕刻製程。
20. 如請求項14所述之製造方法，另包括： 配置一凸塊下金屬(UBM)層於自該保護層暴露的該凹部內；或 配置一互連結構於該傳導層上方，以電連接該互連結構與該傳導層；或 回焊該互連結構；或 附接該半導體結構於一第二基板上方；或 打線接合該傳導層與一第二基板。