[go: up one dir, main page]

TW201814795A - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW201814795A
TW201814795A TW105141500A TW105141500A TW201814795A TW 201814795 A TW201814795 A TW 201814795A TW 105141500 A TW105141500 A TW 105141500A TW 105141500 A TW105141500 A TW 105141500A TW 201814795 A TW201814795 A TW 201814795A
Authority
TW
Taiwan
Prior art keywords
pattern
etch barrier
insulating layer
etch
layer
Prior art date
Application number
TW105141500A
Other languages
English (en)
Inventor
張錫明
黃彥餘
Original Assignee
中華映管股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華映管股份有限公司 filed Critical 中華映管股份有限公司
Publication of TW201814795A publication Critical patent/TW201814795A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/61—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明提供一種薄膜電晶體及其製造方法。薄膜電晶體的製造方法包括下列步驟：依序形成閘極、第一絕緣層、第二絕緣層、金屬氧化物半導體層、第一蝕刻阻擋層、第二蝕刻阻擋層及光阻結構；以光阻結構為光罩，圖案化第二蝕刻阻擋層、第一蝕刻阻擋層及金屬氧化物半導體層，以形成準第二蝕刻阻擋圖案、準第一蝕刻阻擋圖案及金屬氧化物半導體圖案；以殘留的光阻結構的厚部為光罩，圖案化準第二蝕刻阻擋圖案及準第一蝕刻阻擋圖案，以形成第二蝕刻阻擋圖案及第一蝕刻阻擋圖案，並移除部分的第二絕緣層，以形成絕緣圖案；形成源極與汲極。

Description

薄膜電晶體及其製造方法
本發明涉及一種半導體元件及其製造方法，尤其涉及一種薄膜電晶體及其製造方法。
顯示面板多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽(LTPS)薄膜電晶體作為畫素結構的開關元件。然而，相較於非晶矽薄膜電晶體，氧化物半導體薄膜電晶體具有高載流子遷移率(mobility)；相較於低溫多晶矽薄膜電晶體，氧化物半導體薄膜電晶體具有較佳的閾值電壓(threshold voltage)均勻性。因此，氧化物半導體薄膜電晶體已被應用於高水準的顯示面板。
為減少製造氧化物半導體薄膜電晶體所需的光罩數量，有人利用半色調光罩(half tone mask)技術製造氧化物半導體薄膜電晶體。現有的氧化物半導體薄膜電晶體的製造方法如下。首先，在基板上形成閘極。然後，在基板上形成閘絕緣層，以覆蓋閘極。接著，在閘絕緣層上形成氧化物半導體層。然後，在氧化物半導體層上形成蝕刻阻擋層。接著，利用半色調光罩在蝕刻阻擋層上形成具有薄部與厚部的光阻結構。接著，以光阻結構為光罩，圖案化蝕刻阻擋層以及氧化物半導體層，以形成第一蝕刻阻擋圖案與氧化物半導體圖案。接著，進行灰化工序，以移除光阻結構的薄部並 保留部分的厚部，以暴露部分的第一蝕刻阻擋圖案。然後，以殘留的光阻結構的厚部為光罩，圖案化第一蝕刻阻擋圖案，以形成第二蝕刻阻擋圖案，第二蝕刻阻擋圖案暴露氧化物半導體圖案的兩側。接著，移除殘留的光阻結構的厚部，以暴露第二蝕刻阻擋圖案。然後，在第二蝕刻阻擋圖案上形成源極與汲極，以完成氧化物半導體薄膜電晶體。然而，在圖案化第一蝕刻阻擋圖案以形成第二蝕刻阻擋圖案時，未被氧化物半導體圖案覆蓋的部分閘絕緣層會被移除，而影響薄膜電晶體的良率。
本發明提供一種薄膜電晶體的製造方法，能提高薄膜電晶體的產出。
本發明提供一種薄膜電晶體，避免閘絕緣層會被移除，具高良率。
本發明的薄膜電晶體的製造方法，包括下列步驟：在基板上形成閘極；在基板與閘極上依序形成第一絕緣層、第二絕緣層、氧化物半導體層、第一蝕刻阻擋層、第二蝕刻阻擋層以及光阻結構，光阻結構具有厚部及薄部，其中第一蝕刻阻擋層與第二絕緣層相對於第二蝕刻阻擋層具有蝕刻選擇性，且第一絕緣層相對於第一蝕刻阻擋層與第二絕緣層具有蝕刻選擇性；以光阻結構為光罩，圖案化第二蝕刻阻擋層以及第一蝕刻阻擋層，以形成準第二蝕刻阻擋圖案以及準第一蝕刻阻擋圖案；圖案化氧化物半導體層，以形成氧化物半導體圖案；進行灰化工序，以移除光阻結構的薄部並保留部分的厚部；以部分的厚部為光罩，圖案化準第二蝕刻阻擋圖案，以形成第二蝕刻阻擋圖案，第二蝕刻阻擋圖案暴露部分的準第一蝕刻阻擋圖案以及未被氧化物半導體圖案覆蓋的部分的第二絕緣層；以部分的厚部 為光罩，圖案化準第一蝕刻阻擋圖案，以形成第一蝕刻阻擋圖案，並移除未被氧化物半導體圖案覆蓋的部分的第二絕緣層，以形成絕緣圖案；以及在第一蝕刻阻擋圖案及第二蝕刻阻擋圖案上形成源極與汲極，源極與汲極分別與氧化物半導體圖案的兩側電性連接。
本發明的薄膜電晶體配置在基板上。薄膜電晶體包括配置在基板上的閘極、覆蓋閘極及基板的第一絕緣層、配置在第一絕緣層上且與在閘極上方的絕緣圖案、配置在絕緣圖案上的氧化物半導體圖案、配置在氧化物半導體圖案上且暴露氧化物半導體圖案的兩側的第一蝕刻阻擋圖案、配置在第一蝕刻阻擋圖案上且暴露氧化物半導體圖案的兩側的第二蝕刻阻擋圖案、配置在第一蝕刻阻擋圖案及第二蝕刻阻擋圖案上且分別與氧化物半導體圖案的兩側電性連接的源極與汲極。尤其是，第一蝕刻阻擋圖案與絕緣圖案相對於第二蝕刻阻擋圖案具有蝕刻選擇性，且第一絕緣層相對於絕緣圖案與第一蝕刻阻擋圖案具有蝕刻選擇性。
在本發明的一實施例中，上述的第一絕緣層的材質與第二蝕刻阻擋層的材質相同，第二絕緣層的材質與第一蝕刻阻擋層的材質相同，而第一絕緣層的材質與第二絕緣層的材質相異。
、在本發明的一實施例中，上述的第一絕緣層的材質與第二蝕刻阻擋層的材質為氮化矽，而第二絕緣層的材質與第一蝕刻阻擋層的材質為氧化矽。
在本發明的一實施例中，上述的第一絕緣層的材質與第二蝕刻阻擋層的材質為氮化矽，第二絕緣層的材質與第一蝕刻阻擋層的材質為氧化矽，圖案化準第二蝕刻阻擋圖案以形成第二蝕刻阻擋圖案的步驟為：利用 乾蝕刻工序圖案化準第二蝕刻阻擋圖案以形成第二蝕刻阻擋圖案，其中乾蝕刻工序所使用的蝕刻氣體包括氯氣與氧氣。
在本發明的一實施例中，上述的第一絕緣層的材質與第二蝕刻阻擋層的材質為氮化矽，第二絕緣層的材質與第一蝕刻阻擋層的材質為氧化矽，圖案化準第一蝕刻阻擋圖案以形成第一蝕刻阻擋圖案的步驟為：利用乾蝕刻工序圖案化準第一蝕刻阻擋圖案以形成第一蝕刻阻擋圖案，其中乾蝕刻工序使用的蝕刻氣體包括二氟化二硫。
在本發明的一實施例中，上述的第一蝕刻阻擋圖案與第二蝕刻阻擋圖案重合。
在本發明的一實施例中，上述的氧化物半導體圖案與絕緣圖案重合。
在本發明的一實施例中，上述的第一絕緣層、絕緣圖案、氧化物半導體圖案、第一蝕刻阻擋圖案及第二蝕刻阻擋圖案朝遠離閘極的方向依序堆疊。
基於上述，在本發明一實施例的薄膜電晶體的製造方法中，由於第一蝕刻阻擋層與第二絕緣層相對於第二蝕刻阻擋層具有蝕刻選擇性，因此在圖案化第二蝕刻阻擋層以形成第二蝕刻阻擋圖案的過程中，準第一蝕刻阻擋圖案以及第二絕緣層不易受損。第二絕緣層覆蓋第一絕緣層，而使第一絕緣層在形成第二蝕刻阻擋圖案的過程中不會受損。此外，由於第一絕緣層相對於第一蝕刻阻擋層與第二絕緣層具有蝕刻選擇性，因此在圖案化第一蝕刻阻擋層與第二絕緣層以形成第一蝕刻阻擋圖案與絕緣圖案的過程中，第一絕緣層不易受損而會被保留。因此，薄膜電晶體的產出高。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。
10‧‧‧基板
100‧‧‧薄膜電晶體
110‧‧‧導電層
CH‧‧‧氧化物半導體層
CH’‧‧‧氧化物半導體圖案
d‧‧‧方向
D‧‧‧汲極
ES1‧‧‧第一蝕刻阻擋層
ES1’‧‧‧準第一蝕刻阻擋圖案
ES1”‧‧‧第一蝕刻阻擋圖案
ES2‧‧‧第二蝕刻阻擋層
ES2’‧‧‧準第二蝕刻阻擋圖案
ES2”‧‧‧第二蝕刻阻擋圖案
G‧‧‧閘極
GI1‧‧‧第一絕緣層
GI2‧‧‧第二絕緣層
GI2’‧‧‧絕緣圖案
PR‧‧‧光阻層
PR’‧‧‧光阻結構
PR’-1‧‧‧厚部
PR’-2‧‧‧薄部
S‧‧‧源極
T1、T2‧‧‧厚度
圖1A至圖1O為本發明一實施例的薄膜電晶體的製造流程的剖面示意圖。
圖1A至圖1O為本發明一實施例的薄膜電晶體的製造流程的剖面示意圖。請參照圖1A，首先，提供基板10。在本實施例中，基板10的材質可為玻璃、石英、有機聚合物、不透光/反射材料(例如：導電材料、晶圓、陶瓷等)、或是其他可適用的材料。接著，在基板10上形成閘極G。在本實施例中，可使用金屬材料製作閘極G。然而，本發明不限於此，在其他實施例中，也可以使用其他導電材料(例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其他導電材料的堆疊層)製作閘極G。
請參照圖1B，接著，在基板10上形成第一絕緣層GI1，以覆蓋閘極G與基板10。在本實施例中，第一絕緣層GI1可全面性覆蓋閘極G以與閘極G外的部分的基板10，但本發明不以此為限。請參照圖1C，接著，在第一絕緣層GI1上形成第二絕緣層GI2。在本實施例中，第二絕緣層GI2可全面性覆蓋第一絕緣層GI1，但本發明不以此為限。
請參照圖1D，接著，在第二絕緣層GI2上形成氧化物半導體層CH。在本實施例中，氧化物半導體層CH可全面性覆蓋第二絕緣層GI2，但本發明不以此為限。在本實施例中，氧化物半導體層CH的材質可為金屬氧 化物半導體或其他適當材料。金屬氧化物半導體例如為氧化銦鎵鋅(Indium-Gallium-Zinc Oxide，IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide，IZO)、氧化鎵鋅(Gallium-Zinc Oxide，GZO)、氧化鋅錫(Zinc-Tin Oxide，ZTO)、氧化銦錫(Indium-Tin Oxide，ITO)或其他適當材料。
請參照圖1E，接著，在氧化物半導體層CH上形成第一蝕刻阻擋層ES1。在本實施例中，第一蝕刻阻擋層ES1可全面性覆蓋氧化物半導體層CH，但本發明不以此為限。請參照圖1F，接著，在第一蝕刻阻擋層ES1上形成第二蝕刻阻擋層ES2。在本實施例中，第二蝕刻阻擋層ES2可全面性覆蓋第一蝕刻阻擋層ES1，但本發明不以此為限。第一絕緣層GI1、第二絕緣層GI2、氧化物半導體層CH、第一蝕刻阻擋層ES1以及第二蝕刻阻擋層ES2遠離閘極G的方向d依序堆疊。
值得注意的是，第一蝕刻阻擋層ES1與第二絕緣層GI2相對於第二蝕刻阻擋層ES2具有蝕刻選擇性，且第一絕緣層GI1相對於第一蝕刻阻擋層ES1與第二絕緣層GI2具有蝕刻選擇性。更進一步地說，在本實施例中，第一絕緣層GI1的材質與第二蝕刻阻擋層ES2的材質可相同，第二絕緣層GI2的材質與第一蝕刻阻擋層ES1的材質可相同，而第一絕緣層GI1的材質與第二絕緣層GI2的材質相異。舉例而言，第一絕緣層GI1的材質與第二蝕刻阻擋層ES2的材質可為氮化矽(SiNx)，其中1.2≦x≦1.5，而第二絕緣層GI2的材質與第一蝕刻阻擋層ES1的材質可為氧化矽(SiO2)。
請參照圖1G，接著，在第二蝕刻阻擋層ES2上形成光阻層PR。請參照圖1H，接著，圖案化光阻層PR，以形成光阻結構PR’。具體而言，可 使用半色調光罩(half tone mask)為光罩，圖案化光阻層PR，以形成具有厚部PR’-1與薄部PR’-2的光阻結構PR’。厚部PR’-1的厚度T1大於薄部PR’-2的厚度T2。在本實施例中，薄部PR’-2可位於厚部PR’-1的相對兩側且與厚部PR’-1連接，但本發明不以此為限。
請參照圖1H及圖1I，接著，以光阻結構PR’為光罩，圖案化第二蝕刻阻擋層ES2及第一蝕刻阻擋層ES1，以形成準第二蝕刻阻擋圖案ES2’及準第一蝕刻阻擋圖案ES1’。舉例而言，在本實施例中，可利用同一乾蝕刻(dry etching)工序移除未被光阻結構PR’覆蓋的部分的第二蝕刻阻擋層ES2及未被光阻結構PR’覆蓋的部分的第一蝕刻阻擋層ES1，以形成準第二蝕刻阻擋圖案ES2’及準第一蝕刻阻擋圖案ES1’，其中所述乾蝕刻工序使用的蝕刻氣體包括六氟化硫(SF6)與氧氣(O2)。如圖1I所示，準第二蝕刻阻擋圖案ES2’與準第一蝕刻阻擋圖案ES1’實質上重合。換句話說，準第二蝕刻阻擋圖案ES2’的輪廓與準第一蝕刻阻擋圖案ES1’的輪廓實質上相同且對齊。然而，本發明不限於此，在其他實施例中，也可使用其他方式，形成準第二蝕刻阻擋圖案ES2’及準第一蝕刻阻擋圖案ES1’。舉例而言，在本發明另一實施例中，也可利用蝕刻氣體包括四氟甲烷(CF4)與氧氣(O2)的乾蝕刻工序移除未被光阻結構PR’覆蓋的部分的第一蝕刻阻擋層ES1。
請參照圖1H及圖1I，接著，以光阻結構PR’為光罩，圖案化氧化物半導體層CH，以形成氧化物半導體圖案CH’。準第二蝕刻阻擋圖案ES2’、準第一蝕刻阻擋圖案ES1’與氧化物半導體圖案CH’實質上重合。換句話說，準第二蝕刻阻擋圖案ES2’的輪廓、準第一蝕刻阻擋圖案ES1’的輪廓以及氧化物半導體圖案CH’的輪廓實質上相同且對齊。舉例而言，在本實施例中， 可使用濕式蝕刻(wet etching)工序移除未被光阻結構PR’覆蓋的部分的圖案化氧化物半導體層CH，以形成氧化物半導體圖案CH’。所述濕式蝕刻工序使用的蝕刻液例如為草酸，但本發明不以此為限。
請參照圖1I及圖1J，接著，進行灰化(Ashing)工序，以移除光阻結構PR’的薄部PR’-2並保留部分的厚部PR’-1。如圖1J所示，殘留的光阻結構PR’的厚部PR’-1暴露出部分的準第二蝕刻阻擋圖案ES2’。請參照圖1J及圖1K，接著，以殘留的光阻結構PR’的厚部PR’-1為光罩，圖案化準第二蝕刻阻擋圖案ES2’，以形成第二蝕刻阻擋圖案ES2”。舉例而言，在本實施例中，可利用乾蝕刻工序圖案化準第二蝕刻阻擋圖案ES2’，以形成第二蝕刻阻擋圖案ES2”，其中所述乾蝕刻工序所使用的蝕刻氣體包括氯氣(Cl2)與氧氣(O2)。
請參照圖1J及圖1K，值得注意的是，由於第一蝕刻阻擋層ES1與第二絕緣層GI2相對於第二蝕刻阻擋層ES2具有蝕刻選擇性(也就是，準第一蝕刻阻擋圖案ES1’與第二絕緣層GI2相對於準第二蝕刻阻擋圖案ES2’具有蝕刻選擇性)，因此在移除部分的準第二蝕刻阻擋圖案ES2’以形成第二蝕刻阻擋圖案ES2”的過程中，準第一蝕刻阻擋圖案ES1’以及第二絕緣層GI2不易受損而被保留。由於第二絕緣層GI2被保留且覆蓋第一絕緣層GI1，因此在移除部分的準第二蝕刻阻擋圖案ES2’以形成第二蝕刻阻擋圖案ES2”的過程中，第一絕緣層GI1不會受損，因此使後續形成的薄膜電晶體100的產出高。
請參照圖1K及圖1L，接著，以殘留的光阻結構PR’的厚部PR’-1為光罩，圖案化準第一蝕刻阻擋圖案ES1’，以形成第一蝕刻阻擋圖案ES1”。 如圖1L所示，在本實施例中，第一蝕刻阻擋圖案ES1”與第二蝕刻阻擋圖案ES2”實質上重合。換句話說，第一蝕刻阻擋圖案ES1”的輪廓與第二蝕刻阻擋圖案ES2”的輪廓實質上相同且對齊。舉例而言，在本實施例中，可利用乾蝕刻工序圖案化準第一蝕刻阻擋圖案ES1’，以形成第一蝕刻阻擋圖案ES1”，其中所述乾蝕刻工序使用的蝕刻氣體包括二氟化二硫(S2F2)，但本發明不以此為限。
請參照圖1K及圖1L，在本實施例中，在移除準第一蝕刻阻擋圖案ES1’以形成第一蝕刻阻擋圖案ES1”的過程中，未被氧化物半導體圖案CH’覆蓋的部分的第二絕緣層GI2也可一併被移除，以形成絕緣圖案GI2’。氧化物半導體圖案CH’與絕緣圖案GI2’實質上重合。換句話說，氧化物半導體圖案CH’的輪廓與絕緣圖案GI2’的輪廓實質上相同且對齊。第一絕緣層GI1、絕緣圖案GI2’氧化物半導體圖案CH’、第一蝕刻阻擋圖案ES1”及第二蝕刻阻擋圖案ES2”朝遠離閘極G的方向d依序堆疊。
請參照圖1K及圖1L，值得注意的是，由於第一絕緣層GI1相對於第一蝕刻阻擋層ES1與第二絕緣層GI2具有蝕刻選擇性(也就是，第一絕緣層GI1相對於準第一蝕刻阻擋圖案ES1’與第二絕緣層GI2具有蝕刻選擇性)，因此在移除部分的準第一蝕刻阻擋圖案ES1’與部分的第二絕緣層GI2以形成第一蝕刻阻擋圖案ES1”與絕緣圖案GI2’的過程中，第一絕緣層GI1不易受損而會被保留，因此使後續形成的薄膜電晶體100具有高良率。
請參照圖1L與圖1M，接著，可選擇性地移除殘留的光阻結構PR’的厚部PR’-1。請參照圖1N，接著，可形成導電層110，以覆蓋第二蝕刻阻擋圖案ES2”、第一蝕刻阻擋圖案ES1”、氧化物半導體圖案CH’、絕緣圖案 GI2’以及未被絕緣圖案GI2’覆蓋的部分的第一絕緣層GI1。在本實施例中，導電層110一般是使用金屬材料。然而，本發明不限於此，在其他實施例中，導電層110也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其他導電材料的堆疊層。
請參照圖1N及圖1O，接著，圖案化導電層110，以在第一蝕刻阻擋圖案ES1”及第二蝕刻阻擋圖案ES2”上形成源極S與汲極D。源極S與汲極D分別與氧化物半導體圖案CH’的兩側電性連接。在移除位在第二蝕刻阻擋圖案ES2”上的部分導電層110以形成源極S與汲極D時，第一蝕刻阻擋圖案ES1”與第二蝕刻阻擋圖案ES2”能保護氧化物半導體圖案CH’不易受損。於此，便完成了薄膜電晶體100。
請參照圖1O，薄膜電晶體100包括配置在基板10上的閘極G、覆蓋閘極G以及基板10的第一絕緣層GI1、配置在第一絕緣層GI1上且與在閘極G上方的絕緣圖案GI2’、配置在絕緣圖案GI2’上的氧化物半導體圖案CH’、配置在氧化物半導體圖案CH’上且暴露氧化物半導體圖案CH’的兩側的第一蝕刻阻擋圖案ES1”、配置在第一蝕刻阻擋圖案ES1”上且暴露氧化物半導體圖案CH’的兩側的第二蝕刻阻擋圖案ES2”、配置在第一蝕刻阻擋圖案ES1”及第二蝕刻阻擋圖案ES2”上且分別與氧化物半導體圖案CH’的兩側電性連接的源極S與汲極D。尤其是，第一蝕刻阻擋圖案ES1”與絕緣圖案GI2’相對於第二蝕刻阻擋圖案ES2”具有蝕刻選擇性，且第一絕緣層GI1相對於絕緣圖案GI2’與第一蝕刻阻擋圖案ES1”具有蝕刻選擇性。
在本實施例中，第一絕緣層GI1的材質與第二蝕刻阻擋圖案ES2” 的材質可相同，絕緣圖案GI2’的材質與第一蝕刻阻擋圖案ES1”的材質可相同，而第一絕緣層GI1的材質與絕緣圖案GI2’的材質相異。舉例而言，在本實施例中，第一絕緣層GI1的材質與第二蝕刻阻擋圖案ES2”的材質可為氮化矽(SiNx)，而絕緣圖案GI2’的材質與第一蝕刻阻擋圖案ES1”的材質可為氧化矽(SiO2)。在又一實施例中，第一絕緣層GI1、絕緣圖案GI2’、第一蝕刻阻擋圖案ES1”及第二蝕刻阻擋圖案ES2”也可為其他適當材質。
綜上所述，在本發明一實施例的薄膜電晶體的製造方法中，由於第一蝕刻阻擋層與第二絕緣層相對於第二蝕刻阻擋層具有蝕刻選擇性，因此在圖案化第二蝕刻阻擋層以形成第二蝕刻阻擋圖案的過程中，準第一蝕刻阻擋圖案以及第二絕緣層不易受損。第二絕緣層覆蓋第一絕緣層，而使第一絕緣層在形成第二蝕刻阻擋圖案的過程中不會受損。此外，由於第一絕緣層相對於第一蝕刻阻擋層與第二絕緣層具有蝕刻選擇性，因此在圖案化第一蝕刻阻擋層與第二絕緣層以形成第一蝕刻阻擋圖案與絕緣圖案的過程中，第一絕緣層不易受損而會被保留。因此，薄膜電晶體的產出高。
最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。

Claims (10)

  1. 一種薄膜電晶體的製造方法，包括：在一基板上形成一閘極；在該基板及該閘極上依序形成一第一絕緣層、一第二絕緣層、一氧化物半導體層、一第一蝕刻阻擋層、一第二蝕刻阻擋層以及一光阻結構，該光阻結構具有一厚部及一薄部，其中該第一蝕刻阻擋層與該第二絕緣層相對於該第二蝕刻阻擋層具有蝕刻選擇性，且該第一絕緣層相對於該第一蝕刻阻擋層與該第二絕緣層具有蝕刻選擇性；以該光阻結構為光罩，圖案化該第二蝕刻阻擋層以及該第一蝕刻阻擋層，以形成一準第二蝕刻阻擋圖案以及一準第一蝕刻阻擋圖案；圖案化該氧化物半導體層，以形成一氧化物半導體圖案；進行灰化工序，以移除該光阻結構的該薄部並保留部分的該厚部；以部分的該厚部為光罩，圖案化該準第二蝕刻阻擋圖案，以形成第二蝕刻阻擋圖案，該第二蝕刻阻擋圖案暴露部分的該準第一蝕刻阻擋圖案以及未被該氧化物半導體圖案覆蓋的部分的該第二絕緣層；以部分的該厚部為光罩，圖案化該準第一蝕刻阻擋圖案，以形成第一蝕刻阻擋圖案，並移除未被該氧化物半導體圖案覆蓋的部分的該第二絕緣層，以形成一絕緣圖案；以及在該第一蝕刻阻擋圖案及該第二蝕刻阻擋圖案上形成一源極與一汲極，該源極與該汲極分別與該氧化物半導體圖案的兩側電性連接。
  2. 根據申請專利範圍第1項的該薄膜電晶體的製造方法，其中該第一絕緣層的材質與該第二蝕刻阻擋層的材質相同，該第二絕緣層的材質與該第一蝕刻阻擋層的材質相同，而該第一絕緣層的材質與該第二絕緣層的材質相異。
  3. 根據申請專利範圍第1項的該薄膜電晶體的製造方法，其中該第一絕緣層的材質與該第二蝕刻阻擋層的材質為氮化矽，該第二絕緣層的材質與該第一蝕刻阻擋層的材質為氧化矽，圖案化該準第二蝕刻阻擋圖案以形成該第二蝕刻阻擋圖案的步驟為：利用一乾蝕刻工序圖案化該準第二蝕刻阻擋圖案以形成該第二蝕刻阻擋圖案，其中該乾蝕刻工序所使用的蝕刻氣體包括氯氣與氧氣。
  4. 根據申請專利範圍第1項的該薄膜電晶體的製造方法，其中該第一絕緣層的材質與該第二蝕刻阻擋層的材質為氮化矽，該第二絕緣層的材質與該第一蝕刻阻擋層的材質為氧化矽，圖案化該準第一蝕刻阻擋圖案以形成該第一蝕刻阻擋圖案的步驟為：利用一乾蝕刻工序圖案化該準第一蝕刻阻擋圖案以形成該第一蝕刻阻擋圖案，其中該乾蝕刻工序使用的蝕刻氣體包括二氟化二硫。
  5. 一種薄膜電晶體，配置在一基板上，該薄膜電晶體包括：一閘極，配置在該基板上；一第一絕緣層，覆蓋該閘極以及該基板；一絕緣圖案，配置在該第一絕緣層上且在該閘極上方；一氧化物半導體圖案，配置在該絕緣圖案上；一第一蝕刻阻擋圖案，配置在該氧化物半導體圖案上且暴露該氧化物半導體圖案的兩側；一第二蝕刻阻擋圖案，配置在該第一蝕刻阻擋圖案上且暴露該氧化物半導體圖案的兩側；一源極以及一汲極，配置在該第一蝕刻阻擋圖案及該第二蝕刻阻擋圖案上且分別與該氧化物半導體圖案的兩側電性連接，其中該第一蝕刻阻擋圖案與該絕緣圖案相對於該第二蝕刻阻擋圖案具有蝕刻選擇性，且該第一 絕緣層相對於該絕緣圖案與該第一蝕刻阻擋圖案具有蝕刻選擇性。
  6. 根據申請專利範圍第5項的該薄膜電晶體，其中該第一絕緣層的材質與該第二蝕刻阻擋圖案的材質相同，該絕緣圖案的材質與該第一蝕刻阻擋圖案的材質相同，而該第一絕緣層的材質與該絕緣圖案的材質相異。
  7. 根據申請專利範圍第5項的該薄膜電晶體，其中該第一絕緣層的材質與該第二蝕刻阻擋圖案的材質為氮化矽，而該絕緣圖案的材質與該第一蝕刻阻擋圖案的材質為氧化矽。
  8. 根據申請專利範圍第5項的該薄膜電晶體，其中該第一蝕刻阻擋圖案與該第二蝕刻阻擋圖案重合。
  9. 根據申請專利範圍第5項的該薄膜電晶體，其中該氧化物半導體圖案與該絕緣圖案重合。
  10. 根據申請專利範圍第5項的該薄膜電晶體，其中該第一絕緣層、該絕緣圖案、該氧化物半導體圖案、該第一蝕刻阻擋圖案及該第二蝕刻阻擋圖案朝遠離該閘極的方向依序堆疊。
TW105141500A 2016-09-22 2016-12-13 薄膜電晶體及其製造方法 TW201814795A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610840081.5 2016-09-22
CN201610840081.5A CN107863297A (zh) 2016-09-22 2016-09-22 薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
TW201814795A true TW201814795A (zh) 2018-04-16

Family

ID=59296405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141500A TW201814795A (zh) 2016-09-22 2016-12-13 薄膜電晶體及其製造方法

Country Status (3)

Country Link
US (1) US9711606B1 (zh)
CN (1) CN107863297A (zh)
TW (1) TW201814795A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
JP2009027122A (ja) * 2007-06-20 2009-02-05 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
TW201322456A (zh) * 2011-11-25 2013-06-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
KR101951296B1 (ko) 2011-12-06 2019-04-26 엘지디스플레이 주식회사 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
TWI479663B (zh) * 2011-12-22 2015-04-01 友達光電股份有限公司 陣列基板及其製作方法
CN202957242U (zh) 2012-12-14 2013-05-29 京东方科技集团股份有限公司 显示装置和阵列基板
KR20150028449A (ko) * 2013-09-06 2015-03-16 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法

Also Published As

Publication number Publication date
US9711606B1 (en) 2017-07-18
CN107863297A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
CN106876334B (zh) 阵列基板的制造方法及阵列基板
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2016004692A1 (zh) 阵列基板制备方法
CN110931566A (zh) 晶体管基底及制造其的方法和包括其的显示装置
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
TWI567871B (zh) 薄膜電晶體及其製造方法
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN107946368A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
WO2016078169A1 (zh) 薄膜晶体管的制造方法
CN107438903B (zh) 薄膜晶体管制造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN107735853B (zh) 薄膜晶体管制造方法及阵列基板
CN101976650B (zh) 薄膜晶体管及其制造方法
CN108711548A (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
TW201814795A (zh) 薄膜電晶體及其製造方法
TW201342628A (zh) 主動元件及其製造方法
CN103700705B (zh) 一种igzo电晶体制造方法
CN105097551A (zh) 一种薄膜晶体管的制作方法和阵列基板的制作方法
TWI569456B (zh) 薄膜電晶體及其製造方法
CN106449518A (zh) Ltps阵列基板的制造方法及阵列基板
CN104282767B (zh) 薄膜晶体管及其制造方法
CN105489499B (zh) Ltps薄膜晶体管制造方法
CN104037089A (zh) 薄膜晶体管的制造方法
TW201508926A (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法