[go: up one dir, main page]

TW201803095A - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TW201803095A
TW201803095A TW106111672A TW106111672A TW201803095A TW 201803095 A TW201803095 A TW 201803095A TW 106111672 A TW106111672 A TW 106111672A TW 106111672 A TW106111672 A TW 106111672A TW 201803095 A TW201803095 A TW 201803095A
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
layer
gate insulating
insulating layer
Prior art date
Application number
TW106111672A
Other languages
English (en)
Other versions
TWI631693B (zh
Inventor
李冠鋒
敏鑽 劉
許乃方
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW201803095A publication Critical patent/TW201803095A/zh
Application granted granted Critical
Publication of TWI631693B publication Critical patent/TWI631693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H10P14/3411—
    • H10P14/3434—
    • H10P14/3456—
    • H10P14/69215—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭露提供一種顯示裝置。該顯示裝置包括：一基板；一第一薄膜電晶體，設置於該基板上，該第一薄膜電晶體包括一第一主動層、一第一閘絕緣層、以及一第一閘極；以及一第二薄膜電晶體，設置於該基板上，該第二薄膜電晶體包括一第二主動層、一第二閘絕緣層、以及一第二閘極；其中該第一閘絕緣層設置於該第一閘極與該第一主動層之間，且該第一閘絕緣層接觸該第一主動層，其中該第二閘絕緣層設置於該第二閘極與該第二主動層之間，且該第二閘絕緣層接觸該第二主動層，其中該第一主動層之材料不同於該第二主動層之材料，其中該第二閘絕緣層之氫濃度不同於該第一閘絕緣層之氫濃度。

Description

顯示裝置及其製造方法
本揭露係有關於一種具有設置於基板上的薄膜電晶體(TFT)的顯示裝置及其製造方法，特別是有關於一種具有不同半導體材料的主動層的複合薄膜電晶體(hybrid TFT)結構及其製造方法。
目前，有利用發光二極體(LED)與有機發光二極體(OLED)技術製作的顯示器，對於該種顯示器來說，其需要高解析度、更小尺寸、以及更穩定的具有較低功率與較低mura缺陷的電晶體。
由於具有較非晶矽高的載子遷移率、低製程處理溫度、以及光學透明度，金屬氧化物半導體已用於該種裝置的製造。然而，由金屬氧化物半導體所製作的薄膜電晶體對氫含量是敏感的，其中層與層之間的氫往往透過擴散方法進入半導體層，導致薄膜電晶體穩定性受到影響，容易受到電壓/光偏置情況下導致電晶體起始電壓偏移。
因此，開發一種不易受現有技術中的氫雜質問題影響的薄膜電晶體及其製造方法是需要的。
因此，本揭露係有關於一種具有複合薄膜電晶體 (hybrid TFT)結構的顯示裝置及其製造方法。本揭露的優點與特徵描述如下。
根據本揭露之一實施例，提供一種顯示裝置，包括：一基板；一第一薄膜電晶體，於該基板上，該第一薄膜電晶體包括一第一主動層、一第一閘絕緣層、以及一第一閘極；以及一第二薄膜電晶體，於該基板上，該第二薄膜電晶體包括一第二主動層、一第二閘絕緣層、以及一第二閘極；其中該第一閘絕緣層設置於該第一閘極與該第一主動層之間，且該第一閘絕緣層接觸該第一主動層，其中該第二閘絕緣層設置於該第二閘極與該第二主動層之間，且該第二閘絕緣層接觸該第二主動層，其中該第一主動層之材料不同於該第二主動層之材料，其中該第二閘絕緣層之氫濃度不同於該第一閘絕緣層之氫濃度。
根據本揭露之另一實施例，提供一種顯示裝置，包括：一基板；一第一薄膜電晶體，於該基板上，該第一薄膜電晶體包括一第一主動層、一第一閘絕緣層、以及一第一閘極；以及一第二薄膜電晶體，於該基板上，該第二薄膜電晶體包括一第二主動層、一第二閘絕緣層、以及一第二閘極；其中該第一閘絕緣層設置於該第一閘極與該第一主動層之間，且該第一閘絕緣層接觸該第一主動層，其中該第二閘絕緣層設置於該第二閘極與該第二主動層之間，且該第二閘絕緣層接觸該第二主動層，其中該第一主動層之材料不同於該第二主動層之材料，以及該第一閘絕緣層之材料不同於該第二閘絕緣層之材料，其中該第二主動層之材料包括金屬氧化物，以及該第二閘絕緣層之材料包括氧化矽。
在一實施例中，該第二主動層之材料包括金屬氧化 物。
在一實施例中，該第二閘絕緣層之氫濃度(hydrogen concentration)低於或等於5原子百分比，以及高於或等於0原子百分比。
在一實施例中，該第一閘絕緣層之氫濃度高於5原子百分比，以及低於10原子百分比。
在一實施例中，該第一閘絕緣層之材料包括氧化矽、氮化矽、或氮氧化矽之至少其中之一，以及該第二閘絕緣層之材料包括氧化矽或氮氧化矽之至少其中之一。
在一實施例中，該第一閘絕緣層與該第二閘絕緣層重疊。
根據本揭露之另一實施例，提供一種顯示裝置之製造方法，包括：形成一第一主動層於一基板上；形成一第二主動層於該基板上；形成一第一閘絕緣層直接於該第一主動層上；形成一第二閘絕緣層直接於該第二主動層上；形成一第一閘極於該第一閘絕緣層上，其中該第一主動層、該第一閘絕緣層、以及該第一閘極形成一第一薄膜電晶體；以及形成一第二閘極於該第二閘絕緣層上，其中該第二主動層、該第二閘絕緣層、以及該第二閘極形成一第二薄膜電晶體；其中該第一主動層之材料不同於該第二主動層之材料，其中該第二閘絕緣層之氫濃度不同於該第一閘絕緣層之氫濃度。
在一實施例中，該製造方法更包括於形成該第二主動層之前，形成一遮蔽層(blanking layer or shielding layer)於該基板上。
應當理解的是，上述描述與說明書中的描述是示例性與解釋性的，其目的不在限縮本揭露的範圍，其中本揭露的不同實施例可逕行組合而不會改變本揭露的範圍。
現將參照附圖以更詳細地解釋根據本揭露不同實施例具有複合薄膜電晶體結構的顯示裝置及其製造方法的示例。
10、40、60、90、100、1111、1200‧‧‧複合薄膜電晶體結構
100、400、600、900、1201‧‧‧基板
101‧‧‧罩幕
102‧‧‧光阻
110、410、610、910、1010、1110、1210‧‧‧第二薄膜電晶體
114、414、614、914、1114、1214‧‧‧第二主動層
116、416、1216‧‧‧第二閘絕緣層
117、417、617、917、1017、1117、1218‧‧‧第二閘極
119、419、619、1019、1119、1219‧‧‧第二源極/汲極
120、420、620、920、1020、1120、1220‧‧‧第一薄膜電晶體
124、424、624、924、1224‧‧‧第一主動層
126、426、626、926、1226‧‧‧第一閘絕緣層
127、427、627、927、1228‧‧‧第一閘極
128、428、628、928‧‧‧第一源極/汲極區
129、429、629、1029、1129、1229‧‧‧第一源極/汲極
130、430、630、930、1235‧‧‧遮蔽層
140、440、1230‧‧‧緩衝層
141、441‧‧‧第一子層
142、442‧‧‧第二子層
143、443‧‧‧第三子層
150、450、650、950、1250‧‧‧層間介電層
160、460、670、970‧‧‧第一鈍化層
175、475、675、1075‧‧‧絕緣層
180、480、680‧‧‧第二鈍化層
190、490、690‧‧‧共電極
195、495、695、1295‧‧‧畫素電極
300‧‧‧沈積緩衝層
310‧‧‧沈積第一主動層
320‧‧‧形成閘絕緣層與閘極
330‧‧‧沈積層間介電層
340‧‧‧形成源極與汲極
350‧‧‧沈積第一鈍化層
640、940‧‧‧第一緩衝層
660、960、1060、1160‧‧‧第二緩衝層
700‧‧‧沈積遮蔽層於基板上
705‧‧‧沈積第一緩衝層
710‧‧‧形成第一薄膜電晶體於第一緩衝層上
715‧‧‧沈積層間介電層
720‧‧‧沈積第二主動層
725‧‧‧沈積第二緩衝層
730‧‧‧形成第二閘極
735‧‧‧沈積第一鈍化層
740‧‧‧形成源極與汲極
1070、1275‧‧‧鈍化層
1216a‧‧‧第一次閘絕緣層
1216b‧‧‧第二次閘絕緣層
1217、1227‧‧‧第三閘絕緣層
1219a‧‧‧第二源極/汲極區
1240‧‧‧第一層間介電層
第1圖係根據本揭露之第一實施例，一種顯示裝置的剖面示意圖。
第2A-2F圖係根據本揭露之第一實施例，一種顯示裝置的製造流程。
第3圖係根據本揭露之第一實施例，一種顯示裝置製造方法的製造流程圖。
第4圖係根據本揭露之第二實施例，一種顯示裝置的剖面示意圖。
第5A-5D圖係根據本揭露之第二實施例，一種顯示裝置的製造流程。
第6圖係根據本揭露之第三實施例，一種顯示裝置的剖面示意圖。
第7圖係根據本揭露之第三實施例，一種顯示裝置製造方法的製造流程圖。
第8A-8D圖係根據本揭露之第三實施例，一種顯示裝置的製造流程。
第9圖係根據本揭露之第四實施例，一種顯示裝置的剖面示 意圖。
第10、11圖係根據本揭露第三實施例之變形(第五實施例、第六實施例)，一種顯示裝置的剖面示意圖。
第12A-12L圖係根據本揭露之第七實施例，一種顯示裝置的剖面示意圖。
第13A-13L圖係根據本揭露第七實施例之其中之一，一種顯示裝置的製造流程。
第14A-14L圖係根據本揭露第七實施例之其中之另一，一種顯示裝置的製造流程。
第15A-15M圖係根據本揭露第七實施例之其中之另一，一種顯示裝置的製造流程。
在各圖中，類似元件可提供類似標號。應當注意的是，附圖並不須繪製成任何尺度或比例，而是繪製以提供對根據本揭露的方法以及所得的複合薄膜電晶體結構及元件的理解。因此，這些說明的目的並不在於限縮本文所述本揭露的範圍，而是提供其示例性說明。
[不同實施例之探討]
如使用在本揭露不同的實施例中，”於...上”一詞廣義地包括一層”直接地於...上”，例如接觸，或”間接地於...上”，例如未接觸另一層。此外，除非另有說明，”於...下”一詞廣義地包括”直接地於...下”以及”間接地於...下”。
儘管”第一”、”第二”等詞可用於描述各種層與步驟， 然而，這些特徵不應被這些指定所限制，因這樣的指定僅被用來區分一個特徵與另一個特徵。應當理解的是，本領域具有通常知識者將理解任何步驟或特徵的組合可被納入以下描述的任何實施例中，以達到本揭露的期望效果。
如上所述，薄膜電晶體中的電子遷移率需被增強，以增加響應速度，並且當保持小尺寸時，僅需要較少量的功率(或電流)。舉例來說，因氫離子是在製造中所使用的反應物氣體的組分，所以對薄膜電晶體中的層別來說氫濃度是重要的，例如在氧化矽或氮化矽層的生產。氫離子可負責矽主動層中懸浮鍵的鈍化，並因此降低矽主動層的漏電流大小及提高矽半導體穩定性。但在金屬氧化物主動層中導入氫離子可在金屬氧化物主動層中產生自由電子，過多自由電子將其電子遷移率提升至導電程度，然而，容易使金屬氧化物主動層失去半導體的特性。為克服此缺陷，本揭露開發製造用於顯示裝置的複合薄膜電晶體結構，其具有至少一第一薄膜電晶體與至少一第二薄膜電晶體，其中第二薄膜電晶體具有主動層，例如金屬氧化物半導體材料層，其接觸閘絕緣層，而此閘絕緣層的氫濃度低於與第一薄膜電晶體結合的閘絕緣層的氫濃度。例如，在一實施例中，顯示裝置包括第一薄膜電晶體以及第二薄膜電晶體，第一薄膜電晶體包括設置在第一閘極與第一主動層之間的第一閘絕緣層，第二薄膜電晶體包括設置在第二閘極與第二主動層之間的第二閘絕緣層，其中第一閘絕緣層與第一主動層接觸，第二閘絕緣層與第二主動層接觸，且第二閘絕緣層的氫濃度低於第一閘絕緣層的氫濃度。例如，根據另一實施例，第二閘絕緣層的氫濃度可小於5原子百分比，且大於或等於0(或 實際上為)，以及小於3原子百分比，且大於或等於1，而第一閘絕緣層的氫濃度可大於5原子百分比。
在本揭露的部分實施例中，第一薄膜電晶體的主動層的材料與第二薄膜電晶體的主動層的材料不同。在一實施例中，第二薄膜電晶體的主動層例如是金屬氧化物半導體(OXIDE)材料層，其氧化物半導體材料可例如是IGZO、IGZTO或其他氧化物半導體材料。第一薄膜電晶體的主動層例如是低溫多晶半導體(LTPS)材料層，或其他跟第二薄膜電晶體主動層材料不同的半導體材料。在本揭露的部分實施例中，第二薄膜電晶體的主動層是銦鎵鋅氧化物(IGZO)材料，因此獲得IGZO薄膜電晶體。基板可包括顯示區(display area)以及位於顯示區外部且與顯示區相鄰的非顯示區(non-display area)，其中顯示區包括以矩陣排列的多個畫素，並搭配各種顯示介質層。例如搭配液晶層，而成為液晶顯示器(LCD)，或是搭配發光二極體(LED)或有機發光二極體(OLED)，以生產出利用發光二極體(LED)或有機發光二極體(OLED)技術的顯示器。背光模組中，或是顯示介質層、彩色濾光層或波長轉換層可更選擇性的包括量子點，於此並不限制。而非顯示區包括驅動電路以及用於驅動畫素的元件或是靜電防護元件(ESD protecting elements)。第一薄膜電晶體與第二薄膜電晶體可包括在顯示區或非顯示區中，或其組合，其中第一薄膜電晶體與第二薄膜電晶體可沿著基板彼此分開或靠近(例如彼此相鄰)。在另一實施例中，至少部分的第一薄膜電晶體與第二薄膜電晶體可重疊。且第一薄膜電晶體或第二薄膜電晶體的數量並不限制，可視需求變更第一薄膜電晶體或第二薄膜電晶體的數量組合。
薄膜電晶體基板可為剛性或可撓基板且可為單層或多層組合。基板亦可為非可撓式或可撓式基板，基板的材料例如可為玻璃、聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)或Polymethylmethacrylate(PMMA)，但不限於此。
複合薄膜電晶體結構可選擇性地包括遮蔽層(blanking layer or shielding layer)，其用於遮蔽光線穿過玻璃基板以改善顯示器的整體對比度與性能。或者，遮蔽層亦可保護薄膜電晶體降低背光影響並使光漏電流較小。遮蔽層可為單層結構或多層結構。在部分實施例中，遮蔽層可提供作為位於基板上方、第一薄膜電晶體及/或第二薄膜電晶體下方的遮蔽層，作為非導電型或導電型層。遮蔽層可包括遮蔽材料(包括金屬層，例如鉻、鋁或氧化鉻)、光吸收材料(light absorbing material)(例如聚合物或氧化物)、黑色顏料顆粒(例如炭黑)、本領域已知的其它材料、或用於遮光的其它材料，例如閘極與閘絕緣層的組合。
此外，複合薄膜電晶體結構亦可包括以下的一或多種結構：於基板上所提供的至少一緩衝層，以至少保護數層主動層免於來自基板的移動離子所導致的劣化、促進電子遷移率、防止粒子來自主動層的擴散或擴散至主動層、或改善導熱性；於至少一緩衝層上所形成的至少一層間介電層，其中源極/汲極形成於其中，例如利用罩幕製程在不同層中形成接觸孔；以及於源極/汲極上所形成的至少一鈍化層，以鈍化所述層並改善偏壓穩定性。
緩衝層可包括至少一無機或有機層及/或遮蔽層，例如氧化物層(例如氧化矽)、氮化物層(例如氮化矽)、或聚合物層等， 或其組合。層間介電層、鈍化層或絕緣層可由無機或有機絕緣層或其他適合材料的各種組合所形成。有機層可由聚合物例如聚對苯二甲酸乙二醇酯(PET)、聚醯亞胺、聚碳酸酯、環氧樹脂、聚乙烯、苯併環丁烯(BCB)聚合物及/或聚丙烯酸酯所形成。無機層可為氧化鋁、氧化鍶、氮化矽、三氧化二鋁、氧化矽、氫矽酸鹽(HSQ)、氧化鈦、聚矽氧烷(Poly-Siloxane)或其組合。根據本揭露不同實施例的需要，任何上述層可包括單層或多層。
對於薄膜電晶體，第一與第二薄膜電晶體是具有主動層(例如半導體材料層)的薄膜電晶體。在一具體實施例中，第一薄膜電晶體為LTPS薄膜電晶體，第二薄膜電晶體為IGZO薄膜電晶體，其均為多層薄膜電晶體。IGZO薄膜電晶體包括銦鎵鋅氧化物(IGZO)主動層，而LTPS薄膜電晶體包括低溫多晶矽(LTPS)主動層。IGZO薄膜電晶體與LTPS薄膜電晶體亦包括閘極，且可包括設置在主動層上或下及/或包圍主動層的閘絕緣層，例如LTPS或IGZO半導體材料層。也就是說，在上閘極或下閘極薄膜電晶體結構中，閘絕緣層是閘極與主動層之間的絕緣層。此外，至少其中之一的薄膜電晶體包括連接至電路或畫素的源極/汲極，其中藉由摻雜製程(例如利用摻雜雜質)形成主動層的源極/汲極區，及/或在導體化製程(例如利用電漿處理、或蝕刻、或沈積額外的金屬)中製作，以形成源極/汲極區。如此，薄膜電晶體主動層可被摻雜而形成n-通道及/或p-通道薄膜電晶體。閘極可由各種金屬所形成，例如鎵、銦、錫、鈦、鋁、鋅、或其類似物，而閘絕緣層可由絕緣材料所形成，例如氧化矽、氮化矽、或高介電常數材料(例如氮化矽(Si3N4)、三氧化二鋁或氧化鉿等)。根據本揭露不同實施例的 需要，閘極可包括單層或多層。值得注意的是，具有不同膜密度或組成的絕緣層可視為不同的材料層。舉例來說，具有不同的膜密度或不同的矽、氧組成比的氧化矽材料層，例如作為閘絕緣層、緩衝層、或層間介電層，其可被視為不同的層。當以相同蝕刻劑進行蝕刻時，不同材料層可具有不同的蝕刻速率。
值得注意的是，雖此處所述的具體實施例討論了與主動層接觸的閘絕緣層，但，應可理解的是，位於薄膜電晶體的主動層與閘極之間的任何層(其可位於主動層的上或下)可作為閘絕緣層，其中本揭露的好處將於此處被理解。在具有下閘極薄膜電晶體結構(未圖示)的其他實施例中，閘絕緣層可設置於閘極上，然而，仍設置於閘極與主動層之間，但並不限於此。
儘管未詳細討論，薄膜電晶體是可藉由各種技術而形成，包括但不限定於，真空沈積(包括化學氣相沈積與電漿增強化學氣相沈積)、含浸塗佈(dip coating)、旋轉塗佈、印刷、噴霧塗佈(spray coating)、滾輪塗佈(roll coating)、濺鍍、微影、罩幕、或光阻等。
在一實施例中，本揭露的特徵之一是與IGZO薄膜電晶體的主動層接觸的閘絕緣層為氧化矽層，其氫濃度低於複合薄膜電晶體結構中其他氧化矽或氮化矽層的氫濃度。舉例來說，與IGZO薄膜電晶體的主動層接觸的氧化矽層(閘絕緣層)的氫濃度小於或等於約5原子百分比，且大於或等於0原子百分比(在另一實施例中，大於或等於0原子百分比，且小於或等於約3原子百分比)，然而，複合薄膜電晶體結構中其他氧化矽或氮化矽層的氫濃度可大於或等於約5原子百分比，如以下所進一步討論。藉由利用具有 較低氫濃度的閘絕緣層與IGZO主動層接觸，可保持IGZO主動層的半導體特性，使薄膜電晶體於低閘極電壓下的電流維持在關閉(OFF)的狀況，此係由於氫對主動層的影響較小所致。
[第一實施例]
如第1圖所示，揭示本揭露的第一非限制性實施例，其中第1圖為顯示裝置的剖面示意圖，其揭示用於顯示裝置的複合薄膜電晶體(hybrid TFT)結構10，複合薄膜電晶體結構10包括至少一第一薄膜電晶體(例如LTPS薄膜電晶體)與至少一第二薄膜電晶體(例如IGZO薄膜電晶體)於基板上。在此實施例中，複合薄膜電晶體結構10包括基板100、第二薄膜電晶體110、以及第一薄膜電晶體120。基板100可以是非可撓式或可撓式基板，或單層或多層組合。基板100的材料例如可為玻璃、聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)或Polymethylmethacrylate(PMMA)，但不限於此。第二薄膜電晶體110與第一薄膜電晶體120設置於基板100上。第二薄膜電晶體110例如為氧化銦鎵鋅(indium gallium zinc oxide，IGZO)薄膜電晶體。第一薄膜電晶體120例如為低溫多晶矽(low temperature polysilicon，LTPS)薄膜電晶體。第二薄膜電晶體110包括第二主動層114、第二閘絕緣層116、第二閘極117、第二源極119、以及第二汲極119。第二主動層114可為氧化物半導體材料，例如是氧化銦鎵鋅(IGZO)半導體材料層。第一薄膜電晶體120包括第一主動層124、第一閘絕緣層126、第一閘極127、第一源極129、以及第一汲極129。第一主動層124可為與第二主動層114不同之半導體材料，例如是低溫多晶矽(LTPS)半導體材料層。在此實施例中，可選擇性地視需求而更包括遮蔽層130(blanking layer or shielding layer)。於一實施例中，遮蔽層130可為黑矩陣層。遮蔽層130設置於基板100上，位於第二薄膜電晶體110與第一薄膜電晶體120下方。於第二薄膜電晶體110中，第二主動層114設置於遮蔽層130上。
在此實施例中，緩衝層140設置於基板100上，位於第一薄膜電晶體120下方，並設置於第二薄膜電晶體110中的第二主動層114上。在此實施例中，第二薄膜電晶體110除了具有第二閘絕緣層116之外，位於第二主動層114上方，第二閘極117下方的緩衝層140亦可作為閘絕緣層。緩衝層140可包括氧化矽單層或包括不同氧化矽、氮化矽、及/或氮氧化矽層的多層。舉例來說，在一實施例中，第一子層141包括氧化矽，第二子層142包括氮化矽，以及第三子層143包括氧化矽。如上所討論，本揭露重要特徵之一為第一子層141與主動層(例如第二主動層114)接觸，第一子層141為氧化矽層，其氫濃度低於複合薄膜電晶體結構10中的其他氧化矽或氮化矽層的氫濃度。”接觸”所指例如為直接與主動層相鄰或位於其上。例如第一子層141的氫濃度低於或等於約5原子百分比，以及高於或等於0原子百分比(在另一實施例中，其氫濃度高於或等於0原子百分比，以及低於或等於約3原子百分比)，而複合薄膜電晶體結構10中的其他氧化矽或氮化矽層的氫濃度高於或等於約5原子百分比。
更具體地來說，在此實施例中，與第二主動層114接觸的第一子層141的氫濃度低於與第一主動層124(例如為低溫多晶矽(LTPS)半導體材料)接觸的第一閘絕緣層126的氫濃度。
於緩衝層140上，形成或沈積第一主動層124(例如低 溫多晶矽(LTPS)主動層)，以形成第一薄膜電晶體120(例如低溫多晶矽(LTPS)薄膜電晶體)。第一薄膜電晶體120具有第一閘極127、以及位於第一主動層124上與第一源極/汲極區128連接的第一源極/汲極129。第一源極/汲極區128藉由摻雜而形成，例如形成n-型或p-型薄膜電晶體，其中第一閘絕緣層126與第一閘極127形成或沈積於第一主動層124上。於第二薄膜電晶體110(例如IGZO薄膜電晶體)中，第二閘絕緣層116與第二閘極117形成於第二主動層114(例如氧化銦鎵鋅(IGZO)主動層)上的緩衝層140上。複合薄膜電晶體結構10亦包括層間介電層150，其形成或沈積於緩衝層140、第二薄膜電晶體110、以及第一薄膜電晶體120上。層間介電層(interlayer dielectric layer)150可為單層或多層結構，其中各層可包括氧化矽及/或氮化矽。
源極/汲極形成於層間介電層150上，或設置於層間介電層150中，穿過層間介電層150，例如穿過接觸孔，其中第二源極/汲極119提供第二薄膜電晶體110，與第一源極/汲極區128接觸的第一源極/汲極129提供第一薄膜電晶體120。在此實施例中，第一薄膜電晶體120為n-通道薄膜電晶體或p-通道薄膜電晶體。當提供至少兩個第一薄膜電晶體(例如低溫多晶矽(LTPS)薄膜電晶體)時，此對第一薄膜電晶體定義出一n-通道薄膜電晶體以及一p-通道薄膜電晶體。如第1圖所示，第二主動層114(例如氧化銦鎵鋅(IGZO)主動層)未與第一主動層124(例如低溫多晶矽(LTPS)主動層)在相同的平面上，也就是說，第一主動層124與第二主動層114設置於緩衝層140的不同側。如上所討論，本揭露的優點之一為第二薄膜電晶體110的第二閘絕緣層116的氫濃度低於第一薄膜電晶 體120的第一閘絕緣層126的氫濃度。
複合薄膜電晶體結構10亦包括第一鈍化層160，位於層間介電層150、以及第一與第二源極/汲極(119、129)上，其中第一鈍化層160由氧化矽、氮化矽、或其他層所形成。
在一實施例中，例如液晶顯示器(LCD)，於提供複合薄膜電晶體結構10之後，於第一鈍化層160上，可再提供絕緣層175。絕緣層175可為有機層或無機層。有機層可由聚合物、聚對苯二甲酸乙二酯(PET)、聚醯亞胺、聚碳酸酯、環氧樹脂、聚乙烯、苯併環丁烯(BCB)聚合物、及/或聚丙烯酸酯所形成。無機層可由氧化鋁、氧化鍶、氮化矽、三氧化二鋁、氧化矽、氫倍半矽氧烷(HSQ)、氧化鈦、或其組合所形成。於絕緣層175上，可提公共電極(common electrode)190(或在另一實施例中為畫素電極(pixel electrode))。最後，於絕緣層175與共電極190(或畫素電極)上，可提供第二鈍化層180，其中，於第二鈍化層180上，提供畫素電極195(或在另一實施例中為共電極)，並連接第二薄膜電晶體110(例如IGZO薄膜電晶體)的第二源極/汲極119。於其他實施例中，該畫素電極與該共用電極亦可位於同一層，例如可同樣設置於第二鈍化層180跟絕緣層175之間。
在另一實施例中，例如發光二極體(LED)顯示器，於提供複合薄膜電晶體結構10之後，於第一鈍化層160上，可再提供絕緣層175，以及於絕緣層175上，可提供畫素電極(或陽極)與共電極(或陰極)。於畫素電極與共電極之間，可提供另一絕緣層。於畫素電極與共電極之間，亦可提供顯示介質層(display medium layer)(未圖示)，其中顯示介質層可被絕緣層分離區隔為多個畫素 而形成顯示畫素矩陣。顯示介質層可為有機發光層、無機發光層、或量子點發光層。
請參閱第2A-2F圖作進一步討論，其描述用於製造具有上閘極(top gate)薄膜電晶體結構的複合薄膜電晶體結構的顯示裝置的示例性方法。在第一步驟中，請參閱第2A圖，於基板100上，選擇性沈積遮蔽材料，以形成遮蔽層130，以及，於遮蔽層130上，沈積第二主動層114(例如氧化銦鎵鋅(IGZO)主動層)，其中每一層的厚度介於50-5,000埃。在第二步驟中，如第2B圖所示，於基板100、第二主動層114、以及遮蔽層130上，實施第一罩幕製程，例如光阻製程，以形成圖案化塗佈，例如光阻102。利用具有至少一半透光區(half tone region)的光罩101，以露出第一薄膜電晶體區(例如低溫多晶矽(LTPS)薄膜電晶體區)，即第一薄膜電晶體120(例如低溫多晶矽(LTPS)薄膜電晶體)將來形成的位置，而利用障礙區(obstacle region)，以露出第二薄膜電晶體區(例如IGZO薄膜電晶體區)，即第二薄膜電晶體110(例如IGZO薄膜電晶體)將來形成的位置。如2C圖所示，之後，對第二主動層114以及遮蔽層130進行蝕刻，以於第二薄膜電晶體區與第一薄膜電晶體區形成第二主動層114以及遮蔽層130。之後，對光阻102進行灰化(ashing)，如2D圖所示，以移除光阻102。由於利用障礙區露出第二薄膜電晶體110，因此，第二薄膜電晶體110仍留有光阻102。之後，對第二主動層114進行蝕刻，以自第一薄膜電晶體區移除第二主動層114，並於第二薄膜電晶體區中進行蝕刻，以於遮蔽層130上，圖案化第二主動層114，形成第二薄膜電晶體110。最後，藉由例如剝離(stripping)，移除殘留的光阻102。
在第二製造步驟中，如第3圖所示，於基板、第二薄膜電晶體區、以及第一薄膜電晶體區上，沈積緩衝層。於步驟300，沈積至少一子層(sublayer)，例如第一子層，其厚度介於50-5,000埃。第一子層包括氧化物材料，例如氧化矽。於複合薄膜電晶體結構中，第一子層的氫濃度低於其他氧化物層的氫濃度。舉例來說，第一子層的氫濃度可低於或等於5原子百分比，以及高於或等於0原子百分比，在另一實施例中，可低於或等於3原子百分比，以及高於或等於1原子百分比。可與複合薄膜電晶體結構中，例如氫濃度介於5-10原子百分比的其他氧化矽層，以及氫濃度介於10-20原子百分比的氮化矽層相比較。可藉由氧化矽成長/沈積法，例如射頻電漿氫化矽(RF plasma hydrogenated silicon)，形成第一子層，但並不限定於此。舉例來說，在氧化矽沈積法中，將基板置於低壓下的電漿處理腔中，其中導入一或多種處理氣體並以電場進行激發，以使氣體解離成自由基及其他離子。自由基與其他離子擴散至基板表面，其中於基板表面發生化學反應。反應產物擴散並沈積於基底表面上，其中副產物擴散穿過介面邊界層(interface boundary layer)，並經由主流體與未使用的反應物一起離開沈積系統。
可利用射頻線圈於處理腔中感應性地產生電漿，或利用板電極或微波能量電容性地產生電漿，其中電漿與反應物氣體用於將顆粒沈積在基板上。舉例來說，可利用功率介於7,700-10,000瓦的高射頻功率，例如矽烷或四氟化矽，具有含矽前驅物的反應物氣體，及/或於溫度介於450-500℃對氧化矽層進行退火(annealing)，以沈積具有低氫濃度的氧化矽層。具有較低氫 濃度的第一子層直接與第二薄膜電晶體(例如IGZO薄膜電晶體)半導體材料相鄰，例如彼此接觸，以促進較高的電子遷移率，如上所述。緩衝層亦可包括額外的子層，例如第二或第三子層、或其組合，其可為具有較第一子層更高氫濃度的氧化矽或氮化矽層。第二及第三子層位於第一子層與基板之間。
應當理解的是，可藉由對例如射頻功率、玻璃溫度、腔室壓力、氣體流速、以及玻璃與板之間的距離(間隔)等條件中至少一個條件的控制來產生薄膜電晶體中具有不同氫濃度的不同層。例如可根據以下參數形成第二薄膜電晶體(例如IGZO薄膜電晶體)的第二閘絕緣層(GI SiOx-IGZO)、第一薄膜電晶體(例如低溫多晶矽(LTPS)薄膜電晶體)的第一閘絕緣層(GI SiOx-LTPS)、以及層間介電層(ILD SiNx)，相關參數數值如下表所示。
Figure TW201803095AD00001
Figure TW201803095AD00002
在部分實施例中，電漿輔助化學氣相沈積(PECVD)的沈積條件是相互關聯的，例如功率設定為8,000W，N2O/SiH4比例設定為90，間隔設定為650mils，可獲得氫濃度低於3%的氧化矽膜。此外，為量化氫濃度，可使用二次離子質譜儀(SIMS)及/或拉塞福背向散射光譜儀(RBS)設備及方法來測量層中的氫濃度。
在下一個製造步驟(步驟310)中，可利用例如雷射退火、電漿輔助化學氣相沈積、化學氣相沈積、擴大熱電漿、結晶步驟、或是利用矽前驅物材料的類似方法，於第一薄膜電晶體區(例如低溫多晶矽(LTPS)薄膜電晶體區)中的緩衝層上，沈積及/或形成第一主動層(例如低溫多晶矽(LTPS)主動層)，其中第一主動層包括低溫多晶矽半導體材料。於第一主動層沈積在緩衝層上的期間或之後，利用摻雜製程，以形成第一源極/汲極區，使得於第一主動層中形成通道區(未圖示)。如此，第一薄膜電晶體(例如低溫多晶矽(LTPS)薄膜電晶體)可定義出n-通道薄膜電晶體或p-通道薄膜電晶體。之後，在步驟320中，於第一薄膜電晶體區與第二薄膜電晶體區(例如IGZO薄膜電晶體區)中，形成閘絕緣層，其中閘絕緣層分別形成於第一主動層上或包圍第一主動層，以及形成於第二主動層(例如氧化銦鎵鋅(IGZO)主動層)上。閘絕緣層可由氧化矽或氮化矽材料所形成。於第一薄膜電晶體與第二薄膜電晶體(例如氧化銦鎵鋅(IGZO)薄膜電晶體)中主動層上的每一閘絕緣層上，形成閘極，例如半導體材料。在另一實施例中，具有下閘 極(bottom gate)的薄膜電晶體結構(未圖示)，在沈積閘絕緣層之前，先沈積閘極，之後，於閘絕緣層上，再沈積主動層。在步驟330中，利用已知罩幕及/或沈積製程的其中之一，於整個結構上，沈積層間介電層。各層的厚度介於50-5,000埃。
如上所討論，本揭露實施例之一的重要觀點為第二主動層(例如氧化銦鎵鋅(IGZO)主動層)上方的第二閘絕緣層形成具有較第一主動層(例如低溫多晶矽(LTPS)主動層)上方的第一閘絕緣層更低的氫濃度。
之後，在步驟340中，藉由各層沈積製程之後或期間的罩幕及蝕刻製程進行圖案化，形成穿過層間介電層的通道，例如穿過接觸孔，以於第一薄膜電晶體區(例如低溫多晶矽(LTPS)薄膜電晶體區)與第二薄膜電晶體區(例如IGZO薄膜電晶體區)中，形成源極與汲極。在選擇性的步驟350中，第一鈍化層可沈積橫跨整個複合薄膜電晶體結構。可利用本領域已知的沈積製程沈積此類的層間介電層，及/或亦可包括罩幕製程，用於圖案化該層，使其包括接觸孔，以露出第一薄膜電晶體區與第二薄膜電晶體區中的源極與汲極。如此，第二薄膜電晶體(例如IGZO薄膜電晶體)定義在第二薄膜電晶體區中，以及第一薄膜電晶體(例如低溫多晶矽(LTPS)薄膜電晶體)定義在第一薄膜電晶體區中。
根據這些步驟，即形成複合薄膜電晶體結構，其中第二薄膜電晶體(例如IGZO薄膜電晶體)的第二閘絕緣層與第二主動層(例如IGZO半導體材料層)接觸，其中第二薄膜電晶體(例如IGZO薄膜電晶體)的第二閘絕緣層的氫濃度低於第一薄膜電晶體(例如低溫多晶矽(LTPS)薄膜電晶體)的第一閘絕緣層的氫濃度。
[第二實施例]
如第4圖所示，揭示本揭露的第二實施例，其類似第一實施例。然而，在此實施例中，緩衝層包括三子層，且第二主動層(例如IGZO主動層)沈積/形成於遮蔽層(例如遮蔽層)上的緩衝層的其中之一的子層上，此與第一實施例中直接形成在遮蔽層上的情況相反。
舉例來說，如第4圖所示，複合薄膜電晶體結構40包括基板400、第二薄膜電晶體410(例如IGZO薄膜電晶體)、以及第一薄膜電晶體420(例如LTPS薄膜電晶體)。第二薄膜電晶體410與第一薄膜電晶體420設置於同一基板400上。在此實施例中，於基板400上，可選擇性地設置遮蔽材料，位於第二薄膜電晶體410與第一薄膜電晶體420下方，以形成遮蔽層430。於遮蔽層430與基板400上，設置緩衝層440，其中緩衝層440包括第一子層441、第二子層442、以及第三子層443。於遮蔽層430與基板400上，提供第一子層441與第二子層442，其中第一子層441與第二子層442可包括氧化矽及/或氮化矽層，示例性的第一子層441為氮化矽層，第二子層442為氧化矽層。之後，於第二子層442上，設置第二主動層414(例如IGZO主動層)。之後，將第三子層443形成或沈積於第二子層442上，以及形成或沈積於第二主動層414上，及/或包圍第二主動層414。在此實施例中，由於緩衝層440介於第二閘極417與第二主動層414之間，因此，緩衝層440可作為閘絕緣層。與第二主動層414接觸的第三子層443為氧化矽層，其氫濃度較複合薄膜電晶體結構40中其他氧化矽或氮化矽層的氫濃度更低。
第一薄膜電晶體420(例如LTPS薄膜電晶體)包括第 一主動層424(例如LTPS主動層)，形成或沈積於緩衝層440上，其中以摻質對一部分的第一主動層424進行摻雜，以形成第一源極/汲極區428。於例如LTPS半導體材料的第一主動層424上，形成或沈積第一閘絕緣層426以及第一閘極427。第二薄膜電晶體410(例如IGZO薄膜電晶體)包括第二閘絕緣層416以及第二閘極417，其形成於例如IGZO半導體材料的第二主動層414上的緩衝層440上。複合薄膜電晶體結構40亦包括層間介電層450，其形成或沈積橫跨整個結構。層間介電層450可為單層或多層結構，其中的一層包括氧化矽，另一層包括氮化矽。每一第一薄膜電晶體420與第二薄膜電晶體410包括源極與汲極，形成於層間介電層450上，或沈積於層間介電層450中，或穿過層間介電層450，例如穿過接觸孔，其中第二源極/汲極419提供第二薄膜電晶體410，第一源極/汲極429提供第一薄膜電晶體420，以接觸主動層的源極/汲極區。根據用來摻雜源極/汲極區的摻質，第一薄膜電晶體420可定義出n-通道薄膜電晶體或p-通道薄膜電晶體。而第二主動層414的源極/汲極區則是藉由導體化(conductorization)、電漿處理及乾蝕刻所形成，或由鋁、鈦、鉬、銅、銅-錳合金、或其組合所製成。如第一實施例中所述，第一主動層424並未與第二主動層414在相同的平面上，也就是說，第一主動層424與第二主動層414設置於第三子層443的不同側。
複合薄膜電晶體結構40亦包括第一鈍化層460，位於層間介電層450、以及第一與第二源極/汲極(419、429)上，其中第一鈍化層460由氮化矽所形成。此外，於提供複合薄膜電晶體結構40之後，於第一鈍化層460上，可提供絕緣層475。於絕緣層475 上，可設置共電極(common electrode)490(或畫素電極(pixel electrode))。絕緣層475可為有機層或無機層。最後，於絕緣層475與共電極490上，提供第二鈍化層480，其中，於第二鈍化層480上，提供畫素電極495(或共電極)，並連接第二薄膜電晶體410(例如IGZO薄膜電晶體)的第二源極/汲極419。
在另一實施例中，例如發光二極體(LED)顯示器，於提供複合薄膜電晶體結構40之後，於絕緣層475上，可提供畫素電極(或陽極)與共電極(或陰極)。於畫素電極與共電極之間，亦可提供顯示介質層(display medium layer)(未圖示)。顯示介質層可為有機發光層、無機發光層、或量子點發光層(quantum dot light emitting layer)。此處省略了第一實施例中所提及的類似結構。
請參閱第5A-5D圖作進一步討論，其描述複合薄膜電晶體結構第二實施例的製造方法。例如在選擇性地第一步驟中，如第5A圖所示，於基板400上，沈積遮蔽材料，以形成遮蔽層430，例如利用沈積與罩幕製程，於第二薄膜電晶體區(例如IGZO薄膜電晶體區)與第一薄膜電晶體區(例如LTPS薄膜電晶體區)中，形成圖案化層。在第二步驟中，如第5B圖所示，於基板400與遮蔽層430上，提供第一子層，其中第一子層可包括氧化矽單層或多層，例如下層為氮化矽層，上層為氧化矽層。如第5C圖所示，於氧化矽子層上，例如藉由沈積與罩幕製程，沈積第二主動層414(例如IGZO主動層)。最後，將第二子層沈積於整個表面，包括其他緩衝子層與第二主動層414的表面。第二子層包括氧化矽層，其氫濃度較複合薄膜電晶體結構40中其他氧化矽或氮化矽層的氫濃度更低，特別是低於第一薄膜電晶體(例如LTPS薄膜電晶體)的閘絕緣 層的氫濃度。舉例來說，第二子層的氫濃度可低於或等於5原子百分比，在另一實施例中，第二子層的氫濃度可低於或等於3原子百分比。其可與複合薄膜電晶體結構40中，例如氫濃度介於5-10原子百分比的其他氧化矽層，以及氫濃度介於10-20原子百分比的氮化矽層相比較。複合薄膜電晶體結構40的其餘部分以與第一實施例類似的方式製造。
[第三實施例]
如第6圖所示，揭示本揭露的第三實施例。在此實施例中，第二主動層(例如IGZO主動層)設置於位於第一薄膜電晶體(例如LTPS薄膜電晶體)上的層間介電層上。舉例來說，如第6圖所示，複合薄膜電晶體結構60包括基板600、第二薄膜電晶體610(例如IGZO薄膜電晶體)、以及第一薄膜電晶體620。第二薄膜電晶體610與第一薄膜電晶體620設置於基板600上。在此實施例的非限制性示例中，提供兩個第一薄膜電晶體620，以形成驅動電路，而第二薄膜電晶體610用於顯示器的畫素區。
類似於上述實施例，複合薄膜電晶體結構60包括遮蔽層630，設置於基板600上，位於第二薄膜電晶體610(例如IGZO薄膜電晶體)與第一薄膜電晶體620(例如LTPS薄膜電晶體)下方。複合薄膜電晶體結構60亦包括第一緩衝層640，設置於遮蔽層630與基板600上，其中第一緩衝層640可包括單層或例如氧化矽與氮化矽層的多層，舉例來說，第一子層包括氧化矽層，第二子層包括氮化矽層，以及位於第二子層上的第三子層包括氧化矽層。於第一緩衝層640上，在第一薄膜電晶體620中，形成或沈積第一主動層624(例如LTPS主動層)，其中，對第一主動層624進行摻雜， 以形成第一源極/汲極區628。第一薄膜電晶體620亦包括第一閘絕緣層626與第一閘極627。在每一第一薄膜電晶體620中，於第一主動層624上，形成或沈積第一閘絕緣層626與第一閘極627。在此實施例中，對其中之一的第一主動層624進行摻雜，以形成n-通道薄膜電晶體，以及對另一第一主動層624進行摻雜，以形成p-通道薄膜電晶體，其中n-通道薄膜電晶體與p-通道薄膜電晶體用於形成驅動電路，以驅動顯示器的畫素。
複合薄膜電晶體結構60亦包括層間介電層650，其形成或沈積於第二薄膜電晶體610(例如IGZO薄膜電晶體)與第一薄膜電晶體620(例如LTPS薄膜電晶體)的閘極、以及第一緩衝層640上。層間介電層650可包括單層或多層結構。若層間介電層650為多層結構時，其上層包括氧化矽，下層包括氮化矽。
在此實施例中，第二薄膜電晶體610(例如IGZO薄膜電晶體)包括第二主動層614(例如IGZO主動層)，其設置於層間介電層650上。複合薄膜電晶體結構60亦包括第二緩衝層660，其沈積及/或形成於層間介電層650與第二主動層614上，其中第二緩衝層660可為氧化矽單層或多層結構，包括至少一氧化矽下層，以及一氮化矽上層。如上述實施例所述，直接與第二主動層614相鄰(例如形成於其上或包圍)的第二緩衝層660(或子層)為氧化矽層，其氫濃度較複合薄膜電晶體結構60中其他氧化矽或氮化矽層的氫濃度更低，特別是低於第一薄膜電晶體620(例如LTPS薄膜電晶體)的第一閘絕緣層626的氫濃度。第二薄膜電晶體610更包括第二閘極617，其形成於例如IGZO半導體材料的第二主動層614上的第二緩衝層660上，如此，第二緩衝層660作為第二薄膜電晶體610的閘 絕緣層。複合薄膜電晶體結構60亦包括第一鈍化層670，其形成於第二緩衝層660與第二閘極617上。
複合薄膜電晶體結構60亦包括源極與汲極，形成於層間介電層650、第二緩衝層660、第一鈍化層670上，或沈積於層間介電層650、第二緩衝層660、第一鈍化層670中，或穿過層間介電層650、第二緩衝層660、第一鈍化層670，例如穿過圖案化接觸孔，其中第二源極/汲極619提供第二薄膜電晶體610(例如IGZO薄膜電晶體)，第一源極/汲極629提供第一薄膜電晶體620(例如LTPS薄膜電晶體)，以接觸例如半導體材料的主動層的源極/汲極區。
於提供複合薄膜電晶體結構60之後，於第一鈍化層670與第一、第二源極/汲極(619、629)上，提供絕緣層675。例如液晶顯示器(LCD)，於絕緣層675上，提公共電極(common electrode)690。絕緣層675可為有機層或無機層。最後，於絕緣層675與共電極690(或畫素電極)上，提供第二鈍化層680，其中，於第二鈍化層680上，提供畫素電極695(或共電極)，並連接第二薄膜電晶體610(例如IGZO薄膜電晶體)的第二源極/汲極619。發光二極體(LED)或有機發光二極體(OLED)顯示器的結構類似於第一實施例，此處省略。量子點(QD)顯示器亦可採用類似上述液晶顯示器或有機發光二極體顯示器的結構，於此不再贅述。
如第7圖所示，描述用於具有上閘極薄膜電晶體結構的第三實施例的複合薄膜電晶體結構的示例性製造方法。在第一步驟700中，於基板上，沈積遮蔽材料，以形成遮蔽層，之後，例如藉由圖案化製程，以及例如利用沈積與罩幕製程，於定義為一第二薄膜電晶體區(例如IGZO薄膜電晶體區)與至少一第一薄膜 電晶體區(例如LTPS薄膜電晶體區)的基板區域中，形成遮蔽層。在第二步驟705中，於基板與遮蔽層上，沈積第一緩衝層，其中第一緩衝層可包括單層或包括氧化矽與氮化矽層的多層。在下一步驟中，步驟710，藉由沈積第一主動層(例如LTPS主動層)，以於第一緩衝層上，以及於至少一第一薄膜電晶體區中，形成第一薄膜電晶體(例如LTPS薄膜電晶體)，並對第一主動層進行摻雜，以形成第一源極/汲極區，其中根據摻雜的摻質，第一薄膜電晶體的其中之一為n-通道薄膜電晶體，另一則為p-通道薄膜電晶體。之後，於第一主動層上，沈積第一閘絕緣層，其中第一閘絕緣層可包括氧化矽及/或氮化矽層，並於第一閘絕緣層上，沈積第一閘極。在另一實施例中，具有下閘極(bottom gate)的薄膜電晶體結構(未圖示)，在沈積閘絕緣層之前，先沈積閘極，之後，於閘絕緣層上，再沈積主動層。在下一步驟715中，於第一緩衝層與第一薄膜電晶體上，沈積層間介電層。例如，如第8A圖所示，形成兩個第一薄膜電晶體，舉例來說，藉由以磷、硼、鎵、砷、例如V-VI族元素、IV族半導體或其類似物摻雜第一主動層，以使其中之一的第一薄膜電晶體為n-通道薄膜電晶體，另一為p-通道薄膜電晶體。
之後，在步驟720中，於第二薄膜電晶體區(例如IGZO薄膜電晶體區)的層間介電層上，沈積半導體材料(例如IGZO半導體材料)。舉例來說，如第8B圖所示，例如藉由光阻與罩幕製程，於層間介電層650上，圖案化第二主動層(例如IGZO主動層)，以使第二主動層614僅形成/沈積於第二薄膜電晶體區。在步驟725中，於層間介電層與第二主動層上，沈積第二緩衝層，其中第二緩衝層包括至少一氧化物材料層，直接與例如IGZO的半導體材料 接觸。第二緩衝層的氧化物材料可為氧化矽材料，其氫濃度較複合薄膜電晶體結構中其他氧化矽或氮化矽層的氫濃度更低。特別是第二緩衝層的氫濃度低於第一緩衝層的氫濃度。舉例來說，第二緩衝層的氫濃度可低於5原子百分比。可與複合薄膜電晶體結構60中，氫濃度高於5原子百分比的其他氧化矽或氮化矽層相比較，例如氫濃度介於5-10原子百分比的氧化矽層，或氫濃度介於10-20原子百分比的氮化矽層。
之後，在步驟730中，於第二薄膜電晶體區(例如IGZO薄膜電晶體區)的第二緩衝層上，形成第二閘極。在步驟735中，於第二薄膜電晶體(例如IGZO薄膜電晶體)的第二閘極與第二緩衝層上，沈積第一鈍化層，例如，如第8C圖所示。複合薄膜電晶體結構60的其餘部分以與上述實施例類似的方式產生，然而，在步驟740中，於層間介電層、第二緩衝層、以及鈍化層中，形成源極與汲極。
例如，如第8D圖所示，為第二薄膜電晶體(例如IGZO薄膜電晶體)以及兩個第一薄膜電晶體(例如LTPS薄膜電晶體)形成源極與汲極，例如藉由在不同層的沈積步驟期間形成通道。
[第四實施例]
如第9圖所示，揭示第四實施例，其類似於第三實施例。然而，在此實施例中，為第二薄膜電晶體(例如IGZO薄膜電晶體)所提供的遮蔽層並非如遮蔽層930設置在基板上，而是第一薄膜電晶體(例如LTPS薄膜電晶體)閘極層的一部分，作為用於第二薄膜電晶體的遮蔽層，例如用來遮光。也就是說，在本實施例中，用於第二薄膜電晶體的遮蔽層與第一薄膜電晶體的閘極是藉 由相同製程或相同材料所形成。
也就是說，在本實施例中，於基板900上，設置遮蔽材料，以形成遮蔽層930，而其僅位於第一薄膜電晶體920(例如LTPS薄膜電晶體)下方。特別是，複合薄膜電晶體結構90包括第一緩衝層940，設置於遮蔽層930與基板900上，其中第一緩衝層940可包括單層或是包括氧化矽與氮化矽層的多子層。在一實施例中，第一子層包括氧化矽層，第二子層包括氮化矽層，以及位於第二子層上的第三子層包括氧化矽層。於第一緩衝層940上，第一薄膜電晶體920包括第一主動層924(例如LTPS主動層)，其形成或沈積於第一緩衝層940上，並對其進行摻雜，以形成第一源極/汲極區928。第一薄膜電晶體920亦包括第一閘絕緣層926與第一閘極927，其形成或沈積於每一第一薄膜電晶體920中的第一主動層924上。在此實施例中，對其中之一的第一主動層924進行摻雜，以形成n-通道薄膜電晶體，以及對另一第一主動層924進行摻雜，以形成p-通道薄膜電晶體，用以驅動顯示器的畫素。此外，於第一緩衝層940上，用於第一薄膜電晶體920的第一閘絕緣層926與第一閘極927的材料亦形成及/或沈積於第二薄膜電晶體910(例如IGZO薄膜電晶體)下方，作為用於第二薄膜電晶體910的遮蔽層。
複合薄膜電晶體結構90亦包括層間介電層950，其形成或沈積橫跨於整個結構，例如於第一緩衝層940、第二薄膜電晶體910(例如IGZO薄膜電晶體)與第一薄膜電晶體920(例如LTPS薄膜電晶體)上。層間介電層950可為單層或多層結構。若層間介電層950具有多層，其上層包括氧化矽，下層包括氮化矽。
第二薄膜電晶體910(例如IGZO薄膜電晶體)包括第 二主動層914(例如IGZO主動層)，其設置於層間介電層950上，其中第二緩衝層960設置於層間介電層950與第二主動層914上。第二緩衝層960可為單層或是包括至少一氧化矽層以及一額外的氧化矽及/或氮化矽層的多層結構。如上述實施例所述，直接與第二主動層914相鄰(例如形成於其上)的第二緩衝層960(或子層)為氧化物層，其氫濃度較複合薄膜電晶體結構90中其他氧化矽或氮化矽層的氫濃度更低，特別是低於第一緩衝層940的氫濃度。第二薄膜電晶體910更包括第二閘極917，其形成於第二主動層914上的第二緩衝層960上，其中第二緩衝層960於本實施例中作為閘絕緣層。複合薄膜電晶體結構90亦可包括第一鈍化層970，其形成於第二緩衝層960與第二閘極917上。
複合薄膜電晶體結構90的其餘部分具有與第三實施例中類似的特徵，此處將不進一步詳細說明。
第四實施例中複合薄膜電晶體結構90的製造方法具有與第三實施例中類似的步驟。然而，在第一緩衝層940上形成第一薄膜電晶體920(例如LTPS薄膜電晶體)的第三步驟中，屬於第一薄膜電晶體920的閘絕緣層與閘極亦形成在第二薄膜電晶體910(例如IGZO薄膜電晶體)下方，作為用於第二薄膜電晶體910的遮蔽層。可使用如上所述的類似製程(例如光阻與罩幕製程，並結合沈積製程)，形成及/或沈積屬於第一薄膜電晶體920的閘絕緣層與閘極。
[第五與第六實施例]
如第10與11圖所示，揭示第五與第六實施例，其類似於本揭露的第三實施例。然而，在該些實施例中，在沈積第二 薄膜電晶體(例如IGZO薄膜電晶體)的閘極的過程中，針對第一薄膜電晶體(例如LTPS薄膜電晶體)與第二薄膜電晶體(例如IGZO薄膜電晶體)的源極與汲極的沈積及/或蝕刻進行至少一部分的修飾。
舉例來說，第五實施例，揭示於第10圖，其揭示與第三實施例中類似的第二薄膜電晶體1010(例如IGZO薄膜電晶體)與第一薄膜電晶體1020(例如LTPS薄膜電晶體)的複合薄膜電晶體結構，其中將不再詳細討論共通元件。如第10圖所示，第一薄膜電晶體1020包括具有至少一第一部分與一第二部分的第一源極/汲極1029，其中第一源極/汲極1029的第一部分與第二部分由不同材料所形成，例如第一源極/汲極1029的第一部分，在相同沈積與罩幕步驟的過程中，其可與第二緩衝層1060上，第二薄膜電晶體1010的第二閘極1017一同形成，及/或具有與第二閘極1017相同的材料。第二薄膜電晶體1010包括第二源極/汲極1019，其以與前述實施例中相同的方式形成。如上所述，穿過鈍化層1070，第一薄膜電晶體1020的第一源極/汲極1029的第二部分亦於沈積與罩幕步驟的過程中形成，其具有與第二薄膜電晶體1010的第二源極/汲極1019相同的材料。
於提供複合薄膜電晶體結構100之後，於鈍化層1070、以及第二薄膜電晶體1010(例如IGZO薄膜電晶體)與第一薄膜電晶體1020(例如LTPS薄膜電晶體)的源極/汲極上，形成絕緣層1075。絕緣層1075可為有機層或無機層。應當理解的是，可藉由罩幕及/或蝕刻不同的層來形成將源極/汲極連接至半導體材料的源極/汲極區的通道。
如第11圖所示，在第六實施例中，複合薄膜電晶體結構1111與具有第二薄膜電晶體1110(例如IGZO薄膜電晶體)與第一薄膜電晶體1120(例如LTPS薄膜電晶體)的第三實施例有類似的特徵。然而，在本實施例中，第二薄膜電晶體1110的第二閘極1117可由與第一、第二源極/汲極(1129、1119)相同的材料所製成。如此，該些特徵可簡化製造步驟，因為形成及/或沈積於第二緩衝層1160上的第二閘極1117可藉由與第二薄膜電晶體1110以及第一薄膜電晶體1120的第一、第二源極/汲極(1129、1119)相同的沈積與罩幕步驟進行沈積。在本實施例中，由於第二緩衝層1160通過第二薄膜電晶體1110中的第二主動層1114與第二閘極1117之間，因此，第二緩衝層1160亦可作為第二薄膜電晶體1110的閘絕緣層。
[第七實施例]
在本揭露的第七實施例中，提供複合薄膜電晶體結構1200的另一個實施例，其中在第二薄膜電晶體(例如IGZO薄膜電晶體)中至少與第二主動層(例如IGZO主動層)接觸的閘絕緣層中提供具有較低氫濃度的氧化矽層，例如氫濃度低於或等於5原子百分比，在一實施例中，低於或等於3原子百分比，如第12A-12L圖所示。例如，如第12A圖所示，複合薄膜電晶體結構1200包括第二薄膜電晶體1210(例如IGZO薄膜電晶體)與第一薄膜電晶體1220(例如LTPS薄膜電晶體)，其中亦可提供額外的薄膜電晶體(未圖示)。雖在本實施例中未揭示例如遮蔽層，但應可理解的是，此處亦可包括如上述實施例中所討論的用於遮光的遮蔽層。
在第12A圖所示的實施例中，複合薄膜電晶體結構 1200包括基板1201與緩衝層1230，如前實施例中所述，具有至少一第一薄膜電晶體(例如LTPS薄膜電晶體)(在本實施例中，第一薄膜電晶體的數量為二，但不限於此，可視需求變更第一薄膜電晶體或第二薄膜電晶體的數量組合)與一第二薄膜電晶體(例如IGZO薄膜電晶體)。如前實施例中所述，第一薄膜電晶體1220包括第一主動層1224(例如LTPS主動層)，例如利用光阻及罩幕製程，沈積/形成於緩衝層1230上，以及包括位於第一主動層1224上的第一源極/汲極1229，其連接至例如接觸區的源極/汲極區。第一薄膜電晶體1220亦包括第一閘絕緣層1226，其可沈積/形成於第一主動層1224上，以及包括第一閘極1228。第二薄膜電晶體1210包括第二主動層1214(例如IGZO主動層，由IGZO半導體材料所構成)、位於第二主動層1214上的第二源極/汲極1219、第二閘絕緣層1216、以及第二閘極1218。第二源極/汲極1219連接至例如接觸區的源極/汲極區，以及第二閘絕緣層1216沈積/形成於第二主動層1214上。在此實施例中，每一第二閘絕緣層1216與第一閘絕緣層1226包括至少一氧化矽層，其中第二薄膜電晶體1210的第二閘絕緣層1216具有氧化物膜，其氫濃度，例如低於5原子百分比(較佳低於3原子百分比)，較第一薄膜電晶體1220的第一閘絕緣層1226的氫濃度，例如高於5原子百分比更低。此外，在部分實施例中，第二薄膜電晶體1210的第二閘絕緣層1216具有較第一薄膜電晶體1220的第一閘絕緣層1226更高的膜密度(較低蝕刻速率)。如第12A圖所示，第二薄膜電晶體1210的第二閘絕緣層1216未與第一薄膜電晶體1220的第一閘絕緣層1226重疊，其可利用不同的光阻與罩幕製程而形成，其中第二薄膜電晶體1210的第二閘絕緣層1216可能不會完全 地被蝕刻去除。而製程並不受限，在一實施例中，在第二薄膜電晶體1210中形成(及/或沈積)第二閘絕緣層1216之前，先形成第一閘絕緣層1226於第一薄膜電晶體1220中。在另一個具有下閘極薄膜電晶體結構的實施例中，圖中未揭示，於閘絕緣層之前，先形成閘極，之後，於閘絕緣層上，再形成主動層。
複合薄膜電晶體結構1200亦包括層間介電層1250，其沈積/形成於第二薄膜電晶體1210(例如IGZO薄膜電晶體)與第一薄膜電晶體1220(例如LTPS薄膜電晶體)上。層間介電層1250可由氧化矽單層或是具有一氧化矽上層與一氮化矽下層的多層結構所形成。
在本揭露的一選擇實施例中，如第12B圖所示。第二薄膜電晶體1210(例如IGZO薄膜電晶體)具有與第12A圖的第二薄膜電晶體類似的特徵。在本實施例中，第一薄膜電晶體1220(例如LTPS薄膜電晶體)具有與第12A圖的第一薄膜電晶體不同的特徵。舉例來說，第一薄膜電晶體1220具有第一閘絕緣層1226，形成於第一主動層1224(例如LTPS主動層)上，以及第一閘極1228，形成於第一閘絕緣層1226上，以及額外地具有第一層間介電層1240，形成於第一閘極1228上，舉例來說，第一層間介電層1240不包括在第二薄膜電晶體1210中，可僅設置在第一薄膜電晶體1220中。第一層間介電層1240可由氮化矽單層或是氧化矽與氮化矽層所組合的多層所形成。複合薄膜電晶體結構1200亦包括層間介電層1250，其形成於第一薄膜電晶體1220與第二薄膜電晶體1210中的第一層間介電層1240上。也就是說，在此實施例中，第二薄膜電晶體1210的第二閘絕緣層1216並未與第一薄膜電晶體 1220重疊，以及第一層間介電層1240(例如層間介電氮化矽層)僅包括在第一薄膜電晶體1220中。
根據此實施例的變形實施例，如第12C圖所示，第一薄膜電晶體1220(例如LTPS薄膜電晶體)包括第一主動層1224(例如LTPS主動層)，第一閘絕緣層1226，形成於第一主動層1224上，以及第一閘極1228，形成於第一閘絕緣層1226上。第二薄膜電晶體1210(例如IGZO薄膜電晶體)包括第二主動層1214(例如IGZO主動層)、第二閘絕緣層1216、第三閘絕緣層1217、以及第二閘極1218。第二主動層1214形成於緩衝層1230上。第二閘絕緣層1216，於第二薄膜電晶體1210中，形成於第二主動層1214上，及/或包圍第二主動層1214，以及形成於緩衝層1230上，但，在此實施例中，第二閘絕緣層1216未與第一薄膜電晶體1220重疊。第三閘絕緣層1217形成於第二閘絕緣層1216上。第二閘極1218形成於第三閘絕緣層1217與第二主動層1214上。如前實施例中所述，與第二主動層1214相鄰的第二閘絕緣層1216具有氧化物層，其氫濃度低於複合薄膜電晶體結構中其他氧化矽或氮化矽層的氫濃度。第二閘絕緣層1216的氫濃度，例如低於5原子百分比，較佳低於3原子百分比，其低於第三閘絕緣層1217、第一薄膜電晶體1220的第一閘絕緣層1226、及/或緩衝層1230的氫濃度。之後，於第一薄膜電晶體1220與第二薄膜電晶體1210上，形成層間介電層1250。
根據此實施例的另一變形實施例，如第12D圖所示，第一薄膜電晶體1220的第一閘絕緣層1226係重疊或覆蓋第一薄膜電晶體1220，且第一閘絕緣層1226亦位於第二薄膜電晶體1210下方，除上述差異之外，第一薄膜電晶體1220(例如LTPS薄膜電晶 體)與第二薄膜電晶體1210(例如IGZO薄膜電晶體)與第12A圖所示實施例中所揭露的結構是類似的。如此，複合薄膜電晶體結構1200包括第二薄膜電晶體1210，其形成及/或沈積於第一薄膜電晶體1220的第一閘絕緣層1226上。也就是說，第二薄膜電晶體1210的第二閘絕緣層1216未與第一薄膜電晶體1220重疊，然而，第一薄膜電晶體1220的第一閘絕緣層1226卻可位於第二薄膜電晶體1210下方。
第12E圖顯示另一種變形態樣，其類似第12B圖所揭示的實施例。然而，第二薄膜電晶體1210(例如IGZO薄膜電晶體)的第二閘絕緣層1216僅形成於第二主動層1214(例如IGZO主動層)上。而第一薄膜電晶體1220(例如LTPS薄膜電晶體)具有第一層間介電層1240，其包括氮化矽層，形成於第一薄膜電晶體1220上，以及層間介電層1250(例如氧化矽層間介電層)，形成於第一薄膜電晶體1220與第二薄膜電晶體1210上。在此實施例中，第二薄膜電晶體1210的第二閘絕緣層1216的氫濃度低於第一薄膜電晶體1220的層間介電層1250與第一層間介電層1240的氫濃度。換句話說，第一層間介電層1240(例如氮化矽層間介電層)僅包括在第一薄膜電晶體1220，而層間介電層1250則與第一薄膜電晶體1220與第二薄膜電晶體1210重疊。
第12F圖顯示此實施例的另一種變形實施例，其包括遮蔽層1235，形成於基板1201上，並位於第一薄膜電晶體1220(例如LTPS薄膜電晶體)與第二薄膜電晶體1210(例如IGZO薄膜電晶體)下方。在此實施例中，複合薄膜電晶體結構1200包括緩衝層1230，形成於基板1201與遮蔽層1235上，其中第一薄膜電晶體1220 與第二薄膜電晶體1210形成於緩衝層1230上。複合薄膜電晶體結構1200亦包括第二閘絕緣層1216(例如氧化矽絕緣子層)，其設置橫跨於整個第一薄膜電晶體1220與第二薄膜電晶體1210。第一薄膜電晶體1220亦包括第三閘絕緣層1227以及第一閘極1228。第三閘絕緣層1227包括氮化矽層，其形成於第一薄膜電晶體1220中的第一主動層1224(例如LTPS主動層)上。第一閘極1228形成於第三閘絕緣層1227上。在第二薄膜電晶體1210中，第二薄膜電晶體1210包括第二閘極1218，其形成於第二閘絕緣層1216上，並位於第二主動層1214(例如IGZO主動層)上。複合薄膜電晶體結構1200包括層間介電層1250，由氧化矽層所構成，其形成於第一薄膜電晶體1220與第二薄膜電晶體1210上。在其他實施例中，緩衝層1230可包括單層或是氮化矽與氧化矽層的多層，其中氧化矽層與第二主動層1214相鄰。換句話說，第三閘絕緣層1227(例如氮化矽閘絕緣層)僅是第一薄膜電晶體1220的一部分，例如第三閘絕緣層1227僅在第一薄膜電晶體1220的區域上。
如第12G圖所示，揭示複合薄膜電晶體結構的另一實施例，其中第一薄膜電晶體1220(例如LTPS薄膜電晶體)的第一閘絕緣層1226重疊於第二薄膜電晶體1210(例如IGZO薄膜電晶體)上。在此實施例中，第一薄膜電晶體1220包括第一主動層1224(例如LTPS主動層)，位於第一薄膜電晶體區(例如LTPS薄膜電晶體區)。第二薄膜電晶體1210包括第二主動層1214(例如IGZO主動層)，位於第二薄膜電晶體區(例如IGZO薄膜電晶體區)，其沈積於緩衝層1230上。第二薄膜電晶體1210包括第二閘絕緣層1216，其沈積於第二主動層1214上，並包圍第二主動層1214。第一薄膜電晶體1220 包括第一閘絕緣層1226，其沈積於第一薄膜電晶體區中的第一主動層1224上，以及沈積於第二薄膜電晶體區中的第二閘絕緣層1216上(未進行圖案化)。複合薄膜電晶體結構更包括層間介電層1250，其設置及/或沈積於第一閘絕緣層1226上，其中層間介電層1250可包括一氧化矽上層以及一氮化矽下層。
第12H圖揭示本揭露的另一實施例，其中在形成第二薄膜電晶體1210(例如IGZO薄膜電晶體)的第二閘絕緣層1216之前，複合薄膜電晶體結構1200具有第一薄膜電晶體1220(例如LTPS薄膜電晶體)，其包括第一閘絕緣層1226，位於第一薄膜電晶體區(例如LTPS薄膜電晶體區)，其中第一閘絕緣層1226未與第二薄膜電晶體1210重疊。如第12H圖所示，第二薄膜電晶體1210的第二閘絕緣層1216於第二源極/汲極區1219a上的厚度，例如500-1,000埃，較第二閘絕緣層1216於一部分第二主動層1214(例如IGZO主動層)上的厚度，例如1,000-5,000埃，更為降低。
應可理解的是，在第二源極/汲極區1219a上形成薄化的閘絕緣層將有利於用來形成第二主動層1214(例如IGZO主動層)的第二源極/汲極區1219a的導體化製程(conductorization process)的進行。
在本揭露的另一實施例中，如第12I圖所示，於第一薄膜電晶體區(例如LTPS薄膜電晶體區)與第二薄膜電晶體區(例如IGZO薄膜電晶體區)中的緩衝層1230上，分別形成第一薄膜電晶體1220(例如LTPS薄膜電晶體)與第二薄膜電晶體1210(例如IGZO薄膜電晶體)。複合薄膜電晶體結構1200包括第一層間介電層1240，由氮化矽層所構成，其設置於第一薄膜電晶體區與第二 薄膜電晶體區上，其中第二閘絕緣層1216設置於包括第二源極/汲極區1219a的第二主動層1214(例如IGZO主動層)上。複合薄膜電晶體結構1200亦可包括層間介電層1250，例如由氧化矽層所構成，其設置於第一層間介電層1240上。
在第12C圖所示的實施例的變形中，第12J圖揭示一複合薄膜電晶體結構，其具有與第12C圖所示的第一薄膜電晶體1220(例如LTPS薄膜電晶體)類似特徵的第一薄膜電晶體1220。然而，在該變形中，第二薄膜電晶體1210(例如IGZO薄膜電晶體)包括兩閘絕緣層，以進一步保護第二主動層1214(例如IGZO主動層)。特別是，如第12J圖所示，在第二主動層1214設置於第二薄膜電晶體區(例如IGZO薄膜電晶體區)中的緩衝層1230上之後，第二薄膜電晶體1210包括第一次閘絕緣層1216a，設置於第二主動層1214上。之後，於至少一部份(或全部)的第一次閘絕緣層1216a上，設置第二次閘絕緣層1216b。於整體的第二主動層1214上，第一次閘絕緣層1216a與第二次閘絕緣層1216b可具有大致均一的厚度。第二薄膜電晶體1210亦包括第二閘極1218，形成於第二次閘絕緣層1216b上，例如在一部份的第二主動層1214上。最後，複合薄膜電晶體結構包括層間介電層1250，形成於第二薄膜電晶體區(例如IGZO薄膜電晶體區)與第一薄膜電晶體區(例如LTPS薄膜電晶體區)上。層間介電層1250例如可包括一氧化矽上層，以及一氮化矽下層。
此外，如第12K圖所示，在第二薄膜電晶體1210(例如IGZO薄膜電晶體)中，第二次閘絕緣層1216b可變薄，以於一部分的第二主動層1214(例如IGZO主動層)上(對應第二薄膜電晶體 1210的第二閘極1218)，具有較厚區域，以及於第二主動層1214的第二源極/汲極區1219a上，具有較薄區域。可在沈積步驟的過程中，或在沈積第二次閘絕緣層1216b之後，藉由本領域已知的薄化製程，例如化學蝕刻，形成此第二次閘絕緣層1216b。第12L圖揭示另一實施例，其中第二次閘絕緣層1216b形成或沈積於第二主動層1214上的第一次閘絕緣層1216a上。在此實施例中，第一次閘絕緣層1216a於一部分的第二主動層1214上(對應第二薄膜電晶體1210的第二閘極1218)，具有較厚區域，以及於第二源極/汲極區1219a上，具有較薄區域。可於第二閘極1218形成在第一次閘絕緣層1216a與第二次閘絕緣層1216b上之後，由已知薄化閘絕緣層的方法，例如電漿蝕刻閘絕緣層，同時利用已形成的閘極為罩幕，保護/防止閘極下方的閘絕緣層被蝕刻/薄化，來形成第一次閘絕緣層1216a。應可理解的是，利用閘極作為罩幕的此種硬罩幕製程(hard masking process)，在薄化製程的過程中，可應用於任何形成閘絕緣層的特定實施例。
揭露一種用來製造第12A圖的複合薄膜電晶體結構的方法，將以第13A-13L圖進行討論。在第一步驟中，如第13A圖所示，於基板1201上，沈積緩衝層1230。在下一步驟中，如第13B圖所示，在第一薄膜電晶體區(例如LTPS薄膜電晶體區)中，沈積並圖案化第一主動層1224(例如LTPS主動層)。在第13C圖所示的步驟中，在第二薄膜電晶體區(例如IGZO薄膜電晶體區)中，沈積並圖案化第二主動層1214(例如IGZO主動層)。之後，於第二薄膜電晶體區中的第二主動層1214上，沈積並圖案化第二閘絕緣層1216，如第13D圖所示。如第13E圖所示，於第一薄膜電晶體區中 的第一主動層1224上，沈積並圖案化第一閘絕緣層1226。於設置閘絕緣層之後，利用第一薄膜電晶體區與第二薄膜電晶體區中位於各別主動層上的光阻，沈積並圖案化閘極的金屬層，如第13F圖所示。第13G圖揭示以摻質對第一主動層1224進行摻雜，以形成第一源極/汲極區。對第一薄膜電晶體(例如LTPS薄膜電晶體)來說，例如形成n-通道薄膜電晶體或p-通道薄膜電晶體。舉例來說，以磷、硼、鎵、砷、例如V-VI族元素、IV族半導體或其類似物，對第一主動層1224進行摻雜。
在下一步驟中，如第13H圖所示，可利用蝕刻製程及導體化製程，例如藉由氫、氬、或氮的電漿處理，對第二薄膜電晶體區(例如IGZO薄膜電晶體區)中的第二閘絕緣層1216進行薄化，以定義出第二薄膜電晶體(例如IGZO薄膜電晶體)的第二源極/汲極區，其中第二閘絕緣層1216於一部分的第二主動層1214(例如IGZO主動層)上(對應第二閘極1218)，具有較厚區域，而於第二主動層1214的第二源極/汲極區上，具有較薄區域。應可了解的是，第二主動層1214的第二源極/汲極區可藉由導體化、電漿處理、乾蝕刻所形成，或由鋁、鈦、鉬、銅、銅-錳合金、或其組合所製成。
於閘絕緣層與閘極上，沈積並圖案化層間介電層1250，如第13I圖所示，其中在沈積與圖案化製程中，形成接觸孔(或穿孔)。如第13J圖所示，為第一薄膜電晶體(例如LTPS薄膜電晶體)與第二薄膜電晶體(例如IGZO薄膜電晶體)，沈積並圖案化源極/汲極(1219、1229)，其中源極/汲極連接至各別薄膜電晶體中的源極/汲極區。
在提供複合薄膜電晶體結構1200之後，可選擇性地 於源極/汲極與層間介電層1250上，沈積並圖案化鈍化層1275，其中接觸孔形成在鈍化層1275中，以連接薄膜電晶體的源極及/或汲極，如第13K圖所示。最後，如第13L圖所示，畫素電極1295經沈積並圖案化，以形成於鈍化層1275上並穿過鈍化層1275，以選擇性地電性連接第一薄膜電晶體(例如LTPS薄膜電晶體)的第一源極/汲極1229及/或第二薄膜電晶體(例如IGZO薄膜電晶體)的第二源極/汲極1219。該畫素電極1295可作為液晶顯示器實施例中的畫素電極，或是作為有機/無機發光二極體顯示器中的二極體電極的其中之一。
揭露一種用來製造第12C圖的複合薄膜電晶體結構的方法，將以第14A-14L圖進行討論。在第一步驟中，如第14A圖所示，於基板1201上，沈積緩衝層1230。在下一步驟中，如第14B圖所示，在第一薄膜電晶體區(例如LTPS薄膜電晶體區)中的緩衝層1230上，沈積並圖案化第一主動層1224(例如LTPS主動層)。在第14C圖所示的步驟中，在第二薄膜電晶體區(例如IGZO薄膜電晶體區)中的緩衝層1230上，沈積並圖案化第二主動層1214(例如IGZO主動層)。之後，於第二薄膜電晶體區中的第二主動層1214上，沈積並圖案化第二閘絕緣層1216，如第14D圖所示。之後，如第14E圖所示，於第一薄膜電晶體區中的第一主動層1224上，以及第二薄膜電晶體區中的第二主動層1214上，沈積並圖案化第一閘絕緣層1226。於設置閘絕緣層之後，利用光阻製程，於第一薄膜電晶體區與第二薄膜電晶體區中的各別主動層上，沈積並圖案化閘極，如第14F圖所示。第14G圖揭示以摻質對第一主動層1224進行摻雜，以定義出第一源極/汲極區。對第一薄膜電晶體(例 如LTPS薄膜電晶體)來說，例如形成n-通道薄膜電晶體或p-通道薄膜電晶體，並對閘絕緣層進行圖案化及薄化製程。如第14G圖所示，例如在硬罩幕製程中，利用閘極作為硬罩幕，對第一薄膜電晶體的第一閘絕緣層1226以及第二薄膜電晶體(例如IGZO薄膜電晶體)的第三閘絕緣層1217進行蝕刻。第二主動層1214上的第二閘絕緣層1216可獲得保留並被薄化，其中位於一部分第二主動層1214上(對應第二閘極1218)的第二閘絕緣層1216為較厚區域，而位於第二源極/汲極區上的第二閘絕緣層1216則為較薄區域。如第14H圖所示，利用導體化製程，以形成第二主動層1214的第二源極/汲極區。
在下一步驟中，如第14I圖所示，於閘絕緣層與閘極上，沈積並圖案化層間介電層1250，其中在沈積與圖案化製程中，形成接觸孔。如第14J圖所示，為第一薄膜電晶體(例如LTPS薄膜電晶體)與第二薄膜電晶體(例如IGZO薄膜電晶體)，分別沈積並圖案化源極/汲極(1219、1229)，其中源極/汲極電性連接至各別薄膜電晶體中的源極/汲極區。在提供複合薄膜電晶體結構1200之後，於源極/汲極(1219、1229)與層間介電層1250上，可沈積並圖案化鈍化層1275，其中接觸孔形成在鈍化層1275中，以電性連接薄膜電晶體的源極及/或汲極，如第14K圖所示。最後，如第14L圖所示，畫素電極1295經沈積並圖案化，以形成於鈍化層1275上並穿過鈍化層1275，以選擇性地電性連接第一薄膜電晶體的第一源極/汲極1229及/或第二薄膜電晶體的第二源極/汲極1219。該畫素電極1295可作為液晶顯示器實施例中的畫素電極，或是作為有機/無機發光二極體顯示器中的二極體電極的其中之一。
揭露一種用來製造第12E圖的複合薄膜電晶體結構的方法，將以第15A-15M圖進行討論。在第一步驟中，如第15A圖所示，於基板1201上，沈積緩衝層1230。在下一步驟中，如第15B圖所示，在第一薄膜電晶體區(例如LTPS薄膜電晶體區)中，沈積並圖案化第一主動層1224(例如LTPS主動層)。在第15C圖所示的步驟中，在第二薄膜電晶體區(例如IGZO薄膜電晶體區)中，沈積並圖案化第二主動層1214(例如IGZO主動層)。之後，於第二薄膜電晶體區中的第二主動層1214上，沈積並圖案化第二閘絕緣層1216，如第15D圖所示。如第15E圖所示，於第一薄膜電晶體區中的第一主動層1224上，沈積並圖案化第一閘絕緣層1226。第一薄膜電晶體(例如LTPS薄膜電晶體)與第二薄膜電晶體(例如IGZO薄膜電晶體)的閘絕緣層可由相同材料所形成。在此實施例中，閘絕緣層由不同材料所形成，例如第二薄膜電晶體的第二閘絕緣層1216可包括氧化物層，例如氧化矽材料層，其氫濃度較第一薄膜電晶體的第一閘絕緣層1226(例如氧化矽材料層或氮化矽材料層)例如介於5-20原子百分比的氫濃度為低。
於設置閘絕緣層之後，利用光阻製程，如第15F圖所揭示，在第一薄膜電晶體區(例如LTPS薄膜電晶體區)與第二薄膜電晶體區(例如IGZO薄膜電晶體區)中的各別主動層上，沈積並圖案化閘極(1218、1228)。第15G圖揭示以摻質對第一主動層1224(例如LTPS主動層)進行摻雜，以定義出第一薄膜電晶體(例如LTPS薄膜電晶體)的第一源極/汲極區。如第15H圖所示，利用乾蝕刻製程，對第二薄膜電晶體區中的第二閘絕緣層1216進行薄化，其中第二閘絕緣層1216可保留於第二薄膜電晶體區中的第二主動層 1214(例如IGZO主動層)上，其中第二閘絕緣層1216於一部分的第二主動層1214上，具有較厚區域，而於第二源極/汲極區上，具有較薄區域。之後，於閘絕緣層與閘極上，沈積並圖案化由氮化矽層所構成的第一層間介電層1240，如第15I圖所示。
在下一步驟中，如第15J圖所示，對包含氮化矽層的第一層間介電層1240進行蝕刻，以使第一層間介電層1240不包括在第二薄膜電晶體區(例如IGZO薄膜電晶體區)，僅設置於第一薄膜電晶體區(例如LTPS薄膜電晶體區)上。第二閘絕緣層1216與第二閘極1218仍設置於第二主動層1214(例如IGZO主動層)上。之後，對第二主動層1214進行電漿處理，以形成第二源極/汲極區，例如形成n-通道薄膜電晶體。之後，如第15K圖所示，於第一層間介電層1240、第一薄膜電晶體區、以及第二薄膜電晶體(例如IGZO薄膜電晶體)上，沈積並圖案化由氧化矽層所構成的層間介電層1250。
為第一薄膜電晶體(例如LTPS薄膜電晶體)與第二薄膜電晶體(例如IGZO薄膜電晶體)，沈積並圖案化源極/汲極，其中源極/汲極藉由在各別薄膜電晶體中的源極/汲極接觸孔電性連接至源極/汲極區。源極/汲極接觸孔形成於層間介電層1250中，如第15L圖所示。在提供複合薄膜電晶體結構1200之後，於源極/汲極與層間介電層1250上，可沈積並圖案化鈍化層1275以及畫素電極1295，其中接觸孔形成在鈍化層1275中，以選擇性地電性連接第一薄膜電晶體及/或第二薄膜電晶體的源極及/或汲極，如第15M圖所示。在一實施例中，畫素電極1295的材料可與源極/汲極的材料相同。該畫素電極1295可作為液晶顯示器實施例中的畫素電極， 或是作為有機/無機發光二極體顯示器中的二極體電極的其中之一。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧複合薄膜電晶體結構
100‧‧‧基板
110‧‧‧第二薄膜電晶體
114‧‧‧第二主動層
116‧‧‧第二閘絕緣層
117‧‧‧第二閘極
119‧‧‧第二源極/汲極
120‧‧‧第一薄膜電晶體
124‧‧‧第一主動層
126‧‧‧第一閘絕緣層
127‧‧‧第一閘極
128‧‧‧第一源極/汲極區
129‧‧‧第一源極/汲極
130‧‧‧遮蔽層
140‧‧‧緩衝層
141‧‧‧第一子層
142‧‧‧第二子層
143‧‧‧第三子層
150‧‧‧層間介電層
160‧‧‧第一鈍化層
175‧‧‧絕緣層
180‧‧‧第二鈍化層
190‧‧‧共電極
195‧‧‧畫素電極

Claims (19)

  1. 一種顯示裝置，包括：一基板；一第一薄膜電晶體，設置於該基板上，該第一薄膜電晶體包括一第一主動層、一第一閘絕緣層、以及一第一閘極；以及一第二薄膜電晶體，設置於該基板上，該第二薄膜電晶體包括一第二主動層、一第二閘絕緣層、以及一第二閘極；其中該第一閘絕緣層設置於該第一閘極與該第一主動層之間，且該第一閘絕緣層接觸該第一主動層，其中該第二閘絕緣層設置於該第二閘極與該第二主動層之間，且該第二閘絕緣層接觸該第二主動層，其中該第一主動層之材料不同於該第二主動層之材料，其中該第二閘絕緣層之氫濃度不同於該第一閘絕緣層之氫濃度。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該第二主動層之材料包括金屬氧化物。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該第二閘絕緣層之氫濃度低於或等於5原子百分比，以及高於或等於0原子百分比。
  4. 如申請專利範圍第3項所述之顯示裝置，其中該第一閘絕 緣層之氫濃度高於5原子百分比，以及低於10原子百分比。
  5. 如申請專利範圍第1項所述之顯示裝置，其中該第一閘絕緣層之材料包括氧化矽、氮化矽、或氮氧化矽之至少其中之一，以及該第二閘絕緣層之材料包括氧化矽或氮氧化矽之至少其中之一。
  6. 如申請專利範圍第1項所述之顯示裝置，其中該第一閘絕緣層與該第二閘絕緣層重疊。
  7. 一種顯示裝置，包括：一基板；一第一薄膜電晶體，設置於該基板上，該第一薄膜電晶體包括一第一主動層、一第一閘絕緣層、以及一第一閘極；以及一第二薄膜電晶體，設置於該基板上，該第二薄膜電晶體包括一第二主動層、一第二閘絕緣層、以及一第二閘極；其中該第一閘絕緣層設置於該第一閘極與該第一主動層之間，且該第一閘絕緣層接觸該第一主動層，其中該第二閘絕緣層設置於該第二閘極與該第二主動層之間，且該第二閘絕緣層接觸該第二主動層，其中該第一主動層之材料不同於該第二主動層之材料，以及該第一閘絕緣層之材料不同於該第二閘絕緣層之材料， 其中該第二主動層之材料包括金屬氧化物，以及該第二閘絕緣層之材料包括氧化矽。
  8. 如申請專利範圍第7項所述之顯示裝置，其中該第二閘絕緣層之氫濃度低於該第一閘絕緣層之氫濃度。
  9. 如申請專利範圍第8項所述之顯示裝置，其中該第二閘絕緣層之氫濃度低於或等於5原子百分比，以及高於或等於0原子百分比。
  10. 如申請專利範圍第9項所述之顯示裝置，其中該第一閘絕緣層之氫濃度高於5原子百分比，以及低於10原子百分比。
  11. 如申請專利範圍第7項所述之顯示裝置，更包括一遮蔽層，設置於該第二主動層與該基板之間。
  12. 如申請專利範圍第7項所述之顯示裝置，其中該第二薄膜電晶體更包括一第三閘極，其中該第二閘極設置於該第二主動層上，以及該第三閘極設置於該第二主動層下。
  13. 如申請專利範圍第7項所述之顯示裝置，其中該第一閘絕緣層與該第二閘絕緣層重疊。
  14. 一種顯示裝置之製造方法，包括：形成一第一主動層於一基板上；形成一第二主動層於該基板上；形成一第一閘絕緣層直接位於該第一主動層上；形成一第二閘絕緣層直接位於該第二主動層上；形成一第一閘極於該第一閘絕緣層上，其中該第一主動層、 該第一閘絕緣層、以及該第一閘極形成一第一薄膜電晶體；以及形成一第二閘極於該第二閘絕緣層上，其中該第二主動層、該第二閘絕緣層、以及該第二閘極形成一第二薄膜電晶體；其中該第一主動層之材料不同於該第二主動層之材料，其中該第二閘絕緣層之氫濃度不同於該第一閘絕緣層之氫濃度。
  15. 如申請專利範圍第14項所述之顯示裝置之製造方法，其中該第二閘絕緣層之氫濃度低於或等於5原子百分比，以及高於或等於0原子百分比。
  16. 如申請專利範圍第15項所述之顯示裝置之製造方法，其中該第一閘絕緣層之氫濃度高於5原子百分比，以及低於10原子百分比。
  17. 如申請專利範圍第14項所述之顯示裝置之製造方法，更包括於形成該第二主動層之前，形成一遮蔽層於該基板上。
  18. 如申請專利範圍第14項所述之顯示裝置之製造方法，其中該第一閘絕緣層與該第二閘絕緣層重疊。
  19. 如申請專利範圍第14項所述之顯示裝置之製造方法，其中該第一閘絕緣層之材料包括氧化矽、氮化矽、或氮氧化矽之至少其中之一，以及該第二閘絕緣層之材料包括氧化 矽或氮氧化矽之至少其中之一。
TW106111672A 2016-04-08 2017-04-07 顯示裝置及其製造方法 TWI631693B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662319965P 2016-04-08 2016-04-08
US62/319,965 2016-04-08
US201662337384P 2016-05-17 2016-05-17
US62/337,384 2016-05-17
US15/436,073 2017-02-17
US15/436,073 US10468434B2 (en) 2016-04-08 2017-02-17 Hybrid thin film transistor structure, display device, and method of making the same

Publications (2)

Publication Number Publication Date
TW201803095A true TW201803095A (zh) 2018-01-16
TWI631693B TWI631693B (zh) 2018-08-01

Family

ID=59998884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111672A TWI631693B (zh) 2016-04-08 2017-04-07 顯示裝置及其製造方法

Country Status (3)

Country Link
US (5) US10468434B2 (zh)
CN (2) CN113013180A (zh)
TW (1) TWI631693B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728916B (zh) * 2019-12-12 2021-05-21 群創光電股份有限公司 電子裝置
TWI798110B (zh) * 2021-12-09 2023-04-01 友達光電股份有限公司 主動元件基板、電容裝置以及主動元件基板的製造方法
US11973085B2 (en) 2019-12-12 2024-04-30 Innolux Corporation Electronic device
TWI849904B (zh) * 2023-05-15 2024-07-21 友達光電股份有限公司 元件基板及其製造方法
US12363952B2 (en) 2021-12-09 2025-07-15 AUP Corporation Active device substrate and manufacturing method of active device substrate

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN105867037A (zh) * 2016-06-17 2016-08-17 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法及液晶显示面板
JP6783573B2 (ja) * 2016-07-22 2020-11-11 株式会社ジャパンディスプレイ 表示装置
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
EP3535707A4 (en) * 2016-11-03 2020-06-17 Intel Corporation QUANTUM POINT DEVICES
KR102873477B1 (ko) * 2016-12-28 2025-10-20 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN107293553B (zh) * 2017-06-19 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP7079548B2 (ja) * 2017-09-29 2022-06-02 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置およびアレイ基板の製造方法
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
US11508760B2 (en) * 2018-03-15 2022-11-22 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN109148482B (zh) * 2018-08-21 2020-11-03 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
US20200083280A1 (en) 2018-09-11 2020-03-12 Prilit Optronics, Inc. Top emission microled display and bottom emission microled display and a method of forming the same
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
CN109585366A (zh) * 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 低温多晶硅显示面板制造方法
KR102708746B1 (ko) * 2018-12-19 2024-09-20 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR102669149B1 (ko) 2019-01-10 2024-05-24 삼성전자주식회사 반도체 장치
CN110190031B (zh) * 2019-05-17 2021-07-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板的制备方法
KR102819938B1 (ko) * 2019-06-12 2025-06-13 삼성디스플레이 주식회사 디스플레이 장치
US11765935B2 (en) 2019-07-04 2023-09-19 Lg Display Co., Ltd. Display apparatus
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN110688027B (zh) 2019-09-17 2021-06-15 捷开通讯(深圳)有限公司 一种触控显示屏和移动终端
KR102853446B1 (ko) 2019-10-11 2025-09-02 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN111106132B (zh) * 2019-12-25 2022-06-24 合肥维信诺科技有限公司 阵列基板的制作方法及显示面板
KR102740671B1 (ko) * 2020-04-17 2024-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20220336555A1 (en) * 2020-09-22 2022-10-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display device
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
KR20220096402A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
JP6897897B1 (ja) * 2021-02-08 2021-07-07 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法
CN115206995B (zh) * 2021-04-09 2024-12-10 株式会社日本显示器 显示装置
CN113192986B (zh) * 2021-04-27 2023-01-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
JP2024528497A (ja) 2021-06-25 2024-07-30 京東方科技集團股▲ふん▼有限公司 酸化物薄膜トランジスタ及びその製造方法、表示装置
CN114023792A (zh) * 2021-10-25 2022-02-08 武汉华星光电半导体显示技术有限公司 显示装置
US12250853B2 (en) 2021-10-25 2025-03-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with connected shielding layer and gate electrode layer and manufacturing method thereof
CN115132764B (zh) * 2021-12-09 2025-03-11 友达光电股份有限公司 主动元件基板及其制造方法
KR20230128706A (ko) 2022-02-28 2023-09-05 엘지디스플레이 주식회사 발광 표시 장치
KR20230171494A (ko) 2022-06-13 2023-12-21 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
WO2024065176A1 (zh) * 2022-09-27 2024-04-04 京东方科技集团股份有限公司 阵列基板、显示面板和用于制造阵列基板的方法
EP4365955B1 (en) * 2022-11-07 2025-03-12 Imec VZW A method for forming a semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009759B2 (ja) * 2004-02-17 2007-11-21 カシオ計算機株式会社 画像処理装置及びその製造方法
US20090278121A1 (en) * 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101280743B1 (ko) * 2010-04-07 2013-07-05 샤프 가부시키가이샤 회로 기판 및 표시 장치
JP5275515B2 (ja) * 2010-04-30 2013-08-28 シャープ株式会社 回路基板および表示装置
TWI438868B (zh) * 2010-07-30 2014-05-21 友達光電股份有限公司 互補金氧半電晶體及其製作方法
SG10201605237SA (en) * 2011-06-24 2016-08-30 Sharp Kk Display device and method for manufacturing same
TWI556319B (zh) * 2011-11-30 2016-11-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电（深圳）有限公司 薄膜晶体管
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9260963B2 (en) 2013-07-03 2016-02-16 Schlumberger Technology Corporation Acoustic determination of the position of a piston within a sample bottle
JP2015060996A (ja) 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
US9214508B2 (en) * 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728916B (zh) * 2019-12-12 2021-05-21 群創光電股份有限公司 電子裝置
US11973085B2 (en) 2019-12-12 2024-04-30 Innolux Corporation Electronic device
TWI798110B (zh) * 2021-12-09 2023-04-01 友達光電股份有限公司 主動元件基板、電容裝置以及主動元件基板的製造方法
TWI841954B (zh) * 2021-12-09 2024-05-11 友達光電股份有限公司 主動元件基板及其製造方法
US12363952B2 (en) 2021-12-09 2025-07-15 AUP Corporation Active device substrate and manufacturing method of active device substrate
TWI849904B (zh) * 2023-05-15 2024-07-21 友達光電股份有限公司 元件基板及其製造方法

Also Published As

Publication number Publication date
CN113013180A (zh) 2021-06-22
US11088173B2 (en) 2021-08-10
CN107452749B (zh) 2021-03-09
US20210335837A1 (en) 2021-10-28
TWI631693B (zh) 2018-08-01
US12356723B2 (en) 2025-07-08
US20240258324A1 (en) 2024-08-01
US10468434B2 (en) 2019-11-05
US20200013807A1 (en) 2020-01-09
US20170294456A1 (en) 2017-10-12
US11984451B2 (en) 2024-05-14
CN107452749A (zh) 2017-12-08
US20250151409A1 (en) 2025-05-08

Similar Documents

Publication Publication Date Title
TWI631693B (zh) 顯示裝置及其製造方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
JP5542364B2 (ja) 薄膜トランジスタの作製方法
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
KR20100029038A (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
TW201622158A (zh) 薄膜電晶體以及其製作方法
KR20150053078A (ko) 어레이기판 및 이의 제조방법
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2014176877A1 (zh) 阵列基板及其制作方法以及包括该阵列基板的显示装置
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
CN103165528B (zh) 制造阵列基板的方法
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
KR20140104792A (ko) 박막 트랜지스터 및 그 제조 방법
US8232147B2 (en) Fabricating method of a thin film transistor having a dielectric layer for inhibiting leakage current
US9881945B2 (en) Methods of manufacturing thin film transistor and array substrate
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
US10510899B2 (en) Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
US20230183858A1 (en) Semiconductor device and manufacturing method thereof
CN103558722A (zh) 阵列基板及其制作方法、显示装置