TW201803046A

TW201803046A - 扇出型半導體封裝體

Info

Publication number: TW201803046A
Application number: TW106105515A
Authority: TW
Inventors: 金恩實; 李斗煥; 邊大亭; 高泰昊; 金暎阿
Original assignee: 三星電機股份有限公司
Priority date: 2016-03-25
Filing date: 2017-02-20
Publication date: 2018-01-16
Also published as: KR20170112906A; KR101999625B1; TWI658546B

Abstract

一種扇出型半導體封裝體包括：一種扇出型半導體封裝體可包括：第一互連構件，具有貫穿孔；半導體晶片，安置於所述第一互連構件的所述貫穿孔中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊；囊封體，囊封所述第一互連構件的至少某些部分及所述半導體晶片的所述被動表面的至少某些部分；第二互連構件，安置於所述第一互連構件上及所述半導體晶片的所述主動表面上；以及加强层，安置於所述囊封体上。所述第一互連構件及所述第二互連構件分別包括重佈線層，所述重佈線層電性連接至所述半導體晶片的所述連接墊。

Description

扇出型半導體封裝體

本發明是有關於一種半導體封裝體，且更具體而言，有關於一種其中連接端子可朝在其中安置有半導體晶片的區之外延伸的扇出型半導體封裝體。

與半導體晶片相關的技術發展中的近期顯著趨勢是減小半導體晶片的尺寸。因此，在封裝技術的情形中，隨著對小尺寸半導體晶片等的需求的快速增加，已經需要實作在包括多個引腳的同時具有緊密的尺寸的半導體封裝體。

為滿足上述技術要求所建議的一種封裝技術是扇出型封裝體。此種扇出型封裝體藉由朝在其中安置有半導體晶片的區之外對連接端子進行重佈線而具有緊密的尺寸且可達成對多個引腳的實作。

本發明的態樣可提供一種其中翹曲（warpage）問題可得以有效地解決的扇出型半導體封裝體。

根據本發明的態樣，可提供一種扇出型半導體封裝體，其中可控制所述扇出型半導體封裝體的翹曲的加強層附裝至囊封半導體晶片的囊封體（encapsulant）。

根據本發明的態樣，一種扇出型半導體封裝體可包括：第一互連（interconnection）構件，具有貫穿孔；半導體晶片，安置於所述第一互連構件的所述貫穿孔中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊；囊封體，囊封所述第一互連構件的至少某些部分及所述半導體晶片的所述被動表面的至少某些部分；第二互連構件，安置於所述第一互連構件上及所述半導體晶片的所述主動表面上；以及加強層，安置於所述囊封體上。所述第一互連構件及所述第二互連構件分別包括重佈線層，所述重佈線層電性連接至所述半導體晶片的所述連接墊。

在下文中，將參照附圖闡述本發明中的各示例性實施例。在所述附圖中，為清晰起見，可誇大或省略各組件的形狀、尺寸等。

本文中所使用的用語「示例性實施例」並不指代同一示例性實施例，而是為強調與另一示例性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的示例性實施例被視為能夠藉由彼此整體地或部分地組合而實作。舉例而言，即使並未在另一示例性實施例中闡述在特定示例性實施例中闡述的一個元件，然而除非在本文中提供了相反或矛盾的說明，否則所述元件亦可被理解為與另一示例性實施例相關的說明。

在說明中一組件與另一組件的「連接」的意義包括藉由第三組件的間接連接以及兩個組件之間的直接連接。另外，「電性連接」意為包括實體連接及實體斷開（disconnection）的概念。應理解，當以「第一」及「第二」來指代元件時，所述元件並非由此受到限制。使用「第一」及「第二」可能僅用於將所述元件與其他元件區分開的目的，且可不限制所述元件的順序或重要性。在某些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。相似地，第二元件亦可被稱作第一元件。

在本文中，上部部分、下部部分、上側、下側、上表面、下表面等是在附圖中進行判定。舉例而言，第一互連構件安置於較重佈線層高的水平高度上。然而，本申請專利範圍並非僅限於此。另外，垂直方向指代上述向上方向及向下方向，且水平方向指代與上述向上方向及向下方向垂直的方向。在此種情形中，垂直橫截面指代沿垂直方向上的平面截取的情形，且垂直橫截面的實例可為圖式中所示的剖視圖。另外，水平橫截面指代沿水平方向上的平面截取的情形，且水平橫截面的實例可為圖式中所示的平面圖。

使用本文中所使用的用語僅為了闡述示例性實施例而非限制本發明。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。電子裝置

圖1是說明電子裝置系統的實例的示意性方塊圖。

參照圖1，電子裝置1000中可容置有主板1010。主板1010可包括實體地連接至或電性地連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件，以形成各種訊號線1090。

晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；及邏輯晶片，例如類比至數位（analog-to-digital，ADC）轉換器、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。

網路相關組件1030可與例如以下協定相容：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定、及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上述晶片相關組件1020一起彼此組合。

其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器、鐵氧體珠粒、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動式（passive）組件等。另外，其他組件1040可與上述晶片相關組件1020或網路相關組件1030一起彼此組合。

端視電子裝置1000的類型，電子裝置1000可包括可實體地連接至或電性地連接至主板1010或可不實體地連接至或不電性地連接至主板1010的其他組件。該些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如，硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是亦可端視電子裝置1000等的類型包括用於各種目的的其他組件。

電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是可為能夠處理資料的任何其他電子裝置。

圖2是說明電子裝置的實例的示意性立體圖。

參照圖2，半導體封裝體可出於各種目的而在如上所述的各種電子裝置1000中使用。舉例而言，主板1110可容置於智慧型電話1100的主體1101中，且各種電子組件1120可實體地連接至或電性地連接至主板1110。另外，可實體地連接至或電性地連接至主板1110或可不實體地連接至或不電性地連接至主板1110的其他組件（例如，照相機模組1130）可容置於主體1101中。電子組件1120中的某些電子組件可為晶片相關組件，且半導體封裝體100可為例如晶片相關組件中的應用處理器，但並非僅限於此。所述電子裝置不必僅限於智慧型電話1100，而是可為如上所述其他電子裝置。半導體封裝體

一般而言，在半導體晶片中整合有諸多精細的電路。然而，半導體晶片本身無法用作完成的半導體產品，且會因外部物理衝擊或化學衝擊而被損壞。因此，半導體晶片無法單獨使用，而是可被封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。

此處，由於在電性連接方面，半導體晶片與電子裝置的主板之間存在電路寬度差，因此需要進行半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的各連接墊之間的各個間隔是非常精細的，但在電子裝置中使用的主板的組件安裝墊的尺寸及主板的各組件安裝墊之間的各個間隔顯著地大於半導體晶片的連接墊的尺寸及各連接墊之間的間隔。因此，可能難以將半導體晶片直接安裝於主板上，且需要用於緩衝半導體晶片與主板之間的電路寬度差的封裝技術。

端視半導體封裝體的結構及目的，利用封裝技術製造的半導體封裝體可被劃分成扇入型半導體封裝體及扇出型半導體封裝體。

將在下文中參照圖式更詳細地闡述所述扇入型半導體封裝體及所述扇出型半導體封裝體。扇入型 半導體封裝體

圖3A及圖3B是說明扇入型半導體封裝體在被封裝之前及被封裝之後的狀態的示意性剖視圖。

圖4是說明扇入型半導體封裝體的封裝製程的示意性剖視圖。

參照所述圖式，半導體晶片2220可為例如處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：主體2221，包含矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於主體2221的一個表面上且包含例如鋁（Al）等的導電材料；以及例如氧化物膜、氮化物膜等的保護層2223，形成於主體2221的一個表面上且覆蓋連接墊2222的至少某些部分。此處，由於連接墊2222非常小，因此難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板上等。

因此，可端視半導體晶片2220的尺寸而在半導體晶片2220上形成互連構件2240以對連接墊2222進行重佈線。可藉由以下步驟來形成互連構件2240：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等的絕緣材料在半導體晶片2220上形成絕緣層2241；形成使連接墊2222開口的介層窗孔2243h；且接著形成重佈線層2242及介層窗2243。接著，可形成保護互連構件2240的保護層2250、可形成開口2251及可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、互連構件2240、保護層2250及凸塊下金屬層2260的扇入型半導體封裝體2200。

如上所述，所述扇入型半導體封裝體可具有其中所述半導體晶片的例如輸入/輸出（input/output，I/O）端子等的所有的連接墊均安置於所述半導體晶片內的封裝形式，可具有極佳的電性特性且可以低成本進行生產。因此，已以扇入型半導體封裝形式製造出安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以使得能夠在具有緊密尺寸的同時實作快速訊號轉移。

然而，由於所有的輸入/輸出端子均需要安置於扇入型半導體封裝體中的半導體晶片內，因此，扇入型半導體封裝體具有大的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊密尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝體無法在電子裝置的主板上直接安裝及使用。此處，即使在藉由重佈線製程增大了半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔的情形中，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔可能仍不足以將扇入型半導體封裝體直接安裝於電子裝置的主板上。

圖5是說明其中扇入型半導體封裝體安裝於中介基板上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。

圖6是說明其中扇入型半導體封裝體嵌於中介基板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。

參照所述圖式，在扇入型半導體封裝體2200中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可經由中介基板2301再次進行重佈線，且扇入型半導體封裝體2200可在被安裝於中介基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊料球2270等，且半導體晶片2220的外表面可被覆蓋以模製材料2290等。作為另外一種選擇，扇入型半導體封裝體2200可嵌於單獨的中介基板2302中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可在其中扇入型半導體封裝體2200嵌於中介基板2302中的狀態下藉由中介基板2302再次進行重佈線，且扇入型半導體封裝體2200可最終安裝於電子裝置的主板2500上。

如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝體。因此，扇入型半導體封裝體可安裝於單獨的中介基板上且接著藉由封裝製程安裝於電子裝置的主板上，或者可在其中扇入型半導體封裝體嵌於中介基板中的狀態下在電子裝置的主板上安裝及使用。扇出型 半導體封裝體

圖7是說明扇出型半導體封裝體的示意性剖視圖。

參照所述圖式，在扇出型半導體封裝體2100中，舉例而言，半導體晶片2120的外表面可被囊封體2130保護，且半導體晶片2120的連接墊2122可藉由互連構件2140而朝半導體晶片2120之外進行重佈線。在此種情形中，在互連構件2140上可進一步形成保護層2150，且在保護層2150的開口中可進一步形成凸塊下金屬層2160。在凸塊下金屬層2160上可進一步形成焊料球2170。半導體晶片2120可為包括主體2121、連接墊2122、保護層（圖中未示出）等的積體電路（IC）。互連構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142及將連接墊2122與重佈線層2142電性連接至彼此的介層窗2143。

如上所述，所述扇出型半導體封裝體可具有其中半導體晶片的輸入/輸出端子藉由形成於所述半導體晶片上的互連構件而朝所述半導體晶片之外進行重佈線並安置的形式。如上所述，在扇入型半導體封裝體中，半導體晶片的所有輸入/輸出端子均需要安置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需要減小球的尺寸及節距，使得可能無法在扇入型半導體封裝體中使用標準化球佈局。另一方面，所述扇出型半導體封裝體具有其中半導體晶片的輸入/輸出端子如上所述藉由形成於半導體晶片上的互連構件而朝半導體晶片之外進行重佈線並安置的形式。因此，即使在其中半導體晶片的尺寸減小的情形中，實際上仍可在扇出型半導體封裝體中使用標準化球佈局，以使得所述扇出型半導體封裝體可在不使用單獨的中介基板的條件下安裝於電子裝置的主板上，如以下所闡述。

圖8是說明其中扇出型半導體封裝體安裝於電子裝置的主板上的情形的示意性剖視圖。

參照所述圖式，扇出型半導體封裝體2100可藉由焊料球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝體2100包括互連構件2140，互連構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的區域外部的扇出區，以使得實際上可在扇出型半導體封裝體2100中使用標準化球佈局。因此，扇出型半導體封裝體2100可在不使用單獨的中介基板等的條件下安裝於電子裝置的主板2500上。

如上所述，由於所述扇出型半導體封裝體可在不使用單獨的中介基板的條件下安裝於電子裝置的主板上，因此所述扇出型半導體封裝體可被實作成具有較使用中介基板的扇入型半導體封裝體的厚度小的厚度。因此，所述扇出型半導體封裝體可被微型化及薄化。另外，所述扇出型半導體封裝體具有極佳的熱特性及電性特性，以使得所述扇出型半導體封裝體尤其適合用於行動產品。因此，所述扇出型半導體封裝體可被實作成較使用印刷電路板（PCB）的通用堆疊封裝（package-on-package，POP）型半導體封裝體的形式更為緊密的形式，且可解決因出現翹曲現象而出現的問題。

同時，所述扇出型半導體封裝體指代用於如上所述將半導體晶片安裝於電子裝置等的主板上且保護所述半導體晶片不受外部衝擊的封裝技術，且所述扇出型半導體封裝體在概念上不同於具有與扇出型半導體封裝體的規模、目的等不同的規模、目的等且其中嵌置有扇入型半導體封裝體的印刷電路板（PCB）（例如，中介基板等）。

在下文中將參照圖式闡述其中翹曲問題可得以有效解決的扇出型半導體封裝體。

圖9是說明扇出型半導體封裝體的實例的示意性剖視圖。

圖10是沿圖9所示的扇出型半導體封裝體的線I-I’截取的示意性平面圖。

圖11A至圖11D是說明在圖9所示扇出型半導體封裝體的第一互連構件中形成的介層窗的各種形式的示意性剖視圖。

參照所述圖式，根據本發明中的示例性實施例的扇出型半導體封裝體100A可包括：第一互連構件110，具有貫穿孔110H；半導體晶片120，安置於第一互連構件110的貫穿孔110H中且具有主動表面及與所述主動表面相對的被動表面，在所述主動表面上安置有連接墊122；囊封體130，囊封第一互連構件110的至少某些部分及半導體晶片120的被動表面的至少某些部分；第二互連構件140，安置於第一互連構件110上及半導體晶片120的主動表面上；加強層181，安置於囊封體130上；樹脂層182，安置於加強層181上；以及開口182H，穿透過樹脂層182、加強層181及囊封體130並暴露出第一互連構件110的第三重佈線層112c的至少某些部分。根據示例性實施例的所述扇出型半導體封裝體100A可更包括：保護層150，安置於第二互連構件140上；凸塊下金屬層160，安置於保護層150的開口150H中；以及連接端子170，安置於凸塊下金屬層160上。加強層181可具有較囊封體130的彈性模數（elastic modulus）大的彈性模數，且可具有較囊封體130的熱膨脹係數（coefficient of thermal expansion，CTE）低的熱膨脹係數。

同時，如圖26所示，可使用可牢固地固定第一互連構件510、半導體晶片520等的熱固性樹脂膜以形成囊封第一互連構件510、半導體晶片520等的囊封體530。詳言之，可使用通常具有良好的樹脂流動性的具有高的熱膨脹係數的熱固性樹脂膜來形成囊封體530，以使第一互連構件510與半導體晶片520之間的貫穿孔510H的空間被樹脂完全填充並增強第一互連構件510與半導體晶片520之間的緊密黏合。然而，在此種熱固性樹脂膜中，樹脂的熱硬化收縮大，進而使得在使樹脂硬化之後在封裝體中可能產生嚴重的翹曲W1。因此，稍後可能難以在半導體晶片520的主動表面上形成精細的電路圖案。

同時，如圖27所示，為解決此問題，可考慮使用具有低的熱膨脹係數的熱固性樹脂膜來形成囊封體540。在此種情形中，相較於其中使用具有高的熱膨脹係數的熱固性樹脂膜的情形，翹曲W2可得以抑制。然而，如圖28所示，為了降低熱膨脹係數，一般會增加熱固性樹脂膜中的無機填料的含量，因而使得樹脂可能會因樹脂流動性的降低而無法充分地填充精細的空間，從而導致形成空隙等。另外，可能會因第一互連構件與半導體晶片之間的緊密黏合的降低而在第一互連構件與半導體晶片之間產生分層等。

另一方面，如在根據示例性實施例的扇出型半導體封裝體100A中一樣，在其中引入具有相對大的彈性模數或相對小的熱膨脹係數的加強層181的情形中，加強層181可抑制囊封體130的材料（例如，熱固性樹脂膜）的硬化收縮，進而使得可在材料硬化之後顯著地減少扇出型半導體封裝體100A的翹曲的產生。因此，可使用具有高的熱膨脹係數的材料作為囊封體130的材料。結果，可不出現例如空隙、分層等問題。

同時，在根據示例性實施例的扇出型半導體封裝體100A中，加強層181可包含玻璃布、無機填料及絕緣樹脂。在此種情形中，可能不易於在加強層181中形成開口。然而，在其中在加強層181上安置有樹脂層182的情形中，此問題可得以解決。舉例而言，在其中使用與囊封體130的材料相同或相似的材料（例如包含無機填料及絕緣樹脂但不包含例如玻璃布（或玻璃纖維）等核心材料的絕緣材料（亦即，味之素構成膜（Ajinomoto Build-up Film，ABF）等））作為樹脂層182的材料的情形中，可容易地形成開口182H。可使用經由開口182H暴露出的配線作為標記、墊等。

將在下文中更詳細地闡述包含於根據示例性實施例的扇出型半導體封裝體100A中的相應組件。

第一互連構件110可包括對半導體晶片120的連接墊122進行重佈線以因此減少第二互連構件140的層的數目的重佈線層112a及重佈線層112b。若需要，則第一互連構件110可端視囊封體130的材料而維持扇出型半導體封裝體100A的剛性，並用於確保囊封體130的厚度的均勻度。在某些情形中，由於第一互連構件110，根據示例性實施例的扇出型半導體封裝體100A可用作堆疊封裝半導體封裝體的一部分。第一互連構件110可具有貫穿孔110H。貫穿孔110H中可安置有半導體晶片120，以與第一互連構件110間隔開預定距離。半導體晶片120的側表面可被第一互連構件110環繞。然而，此種形式僅為實例且可對本發明作出各種修改以具有其他形式，且扇出型半導體封裝體100A可端視此種形式而執行另一功能。

第一互連構件110可包括：第一絕緣層111a，接觸第二互連構件140；第一重佈線層112a，接觸第二互連構件140且嵌於第一絕緣層111a中；第二重佈線層112b，安置於第一絕緣層111a的與其中嵌有第一重佈線層112a的第一絕緣層111a的表面相對的另一表面上；第二絕緣層111b，安置於第一絕緣層111a上並覆蓋第二重佈線層112b；以及第三重佈線層112c，安置於第二絕緣層111b上。第一重佈線層112a、第二重佈線層112b及第三重佈線層112c可電性連接至連接墊122。第一互連構件110可包括分別穿透過第一絕緣層111a及第二絕緣層112b並分別將第一重佈線層112a與第二重佈線層112b以及第二重佈線層112b與第三重佈線層112c電性連接至彼此的第一介層窗113a及第二介層窗113b。如上所述，由於嵌有第一重佈線層112a，因此第二互連構件140的絕緣層141a的絕緣距離可實質上為恆定的。由於第一互連構件110可包括大量的重佈線層112a、重佈線層112b及重佈線層112c，因此可進一步簡化第二互連構件140。因此，因在形成第二互連構件140的製程中出現的缺陷而造成的良率下降可得以改善。

在圖式中說明其中第一互連構件110包括兩個絕緣層111a及絕緣層111b的情形，但構成第一互連構件110的絕緣層的數目可大於二。在此種情形中，安置於第一互連構件110中的重佈線層的數目可能會增加，且可形成將重佈線層連接至彼此的額外的介層窗。

絕緣層111a及絕緣層111b中的每一者的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111a及絕緣層111b中的每一者的材料。在此種情形中，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；其中將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃布（或玻璃纖維）等核心材料中的樹脂，例如預浸體（prepreg）、味之素構成膜（ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等。作為另外一種選擇，亦可使用感光成像介電（PID）樹脂作為所述絕緣材料。第一絕緣層111a及第二絕緣層111b可包含相同的絕緣材料，且第一絕緣層111a與第二絕緣層111b之間的邊界可不明顯。然而，第一絕緣層111a及第二絕緣層111b並非僅限於此。

重佈線層112a、重佈線層112b及重佈線層112c可用於對半導體晶片120的連接墊122進行重佈線，且重佈線層112a、重佈線層112b及重佈線層112c中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料。重佈線層112a、重佈線層112b及重佈線層112c可端視與其對應的層的設計而具有各種功能。舉例而言，重佈線層112a、重佈線層112b及重佈線層112c可包括接地（ground，GND）圖案、功率（power，PWR）圖案、訊號（signal，S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、功率（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a、重佈線層112b及重佈線層112c可包括介層窗墊、連接端子墊等。作為非限制性實例，重佈線層112a、重佈線層112b及重佈線層112c中的二者可包括接地圖案。在此種情形中，可顯著地減少在第二互連構件140的重佈線層142a及重佈線層142b上形成的接地圖案的數目，進而使得配線設計自由度可得以提高。

若需要，則在經由開口182H而自重佈線層112a、重佈線層112b及重佈線層112c暴露出的第三重佈線層112c上可進一步形成表面處理層（圖中未示出）。所述表面處理層（圖中未示出）並不受特別限制，只要所述表面處理層在相關技術中是習知的即可，且所述表面處理層可藉由例如電解鍍金、無電鍍金、有機可焊性保護（organic solderability preservative，OSP）或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金（direct immersion gold，DIG）鍍覆、熱空氣焊料均塗（hot air solder leveling，HASL）等形成。

介層窗113a及介層窗113b可將形成於不同層上的重佈線層112a、重佈線層112b及重佈線層112c電性連接至彼此，從而在第一互連構件110中形成電性路徑。介層窗113a及介層窗113b中的每一者的材料可為導電材料。如圖11A至圖11D所示，介層窗113中的每一者可被完全地填充以導電材料，或者所述導電材料亦可沿各自的介層窗孔的壁形成。另外，介層窗113a及介層窗113b中的每一者可具有在相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。同時，如自以下將闡述的製程可見，當形成介層窗113a的孔時，第一重佈線層112a的墊中的某些墊可充當停止物（stopper）；且當形成第二介層窗113b的孔時，第二重佈線層112b的墊中的某些墊可充當停止物，且因此在第一介層窗113a及第二介層窗113b中的每一者具有上表面的寬度較下表面的寬度大的錐形形狀的製程中可為有利的。在此種情形中，第一介層窗113a可與第二重佈線層112b的某些部分成為一體，且第二介層窗113b可與第三重佈線層112c的某些部分成為一體。

半導體晶片120可為被設置成將數量為數百個至數百萬個的元件或更多元件整合於單個晶片中的積體電路（IC）。舉例而言，所述積體電路可為應用處理器晶片，例如，中央處理器（例如，中央處理單元）、圖形處理器（例如，圖形處理單元）、數位訊號處理器、密碼處理器、微處理器、微控制器等，但並非僅限於此。半導體晶片120可基於主動晶圓而形成。在此種情形中，主體121的基材（base material）可為矽（Si）、鍺（Ge）、砷化鎵（GaAs）等。在主體121上可形成各種電路。連接墊122可將半導體晶片120電性連接至其他組件。連接墊122的材料可為例如鋁（Al）等導電材料。在主體121上可形成暴露出連接墊122的保護層123，且保護層123可為氧化物膜、氮化物膜等或者氧化物層與氮化物層形成的雙層。藉由保護層123，連接墊122的下表面可具有相對於囊封體130的下表面的台階部分。作為結果，在某些程度上可防止其中囊封體130滲透入連接墊122的下表面中的現象。亦可在其他需要的位置中進一步安置絕緣層（圖中未示出）等。

半導體晶片120的被動表面可安置於低於第一互連構件110的第三重佈線層112c的上表面的水平高度上。舉例而言，半導體晶片120的被動表面可安置於低於第一互連構件110的第二絕緣層111b的上表面的水平高度上。半導體晶片120的被動表面與第一互連構件110的第三重佈線層112c的上表面之間的高度差可為2微米（μm）或大於2微米，例如，5微米或大於5微米。在此種情形中，可有效地防止在半導體晶片120的被動表面的隅角中產生破裂。另外，在其中使用囊封體130的情形中在半導體晶片120的被動表面上的絕緣距離的偏差可顯著減小。

第一互連構件110的第二重佈線層112b可安置於半導體晶片120的主動表面與被動表面之間的水平高度上。第一互連構件110可被形成為與半導體晶片120的厚度對應的厚度。因此，在第一互連構件110中形成的第二重佈線層112b可安置於半導體晶片120的主動表面與被動表面之間的水平高度上。

囊封體130可保護第一互連構件110及/或半導體晶片120。囊封體130的囊封形式不受特別限制，但可為其中囊封體130環繞第一互連構件110的至少某些部分及/或半導體晶片120的至少某些部分的形式。舉例而言，囊封體130可覆蓋第一互連構件110及半導體晶片120的被動表面，且填充貫穿孔110H的壁與半導體晶片120的側表面之間的空間。另外，囊封體130亦可填充半導體晶片120的保護層123與第二互連構件140之間的空間的至少一部分。同時，囊封體130可填充貫穿孔110H，以因此端視囊封體130的材料而充當黏合劑並減少半導體晶片120的彎曲（buckling）。

囊封體130的材料不受特別限制。舉例而言，可使用絕緣材料作為囊封體130的材料。在此種情形中，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；具有例如浸入於熱固性樹脂及熱塑性樹脂中的無機填料等加強材料的樹脂，例如味之素構成膜、FR-4、雙馬來醯亞胺三嗪、感光成像介電樹脂等。另外，亦可使用例如環氧模製化合物（epoxy molding compound，EMC）等習知模製材料。作為另外一種選擇，亦可使用其中將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃布（或玻璃纖維）等核心材料中的樹脂作為所述絕緣材料。

囊封體130可包括由多種材料形成的多個層。舉例而言，位於貫穿孔110H內的空間可以第一囊封體填充，且第一互連構件110及半導體晶片120可以第二囊封體覆蓋。作為另外一種選擇，第一囊封體在填充貫穿孔110H內的空間的同時可以預定厚度覆蓋第一互連構件110及半導體晶片120，且第二囊封體可以預定厚度覆蓋第一囊封體。除上述形式之外，亦可使用各種形式。

若需要，則囊封體130可包含導電顆粒以阻擋電磁波。舉例而言，所述導電顆粒可為可阻擋電磁波的任何材料，例如，銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、焊料等。然而，此僅為實例，且所述導電顆粒並非僅限於此。

第二互連構件140可被配置成對半導體晶片120的連接墊122進行重佈線。具有各種功能的數十至數百個連接墊122可藉由第二互連構件140而進行重佈線，且可經由以下將端視所述功能所闡述的連接端子170而實體地連接至或電性地連接至外源（external source）。第二互連構件140可包括：絕緣層141a及絕緣層141b；重佈線層142a及重佈線層142b，安置於絕緣層141a及絕緣層141b上；以及介層窗143a及介層窗143b，穿透過絕緣層141a及絕緣層141b並將重佈線層142a與重佈線層142b連接至彼此。在根據示例性實施例的扇出型半導體封裝體100A中，第二互連構件140可包括多個重佈線層142a及重佈線層142b，但並非僅限於此。亦即，第二互連構件140亦可包括單個層。另外，第二互連構件140亦可包括不同數目的層。

可使用絕緣材料作為絕緣層141a及絕緣層141b中的每一者的材料。在此種情形中，亦可使用例如感光成像介電（PID）樹脂等感光性絕緣材料作為所述絕緣材料。在此種情形中，絕緣層141a及絕緣層141b中的每一者可被形成為具有較小的厚度，且可更容易地達成介層窗143a及介層窗143b中的每一者的精細節距（pitch）。若需要，則絕緣層141a及絕緣層141b的材料可彼此相同或可彼此不同。絕緣層141a及絕緣層141b可端視製程而彼此整合，進而使得絕緣層141a與絕緣層141b之間的邊界可不輕易為明顯的。

重佈線層142a及重佈線層142b可實質上用於對連接墊122進行重佈線。重佈線層142a及重佈線層142b中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料。重佈線層142a及重佈線層142b可端視與其對應的層的設計而具有各種功能。舉例而言，重佈線層142a及重佈線層142b可包括接地（GND）圖案、功率（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、功率（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層142a及重佈線層142b可包括介層窗墊、連接端子墊等。

若需要，在自重佈線層142a及重佈線層142b暴露出的重佈線層142b的某些部分上可進一步形成表面處理層（圖中未示出）。所述表面處理層（圖中未示出）並不受特別限制，只要所述表面處理層在相關技術中是習知的即可，且所述表面處理層可藉由例如電解鍍金、無電鍍金、有機可焊性保護或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金鍍覆、熱空氣焊料均塗等來形成。

介層窗143a及介層窗143b可將在不同的層上形成的重佈線層142a及重佈線層142b、連接墊122等電性連接至彼此，從而在扇出型半導體封裝體100A中產生電性路徑。介層窗143a及介層窗143b中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料。介層窗143a及介層窗143b中的每一者可被完全地以所述導電材料填充，或所述導電材料亦可沿所述介層窗中的每一者的壁形成。另外，介層窗143a及介層窗143b中的每一者可具有相關技術中的習知所有形狀，例如錐形形狀、柱形形狀等。

第一互連構件110的重佈線層112a、重佈線層112b及重佈線層112c的厚度可較第二互連構件140的重佈線層142a及重佈線層142b的厚度大。由於第一互連構件110可具有與半導體晶片120的厚度相等或較半導體晶片120的厚度大的厚度，因此端視第一互連構件110的規模，在第一互連構件110中形成的重佈線層112a、重佈線層112b及重佈線層112c可被形成為大的。另一方面，第二互連構件140的重佈線層142a及重佈線層142b可被形成為具有較第一互連構件110的重佈線層112a、重佈線層112b及重佈線層112c的尺寸相對小的尺寸，以達成第二互連構件140的薄度。

加強層181可抑制在扇出型半導體封裝體100A中產生的翹曲。舉例而言，加強層181可抑制例如熱固性樹脂膜等囊封體130的材料的硬化收縮，以抑制扇出型半導體封裝體100A的翹曲。加強層181可具有較囊封體130的彈性模數大的彈性模數，且可具有較囊封體130的熱膨脹係數小的熱膨脹係數。在此種情形中，翹曲抑制效果可特別優異。

加強層181可包含核心材料、無機填料及絕緣樹脂。舉例而言，加強層181可由未被覆蓋的覆銅疊層板（copper clad laminate，CCL）、預浸體等形成。在其中加強層181包含例如玻璃布（或玻璃纖維）等核心材料的情形中，加強層181可被實作成具有相對大的彈性模數，且在其中加強層181包含無機填料的情形中，可藉由調整無機填料的含量來將加強層181實作成具有相對小的熱膨脹係數。加強層181可在硬化狀態下（c-階段）附裝至囊封體130。在此種情形中，囊封體130與加強層181之間的邊界面可具有近似線性形狀。同時，無機填料可為二氧化矽、氧化鋁等，且所述樹脂可為環氧樹脂等。然而，所述無機填料及所述樹脂並非僅限於此。

在加強層181上可安置有樹脂層182。樹脂層182可由與囊封體130的材料相同或相似的材料形成，例如，包含無機填料及絕緣樹脂但不包含核心材料的絕緣材料，亦即，味之素構成膜（ABF）等。在其中加強層181包含核心材料等的情形中，難以在加強層181中形成開口182H，但在其中增加了樹脂層182的情形中，可容易地形成開口182H。開口182H可穿透過囊封體130、加強層181及樹脂層182，且可暴露出第一互連構件110的第三重佈線層112c的至少某些部分。可利用開口182H作為用於標記的開口。作為另外一種選擇，可利用開口182H作為用於暴露堆疊封裝結構中的墊的開口。作為另外一種選擇，可利用開口182H作為用於安裝表面安裝技術（surface mounted technology，SMT）組件的開口。在其中安置有樹脂層182的情形中，可更容易地抑制翹曲。

保護層150可被另外地配置成保護第二互連構件140不受外部物理損壞或化學損壞。保護層150可具有暴露出第二互連構件140的重佈線層142a及重佈線層142b中的一個142b的至少某些部分的開口150H。開口150H可暴露出重佈線層142b的整個表面或重佈線層142b的表面的僅一部分。保護層150的材料不受特別限制，而是可為例如感光成像介電樹脂等感光性絕緣材料。作為另外一種選擇，亦可使用阻焊劑作為保護層150的材料。作為另外一種選擇，可使用不包含核心材料而是包含填料的絕緣樹脂（例如，包含無機填料及環氧樹脂的味之素構成膜）來作為保護層150的材料。在其中使用包含無機填料及絕緣樹脂但不包含核心材料的絕緣材料（例如，味之素構成膜等）作為保護層150的材料的情形中，保護層150與樹脂層182可具有彼此對稱的效果，此可更有效地控制翹曲。

當使用包含無機填料及絕緣樹脂的絕緣材料（例如，味之素構成膜等）作為保護層150的材料時，第二互連構件140的絕緣層141a及絕緣層141b亦可包含無機填料及絕緣樹脂。在此種情形中，包含於保護層150中的無機填料的重量百分比可大於包含於第二互連構件140中的絕緣層141a及絕緣層141b中的無機填料的重量百分比。在此種情形中，保護層150可具有相對低的熱膨脹係數，且與加強層181相似，可被用於控制翹曲。

若需要，則保護層150可由滿足方程式1至方程式4的材料形成。在此種情形中，電子組件封裝體的板級可靠性（board level reliability）可得以提高。彈性模數被定義為應力與變形之間的比率，且可藉由在例如JIS C-6481、KS M 3001、KS M 527-3、ASTM D882等中所規定的標準拉伸試驗（standard tension test）而量測。另外，熱膨脹係數可指使用熱機械分析儀（thermomechanical analyzer，TMA）或動態機械分析儀（dynamic mechanical analyzer，DMA）而量測的熱膨脹係數。另外，厚度指的是硬化之後的保護層150的厚度，且可使用通用厚度量測設備而量測。另外，表面粗糙度可藉由例如使用立方氧化鋯（cubic zirconia，CZ）進行的表面處理等習知方法而形成，且可使用通用粗糙度量測設備而量測。另外，吸濕率（moisture absorption ratio）可使用通用量測設備而量測。方程式1：彈性模數´熱膨脹係數 = 230 GPa·ppm/℃ 方程式2：厚度 = 10微米方程式3：表面粗糙度 = 1奈米方程式4：吸濕率 = 1.5%

凸塊下金屬層160可另外地被配置成提高連接端子170的連接可靠性，以提高扇出型感測器封裝體100A的板級可靠性。凸塊下金屬層160可安置於保護層150的開口150H中的壁上及第二互連構件140的暴露的重佈線層142b上。凸塊下金屬層160可藉由使用習知導電材料（例如，金屬）的習知金屬化方法而形成。

連接端子170可另外地被配置成在外部實體地或電性地對扇出型半導體封裝體100A進行連接。舉例而言，扇出型半導體封裝體100A可經由連接端子170而安裝於電子裝置的主板上。連接端子170中的每一者可由例如焊料等導電材料形成。然而，此僅為實例，且連接端子170中的每一者的材料並非僅限於此。連接端子170中的每一者可為焊盤（land）、球、引腳等。連接端子170可被形成為多層式結構或單層式結構。當連接端子170被形成為多層式結構時，連接端子170可包含銅（Cu）柱及焊料。當連接端子170被形成為單層式結構時，連接端子170可包含錫-銀焊料或銅（Cu）。然而，此僅為實例，且連接端子170並非僅限於此。連接端子170的數目、間隔、配置等不受特別限制，而是可由熟習此項技術者端視設計詳情而進行充分地修改。舉例而言，根據半導體晶片120的連接墊122的數目，連接端子170可被設置成數十至數千的數量，但並非僅限於此，且亦可被設置成數十至數千或更多的數量或者數十至數千或更少的數量。

連接端子170中的至少一者可安置於扇出區中。所述扇出區為除其中安置有半導體晶片120的區之外的區。亦即，根據示例性實施例的扇出型半導體封裝體100A可為扇出型封裝體。相較於扇入型封裝體而言，所述扇出型封裝體可具有極佳的可靠性，所述扇出型封裝體可實作多個輸入/輸出（I/O）端子，且可有利於3D互連。另外，相較於球柵陣列（ball grid array，BGA）封裝體、焊盤柵陣列（land grid array，LGA）封裝體等而言，所述扇出型封裝體可在無需單獨的板的條件下安裝於電子裝置上。因此，所述扇出型封裝體可被製造成具有減小的厚度，且可具有價格競爭力。

若需要，則可在第一互連構件110的貫穿孔110H中安置多個半導體晶片（圖中未示出），且第一互連構件110的貫穿孔110H的數目可為多個（圖中未示出），且半導體晶片（圖中未示出）可分別安置於所述貫穿孔中。另外，例如電容器（condenser）、電感器等單獨的被動組件（圖中未示出）可與半導體晶片一起被囊封於貫穿孔110H中。另外，表面安裝技術組件（圖中未示出）可安裝於保護層150上。

圖12至圖16是說明製造圖9所示扇出型半導體封裝體的製程的實例的示意圖。

參照圖12，可首先製備出載體膜301。載體膜301可具有在所述載體膜的一個表面或相對的兩個表面上形成的金屬層302及金屬層303。可對金屬層302與金屬層303之間的結合表面執行表面處理，以有助於在後續分離製程中的分離。作為另外一種選擇，可在金屬層302與金屬層303之間設置離形層（release layer），以有助於在後續製程中的分離。載體膜301可為習知的絕緣基板，且載體膜301的材料不受特別限制。金屬層302及金屬層303一般而言可為銅（Cu）箔，但並非僅限於此。亦即，金屬層302及金屬層303可為由其他導電材料形成的薄膜。接下來，可利用乾膜304執行用於形成第一重佈線層112a的圖案化。可利用習知光微影方法來形成第一重佈線層112a。乾膜304可為由感光性材料形成的習知的乾膜。接下來，導電材料可安置於乾膜304的圖案化空間中，以形成第一重佈線層112a。可利用鍍覆製程來形成第一重佈線層112a。在此種情形中，金屬層303可充當晶種層。所述鍍敷製程可為電鍍或無電鍍覆，更具體而言，可為化學氣相沈積（chemical vapor deposition，CVD）、物理氣相沈積（physical vapor deposition，PVD）、濺鍍、減性製程、加性製程、半加性製程（semi-additive process，SAP）、經修改半加性製程（modified semi-additive process，MSAP）等，但並非僅限於此。接下來，可移除乾膜304。可藉由例如蝕刻製程等習知方法移除乾膜304。

參照圖13，接下來，可在金屬層303上形成其中嵌有第一重佈線層112a的至少一部分的第一絕緣層111a。接著，可形成穿透過第一絕緣層111a的第一介層窗113a。另外，可在第一絕緣層111a上形成第二重佈線層112b。可藉由利用習知層壓（lamination）方法層壓第一絕緣層111a的前驅物並接著將所述前驅物硬化的方法、利用習知施加方法施加第一絕緣層111a的前驅物且接著將所述前驅物硬化的方法等來形成第一絕緣層111a。可藉由以下方法來形成第一介層窗113a及第二重佈線層112b：利用光微影方法、機械鑽孔、雷射鑽孔等在第一絕緣層111a中形成介層窗孔；利用乾膜等執行圖案化；以及藉由鍍覆製程等填充所述介層窗孔及圖案化空間。接下來，可在第一絕緣層111a上形成覆蓋第二重佈線層112b的第二絕緣層111b。接下來，可形成穿透過第二絕緣層111b的第二介層窗113b。另外，可在第二絕緣層111b上形成第三重佈線層112c。形成第二介層窗113b及第三重佈線層112c的方法可與上述方法相同。接下來，可剝離（peel off）載體膜301。在此種情形中，所述剝離可表示金屬層302與金屬層303與彼此分離。此處，可利用刀片來使各金屬層彼此分離，但並非僅限於此。亦即，可使用所有習知方法來使金屬層彼此分離。同時，在一系列製程中闡述其中在剝離載體膜301之前形成第一互連構件110的實例。然而，本發明並非僅限於此。舉例而言，亦可在剝離載體膜301之後根據上述製程形成第一互連構件110。亦即，順序未必僅限於上述順序。

參照圖14，接下來，可藉由習知蝕刻方法等來移除其餘的金屬層303，且貫穿孔110H可形成於第一互連構件110中。可利用機械鑽孔或雷射鑽孔來形成貫穿孔110H。然而，貫穿孔110H並非僅限於此，且亦可藉由利用研磨顆粒的噴砂方法、利用電漿的乾式蝕刻方法等來形成貫穿孔110H。在其中貫穿孔110H是利用機械鑽孔或雷射鑽孔而形成的情形中，可執行例如高錳酸鹽方法等除汙（desmearing）製程來移除貫穿孔110H中的樹脂污垢。接下來，可將黏合膜305附裝至第一互連構件110的一個表面上。可使用可固定第一互連構件110的任何材料作為黏合膜305。作為非限制性實例，可使用習知膠帶等。所述習知膠帶的實例可包括：其黏合力被熱處理弱化的熱固性黏合膠帶；其黏合力被紫外射線輻射弱化的紫外固化（ultraviolet-curable）黏合膠帶等。接下來，可在第一互連構件110的貫穿孔110H中安置半導體晶片120。舉例而言，可藉由將半導體晶片120附裝至貫穿孔110H中的黏合膜305的方法來安置半導體晶片120。可以面朝下（face-down）的形式來安置半導體晶片120，進而使得連接墊122附裝至黏合膜305。

參照圖15，接下來，可利用囊封體130囊封半導體晶片120。囊封體130可覆蓋第一互連構件110以及半導體晶片120的被動表面，且可填充貫穿孔110H內的空間。可藉由習知方法來形成囊封體130。舉例而言，可藉由在非硬化狀態下層壓用於形成囊封體130的樹脂並接著將所述樹脂硬化的方法來形成囊封體130。作為另外一種選擇，可藉由在非硬化狀態下將用於形成囊封體130的樹脂施加至黏合膜305上以囊封第一互連構件110及半導體晶片120並接著將所述樹脂硬化的方法來形成囊封體130。可藉由硬化來固定半導體晶片120。可使用例如以下方法來作為層壓所述樹脂的方法：執行在高溫下將所述樹脂壓縮預定時間的熱壓製程、對所述樹脂進行減壓、且接著使所述樹脂冷卻至室溫、在冷壓製程中冷卻所述樹脂、且接著分離作業工具等。可使用例如以下方法作為施加所述樹脂的方法：利用刮板（squeegee）施加油墨的絲網印刷方法、以薄霧形式施加油墨的噴塗印刷方法等。接下來，可在囊封體130上形成加強層181。可以例如未被覆蓋的覆銅疊層板等的硬化狀態（c階段）將加強層181附裝至囊封體130。因此，在將加強層181附裝至囊封體130之後，囊封體130與加強層181之間的邊界面可具有近似線性形式。在將加強層181附裝至囊封體130之後，可將囊封體130硬化。在此種情形中，加強層181可控制因囊封體130的硬化收縮而產生的翹曲。另外，在此種情形中，加強層181與囊封體130之間的緊密黏合可為優異的。接下來，可剝離黏合膜305。剝離所述黏合膜的方法不受特別限制，但可為習知方法。舉例而言，在其中使用其黏合力被熱處理弱化的熱固性黏合膠帶、其黏合力被紫外射線輻射弱化的紫外固化黏合膠帶等作為黏合膜305的情形中，可在藉由熱處理黏合膜305來弱化黏合膜305的黏合力之後剝離黏合膜305或可在藉由利用紫外光輻射黏合膜305來弱化黏合膜305的黏合力之後剝離黏合膜305。接下來，可在自其移除黏合膜305的第一互連構件110上及半導體晶片120的主動表面上形成第二互連構件140。可藉由上述鍍覆製程等依序地形成絕緣層141a及絕緣層141b且接著分別在絕緣層141a及絕緣層141b上及絕緣層141a及絕緣層141b中形成重佈線層142a及重佈線層142b以及介層窗143a及介層窗143b來形成第二互連構件140。另外，可在加強層181上形成樹脂層182。另外，可在第二互連構件140上形成保護層150。亦可藉由層壓樹脂層182的前驅物及保護層150的前驅物並接著將所述前驅物硬化的方法、施加用於形成樹脂層182及保護層150的材料並接著將所述材料硬化的方法等來形成樹脂層182及保護層150。

參照圖16，接下來，可在保護層150中形成開口150H以暴露出第二互連構件140的重佈線層142b的至少某些部分，且可藉由習知金屬化方法在開口150H中形成凸塊下金屬層160。另外，可形成穿透過囊封體130、加強層181及樹脂層182並暴露出第一互連構件110的第三重佈線層112c的至少某些部分的開口182H。可藉由機械鑽孔、雷射鑽孔、利用研磨顆粒的噴砂方法、利用電漿的乾式蝕刻方法等來形成開口182H。接下來，可在凸塊下金屬層160上形成連接端子170。形成連接端子170的方法並不受特別限制。亦即，端視連接端子170的結構或形式，可藉由相關技術中習知方法形成連接端子170。可藉由回焊來固定連接端子170，且連接端子170的某些部分可嵌於保護層150中以增強固定力，且連接端子170的其餘部分可向外暴露出，以使得可靠性可提高。

同時，為了有助於批量生產，一系列製程可為以下製程：製備出具有大的尺寸的載體膜301；製造多個扇出型半導體封裝體100A；且接著藉由切割製程將所述多個扇出型半導體封裝體單體化成單獨的扇出型半導體封裝體100A。在此種情形中，生產率可為優異的。

圖17是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100B中，僅加強層181可附裝至囊封體130。即便在其中單獨的樹脂層182等未如上所述附裝至加強層181的情形中，翹曲亦可得以控制。加強層181可由例如包含核心材料、無機填料及絕緣樹脂的未被覆蓋的覆銅疊層板、預浸體等形成。加強層181可具有較囊封體130的彈性模數相對大的彈性模數，且可具有較囊封體130的熱膨脹係數小的熱膨脹係數。在此種情形中，翹曲抑制效果可特別良好。加強層181可在硬化狀態下（c-階段）附裝至囊封體130。在此種情形中，囊封體130與加強層181之間的邊界面可具有近似線性形狀。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝100B的製程的說明可與以上提供的說明重疊，且因此不再對其予以贅述。

圖18是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100C中，僅加強層181可附裝至囊封體130。在此種情形中，在加強層181中可形成穿透過囊封體130及加強層181並暴露出第一互連構件110的第三重佈線層112c的至少某些部分的開口181H。即便在其中單獨的樹脂層182等未如上所述附裝至加強層181的情形中，亦可在加強層181中形成開口181H。然而，在此種情形中，因包含核心材料的加強層181的材料的特性，較其中存在樹脂層182的情形而言，可能更難以形成開口181H。另外，加強層181的核心材料可被暴露至開口181H的壁，且可因此需要用於移除暴露的核心材料的額外的製程。加強層181可在硬化狀態下（c-階段）附裝至囊封體130。在此種情形中，囊封體130與加強層181之間的邊界面可具有近似線性形狀。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100C的製程的說明可與以上提供的說明重疊，且因此不再對其予以贅述。

圖19是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100D中，加強層183可由例如包含核心材料、無機填料及絕緣樹脂的預浸體等形成，且囊封體130可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成。在此種情形中，當包含於囊封體130中的無機填料的重量百分比是a1且包含於加強層183中的無機填料的重量百分比是a2時，a1 ＜ a2。舉例而言，1.10 ＜ a2/a1 ＜ 1.95。亦即，無機填料的濃度相對高的加強層183可具有相對低的熱膨脹係數，且無機填料的濃度相對低的囊封體130可具有相對高的熱膨脹係數。因此，囊封體130可具有優異的樹脂流動性，且加強層183可有利於控制翹曲。另外，當加強層183的厚度為t1、囊封體130的覆蓋第一互連構件110的部分的厚度是t2且囊封體130的覆蓋半導體晶片120的被動表面的部分的厚度是t3時，t2 ＜ t1，且t3 ＜ t1。舉例而言，0.2 ＜ t2/t1 ＜ 0.6，且0.2 ＜ t3/t1 ＜ 0.6。亦即，加強層183的厚度可大於囊封體130的覆蓋第一互連構件110的部分及覆蓋半導體晶片120的被動表面的部分的厚度，此可更有利於控制翹曲。

同時，加強層183可在非硬化狀態下附裝至囊封體130且接著被硬化。因此，具有相對小的熱膨脹係數的加強層183的材料可能會因與彼此接觸的異質材料之間的混合或邊界面的移動而滲入至貫穿孔110H中。舉例而言，包含核心材料、無機填料及絕緣樹脂的預浸體等可在半硬化狀態下在b階段附裝至囊封體130，且可接著在c階段中藉由後續製程而被硬化，以使得可形成加強層183。在此種情形中，材料之間的混合或邊界面可能會因加強層183的無機填料的濃度與囊封體130的無機填料的濃度之間的差異而移動。結果，囊封體130與加強層183之間的邊界面會具有非線性形狀。舉例而言，囊封體130與加強層183之間的邊界面可具有朝第一互連構件110的貫穿孔110H的壁與半導體晶片120的壁之間的空間彎折的彎曲部分183P。在此種情形中，加強層183與囊封體130之間的接觸面積可增大，進而使得加強層183與囊封體130之間的緊密黏合可進一步得以提高。

除上述架構之外的架構型的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100D以及其材料及硬化狀態不同於上述加強層181的材料及硬化狀態的加強層183的製程的說明與以上提供的說明重疊，且因此不再對其予以贅述。

圖20是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100E中，加強層184可由例如包含核心材料、無機填料及絕緣樹脂的非對稱預浸體等形成，且其中包含於加強層184的與囊封體130接觸的一側184a中的無機填料的重量百分比與包含於加強層184的與有關於核心材料184c的一側184a相對的另一側184b中的無機填料的重量百分比不同於彼此。囊封體130可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成。在此種情形中，當包含於囊封體130中的無機填料的重量百分比是a1，包含於加強層184的一側184a中的無機填料的重量百分比是a2，且包含於加強層184的與一側184a相對的另一側184b中的無機填料的重量百分比是a3時，a1 ＜ a2 ＜a3。舉例而言，1.10 ＜ a3/a1 ＜ 1.95。亦即，加強層184的另一側184b的熱膨脹係數可為最低，加強層184的一側184a的熱膨脹係數可為中間值，且囊封體130的熱膨脹係數可為最高。因此，囊封體130可具有優異的樹脂流動性，加強層184的一側184a可確保與囊封體130的優異的緊密黏合，且加強層184的另一側184b可有效地控制翹曲。另外，當加強層184的厚度為t1、囊封體130的覆蓋第一互連構件110的部分的厚度是t2且囊封體130的覆蓋半導體晶片120的被動表面的部分的厚度是t3時，t2 ＜ t1，且t3 ＜ t1。舉例而言，0.2 ＜ t2/t1 ＜ 0.6，且0.2 ＜ t3/t1 ＜ 0.6。在此種情形中，可更容易地控制翹曲。

同時，加強層184可在非硬化狀態下附裝至處於半硬化狀態的囊封體130且接著被硬化。因此，具有相對小的熱膨脹係數的加強層184的材料可能會因與彼此接觸的異質材料之間的混合或邊界面的移動而滲入至貫穿孔110H中。亦即，舉例而言，包含核心材料、無機填料及絕緣樹脂的非對稱預浸體等可在b-階段中附裝至囊封體130，且可接著在c階段中藉由後續製程而被硬化，進而使得可形成加強層184。在此種情形中，材料之間的混合或邊界面可能會因加強層184的一側184a的無機填料的重量百分比與囊封體130的無機填料的重量百分比之間的差異而移動。結果，囊封體130與加強層184之間的邊界面會具有非線性形狀。舉例而言，加強層184的一側184a的某些部分可朝填充第一互連構件110與位於第一互連構件110的貫穿孔110H內的半導體晶片120之間的空間的囊封體130凹入，進而使得可形成彎曲部分184P。在此種情形中，加強層184與囊封體130之間的接觸面積可增大，進而使得加強層184與囊封體130之間的緊密黏合可進一步得以提高。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100E以及其材料及硬化狀態不同於上述加強層181的材料及硬化狀態的加強層184的製程的說明與以上提供的說明重疊，且因此不再對其予以贅述。

圖21是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100F中，僅加強層185可附裝至囊封體130。在此種情形中，加強層185可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成。另外，囊封體130亦可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成。然而，加強層185可具有較囊封體130的彈性模數大的彈性模數或較囊封體130的熱膨脹係數小的熱膨脹係數以抑制翹曲。加強層185可在硬化狀態下（c階段）附裝至囊封體130。在此種情形中，囊封體130與加強層185之間的邊界面可具有近似線性形狀。

除上述架構之外的架型的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100F以及其材料及硬化狀態不同於上述加強層181的材料及硬化狀態的加強層185的製程的說明與以上提供的說明重疊，且因此不再對其予以贅述。

圖22是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100G中，僅加強層185可附裝至囊封體130。在此種情形中，在加強層185中可形成穿透過加強層185並暴露出第一互連構件110的第三重佈線層112c的至少某些部分的開口185H。在其中加強層185不包含核心材料的情形中，可容易地形成開口185H。加強層185可在硬化狀態下（c-階段）附裝至囊封體130，且囊封體130與加強層185之間的邊界面可因此具有近似線性形狀。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100G以及其材料及硬化狀態不同於上述加強層181的材料及硬化狀態的加強層185的製程的說明與以上提供的說明重疊，且因此不再對其予以贅述。

圖23是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100H中，加強層186可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成，且囊封體130亦可由例如包含無機填料及絕緣樹脂但不包含核心材料的味之素構成膜等形成。在此種情形中，當包含於囊封體130中的無機填料的重量百分比是a1且包含於加強層186中的無機填料的重量百分比是a2時，a1 ＜ a2。舉例而言，1.10 ＜ a2/a1 ＜ 1.95。亦即，無機填料的濃度相對高的加強層186可具有相對低的熱膨脹係數，且無機填料的濃度相對低的囊封體130可具有相對高的熱膨脹係數。因此，囊封體130可具有優異的樹脂流動性，且加強層186可有利於控制翹曲。另外，當加強層186的厚度為t1、囊封體130的覆蓋第一互連構件110的部分的厚度是t2且囊封體130的覆蓋半導體晶片120的被動表面的部分的厚度是t3時，t2 ＜ t1，且t3 ＜ t1。舉例而言，0.2 ＜ t2/t1 ＜ 0.6，且0.2 ＜ t3/t1 ＜ 0.6。亦即，加強層186的厚度可大於囊封體130的覆蓋第一互連構件110及覆蓋半導體晶片120的被動表面的厚度，此可更有利於控制翹曲。

同時，加強層186可在非硬化狀態下附裝至處於半硬化狀態的囊封體130且接著被硬化。因此，具有相對小的熱膨脹係數的加強層186的材料可能會因與彼此接觸的異質材料之間的混合或邊界面的移動而滲入至貫穿孔110H中。亦即，舉例而言，包含無機填料及絕緣樹脂但不包含玻璃布的味之素構成膜等可在b階段附裝至囊封體130，且接著在c階段中藉由後續製程而被硬化，進而使得可形成加強層186。在此種情形中，材料之間的混合或邊界面可能會因加強層186的無機填料的重量百分比與囊封體130的無機填料的重量百分比之間的差異而移動。結果，囊封體130與加強層186之間的邊界面會具有近似非線性形狀。舉例而言，加強層186的某些部分可朝填充第一互連構件110與位於第一互連構件110的貫穿孔110H內的半導體晶片120之間的空間的囊封體130凹入，進而使得可形成彎曲部分186P。在此種情形中，加強層186與囊封體130之間的接觸面積可增大，進而使得加強層186與囊封體130之間的緊密黏合可進一步得以提高。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中未形成樹脂層182的扇出型半導體封裝體100H以及其材料及硬化狀態不同於上述加強層181的材料及硬化狀態的加強層186的製程的說明與以上提供的說明重疊，且因此不再對其予以贅述。

圖24是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100I中，第一重佈線層112a可凹陷於第一絕緣層111a中，進而使得第一絕緣層111a的下表面可具有相對於第一重佈線層112a的下表面的台階部分。結果，在形成囊封體130時，可防止其中囊封體130的材料滲出從而污染第一重佈線層112a的現象。同時，由於如上所述，第一重佈線層112a凹陷於第一絕緣層111a中，因此可在高於半導體晶片120的連接墊122的下表面的水平高度上安置第一互連構件110的第一重佈線層112a的下表面。另外，第二互連構件140的重佈線層142a與第一互連構件110的第一重佈線層112a之間的距離可大於第二互連構件140的重佈線層142a與半導體晶片120的連接墊122之間的距離。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，製造其中藉由在移除金屬層303時部分地移除第一重佈線層112a而形成台階部分的扇出型半導體封裝體100I的製程的說明可與以上提供的說明重疊，且因此不再對其予以贅述。同時，扇出型半導體封裝體100B至扇出型半導體封裝體100H的特徵亦可被應用於扇出型半導體封裝體100I。

圖25是說明扇出型半導體封裝體的另一實例的示意性剖視圖。

參照所述圖式，在根據本發明中的另一示例性實施例的扇出型半導體封裝體100J中，第一互連構件110可包括：第一絕緣層111a；第一重佈線層112a及第二重佈線層112b，分別安置於第一絕緣層111a的相對的兩個表面上；第二絕緣層111b，安置於第一絕緣層111a上且覆蓋第一重佈線層112a；第三重佈線層112c，安置於第二絕緣層111b上；第三絕緣層111c，安置於第一絕緣層111a上且覆蓋第二重佈線層112b；以及第四重佈線層112d，安置於第三絕緣層111c上。第一重佈線層112a、第二重佈線層112b、第三重佈線層112c及第四重佈線層112d可電性連接至半導體晶片120的連接墊122。由於第一互連構件110可包括較大數目的重佈線層112a、重佈線層112b、重佈線層112c及重佈線層112d，因此可進一步簡化第二互連構件140。因此，可改善因在形成第二互連構件140的製程中出現的缺陷而導致的良率的下降。同時，儘管未在圖式中示出，但第一重佈線層112a、第二重佈線層112b、第三重佈線層112c及第四重佈線層112d可藉由穿透過第一絕緣層111a、第二絕緣層111b及第三絕緣層111c的第一介層窗至第三介層窗而電性連接至彼此。

第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c的厚度大的厚度。第一絕緣層111a可為相對厚的以維持剛性，且第二絕緣層111b及第三絕緣層111c可被引入以形成較大數目的重佈線層112c及重佈線層112d。第一絕緣層111a可包括與第二絕緣層111b及第三絕緣層111c的絕緣材料不同的絕緣材料。舉例而言，第一絕緣層111a可為例如包含核心材料、無機填料及絕緣樹脂的預浸體，且第二絕緣層111b及第三絕緣層111c可為包含無機填料及絕緣樹脂的味之素構成膜或感光性絕緣膜。然而，第一絕緣層111a的材料以及第二絕緣層111b及第三絕緣層111c的材料並非僅限於此。

可在低於半導體晶片120的連接墊122的下表面的水平高度上安置第一互連構件110的第三重佈線層112c的下表面。另外，第二互連構件140的重佈線層142與第一互連構件110的第三重佈線層112c之間的距離可小於第二互連構件140的重佈線層142與半導體晶片120的連接墊122之間的距離。此處，第三重佈線層112c可以突出的形式安置於第二絕緣層111b上，從而接觸第二互連構件140。可在半導體晶片120的主動表面與被動表面之間的水平高度上安置第一互連構件110的第一重佈線層112a及第二重佈線層112b。第一互連構件110可被形成為與半導體晶片120的厚度對應的厚度。因此，可在半導體晶片120的主動表面與被動表面之間的水平高度上安置形成於第一互連構件110中的第一重佈線層112a及第二重佈線層112b。

第一互連構件110的重佈線層112a、重佈線層112b、重佈線層112c及重佈線層112d的厚度可大於第二互連構件140的重佈線層142的厚度。由於第一互連構件110可具有與半導體晶片120的厚度相等或較半導體晶片120的厚度大的厚度，因此重佈線層112a、重佈線層112b、重佈線層112c及重佈線層112d亦可被形成為大的。另一方面，第二互連構件140的重佈線層142可被形成為具有相對小的尺寸以達成薄度。

除上述架構之外的架構的說明等可與以上提供的說明重疊，且因此不再對其予以贅述。另外，除第一互連構件110的架構之外，製造扇出型半導體封裝體100J的製程的說明可與以上提供的說明重疊，且因此不再對其予以贅述。同時，扇出型半導體封裝體100B至扇出型半導體封裝體100H的特徵亦可被應用於扇出型半導體封裝體100J。

圖26是說明其中在扇出型半導體封裝體中產生翹曲的情形的示意圖。

參照所述圖式，可使用可牢固地固定第一互連構件510及半導體晶片520的熱固性樹脂膜作為囊封第一互連構件510及半導體晶片520的囊封體530的材料，第一互連構件510包括絕緣層511、重佈線層512a及重佈線層512b、介層窗513等，半導體晶片520包括主體521、電極墊522等。詳言之，可使用通常具有良好的樹脂流動性的具有高的熱膨脹係數的熱固性樹脂膜來形成囊封體530，以使第一互連構件510與半導體晶片520之間的貫穿孔510H的空間被樹脂完全填充並增強第一互連構件510與半導體晶片520之間的緊密黏合。然而，可理解，在此種熱固性樹脂膜中，樹脂的熱硬化收縮大，進而使得在使樹脂硬化之後在封裝體中產生嚴重的翹曲W1。因此，稍後可能難以形成精細的電路圖案。

圖27是說明其中扇出型半導體封裝體的翹曲得以抑制的情形的示意圖。

圖28是說明在圖27中出現的其他問題的示意圖。

參照所述圖式，可考慮使用具有低的熱膨脹係數的熱固性樹脂膜作為囊封第一互連構件510及半導體晶片510的囊封體540的材料，第一互連構件510包括絕緣層511、重佈線層512a及重佈線層512b、介層窗513等，半導體晶片510包括主體521、電極墊522等。可理解，在使用具有低的熱膨脹係數的熱固性樹脂膜作為囊封體540的材料的情形中，相較於使用具有高的熱膨脹係數的熱固性樹脂膜的情形，翹曲W2得以抑制。然而，為了降低熱膨脹係數，一般會增加熱固性樹脂膜中的無機填料的含量，因而使得樹脂會因樹脂流動性的降低而無法充分地填充精細的空間，此會造成空隙等。另外，可能會因第一互連構件與半導體晶片之間的緊密黏合的降低而產生第一互連構件與半導體晶片之間的分層等。

圖29是用於比較各扇出型半導體封裝體的彼此之間的翹曲抑制效果的圖表。

參照所述圖式，比較例1指代其中如圖26所示使用具有良好的樹脂流動性的具有高的熱膨脹係數的熱固性樹脂膜作為囊封體的材料的情形。可理解，在比較例1中，會因囊封體的高的熱硬化收縮而產生嚴重的翹曲。比較例2指代其中如圖27所示使用具有低的熱膨脹係數的熱固性樹脂作為囊封體的材料以抑制翹曲的情形。在比較例2中，翹曲可能會因囊封體的低的熱硬化收縮而得以抑制，但另外出現了上述例如空隙、分層等問題。本發明實例指代其中如在本發明中般使用具有良好的樹脂流動性的具有高的熱膨脹係數的熱固性樹脂膜作為囊封體的材料，且在囊封體上引入具有較囊封體的彈性模數大的彈性模數且具有較囊封體的熱膨脹係數小的熱膨脹係數的加強層的情形。在本發明實例中，翹曲可被抑制處於與比較例2的水準相似的水準，而不會造成例如空隙及分層等問題。

如上所述，根據本發明中的示例性實施例，可提供其中翹曲問題可得以有效解決的扇出型半導體封裝體。

儘管以上已示出並闡述了各示例性實施例，然而對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出修改及變型。

100‧‧‧半導體封裝體
100A、100B、100C、100D、100E、100F、100G、100H、100I、100J、2100‧‧‧扇出型半導體封裝體
110、510‧‧‧第一互連構件
110H、510H‧‧‧貫穿孔
111a‧‧‧第一絕緣層
111b‧‧‧第二絕緣層
111c‧‧‧第三絕緣層
112a‧‧‧第一重佈線層
112b‧‧‧第二重佈線層
112c‧‧‧第三重佈線層
112d‧‧‧第四重佈線層
113a‧‧‧第一介層窗
113b‧‧‧第二介層窗
120、520、2120、2220‧‧‧半導體晶片
121、521、1101、2121、2221‧‧‧主體
122、2122、2222‧‧‧連接墊
123、150、2150、2223、2250‧‧‧保護層
130、530、540、2130‧‧‧囊封體
140‧‧‧第二互連構件
141a、141b、511、2141、2241‧‧‧絕緣層
142、142a、142b、512a、512b、2142‧‧‧重佈線層
143a、143b、513、2143、2243‧‧‧介層窗
150H、181H、182H、185H、2251‧‧‧開口
160、2160、2260‧‧‧凸塊下金屬層
170‧‧‧連接端子
181、183、184、185、186‧‧‧加強層
182‧‧‧樹脂層
183P、184P、186P‧‧‧彎曲部分
184a‧‧‧加強層184的一側
184b‧‧‧加強層184的另一側
184c‧‧‧核心材料
301‧‧‧載體膜
302、303‧‧‧金屬層
304‧‧‧乾膜
305‧‧‧黏合膜
522‧‧‧電極墊
1000‧‧‧電子裝置
1010、1110、2500‧‧‧主板
1020‧‧‧晶片相關組件
1030‧‧‧網路相關組件
1040‧‧‧其他組件
1050、1130‧‧‧照相機模組
1060‧‧‧天線
1070‧‧‧顯示器裝置
1080‧‧‧電池
1090‧‧‧訊號線
1100‧‧‧智慧型電話
1120‧‧‧電子組件
2140、2240‧‧‧互連構件
2170、2270‧‧‧焊料球
2200‧‧‧扇入型半導體封裝體
2242‧‧‧重佈線層
2243h‧‧‧介層窗孔
2280‧‧‧底部填充樹脂
2290‧‧‧模製材料
2301、2302‧‧‧中介基板
t1、t2、t3‧‧‧厚度
W1、W2‧‧‧翹曲
I-I'‧‧‧線

藉由結合附圖閱讀以下詳細說明，將更清晰地理解本發明的以上及其他態樣、特徵、及優點，在附圖中：圖1是說明電子裝置系統的實例的示意性方塊圖。圖2是說明電子裝置的實例的示意性立體圖。圖3A及圖3B是說明扇入型半導體封裝體在被封裝之前及被封裝之後的狀態的示意性剖視圖。圖4是說明扇入型半導體封裝體的封裝製程的示意性剖視圖。圖5是說明其中扇入型半導體封裝體安裝於中介基板（interposer substrate）上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。圖6是說明其中扇入型半導體封裝體嵌於中介基板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。圖7是說明扇出型半導體封裝體的示意性剖視圖。圖8是說明其中扇出型半導體封裝體安裝於電子裝置的主板上的情形的示意性剖視圖。圖9是說明扇出型半導體封裝體的實例的示意性剖視圖。圖10是沿圖9所示的扇出型半導體封裝體的線I-I’截取的示意性平面圖。圖11A至圖11D是說明在圖9所示扇出型半導體封裝體的第一互連構件中形成的介層窗的各種形式的示意性剖視圖。圖12至圖16是說明製造圖9所示扇出型半導體封裝體的製程的實例的示意圖。圖17是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖18是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖19是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖20是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖21是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖22是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖23是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖24是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖25是說明扇出型半導體封裝體的另一實例的示意性剖視圖。圖26是說明其中在扇出型半導體封裝體中產生翹曲的情形的示意圖。圖27是說明其中扇出型半導體封裝體的翹曲得以抑制的情形的示意圖。圖28是說明在圖27中出現的其他問題的示意圖。圖29是用於比較各扇出型半導體封裝體的彼此之間的翹曲抑制效果的圖表。

2100‧‧‧扇出型半導體封裝體

2120‧‧‧半導體晶片

2121‧‧‧主體

2122‧‧‧連接墊

2130‧‧‧囊封體

2140‧‧‧互連構件

2141‧‧‧絕緣層

2142‧‧‧重佈線層

2143‧‧‧介層窗

2150‧‧‧保護層

2160‧‧‧凸塊下金屬層

2170‧‧‧焊料球

Claims

一種扇出型半導體封裝體，包括：第一互連構件，具有貫穿孔；半導體晶片，安置於所述第一互連構件的所述貫穿孔中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊；囊封體，囊封所述第一互連構件的至少某些部分及所述半導體晶片的所述被動表面的至少某些部分；第二互連構件，安置於所述第一互連構件上及所述半導體晶片的所述主動表面上；以及加強層，安置於所述囊封體上，其中所述第一互連構件及所述第二互連構件分別包括重佈線層，所述重佈線層電性連接至所述半導體晶片的所述連接墊。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層具有較所述囊封體的彈性模數大的彈性模數。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層具有較所述囊封體的熱膨脹係數低的熱膨脹係數。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層包含核心材料、無機填料及絕緣樹脂。
如申請專利範圍第4項所述的扇出型半導體封裝體，更包括安置於所述加強層上的樹脂層，其中所述樹脂層包含無機填料及絕緣樹脂。
如申請專利範圍第5項所述的扇出型半導體封裝體，更包括開口，所述開口穿透過所述樹脂層、所述加強層及所述囊封體，並暴露出所述第一互連構件的所述重佈線層的至少某些部分。
如申請專利範圍第5項所述的扇出型半導體封裝體，更包括安置於所述第二互連構件上的保護層，其中所述保護層包含無機填料及絕緣樹脂。
如申請專利範圍第7項所述的扇出型半導體封裝體，其中所述樹脂層的組成與所述保護層的組成彼此相同。
如申請專利範圍第4項所述的扇出型半導體封裝體，其中所述囊封體包含無機填料及絕緣樹脂，且包含於所述加強層中的所述無機填料的重量百分比大於包含於所述囊封體中的所述無機填料的重量百分比。
如申請專利範圍第9項所述的扇出型半導體封裝體，其中包含於所述加強層的與所述囊封體接觸的一側中的所述無機填料的重量百分比與包含於所述加強層的與有關於所述核心材料的所述一側相對的另一側中的所述無機填料的重量百分比彼此不同。
如申請專利範圍第10項所述的扇出型半導體封裝體，其中a1 ＜ a2 ＜ a3，其中a1是包含於所述囊封體中的無機填料的重量百分比，a2是包含於所述加強層的與所述囊封體接觸的所述一側中的所述無機填料的重量百分比，且a3是包含於所述加強層的與所述一側相對的所述另一側中的所述無機填料的重量百分比。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層包含無機填料及絕緣樹脂而不包含核心材料。
如申請專利範圍第12項所述的扇出型半導體封裝體，其中所述囊封體包含無機填料及絕緣樹脂，且包含於所述加強層中的所述無機填料的重量百分比大於包含於所述囊封體中的所述無機填料的重量百分比。
如申請專利範圍第1項所述的扇出型半導體封裝體，更包括安置於所述第二互連構件上的保護層，其中所述保護層包含無機填料及絕緣樹脂。
如申請專利範圍第14項所述的扇出型半導體封裝體，其中所述第二互連構件包括包含無機填料及絕緣樹脂的絕緣層，且包含於所述保護層中的所述無機填料的重量百分比大於包含於所述第二互連構件的所述絕緣層中的所述無機填料的重量百分比。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層與所述囊封體之間的邊界面具有朝所述貫穿孔的內壁與所述半導體晶片之間的空間彎折的彎曲部分。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述加強層具有較所述囊封體的覆蓋所述第一互連構件的第一部分的厚度及所述囊封體的覆蓋所述半導體晶片的所述被動表面的第二部分的厚度大的厚度。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述第一互連構件包括第一絕緣層、第一重佈線層以及第二重佈線層，所述第一重佈線層與所述第二互連構件接觸並嵌於所述第一絕緣層中，所述第二重佈線層安置於所述第一絕緣層的與所述第一絕緣層的其中嵌有所述第一重佈線層的表面相對的另一表面上，且所述第一重佈線層及所述第二重佈線層電性連接至所述連接墊。
如申請專利範圍第18項所述的扇出型半導體封裝體，其中所述第一互連構件更包括第二絕緣層及第三重佈線層，所述第二絕緣層安置於所述第一絕緣層上且覆蓋所述第二重佈線層，所述第三重佈線層安置於所述第二絕緣層上，且所述第三重佈線層電性連接至所述連接墊。
如申請專利範圍第19項所述的扇出型半導體封裝體，其中所述第二重佈線層安置於所述半導體晶片的所述主動表面與所述被動表面之間的水平高度上。
如申請專利範圍第18項所述的扇出型半導體封裝體，其中所述第二互連構件的所述重佈線層與所述第一重佈線層之間的距離大於所述第二互連構件的所述重佈線層與所述連接墊之間的距離。
如申請專利範圍第18項所述的扇出型半導體封裝體，其中所述第一重佈線層具有較所述第二互連構件的所述重佈線層的厚度大的厚度。
如申請專利範圍第18項所述的扇出型半導體封裝體，其中所述第一重佈線層的下表面安置於高於所述連接墊的下表面的水平高度上。
如申請專利範圍第1項所述的扇出型半導體封裝體，：其中所述第一互連構件包括第一絕緣層、分別安置於所述第一絕緣層的兩個相對的表面上的第一重佈線層及第二重佈線層、安置於所述第一絕緣層上並覆蓋所述第一重佈線層的第二絕緣層以及安置於所述第二絕緣層上的第三重佈線層，且所述第一重佈線層至所述第三重佈線層電性連接至所述連接墊。
如申請專利範圍第24項所述的扇出型半導體封裝體，其中所述第一互連構件更包括安置於所述第一絕緣層上並覆蓋所述第二重佈線層的第三絕緣層以及安置於所述第三絕緣層上的第四重佈線層，且所述第四重佈線層電性連接至所述連接墊。
如申請專利範圍第24項所述的扇出型半導體封裝體，其中所述第一絕緣層具有較所述第二絕緣層的厚度大的厚度。
如申請專利範圍第24項所述的扇出型半導體封裝體，其中所述第三重佈線層具有較所述第二互連構件的所述重佈線層的厚度大的厚度。
如申請專利範圍第24項所述的扇出型半導體封裝體，其中所述第一重佈線層安置於所述半導體晶片的所述主動表面與所述被動表面之間的水平高度上。
如申請專利範圍第24項所述的扇出型半導體封裝體，其中所述第三重佈線層的下表面安置於低於所述連接墊的下表面的水平高度上。
如申請專利範圍第1項所述的扇出型半導體封裝體，其中所述囊封體與所述加強層之間的邊界面具有近似線性形狀。