[go: up one dir, main page]

TW201803026A - 半導體結構與其製造方法 - Google Patents

半導體結構與其製造方法 Download PDF

Info

Publication number
TW201803026A
TW201803026A TW105143699A TW105143699A TW201803026A TW 201803026 A TW201803026 A TW 201803026A TW 105143699 A TW105143699 A TW 105143699A TW 105143699 A TW105143699 A TW 105143699A TW 201803026 A TW201803026 A TW 201803026A
Authority
TW
Taiwan
Prior art keywords
layer
gate
fin
disposed
insulating
Prior art date
Application number
TW105143699A
Other languages
English (en)
Other versions
TWI646633B (zh
Inventor
鄧桔程
曾鴻輝
陳臆仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201803026A publication Critical patent/TW201803026A/zh
Application granted granted Critical
Publication of TWI646633B publication Critical patent/TWI646633B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/61—
    • H10P50/71—
    • H10P50/73—
    • H10P76/405—
    • H10P76/4088—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體結構包括第一鰭狀結構、第二鰭狀結構、第一閘極、第二閘極、至少一個間隔層及絕緣結構。第一閘極設置於第一鰭狀結構上。第二閘極設置於第二閘極上。間隔層設置於第一閘極及第二閘極中至少一者之至少一個側壁上。絕緣結構設置於第一鰭狀結構與第二鰭狀結構之間，其中間隔層大致上沒有設置於絕緣結構與第一閘極及第二閘極中至少一者之間。

Description

半導體結構與其製造方法
本揭露是有關於一種半導體結構與其製造方法。
雙閘極金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field Emission Transistor，MOSFET)是在一個裝置中包括兩個閘極之金氧半導體場效電晶體。由於此等裝置之結構包括從基板伸出之薄「鰭狀結構」，因此此等裝置亦被稱作鰭狀結構狀場效電晶體(Fin Field Effect Transistor；FinFET)。矽基鰭狀結構狀場效電晶體可藉由使用金氧半導體場效電晶體技術而製造。鰭狀結構狀場效電晶體在具有一覆蓋絕緣層之基板上製造而成，此絕緣層具有從基板伸出之薄「鰭狀結構」，此鰭狀結構藉由例如蝕刻至基板之矽層內。場效電晶體(Field Effect Transistor；FET)之通道在此垂直鰭狀結構中形成。在鰭狀結構上方提供閘極(例如以包覆方式提供)。雙閘極是有益的，因為通道兩側各有一閘極，從而允許來自兩側之通道閘控。鰭狀結構狀場效電晶體之更多優勢包括降 低短通道效應及更高電流。其他鰭狀結構狀場效電晶體架構可包括三個或三個以上之有效閘極。
根據本揭示案之一些實施方式，半導體結構包括第一鰭狀結構、第二鰭狀結構、第一閘極、第二閘極、至少一個間隔層及絕緣結構。第一閘極設置於第一鰭狀結構上。第二閘極設置於第二閘極上。間隔層設置於第一閘極及第二閘極中至少一者之至少一個側壁上。絕緣結構設置於第一鰭狀結構與第二鰭狀結構之間，其中間隔層大致上沒有設置於絕緣結構與第一閘極及第二閘極中至少一者之間。
根據本揭示案之一些實施方式，半導體結構包括至少一個鰭狀結構、至少一個閘極、至少一個隔離結構、絕緣結構及至少一個絕緣層。閘極設置於鰭狀結構上。隔離結構設置於鰭狀結構之鄰近處。絕緣結構設置於隔離結構上。絕緣層設置於絕緣結構與隔離結構之間，其中絕緣層及絕緣結構由不同材料製成。
根據本揭示案之一些實施方式，用於製造半導體結構之一方法包括以下步驟。形成遮罩層以覆蓋第一鰭狀結構及第二鰭狀結構。遮罩層經圖案化以在第一鰭狀結構與第二鰭狀結構之間形成間隙。在間隙中形成絕緣結構。第一及第二閘極形成於絕緣結構相對各側，其中第一及第二閘極分別至少部分地設置於第一鰭狀結構及第二鰭狀結構上。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧第一鰭狀結構
112a‧‧‧磊晶結構
112c‧‧‧通道部分
112p‧‧‧矽封蓋
112r‧‧‧凹槽部分
114‧‧‧第二鰭狀結構
114a‧‧‧磊晶結構
114c‧‧‧通道部分
114p‧‧‧矽封蓋
114r‧‧‧凹槽部分
116‧‧‧隔離結構
120‧‧‧絕緣層
130‧‧‧絕緣結構
140‧‧‧間隔層
150‧‧‧層間介電質
160‧‧‧第一閘極
170‧‧‧第二閘極
210‧‧‧遮罩層
212‧‧‧間隙
220‧‧‧虛設閘極層
222‧‧‧第一虛設閘極
224‧‧‧第二虛設閘極
230‧‧‧停止層
240‧‧‧硬質遮罩層
250‧‧‧底層
O‧‧‧開口
R‧‧‧凹槽
最佳結合閱讀附圖根據下文之詳細說明理解本揭示案之態樣。應注意，依據工業中之標準實務，多個特徵並未按比例繪製。實際上，多個特徵之尺寸可任意增大或縮小，以便使論述明晰。
第1-12圖是依據本揭示案之一些實施方式用於製造半導體結構之一方法在多個階段之立體圖。
以下揭示內容提供眾多不同的實施方式或實例以用於實施本案提供標的物之不同特徵。下文中描述組件及排列之特定實例以簡化本揭示案。此等組件及排列當然僅為實例，及不意欲進行限制。例如，在下文之描述中，第一特徵在第二特徵上方或之上的成型可包括其中第一特徵與第二特徵以直接接觸方式形成的實施方式，及亦可包括其中在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵無法直接接觸之實施方式。此外，本揭示案在多個實例中可重複元件符號及/或字母。此重複用於實現簡化與明晰之目的，及其自身並不規定所論述之多個實施方式及/或配置之間的關係。
此外，本案中可使用諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等之空間相對術語在以便於描述，以描述一個元件或特徵與另一或更多個元件或特徵之關係，如圖 式中所圖示。空間相對術語意欲包含在使用或操作中之裝置除圖式中繪示之定向以外的不同定向。設備可經定向(旋轉90度或其他定向)，及本案中使用之空間相對描述詞同樣可相應地進行解釋。
單數形式「一(a)」、「一(an)」及「此(the)」意欲亦包括複數形式，除非上下文中另有明確指示。將進一步理解，術語「包括(comprises)」及/或「包括(comprising)」或「包含(includes)」及/或「包含(including)」或「具有(has)」及/或「具有(having)」在用於本說明書中時規定所陳述之特徵、區域、整數、步驟、操作、元件及/或組件，但不排除增添一或更多個其他特徵、區域、整數、步驟、操作、元件、組件及/或上述各者之組合。
將理解，當一元件被稱為位於另一元件「之上(on)」時，則前一元件可直接位於此另一元件之上或中間元件可設置於此兩個元件之間。相比而言，當一元件被稱作「直接(directly)」位於另一元件「之上(on)」時，則不存在中間元件。如本案中使用，術語「及/或(and/or)」包括所列關連項目中一或更多者之任何及全部組合。
除非另行定義，否則本案中使用之全部術語(包括技術及科技術語)具有之含義與此項技術之一般技術者所通常理解之含義相同。將進一步理解，術語(如常用辭典中定義之彼等術語)應解釋為具有一意義，此意義符合其在相 關領域及本揭示案之上下文中之意義，及不應以理想化或過度正式之意義解釋，除非本案中明確定義如此。
第1-12圖是依據本揭示案之一些實施方式用於製造半導體結構100之一方法在多個階段之立體圖。
請參看第1圖。提供基板110。基板110包括第一鰭狀結構112及第二鰭狀結構114。在一些實施方式中，第一鰭狀結構112及第二鰭狀結構114包括矽。應注意，第1圖中第一鰭狀結構112及第二鰭狀結構114之數目是說明性的，及不應限制本揭示案之多個實施方式。此項技術之一般技術者可根據實際情況而選擇適合的第一鰭狀結構112及第二鰭狀結構114數目。
在一些實施方式中，基板110可由半導體材料製成及可包括例如分層層(graded layer)或埋置於基板中之氧化物。在一些實施方式中，基板110包括塊體矽，此矽可未經摻雜或已經摻雜(例如P型、N型或此兩者之組合)。可使用適合於半導體裝置之成型的其他材料。例如鍺、石英、藍寶石及玻璃可替代地用於基板110。或者，矽基板110可為絕緣體上半導體(semiconductor on insulator；SOI)基板之有效層或諸如形成於塊體矽層上之矽鍺層之多層結構。
第一鰭狀結構112及第二鰭狀結構114可例如藉由使用光微影技術圖案化及蝕刻基板110而形成。在一些實施方式中，光阻劑材料層(未圖示)形成於基板110上方。光阻劑材料層依據一圖案(第一鰭狀結構112及第二鰭狀結 構114)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護下層材料免於經受後續處理步驟，如蝕刻。隨後，執行蝕刻製程以形成第一鰭狀結構112及第二鰭狀結構114。應注意，諸如氧化物或氮化矽遮罩之其他遮罩亦可用於蝕刻製程。
在一些其他實施方式中，第一鰭狀結構112及第二鰭狀結構114可經磊晶生長。例如，下層材料之曝露部分，如基板110之曝露部分，可用於磊晶製程以形成第一鰭狀結構112及第二鰭狀結構114。遮罩可用以在磊晶生長製程期間控制第一鰭狀結構112及第二鰭狀結構114之形狀。
基板110進一步包括絕緣結構116。絕緣結構116充當第一鰭狀結構112與第二鰭狀結構114之間的淺溝槽絕緣(Shallow Trench Isolation，STI)結構，此絕緣結構116可藉由利用可流動介電材料充填第一鰭狀結構112與第二鰭狀結構114之間的溝槽、固化可流動介電材料，隨後使固化的介電材料形成凹槽而形成。在又一些其他實施方式中，絕緣結構116是絕緣體上半導體晶圓之絕緣體層。
在第2圖中，絕緣層120形成於第一鰭狀結構112、第二鰭狀結構114及絕緣結構116上方。在一些實施方式中，絕緣層120可由氮化矽製成。絕緣層120可藉由使用化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、原子層沉積(Atomic Layer Deposition，ALD)、其他適合製 程或上述各者之組合而形成。此外，在一些實施方式中，絕緣層120及絕緣結構116由不同材料組成。
隨後，遮罩層210形成於基板110上方以覆蓋絕緣層120。在一些實施方式中，遮罩層210包括半導體材料，如多晶矽，等等。遮罩層210可以摻雜或未摻雜之方式沉積。例如，在一些實施方式中，遮罩層210包括藉由低壓化學氣相沉積(Low-pressure Chemical Vapor Deposition，LPCVD)而沉積的未摻雜多晶矽。多晶矽亦可藉由例如現場摻雜(In-situ Doped)多晶矽之爐式沉積而沉積。或者，遮罩層210可包括其他適合材料。
在第3圖中，可藉由使用光微影技術對遮罩層210進行例如圖案化及蝕刻而在第一鰭狀結構112與第二鰭狀結構114之間形成間隙212。在一些實施方式中，光阻劑材料層(未圖示)形成於遮罩層210上方。光阻劑材料層依據一圖案(間隙212)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護下層材料免於經受後續處理步驟，如蝕刻。隨後，執行蝕刻製程以形成間隙212。
本揭示案之實施方式並非限制於此。在一些實施方式中，此時可使用三層微影術製程。具體而言，遮罩層210可由SiCxHyOz材料製成，及遮罩層210可由旋塗形成。在間隙212於第一鰭狀結構112與第二鰭狀結構114之間形成之前，光阻劑材料層(未圖示)形成於遮罩層210上方。隨後，光阻劑材料層依據一圖案(間隙212)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護 下層材料免於經受後續處理步驟，如蝕刻。隨後，遮罩層210可藉由深紫外線或藉由氟基反應性離子蝕刻(Reactive Ion Etching，RIE)經蝕刻以形成間隙212。
在一些其他實施方式中，遮罩層210可由CxHyOz材料製成。在間隙212形成於第一鰭狀結構112與第二鰭狀結構114之間之前，中間層(未圖示)形成於遮罩層210上方，隨後光阻劑材料層(未圖示)形成於中間層上方，其中此中間層可由SiCxHyOz材料製成，且可藉由旋塗而形成。隨後，光阻劑材料層依據一圖案(間隙212)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護下層材料免於經受後續處理步驟，如蝕刻。隨後，中間層可藉由深紫外線或藉由氟基反應性離子蝕刻而經蝕刻，隨後中間層之圖案可藉由照射及顯影而轉移至遮罩層210以形成間隙212。
簡言之，在一些實施方式中，遮罩層210可由光阻劑材料製成，但遮罩層210與用以界定間隙212之光阻劑材料層可由不同材料製成。
隨後，絕緣結構130形成於間隙212中。絕緣結構130設置於絕緣層120上及第一鰭狀結構112與第二鰭狀結構114之間。絕緣結構130可包括例如二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氧化鋁(Al2O3)、氧化銅(CuxOy，x=1或2；y=1、2或3)或MxOy(M=Ni、Zn、LaMn或La2Cu；x=1或2；y=1、2或3)。絕緣結構130可藉由使用化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、原子層沉積(Atomic Layer Deposition，ALD)、其他適合製程，或上述各者之組合而形成。此外，在一些實施方式中，絕緣層120與絕緣結構116由不同材料製成。
請參看第3圖及第4圖。遮罩層210藉由蝕刻而被移除，及絕緣層120亦藉由蝕刻而被移除，同時將絕緣層120之一部分保留在隔離結構116與絕緣結構130之間。換言之，絕緣層120設置於隔離結構116與絕緣結構130之間。隔離結構116與絕緣結構130之間的絕緣層120可釋放應力及/或阻止電子穿隧。絕緣結構130之厚度與絕緣層120之厚度的比率大體上大於約10。具體而言，絕緣結構130的厚度範圍為自約10奈米至約150奈米，及絕緣結構130之寬度範圍為自約15奈米至約30奈米。
具體而言，當遮罩層210由SiCxHyOz材料製成時，遮罩層210可藉由深紫外線或藉由氟基反應性離子蝕刻而蝕刻。當遮罩層由CxHyOz材料製成時，遮罩層可藉由照射及顯影而蝕刻。
在第5圖中，虛設閘極層220形成於基板110上。具體而言，虛設閘極層220經沉積及平坦化，以使得絕緣結構130之高度及虛設閘極層220之高度大體上相同。虛設閘極層220可包括例如多晶矽、非晶矽，等等。虛設閘極層220之沉積是藉由化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、其他適合的製程，或上述各者之組合執行的。虛設閘極層220的平坦化是藉由化學機械研磨執行的。
隨後，停止層230形成於虛設閘極層220及絕緣結構130之上。停止層230可包括例如氮化矽、氮化鈦，等等。停止層230可藉由化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、原子層沉積(Atomic Layer Deposition，ALD)、其他適合的製程，或上述各者之組合而形成。
隨後，硬質遮罩層240形成於停止層230上。硬質遮罩層240可包括例如二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氧化鋁(Al2O3)、氧化銅(CuxOy，x=1或2；y=1、2或3)或MxOy(M=Ni、Zn、LaMn或La2Cu；x=1或2；y=1、2或3)。停止層230可藉由使用化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、其他適合的製程，或上述各者之組合而形成。
隨後，底層250形成於硬質遮罩層240上。底層250可包括例如CxHyOz材料。隨後，如第5圖及第6圖所示，此處可使用三層微影術製程以形成第一虛設閘極222及第二虛設閘極224。
具體而言，中間層沉積在底層250上方，及光阻劑材料層(未圖示)形成於中間層上方，其中中間層可由 SiCxHyOz材料製成，及可藉由旋塗而形成。隨後，光阻劑材料層依據一圖案(第一虛設閘極222及第二虛設閘極224)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護下層材料免於經受後續處理步驟，如蝕刻。隨後，中間層可藉由深紫外線或藉由氟基反應性離子蝕刻而經蝕刻，隨後中間層之圖案被轉移至底層250。隨後，虛設閘極層220、停止層230及硬質遮罩層240經圖案化及蝕刻以形成位於絕緣結構130相對各側之第一虛設閘極222及第二虛設閘極224，其中第一虛設閘極222及第二虛設閘極224分別至少部分地設置於第一鰭狀結構112及第二鰭狀結構114上。在第一虛設閘極222及第二虛設閘極224形成之後，底層250藉由蝕刻而被移除。
在一些其他實施方式中，底層250可包括例如多晶矽、非晶矽，等等。底層250可藉由使用化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、原子層沉積(Atomic Layer Deposition，ALD)、其他適合製程，或上述各者之組合而形成。而後，此處不使用三層微影術製程，而可使用簡單的微影術製程。具體而言，光阻劑材料層(未圖示)形成於底層250上方。光阻劑材料層依據一圖案(第一虛設閘極222及第二虛設閘極224)而經照射(或曝露)及顯影，以移除光阻劑材料之一部分。剩餘光阻劑材料保護下層材料免於經受後續處理步驟，如蝕刻。隨後，執行蝕刻製程以形成第一虛設閘極222及第二虛設閘極224。在形成第一與第二虛設 閘極224形成之後，底層250藉由蝕刻而被移除。在使用簡單微影術製程的又一些其他實施方式中，可不形成底層250。
請參看第7圖。間隔層140形成於第一虛設閘極222及第二虛設閘極224的側壁上及絕緣結構130側壁上。在一些實施方式中，間隔層140中之至少一者包括一或更多層，包括氮化矽、氮氧化矽、二氧化矽或其他介電材料。可用的形成方法包括電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition，LPCVD)、次大氣壓化學氣相沉積(Sub-atmospheric Chemical Vapor Deposition，SACVD)，及其他沉積方法。
請參看第8圖。第一鰭狀結構112及第二鰭狀結構114中由間隔層140、第一虛設閘極222及第二虛設閘極224曝露之部分經部分移除(或使其部分凹陷)以在第一鰭狀結構112及第二鰭狀結構114中形成凹槽R。在一些實施方式中，凹槽R之側壁大體上垂直平行於彼此。在一些其他實施方式中，凹槽R形成有不垂直的平行剖面。
第一鰭狀結構112中之至少一者包括至少一個通道部分112c及至少一個凹槽部分112r。第一虛設閘極222及間隔層140覆蓋通道部分112c，及凹槽R形成於凹槽部分112r上。第二鰭狀結構114中之至少一者包括至少一個通道部分114c及至少一個凹槽部分114r。第二虛設閘極 224及間隔層140覆蓋通道部分114c，及凹槽R形成於凹槽部分114r上。
凹槽形成製程可包括乾式蝕刻製程、濕式蝕刻製程，及/或上述各者之組合。凹槽形成製程亦可包括選擇性濕式蝕刻製程或選擇性乾式蝕刻製程。濕式蝕刻溶液包括氫氧化四甲基銨(TMAH)、氫氟酸(HF)/硝酸(HNO3)/乙酸(CH3COOH)溶液或其他適合的溶液。乾式及濕式蝕刻製程具有可調諧之蝕刻參數，如所用蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、源功率、射頻偏壓、射頻偏壓功率、蝕刻劑流速，及其他適合的參數。在一些其他實施方式中，濕式蝕刻溶液可包括氫氧化銨(NH4OH)、氫氧化鉀(KOH)、氫氟酸(HF)、氫氧化四甲基銨(Tetramethylammonium Hydroxide，TMAH)、其他適合的濕式蝕刻溶液，或上述各者之組合。在又一些其他實施方式中，乾式蝕刻製程可包括使用氯基化學品之偏壓電漿蝕刻製程。其他乾式蝕刻劑氣體包括四氟化碳(CF4)、三氟化氮(NF3)、六氟化硫(SF6)及氦氣(He)。亦可藉由使用諸如深反應性離子蝕刻(Deep Reactive Ion Etching，DRIE)之機制而各向異性地執行乾式蝕刻。
請參看第9圖。複數個磊晶結構112a分別形成於凹槽R中(見第8圖)及第一鰭狀結構112之凹槽部分112r上，及複數個磊晶結構114a分別形成於凹槽R中及第二鰭狀結構114之凹槽部分114r上。磊晶結構112a及114a自凹槽R伸出。在一些實施方式中，磊晶結構112a及114a之晶格常 數不同於第一鰭狀結構112及第二鰭狀結構114之通道部分112c及114c之晶格常數(見第8圖)，因此，通道部分112c及及114c經應變或受壓以增強半導體裝置之載流子遷移率及提高裝置效能。磊晶結構112a及114a可藉由使用循環沉積及蝕刻(Cyclic Deposition and Etching，CDE)製程而形成。循環沉積及蝕刻製程包括磊晶沉積/部分蝕刻製程，及重複磊晶沉積/部分蝕刻製程至少一次。
在所得金氧半導體(Metal-Oxide-Semiconductor，MOS)裝置是N型金屬氧化物半導體裝置之一些實施方式中，磊晶結構112a及114a可為N型磊晶結構。在所得金屬氧化物半導體裝置是P型金屬氧化物半導體裝置之一些實施方式中，磊晶結構112a及114a及為P型磊晶結構。N型磊晶結構可由磷化矽(SiP)、碳化矽(SiC)、磷碳化矽(SiPC)、矽(Si)、第III-V族化合物半導體材料，或上述各者之組合而製成，及P型磊晶結構可由矽鍺(SiGe)、碳化矽鍺(SiGeC)、鍺(Ge)、矽(Si)、第III-V族化合物半導體材料，或上述各者之組合而製成。在N型磊晶結構形成期間，可隨著磊晶之進行而摻雜諸如磷或砷之N型雜質。例如，當N型磊晶結構包括碳化矽或矽時，摻雜N型雜質。此外，在P型磊晶結構形成期間，可隨著磊晶之進行而摻雜諸如硼或二氟化硼(BF2)之P型雜質。例如，當P型磊晶結構包括矽鍺(SiGe)時，摻雜P型雜質。磊晶製程包括化學氣相沉積技術(例如，氣態磊晶(Vapor-Phase Epitaxy，VPE)及/或超高真空化學氣相沉積(Ultra-high Vacuum Chemical Vapor Deposition；UHV-CVD))、分子束磊晶，及/或其他的適當製程。磊晶製程可使用氣態及/或液態前驅物，此等前驅物與第一鰭狀結構112及第二鰭狀結構114之組成相互作用(例如矽)。因此，可獲得應變通道以增大載流子遷移率及提高裝置效能。磊晶結構112a及114a可為現場摻雜。若磊晶結構112a及114a並非現場摻雜，則執行第二佈植製程(亦即接面佈植製程)以摻雜磊晶結構112a及114a。可執行一或更多個退火製程以活化磊晶結構112a及114a。退火製程包括極速熱退火(Rapid Thermal Annealing，RTA)及/或雷射退火製程。在一些實施方式中，可形成矽封蓋112p及114p，以覆蓋磊晶結構112a及114a。矽封蓋112p及114p可由無摻雜多晶矽或無摻雜非晶矽製成。矽封蓋112p及114p可藉由原子層沉積、化學氣相沉積、電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、高密度化學氣相沉積(High Density Chemical Vapor Deposition，HDCVD)、物理氣相沉積，等等而形成。
因此，形成具有新形式之第一鰭狀結構112，此形式包括通道部分112c(見第7圖)、凹槽部分112r及磊晶結構112a，及具有新形式之第二鰭狀結構114，此形式包括通道部分114c(見第7圖)、凹槽部分114r及磊晶結構114a。
如第10圖所示。層間介電質(Inter-Layer Dielectric，ILD)150形成於基板110上方及覆蓋第一虛設閘極222、第二虛設閘極224，及絕緣結構130。層間介電 質150可包括可流動介電材料，此可流動介電材料藉由使用例如可流動化學氣相沉積(flowable chemical vapor deposition；FCVD)而形成。層間介電質150亦可為藉由使用旋塗塗覆而形成之旋塗玻璃。例如，層間介電質150可包括磷矽玻璃(Phospho-silicate Glass，PSG)、硼矽玻璃(Boro-silicate Glass，BSG)、硼摻雜磷矽玻璃(Boron Doped Phospho-silicate Glass，BPSG)、正矽酸四乙酯氧化物(Tetraethyl Orthosilicate(TEOS)Oxide)、氮化鈦(TiN)、碳氧化矽(SiOC)或其他低介電常數無孔介電材料。
請參看第10圖及第11圖，藉由例如化學機械研磨(Chemical Mechanical Polishing，CMP)而執行平坦化步驟。執行化學機械研磨以移除層間介電質150之多餘部分、剩餘硬質遮罩層240、剩餘停止層230，及間隔層140之多餘部分，其中層間介電質150及間隔層140之多餘部分位於第一虛設閘極222、第二虛設閘極224及絕緣結構130之頂表面上方。換言之，化學機械研磨停止於第一虛設閘極222、第二虛設閘極224及絕緣結構130之頂表面上。
隨後，移除第一虛設閘極222及第二虛設閘極224。開口O由於第一虛設閘極222及第二虛設閘極224之移除而形成。在移除第一虛設閘極222及第二虛設閘極224之後，絕緣結構130之側壁之部分由間隔層140而曝露。
請參看第11圖及第12圖。第一閘極160及第二閘極170形成於開口O中，以使得第一閘極160設置於第一 鰭狀結構112上，及第二閘極170設置於第二鰭狀結構114上。換言之，第一虛設閘極222(見第10圖)及第二虛設閘極224(見第10圖)分別替換為第一閘極160及第二閘極170。隨後，第一閘極160與第二閘極170安置在絕緣結構130之相對各側，及間隔層140設置於第一閘極160及第二閘極170之側壁上。另外，間隔層140大致上沒有設置於絕緣結構130與第一閘極160之間及絕緣結構130與第二閘極170之間。換言之，間隔層140沒有覆蓋第一閘極160與第二閘極170面對絕緣結構130之末端表面，及絕緣結構130與第一閘極160及第二閘極170接觸。
特定而言，在一些實施方式中，閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層，及充填金屬依序形成於開口O中。隨後，執行平坦化步驟(例如化學機械研磨(chemical mechanical polish；CMP))以移除閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層及充填金屬之多餘部分，其中此等多餘部分位於層間介電質150上方。因此，閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層及充填金屬之剩餘部分形成第一閘極160及第二閘極170。換言之，第一閘極160及第二閘極170中之至少一者可包括閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層及充填金屬。
在一些實施方式中，閘極介電層包括界面層(Interfacial Layer，IL)，即閘極介電層之下半部分。此界面層是介電層。在一些實施方式中，界面層包括氧化物 層，如二氧化矽層，此層可經由基板110之熱氧化、化學氧化或沉積步驟而形成。閘極介電層亦可包括高介電常數介電層，即閘極介電層之上半部分。此介電層包括高介電常數介電材料，如氧化鉿、氧化鑭、氧化鋁，或上述各者之組合。高介電常數介電材料之介電常數(k值)高於約3.9，及可高於約7，及有時高達約21或更高。高介電常數介電層覆蓋界面層及可接觸界面層。
在一些實施方式中，擴散阻障層包括氮化鈦(TiN)、氮化鉭(TaN)，或上述各者之組合。例如，擴散阻障層可包括氮化鈦層，即擴散阻障層之下半部分，及氮化鈦層上方之氮化鉭層，即擴散阻障層之上半部分。
當第一閘極160或第二閘極170形成N型金氧半導體(Metal-Oxide-Semiconductor，MOS)裝置時，金屬層與擴散阻障層接觸。例如，在擴散阻障層包括氮化鈦層及氮化鉭層之實施方式中，金屬層可與氮化鉭層實體接觸。在第一閘極160或第二閘極170形成P型金氧半導體(Metal-Oxide-Semiconductor，MOS)裝置之替代性實施方式中，額外的氮化鈦層形成於裝置之間，及與(擴散阻障層中之)氮化鉭層及上層金屬層接觸。額外的氮化鈦層提供適合於P型金氧半導體裝置之功函數，此功函數高於位於矽之價能帶與傳導能帶中間的中間間隙功函數(約4.5eV)。高於中間間隙功函數之功函數被稱作P型功函數，及具有P型功函數之各個金屬被稱作P型金屬。
金屬層提供適合於N型金氧半導體裝置之功函數，此功函數低於中間間隙功函數。低於中間間隙功函數之功函數被稱作N型功函數，及具可N型功函數之各個金屬可被稱作N型金屬。在一些實施方式中，金屬層是N型金屬，此金屬具有低於約4.3eV之功函數。金屬層功函數亦可處於約3.8eV至約4.6eV之範圍中。金屬層可包括依據一些實施方式之鈦鋁(TiAl)(此鈦鋁可包括或不含或大體上不含其他元素)。金屬層之形成可經由物理氣相沉積(Physical Vapor Deposition，PVD)而實現。依據本揭示案之一些實施方式，金屬層在室溫下形成(例如自約20℃至約25℃)。在替代性實施方式中，金屬層在高溫下形成，此高溫高於室溫，例如高於約200℃。
在一些實施方式中，阻擋層可包括氮化鈦(TiN)。阻擋層可藉由使用原子層沉積(Atomic Layer Deposition；ALD)而形成。
潤濕層具有在充填金屬回流期間黏附(及潤濕)隨後形成之充填金屬的能力。在一些實施方式中，潤濕層是鈷層，此層可藉由使用原子層沉積(Atomic Layer Deposition，ALD)或化學氣相沉積(Chemical Vapor Deposition，CVD)而形成。
充填金屬可包括鋁、鋁合金(例如鈦鋁)、鎢或銅，充填金屬亦可藉由使用物理氣相沉積(Physical Vapor Deposition，PVD)、化學氣相沉積(Chemical Vapor Deposition，CVD)等等而形成。充填金屬可回焊以充分充 填剩餘開口O。潤濕層之形成改良充填金屬對下方層之潤濕。
在一些實施方式中，當遮罩層210及虛設閘極層220由相同材料製成(例如多晶矽)時，在形成絕緣結構130之後，可不移除遮罩層210。事實上，遮罩層210直接用作第5圖之虛設閘極層220。因為未移除遮罩層210，因此在形成絕緣結構130之後，亦不移除絕緣層120。然而，當圖案化虛設閘極層220時，如第6圖所示，及當如第11圖所示移除第一虛設閘極222及第二虛設閘極224時，移除絕緣層120，同時保留隔離結構116與絕緣結構130之間的絕緣層120之部分。因此，半導體結構100的最終結構大體上與前述實施方式中半導體結構100的最終結構相同。
在本揭示案之一些實施方式中，在形成第一閘極160與第二閘極170形成之前形成絕緣結構130。因此，即使第一閘極160與第二閘極170之間的間隙較狹窄，絕緣結構130仍可形成為隔離第一閘極160與第二閘極170。此外，在第一閘極160與第二閘極170形成期間，已經形成絕緣結構130，因此，可形成第一閘極160與第二閘極170，無需慮及橋接第一閘極160與第二閘極170。
根據本揭示案之一些實施方式，半導體結構包括第一鰭狀結構、第二鰭狀結構、第一閘極、第二閘極、至少一個間隔層，及絕緣結構。第一閘極設置於第一鰭狀結構上。第二閘極設置於第二閘極上。間隔層設置於第一閘極及第二閘極中至少一者之至少一個側壁上。絕緣結構設置於第 一鰭狀結構與第二鰭狀結構之間，其中間隔層大致上沒有設置於絕緣結構與第一閘極及第二閘極中至少一者之間置。
根據本揭示案之一些實施方式，半導體結構包括至少一個鰭狀結構、至少一個閘極、至少一個隔離結構、絕緣結構，及至少一個絕緣層。閘極設置於鰭狀結構上。隔離結構設置於鰭狀結構之鄰近處。絕緣結構設置於隔離結構上。絕緣層設置於絕緣結構與隔離結構之間，其中絕緣層及絕緣結構由不同材料製成。
根據本揭示案之一些實施方式，用於製造半導體結構之一方法包括以下步驟。形成遮罩層以覆蓋第一鰭狀結構及第二鰭狀結構。遮罩層經圖案化以在第一鰭狀結構與第二鰭狀結構之間形成間隙。在間隙中形成絕緣結構。第一及第二閘極形成於絕緣結構相對各側，其中第一及第二閘極分別至少部分地設置於第一鰭狀結構及第二鰭狀結構上。
前述內容概括數個實施方式之特徵，以便彼等熟習此項技術者可更佳地理解本揭示案之態樣。彼等熟習此項技術者應瞭解，本揭示案可易於用作設計或修正其他製程及結構之基礎，以實現與本案介紹之實施方式相同的目的及/或達到與其相同的優勢。彼等熟習此項技術者亦應瞭解，此種同等構造不脫離本揭示案之精神及範疇，及可在不脫離本揭示案精神及範疇之情況下在本案中進行多種變更、取代及更動。
110‧‧‧基板
112‧‧‧第一鰭狀結構
114‧‧‧第二鰭狀結構
116‧‧‧隔離結構
120‧‧‧絕緣層
130‧‧‧絕緣結構
140‧‧‧間隔層
150‧‧‧層間介電質
160‧‧‧第一閘極
170‧‧‧第二閘極
O‧‧‧開口

Claims (20)

  1. 一種半導體結構，包含：一第一鰭狀結構；一第二鰭狀結構；一第一閘極，設置於該第一鰭狀結構上；一第二閘極，設置於該第二鰭狀結構上；至少一個間隔層，設置於該第一閘極與該第二閘極中至少一者之至少一個側壁上；及一絕緣結構，設置於該第一鰭狀結構與該第二鰭狀結構之間，其中該間隔層大致上沒有設置於該絕緣結構與該第一閘極及該第二閘極中至少一者之間。
  2. 如請求項1所述之半導體結構，更包含：至少一個隔離結構，設置於該第一鰭狀結構與該第二鰭狀結構之間，其中該絕緣結構設置於該隔離結構上。
  3. 如請求項2所述之半導體結構，更包含：一絕緣層，設置於該隔離結構與該絕緣結構之間。
  4. 如請求項3所述之半導體結構，其中該絕緣層及該絕緣結構由不同材料製成。
  5. 如請求項3所述之半導體結構，其中該絕緣層由氮化矽製成。
  6. 如請求項1所述之半導體結構，其中該絕緣結構接觸該第一閘極與該第二閘極的至少其中之一。
  7. 如請求項1所述之半導體結構，其中該絕緣結構由氮化矽製成。
  8. 一種半導體結構，包含： 至少一個鰭狀結構；至少一個閘極，設置於該鰭狀結構上；至少一個隔離結構，設置於該鰭狀結構鄰近處；一絕緣結構，設置於該隔離結構上；及至少一個絕緣層，設置於該絕緣結構與該隔離結構之間，其中該絕緣層及該絕緣結構由不同材料製成。
  9. 如請求項8所述之半導體結構，其中該絕緣層與該隔離結構由不同的材料製成。
  10. 如請求項8所述之半導體結構，其中該閘極具有面對該絕緣結構之一末端表面；及更包含：至少一間隔層，設置於該閘極之至少一側壁上，同時該間隔層沒有覆蓋該閘極的該末端表面。
  11. 一種用於製造一半導體結構之方法，該方法包括以下步驟：形成一遮罩層，該遮罩層覆蓋一第一鰭狀結構與一第二鰭狀結構；圖案化該遮罩層，以在該第一鰭狀結構與該第二鰭狀結構之間形成一間隙；在該間隙中形成一絕緣結構；及在該絕緣結構之相對各側形成一第一閘極及一第二閘極，其中該第一及該第二閘極分別至少部分地設置於該第一鰭狀結構及該第二鰭狀結構上。
  12. 如請求項11所述之方法，更包含：移除該遮罩層； 在該絕緣結構的相對各側形成一第一虛設閘極及一第二虛設閘極，其中該第一及該第二虛設閘極分別至少部分地設置於該第一鰭狀結構及該第二鰭狀結構上；在該第一及該第二虛設閘極的複數個側壁上形成複數個間隔層；及其中在形成該第一及該第二閘極的步驟中包含以該第一及該第二閘極分別取代該第一虛設閘極及該第二虛設閘極。
  13. 如請求項12所述之方法，其中該第一及該第二閘極為藉由沉積與一三層微影術製程而形成。
  14. 如請求項11所述之方法，更包含：圖案化該遮罩層，以在該絕緣結構的相對各側形成一第一虛設閘極及一第二虛設閘極，其中該第一及該第二虛設閘極分別至少部分地設置於該第一鰭狀結構及該第二鰭狀結構上；在該第一及該第二虛設閘極的複數個側壁上形成複數個間隔層；及其中在形成該第一及該第二閘極的步驟中包含以該第一及該第二閘極分別取代該第一虛設閘極及該第二虛設閘極。
  15. 如請求項14所述之方法，其中該遮罩層為藉由一三層微影術製程而圖案化。
  16. 如請求項14所述之方法，其中該遮罩層由多晶矽製成。
  17. 如請求項11所述之方法，其中該圖案化步驟藉由一三層微影術製程而執行。
  18. 如請求項11所述之方法，更包含：在一基板上形成一絕緣層；及其中該遮罩層與該絕緣結構至少部分形成於該絕緣層上。
  19. 如請求項18所述之方法，其中該絕緣層由氮化矽製成。
  20. 如請求項11所述之方法，其中該絕緣結構由二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氧化鋁(Al2O3)、氧化銅(CuxOy，x=1或2；y=1、2或3)或MxOy(M=Ni、Zn、LaMn或La2Cu；x=1或2；y=1、2或3)製成。
TW105143699A 2016-03-04 2016-12-28 半導體結構與其製造方法 TWI646633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/061,876 US10510608B2 (en) 2016-03-04 2016-03-04 Semiconductor structure and manufacturing method thereof
US15/061,876 2016-03-04

Publications (2)

Publication Number Publication Date
TW201803026A true TW201803026A (zh) 2018-01-16
TWI646633B TWI646633B (zh) 2019-01-01

Family

ID=59723741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143699A TWI646633B (zh) 2016-03-04 2016-12-28 半導體結構與其製造方法

Country Status (3)

Country Link
US (3) US10510608B2 (zh)
CN (1) CN107154431B (zh)
TW (1) TWI646633B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
US10347750B2 (en) 2016-11-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102017118920B4 (de) * 2016-12-30 2022-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und dessen Herstellungsverfahren
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
WO2019066768A1 (en) * 2017-09-26 2019-04-04 Intel Corporation DIRECTIONAL SPACER REMOVAL FOR INTEGRATED CIRCUIT STRUCTURES
KR102535087B1 (ko) * 2018-04-20 2023-05-19 삼성전자주식회사 반도체 장치
KR102663192B1 (ko) 2018-09-06 2024-05-09 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102601000B1 (ko) 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10825918B2 (en) 2019-01-29 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
KR102762968B1 (ko) 2019-04-23 2025-02-05 삼성전자주식회사 게이트 패턴을 포함하는 반도체 소자 및 그 제조 방법
US11114529B2 (en) 2019-08-23 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around field-effect transistor device
CN113823562A (zh) * 2020-06-18 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US12191369B2 (en) * 2021-03-31 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain engineering process for multigate devices
US12288723B2 (en) * 2022-05-11 2025-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443962B2 (en) * 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
CN103855093B (zh) * 2012-11-30 2016-07-06 中国科学院微电子研究所 半导体器件及其制造方法
US8941156B2 (en) * 2013-01-07 2015-01-27 International Business Machines Corporation Self-aligned dielectric isolation for FinFET devices
US9219153B2 (en) * 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9627375B2 (en) * 2014-02-07 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Indented gate end of non-planar transistor
US9553171B2 (en) 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
CN105097701B (zh) * 2014-04-25 2017-11-03 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
KR102160100B1 (ko) * 2014-05-27 2020-09-25 삼성전자 주식회사 반도체 장치 제조 방법
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US10164108B2 (en) * 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9461043B1 (en) * 2015-03-20 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9601492B1 (en) * 2015-11-16 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET devices and methods of forming the same
US20170148682A1 (en) * 2015-11-19 2017-05-25 International Business Machines Corporation Finfet with post-rmg gate cut

Also Published As

Publication number Publication date
US20180350692A1 (en) 2018-12-06
CN107154431A (zh) 2017-09-12
US11251085B2 (en) 2022-02-15
US20170256457A1 (en) 2017-09-07
TWI646633B (zh) 2019-01-01
US10510608B2 (en) 2019-12-17
CN107154431B (zh) 2020-03-31
US12402392B2 (en) 2025-08-26
US20220172997A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
TWI646633B (zh) 半導體結構與其製造方法
US12532506B2 (en) Gate-all-around structure and methods of forming the same
KR102073395B1 (ko) 분리 병합된 소스/드레인 구조체를 가지는 반도체 디바이스를 제조하는 방법
US10727110B2 (en) Semiconductor device and method of manufacturing the same
US12230692B2 (en) Self-aligned inner spacer on gate-all-around structure and methods of forming the same
US20210098634A1 (en) Gate-All-Around Structure with Self Substrate Isolation and Methods of Forming the Same
KR20140059690A (ko) 반도체 디바이스의 컨택 구조물
CN107527801A (zh) 半导体器件及其形成方法
US11335562B2 (en) Self-aligned contact and manufacturing method thereof
US10026641B2 (en) Isolation structure of semiconductor device
CN108987275A (zh) 半导体装置的制造方法
CN103839820A (zh) 半导体器件制造方法
TWI666744B (zh) 半導體結構及其製造方法