[go: up one dir, main page]

TW201803012A - 金屬通道元件之製造方法 - Google Patents

金屬通道元件之製造方法 Download PDF

Info

Publication number
TW201803012A
TW201803012A TW105136321A TW105136321A TW201803012A TW 201803012 A TW201803012 A TW 201803012A TW 105136321 A TW105136321 A TW 105136321A TW 105136321 A TW105136321 A TW 105136321A TW 201803012 A TW201803012 A TW 201803012A
Authority
TW
Taiwan
Prior art keywords
metal
layer
thickness
source
titanium
Prior art date
Application number
TW105136321A
Other languages
English (en)
Inventor
陳敏璋
劉繼文
鄭柏賢
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201803012A publication Critical patent/TW201803012A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/412—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

一種製造金屬通道元件的方法，包含：形成金屬層於基材上，金屬層透過原子層沉積技術而形成且具有第一厚度；形成絕緣層於金屬層上；形成閘極接觸層於絕緣層上；處理已形成的該些層以移除閘極接觸層、絕緣層與金屬層不位於源極-汲極區上的部分，金屬層位於源極-汲極區上的剩餘部分具有第二厚度，第二厚度小於第一厚度；以及形成源極與汲極金屬接觸於金屬層的剩餘部分。

Description

金屬通道元件之製造方法
本揭露實施例是有關於一種金屬通道元件的製造方法。
金屬通道元件(如電晶體)使用金屬通道，金屬通道為高摻雜矽奈米線的自然擴張。許多優點對金屬無接面(junction-less)場效電晶體(field-effect transistors，FETs)有益，所述優點包含源極和汲極電阻的降低、簡化製造流程與高電晶體導通電流。於金屬無接面場效電晶體中，當閘極端的偏壓電壓為零時(如導通狀態)，源極-汲極電流可流經金屬通道；當閘極端的偏壓電壓為足夠負時(如截止狀態)，源極-汲極電流停止。可理解的是大部分希望的通道材料都預期呈現出接近金屬的電導性。
因為金屬中的高電子濃度，透過電子的屏蔽效應，避免了金屬中電場的滲透。為了觀察金屬膜中的場效應，金屬膜的厚度應為屏蔽長度的次序(例如約2奈米)。透過精確摻雜雜質進入金屬，金屬中的電子濃度可減少以減輕屏蔽效應。透過金屬沉積技術可沉積經摻雜的金屬層，金屬 沉積技術包含濺鍍法和熱蒸鍍法。這些技術可能無法精確的控制生長速率、膜厚與原子等級的組合物。
本揭露提出一種製造金屬通道元件的方法，包含：形成金屬層於基材上，金屬層透過原子層沉積(atomic layer deposition，ALD)技術而形成且具有第一厚度；形成絕緣層於金屬層上；形成閘極接觸層於絕緣層上；處理已形成的該些層以移除閘極接觸層、絕緣層與金屬層不位於源極-汲極區上的部分，金屬層位於源極-汲極區上的剩餘部分具有第二厚度，第二厚度小於第一厚度；以及形成源極與汲極金屬接觸於金屬層的剩餘部分。
100‧‧‧流程圖
200‧‧‧基材
202、302‧‧‧金屬層
202-1‧‧‧部分的金屬層
202-2‧‧‧金屬層的剩餘部分
204、304‧‧‧絕緣層
205‧‧‧源極-汲極區
206‧‧‧閘極接觸層
208‧‧‧源極與汲極金屬接觸
300‧‧‧鰭片結構
306‧‧‧閘極金屬接觸
308‧‧‧源極與汲極金屬接觸
400、402‧‧‧區域
S101-S105‧‧‧步驟
X、Y、Z‧‧‧方向
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或減少。
[圖1]係根據本揭露的一個或多個實施例之製造金屬通道的例示性的流程圖。
[圖2A]至[圖2F]係根據本揭露的一個或多個實施例之製造金屬通道金氧半場效電晶體(metal-oxide-semiconductor field-effect transistor， MOSFET)元件的各種流程的例示性的剖面圖與金氧半場效電晶體元件的俯視圖。
[圖3A]至[圖3D]係根據本揭露的一個或多個實施例之製造金屬通道鰭式場效電晶體(FinFET)元件的各種流程的例示性的三維(three-dimensional，3-D)視圖。
[圖4A]至[圖4G]係根據本揭露的一個或多個實施例之使用原子層沉積技術來形成的金屬通道的各種流程的例示性的圖示。
[圖5A]係根據本揭露的一個或多個實施例之金屬通道金氧半電晶體元件的通道摻雜的例示性的線圖。
[圖5B]係根據本揭露的一個或多個實施例之金屬通道金氧半電晶體元件的電流-電壓特性的例示性的線圖。
本揭露提供了許多不同的實施例或例子，用以實作此揭露的不同特徵。為了簡化本揭露，一些元件與佈局的具體例子會在以下說明。當然，這些僅僅是例子而不是用以限制本揭露。例如，若在後續說明中提到了第一特徵形成在第二特徵上面，這可包括第一特徵與第二特徵是直接接觸的實施例；這也可以包括第一特徵與第二特徵之間還形成其他特徵的實施例，這使得第一特徵與第二特徵沒有直接接觸。此外，本揭露可能會在各種例子中重複圖示符號及/或文字。此重複是為了簡明與清晰的目的，但本身並不決定所討論的各種實施例及/或設置之間的關係。
再者，在空間上相對的用語，例如底下、下面、較低、上面、較高等，是用來容易地解釋在圖示中一個元件或特徵與另一個元件或特徵之間的關係。這些空間上相對的用語除了涵蓋在圖示中所繪的方向，也涵蓋了裝置在使用或操作上不同的方向。這些裝置也可被旋轉(例如旋轉90度或旋轉至其他方向)，而在此所使用的空間上相對的描述同樣也可以有相對應的解釋。
圖1係根據本揭露的一個或多個實施例之製造金屬通道的例示性的流程圖100。流程圖100僅繪示整個製造流程的相關部份。可理解的是，在圖1所示的操作之前、期間與之後，可提供額外的操作，且下述的一些操作可被方法的額外的實施例所取代或移除。操作/流程的順序可互換。
在圖1的流程S101中，形成金屬層202於基材200上，如圖2A所示。在一些實施例中，從材料列表中選擇基材，所述材料適合於金屬通道的原子層沉積，所述材料包含，但並不限於，絕緣層上覆矽(silicon-on-insulator，SOI)、絕緣層上覆鍺(germanium-on-insulator，GOI)、本質矽(intrinsic silicon，i-Si)、本質鍺(intrinsic germanium，i-Ge)、鍺化矽(silicon germanium，SiGe)、玻璃和藍寶石。
使用原子層沉積技術來沉積金屬層202，更詳細的描述如圖4A至圖4G。使用原子層沉積技術來結合絕緣材料，例如二氧化鈦(titanium oxide，TiO2)和氮化鋁(aluminum nitride，AlN)，與可導電的金屬材料，例如 氮化鈦(titanium nitride，TiN)，以各別製備氮氧化鈦(titanium oxynitride，TiN1-xOx)和氮化鋁鈦(titanium aluminum nitride，Ti1-xAlxN)奈米級超薄膜。透過摻雜氧(oxygen，O)和鋁(aluminum，Al)的雜質，氮化鈦的電子濃度可減少，所以可以大大地抑制金屬中的屏蔽效應。在一些實施例中，透過奈米級超薄膜中的量子侷限效應，可調制氮化鈦的電子結構，如能隙。透過原子層沉積和結合能隙的材料(如二氧化鈦與氮化鋁)與氮化鈦來製備所述奈米級超薄膜。依據電晶體的種類來選擇能隙材料為期望。舉例來說，若低功率電晶體為期望，能隙最好低於2電子伏特(eV)。對功率元件而言，能隙越大，元件的功效越佳。
主題技術的原子層沉積技術能精確的控制生長速率、膜厚與原子等級的組合物，上述的控制無法以其他沉積技術實施，如濺鍍法與熱蒸鍍法。原子層沉積製程的其他有利的特徵包含透過精確的控制雜質(如氧或鋁)的摻雜來減少電子濃度，精確且數位控制通道材料的厚度接近屏蔽長度，透過奈米級超薄膜中的量子侷限效應與有能隙的材料的結合來精確的控制能隙開口。此外，如果使用氮氧化鈦或氮化鋁鈦作為通道材料，可避免因為在矽無接面場效電晶體中隨機摻雜的不規則變動造成的問題，這是因為原子層沉積製程的高度一致性做為自限化學反應的結果。舉例來說，在原子層沉積中，透過調整所施加的原子層沉積的週期的次數，可精確地且數位地控制膜厚於單層精度內；可用數位控制來準確地控制膜的合成；可達到極好的階梯覆蓋與正形(如厚 度誤差低於1奈米)；以及不用在大面積(如大於18英吋)上的針孔結構即可提供低缺陷密度(如約10-12)。透過金屬沉積技術可沉積已摻雜的金屬層，所述金屬沉積技術包含濺鍍法與熱蒸鍍法。然而，這些技術不能精確的控制生長速率、膜厚與原子等級的組合物。
在一些實施例中，形成金屬通道的材料並不限於氮化鈦，也可使用透過原子層沉積技術所製備的其他金屬，所述其他金屬包含：氮化鎢(tungsten nitride，WN)、鉑(platinum，Pt)、氮化鉿(hafnium nitride，HfN)、氮化鋯(zirconium nitride，ZrN)或氮化鉭(tantalum nitride，TaN)。其中金屬層202供形成金屬通道使用。控制金屬層的厚度(如第一厚度)來誘發量子侷限效應且避免屏蔽效應。在一個或多個實施例中，第一厚度小於約20奈米。
在一些實施例中，金屬通道包含已摻雜的金屬化合物，所述已摻雜的金屬化合物包含：氮氧化鈦(TiO1-yNy)、氮化鋁鈦(Ti1-xAlxN)、氮矽化鈦(titanium silicon nitride，Ti1-zSizN)、氮氧化鉿(hafnium oxynitride，HfO1-yNy)、氮矽化鉿(hafnium silicon nitride，Hf1-zSizN)、氮化鋁鉿(hafnium aluminum nitride，Hf1-xAlxN)、氮氧化鋯(zirconium oxynitride，ZrO1-yNy)、氮矽化鋯(zirconium silicon nitride，Zr1-zSizN)、氮氧化鉭(tantalum oxynitride，TaO1-yNy)、氮化鋁鉭(tantalum aluminum nitride，Ta1-xAlxN)或氮 矽化鉭(tantalum silicon nitride，Ta1-zSizN)。在一些實施例中，x、y與z的數值介於約0.1至約1之間。在一個或多個實施例中，透過原子層沉積技術來製備已摻雜的金屬化合物，且控制摻雜來改變通道材料的能隙。在一些實施例中，當金屬通道摻雜了金屬化合物，控制第一厚度小於30奈米來誘發金屬通道中的量子侷限效應且避免屏蔽效應。屏蔽效應係因為金屬中的電子的高濃度，可屏蔽穿透金屬的電場。當如電子的粒子的侷限尺寸(例如材料的厚度)很小且小到可與電子的波長比較時，可觀察到量子侷限效應。舉例來說，當材料厚度的尺寸接近奈米等級時，侷限尺寸的減少使得電子的能階不連續，這導致對應的能隙加寬且最終增加了材料的能帶隙能量。
圖1的步驟S102中，如圖2B中所示的絕緣層204形成於金屬層202上。在一些實施例中，絕緣層204包含二氧化矽、氮化矽、氮氧化矽或高介電常數介電材料的一個或多個層。高介電常數介電材料包含金屬氧化物。被用於高介電常數介電材料的例示的金屬氧化物包含：鋰(Li)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鈧(Sc)、釔(Y)、鋯(Zr)、鉿(Hf)、鋁(Al)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)和/或其混合的氧化物。在一些實施例中，絕緣層204的厚度範圍介於約1奈米至約5奈米。在一些實施例中，絕緣層204包含以二氧化矽製成的界面層。在一些實施例中，絕緣層204包含單層或多層結 構。在一些實施例中，絕緣層204包含鐵電負電容(ferroelectric negative capacitance)材料。
圖1的步驟S103中，如圖2C中所示的閘極接觸層206形成於絕緣層204上。在一實施例中，閘極接觸層206以均勻或不均勻摻雜的方式摻雜多晶矽。在一些實施例中，閘極接觸層206係金屬層或金屬化合物層。在一個或多個實施例中，閘極接觸層206係氮化鎢、鎢(tungsten，W)、氮化鈦、鈦(titanium，Ti)、氮化鉭、鉭(tantalum，Ta)、鉑、鉻(chromium，Cr)、金、鋁、銅、鎳(nickel，Ni)、相容於基材材料具有功函數的其他導電材料或其組合的一個層。在一個或多個實施例中，使用適合的製程來形成閘極接觸層206，所述適合的製程例如：原子層沉積、化學氣相沉積(chemical vapor deposition，CVD)、電漿氣相沉積(plasma vapor deposition，PVD)、電鍍或其組合。在一些實施例中，閘極電極層222的寬度(於X方向)範圍係介於約30奈米至約60奈米。
圖1的步驟S104中，處理如圖2D中所示的已形成的層來從源極-汲極區205移除已形成的層。已形成的層的移除包含從源極-汲極區205移除閘極接觸層206、絕緣層204和一部分的金屬層202，剩下位於源極-汲極區205上的金屬層的剩餘部分202-2，金屬層的剩餘部分202-2具有小於第一厚度(如層202-1的厚度)的第二厚度。在一個或多個實施例中，在使用圖案化(微影)和清洗來定義出源極-汲極區205之後，透過乾蝕刻和/或濕蝕刻的方法(如使用經稀釋 的氫氟酸(hydrofluoric，HF)液體)來執行從源極-汲極區205移除已形成的層。
圖1的步驟S105，如圖2E中所示的源極與汲極(source and drain，SD)金屬接觸208形成於金屬層的剩餘部分202-2。在一些實施例中，源極與汲極金屬接觸208係金屬層或金屬化合物層。在一個或多個實施例中，源極與汲極金屬接觸208係氮化鎢、鎢、氮化鈦、鈦、氮化鉭、鉭、鉑、鉻、金、鋁、銅、鎳、相容於基材材料具有功函數的其他導電材料或其組合的層。在一個或多個實施例中，使用適合的製程來形成源極與汲極金屬接觸208，所述適合的製程例如：原子層沉積、化學氣相沉積、電漿氣相沉積、電鍍、電子束(electron beam gun，EBG)蒸鍍或其組合。在一些實施例中，下一個步驟為高溫(如約300℃至約900℃)退火製程來生長介於源極與汲極金屬接觸208與金屬層的剩餘部分202-2之間的歐姆接觸。隨後，如圖2F所示的使用微影來定義源極與汲極金屬接觸208且執行蝕刻(如濕蝕刻)來從被定義的源極與汲極金屬接觸208周圍的區移除不需要的源極與汲極金屬。
圖3A至圖3D係根據本揭露的一個或多個實施例之製造金屬通道鰭式場效電晶體元件的各種流程的例示性的三維視圖。圖3A呈現鰭片結構300，形成鰭式場效電晶體元件的其他層於鰭片結構300上。在一些實施例中，鰭片結構300由第一半導體層所製成，所述第一半導體層係磊晶生長於基材上。透過原位摻雜(in-situ doping)和/或離子 佈植可摻雜磊晶層。在一些實施例中，鰭片結構300包含中間半導體層，也稱為主體壓力源(bulk stressor)(為了簡便，未示於圖3A至圖3D)，磊晶生長於第一半導體層的表面上，且第二半導體層(為了簡便，未示於圖3A至圖3D)磊晶生長於中間半導體層上。在一個或多個實施例中，第一半導體層係基材的部分且被植入雜質。從材料的列表選擇基材，所述材料適合於金屬通道的原子層沉積，所述材料包含，但並不限於，絕緣層上覆矽、絕緣層上覆鍺、本質矽、本質鍺、鍺化矽、玻璃和藍寶石。
製備金屬通道鰭式場效電晶體元件的下一個步驟係形成金屬層302於鰭片結構300上。使用原子層沉積技術來沉積金屬層302。在一些實施例中，形成金屬層302的材料係氮化鈦。在替代性的實施例中，也可使用透過原子層沉積技術所製備的其他金屬，所述其他金屬包含：氮化鎢、鉑、氮化鉿、氮化鋯或氮化鉭。控制金屬層302的厚度(第一厚度)以誘發量子侷限效應且避免屏蔽效應。在一個或多個實施例中，第一厚度小於20奈米。
在一些實施例中，金屬層302包含已摻雜的金屬化合物，所述已摻雜的金屬化合物包含：氮氧化鈦(TiO1-yNy)、氮化鋁鈦(Ti1-xAlxN)、氮矽化鈦(Ti1-zSizN)、氮氧化鉿(HfO1-yNy)、氮矽化鉿(Hf1-zSizN)、氮化鋁鉿(Hf1-xAlxN)、氮氧化鋯(ZrO1-yNy)、氮矽化鋯(Zr1-zSizN)、氮氧化鉭(TaO1-yNy)、氮化鋁鉭(Ta1-xAlxN)或氮矽化鉭 (Ta1-zSizN)。在一些實施例中，x、y與z的數值介於約0.1至約1之間。在一個或多個實施例中，透過原子層沉積技術來製備已摻雜的金屬化合物，且控制摻雜來改變通道材料的能隙。在一些實施例中，當金屬通道摻雜了金屬化合物，控制第一厚度小於30奈米來誘發金屬通道中的量子侷限效應且避免屏蔽效應。
閘極絕緣層304與閘極金屬接觸306的形成如圖3C所示。在一些實施例中，絕緣層304包含二氧化矽、氮化矽、氮氧化矽或高介電常數介電材料的一個或多個層。高介電常數介電材料包含金屬氧化物。被用於高介電常數介電材料的例示的金屬氧化物包含：鋰、鈹、鎂、鈣、鍶、鈧、釔、鋯、鉿、鋁、鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鎦和/或其混合的氧化物。在一些實施例中，絕緣層304的厚度範圍介於約1奈米至約5奈米。在一些實施例中，絕緣層304包含以二氧化矽製成的界面層。在一些實施例中，絕緣層304包含單層或多層結構。在一些實施例中，絕緣層304包含鐵電負電容材料。
在一實施例中，閘極金屬接觸306以均勻或不均勻摻雜的方式摻雜多晶矽。在一些實施例中，閘極金屬接觸306係金屬層或金屬化合物層。在一個或多個實施例中，閘極金屬接觸306係氮化鎢、鎢、氮化鈦、鈦、氮化鉭、鉭、鉑、鉻、金、鋁、銅、鎳、相容於基材材料具有功函數的其他導電材料或其組合的一個層。在一個或多個實施例中，使用適合的製程來形成閘極金屬接觸306，所述適合的製程例 如：原子層沉積、化學氣相沉積、電漿氣相沉積、電鍍或其組合。在毯覆層形成之後，圖案化且處理絕緣層304與閘極金屬接觸306來從源極-汲極區移除絕緣層304與閘極金屬接觸306，這導致如圖3C所示的結構。在一個或多個實施例中，在使用圖案化(微影)和清洗來定義出源極-汲極區之後，透過乾蝕刻和/或濕蝕刻的方法(如使用經稀釋的氫氟酸液體)可從源極-汲極區執行部分的絕緣層304與閘極金屬接觸306的移除。在一些實施例中，閘極金屬接觸306的寬度(於X方向)範圍係介於約30奈米至約60奈米。
接下來，在從源極-汲極區移除絕緣層304與閘極金屬接觸306之後，透過形成源極與汲極金屬接觸308於金屬層302的暴露區來繼續形成鰭式場效電晶體，如圖3D所示。在一些實施例中，源極與汲極金屬接觸308係氮化鎢、鎢、氮化鈦、鈦、氮化鉭、鉭、鉑、鉻、金、鋁、銅、鎳、相容於基材材料具有功函數的其他導電材料或其組合的層。在一個或多個實施例中，使用適合的製程來形成源極與汲極金屬接觸308，所述適合的製程例如：原子層沉積、化學氣相沉積、電漿氣相沉積、電鍍、電子束蒸鍍或其組合。在一些實施例中，下一個步驟為高溫(如約300℃至約900℃)退火製程來生長介於源極與汲極金屬接觸308與金屬層302的剩餘部分之間的歐姆接觸。隨後，使用微影來定義源極與汲極金屬接觸308且執行蝕刻(如濕蝕刻)來從被定義的源極與汲極金屬接觸308周圍的區移除不需要的源極與汲極金屬。
圖4A至圖4G係根據本揭露的一個或多個實施例之使用原子層沉積技術來形成的金屬通道的各種流程的例示性的圖示。圖4A係概念性的圖示，於區域400中，形成氮化鈦的薄膜，且於區域402中，形成氮氧化鈦於基材上(如圖2A的200)。在一些實施例中，透過使用四二甲胺基鈦(tetrakis dimethylamino titanium，TDMAT)與氨(ammonia，NH3)分子來形成氮化鈦薄膜。如圖4B所示，四二甲胺基鈦與氨電漿可施加於基材作為子週期(如半周期)脈衝。脈衝在本揭露的上下文中是指簡單地進入原子層沉積製成的材料的脈衝，舉例來說，係原子層沉積製程的一個週期的一部分。半週期脈衝，舉例來說，具有原子層沉積週期的一半的時間。脈衝的第一週期形成氮化鈦層於基材上且應用相同的脈衝於接下來的週期(如2到4)來形成四個額外的氮化鈦層。在這個製程中，如圖4D所示，形成二甲胺(methyl-nitrogen hydride，Me2NH)的前兩個分子，且接著以氮氣或氬氣吹淨，之後再透過感應耦合電漿(inductively coupled plasma，ICP)射頻電源把氨電漿分離成NH2*+H*，如圖4E所示。接著，二甲胺的兩個分子透過氮氣或氬氣被除淨。在分別地應用了第二四二甲胺基鈦半週期脈衝與第二氨電漿半週期脈衝之後，氮化鈦的第二層的形成如圖4F與圖4G所示。
類似地，透過應用四二甲胺基鈦與水蒸氣半週期脈衝，於第五周期，透過形成二氧化鈦層來達成氮化鈦層的氧化物摻雜。於如圖4B所示的例示性製程中，氮化鈦的 每五個層，就有一層二氧化鈦形成，這導致摻雜程度為大約20%。透過改變摻雜材料的脈衝頻率可達成其他摻雜程度(如10%、1%等)。舉例來說，為了達成氮化鈦層的10%或1%的氧化物摻雜，每十層的氮化鈦或每百層的氮化鈦，就會有一層二氧化鈦形成。在一些實施例中，透過非循環的區間與使用其他摻雜材料可達成摻雜程度的改變。
氮化鋁鈦的形成製程如圖4C所示，相同於氮氧化鈦的形成(圖4B)且透過施加四二甲胺基鈦與氨電漿的多個(如4個對應至20%摻雜)半週期脈衝和氨電漿與三甲胺(trimethyl ammonium，TMA)脈衝的接著的半週期來達成。
在一個或多個實施例中，透過改變介於四二甲胺基鈦與水或氨(圖4B)與三甲胺半週期脈衝之間的四二甲胺基鈦與氨的半週期脈衝的數量，可改變摻雜程度。在一些實施例中，摻雜程度的改變可透過非循環的區間與透過使用其他摻雜材料來達成。
因為自限的特徵，原子層沉積技術提供許多益處。舉例來說，透過調整所施加的原子層沉積的週期，可精確地且數位地控制膜厚到單層精度。準確且數位地控制膜的組合物為可能的。已沉積的膜呈現想要的均勻度。階梯覆蓋與正形位於想要的準位，且低缺陷密度不用針孔結構即可達成。
圖5A係根據本揭露的一個或多個實施例之金屬通道金氧半電晶體元件的通道摻雜的例示性的線圖。圖 5B係根據本揭露的一個或多個實施例之金屬通道金氧半電晶體元件的電流-電壓特性的例示性的線圖。圖5A呈現金屬通道材料(如圖2D的202-1或圖3B的302)的電阻率對用於氧化物摻雜(如圖4B所示)的水的百分比的線圖。在約2%的水摻雜的閾值以上之後，金屬通道材料的電阻係數，如同透過霍爾效應(Hall Effect)所測得者，被視為隨著水摻雜程度的增加而增加。電阻率的增加等效於以氮氧化鈦超薄膜中的氧化物摻雜百分比的增加來減少電子濃度。
圖5B係例示性的金屬通道金氧半電晶體元件的電流-電壓特性的線圖。電流-電壓特性呈現不同的電壓值(Vg)施加於金氧半場效電晶體元件的閘極端時，汲極電流對汲極電壓的變化量。金氧半場效電晶體元件的金屬通道係摻雜10%氧化物的氮化鈦。電流-電壓特性指出，對於被使用做為金屬通道的摻雜10%氧化物的氮化鈦而言，金氧半場效電晶體元件可呈現出閘極調變，其為摻雜10%氧化物的氮化鈦材料的指示，可具有能隙。
應理解的是，並非所有的優點已必然在此被討論，並非所有的實施例或例子需要特定的優點，且其他實施例或例子可提供不同的優點。
根據本揭露的一樣態，製造金屬通道的方法形成金屬層於基材上。透過原子層沉積技術來形成金屬層，且金屬層具有第一厚度。絕緣層形成於金屬層上。閘極接觸層形成於絕緣層上。處理已形成的層來從源極-汲極區移除閘極接觸層、絕緣層與部分的金屬層。於源極-汲極區上的金 屬層的剩餘部份具有小於第一厚度的第二厚度。源極與汲極金屬接觸形成於金屬層的剩餘部分。
根據本揭露的其他態樣，製造半導體元件的金屬通道方法包含使用原子層沉積技術來沉積氮氧化鈦化合物於基材上。氮化鈦的多個層形成於基材上，氮化鈦的每一層形成於兩個脈衝，每一脈衝具有半週期的時間。第一脈衝為四二甲胺基鈦脈衝且第二脈衝為氨脈衝。形成第二化合物的一個或多個層於氮化鈦的層上來摻雜氮化鈦。第二化合物包含二氧化鈦或氮化鋁的其中之一。
根據本揭露的又一其他態樣，半導體元件包含金氧半場效電晶體元件，金氧半場效電晶體元件包含透過原子層沉積技術形成金屬層於基材上。金屬層具有第一厚度。絕緣層形成於金屬層上。閘極接觸層形成絕緣層上，且移除閘極接觸層、絕緣層與部分的金屬層來形成源極與汲極金屬接觸於源極-汲極區上。於源極-汲極區上的金屬層的剩餘部分具有小於第一厚度的第二厚度。
以上概述了數個實施例的特徵，因此熟習此技藝者可以更了解本揭露的態樣。熟習此技藝者應了解到，其可輕易地把本揭露當作基礎來設計或修改其他的製程與結構，藉此實現和在此所介紹的這些實施例相同的目標及/或達到相同的優點。熟習此技藝者也應可明白，這些等效的建構並未脫離本揭露的精神與範圍，並且他們可以在不脫離本揭露精神與範圍的前提下做各種的改變、替換與變動。
100‧‧‧流程圖
S101-S105‧‧‧步驟

Claims (1)

  1. 一種製造金屬通道元件的方法，包含：形成一金屬層於一基材上，該金屬層透過一原子層沉積(atomic layer deposition，ALD)技術而形成且具有一第一厚度；形成一絕緣層於該金屬層上；形成一閘極接觸層於該絕緣層上；處理已形成的該些層以移除該閘極接觸層、該絕緣層與該金屬層不位於一源極-汲極區上的一部分，該金屬層位於該源極-汲極區上的一剩餘部分具有一第二厚度，該第二厚度小於該第一厚度；以及形成複數個源極與汲極金屬接觸於該金屬層的該剩餘部分。
TW105136321A 2016-07-08 2016-11-08 金屬通道元件之製造方法 TW201803012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/205,799 2016-07-08
US15/205,799 US10269982B2 (en) 2016-07-08 2016-07-08 Metallic channel device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW201803012A true TW201803012A (zh) 2018-01-16

Family

ID=60911030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136321A TW201803012A (zh) 2016-07-08 2016-11-08 金屬通道元件之製造方法

Country Status (3)

Country Link
US (1) US10269982B2 (zh)
CN (1) CN107591332A (zh)
TW (1) TW201803012A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US20180322841A1 (en) * 2017-05-05 2018-11-08 Chongqing Hkc Optoelectronics Technology Co., Ltd. Shift register circuit and display panel using same
US11114564B2 (en) * 2018-08-21 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric MFM inductor and related circuits
CN109768087B (zh) * 2018-12-20 2021-04-27 中国科学院微电子研究所 半导体器件、其制造方法、集成电路及电子设备
CN112038487B (zh) * 2020-08-04 2022-11-25 北京大学 一种具有m型磁阻曲线器件的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838875B1 (en) * 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
US10090396B2 (en) * 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures

Also Published As

Publication number Publication date
US20180013012A1 (en) 2018-01-11
US10269982B2 (en) 2019-04-23
CN107591332A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI779380B (zh) 半導體裝置及其製造方法
JP7471787B2 (ja) 電子素子及びその製造方法
US12159916B2 (en) Method for fabricating metal gate devices and resulting structures
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
US20150255557A1 (en) Semiconductor device and method for manufacturing the same
US8404594B2 (en) Reverse ALD
CN105493265B (zh) 强介电体装置及其制造方法
US11832458B2 (en) Tunable doping of carbon nanotubes through engineered atomic layer deposition
TW201803012A (zh) 金屬通道元件之製造方法
TW201828474A (zh) 場效電晶體
US12046665B2 (en) Forming semiconductor structures with two-dimensional materials
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
US8928051B2 (en) Metal oxide semiconductor (MOS) device with locally thickened gate oxide
CN113284851A (zh) 制造半导体器件的方法
CN115440578B (zh) 具有铝酸镧系介电层的iii-v族半导体元件及其制造方法
US9691655B1 (en) Etch stop in a dep-etch-dep process
JP5704546B2 (ja) 金属電極及びこれを用いた半導体素子
KR102149352B1 (ko) 선택적 전자빔 처리를 이용한 박막 트랜지스터의 제조 방법
CN118743028A (zh) 用于可靠低接触电阻的导电氧化物硅化物
CN118743029A (zh) 用于最小化电阻的硅化物、合金及金属间化合物
KR20180045477A (ko) 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자
Ferain High-k Dielectrics and Metal Gate Electrodes on SOI MuGFETs