TW201801166A

TW201801166A - 晶圓及其分割方法

Info

Publication number: TW201801166A
Application number: TW105129490A
Authority: TW
Inventors: 黃韋翔; 曾仲銓; 劉家瑋; 褚立新
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2016-06-28
Filing date: 2016-09-10
Publication date: 2018-01-01
Also published as: US10553489B2; US20170372963A1; CN107546175A; US20180158735A1; US9905466B2

Abstract

一種分割晶圓之方法，包含定義圍繞一組晶粒的切割道。此方法更包含蝕刻複數個溝渠至此組晶粒中，其中每一個溝渠係位於此組晶粒中的相鄰晶粒之間，且每一個溝渠的寬度係小於切割道之寬度。此方法更包含薄化晶圓，以暴露出此些溝渠之底表面。此方法更包含沿著切割道切割，以將此組晶粒與晶圓之又一部分分開。

Description

晶圓及其分割方法

本揭露係有關一種晶圓，且特別是提供一種晶圓及其分割方法。

半導體製程包含利用各種製作流程，例如光微影製程、沉積製程、佈植製程與蝕刻製程，形成許多積體電路於單一半導體晶圓上。緊接於積體電路之生成，為了將個別之積體電路分開為晶片或晶粒，此晶圓係被切開或鋸開。

在一些方法中，此晶圓係利用切割鋸，以切過相鄰晶粒間之晶圓的一部分之方式切開。在一些方法中，為了降低損壞相鄰晶粒之風險，寬溝渠係形成於晶圓中，以助於引導切割鋸。此寬溝渠係稱之為切割道，在一些例子中。切割道之寬度係足以允許切割鋸穿過切割道，而沒有接觸相鄰晶粒。

一實施例為一種分割晶圓之方法。此方法包含定義圍繞一組晶粒之切割道。此方法更包含蝕刻複數個溝渠至晶圓中，其中此些溝渠之每一個連接至切割道，此些溝渠之每一個係位於此組晶粒之相鄰晶粒間，此些溝渠之每一個的寬度係小於切割道之寬度，且此些溝渠之每一個的深度係小於晶圓之厚度。此方法更包含薄化晶圓，以暴露出此些溝渠之底表面。此方法更包含沿著切割道切割，以將此組晶粒與晶圓之又一部分分開。

另一實施例為一種分割晶圓之方法。此方法包含凹陷晶圓之一部分，以定義圍繞一組晶粒之切割道，其中切割道具有第一深度。此方法更包含蝕刻複數個溝渠至晶圓中，其中此些溝渠之每一個連接至切割道，此些溝渠之每一個係位於此組晶粒中之相鄰晶粒間，此些溝渠之每一個具有大於第一深度之第二深度，且此第二深度小於晶圓之厚度。此方法更包含沉積介電材料至此些溝渠中。此方法更包含薄化晶圓，以暴露出此些溝渠中之介電材料。此方法更包含沿著切割道切割，以將此組晶粒與晶圓之又一部分分開。

又一實施例為一種晶圓。此晶圓包含第一組晶粒與第二組晶粒。此晶圓更包含分開第一組晶粒與第二組晶粒之切割道，其中此切割道具有第一寬度。此方法更包含介於第一組晶粒之相鄰晶粒間的複數個溝渠，且此些溝渠連接至切割道，其中此些溝渠具有小於第一寬度之第二寬度，且此些溝渠之每一個的深度小於晶圓之厚度。

100‧‧‧方法

102/104/106/108/110/112/114‧‧‧操作

200‧‧‧晶圓

202/210/210a/210b/700‧‧‧晶粒

204‧‧‧基材

206‧‧‧溝渠

208‧‧‧切割道

212‧‧‧測試結構

214‧‧‧對準標記

410‧‧‧載具

420‧‧‧黏接劑

440‧‧‧介電材料

702a/702b/702c‧‧‧表面

Dr/Ds/Dt‧‧‧深度

Ws/Wt‧‧‧寬度

從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸可任意地增加或減少。

〔圖1〕係繪示依據一些實施例之分割晶圓之方法的流程圖。

〔圖2〕係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之透視圖。

〔圖3〕係繪示依據一些實施例之晶圓的一部分於分割晶圓之方法的期間之透視圖。

〔圖4〕係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。

〔圖5〕係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。

〔圖6〕係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。

〔圖7〕係繪示依據一些實施例之晶粒的透視圖。

以下的揭露提供了許多不同的實施例或例子，以實施發明之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本揭露。當然這些僅為例子，並非用以做為限制。舉例而言，在描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施例，而也可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施例，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各例子中重複參考數字及/或文字。這樣的重複係基於簡單與清楚之目的，以其本身而言並非用以指定所討論之各實施例及/或配置之間的關係。

另外，在此可能會使用空間相對用語，例如「向下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」等等，以方便描述來說明如圖式所繪示之一元件或一特徵與另一(另一些)元件或特徵之關係。除了在圖中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。

隨著技術節點尺寸之縮小且積體電路變的更小，於製作流程期間，晶圓之減少數量係被實施。於晶圓上個別之晶粒生成後，由於晶圓中切割道數量之增加，晶圓之利用性係降低，其中切割道數量之增加係為了容許晶圓之切開。此切割道係用以容許切割鋸通過，而降低其對晶圓上鄰近之晶粒的危害風險。切割道亦包含如測試墊之特徵，以於製造流程期間測試所形成之晶粒的性質；於製造流程之期間，助於各種光罩之對準的對準標記；及/或其他相等之信息。

藉著減少切割道之數量，形成於晶圓上之晶粒數量增加。當切割道之數量減少時，為了助於從晶圓上分割晶粒，溝渠係蝕刻至晶圓中，並於一組晶粒中之相鄰晶粒之間。為了對測試墊、對準標記及/或其他相等之信息提供一位置，切割道圍繞此組晶粒。切割道係於晶圓上之一位置，其中切割鋸係用以切割晶圓，以從晶圓移除晶粒。在一些實施例中，切割道不延伸於晶圓上之晶粒的最底層元素之下。相對而言，溝渠係較切割鋸之寬度窄，且溝渠係延伸於晶圓上之晶粒的最底層元素之下。在一些實施例中，溝渠沒有測試墊、對準標記及/或其他相等之信息。藉著使用溝渠與切割道之合併，因為形成於每一晶圓上之晶粒數量增加，製作產能係增加；且因為切割道仍可對測試墊、對準標記及/或其他相等之信息提供足夠之面積，製作品質係被維持。

圖1係繪示依據一些實施例之分割晶圓之方法100的流程圖。方法100包含操作102，其中複數個晶粒形成於晶圓上。此些晶粒係透過製作流程之合併來形成，例如光微影、沉積、蝕刻、分子束磊晶、佈植或其他適當之製程。在一些實施例中，此些晶粒包含平面元件，例如互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor；CMOS)元件、高電子遷移率電晶體(High Electron Mobility Transistors；HEMTs)、雙極性接面電晶體(Bipolar Junction Transistors；BJTs)或其他適當之平面元件。在一些實施例中，此些晶粒包含鰭片式場效電晶體(Fin Field Effect Transistors；FinFETs)。在一些實施例中，此些晶粒包含環繞式閘極(Gate-All-Around；GAA)電晶體或奈米線電晶體。在一些實施例中，此些晶粒包含被動組件，例如電容、電阻、電感或其他適當之被動組件。在一些實施例中，此些晶粒包含被動元件與主動元件之合併，例如電晶體或其他適當之主動元件。

此晶圓包含基材，以承載此些晶粒。在一些實施例中，此些晶粒之元件延伸至基材中。在一些實施例中，基材包含元素半導體，其包含結晶態、多晶態或非晶態之矽或鍺；化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦與銻化銦；合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP與GaInAsP；其他適當之材料或上述材料之任意組合。在一些實施例中，合金半導體基材具有梯度SiGe特徵，其中Si與Ge之組成由一位置之梯度SiGe特徵的一比例改變為另一位置之梯度SiGe特徵的另一比例。在一些實施例中，合金SiGe形成於矽基材上。在一些實施例中，此基材係應變SiGe在Si基材。在一些實施例中，半導體基材具有絕緣體半導體基材，例如絕緣體覆矽(Silicon on Insulator；SOI)基材。在一些實施例中，半導體基材包含摻雜磊晶層或埋層(Buried Layer)。在一些實施例中，化合物半導體基材具有多層結構，或者包含多層化合物半導體結構之基材。

在一些實施例中，此些晶粒之每一個晶粒具有相同之功能。在一些實施例中，此些晶粒之至少一個晶粒具有不同於此些晶粒之另一個晶粒的功能。在一些實施例中，此些晶粒之每一個晶粒具有相同之尺寸。在一些實施例中，此些晶粒之至少一個晶粒具有不同於此些晶粒之另一個晶粒的尺寸。

方法100接著進行操作104，其中複數個切割道係被定義圍繞一組晶粒。此組晶粒包含前述複數個晶粒之許多晶粒。切割道延伸環繞於每一組晶粒之周圍。鄰近於晶圓邊緣之切割道係介於此組晶粒與晶圓的邊緣之間。間隔晶圓邊緣之切割道係於相鄰組之晶粒間。

在一實施例中，切割道包含第一區域與第二區域，第一區域具有用來測試此組晶粒之晶粒性質的測試結構，或者虛設結構，且於第二區域中，切割鋸將切斷晶圓。在一些實施例中，切割道之第一區域包含靜電放電(Electro-Static Discharge；ESD)結構。在一些實施例中，第二區域包含對準標記、如臨界尺度(Critical Dimension；CD)棒之監控標記，或者其他相等之信息。在一些實施例中，切割道包含第三區域，且第三區域具有聯繫不同組之晶粒的測試結構或虛設結構。在一些實施例中，第二區域係介於第一區域和第三區域之間。

在一些實施例中，切割道係藉由於基材上之層間中的凹陷所定義。在一些實施例中，切割道係藉由基材中之凹陷所定義。在一些實施例中，切割道係位於晶圓中，沒有元件形成之位置。在一些實施例中，切割道之寬度的範圍實質從60微米(μm)至100μm。切割道之寬度不但係藉著技術節點且藉著切割鋸之尺寸所決定。若切割道之寬度太小，在一些例子中，相鄰切割道之晶粒係被切割鋸所損壞。若切割道之寬度太大，在一些例子中，晶圓之利用性降低，而於功能上沒有有顯著之提升。在一些實施例中，至少一切割道之寬度係不同於另一切割道之寬度。在一些實施例中，每一個切割道具有相同之寬度。

方法100接著進行操作106，其中溝渠係被蝕刻於此組晶粒中之相鄰的晶粒之間。溝渠隔開此組晶粒中個別之晶粒。於此組晶粒之邊界，溝渠連接至切割道。溝渠係藉由光微影與蝕刻製程所定義。溝渠係利用光罩圖案(Reticle Pattern)所定義。此光罩圖案係利用平板印刷製程轉移至晶圓。在一些實施例中，光罩之圖案的尺寸與晶圓上之圖案的尺寸間之比值的範圍實質從1：1至4：1。若此比值太大，圖案之精準轉移係困難的。若此比值太小，光罩圖案之製作係困難的。

在一些實施例中，溝渠係藉著下述方法定義：沉積光罩(Photomask)於晶粒上；圖案化此光罩，以形成開口於此光罩中；以及透過晶圓中之開口蝕刻晶圓。在一些實施例中，溝渠之寬度的範圍實質從0.8μm至1.1μm。溝渠之寬度係藉著技術節點與用以形成溝渠之蝕刻製程所決定。若溝渠之寬度太小，在一些例子中，可靠地形成溝渠係困難的。換言之，製作效能太低。若溝渠之寬度太寬，在一些例子中，晶圓之利用性降低，而於功能上沒有有顯著之提升。在一些實施例中，此組晶粒中之至少一溝渠的寬度係不同於此組晶粒中之另一溝渠的寬度。在一些實施例中，此組晶粒之每一個溝渠具有相同之寬度。在一些實施例中，一組晶粒中之溝渠相較於不同此組晶粒中之溝渠，具有不同寬度。在一些實施例中，晶圓中之溝渠具有相同之寬度。

溝渠延伸至基材中的一深度，且此深度係大於晶圓上之任一晶粒的最深之元件。溝渠之深度係實質相同於整個晶圓中。於蝕刻製程之期間，溝渠實質相同之深度有助於避免溝渠蝕刻導致晶粒分割之風險。在一些實施例中，溝渠之深度隨著製程變化之結果改變於整個晶圓上。在一些實施例中，溝渠之深度係由晶粒之頂部量測至溝渠底部，且其範圍實質從4μm至5.5μm。在一些實施例中，溝渠之深度與晶圓之總厚度間的比值之範圍實質從66%至95%，其中晶圓之總厚度包含晶粒之高度。溝渠之深度係藉由晶粒之組件與用以形成溝渠之蝕刻製程所決定。若溝渠深度太淺，在一些例子中，於晶圓之分割期間，晶粒之組件將被損壞。若溝渠深度太深，在一些例子中，由於高長寬比，或者晶粒係完全地從晶圓上被蝕刻製程移除，而形成溝渠之緣故，可靠地形成溝渠係困難的。

在一些實施例中，於溝渠之形成後，介電材料接著沉積於至溝渠中。晶粒與介電材料間之蝕刻選擇率係足夠高的，故介電材料係可移除的，而沒有損壞晶粒至影響晶粒之功能的程度。在一些實施例中，介電材料包含氧化矽、氮化矽或氮氧化矽。在一些實施例中，介電材料之頂表面與晶粒之頂表面實質係平面的。在一些實施例中，介電材料部份地填充溝渠。在一些實施例中，介電材料至少部分地填充切割道。在一些實施例中，介電材料完全地填充溝渠與切割道。在一些實施例中，介電材料藉由化學汽相沉積(Chemical Vapor Deposition；CVD)、物理汽相沉積(Physical Vapor Deposition；PVD)、原子層沉積(Atomic Layer Deposition；ALD)或其他適當之沉積製程來沉積。

方法100接著進行操作108，其中晶圓係貼附至一載具。於晶圓接續之製程的期間，此載具提供機械性支持。此載具係貼至晶粒之頂部，以暴露出晶圓之底表面。在一些實施例中，載具之直徑係大於晶圓之直徑。

在一些實施例中，此載具係空白之矽晶圓。在一些實施例中，載具包含玻璃、石英、陶瓷、氧化矽、氧化鋁、高分子塑膠、壓克力基材料或其他適當之材料。在一些實施例中，載具係可重複使用的。在一些實施例中，載具係不可重複使用的。

在一些實施例中，晶圓係利用黏接劑貼附至載具。此黏接劑可藉由化學或機械製程移除。在一些實施例中，黏接劑係多層黏接劑。在一些實施例中，黏接劑係超出晶圓之邊緣。在一些實施例中，黏接劑係利用旋轉塗佈或疊層製程施加。在一些實施例中，黏接劑包含感壓黏接劑、輻射線交聯黏接劑、環氧樹脂或其他適當之黏接劑。

方法100接著進行操作110，其中晶圓係被薄化。藉著從基材之底表面開始移除基材之部分，晶圓係被薄化。晶圓係被薄化，以暴露出此組晶粒中之晶粒間的溝渠之底部。在溝渠中包含介電材料之一些實施例中，晶圓係被薄化，以暴露出介電材料。

在一些實施例中，薄化製程包含研磨製程。在一些實施例中，薄化製程包含化學機械平坦化(Chemical Mechanical Planarization；CMP)製程。在一些實施例中，CMP製程包含高移除速率製程與低移除速率製程之合併。在一些實施例中，薄化製程包含蝕刻製程。在一些實施例中，薄化製程包含研磨、CMP或蝕刻之合併製程。舉例而言，在一些實施例中，CMP製程係被進行，以快速地移除基材之一部分，接著蝕刻係被進行，以進一步減少基材之厚度，並降低晶圓之總厚度變化(Total Thickness Variation；TTV)。

在一些實施例中，薄化製程暴露出切割道中之介電材料。在一些實施例中，薄化製程不暴露出切割道之底表面。

方法100接著進行操作112，其中此組晶粒係與晶圓之其他部分分開。此組晶粒係利用切割鋸與晶圓之其他部分分開。為了分開此組晶粒與晶圓之其他部分，切割鋸沿著切割道切割。在切割道中包含介電材料之一些實施例中，分開此組晶粒與晶圓之其他部分的步驟包含移除介電材料，例如利用蝕刻。

在溝渠中包含介電材料之一些實施例中，介電材料係於操作112之前移除。在一些實施例中，介電材料係於操作112之後移除。

方法100接著進行操作114，其中此組晶粒之晶粒係從載具上移除。晶粒係利用剝離製程從載具上移除。在一些實施例中，剝離製程包含溶解黏接劑。在一些實施例中，剝離製程包含用電磁輻射照射黏接劑。

晶粒可合併至半導體元件中。舉例而言，晶粒係與其他晶粒結合，以形成三維積體電路(Three-Dimension Integrated Circuit；3DIC)，在一些實施例中。在一些實施例中，於從載具上移除晶粒之前，晶粒係貼附至半導體材料之其他元件上。在一些實施例中，為了合併至半導體元件中，晶粒係轉移至不同之載具。在一些實施例中，於貼附晶粒至半導體元件的其他元件之前，晶粒係從載具上移除。

在一些實施例中，方法100包含額外之操作，例如沉積介電材料、移除介電材料、晶粒之封裝或其他適當之製程。在一些實施例中，方法100之至少一操作係被省略。舉例而言，在一些實施例中，若係接到已包含晶粒形成於其上之晶圓，操作102係被省略。在一些實施例中，方法100之操作的順序係被調整。舉例而言，在一些實施例中，於分開此組晶粒與晶圓的其他部分之前，晶粒係從載具上移除，或者於溝渠被蝕刻之後，切割道係被定義。

相較於其他方法，藉由利用方法100，形成於晶圓上之晶粒數量係增加的。形成於晶圓上之晶粒數量的增加係由於晶圓上之切割道的數量減少。形成於晶圓上之晶粒數量亦取決於製作流程之技術節點。舉例而言，在一些方法中，形成於12吋晶圓上之晶粒數量的範圍實質從10⁴個至10⁶個晶粒；且形成於8吋晶圓上之晶粒數量的範圍實質從5 ×10³個至5×10⁵個晶粒。相較而言，利用方法100中之溝渠，形成於晶圓上之晶粒數量實質增加兩倍或更多。舉例而言，若利用其他方法，10⁶個晶粒可形成於12吋晶圓上，方法100將允許2×10⁶個晶粒形成於12吋晶圓上。隨著技術節點相繼減少，利用方法100形成於晶圓上之晶粒數量，以及利用其他方法形成於晶圓上之晶粒數量兩者之間的差異將相繼增加。在一些實施例中，利用方法100形成於晶圓上之晶粒數量的範圍實質從10⁴個至5×10⁷個。

圖2係繪示依據一些實施例之晶圓200於分割晶圓之方法的期間之透視圖。晶圓200包含形成於晶圓上之晶粒202。圖2亦包含一組晶粒210之放大俯視圖。在一些實施例中，晶圓200係於進行方法100之操作106(請參照圖1)之後的結構。

此組晶粒210包含晶粒202。晶粒202係被切割道208圍繞。切割道208具有一寬度Ws。溝渠206係位於此組晶粒210中之晶粒202間。溝渠206具有一寬度Wt。寬度Wt係小於寬度Ws。此組晶粒210之內部晶粒於所有側邊係被溝渠206圍繞。此組晶粒210之邊緣晶粒具有相鄰於切割道208之至少一側，且具有相鄰於溝渠206之至少兩側。於此組晶粒210之邊緣晶粒的外側，溝渠206接觸切割道208。

測試結構212係位於切割道208中。藉著基材204上之內連接結構，測試結構212連接晶粒202中之至少一些元件。測試結構212可用以測試晶粒202之功能。對於每一個晶粒202，晶圓200包含一個測試結構212。在一些實施例中，對於每一個晶粒202，多個測試結構212係被提供。在一些實施例中，一個測試結構212係被連接至多於一個晶粒202。

對準標記214亦係位於切割道208中。對準標記214有助於製造流程之期間所使用的各種光罩之對準。在一些實施例中，多於一個對準標記214係位於切割道208中。在一些實施例中，每一個對準標記214具有相同之形狀。在一些實施例中，對準標記214具有不同於另一對準標記之形狀。

在一些實施例中，每一個晶粒202係相同尺寸。在一些實施例中，至少一晶粒202與至少一其他晶粒202具有不同之尺寸。在一些實施例中，每一個晶粒202具有相同之功能。在一些實施例中，至少一晶粒202與至少另一晶粒202具有不同之功能。

在一些實施例中，寬度Wt之範圍實質為從0.7μm至1.1μm。在一些實施例中，對於每一個溝渠206，寬度Wt係相同的。在一些實施例中，至少一溝渠206與另一溝渠206具有不同之寬度。

在一些實施例中，寬度Ws之範圍實質為從60μm至100μm。在一些實施例中，於此組晶粒210之週邊，Ws係固定的。在一些實施例中，切割道208之至少一部分與切割道208之另一部分具有不同之寬度。

此組晶粒210包含12個晶粒202。在一些實施例中，此組晶粒210包含多於12個之晶粒202。在一些實施例中，此組晶粒210包含少於12個之晶粒202。除了基於技術節點，且基於切割道208中足夠之面積，此組晶粒210中之晶粒數目係可選擇的，其中切割道208中足夠之面積係用以提供給此組晶粒210中之晶粒202的測試結構。若此組晶粒210中之晶粒數目太少時，在一些例子中，晶圓200之利用性未顯著增加。若此組晶粒210中之晶粒數目太多時，於切割道208中形成足夠之測試結構數量係困難的。

圖3係繪示依據一些實施例之晶圓200的一部分於分割晶圓之方法的期間之透視圖。圖3包含第一組晶粒210a與第二組晶粒210b。每一組晶粒210a與210b包含晶粒202於基材204上。溝渠206延伸於每一組晶粒210a與210b中之相鄰的晶粒202間。切割道208係位於第一組晶粒210a與第二組晶粒210b之間。相似於圖2，溝渠206具有一寬度Wt；且切割道208具有一寬度Ws。為了簡化之目的，從圖2所得知之測試結構212與對準標記214未繪示於圖3中。在一些實施例中，晶圓200係於進行方法100之操作106(請參照圖1)之後的結構。

溝渠206具有一深度Dt，且其係由晶粒202之頂表面量側至溝渠之底表面。在一些實施例中，深度Dt之範圍實質為從4μm至5.5μm。深度Dt實質係一致的於整個晶圓200上。在一些例子中，於整個晶圓上，由於製程條件之變化，深度Dt係改變。

切割道208具有小於Dt之深度Ds。在一些實施例中，深度Ds之範圍實質為從0μm至5μm。於深度Ds為0 μm之實施例中，切割道208係與晶粒202之頂表面共平面。若深度Ds太大時，於可用以分割晶粒202與第一組晶粒210a和第二組晶粒210b的薄化製程之期間，切割道208將被暴露出。

基材204具有一殘留深度Dr，且其係由基材204之底表面量測至溝渠206之底表面。在一些實施例中，深度Dr之範圍實質為從0.5μm至1μm。若深度Dr太小，於用以形成溝渠206之蝕刻製程的期間，晶粒202將從晶圓200被分開。若深度Dr太大，晶圓薄化製程之時間係增加的。在一些實施例中，深度Dt與深度Dr間之比值的範圍實質為從4.5：1至11：1。

圖4係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。圖4中與圖2相同之參考數字代表相同之元件。相較於圖2，載具410藉由黏接劑420與晶圓200黏接。介電材料440係位於晶粒202之間的溝渠206中。介電材料440並未於切割道208中。在一些實施例中，介電材料440係於切割道208中。在一些實施例中，介電材料440完全地填充切割道208。在一些實施例中，圖4係因方法100之操作108(請參照圖1)所產生之剖視圖。

介電材料440完全填充溝渠206。在一些實施例中，介電材料440僅部分地填充溝渠206。於晶圓薄化製程之期間，介電材料440對晶粒202提供機械性支持。在晶圓薄化製程包含研磨或CMP之一些實施例中，介電材料440助於支撐晶粒202於定位，以增加晶圓薄化製程之均勻性。在一些實施例中，介電材料440係被省略的，在這些實施例中，晶圓薄化製程不包含有研磨或CMP，或若於晶圓薄化製程之期間，在晶粒上誘發的應力不足以保證包涵介電材料440。舉例而言，接在蝕刻製程後，具有低材料移除速率之CMP將不施加高應力於晶粒202上，且介電材料440係被省略的，在一些例子中。

在一些實施例中，黏接劑420係形成於載具410上，然後使晶圓200與黏接劑420接觸。在一些實施例中，黏接劑420藉由旋轉塗佈、擠出塗佈、印刷塗佈或另一適當之製程來形成。在一些實施例中，黏接劑420係形成於晶圓200上，然後使載具410與黏接劑420接觸。在至少一實施例中，黏接劑420係膠帶(Blue Tape)。

在一些實施例中，載具410係空白矽晶圓，且其不包含任何電路元件。在一些實施例中，載具410係可重複使用的。在一些實施例中，於移除製程之期間，載具410係被破壞的，例如載具係藉由蝕刻製程溶解。

圖5係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。圖5中與圖4相同之參考數字代表相同之元件。相較於圖4，晶圓200之基材204係藉由晶圓薄化製程移除。在一些實施例中，圖5係因方法100之操作110(請參照圖1)所產生之剖視圖。

於溝渠206之底表面的介電材料440係藉由晶圓薄化製程暴露出。切割道208之底表面仍被基材204之部分所覆蓋。

圖6係繪示依據一些實施例之晶圓於分割晶圓之方法的期間之剖視圖。圖6中與圖4相同之參考數字代表相同之元件。相較於圖5，覆蓋切割道208之基材204係被切割鋸移除。另外，介電材料440係由溝渠206被移除。在一些實施例中，圖6係因方法100之操作112(請參照圖1)所產生之剖視圖。

介電材料440係藉由蝕刻製程移除。相較於對暴露出晶粒202之材料的蝕刻選擇性，蝕刻製程之蝕刻劑係選擇以對介電材料440具有高蝕刻選擇率。

在一些實施例中，晶粒202係結合至另一晶片，以形成3DIC。在一些實施例中，晶粒202係結合至一散出型封裝(Fan-Out Package)。在一些實施例中，晶粒202係結合至矽中介層或另一適當之結構。

在一些實施例中，於結合晶粒202至另一結構之前，晶粒202係由載具410上移除。在一些實施例中，晶粒202係藉由溶解黏接劑420、以電磁射線照射黏接劑420或另一適當之製程來移除。在一些實施例中，晶粒202係藉由以插梢推晶粒202之方式，從黏接劑420移除。

圖7係繪示依據一些實施例之晶粒700的透視圖。晶粒700包含表面702a、表面702b和表面702c。表面702a具有不同於表面702b和表面702c之表面粗糙度。在一些實施例中，表面702b具有不同於表面702c之表面粗糙度。在一些實施例中，表面702a具有大於表面702b之表面粗糙度。在一些實施例中，表面702a具有大於表面702c之表面粗糙度。在一些實施例中，表面702b具有大於表面702c之表面粗糙度。在一些實施例中，表面702c具有大於表面702b之表面粗糙度。

在一些實施例中，晶粒700係利用方法100(請參照圖1)獲得。表面702a係晶粒700遭受切割鋸之表面。換言之，表面702a係相鄰於切割鋸208(請參照圖2)。切割鋸遺留工具之痕跡於表面702a上，此些痕跡係切割鋸之刀鋒沿著表面702a通過所導致。此些工具之痕跡導致表面702a之表面粗糙度。

表面702b係晶粒700遭受蝕刻製程之表面。換言之，表面702b相鄰於溝渠206(請參照圖2)。蝕刻製程將損壞表面702b，其中蝕刻製程係用以形成溝渠，且可能用以移除介電材料440(請參照圖2)。蝕刻製程將導致表面702b之表面粗糙度。然而，對於表面702b之損壞係不同於表面702a上之工具痕跡。

表面702c為遭受晶圓薄化製程之晶粒700的表面，即於晶圓薄化製程之期間，表面702c係被暴露出。晶圓薄化製程將損壞表面702c。在一些實施例中，其中晶圓薄化製程包含研磨或CMP，表面702c將具有工具痕跡(Tool Marks)。然而，因為不同工具產生痕跡的緣故(例如相較於切割鋸的研磨機)，表面702c上之工具痕跡將不同於表面702a上之工具痕跡。在一些實施例中，其中晶圓薄化製程包含蝕刻，表面702c將被蝕刻製程所損壞。蝕刻製程將導致對表面702c的表面粗糙度。在一些實施例中，其中於晶圓薄化製程期間，用以暴露出表面702c之蝕刻製程係相似於用以形成溝渠(例如溝渠206；請參照圖2)之蝕刻製程，或相似於用以移除介電材料(例如介電材料440；請參照圖4)之蝕刻製程，表面702c之表面粗糙度係相似於表面702b之表面粗糙度。

在一些實施例中，晶粒700包含一單一表面，且此單一表面具有表面702a之表面粗糙度。換言之，晶粒700係位於一組晶粒210(請參照圖2)之邊緣，但不位於此組晶粒210之角落。在一些實施例中，晶粒700包含兩個表面，且此兩個表面具有表面702a之表面粗糙度。換言之，晶粒700係位於一組晶粒210之角落。在一些實施例中，晶粒700不包含具有表面702a之表面粗糙度的表面。換言之，晶粒700係位於一組晶粒210之內部。

在一些實施例中，晶粒700包含兩個表面，且此兩個表面具有表面702b之表面粗糙度。換言之，晶粒700係位於一組晶粒210(請參照圖2)之角落。在一些實施例中，晶粒700包含三個表面，且此三個表面具有表面702b之表面粗糙度。換言之，晶粒700係位於一組晶粒210之邊緣，但不位於此組晶粒210之角落。在一些實施例中，晶粒700包含四個表面，且此四個表面具有表面702b之表面粗糙度。換言之，晶粒700係位於一組晶粒210之內部。

本描述之一態樣有關於分割晶圓之方法。此方法包含定義圍繞一組晶粒之切割道。此方法更包含蝕刻複數個溝渠至晶圓中，其中此些溝渠之每一個係位於一組晶粒之相鄰晶粒間，且此些溝渠之每一個的寬度係小於切割道之寬度。此方法更包含薄化晶圓，以暴露出此些溝渠之底表面。此方法更包含沿著切割道切割，以將此組晶粒與晶圓之又一部分分開。

本描述之另一態樣有關於分割晶圓之方法。此方法包含凹陷晶圓之一部分，以定義圍繞一組晶粒之切割道，其中切割道具有第一深度。此方法更包含蝕刻複數個溝渠至晶圓中，其中此些溝渠之每一個係位於一組晶粒中之相鄰晶粒間，且此些溝渠之每一個具有大於第一深度之第二深度。此方法更包含沉積介電材料至此些溝渠中。此方法更包含薄化晶圓，以暴露出此些溝渠中之介電材料。此方法更包含沿著切割道切割，以將此組晶粒與晶圓之又一部分分開。

本描述之又一態樣有關於包含第一組晶粒與第二組晶粒之晶圓。此晶圓更包含分開第一組晶粒與第二組晶粒之切割道，其中此切割道具有第一寬度。此方法更包含介於第一組晶粒之相鄰晶粒間的複數個溝渠，其中此些溝渠具有小於第一寬度之第二寬度。

上述已概述數個實施例的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施例相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代與修改。

100‧‧‧方法

102/104/106/108/110/112/114‧‧‧操作

Claims

一種分割晶圓之方法，包含：定義圍繞一組晶粒之一切割道；蝕刻複數個溝渠至該晶圓中，其中每一該些溝渠係連接至該切割道，每一該些溝渠係位於該組晶粒中之相鄰晶粒之間，每一該些溝渠之一寬度係小於該切割道之一寬度，且每一該些溝渠之一深度係小於該晶圓之一厚度；薄化該晶圓，以暴露出該些溝渠之一底表面；以及沿著該切割道切割，以將該組晶粒與該晶圓之又一部分分開。