TW201806127A - 電晶體、半導體裝置、及電子裝置 - Google Patents

Abstract

本發明提供一種能夠長期間保持資料的半導體裝置。第一電晶體及其電特性與第一電晶體不同的第二電晶體設置在同一層上，而不增加製程。

Description

電晶體、半導體裝置、及電子裝置

本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式係關於一種半導體裝置、發光裝置、顯示裝置、電子裝置以及其製造方法。本發明的一個實施方式尤其係關於一種利用有機電致發光(Electroluminescence，以下也稱為EL)現象的發光裝置以及其製造方法。例如，本發明的一個實施方式係關於一種作為構件包括LSI、CPU、安裝在電源電路中的功率裝置、包括記憶體、閘流體、轉換器及影像感測器等的半導體積體電路的電子裝置。

注意，本發明的一個實施方式不侷限於上述技術領域。

在本說明書中，半導體裝置是指能藉由利用半導體特性起作用的所有裝置。電光裝置、半導體電路及電子裝置有時包括半導體裝置。

近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。

LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在電路基板例如印刷線路板上，並用作各種電子裝置的構件之一。

此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。

已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等已被公開(參照專利文獻1)。

另外，公開了如下技術：為了提高電晶體的載子移動率，層疊電子親和力(或導帶底能階)不同的氧化物半導體層的技術(參照專利文獻2及專利文獻3)。

近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。此外，有提高包含積體電路的半導體裝置的生產率的需求。

[專利文獻1]日本專利申請公開第2012-257187號公報

[專利文獻2]日本專利申請公開第2011-124360號公報

[專利文獻3]日本專利申請公開第2011-138934號公報

本發明的一個實施方式的課題之一是提供一種具有優良的電特性的半導體裝置。本發明的一個實施方式的課題之一是提供一種能夠實現微型化或高集成化的半導體裝置。本發明的一個實施方式的課題之一是提供一種生產率高的半導體裝置。

本發明的一個實施方式的課題之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的課題之一是提供一種資料寫入速度快的半導體裝置。本發明的一個實施方式的課題之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的課題之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的課題之一是提供一種新穎的半導體裝置。

注意，上述課題的記載不妨礙其他課題的存在。此外，本發明的一個實施方式並不需要實現所有上述課題。另外，這些課題之外的課題根據說明書、圖式、申 請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的課題。

在同一層上設置第一電晶體及具有與第一電晶體不同的電特性的第二電晶體。例如，在同一層上設置具有第一臨界電壓的第一電晶體及具有第二臨界電壓的第二電晶體。在第一電晶體的形成通道的半導體層和第二電晶體的形成通道的半導體層中，使用電子親和力彼此不同的半導體材料。

藉由在一個半導體裝置中設置電特性不同的電晶體，可以提高電路設計的彈性。另一方面，當在一個半導體裝置中設置電特性不同的電晶體時，需要分別製造各個電晶體，因此該半導體裝置的製程數大幅度地增加。製程數的大幅度增加容易引起良率下降，有時導致半導體裝置的生產率顯著降低。根據本發明的一個實施方式，可以在一個半導體裝置中設置電特性不同的電晶體，而沒有大幅度增加製程數。

本發明的一個實施方式是一種電晶體，包括：第一氧化物；閘極電極；第一氧化物與閘極電極之間的閘極絕緣體；與第一氧化物接觸的第一導電體及第二導電體；與第一導電體接觸的第二氧化物；以及與第二導電體接觸的第三氧化物，其中，第一氧化物與第一導電體的側面及第二氧化物的頂面及側面接觸，並且，第一氧化物與第二導電體的側面及第三氧化物的頂面及側面接觸。

本發明的一個實施方式是一種電晶體，其中 在第一導電體及第二導電體的每一個端部，第一導電體及第二導電體的側面以比第二氧化物的側面及第三氧化物的側面縮退的方式配置，具有步階形狀，並且在第一導電體及第二導電體的另一端部，第一導電體及第二導電體的側面與第二氧化物的側面及第三氧化物的側面對齊。

本發明的一個實施方式是一種電晶體，其中第一導電體設置於第二氧化物上，並且第二導電體設置於第三氧化物上。

本發明的一個實施方式是一種電晶體，其中第一氧化物被用作通道，第一導電體及第二導電體被用作源極電極及汲極電極。

此外，第一至第三氧化物也可以包含氧化物半導體。

本發明的一個實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體。第一電晶體包括：第一氧化物；第一閘極電極；第一氧化物與第一閘極電極之間的第一閘極絕緣體；與第一氧化物接觸的第一導電體及第二導電體；與第一導電體接觸的第二氧化物；以及與第二導電體接觸的第三氧化物，第一氧化物與第一導電體的側面及第二氧化物的頂面及側面接觸，第一氧化物與第二導電體的側面及第三氧化物的頂面及側面接觸。第二電晶體包括：第四氧化物；第二閘極電極；第四氧化物與第二閘極電極之間的第二閘極絕緣體；與第四氧化物接觸的第三導電體及第四導電體；以及與第四氧化物接觸且設置 於第二閘極絕緣體與第四氧化物之間的第五氧化物。第一氧化物及第五氧化物具有相同的組成，並且，第二氧化物、第三氧化物及第四氧化物具有相同的組成。

本發明的一個實施方式是一種半導體裝置，其中第五氧化物具有與第三導電體及第四導電體接觸的區域。

本發明的一個實施方式是一種半導體裝置，其中第一導電體設置於第二氧化物上，第二導電體設置於第三氧化物上，並且第三導電體及第四導電體分別設置於第四氧化物上。

本發明的一個實施方式是一種半導體裝置，其中第一氧化物被用作第一電晶體的通道，第一導電體及第二導電體被用作第一電晶體的源極電極及汲極電極，並且第四氧化物被用作第二電晶體的通道，第三導電體及第四導電體被用作第二電晶體的源極電極及汲極電極。

本發明的一個實施方式是一種半導體裝置，其中包括覆蓋第一電晶體及第二電晶體的障壁膜，障壁膜包含鋁及氧。

本發明的一個實施方式是一種半導體裝置，其中包括覆蓋第一閘極電極及第二閘極電極的絕緣體，絕緣體包含鋁及氧。

本發明的一個實施方式是一種半導體裝置，其中在第二電晶體中包括位於第四氧化物的下方且包括與第四氧化物重疊的區域的第三閘極電極，在第四氧化物與 第三閘極電極之間包括第三閘極絕緣體。

本發明的一個實施方式是一種半導體裝置，其中第一電晶體的臨界電壓比第二電晶體的臨界電壓高。

本發明的一個實施方式是一種包括上述半導體裝置以及天線、電池、操作開關、麥克風或揚聲器的電子裝置。

根據本發明的一個實施方式，可以提供一種具有優良的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠實現微型化或高集成化的半導體裝置。根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。

根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。根據本發明的一個實施方式，可以提供一種資料寫入速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種設計彈性高的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。

注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的效果。

I1‧‧‧絕緣體

I2‧‧‧絕緣體

S1‧‧‧氧化物

S2‧‧‧氧化物

S3‧‧‧氧化物

V0‧‧‧電位

V1‧‧‧電位

100‧‧‧電晶體

100A‧‧‧電晶體

100B‧‧‧電晶體

100C‧‧‧電晶體

100D‧‧‧電晶體

100E‧‧‧電晶體

101‧‧‧基板

102‧‧‧絕緣體

103‧‧‧絕緣體

104‧‧‧絕緣體

106‧‧‧絕緣體

107‧‧‧絕緣體

108‧‧‧絕緣體

109‧‧‧絕緣體

110‧‧‧絕緣體

114‧‧‧絕緣體

115‧‧‧絕緣體

116‧‧‧絕緣體

127‧‧‧障壁膜

200‧‧‧電晶體

200A‧‧‧電晶體

200B‧‧‧電晶體

200C‧‧‧電晶體

200D‧‧‧電晶體

200E‧‧‧電晶體

240‧‧‧電容元件

241‧‧‧導電體

242‧‧‧絕緣體

243‧‧‧導電體

244‧‧‧導電體

245‧‧‧導電體

251a‧‧‧記憶元件

251b‧‧‧記憶元件

252‧‧‧佈線

253‧‧‧佈線

254‧‧‧佈線

254_1‧‧‧佈線

254_2‧‧‧佈線

254_3‧‧‧佈線

255‧‧‧佈線

255_1‧‧‧佈線

255_2‧‧‧佈線

255_3‧‧‧佈線

256‧‧‧佈線

257‧‧‧節點

258‧‧‧電容元件

259‧‧‧佈線

261a‧‧‧記憶元件

261b‧‧‧記憶元件

261b_1‧‧‧記憶元件

261b_2‧‧‧記憶元件

261b_3‧‧‧記憶元件

262‧‧‧電晶體

263‧‧‧電晶體

264‧‧‧佈線

264_1‧‧‧佈線

264_2‧‧‧佈線

264_3‧‧‧佈線

281‧‧‧電晶體

283‧‧‧通道形成區域

284‧‧‧低濃度p型雜質區域

285‧‧‧高濃度p型雜質區域

286‧‧‧絕緣體

287‧‧‧導電體

288‧‧‧側壁

300‧‧‧記憶體裝置

300a‧‧‧記憶體裝置

301‧‧‧絕緣體

302‧‧‧絕緣體

303‧‧‧絕緣體

309a‧‧‧導電體

309b‧‧‧導電體

309c‧‧‧導電體

310a‧‧‧導電體

310b‧‧‧導電體

310c‧‧‧導電體

311a‧‧‧導電體

311b‧‧‧導電體

311c‧‧‧導電體

320‧‧‧電壓保持電路

321‧‧‧端子

322‧‧‧佈線

323‧‧‧電晶體

324‧‧‧電容元件

350‧‧‧記憶體電路

350a‧‧‧記憶體電路

400‧‧‧基板

401‧‧‧絕緣體

401a‧‧‧絕緣體

401b‧‧‧絕緣體

402‧‧‧絕緣體

402b‧‧‧絕緣體

404a‧‧‧導電體

404b‧‧‧導電體

406_1‧‧‧氧化物

406_1a‧‧‧氧化物

406_1b‧‧‧氧化物

406_1c‧‧‧氧化物

406_2‧‧‧氧化物

406_2a‧‧‧氧化物

406_2b‧‧‧氧化物

406_2c‧‧‧氧化物

406_3a‧‧‧氧化物

406_3b‧‧‧氧化物

406W1‧‧‧區域

406W2‧‧‧區域

408a‧‧‧絕緣體

408b‧‧‧絕緣體

410‧‧‧絕緣體

411‧‧‧導電體

411a‧‧‧導電體

411b‧‧‧導電體

411a1‧‧‧導電體

411a2‧‧‧導電體

411b1‧‧‧導電體

411b2‧‧‧導電體

412a‧‧‧絕緣體

412b‧‧‧絕緣體

415‧‧‧絕緣體

416‧‧‧導電體

416a‧‧‧導電體

416a1‧‧‧導電體

416a2‧‧‧導電體

416b1‧‧‧導電體

416b2‧‧‧導電體

417‧‧‧障壁膜

417a‧‧‧障壁膜

417b‧‧‧障壁膜

417a1‧‧‧障壁膜

417a2‧‧‧障壁膜

417b1‧‧‧障壁膜

417b2‧‧‧障壁膜

418‧‧‧絕緣體

421‧‧‧光阻劑

422‧‧‧絕緣體

424‧‧‧絕緣體

429a‧‧‧導電體

429b‧‧‧導電體

430a‧‧‧導電體

430b‧‧‧導電體

431a‧‧‧導電體

431b‧‧‧導電體

432a‧‧‧導電體

432b‧‧‧導電體

433a‧‧‧導電體

434a‧‧‧導電體

437a‧‧‧導電體

437b‧‧‧導電體

438a‧‧‧導電體

438b‧‧‧導電體

451‧‧‧路徑

452‧‧‧路徑

501‧‧‧基板

503‧‧‧絕緣體

504‧‧‧絕緣體

505‧‧‧絕緣體

514‧‧‧元件分離層

521‧‧‧導電體

522‧‧‧導電體

523‧‧‧導電體

524‧‧‧導電體

525‧‧‧導電體

526‧‧‧導電體

527‧‧‧導電體

528‧‧‧導電體

529‧‧‧導電體

530‧‧‧半導體裝置

531‧‧‧絕緣體

532‧‧‧絕緣體

533‧‧‧絕緣體

534‧‧‧絕緣體

535‧‧‧絕緣體

536‧‧‧絕緣體

537‧‧‧絕緣體

538‧‧‧絕緣體

539‧‧‧絕緣體

1000‧‧‧半導體裝置

2900‧‧‧可攜式遊戲機

2901‧‧‧外殼

2902‧‧‧外殼

2903‧‧‧顯示部

2904‧‧‧顯示部

2905‧‧‧麥克風

2906‧‧‧揚聲器

2907‧‧‧操作開關

2908‧‧‧觸控筆

2910‧‧‧資訊終端

2911‧‧‧外殼

2912‧‧‧顯示部

2913‧‧‧照相機

2914‧‧‧揚聲器部

2915‧‧‧操作開關

2916‧‧‧外部連接部

2917‧‧‧麥克風

2920‧‧‧膝上型個人電腦

2921‧‧‧外殼

2922‧‧‧顯示部

2923‧‧‧鍵盤

2924‧‧‧指向裝置

2940‧‧‧攝影機

2941‧‧‧外殼

2942‧‧‧外殼

2943‧‧‧顯示部

2944‧‧‧操作開關

2945‧‧‧透鏡

2946‧‧‧連接部

2950‧‧‧資訊終端

2951‧‧‧外殼

2952‧‧‧顯示部

2960‧‧‧資訊終端

2961‧‧‧外殼

2962‧‧‧顯示部

2963‧‧‧腕帶

2964‧‧‧錶扣

2965‧‧‧操作開關

2966‧‧‧輸入輸出端子

2967‧‧‧圖示

2980‧‧‧汽車

2981‧‧‧車體

2982‧‧‧車輪

2983‧‧‧儀表板

2984‧‧‧燈

在圖式中：圖1A至圖1C是示出本發明的一個實施方式的電晶體的剖面圖及電晶體的電特性的圖；圖2A至圖2C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖3A至圖3C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖4A至圖4C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖5A至圖5C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖6A至圖6C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖7A至圖7C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖8A至圖8C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖9A至圖9C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖10A至圖10C是說明本發明的一個實施方式的電晶體的俯視圖及剖面結構的圖；圖11A至圖11C是說明本發明的一個實施方式的電晶體的一部分的剖面結構的圖； 圖12A及圖12B是說明本發明的一個實施方式的電晶體的一部分的剖面結構的圖；圖13是本發明的一個實施方式的能帶圖；圖14A至圖14C是說明根據本發明的氧化物的原子個數比的範圍的圖；圖15A至圖15C是氧化物的疊層結構的能帶圖；圖16A至圖16D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖17A至圖17D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖18A至圖18D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖19A及圖19B是示出本發明的一個實施方式的電晶體的製造方法的圖；圖20A至圖20D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖21A至圖21D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖22A至圖22D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖23A至圖23D是示出本發明的一個實施方式的電晶體的製造方法的圖；圖24A至圖24D是示出本發明的一個實施方式的電晶體的製造方法的圖； 圖25是示出本發明的一個實施方式的半導體裝置的圖；圖26A至圖26D是本發明的一個實施方式的半導體裝置的電路圖；圖27A及圖27B是本發明的一個實施方式的記憶體裝置的電路圖；圖28是示出本發明的一個實施方式的記憶體裝置的圖；圖29A至圖29G是示出本發明的一個實施方式的電子裝置的圖；圖30A及圖30B是實施例的電晶體的剖面STEM影像；圖31A及圖31B是實施例的電晶體的Id-Vg特性的圖表；圖32A及圖32B是實施例的電晶體的通道長度方向的帶圖；圖33A及圖33B是實施例的電晶體的EBH的通道長度依賴性的圖表；圖34A及圖34B是實施例的電晶體的EBH的通道長度依賴性的圖表；圖35是實施例的電晶體的EBH的通道長度依賴性的圖表。

下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。

在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。

在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞 句，可以根據情況適當地更換。

此外，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。

在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道區域流過汲極和源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。

另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。

另外，在本說明書等中，“氧氮化矽膜”是指在其組成中氧含量多於氮含量的物質，較佳為具有如下濃度範圍的物質：氧濃度為55原子%以上且65原子%以下，氮濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為0.1原子%以上且10原子%以下。另外，“氮氧化矽膜”是指在其 組成中氮含量多於氧含量的物質，較佳為具有如下濃度範圍的物質：氮濃度為55原子%以上且65原子%以下，氧濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為0.1原子%以上且10原子%以下。

另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。

另外，除非特別敘述，本說明書等所示的電晶體為增強型(常關閉型)的場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。

在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。

另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。

例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。

這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。

作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。

作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。 另外，X與Y電連接的情況包括X與Y直接連接的情況。

作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。

此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。

注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲 極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。

例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。

另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路 徑是經過Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是經過Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。

注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。

另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。

注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。

實施方式1

藉由將具有不同的電特性的電晶體設置於同一層上，可以提高半導體裝置的設計彈性。此外，藉由將具有不同的電特性的電晶體設置於同一層上，可以提高半導體裝置的集成度。在本實施方式中說明將具有不同的電特性的電晶體設置於同一層上的實施方式的一個例子。

〈半導體裝置1000的結構例子〉

圖1A是示出半導體裝置1000的剖面圖。半導體裝置1000包括電晶體100及電晶體200。電晶體100和電晶體200具有不同的結構。圖1A示出設置在基板400上的電晶體100及電晶體200的剖面。圖1A相當於沿著圖2A中的點劃線A1-A2所示的部分及沿著圖3A中的點劃線B1-B2所示的部分的剖面圖。

圖2A是電晶體100的俯視圖。此外，圖2B是沿著圖2A中的點劃線A1-A2所示的部分的剖面圖。此外，圖2C是沿著圖2A中的點劃線A3-A4所示的部分的剖面圖。在圖2B中，沿著A1-A2的剖面圖是電晶體100的通道長度方向上的剖面圖，在圖2C中，沿著A3-A4的剖面圖是電晶體100的通道寬度方向上的剖面圖。在圖2A的俯視圖中，為了明確起見而省略組件的一部分。

圖3A是電晶體200的俯視圖。此外，圖3B是沿著圖3A中的點劃線B1-B2所示的部分的剖面圖。此外，圖3C是沿著圖3A中的點劃線B3-B4所示的部分的剖面圖。在圖3B中，沿著B1-B2的剖面圖是電晶體200的通道長度方向上的剖面圖，在圖3C中，沿著B3-B4的剖面圖是電晶體200的通道寬度方向上的剖面圖。在圖3A的俯視圖中，為了明確起見而省略組件的一部分。

圖1B及圖1C示出電晶體的電特性之一的Id-Vg曲線的一個例子。在圖1B及圖1C所示的Id-Vg曲線中，橫軸表示電晶體的閘極和源極之間的電壓(Vg)，縱軸以對數表示流過電晶體的汲極的電流(Id)。

電晶體100及電晶體200是具有背閘極的電晶體。圖1B示出背閘極的電位與源極或閘極的電位相同時的電晶體100的Id-Vg曲線，圖1C示出背閘極的電位與源極或閘極的電位相同時的電晶體200的Id-Vg曲線。如圖1B及圖1C所示，電晶體100和電晶體200具有不同的電晶體特性。與電晶體100的Id-Vg曲線相比，在電 晶體200的Id-Vg曲線中，Vth向正方向漂移。就是說，電晶體200的Vth比電晶體100大。

〈電晶體結構1〉

下面說明根據本發明的一個實施方式的電晶體100的結構及電晶體200。

在圖2B及圖2C中，電晶體100配置在基板400上的絕緣體401a和絕緣體401a上的絕緣體401b之上。電晶體100包括：絕緣體301；導電體309a、導電體310a、導電體309b、導電體310b及絕緣體301上的絕緣體302；絕緣體302上的絕緣體303；絕緣體303上的絕緣體402；絕緣體402上的氧化物406_1a；氧化物406_1a上的氧化物406_2a；包括與氧化物406_2a的頂面接觸的區域的導電體416a1及導電體416a2；包括與導電體416a1的側面、導電體416a2的側面及氧化物406_2a的頂面接觸的區域的氧化物406_3a；氧化物406_3a上的絕緣體412a；包括隔著絕緣體412a與氧化物406_3a重疊的區域的導電體404a。此外，絕緣體301包括多個開口部，在每個開口部中設置有導電體309a及導電體310a、導電體309b及導電體310b。

另外，障壁膜417a1、障壁膜417a2、絕緣體408a、絕緣體422、絕緣體424、絕緣體410、絕緣體415及絕緣體418設置在電晶體100上。

在電晶體100上及其中包括：穿過絕緣體 418、絕緣體415、絕緣體410、絕緣體424、絕緣體422、絕緣體402、絕緣體303及絕緣體302到達導電體310b的第一開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417a1到達導電體416a1的第二開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417a2到達導電體416a2的第三開口部；以及穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及絕緣體408a到達導電體404a的第四開口部。並且，在電晶體100上包括：埋入第一開口部、第二開口部、第三開口部、第四開口部中的導電體433a、導電體431a、導電體429a及導電體437a；絕緣體418上的包括與導電體433a接觸的區域的導電體434a；絕緣體418上的包括與導電體431a接觸的區域的導電體432a；絕緣體418上的包括與導電體429a接觸的區域的導電體430a；絕緣體418上的包括與導電體437a接觸的區域的導電體438a。

在電晶體100中，導電體404a具有第一閘極電極的功能。導電體404a可以具有疊層結構，該疊層結構包括具有抑制氧透過的功能的導電體。例如，藉由作為下層形成具有抑制氧透過的功能的導電體，可以防止導電體404a的氧化所導致的電阻值增加。絕緣體412a具有第一閘極絕緣體的功能。

導電體416a1及導電體416a2具有源極電極或汲極電極的功能。此外，導電體416a1及導電體416a2 可以具有疊層結構，該疊層結構包括具有抑制氧透過的功能的導電體。例如，藉由作為上層形成具有抑制氧透過的功能的導電體，可以防止導電體416a1及導電體416a2的氧化所導致的電阻值增加。另外，可以藉由2端子法等測定出導電體的電阻值。

另外，障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。障壁膜417a1位於導電體416a1上，並防止氧擴散到導電體416a1。障壁膜417a2位於導電體416a2上，並防止氧擴散到導電體416a2。

電晶體100可以由施加到導電體404a的電位控制氧化物406_2a的電阻。也就是說，可以由施加到導電體404a的電位控制導電體416a1和導電體416a2之間的導通．非導通。

如圖2B及圖2C所示，氧化物406_2a的頂面與導電體416a1及導電體416a2接觸。此外，可以由具有第一閘極電極的功能的導電體404a的電場電圍繞氧化物406_1a及氧化物406_2a。將由第一閘極電極的電場電圍繞半導體的電晶體結構稱為surrounded channel(s-channel)結構。由此，有時在氧化物406_2a的整體形成通道。在s-channel結構中可以使大電流流過電晶體的源極-汲極之間，因此可以增大導通時的電流(通態電流)。此外，因為氧化物406_1a及氧化物406_2a被導電體404a的電場圍繞，所以可以減小非導通時的電流(關 態電流)。

另外，當電晶體100包括被用作第一閘極電極的導電體404a重疊於被用作源極電極或汲極電極的導電體416a1及導電體416a2的區域時，電晶體100具有由導電體404a和導電體416a1形成的寄生電容及由導電體404a和導電體416a2形成的寄生電容。

藉由使電晶體100具有在導電體404a與導電體416a1之間除了絕緣體412a、氧化物406_3a之外還包括障壁膜417a1的結構，可以減小該寄生電容。與此同樣，藉由使電晶體100具有在導電體404a與導電體416a2之間除了絕緣體412a、氧化物406_3a之外還包括障壁膜417a2的結構，可以減小該寄生電容。因此，電晶體100成為頻率特性良好的電晶體。

另外，藉由使電晶體100具有上述結構，當電晶體100工作時，例如當在導電體404a與導電體416a1或導電體416a2之間產生電位差時，可以減少或防止導電體404a與導電體416a1或導電體416a2之間的洩漏電流。

導電體309a及導電體310a被用作第二閘極電極。導電體309a被用作導電障壁膜。藉由以覆蓋導電體310a的底面及側面的方式設置導電體309a，可以防止導電體310a的氧化。

絕緣體302、絕緣體303及絕緣體402具有第二閘極絕緣膜的功能。可以由施加到導電體309a及導電 體310a的電位控制電晶體100的臨界電壓。再者，藉由使第一閘極電極和第二閘極電極電連接，可以增大導通時的電流(通態電流)。另外，第一閘極電極的功能和第二閘極電極的功能也可以互換。

導電體309b及導電體310b具有佈線的功能。導電體309b具有導電障壁膜的功能。藉由以包裹導電體310b的底面及側面的方式設置導電體309b，可以防止導電體310b的氧化。

參照圖11A至圖11C說明被用作第一閘極電極的導電體404a和其周圍的結構。明確而言，可以使導電體404a的端部、絕緣體408a的端部、絕緣體412a的端部及氧化物406_3a的端部的位置關係改變。圖11A至圖11C示出第一閘極電極和其周圍的放大剖面圖。

圖11A是電晶體100的剖面圖，以覆蓋導電體404a的方式配置的絕緣體408a的端部、絕緣體412a的端部、氧化物406_3a的端部一致。圖11B是電晶體100D的剖面圖，導電體404a的端部與絕緣體412a的端部一致，且以覆蓋導電體404a的方式配置的絕緣體408a的端部與氧化物406_3a的端部一致。圖11C是電晶體100E的剖面圖，導電體404a的端部、絕緣體412a的端部、氧化物406_3a的端部一致，且以覆蓋導電體404a、絕緣體412a及氧化物406_3a的方式配置的絕緣體408a的端部位於導電體404a、絕緣體412a及氧化物406_3a的端部的外側。

下面說明具有與電晶體100不同的電特性的電晶體200的結構。

在圖3B及圖3C中，電晶體200配置在基板400上的絕緣體401a和絕緣體401a上的絕緣體401b之上。電晶體200包括：絕緣體301；導電體309c、導電體310c及絕緣體301上的絕緣體302；絕緣體302上的絕緣體303；絕緣體303上的絕緣體402；絕緣體402上的氧化物406_1b及氧化物406_1c；氧化物406_1b及氧化物406_1c上的氧化物406_2b及氧化物406_2c；包括與氧化物406_2b的頂面接觸的區域的導電體416b1；包括與氧化物406_2c的頂面接觸的區域的導電體416b2；包括與導電體416b1的側面、導電體416b2的側面、氧化物406_2b的頂面及側面、氧化物406_2c的側面及頂面、氧化物406_1b的側面、氧化物406_1c的側面接觸的區域的氧化物406_3b；氧化物406_3b上的絕緣體412b；絕緣體412b上的導電體404b。此外，絕緣體301包括開口部，在開口部中設置有導電體309c及導電體310c。

障壁膜417b1、障壁膜417b2、絕緣體408b、絕緣體422、絕緣體424、絕緣體410、絕緣體415及絕緣體418設置在電晶體200上。

在電晶體200上及其中包括：穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417b1到達導電體416b1的第五開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體 422及障壁膜417b2到達導電體416b2的第六開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及絕緣體408b到達導電體404b的第七開口部。在電晶體200上包括：埋入第五開口部、第六開口部、第七開口部中的導電體431b、導電體429b及導電體437b；絕緣體418上的包括與導電體431b接觸的區域的導電體432b；絕緣體418上的包括與導電體429b接觸的區域的導電體430b；絕緣體418上的包括與導電體437b接觸的區域的導電體438b。

在電晶體200中，導電體404b具有第一閘極電極的功能。導電體404b可以具有疊層結構，該疊層結構包括具有抑制氧透過的功能的導電體。例如，藉由作為下層形成具有抑制氧透過的功能的導電體，可以防止導電體404b的氧化所導致的電阻值增加。絕緣體412b具有第一閘極絕緣體的功能。

導電體416b1及導電體416b2具有源極電極或汲極電極的功能。此外，導電體416b1及導電體416b2可以具有疊層結構，該疊層結構包括具有抑制氧透過的功能的導電體。例如，藉由作為上層形成具有抑制氧透過的功能的導電體，可以防止導電體416b1及導電體416b2的氧化所導致的電阻值增加。另外，可以藉由2端子法等測定出導電體的電阻值。

另外，障壁膜417b1及障壁膜417b2具有抑制氫等雜質以及氧的透過的功能。障壁膜417b1位於導電 體416b1上，並防止氧擴散到導電體416b1。障壁膜417b2位於導電體416b2上，並防止氧擴散到導電體416b2。

在電晶體200中，如圖3B所示，包括氧化物406_1b、氧化物406_2b及導電體416b1的層以及包括氧化物406_1c、氧化物406_2c及導電體416b2的層以夾著絕緣體402的頂面的一部分與氧化物406_3b接觸的區域的方式配置。這裡，包括氧化物406_1b、氧化物406_2b及導電體416b1的層與包括氧化物406_1c、氧化物406_2c及導電體416b2的層彼此相對的側面稱為一個側面，上述層不相對的與相反一側的側面稱為另一個側面。

氧化物406_3b包括與導電體416b1的一個側面及導電體416b2的一個側面接觸的區域。再者，氧化物406_3b還包括與氧化物406_2b的頂面的一部分及一個側面、氧化物406_2c的頂面的一部分及一個側面、氧化物406_1b的一個側面及氧化物406_1c的一個側面接觸的區域。也就是說，一個側面具有導電體416b1及導電體416b2比氧化物406_2b及氧化物406_2c縮退的步階形狀。此外，另一個側面分別具有氧化物406_1b、氧化物406_2b、導電體416b1大致一致的形狀、以及氧化物406_1c、氧化物406_2c、導電體416b2大致一致的形狀。也就是說，另一個側面具有對齊的形狀。

電晶體200可以由施加到導電體404b的電位控制氧化物406_3b的電阻。也就是說，可以由施加到導 電體404b的電位控制導電體416b1和導電體416b2之間的導通．非導通。

因為在電晶體200中通道形成在氧化物406_3b中，所以電晶體200具有與上述電晶體100不同的特性。

另外，當電晶體200包括被用作第一閘極電極的導電體404b重疊於被用作源極電極或汲極電極的導電體416b1及導電體416b2的區域時，電晶體200具有由導電體404b和導電體416b1形成的寄生電容及由導電體404b和導電體416b2形成的寄生電容。

藉由使電晶體200具有在導電體404b與導電體416b1之間除了絕緣體412b、氧化物406_3b之外還包括障壁膜417b1的結構，可以減小該寄生電容。與此同樣，藉由使電晶體200具有在導電體404b與導電體416b2之間除了絕緣體412b、氧化物406_3b之外還包括障壁膜417b2的結構，可以減小該寄生電容。因此，電晶體200成為頻率特性良好的電晶體。

另外，藉由使電晶體200具有上述結構，當電晶體200工作時，例如當在導電體404b與導電體416b1或導電體416b2之間產生電位差時，可以減少或防止導電體404b與導電體416b1或導電體416b2之間的洩漏電流。

導電體309c及導電體310c被用作第二閘極電極。導電體309c被用作導電障壁膜的功能。藉由以覆 蓋導電體310c的底面及側面的方式設置導電體309c，可以防止導電體310c的氧化。

作為電晶體200的導電體404b和其周圍的結構可以採用與圖11A至圖11C所示的電晶體的導電體404a和其周圍相同的結構。明確而言，作為導電體404b的端部、絕緣體408b的端部、絕緣體412b的端部及氧化物406_3b的端部的位置關係可以採用與圖11A至圖11C所示的電晶體相同的結構。

這裡，對電晶體200E的結構和本發明的一個實施方式的電晶體200的結構進行比較。圖12A是電晶體200的剖面放大圖。圖12B是電晶體200E的剖面放大圖。

在電晶體200中，氧化物406_3b與導電體416b1的側面、導電體416b2的側面、氧化物406_2b的頂面的一部分及側面、氧化物406_2c的頂面的一部分及側面、氧化物406_1b的側面及氧化物406_1c的側面接觸。

另一方面，在電晶體200E中，氧化物406_3b與導電體416b1的側面、導電體416b2的側面、氧化物406_2b的側面、氧化物406_2c的側面、氧化物406_1b的側面及氧化物406_1c的側面接觸。

圖13示出電晶體200及電晶體200E的被用作源極電極的導電體416b2附近的導帶底(Ec)的能帶圖。圖13的縱軸表示能階(eV)，平帶能階為0eV。橫 軸表示距離(μm)。在計算中，導電體416b2為鎢膜，絕緣體412b為氧氮化矽膜，氧化物406_1c為使用In：Ga：Zn=1：3：4[原子個數比]的靶材形成的In-Ga-Zn氧化物，氧化物406_2c為使用In：Ga：Zn=1：3：1[原子個數比]的靶材形成的In-Ga-Zn氧化物，氧化物406_3b為使用In：Ga：Zn=1：3：2[原子個數比]的靶材形成的In-Ga-Zn氧化物。

在圖13的能帶圖中可知，由於與將電子從被用作源極電極的導電體416b2直接注入氧化物406_3b的第一路徑451相比，將電子從被用作源極電極的導電體416b2經過氧化物406_2c注入氧化物406_1c或氧化物406_3b的第二路徑452的能障更小，所以容易注入電子。也就是說，在比較上述兩個路徑時可知，第二路徑452的接觸電阻比第一路徑451的接觸電阻低。在圖12A及圖12B中，由箭頭示出第一路徑451及第二路徑452。

在對電晶體200E及電晶體200的電子注入路徑進行比較時，由於電晶體200E中的氧化物406_2c與氧化物406_3b的接觸面積小，所以將電子經過氧化物406_2c注入氧化物406_3b的接觸電阻低的第二路徑452與將電子從被用作源極電極的導電體416b2直接注入氧化物406_3b的接觸電阻高的第一路徑451的兩個路徑混在一起。這意味著因製造電晶體時的微小偏差導致將電子從被用作源極電極的導電體416b2注入氧化物406_3b時的接觸電阻有可能發生很大的變化。另一方面，在電晶體 200，由於第二路徑452的氧化物406_2c與氧化物406_3b的接觸面積大，所以將電子經過氧化物406_2c注入氧化物406_3b的路徑佔優勢。其結果是，即使被用作電晶體的源極電極的導電體416b2產生加工偏差，也藉由採用電晶體200的結構，被用作源極電極的導電體416b2與氧化物406_3b的通道區域之間的接觸電阻不發生很大的變化，可以得到偏差小的優良的電晶體特性。

因此，藉由採用電晶體200的結構，可以實現電特性的偏差小、接觸電阻低、通態電流(on-state current)大的電晶體。

〈基板〉

作為基板400例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電 體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。

此外，作為基板400也可以使用撓性基板。此外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板400上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板400，也可以使用包含纖維的薄片、薄膜或箔等。此外，基板400也可以具有伸縮性。此外，基板400可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板400例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板400形成為薄，可以實現包括電晶體的半導體裝置的輕量化。此外，藉由將基板400形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板400上的半導體裝置受到的衝擊等。亦即，能夠提供一種耐久性高的半導體裝置。

作為撓性基板的基板400，例如可以使用金 屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板400的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板400，例如使用線性膨脹係數為1×10^-3/K以下、5×10^-5/K以下或1×10^-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板400。

〈絕緣體〉

藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體401a、絕緣體401b、絕緣體408a、絕緣體408b及絕緣體415，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。

作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。

此外，例如，作為絕緣體303、絕緣體401a、絕緣體401b、絕緣體408a、絕緣體408b、絕緣體415、絕緣體418、絕緣體422及絕緣體424可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽 或氮化矽等。注意，絕緣體303、絕緣體401a、絕緣體401b、絕緣體408a、絕緣體408b、絕緣體415、絕緣體418、絕緣體422及絕緣體424較佳為包含氧化鋁。

此外，例如，當使用含氧的電漿形成絕緣體422時，可以對成為基底層的絕緣體402添加氧。被添加的氧在絕緣體402中成為過量氧，由於加熱處理等而該過量氧經過絕緣體402而被添加到氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中，從而該氧能夠填補氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中的氧缺陷。

此外，例如，當使用含氧的電漿形成絕緣體415時，可以對絕緣體410添加氧。被添加的氧在絕緣體410中成為過量氧，由於加熱處理等而該過量氧經過絕緣體410，被添加到氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中，從而該氧能夠填補氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中的氧缺陷。

當絕緣體303、絕緣體401a、絕緣體408a、絕緣體408b、絕緣體424及絕緣體418具有氧化鋁時，可以減少添加到氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b的過量氧的外方擴散。

作為絕緣體301、絕緣體302、絕緣體402、絕緣體412a及絕緣體412b，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、 鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體301、絕緣體302、絕緣體402、絕緣體412a及絕緣體412b較佳為包含氧化矽或氧氮化矽。

尤其是，絕緣體402、絕緣體412a及絕緣體412b較佳為包括相對介電常數高的絕緣體。例如，絕緣體402、絕緣體412a及絕緣體412b較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體402、絕緣體412a及絕緣體412b較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當在氧化物406_3a一側有氧化鋁、氧化鎵或氧化鉿時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406_2a。此外，例如當在氧化物406_3a一側有氧化矽或氧氮化矽時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。

絕緣體410較佳為包括相對介電常數低的絕緣體。例如，絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，絕緣體410較佳為具有氧化矽、氧氮化矽、氮 氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。

作為障壁膜417a1、障壁膜417a2、障壁膜417b1及障壁膜417b2，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。障壁膜417a1、障壁膜417a2、障壁膜417b1及障壁膜417b2能夠防止絕緣體410中的過量氧擴散到導電體416a1、導電體416a2及導電體416b1及導電體416b2中。

例如，作為障壁膜417a1、障壁膜417a2、障壁膜417b1及障壁膜417b2可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽或氮化矽等。注意，障壁膜417a1、障壁膜417a2、障壁膜417b1及障壁膜417b2較佳為包含氮化矽。

〈導電體〉

作為導電體404a、導電體404b、導電體309a、導電體309b、導電體309c、導電體310a、導電體310b、導電體310c、導電體416a1、導電體416a2、導電體416b1、導電體416b2、導電體429a、導電體429b、導電體 431a、導電體431b、導電體433a、導電體437a、導電體437b、導電體430a、導電體430b、導電體432a、導電體432b、導電體434a、導電體438a、導電體438b，可以使用如下材料，該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

此外，也可以使用包含上述金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外，也可以使用包含氮的銦鎵鋅氧化物。藉由採用這種材料，有時可以俘獲包含在氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中的氫。或者，有時可以俘獲從外方的絕緣體等侵入的氫。

另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧 的導電材料和包含氮的導電材料的疊層結構。

此外，在將氧化物半導體用於電晶體的通道形成區域的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。

另外，作為導電體429a、導電體429b、導電體431a、導電體431b、導電體433a、導電體437a及導電體437b，例如可以使用鎢、多晶矽等的埋入性高的導電材料。此外，還可以使用埋入性高的導電材料與鈦、氮化鈦、氮化鉭等的導電性障壁膜的組合。

〈氧化物〉

作為氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b，較佳為使用氧化物半導體。注意，有時可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體等。

接著，說明可應用於氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b等的氧化物。

氧化物較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或 多種。

在此考慮氧化物包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為其他的可用於元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時可以組合多個上述元素。

〈結構〉

氧化物被分為單晶氧化物和非單晶氧化物。作為非單晶氧化物例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物等。

CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。

雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形及七角形等晶格排列。另外，在CAAC-OS的畸變附近觀察不到明確的晶界(grain boundary)。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在 a-b面方向上的氧原子的排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。

CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。

在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物沒有差別。

a-like OS是具有介於nc-OS與非晶氧化物之間的結構的氧化物。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。

氧化物具有各種結構及各種特性。本發明的一個實施方式的氧化物也可以包括非晶氧化物、多晶氧化物、a-like OS、nc-OS、CAAC-OS中的兩種以上。

〈原子個數比〉

下面，參照圖14A、圖14B及圖14C對根據本發明的氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖14A至圖14C中，不示出氧的原子個數比。另外，將氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]、[Zn]。

在圖14A、圖14B及圖14C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1

α

1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。

點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比的(β

0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。

此外，雙點劃線表示[In]：[M]：[Zn]=(1+γ)：2：(1-γ)的原子個數比(-1

γ

1)的線。此外，圖14A、圖14B及圖14C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的氧化物容易具有尖晶石型結晶結構。

有時在氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0 時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。

圖14A所示的區域A示出氧化物所包含的銦、元素M及鋅的較佳的原子個數比範圍的一個例子。

在氧化物中，藉由提高銦的含量，可以提高氧化物的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大。因此，銦含量高的氧化物的載子移動率比銦含量低的氧化物高。

另一方面，氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖14C中的區域C)，絕緣性變高。

因此，本發明的一個實施方式的氧化物較佳為具有圖14A的以區域A表示的原子個數比，此時該氧化物膜容易具有載子移動率高且晶界少的層狀結構。

具有區域A的原子個數比的氧化物，尤其是具有圖14B所示的區域B的原子個數比的氧化物更容易成為CAAC-OS且具有較高的載子移動率。

CAAC-OS是結晶性高的氧化物。另一方面，在CAAC-OS中無法確認到明確的晶界，所以可以說不容易發生起因於晶界的電子移動率的降低。此外，氧化物的 結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物。因此，具有CAAC-OS的氧化物的物理性質穩定。因此，具有CAAC-OS的氧化物具有耐熱性及高可靠性。

區域B包括[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子個數比及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4的原子個數比。另外，區域B包括[In]：[M]：[Zn]=5：1：6的原子個數比及其附近值以及[In]：[M]：[Zn]=5：1：7的原子個數比及其附近值。

注意，氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，根據形成條件，氧化物的性質有時不同。例如，當使用濺射裝置形成氧化物膜時，形成其原子個數比與靶材的原子個數比不同的膜。此外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示具有氧化物傾向於具有特定特性的原子個數比的區域，區域A至區域C的邊界不清楚。

[具有氧化物的電晶體]

在此，對將上述氧化物用於電晶體的情況進行說明。

藉由將上述氧化物用於電晶體，可以減少晶界中的載子散射等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。

另外，較佳為將載子密度低的氧化物用於電 晶體。例如，氧化物的載子密度可以低於8×10¹¹/cm³，較佳為低於1×10¹¹/cm³，更佳為低於1×10¹⁰/cm³且為1×10^-9/cm³以上。

另外，因為在高純度本質或實質上高純度本質的氧化物中，載子發生源少，所以可以降低載子密度。另外，因為高純度本質或實質上高純度本質的氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。

此外，被氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物中形成有通道區域的電晶體的電特性不穩定。

因此，為了使電晶體的電特性穩定，降低氧化物中的雜質濃度是有效的。為了降低氧化物中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。

〈雜質〉

在此，說明氧化物中的各雜質的影響。

在氧化物包含第14族元素之一的矽或碳時，氧化物中形成缺陷能階。因此，以具有如下區域的方式形成氧化物：氧化物中或氧化物的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)被控制為2×10¹⁸atoms/cm³以下，較佳為2×10¹⁷atoms/cm³以下。

另外，當氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物的電晶體容易具有常開啟特性。由此，較佳為降低氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，以具有如下區域的方式形成氧化物：利用SIMS測得的鹼金屬或鹼土金屬的濃度被控制為1×10¹⁸atoms/cm³以下，較佳為2×10¹⁶atoms/cm³以下。

當氧化物包含氮時，產生作為載子的電子，並載子密度增加，而氧化物容易被n型化。其結果，將含有氮的氧化物用於的電晶體容易具有常開啟型特性。因此，較佳為儘可能地減少氧化物中的氮，例如，利用SIMS測得的氧化物中的氮濃度為小於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

包含在氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物中的氫。明確而言，在氧化物中，利用SIMS測得的氫濃度低於1×10²⁰atoms/cm³，較佳為低於1×10¹⁹atoms/cm³，更佳為低於5×10¹⁸atoms/cm³，進一步較佳為低於1×10¹⁸atoms/cm³。

藉由將雜質被充分降低的氧化物用於電晶體 的通道區域，可以使電晶體具有穩定的電特性。

〈能帶圖〉

接著，對該氧化物採用雙層結構或三層結構的情況進行說明。參照圖15A至圖15C對如下能帶圖進行說明：氧化物S1、氧化物S2和氧化物S3的疊層結構及與該疊層結構接觸的絕緣體的能帶圖；氧化物S2和氧化物S3的疊層結構及與該疊層結構接觸的絕緣體的能帶圖；以及氧化物S1和氧化物S2的疊層結構及與該疊層結構接觸的絕緣體的能帶圖。

圖15A是包括絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖15B是包括絕緣體I1、氧化物S2、氧化物S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。圖15C是包括絕緣體I1、氧化物S1、氧化物S2及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。注意，為了便於理解，能帶圖示出絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2的導帶底的能階(Ec)。

較佳的是，氧化物S1、氧化物S3的導帶底的能階比氧化物S2更靠近真空能階，典型的是，氧化物S2的導帶底的能階與氧化物S1、氧化物S3的導帶底的能階的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。就是說，氧化物S1、氧化物S3的電子親和力與氧化 物S2的電子親和力的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。

如圖15A、圖15B和圖15C所示，在氧化物S1、氧化物S2、氧化物S3中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為了實現這種能帶圖，較佳為降低形成在氧化物S1與氧化物S2的介面或者氧化物S2與氧化物S3的介面的混合層的缺陷態密度。

明確而言，藉由使氧化物S1和氧化物S2、氧化物S2和氧化物S3包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物S2為In-Ga-Zn氧化物的情況下，作為氧化物S1、氧化物S3較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。

此時，氧化物S2成為載子的主要路徑。因為可以降低氧化物S1與氧化物S2的介面以及氧化物S2與氧化物S3的介面的缺陷態密度，所以介面散射對載子傳導的影響小，從而可以得到大通態電流。

在電子被陷阱能階俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物S1、氧化物S3，可以使陷阱能階遠離氧化物S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。

作為氧化物S1、氧化物S3，使用其導電率比 氧化物S2充分低的材料。此時，氧化物S2、氧化物S2與氧化物S1的介面以及氧化物S2與氧化物S3的介面主要被用作通道區域。例如，氧化物S1、氧化物S3可以使用具有在圖14C中以絕緣性高的區域C表示的原子個數比的氧化物。注意，圖14C所示的區域C表示[In]：[M]：[Zn]=0：1：0及其附近值、[In]：[M]：[Zn]=1：3：2及其附近值以及[In]：[M]：[Zn]=1：3：4及其附近值的原子個數比。

尤其是，當作為氧化物S2使用具有以區域A表示的原子個數比的氧化物時，作為氧化物S1及氧化物S3較佳為使用[M]/[In]為1以上，較佳為2以上的氧化物。另外，作為氧化物S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])為1以上的氧化物。

〈電晶體結構2〉

在此說明具有與圖2A至圖2C及圖3A至圖3C不同的結構的電晶體100A及電晶體200A。

圖4A、圖4B及圖4C是根據本發明的一個實施方式的電晶體100A的俯視圖及剖面圖。圖4A是俯視圖。圖4B是沿著圖4A所示的點劃線A1-A2的剖面圖。 圖4C是沿著圖4A所示的點劃線A3-A4的剖面圖。注意，在圖4A的俯視圖中，為了明確起見而省略組件的一部分。

圖4A至圖4C所示的電晶體100A與圖2A至 圖2C所示的電晶體100的不同之處在於氧化物406_3a的形狀。在電晶體100中，絕緣體408a及絕緣體412a的端部和氧化物406_3a的端部對齊，而電晶體100A在圖4B中絕緣體408a及絕緣體412a的端部和氧化物406_3a的端部對齊，在圖4C中氧化物406_3a的端部設置於絕緣體408a及絕緣體412a的端部的內側。這是因為在電晶體的製程中，氧化物406_3a的形成製程和絕緣體408a的形成製程不同的緣故，由此具有可以將氧化物406_3a形成為任意形狀的優點。在後面描述電晶體形成製程。其他結構參照電晶體100的結構。

圖5A、圖5B及圖5C是根據本發明的一個實施方式的電晶體200A的俯視圖及剖面圖。圖5A是俯視圖。圖5B是沿著圖5A所示的點劃線B1-B2的剖面圖。圖5C是沿著圖5A所示的點劃線B3-B4的剖面圖。注意，在圖5A的俯視圖中，為了明確起見而省略組件的一部分。

圖5A至圖5C所示的電晶體200A與圖3A至圖3C所示的電晶體200的不同之處在於氧化物406_3b的形狀。在電晶體200中，絕緣體408b及絕緣體412b的端部和氧化物406_3b的端部對齊，而在圖5B所示的電晶體200A中，絕緣體408b及絕緣體412b的端部和氧化物406_3b的端部對齊，在圖5C所示的電晶體200A中，氧化物406_3b的端部設置於絕緣體408b及絕緣體412b的端部的內側。這是因為在電晶體的製程中，氧化物 406_3b的形成製程和絕緣體408b的形成製程不同的緣故，由此電晶體200A的製程具有可以任意地形成氧化物406_3b的形狀的優點。在後面描述電晶體形成製程。其他結構參照電晶體200的結構。

〈電晶體結構3〉

在此說明具有與圖2A至圖2C及圖3A至圖3C不同的結構的電晶體100B及電晶體200B。

圖6A、圖6B及圖6C是根據本發明的一個實施方式的電晶體100B的俯視圖及剖面圖。圖6A是俯視圖。圖6B是沿著圖6A所示的點劃線A1-A2的剖面圖。圖6C是沿著圖6A所示的點劃線A3-A4的剖面圖。注意，在圖6A的俯視圖中，為了明確起見而省略組件的一部分。

圖6A至圖6C所示的電晶體100B與圖2A至圖2C所示的電晶體100的不同之處在於圖6A至圖6C所示的電晶體100B包括導電體311a及導電體311b而不包括絕緣體302及絕緣體303。

導電體311a及導電體311b由於被用作導電障壁膜，所以具有抑制氫等雜質及氧透過的功能。作為導電體311a及導電體311b，可以使用與導電體309a及導電體309b相同的導電體。

導電體310a的底面及側面由導電體309a覆蓋，導電體310a的頂面由導電體311a覆蓋，由此可以防 止氫等雜質從導電體310a向外釋放。此外，可以防止氧從外部侵入導電體310a，由此可以防止導電體310a的氧化。導電體310b也具有上述相同的結構，所以有相同的效果。其他結構參照電晶體100的結構。

圖7A、圖7B及圖7C是根據本發明的一個實施方式的電晶體200B的俯視圖及剖面圖。圖7A是俯視圖。圖7B是沿著圖7A所示的點劃線B1-B2的剖面圖。圖7C是沿著圖7A所示的點劃線B3-B4的剖面圖。注意，在圖7A的俯視圖中，為了明確起見而省略組件的一部分。

圖7A至圖7C所示的電晶體200B與圖3A至圖3C所示的電晶體200的不同之處在於圖7A至圖7C所示的電晶體200B包括導電體311c而不包括絕緣體302及絕緣體303。

導電體311c由於被用作導電障壁膜，所以具有抑制氫等雜質及氧透過的功能。作為導電體311c，可以使用與導電體309c相同的導電體。

導電體310c的底面及側面由導電體309c覆蓋，導電體310c的頂面由導電體311c覆蓋，由此可以防止氫等雜質從導電體310c向外釋放。此外，可以防止氧從外部侵入導電體310c，由此可以防止導電體310c的氧化。其他結構參照電晶體200的結構。

〈電晶體結構4〉

在此說明具有與圖2A至圖2C及圖3A至圖3C不同的結構的電晶體100C及電晶體200C。

圖8A、圖8B及圖8C是根據本發明的一個實施方式的電晶體100C的俯視圖及剖面圖。圖8A是俯視圖。圖8B是沿著圖8A所示的點劃線A1-A2的剖面圖。圖8C是沿著圖8A所示的點劃線A3-A4的剖面圖。注意，在圖8A的俯視圖中，為了明確起見而省略組件的一部分。

圖8A至圖8C所示的電晶體100C與圖2A至圖2C所示的電晶體100的不同之處在於不包括絕緣體422及絕緣體424。藉由採用這種結構，包含在絕緣體410中的氧(也可以稱為過量氧)可以經過絕緣體402注入氧化物406_1a及氧化物406_2a。此外，可以使包含在絕緣體410中的過量氧經過絕緣體412a的側面注入氧化物406_3a及氧化物406_2a。其他結構參照電晶體100的結構。

圖9A、圖9B及圖9C是根據本發明的一個實施方式的電晶體200C的俯視圖及剖面圖。圖9A是俯視圖。圖9B是沿著圖9A所示的點劃線B1-B2的剖面圖。圖9C是沿著圖9A所示的點劃線B3-B4的剖面圖。注意，在圖9A的俯視圖中，為了明確起見而省略組件的一部分。

圖9A至圖9C所示的電晶體200C與圖3A至圖3C所示的電晶體200的不同之處在於不包括絕緣體 422及絕緣體424。藉由採用這種結構，包含在絕緣體410中的氧(也可以稱為過量氧)可以經過絕緣體402注入氧化物406_1b、氧化物406_2b、氧化物406_1c、氧化物406_2c及氧化物406_3b。此外，可以使包含在絕緣體410中的過量氧經過絕緣體412b的側面注入氧化物406_3b及氧化物406_2b。其他結構參照電晶體200的結構。

〈電晶體結構5〉

在此說明具有與圖3A至圖3C不同的結構的電晶體200D。

圖10A、圖10B及圖10C是根據本發明的一個實施方式的電晶體200D的俯視圖及剖面圖。圖10A是俯視圖。圖10B是沿著圖10A所示的點劃線B1-B2的剖面圖。圖10C是沿著圖10A所示的點劃線B3-B4的剖面圖。注意，在圖10A的俯視圖中，為了明確起見而省略組件的一部分。

圖10A至圖10C所示的電晶體200D與圖3A至圖3C所示的電晶體200的不同之處在於沒有具有第二閘極電極的功能的導電體的結構。其他結構參照電晶體200的結構。

實施方式2

〈電晶體的製造方法1〉

下面，參照圖16A至圖23D說明包括根據本發明的圖2A至圖2C的電晶體100及圖3A至圖3C的電晶體200的半導體裝置的製造方法。在圖16A至圖23D中，圖16A、圖17A、圖18A、圖19A、圖20A、圖21A、圖22A及圖23A是沿著圖2A所示的點劃線A1-A2的剖面圖。圖16B、圖17B、圖18B、圖19B、圖20B、圖21B、圖22B及圖23B是沿著圖2A所示的點劃線A3-A4的剖面圖。圖16C、圖17C、圖18C、圖20C、圖21C、圖22C及圖23C是沿著圖3A所示的點劃線B1-B2的剖面圖。圖16D、圖17D、圖18D、圖20D、圖21D、圖22D及圖23D是沿著圖3A所示的點劃線B3-B4的剖面圖。

首先，準備基板400。

接著，形成絕緣體401a。可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成絕緣體401a。

注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體被分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。

藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生這種電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。

另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。

不同於從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於形成覆蓋縱橫比高的開口部的表面的膜。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他成膜方法組合而使用。

CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD 法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。

接著，在絕緣體401a上形成絕緣體401b。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體401b。接著，在絕緣體401b上形成絕緣體301。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體301。

接著，在絕緣體301中形成到達絕緣體401b的槽。槽例如在其範疇內包括孔或開口部等。在形成槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體401b，較佳為選擇在對絕緣體301進行蝕刻形成槽時被用作蝕刻障壁膜的絕緣體。例如，當作為被形成槽的絕緣體301使用氧化矽膜時，作為絕緣體401b較佳為使用氮化矽膜、氧化鋁膜、氧化鉿膜。

在本實施方式中，作為絕緣體401a，利用ALD法形成氧化鋁膜，作為絕緣體401b，利用濺射法形成氧化鋁膜。

在形成槽之後，形成將成為導電體309a、導電體309b或導電體309c的導電體。將成為導電體309a、 導電體309b或導電體309c的導電體較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體309a、導電體309b或導電體309c的導電體。

在本實施方式中，作為將成為導電體309a、導電體309b或導電體309c的導電體，利用濺射法形成氮化鉭膜。

接著，在將成為導電體309a、導電體309b或導電體309c的導電體上形成將成為導電體310a、導電體310b或導電體310c的導電體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體310a、導電體310b或導電體310c的導電體。

在本實施方式中，作為將成為導電體310a、導電體310b或導電體310c的導電體，利用CVD法形成氮化鈦膜，且在該氮化鈦膜上利用CVD法形成鎢膜。

接著，藉由進行化學機械拋光(Chemical Mechanical Polishing：CMP)去除絕緣體301上的將成為導電體309a、導電體309b或導電體309c的導電體以及將成為導電體310a、導電體310b或導電體310c的導電體。其結果是，只在槽殘留將成為導電體309a、導電體309b或導電體309c的導電體以及將成為導電體310a、導電體310b或導電體310c的導電體，所以可以形成其頂面平坦 的導電體309a、導電體310a、導電體309b、導電體310b、導電體309c及導電體310c。

接著，在絕緣體301、導電體309a、導電體310a、導電體309b、導電體310b、導電體309c及導電體310c上形成絕緣體302。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體302。

接著，在絕緣體302上形成絕緣體303。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體303。

接著，在絕緣體303上形成絕緣體402。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體402。

接著，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以450℃以上且600℃以下的溫度，更佳為以520℃以上且570℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。藉由進行第一加熱處理，可以去除絕緣體402所包含的氫或水等雜質。或者，在第一加熱處理中，也可以在減壓狀態下進行包含氧的電漿處理。包含 氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿而生成的氧自由基高效地導入絕緣體402中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。注意，有時也可以不進行第一加熱處理。

接著，在絕緣體402上形成氧化物406_1。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成氧化物406_1。

接著，也可以進行對氧化物406_1添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。另外，添加到氧化物406_1的氧成為過量氧。較佳為對對應於氧化物406_1的層進行添加氧的處理。接著，在氧化物406_1上形成氧化物406_2。

接著，也可以進行第二加熱處理。作為第二加熱處理，可以利用第一加熱處理條件。藉由進行第二加熱處理，可以提高氧化物406_2的結晶性，並可以去除氫或水等雜質。較佳的是，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。

接著，在氧化物406_2上形成導電體416。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形 成導電體416。作為導電體416，也可以形成具有導電性的氧化物諸如銦錫氧化物(ITO：Indium Tin Oxide)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物或者包含氮的銦鎵鋅氧化物，並且在該氧化物上形成包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上的材料或者以包含磷等雜質元素的多晶矽為代表的導電率高的半導體、鎳矽化物等矽化物。

該氧化物有時具有吸收氧化物406_1及氧化物406_2中的氫的功能以及俘獲從外方擴散的氫的功能，因此電晶體100的電特性及可靠性得到提高。此外，有時在使用鈦代替該氧化物時也可以具有同樣的功能。

接著，在導電體416上形成障壁膜417。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成障壁膜417。在本實施方式中，作為障壁膜417形成氧化鋁膜。

接著，在障壁膜417上形成導電體411。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體411。在本實施方式中，作為導電體411，形成氮化鉭膜(參照圖16A、圖16B、圖16C及圖16D)。

接著，利用光微影法對導電體411及障壁膜417進行加工，來形成導電體411a、導電體411b、障壁 膜417a及障壁膜417b。在該加工中，剖面形狀較佳為錐形形狀。該錐形角度對於與基板底面平行的面為30度以上且小於75度，較佳為30度以上且小於70度。藉由具有這種錐形角度，以後的成膜製程中的膜的覆蓋性得到提高。此外，該加工較佳為利用乾蝕刻法。利用乾蝕刻法的加工適合於微細加工及上述錐形形狀的加工(參照圖17A、圖17B、圖17C及圖17D)。

注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要遮罩。另外，可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，可以在進行乾蝕刻處理之後進行濕蝕刻處理，或者可以在進行濕蝕刻處理之後進行乾蝕刻處理，來去除光阻遮罩。

作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以對平行平板型電極中的一個施加高頻電 源；也可以對平行平板型電極中的一個施加不同的多個高頻電源；也可以對平行平板型電極的各個施加相同的高頻電源；或者對各個平行平板型電極施加頻率不同的高頻電源。此外，也可以使用包括高密度電漿源的乾蝕刻裝置。作為包括高密度電漿源的乾蝕刻裝置，例如可以使用感應耦合型電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。

接著，利用光微影法形成光阻劑421。光阻劑421以覆蓋區域406W1及406W2的方式配置(參照圖18A、圖18B、圖18C及圖18D)。

在此，當光阻劑421以在導電體416中不包括區域406W1及區域406W2的方式配置時，可以製造具有電晶體200E的結構的電晶體(參照圖19A及圖19B)。此外，圖12B示出電晶體200E的剖面圖。

接著，以光阻劑421為蝕刻遮罩，對導電體411a、障壁膜417a、導電體411b、障壁膜417b及導電體416進行蝕刻，形成導電體411a1、導電體411a2、導電體411b1、導電體411b2、障壁膜417a1、障壁膜417a2、障壁膜417b1、障壁膜417b2、導電體416a、導電體416b1及導電體416b2(參照圖20A、圖20B、圖20C及圖20D)。

接著，在去除光阻劑421之後，以導電體411a1、導電體411a2、導電體411b1、導電體411b2、導電體416a的表面露出的部分、導電體416b1的表面露出 的部分及導電體416b2的表面露出的部分為蝕刻遮罩，對氧化物406_1及氧化物406_2進行蝕刻，形成氧化物406_1a、氧化物406_2a、氧化物406_1b、氧化物406_2b、氧化物406_1c及氧化物406_2c(參照圖21A、圖21B、圖21C及圖21D)。

接著，對導電體411a1、導電體411a2、導電體411b1、導電體411b2、導電體416a的表面露出的部分、導電體416b1的表面露出的部分(區域406W1)及導電體416b2的表面露出的部分(區域406W2)進行蝕刻，形成導電體416a1、導電體416a2。此外，導電體416b1的表面露出的部分(區域406W1)被蝕刻，使氧化物406_2b的頂面的一部分露出。導電體416b2的表面露出的部分(區域406W2)被蝕刻，使氧化物406_2c的頂面的一部分露出(參照圖22A、圖22B、圖22C及圖22D)。

接著，也可以使用用純水稀釋氫氟酸的水溶液(稀氫氟酸液)進行洗滌處理。稀氫氟酸液是指以大約70ppm的濃度將氫氟酸混合於純水的溶液。接著，進行第三加熱處理。作為加熱處理的條件，可以利用上述第一加熱處理條件。較佳的是，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。

藉由進行上述乾蝕刻，有時起因於蝕刻氣體的雜質附著到氧化物406_1a、氧化物406_2a、氧化物 406_1b、氧化物406_2b、氧化物406_1c及氧化物406_2c等的表面或擴散到該氧化物內部。作為雜質，例如有氟或氯等。

藉由進行上述處理，可以減少雜質濃度。再者，還可以減少氧化物406_1a、氧化物406_2a、氧化物406_1b、氧化物406_2b、氧化物406_1c及氧化物406_2c中的水分濃度及氫濃度。

接著，形成將成為氧化物406_3a及氧化物406_3b的氧化物。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為氧化物406_3a及氧化物406_3b的氧化物。特別是，較佳為藉由濺射法進行成膜。此外，作為濺射條件，較佳為在氧分壓高的條件下，更佳為在使用氧100%的條件下，使用氧和氬的混合氣體以室溫或100℃以上且200℃以下的溫度進行成膜。

藉由在上述條件下形成將成為氧化物406_3a及氧化物406_3b的氧化物，可以對氧化物406_2a、氧化物406_2b、氧化物406_2c及絕緣體402注入過量氧，所以是較佳的。

接著，在將成為氧化物406_3a及氧化物406_3b的氧化物上形成將成為絕緣體412a及絕緣體412b的絕緣體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為絕緣體412a及絕緣體412b的絕緣體。

在此，可以進行第四加熱處理。作為第四加 熱處理，可以利用第一加熱處理條件。較佳的是，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理，可以減少將成為絕緣體412a及絕緣體412b的絕緣體中的水分濃度及氫濃度。

接著，形成將成為導電體404a及導電體404b的導電體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體404a及導電體404b的導電體。

成為導電體404a及導電體404b的導電體也可以是多層膜。例如，藉由以與將成為上述氧化物406_3a及氧化物406_3b的氧化物同樣的條件形成氧化物，可以對將成為絕緣體412a及絕緣體412b的絕緣體添加氧。添加到將成為絕緣體412a及絕緣體412b的絕緣體的氧成為過量氧。

接著，在該氧化物上藉由濺射法形成導電體，可以降低該氧化物的電阻值。

藉由光微影法對將成為導電體404a及導電體404b的導電體進行加工，來形成導電體404a、導電體404b。

接著，形成將成為絕緣體408a及絕緣體408b的絕緣體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為絕緣體408a及絕緣體408b的絕緣體。藉由採用ALD法形成氧化鋁，可以在導電體404a 及導電體404b的頂面及側面上形成針孔少且厚度均勻的將成為絕緣體408a及絕緣體408b的絕緣體，所以可以防止導電體404a及導電體404b的氧化。

接著，利用光微影法對將成為絕緣體408a及絕緣體408b的絕緣體、將成為絕緣體412a及絕緣體412b的絕緣體、將成為氧化物406_3a及氧化物406_3b的氧化物進行加工，形成絕緣體408a、絕緣體408b、絕緣體412a、絕緣體412b、氧化物406_3a及氧化物406_3b(參照圖23A、圖23B、圖23C及圖23D)。

藉由在第一光微影法中形成導電體404a、導電體404b、絕緣體412a及絕緣體412b，在第二光微影法中形成絕緣體408a、絕緣體408b、氧化物406_3a及氧化物406_3b，可以實現圖11B的結構。

此外，藉由在第一光微影法中形成導電體404a、導電體404b、絕緣體412a、絕緣體412b、氧化物406_3a及氧化物406_3b，在第二光微影法中形成絕緣體408a及絕緣體408b，可以實現圖11C的結構。

在利用乾蝕刻法對將成為氧化物406_3a及氧化物406_3b的氧化物進行蝕刻時，有時將成為氧化物406_3a及氧化物406_3b的氧化物作為殘渣物附著於氧化物406_1a的側面、氧化物406_2a的側面、氧化物406_1b的側面、氧化物406_2b的側面、氧化物406_1c的側面及氧化物406_2c的側面上，可以使用能夠對將成為氧化物406_3a及氧化物406_3b的氧化物進行蝕刻的藥液來去除 該殘渣物。作為能夠對將成為氧化物406_3a及氧化物406_3b的氧化物進行蝕刻的藥液，例如可以使用稀氫氟酸或稀磷酸溶液等。

藉由去除該殘渣物，可以從氧化物406_1a的側面、氧化物406_2a的側面、氧化物406_1b的側面、氧化物406_2b的側面、氧化物406_1c的側面及氧化物406_2c的側面高效地注入過量氧，所以是較佳的。

接著，形成絕緣體422。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體422。在本實施方式中，利用濺射法形成氧化鋁膜。藉由形成該氧化鋁膜，將氧添加到絕緣體402、氧化物406_1a、氧化物406_2a、氧化物406_1b、氧化物406_2b、氧化物406_1c及氧化物406_2c，然後進行加熱處理，可以降低包含在氧化物406_1a、氧化物406_2a、氧化物406_1b、氧化物406_2b、氧化物406_1c及氧化物406_2c中的氫。

接著，形成絕緣體424。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體424。在本實施方式中，利用ALD法形成氧化鋁膜。藉由形成該氧化鋁膜，可以防止從外方侵入氫。

接著，形成絕緣體410。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體410。或者，可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成絕緣體410。

作為絕緣體410的成膜，較佳為利用CVD法。更佳的是，利用電漿CVD法進行成膜。在利用電漿CVD法的成膜中，也可以反復進行形成絕緣體的步驟1和進行使用包含氧的電漿的處理的步驟2。藉由反復進行步驟1和步驟2，可以形成包含過量氧的絕緣體410。

可以以其頂面具有平坦性的方式形成絕緣體410。例如，在沉積剛結束後，絕緣體410的頂面可以具有平坦性。或者，例如，在沉積後，可以從頂面去除絕緣體等以使絕緣體410的頂面平行於基板背面等基準面，而絕緣體410具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。注意，絕緣體410的頂面也可以不具有平坦性。

接著，在絕緣體410上形成絕緣體415。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體415。較佳為藉由濺射法形成絕緣體415。也可以在進行真空中的加熱處理或進行反向濺射處理之後連續地藉由濺射法形成絕緣體415。

在形成絕緣體415時，藉由採用濺射法並使用包含氧的電漿來形成，可以對絕緣體410添加氧。被添加的氧在絕緣體410中成為過量氧，由於加熱處理等而該過量氧經過絕緣體410而被添加到氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中，從而該氧能夠填補氧化物406_1a、氧化物406_2a、氧化物406_3a 及氧化物406_3b中的氧缺陷。再者，可以減少絕緣體410中的水分濃度及氫濃度。

接著，在絕緣體415上形成絕緣體418。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體418。在絕緣體418的形成中，較佳為利用ALD法。例如，藉由使絕緣體418包含氧化鋁，可以抑制氫等雜質混入氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b中。此外，例如，當絕緣體401a、絕緣體402b、絕緣體408a、絕緣體408b、絕緣體415及絕緣體418包含氧化鋁時，可以減少添加到上述氧化物406_1a、氧化物406_2a、氧化物406_3a及氧化物406_3b的氧的外方擴散。也就是說，可以封閉氧(參照圖24A、圖24B、圖24C及圖24D)。

接著，也可以進行第五熱處理。作為第五加熱處理，可以利用第一加熱處理條件。較佳的是，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理，能夠減少絕緣體410中的水分濃度及氫濃度。

接著，利用光微影法形成如下開口部：穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422、絕緣體402、絕緣體303及絕緣體302到達導電體310b的開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417a1到達導電體416a1的開口部；穿過絕緣體418、絕緣體415、絕緣 體410、絕緣體424、絕緣體422及障壁膜417a2到達導電體416a2的開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及絕緣體408a到達導電體404a的開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417b1到達導電體416b1的開口部；穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及障壁膜417b2到達導電體416b2的開口部；以及穿過絕緣體418、絕緣體415、絕緣體410、絕緣體424、絕緣體422及絕緣體408b到達導電體404b的開口部。

作為其他的開口部形成方法，也可以在絕緣體418上形成導電體，在該導電體上形成絕緣體，利用光微影法對該導電體及該絕緣體進行加工，以形成具有該導電體及該絕緣體的硬遮罩，由此將該硬遮罩為蝕刻遮罩形成開口部。藉由將該硬遮罩用作蝕刻遮罩，可以防止開口部的橫向擴大及變形等。作為該硬遮罩，也可以採用絕緣體或導電體的單層。

此外，可以藉由一次的光微影步驟同時形成各開口，但是也可以藉由多次的光微影步驟分別形成各開口。

接著，將導電體429a、導電體431a、導電體433a、導電體437a、導電體429b、導電體431b以及導電體437b埋入各開口部中。

接著，在絕緣體418、導電體429a、導電體 431a、導電體433a、導電體437a、導電體429b、導電體431b及導電體437b上形成導電體，利用光微影法等對該導電體進行加工，形成與導電體429a的頂面接觸的導電體430a、與導電體431a的頂面接觸的導電體432a、與導電體433a的頂面接觸的導電體434a、與導電體437a的頂面接觸的導電體438a、與導電體429b的頂面接觸的導電體430b、與導電體431b的頂面接觸的導電體432b及與導電體437b的頂面接觸的導電體438b。藉由上述步驟，可以製造包括圖2A至圖2C所示的電晶體100及圖3A至圖3C所示的電晶體200的半導體裝置(參照圖2A至圖2C以及圖3A至圖3C)。

本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。

實施方式3

〈半導體裝置的結構〉

在本實施方式中，說明使用本說明書等所公開的電晶體的半導體裝置的例子。

圖25是半導體裝置530的剖面圖。半導體裝置530包括電晶體100、電晶體200、電晶體281及電容元件240。

在半導體裝置530中，作為基板501使用n型半導體。電晶體281包括通道形成區域283、高濃度p型雜質區域285、絕緣體286、導電體287和側壁288。 此外，在隔著絕緣體286與側壁288重疊的區域中具有低濃度p型雜質區域284。絕緣體286可以被用作閘極絕緣層。導電體287可以被用作閘極導電體。在電晶體281中，通道形成區域283形成在基板501的一部分。

在形成導電體287之後且在形成側壁288之前，以導電體287為遮罩引入雜質元素，由此可以形成低濃度p型雜質區域284。換言之，低濃度p型雜質區域284可以以自對準方式形成。在形成側壁288之後，形成高濃度p型雜質區域285。低濃度p型雜質區域284具有與高濃度p型雜質區域285相同的導電型，並且其賦予導電型的雜質的濃度低於高濃度p型雜質區域285。根據情況或狀況，也可以不設置低濃度p型雜質區域284。

電晶體281與其他電晶體由元件分離層514電分離。元件分離區域可以使用LOCOS(Local Oxidation of Silicon：矽局部氧化))法、STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。

半導體裝置530在覆蓋電晶體281的絕緣體505上包括絕緣體531、絕緣體532、絕緣體533、絕緣體534、絕緣體535及絕緣體536。此外，半導體裝置530在絕緣體505上包括導電體522及導電體524。

導電體522以埋入絕緣體531及絕緣體532中的方式設置。此外，導電體522藉由設置在絕緣體503、絕緣體504及絕緣體505中的導電體521與電晶體281電連接。

導電體524以埋入絕緣體535中的方式設置。此外，導電體524藉由設置在絕緣體533及絕緣體534中的導電體523與導電體522電連接。

半導體裝置530在絕緣體536上隔著絕緣體102、絕緣體103、絕緣體104、絕緣體106、絕緣體107及絕緣體108包括電晶體100及電晶體200。此外，在電晶體100及電晶體200上包括絕緣體115、絕緣體116及絕緣體539，在絕緣體539上包括導電體527及導電體241。此外，包括覆蓋導電體527及導電體241的絕緣體242。另外，在絕緣體242上包括覆蓋導電體241的導電體243。

重疊導電體241、絕緣體242及導電體243的區域被用作電容元件240。藉由以覆蓋導電體241的方式設置導電體243，除了導電體241的頂面以外其側面也可以被用作電容元件。

導電體527藉由設置在絕緣體539、絕緣體116、絕緣體115、絕緣體114、絕緣體110、絕緣體109及障壁膜127的一部分中的導電體526與電晶體200的源極或汲極電連接。

此外，在導電體243及絕緣體242上包括絕緣體537，在絕緣體537上包括導電體529，在導電體529上包括絕緣體538。導電體529藉由設置在絕緣體537的一部分中的導電體528與導電體527電連接。

絕緣體102、絕緣體103、絕緣體104、絕緣 體106、絕緣體107、絕緣體108、絕緣體109、絕緣體110、絕緣體115、絕緣體116、絕緣體531、絕緣體532、絕緣體533、絕緣體534、絕緣體535、絕緣體536、絕緣體539、絕緣體242、絕緣體537及絕緣體538可以使用與上述實施方式等所示的絕緣體同樣的材料及方法形成。另外，導電體521、導電體522、導電體523、導電體524、導電體525、導電體526、導電體527、導電體241、導電體243、導電體528及導電體529可以與上述實施方式等所示的導電體同樣的材料及方法形成。

導電體521、導電體522、導電體523、導電體524、導電體525、導電體526、導電體527、導電體528及導電體529也可以藉由鑲嵌法或雙鑲嵌法等形成。

〈記憶元件的一個例子〉

圖26A所示的半導體電路示出記憶元件251a的結構例子，其中將電晶體262的源極和汲極中的一個與電晶體263的閘極及電容元件258的一個電極連接。另外，圖26B所示的電路示出記憶元件261a的結構例子，其中將電晶體262的源極和汲極中的一個與電容元件258的一個電極連接。

記憶元件251a及記憶元件261a可以將藉由佈線254及電晶體262輸入的電荷保持在節點257中。藉由將OS電晶體用作電晶體262，可以長期間保持節點257中的電荷。

記憶元件251a包括電晶體263。雖然在圖26A中電晶體263是p通道型電晶體，但是也可以使用n通道型電晶體。例如，作為電晶體263，也可以使用電晶體281。此外，作為電晶體263，也可以使用OS電晶體。

在此，對圖26A所示的記憶元件251a及圖26B所示的記憶元件261a進行詳細說明。

記憶元件251a包括使用第一半導體的電晶體263、使用第二半導體的電晶體262以及電容元件258。

作為電晶體262可以使用上述實施方式所公開的OS電晶體。藉由作為電晶體262使用關態電流小的電晶體，可以長期間將資料保持在節點257。也就是說，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的記憶元件。

在圖26A中，佈線252與電晶體263的源極和汲極中的一個電連接，佈線253與電晶體263的源極和汲極中的另一個電連接。此外，佈線254與電晶體262的源極和汲極中的另一個電連接，佈線255與電晶體262的閘極電連接。此外，電晶體263的閘極、電晶體262的源極和汲極中的一個及電容元件258的一個電極與節點257電連接。此外，佈線256與電容元件258的另一個電極電連接。

圖26A所示的記憶元件251a具有能夠保持供應給節點257的電荷的特性，由此如下所述那樣能夠進行 資料的寫入、保持和讀出。

[寫入工作及保持工作]

對記憶元件251a的資料寫入工作和保持工作進行說明。首先，將佈線255的電位設定為使電晶體262成為開啟狀態的電位。由此，佈線254的電位供應給節點257。也就是說，對節點257供應預定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，也稱為“低位準電荷”、“高位準電荷”)中的任一個。然後，藉由將佈線255的電位設定為使電晶體262成為關閉狀態的電位，在節點257中保持電荷(保持工作)。

高位準電荷是對節點257供應比低位準電荷高的電位的電荷。在作為電晶體263使用p通道型電晶體的情況下，高位準電荷和低位準電荷都是供應比電晶體263的臨界電壓高的電位的電荷。在作為電晶體263使用n通道型電晶體的情況下，高位準電荷和低位準電荷都是供應比電晶體263的臨界電壓低的電位的電荷。也就是說，高位準電荷和低位準電荷都是供應使電晶體263成為關閉狀態的電位的電荷。

[讀出工作1]

接著，對資料的讀出工作進行說明。在對佈線252供應與佈線253的電位不同的預定電位(恆定電位)的狀態下，藉由對佈線256供應讀出電位V_R，可以讀出保持在 節點257中的資料。

當由高位準電荷供應的電位為V_H，由低位準電荷供應的電位為V_L時，讀出電位V_R可以為{(Vth-V_H)+(Vth+V_L)}/2。此外，當作為電晶體263使用p通道型電晶體時，不進行資料讀出時的佈線256的電位可以為比V_H高的電位，而當作為電晶體263使用n通道型電晶體時，不進行資料讀出時的佈線256的電位可以為比V_L低的電位。

例如，在作為電晶體263使用p通道型電晶體的情況下，當電晶體263的Vth為-2V，V_H為1V，V_L為-1V時，V_R可以為-2V。在寫入到節點257的電位是V_H的情況下，當V_R供應給佈線256時，V_R+V_H，亦即-1V施加到電晶體263的閘極。-1V高於Vth，因此電晶體263不成為開啟狀態。由此，佈線253的電位不產生變化。此外，在寫入到節點257的電位是V_L的情況下，當V_R供應給佈線256時，V_R+V_L，亦即_3V施加到電晶體263的閘極。-3V低於Vth，因此電晶體263成為開啟狀態。由此，佈線253的電位變化。

另外，在作為電晶體263使用n通道型電晶體的情況下，當電晶體263的Vth為2V，V_H為1V，V_L為-1V時，V_R可以為2V。在寫入到節點257的電位是V_H的情況下，當V_R供應給佈線256時，V_R+V_H，亦即3V施加到電晶體263的閘極。3V高於Vth，因此電晶體263成為開啟狀態。由此，佈線253的電位變化。此外，在寫入 到節點257的電位是V_L的情況下，當V_R供應給佈線256時，V_R+V_L，亦即1V施加到電晶體263的閘極。1V低於Vth，因此電晶體263不成為開啟狀態。由此，佈線253的電位不產生變化。

藉由辨別佈線253的電位，可以讀出節點257所保持的資料。

圖26B所示的記憶元件261a的與記憶元件251a不同之處在於：沒有電晶體263。此外，電容元件258的另一個電極與佈線264電連接。佈線264的電位只要是恆定電位就可以是任何電位。例如，佈線264的電位可以為GND。記憶元件261a也可以以與記憶元件251a同樣的工作進行資料寫入。

[讀出工作2]

對記憶元件261a的資料讀出工作進行說明。當對佈線255供應使電晶體262成為開啟狀態的電位時，處於浮動狀態的佈線254與電容元件258導通，於是，在佈線254與電容元件258之間電荷被再次分配。其結果是，佈線254的電位變化。佈線254的電位的變化量根據節點257的電位(或累積在節點257中的電荷)而取不同的值。

例如，當節點257的電位為V，電容元件258的電容為C，佈線254所具有的電容成分為CB，並且再次分配電荷之前的佈線254的電位為VB0時，再次分配電荷之後的佈線254的電位為(CB×VB0+C×V)/(CB+C)。 因此，當作為記憶單元的狀態，節點257的電位為V1和V0(V1>V0)這兩個狀態時，保持電位V1時的佈線254的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的佈線254的電位(=(CB×VB0+C×V0)/(CB+C))。

並且，藉由比較佈線254的電位與規定的電位，可以讀出資料。

上述記憶元件藉由應用使用氧化物半導體的關態電流極小的電晶體，可以在長期間保持存儲內容。就是說，不需要進行更新工作或可以使更新工作的頻率極低，從而可以實現功耗低的半導體裝置。此外，在沒有電力的供應時(但是，較佳為其電位被固定)也可以長期間地保持存儲內容。

另外，因為上述記憶元件在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。例如，不同於習知的非揮發性記憶體，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生絕緣體劣化等問題。換言之，在根據本發明的一個實施方式的記憶元件中，在現有非揮發性記憶體中成為問題的重寫次數不受到限制，並且其可靠性得到極大提高。再者，根據電晶體的導通狀態或非導通狀態而進行資料寫入，所以能夠進行高速工作。

另外，也可以使用具有背閘極的電晶體作為電晶體262。藉由控制對該背閘極供應的電位，可以任意改變電晶體262的臨界電壓。圖26C所示的記憶元件 251b具有與記憶元件251a幾乎相同的電路結構。記憶元件251b的與記憶元件251a不同之處在於：作為電晶體262使用具有背閘極的電晶體。圖26D所示的記憶元件261b具有與記憶元件261a幾乎相同的電路結構。記憶元件261b的與記憶元件261a不同之處在於：作為電晶體262使用具有背閘極的電晶體。

另外，在記憶元件251b及記憶元件261b中，電晶體262的背閘極與佈線259電連接。藉由控制供應給佈線259的電位，可以任意改變電晶體262的臨界電壓。

<記憶體裝置的一個例子>

圖27A和圖27B的電路圖示出使用上述記憶元件的記憶體裝置的一個例子。圖27A所示的記憶體裝置300包括記憶體電路350及電壓保持電路320。圖27B所示的記憶體裝置300a包括記憶體電路350a及電壓保持電路320。記憶體電路350及記憶體電路350a包括多個記憶元件。圖27A和圖27B示出包括三個記憶元件261b(記憶元件261b_1至記憶元件261b_3)時的例子。

在圖27A所示的記憶體裝置300中，記憶體電路350所包括的記憶元件261b_1與佈線255_1及佈線254_1電連接。記憶體電路350所包括的記憶元件261b_2與佈線255_2及佈線254_2電連接。記憶體電路350所包括的記憶元件261b_3與佈線255_3及佈線254_3電連 接。此外，記憶體電路350所包括的記憶元件261b_1至記憶元件261b_3與佈線264電連接。

在圖27B所示的記憶體裝置300a中，記憶體電路350a所包括的記憶元件261b_1至記憶元件261b_3與佈線255電連接。記憶體電路350a所包括的記憶元件261b_1與佈線254_1及佈線264_1電連接。記憶體電路350a所包括的記憶元件261b_2與佈線254_2及佈線264_2電連接。記憶體電路350a所包括的記憶元件261b_3與佈線254_3及佈線264_3電連接。

關於記憶元件261b_1至記憶元件261b_3的結構及工作等，可以參照上述記憶元件261b的說明。因此，在此省略詳細說明。

電壓保持電路320包括電晶體323及電容元件324。雖然圖27A和圖27B作為電晶體323示出具有背閘極的電晶體，但是也可以使用沒有背閘極的電晶體。在圖27A和圖27B中，電晶體323的源極和汲極中的一個與端子321電連接。電晶體323的源極和汲極中的另一個、閘極及背閘極與佈線259電連接。電容元件324的一個電極與佈線259電連接。電容元件324的另一個電極與佈線322電連接。

藉由控制佈線322的電位，可以改變佈線259的電位。在記憶體裝置300及記憶體裝置300a進行讀出工作及寫入工作時，對佈線322供應電位，使得佈線259的電位為高於後述的負電位(低於GND的電位)且低於 相當於電晶體262的Vth的電位(使電晶體262成為開啟狀態的電位)的電位。

另外，如記憶體裝置300a那樣，在記憶元件261b_1至記憶元件261b_3的每一個所包括的電晶體262的閘極與佈線255電連接時，佈線259的電位可以為相當於電晶體262的Vth的電位以上。

藉由控制佈線259的電位，可以提高電晶體262的工作速度。此外，可以降低電晶體262的外觀上的Vth。因此，可以提高資料的寫入速度及讀出速度。

另外，在記憶體電路350的保持工作時，對佈線322供應恆定電位。例如，供應GND。然後，對端子321供應負電位(低於GND的電位)。當負電位供應給端子321時，電晶體323的閘極電位相對提高，由此電晶體323成為開啟狀態。此時，負電位藉由電晶體323供應給佈線259。更準確地說，佈線259的電位成為比負電位高Vth的電位。但是，為了容易理解說明，在本實施方式等中說明對佈線259供應負電位的情況。

當負電位供應給佈線259時，電晶體262的背閘極電位下降，電晶體262成為關閉狀態，由此寫入到記憶體電路350中的資料被保持。此外，當對電晶體262的背閘極供應負電位時，電晶體的外觀上的Vth提高。因此，即使電晶體262的閘極電位變動，也可以保持寫入到記憶體電路350中的資料。

接著，對端子321供應GND以上的電位。例 如，供應GND。由於佈線259的電位是負電位，所以電晶體的閘極電位也成為負電位。因此，電晶體323成為關閉狀態。然後，即使停止向記憶體裝置300(記憶體裝置300a)供電，也可以維持電晶體323及電晶體262的關閉狀態。

電壓保持電路320具有在記憶體裝置300(記憶體裝置300a)的保持工作時抑制佈線259的電位變動的功能。此外，電壓保持電路320具有即使停止向記憶體裝置300(記憶體裝置300a)供電也可以抑制佈線259的電位變動的功能。也就是說，電壓保持電路320具有保持佈線259的電壓的功能。為了保持佈線259的電壓，電晶體323較佳為關態電流小的電晶體。例如，在電容元件324的容量值為10pF，佈線259的電位上升允許量為0.5V的情況下，直到佈線259的電位上升0.5V所需的期間是：當電晶體323的關態電流為1.39×10^-15A時，為1小時；當電晶體323的關態電流為5.79×10^-17A時，為1日；當電晶體323的關態電流為1.59×10^-19A時，為1年；當電晶體323的關態電流為1.59×10^-20A時，為10年。當電晶體323的關態電流為1.59×10^-20A以下時，可以將寫入到記憶體電路350中的資料保持10年以上。

例如，藉由作為電晶體323使用OS電晶體，可以實現關態電流極小的電晶體。為了減小關態電流，電晶體323的通道長度較佳為長。或者，電晶體323的通道寬度較佳為短。或者，電晶體323的通道長度較佳為長於 其通道寬度。

尤其是，電晶體323的在Vg為0V時的關態電流較佳為小。因此，作為電晶體323較佳為使用Vth大的電晶體。作為Vth大的電晶體，可以使用上述電晶體200等。此外，由於電晶體262進行資料的寫入和讀出，所以較佳為使用Vth小的電晶體。此外，電晶體262較佳為使用通態電流大且場效移動率高的電晶體。作為電晶體262，可以使用上述電晶體100等。

圖28是示出記憶體裝置300的剖面結構的一部分的剖面圖，其中作為記憶體電路350的電晶體262使用電晶體100，並且作為電壓保持電路320的電晶體323使用電晶體200。

在圖28中，記憶體裝置300在基板101上隔著絕緣體102及絕緣體103包括電晶體262及電晶體323。此外，在電晶體262及電晶體323上包括絕緣體115、絕緣體116及絕緣體539，在絕緣體539上包括導電體241、導電體244及導電體527。此外，還包括覆蓋導電體241、導電體244及導電體527的絕緣體242。此外，在絕緣體242上包括覆蓋導電體241的導電體243及覆蓋導電體244的導電體245。

導電體241、絕緣體242和導電體243重疊的區域被用作電容元件258。藉由以覆蓋導電體241的方式設置導電體243，導電體241的頂面及側面都可以被用作電容元件。導電體244、絕緣體242和導電體245重疊的 區域被用作電容元件324。藉由以覆蓋導電體244的方式設置導電體245，導電體244的頂面及側面都可以被用作電容元件。

導電體527藉由設置在絕緣體539、絕緣體116、絕緣體115、絕緣體114、絕緣體110、絕緣體109及障壁膜127的一部分中的導電體526與電晶體323的源極和汲極中的一個電連接。

另外，在導電體243、導電體245及絕緣體242上包括絕緣體537，在絕緣體537上包括導電體529，在導電體529上包括絕緣體538。導電體529藉由設置在絕緣體537的一部分中的導電體528與導電體527電連接。

電晶體323的源極和汲極中的另一個與電晶體323的閘極及電晶體262的背閘極電連接。此外，雖然未圖示，但電晶體323的閘極與背閘極彼此電連接。

絕緣體102、絕緣體103、絕緣體104、絕緣體106、絕緣體107、絕緣體108、絕緣體109、絕緣體110、絕緣體115、絕緣體116、絕緣體242、絕緣體539、絕緣體537及絕緣體538可以使用與上述實施方式等所示的絕緣體相同的材料及方法形成。導電體526、導電體527、導電體243、導電體244、導電體245、導電體528及導電體529可以使用與上述實施方式等所示的導電體相同的材料及方法形成。導電體241、導電體244及導電體527可以在同一製程中同時形成。導電體243及導電 體245可以在同一製程中同時形成。

根據本發明的一個實施方式，可以以幾乎相同的製程製造電特性不同的電晶體。由此，根據本發明的一個實施方式，可以提供生產率高的記憶體裝置。此外，根據本發明的一個實施方式，可以實現即使停止供電也能夠長期間保持資料的記憶體裝置。例如，可以實現即使停止供電也能夠保持資料1年以上或10年以上的記憶體裝置。因此，可以將本發明的一個實施方式的記憶體裝置看作非揮發性記憶體。

實施方式4

〈電子裝置〉

本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖29A至圖29G示出應用根據本發明的一個實施方式的半導體裝置的電子裝置的具體例子。

圖29A所示的可攜式遊戲機2900包括外殼2901、外殼2902、顯示部2903、顯示部2904、麥克風2905、揚聲器2906、操作開關2907等。另外，可攜式遊戲機2900在外殼2901的內側具有天線、電池等。雖然圖29A所示的可攜式遊戲機包括顯示部2903和顯示部2904這兩個顯示部，但是顯示部的個數不侷限於此。顯示部2903設置有作為輸入裝置的觸控面板，能夠利用觸控筆2908等進行操作。

圖29B所示的資訊終端2910在外殼2911中 包括顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。

圖29C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。

圖29D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、透鏡2945及連接部2946等。操作開關2944及透鏡2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。

圖29E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓 性、輕量且方便性良好的資訊終端2950。

圖29F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、腕帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。

顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功能。

另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。

圖29G示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。

例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用根據本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。

本實施方式可以與其他實施方式或實施例等所記載的結構適當地組合而實施。

實施例1

在本實施例中，製造本發明的一個實施方式的圖3A至圖3C所示的電晶體200及圖12B所示的電晶體200E，利用掃描穿透式電子顯微鏡(STEM：Scaning Transmission Electron Microscope)觀察上述電晶體的剖面形狀。

電晶體200及200E藉由如下方法形成。藉由熱氧化法在p型矽單晶圓上形成厚度為400nm的氧化矽膜。接著，藉由濺射法在該氧化矽膜上形成厚度為40nm的第一氧化鋁膜。

接著，藉由CVD法在第一氧化鋁膜上形成厚度為150nm的第一氧氮化矽膜，藉由濺射法在第一氧氮化矽膜上形成厚度為35nm的第一鎢膜。接著，藉由光微影法對第一鎢膜進行加工，形成包括第一鎢膜的硬遮罩。

接著，對第一氧氮化矽膜進行加工，形成到達第一氧化鋁膜的槽。藉由濺射法在該槽上形成第一氮化鉭膜，藉由CVD法在第一氮化鉭膜上形成第一氮化鈦膜及第二鎢膜。藉由第一CMP處理，直到到達第一氧氮化矽膜的頂面為止，對第二鎢膜、第一氮化鈦膜及第一氮化鉭膜進行拋光，在槽中埋入第二鎢膜、第一氮化鈦膜及第一氮化鉭膜，由此形成佈線層及第二閘極電極。

接著，在佈線層及第二閘極電極上藉由濺射法形成厚度為10nm的第二氮化鉭膜。然後，藉由光微影法對第二氮化鉭膜的不需要的部分進行蝕刻。

接著，形成被用作第二閘極絕緣膜的厚度為20nm的第二氧氮化矽膜。接著，進行第一熱處理。作為第一熱處理，在包含氮的氛圍下以400℃進行1小時的處理。

接著，作為第一氧化物(S1)藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。S1的形成條件為如下：使用In：Ga：Zn=1：3：4[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。

接著，作為第二氧化物(S2)，藉由濺射法在S1上形成厚度為15nm的In-Ga-Zn氧化物。S2的形成條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氬氣體流量為40sccm；氧氣體流量為5sccm；壓力為0.7Pa；基板溫度為130℃。

接著，進行第二熱處理。作為第二熱處理， 在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。

接著，藉由濺射法在S2上形成厚度為20nm的第三氮化鉭膜。接著，藉由ALD法在第三氮化鉭膜上形成厚度為5nm的第二氧化鋁膜。接著，藉由濺射法在第二氧化鋁膜上形成厚度為15nm的第四氮化鉭膜。

接著，藉由光微影法對與形成通道的部分重疊的第四氮化鉭膜及第二氧化鋁膜進行蝕刻。作為該蝕刻採用乾蝕刻法。

接著，藉由光微影法依次對第四氮化鉭膜、第二氧化鋁膜、第三氮化鉭膜、S2及S1的不需要的部分進行蝕刻。作為該蝕刻採用乾蝕刻法。

接著，對與形成通道的部分重疊的第三氮化鉭膜進行蝕刻。藉由該蝕刻，同時對第二氧化鋁膜上的第四氮化鉭膜進行蝕刻。作為該蝕刻採用乾蝕刻法。

接著，進行第三熱處理。作為第三熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。

接著，藉由光微影法對第二氧氮化矽膜及第二氮化鉭膜進行加工，形成到達第二鎢膜的接觸孔。

接著，作為第三氧化物(S3)，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。S3的形成條件為如下：使用In：Ga：Zn=1：3：2[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為室溫。

接著，藉由CVD法形成被用作第一閘極氧化膜的厚度為10nm的第三氧氮化矽膜。

接著，進行第四熱處理。作為第四熱處理，在包含氮的氛圍下以400℃進行1小時的處理。

接著，作為第四氧化物(S4)，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第四氧化物的形成條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。

接著，藉由濺射法在第四氧化物上形成厚度為10nm的第二氮化鈦膜，藉由濺射法在第二氮化鈦膜上形成厚度為30nm的第三鎢膜。此外，連續形成第二氮化鈦膜及第三鎢膜。

接著，藉由光微影法依次對第三鎢膜、第二氮化鈦膜及第四氧化物進行蝕刻。作為第三鎢膜、第二氮化鈦膜的蝕刻採用乾蝕刻法，作為第四氧化物的蝕刻採用濕蝕刻法。

接著，藉由ALD法形成厚度為7nm的第三氧化鋁膜。基板溫度為250℃。

接著，藉由光微影法依次對第三氧化鋁膜的一部分、第三氧氮化矽膜的一部分及S3的一部分進行蝕刻。作為第三氧化鋁膜及第三氧氮化矽膜的蝕刻採用乾蝕刻法，作為S3的蝕刻採用濕蝕刻法。

接著，藉由濺射法，形成厚度為20nm的第四 氧化鋁膜，該第四氧化鋁膜的形成條件為如下：氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；基板溫度為250℃。

接著，藉由ALD法在第四氧化鋁膜上形成厚度為5nm的第五氧化鋁膜。基板溫度為250℃。

接著，藉由CVD法形成厚度為310nm的第四氧氮化矽膜。接著，進行第二CMP處理對第四氧氮化矽膜進行拋光，由此使第四氧化矽膜的表面平坦化。

接著，藉由濺射法，在第四氧化矽膜上形成厚度為40nm的第六氧化鋁膜，該第六氧化鋁膜的形成條件為如下：氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；基板溫度為250℃。

接著，進行第五熱處理。作為第五熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。

接著，藉由CVD法形成厚度為100nm的第五氧氮化矽膜。

接著，藉由光微影法形成到達第二氮化鉭膜(第二閘極電極)的接觸孔、到達第三鎢膜(第一閘極電極)的接觸孔及到達第三氮化鉭膜(源極電極及汲極電極)的接觸孔，藉由濺射法形成厚度為40nm的第四氮化鉭膜，藉由CVD法形成厚度為10nm的第三氮化鈦膜，藉由CVD法形成厚度為150nm的第四鎢膜。

接著，進行第三CMP處理，直到到達第五氧 氮化矽膜的頂面為止對第四鎢膜、第三氮化鈦膜及第四氮化鉭膜進行拋光，形成在各接觸孔中埋入第四鎢膜、第三氮化鈦膜及第四氮化鉭膜的插頭。

接著，藉由濺射法形成厚度為50nm的第五鎢膜。接著，藉由光微影法對第五鎢膜的一部分進行蝕刻，形成佈線層。接著，以250℃進行1小時的第六熱處理。

接著，藉由塗佈法形成厚度為1μm的光阻膜，藉由光微影法去除成為測量端子(測量焊盤)的部分的光阻膜。

藉由上述步驟，製造電晶體200及200E。接著，利用STEM對所製造的電晶體的剖面形狀進行觀察。

圖30A是本發明的一個實施方式的電晶體200的源極電極或汲極電極附近的剖面STEM影像。此外，圖30B是電晶體200E的源極電極或汲極電極附近的剖面STEM影像。

從圖30A確認到，被用作源極電極或汲極電極的第三氮化鉭膜及第二氧化物(S2)具有步階形狀，以覆蓋該步階形狀的方式配置被形成通道的第三氧化物(S3)。此外，還確認到由於具有步階形狀所以S3的覆蓋性優良。此外，確認到S3與第三氮化鉭膜的側面接觸，S3還與S2的側面及頂面的一部分接觸。

另一方面，從圖30B確認到，第三氮化鉭膜的端部與S2的端部大致一致，第三氮化鉭膜與S2很陡且第三氮化鉭膜與S2形成很大的步階，與電晶體200相 比，S3的覆蓋性不好。此外，還確認到S3與第三氮化鉭膜的側面接觸，S3僅與S2的側面接觸。

實施例2

在本實施例中，對在實施例1中製造的電晶體200及200E的電特性進行測量。各電晶體配置在5英寸方的基板中。

作為電晶體200及200E的電晶體，測量通道長度(L長度)為10000nm、通道寬度(W寬度)為150nm的尺寸的電晶體。此外，測量將源極-汲極間電壓(以下，稱為汲極電壓Vd)設定為0.1V、1.2V並對於每個Vd將源極-閘極間電壓(以下，稱為閘極電壓Vg)從-2V改變為+6V時的源極-汲極間電流(以下，稱為汲極電流Id)的變化。亦即，測量Id-Vg特性。以後，閘極電壓Vg是指第一閘極電極(頂閘極電極)的電壓。在本測量中，將第二閘極電極(背閘極電極)的電壓設定為0V。此外，在本測量中，測量基板中的8個電晶體的Id-Vg特性。圖31A示出電晶體200的Id-Vg特性，圖31B示出電晶體200E的Id-Vg特性。以實線表示Vd=0.1V時的Id-Vg曲線，以虛線表示Vd=1.2V時的Id-Vg曲線。

這裡，使用Vg=6V時的Id(通態電流)及Id=0A的Vg(Vsh)對電晶體200及200E的特性進行比較。

電晶體200的Vd=0.1V時的通態電流為 4.0×10^-9A至9.9×10^-9A，Vd=1.2V時的通態電流為3.1×10^-8A至6.8×10^-8A。Vd=0.1V時的Vsh為2.0V至2.3V，Vd=1.2V時的Vsh為2.2V至2.6V。

另一方面，電晶體200E的Vd=0.1V時的通態電流為1.1×10^-11A至3.8×10^-10A，Vd=1.2V時的通態電流為6.2×10^-10A至9.1×10^-9A。Vd=0.1V時的Vsh為3.9V至5.0V，Vd=1.2V時的Vsh為3.2V至3.9V。

與電晶體200E相比，電晶體200的通態電流及Vsh的偏差小。此外，與電晶體200E相比，電晶體200的通態電流大且Vsh小。由此可確認到，與電晶體200E相比，本發明的一個實施方式的電晶體200具有通態電流大且基板中的電特性偏差小的優良的特性。

實施例3

在本實施例中，基於數值計算對反轉型FET及積累型FET的能帶圖的差異進行討論。積累型FET與反轉型FET的FET的結構都相同。此外，反轉型FET的通道部的受體雜質密度在任何通道長度中都是1×10¹⁵[cm^-3]。另外，半導體的相對介電常數為15。對於各L長度的通道方向的能帶圖(導帶底)標繪出-eΦ(x)來得到。圖32A示出L=500nm的積累型的CAAC-IGZO FET與反轉型的Si FET的能帶圖的比較。

與反轉型FET相比，積累型FET的能帶急劇地彎曲。當積累型FET及反轉型FET的通道摻雜都少 時，S/D電極及通道中的能帶壘的高度與平帶電壓相等。因此，對於電子的能障的高度可以適合於FET的短通道效果耐性的指標。作為例子，圖32B示出L=90nm的FET的通道長度方向的能帶圖。

關於源極電極或汲極電極及通道的能障，亦即通道中的能帶的最大值與累積型FET相比反轉型FET更小。這意味著與反轉型FET相比積累型FET中的短通道效果小。在後面的說明中，將通道的中央的能帶的最大值稱為“能障高度(EBH)”，基於該指標說明短通道效果耐性。由公式1定義EBH。

圖33A是反轉型Si FET及積累型IGZO FET的EBH在每個通道長度(L)進行標繪的圖。在反轉型FET中，在L=180nm以下時，EBH明確地降低，而在積累型FET中，在L=120nm以下時，EBH開始降低。其結果表示本質的積累型FET與反轉型FET相比對短通道效果具有高耐性。

接著，說明介電常數的影響。對ε_S=8.2時的EBH及ε_S=15.0時的EBH進行比較(參照圖33B)。

藉由考慮到介電常數，可以抑制短通道化引起的EBH的降低。就是說，CAAC-IGZO的介電常數具有提高短通道效果耐性的作用。根據這次計算，在考慮到介 電常數時，即使使GI膜厚度保持為10nm，L=180nm時的EBH的降低只是1%，幾乎不產生短通道效果。另一方面，在L<100nm時，EBH顯著地降低。在是L=100nm以下的短通道長度時，不能抑制GI膜厚度為10nm的平面型CAAC-IGZO FET的短通道效果，需要將結構改變為S-channel結構等。

平面型CAAC-IGZO FET可以直到L=180nm左右被微細化而不需要縮減閘極絕緣膜的厚度。從習知的Si FET的常識來看，這是令人驚歎的事實。與習知的Si FET不同，CAAC-IGZO FET能夠實現微細化而不需要縮減閘極絕緣膜的厚度的理由是：CAAC-IGZO為薄膜。

在Si LSI的技術中，為了抑制短通道化，有時使用埋入氧化膜等使活性層的厚度減薄的晶圓。這被已知Silicon on Insulator(SOI)技術，被已知與如FinFET那樣的三維閘極結構相同地抑制短通道效果的技術。CAAC-IGZO FET由於藉由濺射成膜法容易形成15nm左右的較薄的活性層，所以具有高短通道效果耐性。為了確認到活性層的膜厚度對短通道效果耐性帶來的影響，對活性層的厚度為100nm的平面型CAAC-IGZO FET及15nm的平面型CAAC-IGZO FET的EBH的通道長度依賴性進行比較。

如圖34A所示，在是t_s=100nm時，因微細化而EBH急劇地降低，可知對短通道效果的耐性較低。藉由上述說明，對於CAAC-IGZO FET的高短通道效果耐 性，CAAC-IGZO FET的活性層的較小的厚度有很大的貢獻。

從EBH的觀點說明三維閘極結構。考慮到通道寬度及通道寬度近旁的閘極電極，對於積累型FET建立泊松方程。

整理公式2得到公式3。此外，作為關於通道形狀的因數，定義公式4。

通道寬度(W)越小，形狀因數G越大。由此可認為G越大，短通道效果耐性越高。以公式5表示S-channel結構的積累型FET的特性長。

G越大，特性長越短，可期待短通道效果耐性越高。當OS膜厚度(t_s)為15nm且通道寬度(W_CH)為30nm時，G=2.0。注意，實際上可認為2.0<G<3.0。對G=2.0及G=3.0的EBH的通道長度依賴性以及平面型(相當於G=1.0)的EBH的通道長度依賴性進行比較(參照圖34B)。

形狀因數G越大，短通道的EBH越高。這意味著藉由S-channel結構抑制短通道效果。形狀因數G在通道寬度擴大時飽和1.0，通道寬度越窄，形狀因數G越大。在這次結果中，藉由使通道寬度變窄，可以抑制短通道效果(S值的增大)。

接著，說明閘極絕緣膜的減薄的效果。如上所述，為了實現極低的Ioff，進展在CAAC-IGZO FET的閘極絕緣膜的厚度固定為1nm時的通道長度的微細化。雖然因使閘極絕緣膜減薄導致穿隧電流的增大，但是對短通道效果的抑制有效果。當將CAAC-IGZO應用於LSI時，只要關態洩漏比Si FET充分低就足夠，有時不需要yA/μm左右的關態洩漏。對上述那樣的應用方式來說，閘極絕緣膜的薄膜化是抑制短通道效果的有力的選擇之一。圖35示出在平面型FET中閘極絕緣膜的厚度為1nm、2nm、6nm、10nm時的EBH的通道長度依賴性。

藉由使GI膜減薄，EBH的降低得到抑制。在 假設GI膜為1nm時，即使採用平面型FET，L=32nm時的EBH的降低僅是10%，可以期待優良的FET特性。

100‧‧‧電晶體

200‧‧‧電晶體

400‧‧‧基板

1000‧‧‧半導體裝置

Claims (21)

1. 一種電晶體，包括：第一氧化物；其高度與該第一氧化物的高度相同的第二氧化物；該第一氧化物上的第一導電體，其中該第一導電體的第一側面比該第一氧化物的第一側面縮退；該第二氧化物上的第二導電體，其中該第二導電體的第一側面比該第二氧化物的第一側面縮退；與該第一導電體的該第一側面、該第一氧化物的頂面及該第一側面、該第二導電體的該第一側面以及該第二氧化物的頂面及該第一側面接觸的第三氧化物；以及與該第三氧化物重疊的閘極電極。
2. 根據申請專利範圍第1項之電晶體，其中該第三氧化物在該電晶體的剖面中具有步階形狀。
3. 根據申請專利範圍第1項之電晶體，其中該第一導電體在該第一氧化物上且與其接觸，並且該第二導電體在該第二氧化物上且與其接觸。
4. 根據申請專利範圍第1項之電晶體，其中該第一導電體的第二側面與該第一氧化物的第二側面對齊，並且該第二導電體的第二側面與該第二氧化物的第二側面對齊。
5. 根據申請專利範圍第1項之電晶體，其中該第三氧化物包括該電晶體的通道， 並且該第一導電體及該第二導電體為該電晶體的源極電極及汲極電極。
6. 根據申請專利範圍第1項之電晶體，還包括：在該第一導電體上且與其接觸的第一障壁膜；以及在該第二導電體上且與其接觸的第二障壁膜，其中該第一障壁膜及該第二障壁膜都包含鋁及氧。
7. 根據申請專利範圍第1項之電晶體，其中該第一氧化物、該第二氧化物及該第三氧化物都包含氧化物半導體。
8. 一種電晶體，包括：絕緣膜；該絕緣膜上的第一氧化物半導體層；其高度與該第一氧化物半導體層的高度相同的第二氧化物半導體層；該第一氧化物半導體層上的第一導電體，其中該第一導電體的第一側面比該第一氧化物半導體層的第一側面縮退；該第二氧化物半導體層上的第二導電體，其中該第二導電體的第一側面比該第二氧化物半導體層的第一側面縮退；與該第一導電體的該第一側面、該第一氧化物半導體層的頂面及該第一側面、該絕緣膜的頂面、該第二導電體的該第一側面以及該第二氧化物半導體層的頂面及該第一側面接觸的第三氧化物半導體層；以及 與該第三氧化物半導體層重疊的閘極電極。
9. 根據申請專利範圍第8項之電晶體，其中該第三氧化物半導體層在該電晶體的剖面中具有步階形狀。
10. 根據申請專利範圍第8項之電晶體，其中該第一導電體在該第一氧化物半導體層上且與其接觸，並且該第二導電體在該第二氧化物半導體層上且與其接觸。
11. 根據申請專利範圍第8項之電晶體，其中該第一導電體的第二側面與該第一氧化物半導體層的第二側面對齊，並且該第二導電體的第二側面與該第二氧化物半導體層的第二側面對齊。
12. 根據申請專利範圍第8項之電晶體，其中該第三氧化物半導體層包括該電晶體的通道，並且該第一導電體及該第二導電體為該電晶體的源極電極及汲極電極。
13. 根據申請專利範圍第8項之電晶體，還包括：在該第一導電體上且與其接觸的第一障壁膜；以及在該第二導電體上且與其接觸的第二障壁膜，其中該第一障壁膜及該第二障壁膜都包含鋁及氧。
14. 根據申請專利範圍第8項之電晶體，其中該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層都包含銦、鎵及鋅。
15. 根據申請專利範圍第8項之電晶體，還包括背閘極電極，其中該絕緣膜在該背閘極電極上。
16. 一種包括第一電晶體及第二電晶體的半導體裝置，該第一電晶體包括：絕緣膜正上的第一氧化物半導體層；其高度與該第一氧化物半導體層的高度相同的第二氧化物半導體層；該第一氧化物半導體層上的第一導電體，其中該第一導電體的第一側面比該第一氧化物半導體層的第一側面縮退，該第二氧化物半導體層上的第二導電體，其中該第二導電體的第一側面比該第二氧化物半導體層的第一側面縮退，與該第一導電體的該第一側面、該第一氧化物半導體層的頂面及該第一側面、該絕緣膜的頂面、該第二導電體的該第一側面以及該第二氧化物半導體層的頂面及該第一側面接觸的第三氧化物半導體層；以及與該第三氧化物半導體層重疊的第一閘極電極；以及該第二電晶體包括：該絕緣膜正上的第四氧化物半導體層；該第四氧化物半導體層的第一區域上的第三導 電體；該第四氧化物半導體層的第二區域上的第四導電體；與該第三導電體的第一側面、該第四氧化物半導體層的頂面以及該第四導電體的第一側面接觸的第五氧化物半導體層；以及與該第五氧化物半導體層重疊的第二閘極電極，其中，該第一氧化物半導體層、該第二氧化物半導體層以及該第四氧化物半導體層都包含具有相同組成的材料，並且，該第三氧化物半導體層及該第五氧化物半導體層都包含具有相同組成的材料。
17. 根據申請專利範圍第16項之半導體裝置，其中該第一電晶體的臨界電壓比該第二電晶體的臨界電壓高。
18. 根據申請專利範圍第16項之半導體裝置，其中該第三氧化物半導體層在該第一電晶體的剖面中具有步階形狀。
19. 根據申請專利範圍第16項之半導體裝置，其中該第三氧化物半導體層包括該第一電晶體的通道，該第五氧化物半導體層包括該第二電晶體的通道，該第一導電體及該第二導電體為該第一電晶體的源極電極及汲極電極， 並且該第三導電體及該第四導電體為該第二電晶體的源極電極及汲極電極。
20. 根據申請專利範圍第16項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層、該第三氧化物半導體層、該第四氧化物半導體層及該第五氧化物半導體層都包含銦、鎵及鋅。
21. 一種電子裝置，包括：申請專利範圍第16項之半導體裝置；以及天線、電池、操作開關、麥克風和揚聲器中的至少一個。