[go: up one dir, main page]

TW201806110A - 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法 - Google Patents

半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法 Download PDF

Info

Publication number
TW201806110A
TW201806110A TW106121688A TW106121688A TW201806110A TW 201806110 A TW201806110 A TW 201806110A TW 106121688 A TW106121688 A TW 106121688A TW 106121688 A TW106121688 A TW 106121688A TW 201806110 A TW201806110 A TW 201806110A
Authority
TW
Taiwan
Prior art keywords
wiring conductor
insulating resin
copper foil
resin layer
semiconductor element
Prior art date
Application number
TW106121688A
Other languages
English (en)
Other versions
TWI718316B (zh
Inventor
平野俊介
加藤禎啓
小柏尊明
川下和晃
中島洋一
Original Assignee
三菱瓦斯化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化學股份有限公司 filed Critical 三菱瓦斯化學股份有限公司
Publication of TW201806110A publication Critical patent/TW201806110A/zh
Application granted granted Critical
Publication of TWI718316B publication Critical patent/TWI718316B/zh

Links

Classifications

    • H10W70/6875—
    • H10W70/05—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H10W20/49—
    • H10W70/685—
    • H10W74/124—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F17/00—Multi-step processes for surface treatment of metallic material involving at least one process provided for in class C23 and at least one process covered by subclass C21D or C22F or class C25

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Engineering (AREA)

Abstract

一種半導體元件搭載用封裝基板之製造方法，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在電路形成用支持基板之極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸第1配線導體之方式配置第2絕緣樹脂層，並對於第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於第2絕緣樹脂層形成到達第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使非貫通孔之內壁連接而形成第2配線導體； 剝離步驟(e)，將第1絕緣樹脂層從已形成第1配線導體及第2配線導體之電路形成用支持基板剝離；及 除去步驟(f)，將脫模層及/或該極薄銅箔除去。

Description

半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法
本發明關於半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法。
近年，電子設備的小型化、輕量化、多功能化進一步發展中。伴隨電子設備的小型化，封裝尺寸之進一步小型化的要求更強烈。作為因應封裝尺寸之小型化者，有人提出幾乎與半導體晶片同等尺寸的所謂晶片尺寸封裝(CSP；Chip Size/Scale Package)。其係非在半導體晶片之周圍部而是在安裝區域內具有與外部配線基板之連接部的封裝體。具體例有：將附凸塊(bump)之聚醯亞胺膜黏著於半導體晶片之表面，藉由晶片與金引線實現電性連接，然後灌注(potting)密封環氧樹脂而得者(參照下列非專利文獻1)；於臨時基板上，在相當於半導體晶片與外部配線基板之連接部的位置形成金屬凸塊，將半導體晶片進行面朝下接合(face down bonding)，然後在臨時基板上進行轉移成型(transfer mold)而得者(參照下列非專利文獻2)等。
另一方面，關於微細配線的形成，半加成法備受矚目，半加成法係於基材表面預先形成相對較薄的鍍敷層，並在其上形成鍍敷光阻，以電氣鍍敷形成必要厚度之導體，之後，進行光阻剝離，然後利用軟蝕刻將該較薄的鍍敷層除去。又，也有人研究形成利用加熱、加壓壓製法形成之附載體之可剝離銅箔以替代較薄的鍍敷層，然後將載體除去而形成薄銅箔層的方法。
又，為了提供配線密度優異，且生產效率優異，連接可靠性高的半導體元件搭載用封裝基板之製造方法，有人提出以下方法：使用於極薄銅箔之厚度為1μm～5μm之附載體銅箔之極薄銅箔的載體銅箔面設置絕緣樹脂而成的電路形成用支持基板，並利用電解銅鍍敷等在該支持基板製作配線導體，之後將附載體銅箔之支持基板剝離，而製作半導體元件搭載用封裝基板(例如，參照下列專利文獻1)。 [先前技術文獻] [專利文獻]
專利文獻1：日本特開2005-101137號公報 [非專利文獻]
非專利文獻1：NIKKEI MATERIALS&TECHNOLOGY 94.4, No.140, p18-19. 非專利文獻2：Smallest Flip-Chip-Like Package CSP；The Second VLSI Packkging Workshop of Japan, p46-50, 1994.
[發明所欲解決之課題] 使用在上述專利文獻1之半導體元件搭載用封裝基板之製造方法的利用了附載體銅箔之極薄銅箔的電路形成用支持基板，通常多在載體銅箔與極薄銅箔之間(界面)設置有極薄的黏著層。但，通常該黏著層為數十nm之厚度，對於藥品的耐受性較弱。例如，製作多層結構之封裝基板時，為了層間連接，會利用鑽孔、雷射進行通孔(through hole)等孔的開孔。此時，為了將殘留在孔的內部等之樹脂(膠渣)除去，使用由過錳酸鈉等構成之除膠渣液以進行將膠渣除去的除膠渣處理。但，如上述般使用利用了附載體銅箔之極薄銅箔的電路形成用支持基板時，會有藥液(除膠渣液)滲透至位於載體銅箔與極薄銅箔之間的黏著層的情況。如此，藥液滲透至載體銅箔與極薄銅箔之間的黏著層的話，載體銅箔與極薄銅箔之界面的黏著強度會降低。該載體銅箔與極薄銅箔之界面的黏著強度的降低會影響生產效率。又，發生藥液之滲透的部分擴及成為製品之部分的話，會有極薄銅箔被藥液腐蝕，而成為製品不良的原因的情況。進一步，由於發生藥液的滲入，亦會引起後續步驟中使用之液體、裝置的污染，而成為裝置動作不良的原因。
又，以往為了防止該藥液的滲入，在製作封裝基板時，電路形成用支持基板往往以用絕緣樹脂覆蓋附載體銅箔之極薄銅箔之側面的方式構成。但，為了覆蓋附載體銅箔之極薄銅箔之側面，需要減小成為基底之電路形成用支持基板(分離芯(detach core))，亦會有如妨礙設計自由度的問題。 又，考量操作性等的觀點，在半導體元件搭載用封裝基板之製造方法的步驟中，亦可設想到將半導體元件搭載於基板的情形為較理想。但，以往方法的步驟中，若欲將半導體元件搭載於基板的話，往往會有於焊料等回流時在金屬層與極薄銅箔之間等發生所謂隆起的情況，要求開發即使在半導體元件搭載用封裝基板之製造方法的步驟中，亦可將半導體元件搭載於基板的方法。
為了解決上述課題，本發明旨在提供生產效率良好、設計自由度高的半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法。 [解決課題之手段]
＜1＞一種半導體元件搭載用封裝基板之製造方法，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體； 剝離步驟(e)，將該第1絕緣樹脂層從已形成該第1配線導體及該第2配線導體之電路形成用支持基板剝離；及 除去步驟(f)，將該脫模層及/或該極薄銅箔除去。 ＜2＞如前述＜1＞之半導體元件搭載用封裝基板之製造方法，其中，該第1配線導體形成步驟(b)包括以下步驟： 步驟(b-1)，將鍍敷用光阻層合在該極薄銅箔上； 步驟(b-2)，利用光微影在該鍍敷用光阻形成配線電路圖案； 步驟(b-3)，在已形成該配線電路圖案之該極薄銅箔上，利用圖案電解銅鍍敷形成該第1配線導體；及 步驟(b-4)，將該鍍敷用光阻除去。 ＜3＞如前述＜1＞或＜2＞之半導體元件搭載用封裝基板之製造方法，其中，該疊層步驟(c)包括以下步驟： 步驟(c-1)，對於該第1配線導體表面施以粗糙化處理；及 步驟(c-2)，將該第2絕緣樹脂層以接觸已施以該粗糙化處理之該第1配線導體的方式配置，在該第2絕緣樹脂層上更配置金屬層，進行加熱加壓而將該第2絕緣樹脂層與該金屬層予以疊層。 ＜4＞如前述＜1＞～＜3＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，該第2配線導體形成步驟(d)包括以下步驟： 步驟(d-1)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔； 步驟(d-2)，利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接；及 步驟(d-3)，利用減去工法或半加成工法形成該第2配線導體。 ＜5＞如前述＜1＞～＜4＞中任一項之半導體元件搭載用封裝基板之製造方法，其中， 在該第2配線導體形成步驟(d)，對於已形成該第1配線導體及該第2配線導體之電路形成用支持基板，更重複進行該疊層步驟(c)及該第2配線導體形成步驟(d)，製造具有堆積結構之半導體元件搭載用封裝基板。 ＜6＞如前述＜1＞～＜5＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，該第1絕緣樹脂層之厚度為0.02mm～2.0mm。 ＜7＞如前述＜1＞～＜6＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，在該第2配線導體形成步驟(d)，利用雷射形成該非貫通孔。 ＜8＞如前述＜1＞～＜7＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，在該剝離步驟(e)，將該第1絕緣樹脂層以物理方式予以剝離。 ＜9＞如前述＜1＞～＜8＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，在該除去步驟(f)，使用硫酸系或過氧化氫系蝕刻液除去該脫模層及/或該極薄銅箔。 ＜10＞如前述＜1＞～＜9＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，該基板形成步驟(a)包括步驟(a-1)， 該步驟(a-1)係將在厚度為1μm～20μm之銅箔上形成了該脫模層之附脫模層之銅箔以該脫模層與該第1絕緣樹脂層接觸的方式配置在該第1絕緣樹脂層上，之後對於該附脫模層之銅箔之該銅箔部分施以蝕刻處理而製成該極薄銅箔。 ＜11＞如前述＜1＞～＜10＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，該脫模層含有聚矽氧化合物以外之該矽化合物。 ＜12＞如前述＜1＞～＜11＞中任一項之半導體元件搭載用封裝基板之製造方法，其中，將該脫模層直接疊層在該第1絕緣樹脂層上。 ＜13＞一種半導體元件安裝基板之製造方法，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體； 半導體元件搭載步驟(g)，在該第2配線導體上搭載半導體元件； 剝離步驟(e)，將該第1絕緣樹脂層從已在該第2配線導體上搭載該半導體元件之電路形成用支持基板剝離；及 除去步驟(f)，將該脫模層及/或該極薄銅箔除去。 ＜14＞如前述＜13＞之半導體元件安裝基板之製造方法，其中，在該半導體元件搭載步驟(g)，介隔接合材而將該半導體元件搭載在該第2配線導體上。 ＜15＞如前述＜13＞或＜14＞之半導體元件安裝基板之製造方法，其中，將該脫模層直接疊層在該第1絕緣樹脂層上。 [發明之效果]
根據本發明之半導體元件搭載用封裝基板之製造方法，可提供生產效率良好、設計自由度高的半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法。
以下，以示例對本發明之實施形態進行說明。但，本發明之態樣並不限定於以下說明之實施形態。 本實施形態之半導體元件搭載用封裝基板之製造方法(以下，有時簡稱為『本實施形態之製造方法』。)，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體； 剝離步驟(e)，將該第1絕緣樹脂層從已形成該第1配線導體及該第2配線導體之電路形成用支持基板剝離；及 除去步驟(f)，將該脫模層及/或該極薄銅箔除去。
本實施形態之半導體元件搭載用封裝基板之製造方法中，電路形成用支持基板按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔。該電路形成用支持基板的極薄銅箔與第1絕緣樹脂層(例如，預浸體)之界面(極薄銅箔與第1絕緣樹脂層介隔脫模層而黏著的部位)的黏著強度(以下，本說明書中有時亦稱為「剝離強度」)優異，且例如即使在除膠渣處理中，藥液也不滲入該界面，耐除膠渣等耐藥品性優異。本實施形態之半導體元件搭載用封裝基板之製造方法中，電路形成用支持基板之極薄銅箔與第1絕緣樹脂層之界面的黏著強度優異的理由尚不詳，但據推測原因如下：位於極薄銅箔表面之數μm之凹凸，穿透介在於該界面之脫模層並穿入第1絕緣樹脂層側，同時，將第1絕緣樹脂層進行壓製(加熱加壓)時，由於熔融而產生錨定效果。就該剝離強度而言，例如使用附脫模層之銅箔(例如，在厚度為1μm～20μm之銅箔上形成了該脫模層者)並於第1絕緣樹脂層上疊層脫模層與極薄銅箔時，可藉由變更附脫模層之銅箔對於第1絕緣樹脂層之壓製條件而進行控制。同樣，本實施形態之半導體元件搭載用封裝基板之製造方法中，電路形成用支持基板之耐藥品性優異的理由尚不詳，據推測其理由之一為：首先，該脫模層係包括無機成分即含矽的化合物而構成。亦即，據推測：如以往般使用附載體銅箔之極薄銅箔時，第1絕緣樹脂層與極薄銅箔之間多使用黏著層，但由於該黏著層通常為有機物，故使用將膠渣(有機物)除去之藥液時，會有溶解的情況。另一方面，本實施形態中之脫模層係包括無機成分即含矽的化合物而構成，故相對於使用在除膠渣處理之藥液不易溶解，而可防止藥液浸入。進一步，由於上述錨定效果，極薄銅箔與第1絕緣樹脂層之界面的黏著強度優異，據推測該要素亦為可防止除膠渣液等藥液浸入的理由之一。
又，依照本實施形態之製造方法製得之半導體元件搭載用封裝基板，由於微細配線埋入到絕緣樹脂層中，故可獲得配線密合強度。進一步，根據本實施形態之製造方法，能以必要最低限之層數繞線(routing)，故可減少層數，能製作總板厚比起以往更薄的半導體元件搭載用封裝基板，亦可提高半導體元件搭載用封裝基板的配線密度。 以下，針對本實施形態之製造方法進行詳細記載。
[基板形成步驟(a)] 基板形成步驟(a)係形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板的步驟。可僅在第1絕緣樹脂層之單面配置脫模層與極薄銅箔，但宜在第1絕緣樹脂層之兩面配置該等層較佳。亦即，本實施形態之電路形成用支持基板，宜為附脫模層之2層芯基板較佳。利用圖1對電路形成用支持基板(附脫模層之2層芯基板)1之構成進行說明。圖1係用於說明本發明之半導體元件搭載用封裝基板之製造方法之一實施形態的概略圖。如圖1A及圖1B所示，電路形成用支持基板1中，在第1絕緣樹脂層(例如，預浸體)2之兩面，從第1絕緣樹脂層2之表面側依序設置脫模層3與極薄銅箔4。
作為電路形成用支持基板之形成方法，可藉由在極薄銅箔上形成脫模層，並將其配置於第1絕緣樹脂層而形成，但並不限定於該形成方法，只要是在第1絕緣樹脂層上按順序疊層脫模層及極薄銅箔的方法即可，並無特別限定。例如，將形成有脫模層之一定厚度的銅箔(以下，本說明書中，亦稱為「附脫模層之銅箔」)以脫模層面與預浸體等第1絕緣樹脂層接觸的方式予以配置，並進行加熱加壓而將其疊層，藉此，可在第1絕緣樹脂層上形成脫模層及極薄銅箔。此時，在疊層後，視需要施以蝕刻處理等公知的處理，以使該銅箔成為所期望之厚度，藉此，可製成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔的電路形成用支持基板。前述附脫模層之銅箔並無特別限定，例如，可使用於厚度為1μm～20μm之銅箔上形成了前述脫模層者。又，亦可在第1絕緣樹脂層上形成脫模層，之後配置極薄銅箔，而形成電路形成用支持基板。 疊層的方法、條件並無特別限定，例如，藉由在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘之條件實施真空壓製，可形成電路形成用支持基板。
(第1絕緣樹脂層) 基板形成步驟(a)中之第1絕緣樹脂層並無特別限定，例如，可使用使熱硬化性樹脂等絕緣性的樹脂材料(絕緣材料)含浸於玻璃布等基材而得的預浸體、絕緣性的膜材等。
"預浸體"係將樹脂組成物等絕緣材料含浸或塗覆於基材而成者。基材並無特別限定，可適當使用用於各種電氣絕緣材料用疊層板之公知者。作為構成基材的材料，例如可列舉：E玻璃、D玻璃、S玻璃或Q玻璃等無機纖維；聚醯亞胺、聚酯或四氟乙烯等有機纖維；及該等的混合物等。基材並無特別限定，例如可適當使用具有織布、不織布、粗紗(roving)、切股氈、表面氈等之形狀者。基材的材質及形狀，可根據成為目的之成形物的用途、性能選擇，必要時可單獨使用，亦可使用2種類以上之材質及形狀。
基材之厚度並無特別限制，通常可使用0.02～0.50mm者。又，就基材而言，可使用以矽烷偶聯劑等進行表面處理者、經施以機械性的開纖處理者，考量耐熱性、耐濕性、加工性的方面，該等基材為較理想。
前述絕緣材料並無特別限定，可適當選定並使用作為印刷電路板之絕緣材料使用之公知的樹脂組成物。就前述樹脂組成物而言，可使用耐熱性、耐藥品性良好的熱硬化性樹脂作為基底。熱硬化性樹脂並無特別限定，可例示：苯酚樹脂、環氧樹脂、氰酸酯樹脂、馬來醯亞胺樹脂、異氰酸酯樹脂、苯并環丁烯樹脂、乙烯基樹脂等。熱硬化性樹脂可單獨使用1種，亦可將2種以上混合使用。
熱硬化性樹脂中，環氧樹脂由於耐熱性、耐藥品性、電特性優異，且價格相對低廉，故可理想地用作絕緣材料。就環氧樹脂而言，例如可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、脂環族環氧樹脂、脂肪族鏈狀環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、雙酚A酚醛清漆型環氧樹脂、聯苯酚之二環氧丙基醚化物、萘二醇之二環氧丙基醚化物、苯酚類之二環氧丙基醚化物、醇類之二環氧丙基醚化物、及該等之烷基取代物、鹵化物、氫化物等。環氧樹脂可單獨使用1種，亦可將2種以上混合使用。又，與該環氧樹脂一起使用之硬化劑，只要是使環氧樹脂硬化者即可使用，並無限定，例如有：多官能苯酚類、多官能醇類、胺類、咪唑化合物、酸酐、有機磷化合物及該等之鹵化物等。該等環氧樹脂硬化劑可單獨使用1種，亦可將2種以上混合使用。
前述氰酸酯樹脂，係藉由加熱而生成以三環為重複單元之硬化物的樹脂，硬化物具有優異的介電特性。因此，尤其於要求高頻特性時等為較理想。氰酸酯樹脂並無特別限定，例如可列舉：2,2-雙(4-氰氧基苯基)丙烷、雙(4-氰氧基苯基)乙烷、2,2-雙(3,5二甲基-4-氰氧基苯基)甲烷、2,2-(4-氰氧基苯基)-1,1,1,3,3,3-六氟丙烷、α,α'-雙(4-氰氧基苯基)-間二異丙基苯、苯酚酚醛清漆及烷基苯酚酚醛清漆之氰酸酯酯化物等。其中，2,2-雙(4-氰氧基苯基)丙烷，其硬化物之介電特性與硬化性的平衡尤其良好，且成本亦低廉，故較佳。該等氰酸酯酯化合物等氰酸酯樹脂可單獨使用1種，亦可將2種以上混合使用。又，前述氰酸酯酯化合物，亦可預先使一部分低聚物化成三聚物或五聚物。
進一步，對於氰酸酯樹脂，亦可倂用硬化觸媒、硬化促進劑。就硬化觸媒而言，例如可使用錳、鐵、鈷、鎳、銅、鋅等之金屬類，具體而言，可列舉：2-乙基己酸鹽、辛酸鹽等有機金屬鹽、乙醯丙酮錯合體等有機金屬錯合體。硬化觸媒可單獨使用1種，亦可將2種以上混合使用。 又，硬化促進劑宜使用苯酚類較佳，可使用壬基苯酚、對異丙苯基苯酚等單官能苯酚；雙酚A、雙酚F、雙酚S等雙官能苯酚；或苯酚酚醛清漆、甲酚酚醛清漆等多官能苯酚等。硬化促進劑可單獨使用1種，亦可將2種以上混合使用。
前述作為絕緣材料使用之樹脂組成物中，考慮介電特性、耐衝擊性、膜加工性等，亦可摻配熱塑性樹脂。熱塑性樹脂並無特別限定，例如可列舉：氟樹脂、聚伸苯醚、改性聚伸苯醚、聚苯硫醚、聚碳酸酯、聚醚醯亞胺、聚醚醚酮、聚丙烯酸酯、聚醯胺、聚醯胺醯亞胺、聚丁二烯等。熱塑性樹脂可單獨使用1種，亦可將2種以上混合使用。
熱塑性樹脂中，考量能使硬化物之介電特性改善的觀點，摻合聚伸苯醚及改性聚伸苯醚並使用係有用。就聚伸苯醚及改性聚伸苯醚而言，例如可列舉：聚(2,6-二甲基-1,4-伸苯基)醚、聚(2,6-二甲基-1,4-伸苯基)醚與聚苯乙烯之合金化(alloyed)聚合物、聚(2,6二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯共聚物之合金化聚合物、聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-馬來酸酐共聚物之合金化聚合物、聚(3,6-二甲基-1,4-伸苯基)醚與聚醯胺之合金化聚合物、聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯-丙烯腈共聚物之合金化聚合物等。又，為了賦予聚伸苯醚反應性、聚合性，可在聚合物鏈末端導入胺基、環氧基、羧基、苯乙烯基等官能基，或在聚合物鏈側鏈導入胺基、環氧基、羧基、苯乙烯基、甲基丙烯酸基等官能基。
熱塑性樹脂中，考量耐濕性優異、且相對於金屬之黏著性良好的觀點，聚醯胺醯亞胺樹脂係有用。聚醯胺醯亞胺樹脂的原料並無特別限定，酸成分可列舉偏苯三甲酸酐、偏苯三甲酸酐單氯化物，胺成分可列舉間苯二胺、對苯二胺、4,4'-二胺基二苯醚、4,4'-二胺基二苯基甲烷、雙[4-(胺基苯氧基)苯基]碸、2,2'-雙[4-(4-胺基苯氧基)苯基]丙烷等。就聚醯胺醯亞胺樹脂而言，為了改善乾燥性，可進行矽氧烷改性，此時，胺基成分可使用矽氧烷二胺。作為聚醯胺醯亞胺樹脂，考慮膜加工性的話，宜使用分子量為5萬以上者較佳。
關於上述熱塑性樹脂，就主要作為用在預浸體之絕緣材料進行了說明，但該等熱塑性樹脂並不限定於作為預浸體之使用。例如，亦可將利用上述熱塑性樹脂加工成膜者(膜材)作為前述電路形成用支持基板中之第1絕緣樹脂層使用。
在作為絕緣材料使用之樹脂組成物中，亦可混合無機填料。無機填料並無特別限定，例如可列舉：氧化鋁、氫氧化鋁、氫氧化鎂、黏土、滑石、三氧化銻、五氧化銻、氧化鋅、熔融二氧化矽、玻璃粉、石英粉、白砂球(Shirasu balloon)等。該等無機填料可單獨使用1種，亦可將2種以上混合使用。
作為絕緣材料使用之樹脂組成物亦可含有有機溶劑。有機溶劑並無特別限定，可因應期望倂用如苯、甲苯、二甲苯、三甲基苯之芳香族烴系溶劑；如丙酮、甲乙酮、甲基異丁酮之酮系溶劑；如四氫呋喃之醚系溶劑；如異丙醇、丁醇之醇系溶劑；如2-甲氧基乙醇、2-丁氧基乙醇之醚醇溶劑；如N-甲基吡咯烷酮、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺之醯胺系溶劑等。此外，製作預浸體時之清漆中的溶劑量，宜相對於樹脂組成物全體為40～80質量%之範圍較佳。又，前述清漆的黏度宜為20～100cP(20～100mPa･s)之範圍較理想。
作為絕緣材料使用之樹脂組成物亦可含有阻燃劑。阻燃劑並無特別限定，例如可使用：十溴二苯醚、四溴雙酚A、四溴鄰苯二甲酸酐、三溴苯酚等溴化合物；磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲酚二苯酯等磷化合物；氫氧化鎂、氫氧化鋁等金屬氫氧化物；紅磷及其改性物；三氧化銻、五氧化銻等銻化合物；三聚氰胺、三聚氰酸、三聚氰酸三聚氰胺等三化合物等公知慣例的阻燃劑。
相對於作為絕緣材料使用之樹脂組成物，進一步視需要可加入上述硬化劑、硬化促進劑，其他可加入熱塑性粒子、著色劑、紫外線遮光劑、抗氧化劑、還原劑等各種添加劑、填充劑。
本實施形態中，就預浸體而言，例如可藉由以使樹脂組成物相對於上述基材之附著量按乾燥後之預浸體中之樹脂含有率算為20～90質量%的方式，將樹脂組成物(包含清漆)含浸或塗覆於基材，然後於100～200℃之溫度加熱乾燥1～30分鐘，而獲得半硬化狀態(B階段狀態)之預浸體。如此之預浸體，例如可使用三菱瓦斯化學製的GHPL-830NS(製品名)。在本實施形態中之基板形成步驟(a)，例如可將1～20片之該預浸體予以重疊，以使其成為所期望之絕緣樹脂層之厚度，並在其兩面以使例如附脫模層之銅箔等之銅箔接觸的方式進行配置，以此構成進行加熱加壓。成形方法可適用通常的覆銅疊層板之方法，例如可使用多段壓製、多段真空壓製、連續成形、高壓釜成形機等，通常於溫度100～250℃、壓力2～100kg/cm2 、加熱時間0.1～5小時之範圍進行成形；或使用真空層合裝置等，於層合條件50～200℃、0.1～10MPs之條件，並於真空或大氣壓之條件進行。此外，就第1絕緣樹脂層而言，除使用上述外，還可使用以覆銅疊層板(Copper clad laminate；CCL)等形式市售的覆金屬箔疊層板、從前述CCL除去銅箔而得者。 第1絕緣樹脂層之厚度可因應期望適當設定，故並無特別限定，可設定為0.02mm～2.0mm，宜為0.03mm～0.2mm較佳，為0.04mm～0.15mm更佳。
(脫模層) 本實施形態中之電路形成用支持基板，具備至少含有矽化合物之脫模層及厚度為1μm～5μm之極薄銅箔。
關於"脫模層"，意指至少含有矽化合物，並位於第1絕緣樹脂層與極薄銅箔之間，且至少第1絕緣樹脂層與脫模層之剝離強度(x)相對於極薄銅箔與第1配線導體之剝離強度(y)，具有x＜y之關係的層。就脫模層而言，除含有矽化合物外，視需要還可含有樹脂組成物。作為樹脂組成物，例如可使用上述熱硬化性樹脂。此外，脫模層與極薄銅箔之剝離強度(z)並無特別限定，在與剝離強度(x)之關係中，宜具有x＜z之關係較佳。
矽化合物並無特別限定，例如可使用下式(1)表示之矽烷化合物、其水解產物或水解產物之縮合體(以下，有時將它們簡單總稱為「矽烷化合物」。)。就脫模層而言，例如可藉由在銅箔或極薄銅箔上賦予單獨的矽烷化合物或多數種組合得到之矽化合物而形成。此外，賦予矽化合物的方法並無特別限定，例如可使用塗布等公知的方法。
[化1] 式(1) 式中，R1 為烷氧基或鹵素原子，R2 為選自於由烷基、環烷基及芳基構成之群組中之烴基(該烴基之一個以上之氫原子也可被鹵素原子取代)，R3 及R4 各自獨立地為選自於由鹵素原子、烷氧基、或烷基、環烷基及芳基構成之群組中之烴基(該烴基之一個以上之氫原子也可被鹵素原子取代)。
就前述式(1)表示之矽烷化合物而言，考量防止與極薄銅箔之密合性過度降低的觀點，宜具有至少一個烷氧基較佳。又，考量同樣的觀點，前述式(1)表示之矽烷化合物，宜具有至少一個選自於由烷基、環烷基及芳基構成之群組中之烴基較佳。
考量調整剝離強度，尤其調整剝離強度(x)的觀點，前述式(1)表示之矽烷化合物，宜具有三個烷氧基、一個烴基較佳。例如，在式(1)中，R3 及R4 之兩者皆為烷氧基者為較佳。
烷氧基並無特別限定，可列舉直鏈狀、分支狀或環狀之碳數1～20(較佳為碳數1～10，更佳為碳數1～5)之烷氧基。就烷氧基而言，例如可列舉：甲氧基、乙氧基、正或異丙氧基、正、異或第三丁氧基、正、異或新戊氧基、正己氧基、環己氧基、正庚氧基、或正辛氧基等。
鹵素原子可列舉：氟原子、氯原子、溴原子及碘原子。
烷基並無特別限定，例如可列舉直鏈狀或分支狀之碳數1～20(較佳為碳數1～10，更佳為碳數1～5)之烷基。就烷基而言，例如可列舉：甲基、乙基、正或異丙基、正、異或第三丁基、正、異或新戊基、正己基、正辛基、正癸基等。
環烷基可列舉碳數3～10(較佳為碳數5～7)之環烷基。就環烷基而言，例如可列舉：環丙基、環丁基、環戊基、環己基、環庚基、環辛基等。
芳基並無特別限定，例如可列舉碳數6～20(較佳為6～14)之芳基。就芳基而言，例如可列舉：苯基、經烷基取代之苯基(例：甲苯基、二甲苯基)、1-或2-萘基、蒽基等。
烴基之一個以上之氫原子也可被鹵素原子取代，例如可被氟原子、氯原子、或溴原子取代。
作為上述矽烷化合物之示例，聚矽氧化合物以外之化合物為較佳。例如可列舉：甲基三甲氧基矽烷、二甲基二甲氧基矽烷、乙基三甲氧基矽烷、正或異丙基三甲氧基矽烷、正、異或第三丁基三甲氧基矽烷、正、異或新戊基三甲氧基矽烷、己基三甲氧基矽烷、辛基三甲氧基矽烷、癸基三甲氧基矽烷、苯基三甲氧基矽烷；烷基取代苯基三甲氧基矽烷(例如，對(甲基)苯基三甲氧基矽烷)、甲基三乙氧基矽烷、乙基三乙氧基矽烷、正或異丙基三乙氧基矽烷、正、異或第三丁基三乙氧基矽烷、戊基三乙氧基矽烷、己基三乙氧基矽烷、辛基三乙氧基矽烷、癸基三乙氧基矽烷、苯基三乙氧基矽烷、烷基取代苯基三乙氧基矽烷(例如，對(甲基)苯基三乙氧基矽烷)、(3,3,3-三氟丙基)三甲氧基矽烷、及十三氟辛基三乙氧基矽烷、甲基三氯矽烷、二甲基二氯矽烷、三甲基氯矽烷、苯基三氯矽烷、三甲基氟矽烷、二甲基二溴矽烷、二苯基二溴矽烷、該等之水解產物、及該等之水解產物之縮合體等。該等中，考量取得容易性的觀點，較佳為二甲基二甲氧基矽烷、正丙基三甲氧基矽烷、苯基三甲氧基矽烷、己基三甲氧基矽烷、甲基三乙氧基矽烷、二甲基二乙氧基矽烷、三氟丙基三甲氧基矽烷、二甲基二氯矽烷，特佳為二甲基二甲氧基矽烷、正丙基三甲氧基矽烷、甲基三乙氧基矽烷、二甲基二乙氧基矽烷、三氟丙基三甲氧基矽烷、二甲基二氯矽烷。 使用如此之矽烷化合物作為矽化合物並在銅箔或極薄銅箔上形成脫模層而成者，亦可使用市售品。就市售品而言，例如可使用在銅箔上形成含有選自於由二甲基二甲氧基矽烷、正丙基三甲氧基矽烷、苯基三甲氧基矽烷、己基三甲氧基矽烷構成之群組中之至少1種作為矽化合物的脫模層而成者，例如可列舉JX日礦日石金屬(股)公司製的「PCS」(商品名)。
脫模層與第1絕緣樹脂層之剝離強度(x)並無特別限定，在本實施形態之製造方法中，考量防止第1絕緣樹脂層在剝離步驟(e)之前的步驟中剝離，並在剝離步驟(e)中將第1絕緣樹脂層以物理方式剝離的觀點，宜為3～20N･m較佳，為5～15N･m更佳，為8～12N･m特佳。例如，剝離強度(x)為上述範圍的話，運送時、加工時不會發生剝離，另一方面，在剝離步驟(e)中，可用人的手等以物理方式輕易地剝下第1絕緣樹脂層。 又，剝離強度(y)與剝離強度(x)的差(y-x)並無特別限定，考量防止在剝離步驟(e)將第1絕緣樹脂層剝離時剝離到極薄銅箔的觀點，例如宜為50N･m以上較佳，為100N･m以上更佳，為200N･m以上特佳。
就剝離強度(x)及/或剝離強度(y)而言，例如，剝離強度(x)可藉由調整脫模層中之矽化合物的種類、矽化合物的塗布量，剝離強度(y)可藉由調整壓製條件、鍍敷厚度、材料、粗糙化處理之條件，而將其調整為上述範圍。
脫模層的層厚並無特別限定，考量有效地防止因極薄銅箔與第1絕緣樹脂層之錨定效果所致之藥液的滲入的觀點，宜為5nm～100nm較佳，為10nm～80nm更佳，為20nm～60nm特佳。此外，如圖1A等所示，本實施形態之電路形成用支持基板中，宜以使第1絕緣樹脂層之表面與脫模層之表面直接接觸的方式，在該第1絕緣樹脂層上直接疊層該脫模層較佳。
＜極薄銅箔＞ 極薄銅箔的厚度為1μm～5μm，較佳為2μm～4μm，更佳為2.5μm～3.5μm。就極薄銅箔而言，考量有效地防止因極薄銅箔與第1絕緣樹脂層之錨定效果所致之藥液的滲入的觀點，JISB0601：2001所示之10點之平均粗糙度(Rzjis)兩面皆為0.3μm～3.0μm者為較佳，為0.5μm～2.0μm更佳，為0.7μm～1.5μm特佳。
可在極薄銅箔上形成瘤狀的電沉積物層(在浴中稱為"燒傷的鍍敷(burned plating)")，或施以氧化處理、還原處理、進行蝕刻之粗糙化處理。極薄銅箔的製造條件並無特別限定，硫酸銅浴的情形下，一般使用硫酸50～100g/L、銅30～100g/L、液溫20～80℃、電流密度0.5～100A/dm2 之條件；焦磷酸銅浴的情形下，一般使用焦磷酸鉀100～700g/L、銅10～50g/L、液溫30～60℃、pH8～12、電流密度0.5～10A/dm2 之條件，有時也會考慮銅的物性、平滑性而加入各種添加劑。
就極薄銅箔而言，例如可使用可剝離類型者，或使用一定厚度之銅箔形成。"可剝離類型"之極薄銅箔，係具有載體之極薄銅箔，載體係指例如可剝離之銅箔。使用可剝離類型者時，在基板形成步驟(a)，將載體從極薄銅箔剝離並使用。
針對在基板形成步驟(a)中使用一定厚度之銅箔形成極薄銅箔的情形進行說明。使用一定厚度之銅箔形成極薄銅箔時，首先，在一定厚度之銅箔上形成脫模層，製成附脫模層之銅箔。在銅箔上形成脫模層的方法並無特別限定，例如可藉由利用塗布等公知的方法將矽化合物賦予至銅箔上，而形成脫模層。又，前述附脫模層之銅箔亦可使用市售品，例如可將上述JX日礦日石金屬(股)公司製的「PCS」(商品名)作為附脫模層之銅箔使用。一定厚度之銅箔(亦即，附脫模層之銅箔的銅箔部分)的厚度並無特別限定，考量視需要利用蝕刻等減厚方法除去不要的部分直至所期望之厚度(1μm～5μm)的觀點，宜為1μm以上較佳，為1μm～20μm更佳。但，一定厚度之銅箔的厚度為1μm～5μm時，會有不需要利用減厚方法所為之處理的情況。前述減厚方法可適當適用公知的方法，例如可列舉蝕刻處理。前述蝕刻處理，例如可藉由使用過氧化氫/硫酸(hydrogen peroxides/sulfuric acid)系軟蝕刻液(soft etching solution)之蝕刻進行。
如上述般使用前述一定厚度之銅箔形成極薄銅箔時，例如可使用在厚度為1μm～20μm之銅箔上形成了前述脫模層的附脫模層之銅箔。詳細而言，在基板形成步驟(a)中，藉由經由將在厚度為1μm～20μm之銅箔上形成了該脫模層之附脫模層之銅箔，以該脫模層與該第1絕緣樹脂層接觸的方式配置在該第1絕緣樹脂層上，之後對於該附脫模層之銅箔之該銅箔部分施以蝕刻處理而製成該極薄銅箔的步驟(a-1)，可於基板形成步驟(a)中由一定厚度之銅箔形成極薄銅箔。本實施形態之製造方法並不限定於本態樣，例如使用12μm之銅箔時，可利用塗布等形成脫模層，並與第1絕緣樹脂層進行疊層壓製後，實施銅箔之軟蝕刻，將銅箔之厚度調整為例如3μm，而製成極薄銅箔，以製作電路形成用支持基板。前述蝕刻處理並無特別限定，可於在第1絕緣樹脂層對附脫模層之銅箔進行加熱加壓後進行。
又，可在與極薄銅箔之脫模層的黏著面施以防銹處理(形成防銹處理層)。前述防銹處理可利用鎳、錫、鋅、鉻、鉬、鈷中之任一者、或該等之合金進行。該等係藉由濺射或電氣鍍敷、無電解鍍敷而在銅箔上進行薄膜形成，考量成本的方面，電氣鍍敷為較佳。具體而言，作為鍍敷層，係利用包含選自於由鎳、錫、鋅、鉻、鉬及鈷構成之群組中之一種類以上之金屬鹽的鍍敷層進行鍍敷。為了使金屬離子輕易地析出，亦可添加必要量的檸檬酸鹽、酒石酸鹽、磺胺酸等錯合劑。鍍敷液通常在酸性範圍使用，並於室溫～80℃之溫度進行鍍敷。鍍敷從通常電流密度0.1～10A/dm2 、通常時間1～60秒，較佳為1～30秒之範圍適當選定。防銹處理金屬的量取決於金屬的種類而有所不同，但合計宜為10～2000μg/dm2 較理想。防銹處理層之厚度過厚的話，會引起蝕刻受妨礙與電特性降低，過薄的話會成為與樹脂之剝離強度降低的主要原因。
進一步，在防銹處理層上形成鉻酸鹽處理層的話，可抑制與脫模層之黏著強度降低，故係有用。具體而言，可使用含有六價鉻離子的水溶液進行。鉻酸鹽處理能以單純的浸漬處理進行，較佳為以陰極處理進行。宜於重鉻酸鈉0.1～50g/L、pH1～13、浴溫0～60℃、電流密度0.1～5A/dm2 、電流時間0.1～100秒之條件進行。也可使用鉻酸或重鉻酸鉀替換重鉻酸鈉而進行。
本實施形態中，宜在防銹處理層上進一步吸附偶聯劑較佳。矽烷偶聯劑並無特別限定，例如可使用：3-環氧丙氧基丙基三甲氧基矽烷、2-(3,4-環氧環己基)乙基三甲氧基矽烷等環氧官能性矽烷；3-胺基丙基三甲氧基矽烷、N-2-(胺基乙基)3-胺基丙基三甲氧基矽烷、N-2-(胺基乙基)3-胺基丙基甲基二甲氧基矽烷等胺官能性矽烷；乙烯基三甲氧基矽烷、乙烯基苯基三甲氧基矽烷、乙烯基參(2-甲氧基乙氧基)矽烷等烯烴官能性矽烷；3-丙烯醯氧基丙基三甲氧基矽烷等丙烯酸官能性矽烷；3-甲基丙烯醯氧丙基三甲氧基矽烷等甲基丙烯酸官能性矽烷；3-巰基丙基三甲氧基矽烷等巰基官能性矽烷等，該等可單獨使用，亦可將多種混合使用。就該等偶聯劑而言，能以水等溶劑之0.1～15G/L之濃度使其溶解並在室溫～50℃之溫度塗布於金屬箔，或使其電沉積而進行吸附。該等矽烷偶聯劑，藉由與銅箔表面之防銹金屬之羥基形成縮合鍵結而形成皮膜。在矽烷偶聯劑處理後，藉由加熱、紫外線照射等形成穩定的鍵結。若為加熱的話，係於80～200℃之溫度乾燥2～60秒。若為紫外線照射的話，係於200～400nm、200～2500mJ/dm2 之範圍進行。
[第1配線導體形成步驟(b)] 第1配線導體形成步驟(b)，係在上述電路形成用支持基板之極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體的步驟。藉由經由第1配線導體形成步驟(b)，如圖1C所示般在電路形成用支持基板1之極薄銅箔4上形成第1配線導體6。第1配線導體的形成方法並無特別限定，例如，可藉由以下的步驟形成第1配線導體。
就第1配線導體形成步驟(b)而言，例如可藉由將鍍敷用光阻層合在前述極薄銅箔上(步驟(b-1))，利用光微影在鍍敷用光阻形成配線電路圖案(步驟(b-2))，在已於該鍍敷用光阻形成配線電路圖案之該極薄銅箔上，利用圖案電解銅鍍敷形成第1配線導體(步驟(b-3))，並將該鍍敷用光阻除去(步驟(b-4))，而在極薄銅箔上形成第1配線導體。前述步驟中，在步驟(b-2)，可利用光微影將已層合於極薄銅箔上之鍍敷用光阻進行曝光及顯影，而在鍍敷用光阻形成配線電路圖案。然後，藉由步驟(b-3)，對於已在鍍敷用光阻形成配線電路圖案之極薄銅箔施以圖案電解銅鍍敷處理，可利用鍍敷銅形成第1配線導體。形成第1配線導體後，利用步驟(b-4)除去鍍敷用光阻。
上述鍍敷用光阻並無特別限定，例如，可適當選定並使用市售的乾膜光阻等公知品。又，在鍍敷用光阻形成配線電路圖案時的光微影(包括曝光、顯影、光阻的除去)並無特別限定，可利用公知的方法及裝置實施。進一步，用於形成第1配線導體之該圖案電解銅鍍敷亦無特別限定，可適當使用公知的方法。
第1配線導體的圖案寬度並無特別限定，可因應用途適當選定該寬度，例如可為5～100μm，較佳為10～30μm。
[疊層步驟(c)] 就疊層步驟(c)而言，係以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層的步驟。疊層步驟(c)亦可為在該第2絕緣樹脂層上更配置金屬層，並進行加熱加壓而將該第2絕緣樹脂層與該金屬層予以疊層的步驟。藉由經由疊層步驟(c)，如圖1D所示般，能以與第1配線導體6接觸的方式將第2絕緣樹脂層7和金屬層8予以疊層。此外，在圖1D中，係設置有金屬層之態樣，但本實施形態並不限定於該態樣。
第2絕緣樹脂層可使用和上述第1絕緣樹脂層同樣的材料(例如，預浸體)。又，第2絕緣樹脂層之厚度可因應期望適當設定，故並無特別限定，例如可設定為0.02mm～2.0mm，宜為0.03mm～0.2mm較佳，為0.04mm～0.15mm更佳。
就金屬層而言，例如可使用與上述極薄銅箔同樣者。作為極薄銅箔，例如可使用附載體之極薄銅箔。此時，係在將極薄銅箔以與第2絕緣樹脂層接觸的方式進行配置，並利用加熱加壓使其疊層後剝離載體。
前述第2絕緣層、金屬層之加熱加壓條件並無特別限定，例如，可藉由在溫度220±2℃、壓力25±0.2MPa、保持時間60分鐘之條件實施真空壓製，而將第2絕緣層、金屬層予以疊層。
疊層步驟(c)並無特別限定，例如，可藉由以下的步驟將第2絕緣樹脂層與金屬層予以疊層。就疊層步驟(c)而言，例如，可對於該第1配線導體表面施以用於獲得與第2絕緣樹脂層之密合力的粗糙化處理(步驟(c-1))，將該第2絕緣樹脂層以接觸已施以該粗糙化處理之該第1配線導體的方式配置，在該第2絕緣樹脂層上更配置金屬層，並進行加熱加壓，而將該第2絕緣樹脂層與該金屬層予以疊層(步驟(c-2))。前述粗糙化處理並無特別限定，可適當使用公知的方法，例如可列舉利用銅表面粗糙化液的方法。
[第2配線導體形成步驟(d)] 第2配線導體形成步驟(d)，係於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體的步驟。在第2配線導體形成步驟(d)，藉由施以電解銅鍍敷及/或無電解銅鍍敷，如圖1E所示般，第1配線導體6與金屬層8通過形成在非貫通孔之內壁的鍍敷銅9而電連接。之後，如圖1F所示般，藉由使金屬層8形成圖案，可在第2絕緣樹脂層7上形成第2配線導體10。
形成非貫通孔的方法並無特別限定，例如可使用二氧化碳雷射等雷射、鑽孔等公知的方法。非貫通孔係介隔金屬層而形成在第2絕緣樹脂層，且係為了使本步驟中形成之第2配線導體與第1配線導體電連接而設置。非貫通孔的數目、尺寸可因應期望適當選定。又，形成非貫通孔後，可利用過錳酸鈉水溶液等施以除膠渣處理。
第2配線導體形成步驟(d)中，在形成非貫通孔之後，施以電解銅鍍敷及/或無電解銅鍍敷而在非貫通孔之內壁形成銅鍍敷膜，使第1配線導體與第2配線導體電性接觸。施以電解銅鍍敷及/或無電解鍍敷的方法並無特別限定，可採用公知的方法。該銅鍍敷可僅為電解銅鍍敷及無電解鍍敷中之任一者，宜施以電解銅鍍敷及無電解鍍敷之兩者較佳。
第2配線導體形成步驟(d)，係在電解/無電解銅鍍敷處理之後形成第2配線導體。第2配線導體之形成方法並無特別限定，例如可適當採用減去工法、半加成工法等公知的方法。
第2配線導體形成步驟(d)並無特別限定，例如可於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔(步驟(d-1))，利用電解銅鍍敷及/或無電解銅鍍敷使非貫通孔之內壁連接(步驟(d-2))，並利用減去工法或半加成工法形成第2配線導體(步驟(d-3))。步驟(d-3)中，並無特別限定，例如可實施金屬層之面修整，並將乾膜光阻等予以層合，進一步黏合負型遮罩後，用曝光機烙印電路圖案，並利用顯影液將乾膜光阻進行顯影，而形成蝕刻光阻。之後，施以蝕刻處理，將沒有蝕刻光阻之部分的銅用氯化鐵(III)水溶液等除去，然後除去光阻，藉此，可形成第2配線導體。
此外，本實施形態中可適用之層間連接方法，可適用以下的方法：在公知的雷射形成之盲通孔部進行化學銅鍍敷而適用的方法(藉由雷射加工形成配線電路，之後利用化學銅鍍敷形成圖案，以進行層間連接的方法)；藉由預先在成為連接部的部分利用鍍敷、將金屬箔予以蝕刻等而形成的金屬凸塊(較佳為銅凸塊)連同整個絕緣層穿刺，並進行層間連接的方法；進一步可採用將在絕緣樹脂中含有焊料、銀及銅等金屬填料而成之金屬糊劑利用網版印刷等於預定部位進行凸塊印刷，然後藉由乾燥使糊劑硬化，並利用加熱加壓確保內外層間之電導通的方法等。
[剝離步驟(e)] 剝離步驟(e)係將該第1絕緣樹脂層從已形成該第1配線導體及該第2配線導體之電路形成用支持基板剝離的步驟。經由剝離步驟(e)的話，如圖1G所示般，第1絕緣樹脂層在與脫模層3之界面剝離，並在脫模層3與極薄銅箔4上形成第1配線導體6、第2絕緣樹脂層7及第2配線導體10疊層而成的疊層體A。
剝離步驟(e)中，第1絕緣樹脂層宜在第1絕緣樹脂層與脫模層之界面剝離較佳，例如脫模層之一部分亦可與第1絕緣樹脂層一起剝離。又，也包含在脫模層與極薄銅箔之界面，第1絕緣樹脂層和脫模層一起剝離的態樣。將第1絕緣樹脂層剝離的方法可採用物理方法或化學方法中之任一者，例如宜於脫模層施加物理力，而將第1絕緣樹脂層以物理方式剝離較佳。
[除去步驟(f)] 除去步驟(f)係將前述脫模層及/或前述極薄銅箔除去的步驟。經由除去步驟(f)的話，如圖1H所示般，第1配線導體6(內層)埋設於第2絕緣樹脂層7中，可形成第1配線導體(內層)與第2配線導體10(外層)電氣接合而成之半導體元件搭載用封裝基板20。在除去步驟(f)，例如可使用硫酸系或過氧化氫系蝕刻液除去前述脫模層及/或前述極薄銅箔。例如剝離步驟(e)中，第1絕緣樹脂層在與脫模層之界面剝離的情況，及脫模層被破壞且其一部分和第1絕緣樹脂層一起剝離的情況下，除去步驟(f)中會除去脫模層之全體或其一部分及極薄銅箔。又，在剝離步驟(e)，第1絕緣樹脂層和脫模層一起在脫模層與極薄銅箔之界面剝離時，除去步驟(f)中僅除去極薄銅箔。硫酸系或過氧化氫系蝕刻液並無特別限定，可使用本領域中使用者。
在對本實施形態進行例示說明的圖1中，半導體元件搭載用封裝基板20，和圖2A同樣為2層結構之半導體元件搭載用封裝基板，但本發明並不限定於此，如圖2B及圖2C所示般，可形成具有3層結構(圖2B)、4層結構(圖2C)、・・・n層結構之堆積結構的半導體元件搭載用封裝基板。例如，藉由在該第2配線導體形成步驟(d)，對於已形成該第1配線導體及該第2配線導體之電路形成用支持基板，更重複進行該疊層步驟(c)及該第2配線導體形成步驟(d)，並實施第1絕緣樹脂層的剝離、脫模層及極薄銅箔的除去、及施以切割成封裝尺寸之加工的步驟，可製造具有堆積結構之半導體元件搭載用封裝基板。
《半導體元件安裝基板之製造方法》 本實施形態之半導體元件安裝基板之製造方法，包括以下步驟：基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板；第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體；疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層；第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體；半導體元件搭載步驟(g)，在該第2配線導體上搭載半導體元件；剝離步驟(e)，將該第1絕緣樹脂層從已在該第2配線導體上搭載該半導體元件之電路形成用支持基板剝離；及除去步驟(f)，將該脫模層及/或該極薄銅箔除去。
本實施形態之半導體元件搭載用封裝基板之製造方法中，如上述般將極薄銅箔除去並形成半導體元件用封裝基板後，因應期望可搭載例如裸晶片等半導體元件。另一方面，半導體元件搭載用封裝基板，因應期望可為相對較薄的結構。因此，考量改善操作性的觀點，可如後述態樣般在半導體元件搭載用封裝基板之製造過程中搭載裸晶片等半導體元件，以製造半導體元件安裝基板。但，不具備本實施形態之脫模層，而使用例如附載體銅之極薄銅箔的情況下，藉由搭載半導體元件時之回流等處理賦予基板一定程度的高溫的話，會有在銅箔與極薄銅箔之間發生剝落，而產生例如直徑15～30mm之圓形隆起的狀態(所謂的“隆起”)的情況。也會有數個部位產生該隆起的情況。該隆起產生的原因尚不詳，據推測原因之一為：例如使用在一般的附載體銅箔之極薄銅箔的胺基羧酸(有機系)等材料，由於回流時的熱(例如260℃)發生分解及氣化。 另一方面，如上述般在本實施形態之半導體元件安裝基板之製造方法中使用含有矽化合物之脫模層，故即使在對於焊料等接合材進行回流時對基板施加熱，亦可防止如在銅箔與極薄銅箔之間產生之隆起的發生。考量該觀點，矽化合物宜為聚矽氧化合物以外之化合物較佳。 以下，針對本實施形態之半導體元件安裝基板之製造方法進行說明，關於和上述半導體元件搭載用封裝基板之製造方法共通的步驟及構件、材料，可使用同樣的條件、構件，較佳範圍亦相同。因此，在以下的說明中，省略關於和上述半導體元件搭載用封裝基板之製造方法共通的部分的說明。
(半導體元件搭載步驟(g)) 半導體元件搭載步驟(g)係在前述第2配線導體上搭載前述半導體元件的步驟。本實施形態之半導體元件安裝基板之製造方法中，按順序進行上述半導體元件搭載用封裝基板之製造方法中之基板形成步驟(a)～第2配線導體形成步驟(d)的步驟，並在已形成前述第1配線導體及前述第2配線導體之電路形成用支持基板上搭載半導體元件。此時，電路形成用支持基板宜使用僅在第1絕緣樹脂層之單側設置脫模層、極薄銅箔、第1配線導體及第2配線導體而成者較佳。又，第1絕緣樹脂層之未搭載半導體元件側的面並無特別限定，可疊層銅箔等金屬，亦可為第1絕緣樹脂層之表面露出的狀態。
前述半導體元件並無特別限定，可適當使用所期望之元件，例如可使用藉由金線之球形結著法(ball bonding method)在鋁電極部形成了金凸塊的裸晶片等。
又，在該半導體元件搭載步驟(g)，可介隔接合材而將該半導體元件搭載在該第2配線導體上。前述接合材只要是具有導電手段者即可，並無特別限定，例如可使用焊料等(例如焊球、焊料糊劑等)。又，可在第2配線導體施以表面處理後，介隔接合材而搭載半導體元件。前述表面處理並無特別限定，例如可列舉鎳層、金鍍敷層的形成。使用焊料作為前述接合材時等，可在將半導體元件搭載於第2配線導體上後，施以回流等處理。此時，回流的溫度可根據接合材的熔點等適當選定，例如可為260℃以上。
然後，利用圖1及圖6對本實施形態之半導體元件安裝基板之製造方法進行說明。首先，如圖1A～圖1F所示般，依照上述半導體元件搭載用封裝基板之製造方法，按順序進行基板形成步驟(a)到第2配線導體形成步驟(d)，製作僅在第1絕緣樹脂層之單側設置脫模層3、極薄銅箔4、第1配線導體6及第2配線導體10而成的電路形成用支持基板。然後，在第2配線導體10上形成具有開口部A之防焊劑層13(參照圖6A)。然後，在開口部A疊層形成鎳層14與金鍍敷層15(參照圖6B)。進一步，在金鍍敷層15上搭載焊球並於約260℃進行回流，製作形成了焊球16之多層印刷電路板(參照圖6C)。
之後，將利用金線之球形結著法形成了金凸塊之裸晶片17和獲得之多層印刷電路板與鋁電極部進行位置對準，在多層印刷電路板上裝配裸晶片17，進一步將裝有裸晶片17之多層印刷電路板進行回流，並利用焊料進行連接。然後，可因應期望進行洗滌，並利用封模樹脂(mold resin)18進行樹脂密封(參照圖6D)。封模樹脂18可適當選定並使用密封材用途中所使用之公知的樹脂。之後，利用和上述剝離步驟(e)同樣的步驟，以物理力將第1絕緣樹脂層2(預浸體層)剝離(參照圖6E)。同樣，和上述除去步驟(f)同樣進行，使用過氧化氫/硫酸系軟蝕刻液等將極薄銅箔4及脫模層3除去，藉此，可獲得半導體元件安裝基板30(參照圖6F)。 根據本實施形態之半導體元件安裝基板之製造方法，由於使用脫模層，故可抑制起因於如回流時在銅箔與極薄銅箔之間所產生之剝落的隆起的發生，且亦可良好地進行裸晶片17的位置對準等，生產性優異。 [實施例]
以下，利用實施例對本發明之製造方法進行具體地說明。 [實施例1] ＜基板形成步驟(a)＞ 在使雙馬來醯亞胺三樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1A中之第1絕緣樹脂層2；厚度0.100mm：三菱瓦斯化學製GHPL-830NS ST56)之兩面，以脫模層面與該第1絕緣樹脂層接觸的方式，配置藉由塗布於厚度12μm之銅箔形成了由矽烷化合物構成之脫模層(圖1A中之脫模層3；厚度：40nm)的附脫模層之銅箔(JX日礦日石金屬(股)公司製，商品名：PCS)，並於溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘之條件實施真空壓製。之後，藉由使用過氧化氫/硫酸系軟蝕刻液之蝕刻將前述銅箔之厚度調整為3μm，製作在前述第1絕緣樹脂層之兩面按順序設置有脫模層與極薄銅箔(圖1A中之極薄銅箔4)的電路形成用支持基板(圖1A中之電路形成用支持基板1)。
＜第1配線導體形成步驟(b)＞ 於電路形成用支持基板，利用Hitachi-Via-Mechanics(股)公司製的槽刨加工機(router processing machine)形成導引孔，之後，使用過氧化氫/硫酸系軟蝕刻液將表面蝕刻1～2μm。然後，於溫度110±10℃、壓力0.50±0.02MPa之條件層合『乾膜光阻NIT225』(Nichigo Morton(股)公司製，商品名)。以前述導引孔為基準，利用平行曝光機實施形成於乾膜光阻之電路圖案的烙印，然後，使用1%碳酸鈉水溶液將乾膜光阻進行顯影，形成鍍敷用光阻圖案。然後，利用硫酸銅濃度60～80g/L、硫酸濃度150～200g/L之硫酸銅鍍敷工作線施以15～20μm左右的圖案電解銅鍍敷(電解銅鍍敷)，形成第1配線導體(圖1C中之第1配線導體6)。之後，使用胺系光阻剝離液將乾膜光阻剝離除去。
＜疊層步驟(c)＞ 為了獲得與絕緣樹脂之密合力，使用銅表面粗糙化液CZ-8100(MEC Co., Ltd.製，製品名)，對於第1配線導體(銅圖案)表面施以粗糙化處理。然後，在已形成第1配線導體之電路形成用支持基板之兩面，配置使雙馬來醯亞胺三樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1D中之第2絕緣樹脂層7；厚度0.100mm：三菱瓦斯化學製，製品名『GHPL-830NS ST56』)。然後，在第2絕緣樹脂層上，以載體銅箔側與第2絕緣樹脂層接觸的方式，配置厚度18μm之附載體銅箔之極薄銅箔(極薄銅箔(金屬層)；厚度2μm：製品名『MTEx』，三井金屬礦業(股)公司製)，並於壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘之條件進行真空壓製。之後，將厚度18μm之載體銅箔剝離，獲得在第1配線導體上疊層有第2絕緣樹脂層與厚度2μm之極薄銅箔(圖1D中之金屬層8)之電路形成用支持基板。
＜第2配線導體形成步驟(d)＞ 於在第1配線導體上疊層有第2絕緣樹脂層與金屬層之電路形成用支持基板之兩面，利用二氧化碳雷射加工機LC-1C/21(Hitachi-Via-Mechanics(股)公司製，商品名)，以光束照射徑Φ0.21mm、頻率500Hz、脈衝寬度10μs、照射次數7次之條件，每次1孔地進行加工，並介隔金屬層而在第2絕緣樹脂層形成到達該第1配線導體之非貫通孔。
然後，對於形成了非貫通孔之電路形成用支持基板，使用溫度80±5℃、濃度55±10g/L之過錳酸鈉水溶液施以除膠渣處理，進一步，利用無電解銅鍍敷實施0.4～0.8μm之厚度的鍍敷後，利用電解銅鍍敷實施15～20μm之厚度的鍍敷。藉此，非貫通孔之內壁藉由鍍敷而連接，第1配線導體(內層)與金屬層(外層)藉由非貫通孔內壁之鍍敷(圖1E中之鍍敷銅9)而電連接。
然後，實施基板表面(金屬層)的面修整，於溫度110±10℃、壓力0.50±0.02MPa之條件層合乾膜光阻NIT225(Nichigo Morton(股)公司製，商品名)。之後，黏合負型遮罩後，利用平行曝光機烙印電路圖案，之後，使用1%碳酸鈉水溶液將乾膜光阻進行顯影，形成蝕刻光阻。然後，將沒有蝕刻光阻的部分的銅用氯化鐵(III)水溶液除去後，利用氫氧化鈉水溶液將乾膜光阻除去，形成第2配線導體(圖1F中之第2配線導體10)。
＜剝離步驟(e)＞ 形成第2配線導體後，在附脫模層之銅箔與第1絕緣樹脂層(預浸體層)之交界部施加物理力，將第1絕緣樹脂層(預浸體層)從已形成第1配線導體及第2配線導體之電路形成用支持基板剝離，製成一組疊層體(圖1G中之疊層體A)。
＜除去步驟(f)＞ 在剝離步驟(e)，將第1絕緣樹脂層(預浸體層)剝離後，使用過氧化氫/硫酸系軟蝕刻液將極薄銅箔與脫模層除去。之後，形成防焊劑，進行金鍍敷之最後加工，並施以切割成封裝尺寸之加工，藉此，獲得半導體元件搭載用封裝基板(圖1H中之半導體元件搭載用封裝基板20)。
(藥液浸入的確認) 從脫模層3側觀察實施例1中利用剝離步驟(e)將第1絕緣樹脂層剝離而得之疊層體(圖1G中之疊層體A)。圖3係從脫模層側觀察實施例1中之疊層體A的照片。如圖3所示般，在實施例1中未確認到藥液滲入至脫模層表面。
[比較例1] 在實施例1之基板形成步驟(a)，使用不具有脫模層之銅箔(厚度：12μm，JX日礦日石金屬(股)公司製，商品名：JDLC)替代附脫模層之銅箔(PCS)，除此以外，和實施例1同樣實施各步驟。但，比較例1中，在剝離步驟(e)將第1絕緣樹脂層剝離時，銅箔亦剝離，獲得之半導體元件搭載用封裝基板的底部形成了缺損部。
[比較例2] 在實施例1之基板形成步驟(a)，使用圖4A所示之電路形成用支持基板12，除此以外，和實施例1同樣進行，製作比較例2之半導體元件搭載用封裝基板。電路形成用支持基板12，如圖4A所示般，係未在附載體銅之極薄銅箔(厚度3μm：製品名『MTEx』，三井金屬礦業(股)公司製)設置脫模層，且未將載體銅11剝離，而以載體銅11與第1絕緣樹脂層2接觸的方式進行配置的形態。亦即，比較例2中之電路形成用支持基板12，係從第1絕緣樹脂層2側疊層載體銅11與極薄銅箔4。此外，比較例2中，在剝離步驟(e)，如圖4B所示般，於載體銅11與極薄銅箔4之界面將載體銅11與第1絕緣樹脂層2(預浸體層)剝離。
(藥液浸入的確認) 在比較例2中，經由剝離步驟(e)後，從極薄銅箔4側觀察載體銅11及第1絕緣樹脂層2(預浸體層)剝離後的疊層體。圖5係從極薄銅箔側觀察比較例2中之疊層體的照片。如圖5所示般，在比較例2中確認到除膠渣處理時之藥液滲入至極薄銅箔表面。
由實施例1及比較例2之結果的比較可知：利用直接使用附載體銅之極薄銅箔之分離芯(電路形成用支持基板)時，確認到藥液的浸入，而利用使用脫模層以替代載體銅之分離芯(電路形成用支持基板)時，藥液的浸入受到有效抑制。由此可知：使用於本發明之製造方法的電路形成用支持基板，係耐藥品性優異的基板，本發明之製造方法可期待產能的改善，且生產效率優異。又，根據本發明之製造方法，無需為了防止藥液的滲入而以第2絕緣樹脂層覆蓋分離芯之側面，故可使用相對較大的分離芯。因此，本發明之製造方法可提高半導體元件搭載用封裝基板的設計自由度。
[實施例2] (半導體元件安裝基板的製作) 按順序進行實施例1中之基板形成步驟(a)到第2配線導體形成步驟(d)，製作僅在第1絕緣樹脂層之單側設置脫模層、極薄銅箔、第1配線導體及第2配線導體而成的電路形成用支持基板，並在第2配線導體(圖1F中之第2配線導體10)上形成具有開口部A之防焊劑層13(參照圖6A)。然後，在開口部A疊層形成鎳層14與金鍍敷層15(參照圖6B)。進一步，在金鍍敷層15上搭載焊球，並於約260℃進行回流，製作形成了焊球16之多層印刷電路板(參照圖6C)。
之後，將利用金線之球形結著法形成了金凸塊之裸晶片17和獲得之多層印刷電路板與鋁電極部進行位置對準，在多層印刷電路板上裝配裸晶片17。然後，將裝有裸晶片17之多層印刷電路板於約260℃進行回流，並進行焊接，然後進行洗滌，利用封模樹脂18進行樹脂密封(參照圖6D)。之後，利用和實施例1之剝離步驟(e)同樣的步驟，用物理力將第1絕緣樹脂層2(預浸體層)剝離(參照圖6E)。進一步，和實施例1之除去步驟(f)同樣進行，使用過氧化氫/硫酸系軟蝕刻液將極薄銅箔4及脫模層3除去，獲得半導體元件安裝基板30(參照圖6F)。 在實施例2之半導體元件安裝基板30的形成中，回流時未觀察到隆起等異常部位，裸晶片17的位置對準等亦可良好地進行。
[比較例3] 在實施例2之基板形成步驟(a)，使用比較例2中之電路形成用支持基板12(參照圖4A)，除此以外，和實施例2同樣進行，製作比較例3之半導體元件安裝基板。使用不具有脫模層之電路形成用支持基板12的比較例3中，回流時在銅箔與極薄銅箔之間發生剝落，基板(70mm×240mm之尺寸)上有2處發生15mm之銅箔的隆起。因此，裸晶片17的位置對準時發生了位置偏離，而成為製品不良。
2016年7月1日提申之日本專利申請案2016-131702號之揭示及2017年1月17日提申之日本專利申請案2017-005949號的揭示之全部皆援引於本說明書中以作參照。 又，說明書所記載之全部文獻、專利申請、及技術規格，係和援引各個文獻、專利申請、及技術規格以作參照而具體且分別標記的情形同程度地援引於本說明書中以作參照。
1,12‧‧‧電路形成用支持基板
2‧‧‧第1絕緣樹脂層
3‧‧‧脫模層
4‧‧‧極薄銅箔
6‧‧‧第1配線導體
7‧‧‧第2絕緣樹脂層
8‧‧‧金屬層
9‧‧‧鍍敷銅
10‧‧‧第2配線導體
11‧‧‧載體銅
13‧‧‧防焊劑層
14‧‧‧鎳層
15‧‧‧金鍍敷層
16‧‧‧焊球
17‧‧‧裸晶片
18‧‧‧封模樹脂
20‧‧‧半導體元件搭載用封裝基板
30‧‧‧半導體元件安裝基板
[圖1](1A)～(1H)係用於說明本發明之半導體元件搭載用封裝基板之製造方法之一實施形態的概略圖。 [圖2](2A)～(2C)係用於說明半導體元件搭載用封裝基板之變化例的概略圖。 [圖3]係從脫模層側觀察實施例1中之疊層體的照片。 [圖4](4A)、(4B)係用於說明比較例2中之電路形成用支持基板及剝離步驟的概略圖。 [圖5]係從極薄銅箔側觀察比較例2中之疊層體的照片。 [圖6](6A)～(6F)係用於說明本發明之半導體元件安裝基板之製造方法之一實施形態的概略圖。
無

Claims (15)

  1. 一種半導體元件搭載用封裝基板之製造方法，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體； 剝離步驟(e)，將該第1絕緣樹脂層從已形成該第1配線導體及該第2配線導體之電路形成用支持基板剝離；及 除去步驟(f)，將該脫模層及/或該極薄銅箔除去。
  2. 如申請專利範圍第1項之半導體元件搭載用封裝基板之製造方法，其中， 該第1配線導體形成步驟(b)包括以下步驟： 步驟(b-1)，將鍍敷用光阻層合在該極薄銅箔上； 步驟(b-2)，利用光微影在該鍍敷用光阻形成配線電路圖案； 步驟(b-3)，在已形成該配線電路圖案之該極薄銅箔上，利用圖案電解銅鍍敷形成該第1配線導體；及 步驟(b-4)，將該鍍敷用光阻除去。
  3. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該疊層步驟(c)包括以下步驟： 步驟(c-1)，對於該第1配線導體表面施以粗糙化處理；及 步驟(c-2)，將該第2絕緣樹脂層以接觸已施以該粗糙化處理之該第1配線導體的方式配置，在該第2絕緣樹脂層上更配置金屬層，進行加熱加壓而將該第2絕緣樹脂層與該金屬層予以疊層。
  4. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第2配線導體形成步驟(d)包括以下步驟： 步驟(d-1)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔； 步驟(d-2)，利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接；及 步驟(d-3)，利用減去工法或半加成工法形成該第2配線導體。
  5. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中， 在該第2配線導體形成步驟(d)，對於已形成該第1配線導體及該第2配線導體之電路形成用支持基板，更重複進行該疊層步驟(c)及該第2配線導體形成步驟(d)，製造具有堆積結構之半導體元件搭載用封裝基板。
  6. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第1絕緣樹脂層之厚度為0.02mm～2.0mm。
  7. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，在該第2配線導體形成步驟(d)，利用雷射形成該非貫通孔。
  8. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，在該剝離步驟(e)，將該第1絕緣樹脂層以物理方式予以剝離。
  9. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，在該除去步驟(f)，使用硫酸系或過氧化氫系蝕刻液除去該脫模層及/或該極薄銅箔。
  10. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該基板形成步驟(a)包括步驟(a-1)， 該步驟(a-1)係將在厚度為1μm～20μm之銅箔上形成了該脫模層之附脫模層之銅箔以該脫模層與該第1絕緣樹脂層接觸的方式配置在該第1絕緣樹脂層上，之後對於該附脫模層之銅箔之該銅箔部分施以蝕刻處理而製成該極薄銅箔。
  11. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該脫模層含有聚矽氧化合物以外之該矽化合物。
  12. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，將該脫模層直接疊層在該第1絕緣樹脂層上。
  13. 一種半導體元件安裝基板之製造方法，包括以下步驟： 基板形成步驟(a)，形成按順序包含第1絕緣樹脂層、至少含有矽化合物之脫模層、及厚度為1μm～5μm之極薄銅箔之電路形成用支持基板； 第1配線導體形成步驟(b)，在該電路形成用支持基板之該極薄銅箔上利用圖案電解銅鍍敷形成第1配線導體； 疊層步驟(c)，以接觸該第1配線導體之方式配置第2絕緣樹脂層，並對於該第2絕緣樹脂層進行加熱加壓而將其疊層； 第2配線導體形成步驟(d)，於該第2絕緣樹脂層形成到達該第1配線導體之非貫通孔，並利用電解銅鍍敷及/或無電解銅鍍敷使該非貫通孔之內壁連接而形成第2配線導體； 半導體元件搭載步驟(g)，在該第2配線導體上搭載半導體元件； 剝離步驟(e)，將該第1絕緣樹脂層從已在該第2配線導體上搭載該半導體元件之電路形成用支持基板剝離；及 除去步驟(f)，將該脫模層及/或該極薄銅箔除去。
  14. 如申請專利範圍第13項之半導體元件安裝基板之製造方法，其中，在該半導體元件搭載步驟(g)，介隔接合材而將該半導體元件搭載在該第2配線導體上。
  15. 如申請專利範圍第13或14項之半導體元件安裝基板之製造方法，其中，將該脫模層直接疊層在該第1絕緣樹脂層上。
TW106121688A 2016-07-01 2017-06-29 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法 TWI718316B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-131702 2016-07-01
JP2016131702 2016-07-01
JP2017-005949 2017-01-17
JP2017005949 2017-01-17

Publications (2)

Publication Number Publication Date
TW201806110A true TW201806110A (zh) 2018-02-16
TWI718316B TWI718316B (zh) 2021-02-11

Family

ID=60785360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121688A TWI718316B (zh) 2016-07-01 2017-06-29 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法

Country Status (7)

Country Link
US (1) US10727081B2 (zh)
EP (1) EP3480843B1 (zh)
JP (1) JP7044997B2 (zh)
KR (1) KR102394519B1 (zh)
CN (2) CN117241501A (zh)
TW (1) TWI718316B (zh)
WO (1) WO2018003703A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
TWI830797B (zh) * 2018-12-14 2024-02-01 日商三菱瓦斯化學股份有限公司 半導體元件搭載用封裝基板之製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545455B2 (en) * 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN112538148B (zh) * 2019-09-20 2022-03-08 万华化学集团股份有限公司 一种硅溴协同反应型阻燃剂及其制备方法、热塑性聚氨酯弹性体及其制备方法
CN111491459B (zh) * 2020-04-09 2022-06-21 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022332A (ja) * 1998-06-30 2000-01-21 Toagosei Co Ltd 多層プリント配線板の製造方法
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
EP1531656A3 (en) * 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5896200B2 (ja) 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
TWI569953B (zh) * 2012-10-04 2017-02-11 Jx Nippon Mining & Metals Corp Attached metal foil
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板
WO2017014079A1 (ja) * 2015-07-23 2017-01-26 三井金属鉱業株式会社 樹脂付銅箔、銅張積層板及びプリント配線板
JP2018009242A (ja) * 2016-06-21 2018-01-18 Ｊｘ金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
TWI801684B (zh) * 2018-12-14 2023-05-11 日商三菱瓦斯化學股份有限公司 半導體元件搭載用封裝基板之製造方法
TWI830797B (zh) * 2018-12-14 2024-02-01 日商三菱瓦斯化學股份有限公司 半導體元件搭載用封裝基板之製造方法
US11990349B2 (en) 2018-12-14 2024-05-21 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device

Also Published As

Publication number Publication date
WO2018003703A1 (ja) 2018-01-04
EP3480843A4 (en) 2019-06-19
KR20190024879A (ko) 2019-03-08
JP7044997B2 (ja) 2022-03-31
US20190148169A1 (en) 2019-05-16
US10727081B2 (en) 2020-07-28
JPWO2018003703A1 (ja) 2019-05-16
EP3480843B1 (en) 2021-05-05
CN109417055A (zh) 2019-03-01
CN117241501A (zh) 2023-12-15
TWI718316B (zh) 2021-02-11
KR102394519B1 (ko) 2022-05-04
EP3480843A1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI801346B (zh) 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
TWI718316B (zh) 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
TWI835731B (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
TW202239288A (zh) 基板及配線基板之製造方法