[go: up one dir, main page]

JP6054080B2 - 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 - Google Patents

支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 Download PDF

Info

Publication number
JP6054080B2
JP6054080B2 JP2012162005A JP2012162005A JP6054080B2 JP 6054080 B2 JP6054080 B2 JP 6054080B2 JP 2012162005 A JP2012162005 A JP 2012162005A JP 2012162005 A JP2012162005 A JP 2012162005A JP 6054080 B2 JP6054080 B2 JP 6054080B2
Authority
JP
Japan
Prior art keywords
layer
support substrate
wiring
support
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012162005A
Other languages
English (en)
Other versions
JP2014022665A (ja
JP2014022665A5 (ja
Inventor
小林　和弘
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012162005A priority Critical patent/JP6054080B2/ja
Priority to KR1020130084571A priority patent/KR101937717B1/ko
Priority to US13/945,266 priority patent/US9215812B2/en
Priority to TW102125890A priority patent/TWI592062B/zh
Publication of JP2014022665A publication Critical patent/JP2014022665A/ja
Publication of JP2014022665A5 publication Critical patent/JP2014022665A5/ja
Priority to US14/938,157 priority patent/US9763332B2/en
Application granted granted Critical
Publication of JP6054080B2 publication Critical patent/JP6054080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing
    • Y10T428/239—Complete cover or casing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体に関する。
従来より、支持体上に所定数の配線層及び絶縁層を積層し、その後、支持体を除去する配線基板の製造方法が知られている。この配線基板の製造方法では、プリプレグを硬化させた支持基板（仮基板）上の配線形成領域に下地層が配置され、下地層より大きな金属箔が下地層の上に配置されて配線形成領域の外周部において支持基板と部分的に接着された構造の支持体が用いられる。なお、金属箔と下地層とは、接しているだけで、接着はされていない。
そして、上記支持体の金属箔上に所定数の配線層及び絶縁層を積層して配線部材を作製し、その後、金属箔を含む支持体を除去する。支持体を除去する工程では、金属箔を支持基板から分離し、更に、金属箔をエッチング等により除去する。これにより、配線層及び絶縁層が積層された配線部材が得られ、更に、この配線部材を所定位置で切断して個片化することにより、配線基板が完成する。
特開２００９−３２９１８号公報
しかしながら、上記配線基板の製造方法では、支持体の配線形成領域の外周部において支持基板と金属箔とが強固に接着されている。そのため、支持体を除去する工程で、金属箔を支持基板から分離する際に、支持基板と金属箔とを機械的に剥離することは困難である。
そこで、支持体及び支持体上に形成された配線部材の下地層の周縁に対応する部分（支持基板と金属箔とが強固に接着されている部分）を切断することにより、金属箔を支持基板から分離している。
このように、上記配線基板の製造方法では、支持体の外縁部は切断されてしまうため、支持体の外縁部上に形成された配線部材は配線基板として使用できない（製品化できない）。このため、支持体（支持基板）の外縁部上に形成された配線部材も配線基板として使用できる場合と比較すると、個片化後の配線基板の数（取れ数）が少なくなる問題がある。又、切断により配線基板のサイズが小さくなり、既存の製造設備が流用できなくなるおそれが生じる。これらの問題は、支持体において、支持基板と金属箔とが強固に接着され、容易に剥離できないことに起因している。
本発明は、上記の点に鑑みてなされたものであり、支持基板と金属箔とを容易に剥離可能な構造の支持体の製造方法等を提供することを課題とする。
本支持体の製造方法は、支持基板上の外縁部を除く所定領域に前記支持基板と剥離層との接触面積を調整する接着力調整層を配置する工程と、前記接着力調整層上及び前記支持基板の外縁部上に一方の面に前記剥離層が形成された金属箔を前記剥離層を前記支持基板側に向けて配置し、前記支持基板の外縁部と前記剥離層とを剥離可能な状態で仮接着する工程と、を有し、前記剥離層として、シリコーン系樹脂、フッ素系樹脂、シリコーン系離型剤、又はフッ素系離型剤を用い、前記支持基板と前記剥離層との剥離強度が３０ｇ／ｃｍ〜４００ｇ／ｃｍであり、前記仮接着する工程では、前記支持基板と前記接着力調整層とは接着され、前記剥離層と前記接着力調整層とは接着されずに接していることを要件とする。
開示の技術によれば、支持基板と金属箔とを容易に剥離可能な構造の支持体の製造方法等を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態の変形例に係る支持体を例示する平面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。
図１を参照するに、配線基板１０は、配線層１１と、絶縁層１２と、配線層１３と、絶縁層１４と、配線層１５と、絶縁層１６と、配線層１７と、ソルダーレジスト層１８と、表面処理層１９とを有するコアレスのビルドアップ配線基板である。
なお、図１では、便宜上、絶縁層１２側を下、ソルダーレジスト層１８側を上とする。例えば絶縁層１２の絶縁層１４と接する面は上面であり、絶縁層１２の露出面（絶縁層１４と接する面の反対面）は下面である。
配線基板１０において、配線層１１は、第１層１１ａ及び第２層１１ｂを有する。配線層１１を構成する第１層１１ａの一部は絶縁層１２から露出している。第１層１１ａとしては、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、金（Ａｕ）膜が配線基板１０の外部に露出するように、この順番で順次積層した導電層を用いることができる。第２層１１ｂとしては、例えば銅（Ｃｕ）層等を含む導電層を用いることができる。配線層１１の厚さは、例えば１０〜３０μｍ程度とすることができる。
絶縁層１２から露出する配線層１１は、例えば、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。以降、絶縁層１２から露出する部分の配線層１１を特に第１電極パッド１１ｐと称する場合がある。第１電極パッド１１ｐの平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。第１電極パッド１１ｐのピッチは、例えば５００〜１２００μｍ程度とすることができる。
絶縁層１２は、配線層１１の上面（配線層１３のビア配線と接する部分を除く）と側面とを覆い、下面（配線層１３のビア配線と接続される面の反対面）を露出するように形成されている。絶縁層１２の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層１２の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１３は、絶縁層１２上に形成されている。配線層１３は、絶縁層１２を貫通し配線層１１の上面を露出するビアホール１２ｘ内に充填されたビア配線、及び絶縁層１２の上面に形成された配線パターンを含んで構成されている。ビアホール１２ｘは、絶縁層１４側に開口されている開口部の径が配線層１１の上面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１２ｘの開口部の径は、例えば５０μｍ程度とすることができる。
配線層１３は、ビアホール１２ｘの底部に露出した配線層１１と電気的に接続されている。配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。配線層１３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
絶縁層１４は、絶縁層１２の上面に、配線層１３を覆うように形成されている。絶縁層１４の材料や厚さは、例えば、絶縁層１２と同様とすることができる。絶縁層１４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１５は、絶縁層１４上に形成されている。配線層１５は、絶縁層１４を貫通し配線層１３の上面を露出するビアホール１４ｘ内に充填されたビア配線、及び絶縁層１４の上面に形成された配線パターンを含んで構成されている。ビアホール１４ｘは、絶縁層１６側に開口されている開口部の径が配線層１３の上面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１４ｘの開口部の径は、例えば５０μｍ程度とすることができる。
配線層１５は、ビアホール１４ｘの底部に露出した配線層１３と電気的に接続されている。配線層１５の材料は、例えば、配線層１３と同様とすることができる。配線層１５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
絶縁層１６は、絶縁層１４上に、配線層１５を覆うように形成されている。絶縁層１６の材料や厚さは、例えば、絶縁層１２と同様とすることができる。絶縁層１６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１７は、絶縁層１６上に形成されている。配線層１７は、絶縁層１６を貫通し配線層１５の上面を露出するビアホール１６ｘ内に充填されたビア配線、及び絶縁層１６の上面に形成された配線パターンを含んで構成されている。ビアホール１６ｘは、ソルダーレジスト層１８側に開口されている開口部の径が配線層１５の上面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１６ｘの開口部の径は、例えば５０μｍ程度とすることができる。
配線層１７は、ビアホール１６ｘの底部に露出した配線層１５と電気的に接続されている。配線層１７の材料は、例えば、配線層１３と同様とすることができる。配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
ソルダーレジスト層１８は、絶縁層１６上に、配線層１７を覆うように形成されている。ソルダーレジスト層１８は開口部１８ｘを有し、開口部１８ｘの底部には配線層１７の一部が露出している。開口部１８ｘの底部に露出する配線層１７は、例えば、半導体チップ等と電気的に接続される電極パッドとして機能する。
以降、開口部１８ｘの底部に露出する配線層１７を特に第２電極パッド１７ｐと称する場合がある。第２電極パッド１７ｐの平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第２電極パッド１７ｐのピッチは、例えば１００〜２００μｍ程度とすることができる。
第２電極パッド１７ｐ上には表面処理層１９が形成されている。但し、表面処理層１９は、必要に応じて形成すればよい。表面処理層１９の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、第２電極パッド１７ｐ上に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層１９を形成してもよい。
なお、配線基板１０において、配線層１７を構成する配線パターンを絶縁層１６上に引き出して形成し、絶縁層１６上に引き出された配線パターンをソルダーレジスト層１８の開口部１８ｘから露出させ、第２電極パッド１７ｐとしてもよい。つまり、配線層１７のビアホール１６ｘ上以外の部分を第２電極パッド１７ｐとしてもよい。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図７は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体の両面に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体の両面に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図２（ａ）及び図２（ｂ）に示す工程では、支持体２０を作製する。なお、図２（ａ）は断面図、図２（ｂ）は平面図である。但し、図２（ｂ）では、支持体２０の一部のみを示している。
支持体２０を作製するには、まず、ガラスクロス（織布）やガラス不織布又はアラミド繊維等にエポキシ系樹脂等の樹脂を含侵させたプリプレグ２１ａを準備する。プリプレグ２１ａは、Ｂ−ステージ（半硬化状態）である。プリプレグ２１ａの平面形状は、例えば、縦及び横が４００〜５００ｍｍ程度の矩形状とすることができる。プリプレグ２１ａの厚さは、例えば、６０〜８００μｍ程度とすることができる。
次に、接着力調整層２２を２個準備し、プリプレグ２１ａの両面上の各々の外縁部を除く所定領域に１個ずつ配置する。接着力調整層２２は、プリプレグ２１ａを硬化して得られる支持基板２１（後述）と剥離層２３（後述）との接触面積を調整するために配置する層である。
接着力調整層２２としては、例えば、銅箔、アルミ箔、ニッケル箔、亜鉛箔等の金属箔、セラミック板、アクリルやポリイミド等の樹脂を主成分とする樹脂シート等を用いることができる。接着力調整層２２の平面形状は、例えば、プリプレグ２１ａの平面形状よりも小さい矩形状とすることができる。接着力調整層２２の厚さは、例えば、１０〜１００μｍ程度とすることができる。
次に、一方の面に剥離層２３が形成された金属箔２４を２個準備し、各接着力調整層２２上及びプリプレグ２１ａの各面の外縁部上に、剥離層２３をプリプレグ２１ａ側に向けて１個ずつ配置する。つまり、プリプレグ２１ａの各面には、プリプレグ２１ａ側から接着力調整層２２、剥離層２３、及び金属箔２４が、この順番で配置される。
金属箔２４としては、例えば、銅箔、アルミ箔、ニッケル箔、亜鉛箔等を用いることができる。金属箔２４の平面形状は、例えば、プリプレグ２１ａの平面形状と同程度の矩形状とすることができる。金属箔２４の厚さは、例えば、数１０μｍ程度とすることができる。
剥離層２３としては、例えば、フッ素樹脂（ＥＴＦＥ）を用いることができる。この場合、例えば、金属箔２４にフッ素樹脂（ＥＴＦＥ）層を積層することにより剥離層２３を形成できる。又、剥離層２３として、シリコーン系樹脂を用いてもよい。
又、金属箔２４の表面を離型剤により離型処理することにより剥離層２３を形成してもよい。この場合、例えば、離型剤としてシリコーン系離型剤やフッ素系離型剤等を用い、金属箔２４の表面に塗布や噴射することにより剥離層２３を形成できる。剥離層２３の厚さは、例えば、１μｍ程度とすることができる。
これにより、剥離層２３の金属箔２４と接していない側の面は、他の部材と接した際に剥離しやすい性質を有する面となる。なお、剥離層２３は、プリプレグ２１ａの外縁部のみと仮接着されるので、必ずしも金属箔２４の一方の面の全面に形成されていなくてもよく、少なくともプリプレグ２１ａの外縁部と接触する部分のみに形成されていればよい。
次に、図２（ａ）の矢印の上側に示すように配置された各部材を、例えば、真空雰囲気で１９０〜２００℃程度の温度で加熱しながら各金属箔２４をプリプレグ２１ａ側に押圧する。これにより、図２（ａ）の矢印の下側に示すように、プリプレグ２１ａが硬化し、プリプレグ２１ａから支持基板２１が得られると共に、支持基板２１の外縁部と剥離層２３とが剥離できる状態で仮接着される。
又、各接着力調整層２２は、支持基板２１の各面に埋め込まれた状態となり、支持基板２１と強固に接着される。但し、各接着力調整層２２の表面と支持基板２１の表面とは面一であってもよいし、各接着力調整層２２が支持基板２１の表面から多少窪んでいたり、突起したりしてもよい。
なお、各剥離層２３の一部は、支持基板２１の各面から露出する各接着力調整層２２の表面（以降、各接着力調整層２２の支持基板２１からの露出面とする）と接している。しかし、各剥離層２３は接着力を有さないため、各剥離層２３と各接着力調整層２２の支持基板２１からの露出面とは、互いに接しているだけで、接着されていない。
なお、仮接着とは、対象物同士が強固に接着されていなく、機械的な力を加えることにより、対象物同士を容易に剥離できる程度の接着力で接着することをいう。支持基板２１の外縁部と剥離層２３との剥離強度としては、５ｇ／ｃｍ以上、６００ｇ／ｃｍ以下程度であることが好ましく、３０ｇ／ｃｍ以上、４００ｇ／ｃｍ以下程度であることが更に好ましい。この剥離強度は、支持体２０を除去する工程において支持基板２１と剥離層２３とを容易に剥離でき、他の工程において意図しないときに支持基板２１と剥離層２３とが剥離しないことを考慮した値である。
次に、図３（ａ）〜図５（ｂ）に示す工程では、支持体２０の各金属箔２４の他方の面に、所定数の配線層及び絶縁層が積層された配線部材を作製する。まず、図３（ａ）に示す工程では、支持体２０の各金属箔２４の他方の面に、各々配線層１１に対応する開口部１００ｘを有するレジスト層１００を形成する。具体的には、支持体２０の各金属箔２４の他方の面に、各々例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。
或いは、支持体２０の各金属箔２４の他方の面に、各々例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。そして、塗布又はラミネートしたレジストを露光、現像することで開口部１００ｘを形成する。これにより、開口部１００ｘを有するレジスト層１００が形成される。なお、予め開口部１００ｘを形成したフィルム状のレジストを支持体２０の各金属箔２４の他方の面に各々ラミネートしても構わない。
開口部１００ｘは、後述の図３（ｂ）に示す工程で形成される配線層１１に対応する位置に形成されるが、その配設ピッチは、例えば５００〜１２００μｍ程度とすることができる。開口部１００ｘは、例えば平面視において円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。なお、支持体２０の各金属箔２４の他方の面には、複数の配線基板となる部分を作製するが、図３（ａ）では、その内の１個の配線基板となる領域近傍及び支持体２０の外縁部近傍のみを例示している（以降の工程においても同様）。
次に、図３（ｂ）に示す工程では、各金属箔２４をめっき給電層に利用する電解めっき法等により、各開口部１００ｘ内に露出する支持体２０の各金属箔２４の他方の面に、第１層１１ａ及び第２層１１ｂから構成される配線層１１を形成する。第１層１１ａは、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、各金属箔２４の他方の面側から、この順番で順次積層した構造を有する。
よって、配線層１１を形成するには、まず、各金属箔２４をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順にめっきして第１層１１ａを形成する。そして、更に、各金属箔２４をめっき給電層に利用する電解めっき法等により、第１層１１ａ上に銅（Ｃｕ）等からなる第２層１１ｂを形成する。次に、図３（ｃ）に示す工程では、図３（ｂ）に示すレジスト層１００を除去する。
次に、図４（ａ）に示す工程では、支持体２０の各金属箔２４の他方の面に、各々配線層１１を覆うようにフィルム状のエポキシ系樹脂等をラミネートし、硬化させて絶縁層１２を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて絶縁層１２を形成してもよい。絶縁層１２の厚さは、例えば、１５〜３５μｍ程度とすることができる。絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。なお、絶縁層１２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
次に、図４（ｂ）に示す工程では、各絶縁層１２に、各絶縁層１２を貫通し配線層１１の表面を露出するビアホール１２ｘを形成する。ビアホール１２ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１２ｘを形成後、デスミア処理を行い、ビアホール１２ｘの底部に露出する配線層１１の表面に付着した樹脂残渣を除去することが好ましい。
次に、図４（ｃ）に示す工程では、各絶縁層１２に配線層１３を積層する。配線層１３は、ビアホール１２ｘ内に充填されたビア配線、及び絶縁層１２上に形成された配線パターンを含んで構成される。配線層１３は、ビアホール１２ｘの底部に露出した配線層１１と電気的に接続される。配線層１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１３を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図５（ａ）に示す工程では、図４（ａ）〜図４（ｃ）に示す工程を繰り返すことにより、各配線層１３に、絶縁層１４、配線層１５、絶縁層１６、及び配線層１７を順次積層する。但し、配線層と絶縁層は任意の積層数とすることができる。
すなわち、各絶縁層１２上に配線層１３を覆うように絶縁層１４を形成する。そして、絶縁層１４を貫通し配線層１３の表面を露出するビアホール１４ｘを形成する。絶縁層１４の材料や厚さは、例えば、絶縁層１２と同様とすることができる。絶縁層１４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
更に、各絶縁層１４上に配線層１５を形成する。配線層１５は、ビアホール１４ｘ内に充填されたビア配線、及び絶縁層１４上に形成された配線パターンを含んで構成される。配線層１５は、ビアホール１４ｘの底部に露出した配線層１３と電気的に接続される。配線層１５の材料等は、例えば、配線層１３と同様とすることができる。
更に、各絶縁層１４上に配線層１５を覆うように絶縁層１６を形成する。そして、絶縁層１６を貫通し配線層１５の表面を露出するビアホール１６ｘを形成する。絶縁層１６の材料や厚さは、例えば、絶縁層１２と同様とすることができる。絶縁層１６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
更に、各絶縁層１６上に配線層１７を形成する。配線層１７は、ビアホール１６ｘ内に充填されたビア配線、及び絶縁層１６上に形成された配線パターンを含んで構成される。配線層１７は、ビアホール１６ｘの底部に露出した配線層１５と電気的に接続される。配線層１７の材料等は、例えば、配線層１３と同様とすることができる。
次に、図５（ｂ）に示す工程では、各絶縁層１６上に配線層１７を被覆するソルダーレジスト層１８を形成する。ソルダーレジスト層１８は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層１７を被覆するように各絶縁層１６上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層１７を被覆するように各絶縁層１６上にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１８に開口部１８ｘを形成する（フォトリソグラフィ法）。なお、開口部１８ｘは、レーザ加工法やブラスト処理等により形成してもよい。これにより、開口部１８ｘの底部に露出する配線層１７である第２電極パッド１７ｐが形成される。第２電極パッド１７ｐの平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第２電極パッド１７ｐのピッチは、例えば１００〜２００μｍ程度とすることができる。
必要に応じ、第２電極パッド１７ｐ上に、例えば無電解めっき法等により表面処理層１９を形成してもよい。表面処理層１９の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、第２電極パッド１７ｐ上に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層１９を形成してもよい。
なお、図５（ｂ）に示す構造体は、本発明に係る配線構造体（支持体と、支持体の金属箔の他方の面に所定数の配線層及び絶縁層が積層された配線部材と、を有する配線構造体）の代表的な一例である。
次に、図６（ａ）及び図６（ｂ）に示す工程では、支持体２０を除去する。まず、図６（ａ）に示す工程では、支持体２０の矢印方向に機械的な力Ｆを加え、各接着力調整層２２を含む支持基板２１と各剥離層２３との間を剥離する。これにより、支持基板２１及び各接着力調整層２２が除去され、金属箔２４の一方の面に剥離層２３が形成され、他方の面に配線部材が形成された構造体が２個作製される。
前述のように、支持体２０は、各剥離層２３が支持基板２１の両面の各外縁部と仮接着され、かつ、各剥離層２３が各接着力調整層２２の支持基板２１からの露出面と接着されずに接している構造である。従って、支持体２０の矢印方向に機械的な力Ｆを加えることにより、支持基板２１と各剥離層２３との間を容易に剥離できる。
なお、支持基板２１と各剥離層２３とを剥離する際等に、従来の配線基板の製造方法のように支持体２０の外縁部の所定領域を切断する必要はない。そのため、配線部材において、切断されて廃棄される部分がなくなるため、配線部材を有効利用できる。つまり、所定の大きさの配線部材から取れる配線基板１０の数（取れ数）を多くできる。
次に、図６（ｂ）に示す工程では、金属箔２４の一方の面に剥離層２３が形成され、他方の面に配線部材が形成された構造体から、剥離層２３及び金属箔２４を除去し、所定数の配線層及び絶縁層が積層された配線部材を作製する。例えば、希硫酸を用いた酸洗浄等により、剥離層２３を除去することができる。その後、例えば、エッチング等により金属箔２４を除去することができる。
金属箔２４が銅箔である場合には、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、絶縁層１２から露出する配線層１１の最表層は金（Ａｕ）膜等であり、第２電極パッド１７ｐは表面処理層１９で被覆されているため、金属箔２４のみを選択的にエッチングできる。但し、表面処理層１９が形成されていなく、かつ、第２電極パッド１７ｐが銅（Ｃｕ）からなる場合には、金属箔２４とともに第２電極パッド１７ｐがエッチングされることを防止するため、第２電極パッド１７ｐをマスクする必要がある。なお、剥離層２３及び金属箔２４を別々に除去せず、エッチング等により同時に除去してもよい。
次に、図７（ａ）に示す工程では、図６（ｂ）に示す各配線部材をダイシング等により切断位置Ｃで切断して個片化することにより、複数の配線基板１０が完成する。
図７（ａ）に示す工程で配線基板１０が完成するが、更に、図７（ｂ）に示すように、配線基板１０に接合部３０を介して半導体チップ４０を搭載し、配線基板１０と半導体チップ４０との間にアンダーフィル樹脂５０を充填して半導体装置としてもよい。接合部３０としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、図７（ｂ）では、便宜上、第１電極パッド１１ｐと第２電極パッド１７ｐとは、略同一ピッチとして描かれている。しかし、実際には、半導体チップ４０と電気的に接続される第２電極パッド１７ｐは、マザーボード等の実装基板と電気的に接続される第１電極パッド１１ｐよりも狭ピッチで小径となる。従って、図３（ａ）〜図７（ａ）に示す工程において、第２電極パッド１７ｐが第１電極パッド１１ｐよりも狭ピッチで小径となるように、配線基板１０が作製される。
但し、図３（ａ）〜図７（ａ）に示す工程において、第１電極パッド１１ｐが第２電極パッド１７ｐよりも狭ピッチで小径となるように、配線基板１０を作製してもよい。この場合には、第１電極パッド１１ｐが半導体チップ４０と電気的に接続され、第２電極パッド１７ｐがマザーボード等の実装基板と電気的に接続される。
又、図７（ｂ）では、配線基板１０上に半導体チップ４０を実装したが、半導体チップ４０に代えてキャパシタや抵抗、インダクタ等を実装してもよい。つまり、配線基板１０上に半導体チップ、キャパシタ、抵抗、インダクタ等を実装することにより、電子部品装置を作製できる。
このように、第１の実施の形態では、支持体２０を、各剥離層２３が支持基板２１の両面の各外縁部と仮接着され、かつ、各剥離層２３が各接着力調整層２２の支持基板２１からの露出面と接着されずに接している構造とする。これにより、配線基板１０の製造工程において、支持体２０を容易に除去できる。つまり、支持基板２１と各剥離層２３とを容易に機械的に剥離して、剥離層２３及び金属箔２４を支持基板２１から容易に分離でき、その後、剥離層２３及び金属箔２４をエッチング等により配線部材から容易に除去できる。
又、支持体２０を除去する際に、従来の配線基板の製造方法のように支持体２０の外縁部の所定領域を切断する必要がない。そのため、配線部材において、切断されて廃棄される部分がなくなるため、配線部材を有効利用できる。つまり、所定の大きさの配線部材から取れる配線基板１０の数（取れ数）を多くできる。
なお、支持体２０において、支持基板２１と各剥離層２３との接着力が弱すぎると、配線基板１０の製造工程において、支持基板２１と各剥離層２３とが必要ないときに剥離するおそれが生じる。
そのため、支持体２０を除去する工程以外の配線基板１０の製造工程において必要な接着力と、支持体２０を除去する工程において作業し易い接着力とを考慮し、支持基板２１と各剥離層２３との剥離強度が好適な値に調整されている。剥離強度の調整（接着力の調整）は、平面視における支持基板２１の両面の各外縁部（各接着力調整層２２の存在しない領域）の面積を調整することにより実現できる。つまり、支持基板２１の各面の面積に対する各接着力調整層２２の面積の比率を変えて、支持基板２１と剥離層２３との接触面積を調整することにより実現できる。
なお、接着力調整層を設けずに、支持基板の全面に剥離層付き金属箔を剥離可能な状態で仮接着して支持体とすることもできるが、この構造は好ましくない。なぜなら、支持基板と剥離層との剥離強度の調整が困難であり、剥離強度が高すぎると剥離時に支持基板を破壊するおそれが高く、剥離強度が低すぎると配線基板の製造工程中に剥がれるおそれが高いためである。本実施の形態に係る支持体は接着力調整層を有するため、支持基板と剥離層との剥離強度の調整が容易であり、このような問題は生じ難い。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、支持基板２１に対する接着力調整層２２の他の配置例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する。図８は、第１の実施の形態の変形例に係る支持体を例示する平面図である。但し、図８では、支持体の一部のみを示している。
図８（ａ）を参照するに、支持体２０Ａは、各接着力調整層２２が２つの領域２２ａ及び２２ｂに分割されている点が、支持体２０（図２（ｂ）参照）と相違する。又、図８（ｂ）を参照するに、支持体２０Ｂは、各接着力調整層２２が４つの領域２２ｃ、２２ｄ、２２ｅ、及び２２ｆに分割されている点が、支持体２０（図２（ｂ）参照）と相違する。
図８（ａ）や図８（ｂ）に示すように、接着力調整層２２を複数の領域に分割して配置してもよい。接着力調整層２２を複数の領域に分割して配置することにより、支持基板２１と剥離層２３との接触面積が変わるため、支持基板２１と剥離層２３との接着力（剥離強度）を調整できる。
なお、接着力調整層２２を３つの領域や５つ以上の領域に分割して配置してもよい。又、接着力調整層２２の各領域の平面形状を矩形状ではなく、より複雑な形状としてもよい。例えば、接着力調整層２２の各領域（図２（ｂ）のように接着力調整層２２が１つの領域からなる場合も含む）の外縁部を正弦波状や三角波状、矩形波状等とすることにより、支持基板２１と剥離層２３との接触面積を変えてもよい。
このように、支持基板２１と剥離層２３との間に要求される接着力を考慮し、接着力調整層２２の形状を適宜決定することができる。但し、意図しない剥離や支持体内への薬液の進入等を防止するため、支持基板２１の外縁部は、必ず剥離層２３と接着させる必要がある。つまり、接着力調整層２２は、支持基板２１の外縁部を除く領域に、適切な形状で配置する必要がある。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、本実施の形態に係る配線基板の製造方法では、支持体の両側に配線層及び絶縁層が積層された配線部材を作製したが、支持体の片側のみに配線層及び絶縁層が積層された配線部材を作製してもよい。この場合には、支持基板の片側のみに接着力調整層と、一方の面に剥離層が形成された金属箔とを配置した支持体を用いることができる。
又、半導体チップ等の電子部品は、図５（ｂ）に示す工程の後に配線基板となる部材に実装してもよいし、図６（ｂ）に示す工程の後に配線基板となる部材に実装してもよい。つまり、半導体チップ等の電子部品は、支持体を除去する前に配線基板となる部材に実装してもよいし、個片化前に配線基板となる部材に実装してもよい。
１０ 配線基板
１１、１３、１５、１７ 配線層
１１ａ 第１層
１１ｂ 第２層
１１ｐ 第１電極パッド
１２、１４、１６ 絶縁層
１２ｘ、１４ｘ、１６ｘ ビアホール
１７ｐ 第２電極パッド
１８ ソルダーレジスト層
１８ｘ 開口部
１９ 表面処理層
２０、２０Ａ、２０Ｂ 支持体
２１ 支持基板
２１ａ プリプレグ
２２ 接着力調整層
２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、２２ｆ 領域
２３ 剥離層
２４ 金属箔
３０ 接合部
４０ 半導体チップ
５０ アンダーフィル樹脂
１００ レジスト層
１００ｘ 開口部

Claims (9)

  1. 支持基板上の外縁部を除く所定領域に前記支持基板と剥離層との接触面積を調整する接着力調整層を配置する工程と、
    前記接着力調整層上及び前記支持基板の外縁部上に一方の面に前記剥離層が形成された金属箔を前記剥離層を前記支持基板側に向けて配置し、前記支持基板の外縁部と前記剥離層とを剥離可能な状態で仮接着する工程と、を有し、
    前記剥離層として、シリコーン系樹脂、フッ素系樹脂、シリコーン系離型剤、又はフッ素系離型剤を用い、
    前記支持基板と前記剥離層との剥離強度が３０ｇ／ｃｍ〜４００ｇ／ｃｍであり、
    前記仮接着する工程では、前記支持基板と前記接着力調整層とは接着され、前記剥離層と前記接着力調整層とは接着されずに接している支持体の製造方法。
  2. 前記接着力調整層を配置する工程では、プリプレグ上の外縁部を除く所定領域に前記接着力調整層を配置し、
    前記仮接着する工程では、前記接着力調整層上及び前記プリプレグの外縁部上に一方の面に前記剥離層が形成された前記金属箔を前記剥離層を前記プリプレグ側に向けて配置し、前記プリプレグを加熱しながら前記金属箔を前記プリプレグ側に押圧して前記プリプレグを硬化させ、前記プリプレグから前記支持基板を得ると共に、前記支持基板と前記接着力調整層とを接着し、前記支持基板の外縁部と前記剥離層とを剥離できる状態で仮接着する請求項１記載の支持体の製造方法。
  3. 前記接着力調整層は、前記支持基板上の外縁部を除く所定領域に、複数の領域に分割されて配置される請求項１又は２記載の支持体の製造方法。
  4. 前記接着力調整層を配置する工程では、前記支持基板の両面側に、前記接着力調整層を配置し、
    前記仮接着する工程では、前記支持基板の両面側に、一方の面に前記剥離層が形成された前記金属箔を配置する請求項１乃至３の何れか一項記載の支持体の製造方法。
  5. 請求項１乃至４の何れか一項記載の支持体の製造方法で前記支持体を作製する工程と、
    前記支持体の前記金属箔の他方の面に、所定数の配線層及び絶縁層が積層された配線部材を作製する工程と、
    前記支持基板と前記剥離層との間を剥離して前記支持基板及び前記接着力調整層を除去し、前記金属箔の一方の面に前記剥離層が形成され他方の面に前記配線部材が形成された構造体を作製する工程と、
    前記構造体から前記剥離層及び前記金属箔を除去する工程と、を有する配線基板の製造方法。
  6. 請求項５記載の配線基板の製造方法で配線基板を作製する工程と、
    前記配線基板上に電子部品を実装する工程と、を有する電子部品装置の製造方法。
  7. 支持基板上の外縁部を除く所定領域に配置された、前記支持基板と剥離層との接触面積を調整する接着力調整層と、
    前記接着力調整層上及び前記支持基板の外縁部上に配置された、一方の面に前記剥離層が形成された金属箔と、を有し、
    前記剥離層として、シリコーン系樹脂、フッ素系樹脂、シリコーン系離型剤、又はフッ素系離型剤を用い、
    前記支持基板と前記剥離層との剥離強度が３０ｇ／ｃｍ〜４００ｇ／ｃｍであり、
    前記金属箔は、前記剥離層を前記支持基板側に向けて配置され、前記支持基板の外縁部と前記剥離層とが剥離可能な状態で仮接着されている支持体。
  8. 前記支持基板と前記接着力調整層とは接着され、前記剥離層と前記接着力調整層とは接着されずに接している請求項７記載の支持体。
  9. 支持基板上の外縁部を除く所定領域に配置された、前記支持基板と剥離層との接触面積を調整する接着力調整層と、
    前記接着力調整層上及び前記支持基板の外縁部上に配置された、一方の面に前記剥離層が形成された金属箔と、を有し、
    前記剥離層として、シリコーン系樹脂、フッ素系樹脂、シリコーン系離型剤、又はフッ素系離型剤を用い、
    前記支持基板と前記剥離層との剥離強度が３０ｇ／ｃｍ〜４００ｇ／ｃｍであり、
    前記金属箔は、前記剥離層を前記支持基板側に向けて配置され、前記支持基板の外縁部と前記剥離層とが剥離可能な状態で仮接着されている支持体と、
    前記支持体の前記金属箔の他方の面に、所定数の配線層及び絶縁層が積層された配線部材と、を有する配線構造体。
JP2012162005A 2012-07-20 2012-07-20 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 Expired - Fee Related JP6054080B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012162005A JP6054080B2 (ja) 2012-07-20 2012-07-20 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
KR1020130084571A KR101937717B1 (ko) 2012-07-20 2013-07-18 지지체, 지지체 제조 방법, 배선 기판 제조 방법, 전자 부품 제조 방법, 및 배선 구조체
US13/945,266 US9215812B2 (en) 2012-07-20 2013-07-18 Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
TW102125890A TWI592062B (zh) 2012-07-20 2013-07-19 支持體及其製造方法，佈線板之製造方法，電子零件之製造方法，暨佈線構造
US14/938,157 US9763332B2 (en) 2012-07-20 2015-11-11 Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012162005A JP6054080B2 (ja) 2012-07-20 2012-07-20 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体

Publications (3)

Publication Number Publication Date
JP2014022665A JP2014022665A (ja) 2014-02-03
JP2014022665A5 JP2014022665A5 (ja) 2015-08-06
JP6054080B2 true JP6054080B2 (ja) 2016-12-27

Family

ID=49945591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012162005A Expired - Fee Related JP6054080B2 (ja) 2012-07-20 2012-07-20 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体

Country Status (4)

Country Link
US (2) US9215812B2 (ja)
JP (1) JP6054080B2 (ja)
KR (1) KR101937717B1 (ja)
TW (1) TWI592062B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830474B (zh) * 2021-11-05 2024-01-21 日商揖斐電股份有限公司 配線基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105451471B (zh) * 2014-06-19 2018-03-27 健鼎（无锡）电子有限公司 多层电路板的制作方法
US10344567B2 (en) * 2014-06-23 2019-07-09 Rockwell Automation Asia Pacific Business Center Pte. Ltd. Systems and methods for cloud-based automatic configuration of remote terminal units
US20160073505A1 (en) * 2014-09-05 2016-03-10 Unimicron Technology Corp. Manufacturing method of multilayer flexible circuit structure
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
US10727081B2 (en) * 2016-07-01 2020-07-28 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate
CN106211638B (zh) * 2016-07-26 2018-07-24 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
KR102396894B1 (ko) * 2016-08-05 2022-05-11 미츠비시 가스 가가쿠 가부시키가이샤 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
CN113243146B (zh) 2018-12-14 2024-11-19 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
JP7521258B2 (ja) * 2020-05-26 2024-07-24 Ｔｏｐｐａｎホールディングス株式会社 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
TW202211748A (zh) * 2020-09-11 2022-03-16 巨擘科技股份有限公司 能被精確剝除之多層基板結構及其製造方法
US11178774B1 (en) * 2021-03-23 2021-11-16 Chung W. Ho Method for manufacturing circuit board

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127119A (ja) * 1999-10-27 2001-05-11 Toray Ind Inc ファインパターン形成用フレキシブルテープおよびその製造方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
CN100475004C (zh) * 2003-05-23 2009-04-01 富士通株式会社 布线板制造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4549694B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法及び多数個取り基板
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI311035B (en) * 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
KR101055495B1 (ko) * 2009-04-14 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
KR101061240B1 (ko) * 2009-09-10 2011-09-01 삼성전기주식회사 회로기판 제조방법
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
US8828245B2 (en) * 2011-03-22 2014-09-09 Industrial Technology Research Institute Fabricating method of flexible circuit board
MY167064A (en) * 2011-03-30 2018-08-09 Mitsui Mining & Smelting Co Multilayer printed wiring board manufacturing method
CN103430642B (zh) * 2011-03-30 2016-04-06 三井金属矿业株式会社 多层印刷线路板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830474B (zh) * 2021-11-05 2024-01-21 日商揖斐電股份有限公司 配線基板

Also Published As

Publication number Publication date
US9215812B2 (en) 2015-12-15
KR101937717B1 (ko) 2019-01-11
JP2014022665A (ja) 2014-02-03
TWI592062B (zh) 2017-07-11
KR20140011963A (ko) 2014-01-29
TW201412201A (zh) 2014-03-16
US20160066433A1 (en) 2016-03-03
US9763332B2 (en) 2017-09-12
US20140020931A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
JP6054080B2 (ja) 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5795415B1 (ja) 配線基板及びその製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6358887B2 (ja) 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP6223909B2 (ja) 配線基板及びその製造方法
JP5990421B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2013120771A (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP2007300147A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP2004063583A (ja) 半導体装置及びその製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2011205036A (ja) 多層配線基板
JP2018006712A (ja) 配線基板及びその製造方法
JP5972137B2 (ja) 配線基板の製造方法
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP4863076B2 (ja) 配線基板及びその製造方法
JP2023068413A (ja) 配線基板及びその製造方法、半導体装置
JP2024073290A (ja) 配線基板の製造方法
JP2024073289A (ja) 配線基板の製造方法
JP2024073291A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161130

R150 Certificate of patent or registration of utility model

Ref document number: 6054080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees