[go: up one dir, main page]

TW201742123A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW201742123A
TW201742123A TW105115025A TW105115025A TW201742123A TW 201742123 A TW201742123 A TW 201742123A TW 105115025 A TW105115025 A TW 105115025A TW 105115025 A TW105115025 A TW 105115025A TW 201742123 A TW201742123 A TW 201742123A
Authority
TW
Taiwan
Prior art keywords
layer
work function
semiconductor device
function layer
substrate
Prior art date
Application number
TW105115025A
Other languages
English (en)
Other versions
TWI714583B (zh
Inventor
蘇柏文
吳振
周孝邦
葉秋顯
呂水煙
陳建維
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW105115025A priority Critical patent/TWI714583B/zh
Priority to US15/182,620 priority patent/US9899491B2/en
Publication of TW201742123A publication Critical patent/TW201742123A/zh
Priority to US15/863,990 priority patent/US10043882B2/en
Application granted granted Critical
Publication of TWI714583B publication Critical patent/TWI714583B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置及其形成方法，該半導體裝置包含基底以及設置於其上的第一閘極結構以及第二閘極結構。第一閘極結構包含依序堆疊的阻障層、第一功函數層、第二功函數層以及導電層。該第二閘極結構則包含依序堆疊的該阻障層、一部分的該第一功函數層以及該導電層，其中該部分的該第一功函數層具有小於該第一功函數層的厚度。

Description

半導體裝置及其形成方法
本發明是關於一種半導體裝置及其形成方法，且特別是關於一種具有不同臨界電壓（threshold voltage, Vth）之電晶體的半導體裝置及其形成方法。
在習知半導體產業中，多晶矽係廣泛地應用於半導體裝置如金氧半導體（metal-oxide-semiconductor, MOS）電晶體中，作為標準的閘極填充材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透（boron penetration）效應導致元件效能降低，及其難以避免的空乏效應（depletion effect）等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗試以新的閘極填充材料，例如利用功函數（work function）金屬來取代傳統的多晶矽閘極，用以作為匹配高介電常數（high-k）閘極介電層的控制電極。
此外，隨著場效電晶體（field effect transistors, FETs）元件尺寸持續地縮小，習知平面式（planar）場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面（non-planar）之場效電晶體元件，例如鰭狀場效電晶體（fin field effect transistor, FinFET）元件來取代平面電晶體元件已成為目前之主流發展趨勢。一般而言，傳統平面型金屬閘極電晶體通常採用離子佈植的方式來同時調整電晶體的臨界電壓。然而現今鰭狀場效電晶體的製程已無法單純藉由離子佈植來調整電晶體的臨界電壓，因此如何在鰭狀電晶體的架構下改良此缺點即為現今一重要課題。
本發明的一目的在於提供一種半導體裝置的形成方法，其利用圖案化遮罩搭配氟離子進行處理製程，以在一功函數層的部份上半部中形成一非揮發性物質層。後續，藉由完全移除該非揮發性物質層，使得位在同一閘極溝渠內的閘極結構可具有不同厚度的功函數層，以形成具有不同臨界電壓的電晶體。
本發明的另一目的在於提供一種半導體裝置，其包含被同一個側壁子環繞的多個閘極結構，各閘極結構具有不同厚度的功函數層。因此，由該些閘極結構所形成的各電晶體可具有不同的臨界電壓並能達到較佳的元件效能。
為達上述目的，本發明的一實施例提供一種半導體裝置，該半導體裝置包含一基底以及設置於其上的一第一閘極結構以及一第二閘極結構。該第一閘極結構包含依序堆疊的一阻障層、一第一功函數層、一第二功函數層以及一導電層。該第二閘極結構則包含依序堆疊的該阻障層、一部分的該第一功函數層以及該導電層，其中該部分的該第一功函數層具有小於該第一功函數層的一厚度。
為達上述目的，本發明的另一實施例提供一種半導體裝置的形成方法，其包含以下步驟。首先，提供一基底，該基底具有一第一區域。接著，在該基底的該第一區域上形成一阻障層，並且，在該阻障層上形成一第一功函數層。然後，將該第一功函數層的一上半部改質為一非揮發性物質層。最後，移除該非揮發性物質層，並保留該第一功函數層的一下半部。
本發明主要是利用圖案化遮罩搭配氟離子進行處理製程，以在一功函數層的部份上半部中形成一非揮發性物質層。並且，於後續製程中完全移除該非揮發性物質層。藉此，本發明可進一步薄化本身厚度較小的該功函數層（例如是約為10埃），使得具有相同導電型式的電晶體結構可因具有不同厚度的功函數層而可具有不同的臨界電壓。本發明的方法可均勻（uniformly）且全面性（conformal）的移除該功函數層上半部，但並非完全移除，使該功函數層的下半部仍被保留而形成薄化的功函數層。因此，利用本發明的方法可在半導體裝置中形成標準臨界電壓、低臨界電壓或極低臨界電壓的N型電晶體或P型電晶體等。
為使熟習本發明所屬技術領域的一般技藝者能更進一步了解本發明，下文特列舉本發明的數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成的功效。
請參照第1圖至第9圖，所繪示者為本發明第一實施例中形成半導體裝置之形成方法的示意圖。首先，提供一基底100，例如是一矽基底、一含矽基底或一矽覆絕緣（silicon-on-insulator, SOI）基底等半導體基底，其上定義有至少一電晶體區，例如是如第1圖所示的兩個電晶體區103、104。基底100上形成有淺溝隔離（shallow trench isolation, STI）102，以在電晶體區103、104內分別定義至少一活性區（active area, AA）101。其中，電晶體區103、104可為具有相同的導電形式的電晶體區，例如皆為NMOS電晶體區，但不以此為限。在另一實施例中，該二電晶體區也可選擇是具有不同導電型式的電晶體區，例如分別為NMOS電晶體區及PMOS電晶體區。
然後，在基底100上形成至少一閘極結構，例如是閘極結構310、330，橫跨電晶體區103、104的活性區101，如第1圖所示。閘極結構310、330分別包含一閘極介電層（gate dielectric layer）311、331、一虛置閘極（dummy gate electrode）312、332、一帽蓋層（未繪示）以及一側壁子（spacer）314。其中，閘極介電層311、331例如可包含氧化矽（SiO2 ）或氮化矽（SiN）；虛置閘極312、332例如是多晶矽（polysilicon），包含不具有任何摻質（undoped）多晶矽材料、具有摻質的多晶矽材料、或非晶矽材料等，但也可以是由上述材料的組合；側壁子314、334則可具有一單層結構或複合膜層結構，並可包含高溫氧化矽層（high temperature oxide, HTO）、氮化矽、氧化矽、氮氧化矽或使用六氯二矽烷（hexachlorodisilane, Si2 Cl6 ）形成的氮化矽（HCD-SiN）等材質。
在一實施例中，閘極結構310、330的形成步驟，例如先在基底100上全面形成一閘極介電材料層（未繪示）、一虛置閘極材料層（未繪示）以及一帽蓋材料層（未繪示），然後再圖案化該些堆疊材料層，以分別在電晶體區103、104的活性區101形成一閘極堆疊結構（未繪示）。接著，再於該閘極堆疊結構兩側的基底100中分別形成二輕摻雜源極/汲極313、333。而後，形成覆蓋該閘極堆疊結構及基底100的一側壁材料層（未繪示），並經由一蝕刻製程而形成分別環繞該閘極堆疊結構的側壁子314、334。最後，於側壁子314、334兩側的基底100）中分別形成二源極/汲極315、335，如第2圖所示。然而，本領域者應可輕易了解，本發明的閘極結構亦可能以其他方式形成，並不限於前述的製作步驟。舉例來說，在本發明的另一實施例中，可選擇先在基底內形成至少一鰭狀結構（未繪示），在形成橫跨該鰭狀結構的閘極結構；或者直接於基底100上形成一金屬閘極結構（未繪示），該金屬閘極結構至少包含一功函數金屬層（work function layer）及一金屬閘極。此外，在其他實施例中，閘極結構、電晶體區的數量及排列方式亦可具其它的變化，不以第1圖及第2圖所示為限。
然後，形成覆蓋基底100及閘極結構310、330的一接觸洞蝕刻停止層（未繪示）及一層間介電層200，並進行一金屬閘極置換（replacement metal gate）製程。在一實施例中，該金屬閘極置換製程例如是利用一平坦化製程，如化學機械研磨（chemical mechanical polishing, CMP）製程，並搭配一蝕刻製程，例如是一乾蝕刻或濕蝕刻製程，依序除去閘極結構310、330的該帽蓋層、虛置閘極312、332以及閘極介電層311、331，以在層間介電層200中形成兩個閘極溝渠320、340，如第4圖所示。
如第5圖所示，依序於基底100上形成一介質層（interfacial layer, 未繪示）、一高介電常數介電（high-k dielectric, HK）層106、一底阻障層（bottom barrier layer）107以及一第一功函數層108，並填入閘極溝渠內320、340。其中，該介質層例如包含氧化矽、氮化矽或氮氧化矽（silicon oxynitride）；高介電常數介電層106例如包含氧化鉿（hafnium oxide, HfO2 ）或氧化鋁（aluminum oxide, Al2 O3 ）等介電常數大於4的介電材料；底阻障層107則例如包含氮化鈦（titanium nitride, TiN）；功函數層108較佳為一N型功函數層，例如是包含氮化鉭（tantalum, TaN）等組成。藉此，在進行後續的移除製程時，底阻障層107還可作為一保護層，避免損傷下方的高介電常數介電層106。
接著，部分移除位在閘極溝渠320內的第一功函數層108，以薄化其位在電晶體區104內的部分。具體來說，本實施例是先形成一圖案化遮罩，例如是一圖案化光阻層210，覆蓋大部分的基底100而僅暴露電晶體區104中且位在閘極溝渠320內的第一功函數層108，如第6圖所示。然後，進行一處理製程P1，通入氟離子（fluoride plasma, F plasma）與第一功函數層108反應，以將暴露出第一功函數層108的上半部改質為一非揮發性物質層108’，例如是氟化鉭（tantalum fluoride, TaF5 ）。舉例來說，該處理步驟P1例如是在10℃至100℃的環境下，較佳是25℃±20℃，更佳是15℃的環境下，使操作機台以500瓦至1000瓦的功率通入三氟化氮（nitrogen trifluoride, NF3 ）、四氟化碳（tetrafluoromethane, CF4 ）及/或六氟化硫（sulfur(VI) fluoride, SF6 ）等氣體與第一功函數層108的氮化鉭反應約100至140秒，較佳是15秒，以形成非揮發性物質層108’，即一氟化鉭層（TaF5 ）。然後，完全移除非揮發性物質層108’，以及圖案化光阻層210，並且形成薄化的第一功函數層108a（即未被移除之第一功函數層108的下半部），如第7圖所示。
需注意的是，在本實施例中，是以較低功率及較低的溫度環境下通入氟離子，在此情況下，氟離子會一邊與氮化鉭反應，一邊形成自侷限的停止層（self-limited stop layer），使該氟離子僅會與第一功函數層108上半部的氮化鉭反應，而不會繼續向下反應。因此，非揮發性物質層108’僅會形成在暴露電晶體區104內的第一功函數層108的上半部，而可在後續製程中利用特定的蝕刻劑完全移除。另一方面，該氟離子是與第一功函數層108均勻地且平均地進行反應，因此，非揮發性物質層108’會均勻地形成在第一功函數層108上半部所有暴露的表面上，而不會僅形成在中心部位的表面上，並且具有均勻的一厚度，如第6圖所示。藉此，在完全移除非揮發性物質層108’後，即可在暴露電晶體區104內形成薄化的第一功函數層108a，而不會曝露下方的底阻障層107，且薄化的第一功函數層108a具有均勻的厚度。舉例來說，當第一功函數層108的厚度為10至13埃（angstroms）時，薄化後的第一功函數層108a則可為5至7埃，但不以此為限。非揮發性物質層108’的厚度大體上與處理製程P1的溫度範圍相關，一般來說，每提高10℃，非揮發性物質層108’的厚度可增加約0.5埃。另一方面，同樣位在閘極溝渠320內但位在電晶體區103中的第一功函數層108b則完全不會被薄化，而保由原先的厚度，例如是10至13埃。
如第8圖所示，接著形成僅位在電晶體區103內的一第二功函數層109，以及填滿各閘極溝渠320、340的一低電阻材料層110。舉例來說，第二功函數層109的形成方法，例如是先在基底100形成一功函數材料層（未繪示），覆蓋各電晶體區103、104以及基底100，並形成一圖案化遮罩，例如是一圖案化光阻層（未繪示），覆蓋電晶體區103（即，僅暴露電晶體區104），然後利用該圖案化光阻層為遮罩完全去除被暴露的電晶體區104內的該功函數材料層，並曝露下方的第一功函數層108，形成僅位在電晶體區103內的功函數層109，並填入閘極溝渠320、340內，如第8圖所示。而後，移除該圖案化光阻層，再形成填滿各閘極溝渠320、340的低電阻材料層110。在一實施例中，功函數層109例如是一P型功函數層，如氮化鈦等；而低電阻材料層110則例如是包含鋁（Al）、鎢（W）或鈦鋁合金（TiAl）等金屬材質，但不以此為限。
後續，可進行一平坦化製程，例如是一化學機械研磨製程，以形成如第9圖所示的電晶體結構。需注意的是，閘極溝渠320、340的左右兩側分別形成不同的閘極結構310a、310b、330a、330b。其中，閘極溝渠320內且位在電晶體區103中的閘極結構310a具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示，由前述該介質層形成）、一閘極介電層316（由前述高介電常數介電層106形成）、一底阻障層317（由前述底阻障層107形成）、第一功函數層318b（由前述功函數層108b形成）、第二功函數層319（由前述功函數層109形成）以及導電層321（由前述低電阻材料層110形成）；而閘極溝渠320內且位在電晶體區104中的閘極結構310b具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示，由前述該介質層形成）、一閘極介電層316（由前述高介電常數介電層106形成）、一底阻障層317（由前述底阻障層107形成）、薄化的第一功函數層318a（由前述薄化的第一功函數層108a形成）以及導電層321（由前述低電阻材料層110形成）。另一方面，閘極溝渠340內且位在電晶體區103中的閘極結構330a具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示，由前述該介質層形成）、一閘極介電層336（由前述高介電常數介電層106形成）、一底阻障層337（由前述底阻障層107形成）、第一功函數層338（由前述第一功函數層108形成）、第二功函數層339（由前述第二功函數層109形成）以及導電層341（由前述低電阻材料層110形成）；而閘極溝渠340內且位在電晶體區104中的閘極結構330b具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示，由前述該介質層形成）、一閘極介電層336（由前述高介電常數介電層106形成）、一底阻障層337（由前述底阻障層107形成）、一第一功函數層338（由前述第一功函數層108形成）以及導電層341（由前述低電阻材料層110形成）。
需注意的是，閘極結構330a及閘極結構330b是被同一個側壁子334環繞，但具有不同厚度的功函數層。舉例來說，閘極結構330a的功函數層可由第一功函數層338及第二功函數層339所共同構成，而閘極結構330b則僅由第一功函數層338構成，因而具有相對較小的功函數層厚度。另一方面，閘極結構310a及閘極結構310b則同樣是被同一個側壁子314環繞。其中，閘極結構310a的功函數層可由第一功函數層318b及第二功函數層319所共同構成，而具有較的大厚度；而閘極結構310b則僅由薄化的第一功函數層318a構成，而具有小於閘極結構310a、330a、330b的功函數層厚度，例如是約為5至7埃，較佳是6埃。此外，另需注意的是，閘極結構310a及閘極結構310b內的第一功函數層318雖然是直接連接且一體成形，但具有不同的厚度。
據此，閘極結構310a、310b、330a、330b後續可進一步形成不同的電晶體結構，且該些電晶體結構的通道區可因其上堆疊功函數層的厚度不一而分別具有不同的臨界電壓。舉例來說，閘極結構310a、330a可在後續製程中作為一標準臨界電壓（standard threshold voltage, SVT）的N型電晶體，其臨界電壓例如是約為0.251，閘極結構330b可作為一低臨界電壓（low threshold voltage, LVT）N型電晶體，其臨界電壓例如是約為0.105，而閘極結構310b則可作為一極低臨界電壓（ultra-low threshold voltage, uLVT）N型電晶體，其臨界電壓例如是約為0.069，但不以此為限。此外，本實施例雖是以具有不同臨界電壓的N形電晶體的製作方法為實施樣態進行說明，但本領域技術人員應可理解本發明亦可應用於形成具有不同臨界電壓的P形電晶體，該些實施例仍應屬本發明所涵蓋的範圍。
由此即可完成本發明第一實施例的半導體裝置。在本發明中，主要是利用圖案化遮罩搭配氟離子進行處理製程，以在一功函數層的部份上半部中形成一非揮發性物質層。並且，於後續製程中完全移除該非揮發性物質層。藉此，使得位在同一閘極溝渠內的閘極結構可具有不同厚度的功函數層。因而可使得該些具有相同導電型式的電晶體可分別具有不同的臨界電壓，以在半導體元件中形成標準臨界電壓、低臨界電壓或極低臨界電壓的P型電晶體或N型電晶體等。
然而，本領域者應可輕易了解，本發明的半導體裝置亦可能以其他方式形成，並不限於前述的製作步驟。因此，下文將進一步針對本發明半導體元件及其形成方法的其他實施例或變化型進行說明。且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參照第10圖至第13圖，其繪示本發明第二實施例中半導體裝置之形成方法的步驟剖面示意圖。本實施例的半導體元件的形成方法大體上和前述第一實施例的第1圖至第4圖相同，包含提供基底100，且在基底100上形成橫跨電晶體區103、104內的活性區101的閘極結構310、330，然後進行一金屬閘極置換製程。本實施例與前述實施例的主要差異在於，在移除虛置閘極312、332時僅先部分移除虛置閘極312、332，使虛置閘極312、332的高度降低至約為側壁子324、344的一半左右，例如是約300至400埃，而暴露出側壁子324、344的上半部，如第10圖所示。然而，在另一實施例中，也可選擇在完全移除虛置閘極312、332後，另形成部分填滿閘極溝渠320、340的一犧牲層（未繪示），使該犧牲層僅覆蓋側壁子324、344的下半部。
接著，部分移除側壁子324、344的上半部。側壁子324、344的移除製程例如是先進行一側壁子處理製程P2，如一氧化製程，部分氧化暴露在虛置閘極312、332外的側壁324、344上半部，而形成一氧化層324’、344’，如第11圖所示。在一實施例中，側壁子324、344較佳是包含氮碳氧化矽（silicon oxycarbonitride, SiOCN）等低介電常數材質，其經該氧化製程後，可形成易於移除的材質。接著，進行一乾蝕刻製程，例如是利用稀釋的氫氟酸（dilute hydrofluoric acid, dHF）來移除氧化層324’、344’，以形成外觀呈現階梯狀的側壁子324a、344a，其具有一肩部，如第12圖所示。
然後，完全移除虛置閘極312、332，並繼續進行前述第一實施例的第5圖至第9圖所示步驟，而形成如第13圖所示的電晶體結構。在本實施例中，閘極溝渠320、340的左右兩側同樣可形成不同的閘極結構310c、310d、330c、330d。其中，閘極溝渠320內且位在電晶體區103中的閘極結構310c具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示）、一閘極介電層326、一底阻障層327、第一功函數層328、第二功函數層329以及導電層360；而閘極溝渠320內且位在電晶體區104中的閘極結構310d具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示）、一閘極介電層326、一底阻障層327、薄化的第一功函數層328以及導電層360。另一方面，閘極溝渠340內且位在電晶體區103中的閘極結構330c具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示）、一閘極介電層346、一底阻障層347、第一功函數層348、第二功函數層349以及導電層350；而閘極溝渠340內且位在電晶體區104中的閘極結構330d具有依序堆疊於其通道區（未繪示）上的一介質層（未繪示）、一閘極介電層346、一底阻障層347、一第一功函數層348以及導電層350。
需注意的是，閘極結構330c及閘極結構330d是同時被具有該肩部的側壁子344a所環繞，但具有不同厚度的功函數層。舉例來說，閘極結構330c功函數層可由第一功函數層348及第二功函數層349所共同構成，而閘極結構330d則僅由第一功函數層348構成，因而具有相對較小的功函數層厚度。另一方面，閘極結構310c及閘極結構310d則同樣是被同一個側壁子324a環繞。其中，閘極結構310c的功函數層可由第一功函數層328及第二功函數層329所共同構成，而具有較的大厚度；而閘極結構310d則僅由薄化的第一功函數層328構成，而具有小於閘極結構310c、330c、330d的功函數層厚度，例如是約為6至7埃。據此，各閘極結構310c、310d、330c、330d的通道區可因其功函數層的厚度不一，而分別具有不同的臨界電壓。舉例來說，閘極結構310c、330c可在後續製程中作為一標準臨界電壓的N型電晶體，閘極結構330d可作為一低臨界電壓N型電晶體，而閘極結構310d則可作為一極低臨界電壓N型電晶體等，但不以此為限。
由此即可完成本發明第二實施例的半導體裝置。在本實施例的製程中，是先移除側壁子324、344的上半部，以擴大閘極溝渠320、340的孔徑，而後再依序形成堆疊的底阻障層、第一功函數層及第二功函數層等。藉此，本實施例的製程相較於前述實施例可獲得較大的製程容許範圍（process window, PW）。
本發明主要是利用圖案化遮罩搭配氟離子進行處理製程，以在功函數層上半部的部分區域內均勻地形成具有單一厚度的非揮發性物質層。並且，於後續製程中完全移除該非揮發性物質層。藉此，本發明可進一步薄化本身厚度較小的該功函數層，使得具有相同導電型式的電晶體結構可因具有不同厚度的功函數層而可具有不同的臨界電壓。本發明的方法可均勻（uniformly）且全面性（conformal）的移除該功函數層上半部，但並非完全移除，使該功函數層的下半部仍被保留而形成薄化的功函數層。因此，利用本發明的方法可在半導體裝置中形成標準臨界電壓、低臨界電壓或極低臨界電壓的N型電晶體或P型電晶體等。
此外，前述各實施例雖是以平面電晶體（planar transistor）的製作方法為實施樣態進行說明，但本領域技術人員應可理解本發明亦可應用於其他非平面電晶體（non-planar transistor），例如鰭狀場效電晶體（Fin-FET）等。舉例來說，利用本發明的方法可在一鰭狀結構（未繪示）上形成均勻的功函數層，即使在部分移除該功函數層的上半部後，薄化後該功函數層的厚度仍維持均勻一致（uniformity）且共形（conformity）的特性，因此，不會因該鰭狀結構的外型限制，而在該鰭狀結構的特定部位，例如是該鰭狀結構的頂部，而形成厚度不一且外型差異的功函數層。該些實施例仍應屬本發明所涵蓋的範圍。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧基底
101‧‧‧活性區
102‧‧‧淺溝隔離
103、104‧‧‧電晶體區
106‧‧‧高介電常數介電層
107‧‧‧底阻障層
108、108b‧‧‧第一功函數層
108a‧‧‧薄化的第一功函數層
108’‧‧‧非揮發性物質層
109‧‧‧第二功函數層
110‧‧‧低電阻材料層
200‧‧‧層間介電層
210‧‧‧圖案化光阻層
310、310a、310b、310c、310d、330、330a、330b、330c、330d‧‧‧閘極結構
311、331‧‧‧閘極介電層
312、332‧‧‧虛置閘極
313、333‧‧‧輕摻雜源極/汲極
314、324、334、344‧‧‧側壁子
315、335‧‧‧源極/汲極
316、326、336、346‧‧‧閘極介電層
317、327、337、347‧‧‧底阻障層
318、318b、328、328b、338、348‧‧‧第一功函數層
318a、328a‧‧‧薄化的第一功函數層
319、329、339、349‧‧‧第二功函數
320、340‧‧‧閘極溝渠
321、341‧‧‧導電層
324’、344’‧‧‧氧化層
A-A’、a-a’、B-B’、b-b’‧‧‧剖面線
第1圖至第9圖繪示本發明第一實施例中半導體裝置之形成方法的步驟示意圖，其中： 第1圖繪示一半導體裝置於該形成方法進行之初的俯視示意圖； 第2圖繪示第1圖的半導體裝置沿剖面線A-A’、a-a’的剖面示意圖； 第3圖繪示第1圖的半導體裝置沿剖面線B-B’、b-b’的剖面示意圖； 第4圖繪示一半導體裝置於形成閘極溝渠後的剖面示意圖； 第5圖繪示一半導體裝置於形成底阻障層後的剖面示意圖； 第6圖繪示一半導體裝置於進行一處理製程後的剖面示意圖； 第7圖繪示一半導體裝置於部分移除一功函數層後的剖面示意圖； 第8圖繪示一半導體裝置於形成一導電層後的剖面示意圖； 第9圖繪示一半導體裝置於進行一平坦化製程後的剖面示意圖。 第10圖至第13圖繪示本發明第二實施例中半導體裝置之形成方法的步驟示意圖，其中： 第10圖繪示一半導體裝置於部分移除虛置閘極後的剖面示意圖； 第11圖繪示一半導體裝置於進行一氧處理後的剖面示意圖； 第12圖繪示一半導體裝置於部分移除一側壁子後的剖面示意圖； 第13圖繪示一半導體裝置於形成底阻障層、功函數層及導電層後的剖面示意圖。
100‧‧‧基底
101‧‧‧活性區
102‧‧‧淺溝隔離
103、104‧‧‧電晶體區
200‧‧‧層間介電層
310a、310b‧‧‧閘極結構
314‧‧‧側壁子
316‧‧‧閘極介電層
317‧‧‧底阻障層
318、318b‧‧‧第一功函數層
318a‧‧‧薄化的第一功函數層
319‧‧‧第二功函數層
321‧‧‧導電層
330a、330b‧‧‧閘極結構
334‧‧‧側壁子
336‧‧‧閘極介電層
337‧‧‧底阻障層
338‧‧‧第一功函數層
339‧‧‧第二功函數層
341‧‧‧導電層
B-B’、b-b’‧‧‧剖面線

Claims (18)

  1. 一種半導體裝置，包含： 一基底； 一第一閘極結構，設置在該基底上且包含依序堆疊的一阻障層、一第一功函數層、一第二功函數層以及一導電層；以及 一第二閘極結構，設置在該基底上且包含依序堆疊的該阻障層、一部分的該第一功函數層以及該導電層，其中該部分的該第一功函數層具有小於該第一功函數層的一厚度。
  2. 如申請專利範圍第1項所述之半導體裝置，更包含： 一第一側壁子設置在該基底上並環繞該第一閘極結構及該第二閘極結構。
  3. 如申請專利範圍第1項所述之半導體裝置，其中當該第一功函數的厚度為10埃時，該部分的該第一功函數層的厚度為5至7埃。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一功函數層及該第二功函數層包含不同材質。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第一功函數層及該第二功函數層包含不同的導電型式。
  6. 如申請專利範圍第1項所述之半導體裝置，更包含： 一第三閘極結構，設置在該基底上且包含依序堆疊在的該阻障層、該第一功函數層、該第二功函數層以及該導電層；以及 一第四閘極結構，設置在該基底上且包含依序堆疊的該阻障層、該第一功函數層以及該導電層。
  7. 如申請專利範圍第6項所述之半導體裝置，更包含： 一第一電晶體包含該第一閘極結構； 一第二電晶體包含該第二閘極結構；以及 一第四電晶體包含該第四閘極結構，且該第四電晶體的臨界電壓大於該第二電晶體的臨界電壓。
  8. 如申請專利範圍第7項所述之半導體裝置，其中該第一電晶體的臨界電壓大於該第二電晶體的臨界電壓。
  9. 如申請專利範圍第6項所述之半導體裝置，更包含： 一第二側壁子設置在該基底，且該第二側壁子環繞該第三閘極結構及該第四閘極結構。
  10. 如申請專利範圍第1項所述之半導體裝置，更包含： 一介電層設置在該基底且包含一閘極溝渠，該第一閘極結構及該第二閘極結構皆設置在該閘極溝渠內。
  11. 一種形成半導體裝置的方法，包含： 提供一基底，該基底具有一第一區域； 在該基底的該第一區域上形成一阻障層； 在該阻障層上形成一第一功函數層； 將該第一功函數層的一上半部改質為一非揮發性物質層；以及 移除該非揮發性物質層，並保留該第一功函數層的一下半部。
  12. 如申請專利範圍第11項所述之形成半導體裝置的方法，其中，該非揮發性物質層包含一氟化物層。
  13. 如申請專利範圍第11項所述之形成半導體裝置的方法，更包含： 提供氟離子以進行一處理，形成該氟化物層。
  14. 如申請專利範圍第12項所述之形成半導體裝置的方法，其中，該氟化物層包含氟化鉭。
  15. 如申請專利範圍第11項所述之形成半導體裝置的方法，其中，該基底更包含一第二區域且該方法更包含： 在該基底的該第二區域形成該阻障層； 在該基底的該第二區域的該阻障層上形成該第一功函數層； 在該基底該第一區域的該第一功函數層上以及該第二區域的該第一功函數層的該下半部上形成一功函數材料層；以及 移除該第一區域上的該功函數材料層，並形成一第二功函數層。
  16. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中，該第一功函數層及該第二功函數層具有不同的導電型式。
  17. 如申請專利範圍第11項所述之形成半導體裝置的方法，其中，該第一功函數層的該下半部具有一厚度，該厚度為5至7埃。
  18. 如申請專利範圍第11項所述之形成半導體裝置的方法，更包含： 於該基底上形成一介電層且該介電層包含一閘極溝渠，其中，該阻障層及該第一功函數層皆設置在該閘極溝渠內。
TW105115025A 2016-05-16 2016-05-16 半導體裝置及其形成方法 TWI714583B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105115025A TWI714583B (zh) 2016-05-16 2016-05-16 半導體裝置及其形成方法
US15/182,620 US9899491B2 (en) 2016-05-16 2016-06-15 Semiconductor device and method of forming the same
US15/863,990 US10043882B2 (en) 2016-05-16 2018-01-08 Method of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105115025A TWI714583B (zh) 2016-05-16 2016-05-16 半導體裝置及其形成方法

Publications (2)

Publication Number Publication Date
TW201742123A true TW201742123A (zh) 2017-12-01
TWI714583B TWI714583B (zh) 2021-01-01

Family

ID=60294825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115025A TWI714583B (zh) 2016-05-16 2016-05-16 半導體裝置及其形成方法

Country Status (2)

Country Link
US (2) US9899491B2 (zh)
TW (1) TWI714583B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780849B (zh) * 2021-01-14 2022-10-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
US10475895B2 (en) * 2017-05-25 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10367078B2 (en) * 2017-11-09 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and FinFET devices having shielding layers
US11081396B2 (en) * 2019-09-12 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN112736079A (zh) * 2019-10-28 2021-04-30 联华电子股份有限公司 具有连接pmos区域栅极结构的接触插塞的半导体元件
CN116110891A (zh) * 2023-01-18 2023-05-12 福建省晋华集成电路有限公司 半导体器件及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US7871915B2 (en) * 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
CN101882595B (zh) * 2009-05-08 2014-07-09 盛美半导体设备（上海）有限公司 阻挡层的去除方法和装置
US8546252B2 (en) * 2009-10-05 2013-10-01 International Business Machines Corporation Metal gate FET having reduced threshold voltage roll-off
US8637390B2 (en) * 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US9177870B2 (en) * 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8772168B2 (en) 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US9105623B2 (en) * 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
KR102089682B1 (ko) * 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9362180B2 (en) * 2014-02-25 2016-06-07 Globalfoundries Inc. Integrated circuit having multiple threshold voltages
US9576952B2 (en) * 2014-02-25 2017-02-21 Globalfoundries Inc. Integrated circuits with varying gate structures and fabrication methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780849B (zh) * 2021-01-14 2022-10-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法
US11658216B2 (en) 2021-01-14 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gate boundary isolation
US12243919B2 (en) 2021-01-14 2025-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gate boundary isolation

Also Published As

Publication number Publication date
US20170330952A1 (en) 2017-11-16
US10043882B2 (en) 2018-08-07
TWI714583B (zh) 2021-01-01
US9899491B2 (en) 2018-02-20
US20180151685A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
US10840126B2 (en) FinFET structure with different fin heights and method for forming the same
CN105470200B (zh) 具有金属栅极的半导体元件及其制作方法
TWI415263B (zh) 半導體裝置及其製造方法
TWI495106B (zh) 鰭式場效電晶體及其製造方法
TWI524397B (zh) 具有改善的閾値電壓表現的取代金屬閘極的積體電路及其製造方法
US10020230B2 (en) FinFETs with multiple threshold voltages
TWI714583B (zh) 半導體裝置及其形成方法
US20130161762A1 (en) Gate structure for semiconductor device
CN107808849B (zh) 半导体元件及其制作方法
TWI728174B (zh) 半導體元件及其製作方法
CN102446729B (zh) 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈
TW201628090A (zh) 半導體元件及其製作方法
TWI771022B (zh) 半導體元件及其製造方法
CN106952908B (zh) 半导体结构及其制造方法
TWI746165B (zh) 半導體裝置的形成方法
TWI667698B (zh) 半導體元件及其形成方法
TW202002017A (zh) 半導體元件及其製作方法
TW201911386A (zh) 半導體元件及其製作方法
CN102468238A (zh) 具有金属栅极的半导体元件及其制作方法
TWI802217B (zh) 半導體裝置和製造方法
KR102584048B1 (ko) 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물
TWI485782B (zh) 具有金屬閘極之半導體元件及其製作方法
TW201320336A (zh) 金氧半導體電晶體與其形成方法