[go: up one dir, main page]

TW201742118A - 半導體基體以及半導體裝置 - Google Patents

半導體基體以及半導體裝置 Download PDF

Info

Publication number
TW201742118A
TW201742118A TW106104976A TW106104976A TW201742118A TW 201742118 A TW201742118 A TW 201742118A TW 106104976 A TW106104976 A TW 106104976A TW 106104976 A TW106104976 A TW 106104976A TW 201742118 A TW201742118 A TW 201742118A
Authority
TW
Taiwan
Prior art keywords
layer
composition
semiconductor substrate
semiconductor
composition inclined
Prior art date
Application number
TW106104976A
Other languages
English (en)
Other versions
TWI699822B (zh
Inventor
鹿內洋志
佐藤憲
篠宮勝
土屋慶太郎
萩本和德
Original Assignee
三墾電氣股份有限公司
信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三墾電氣股份有限公司, 信越半導體股份有限公司 filed Critical 三墾電氣股份有限公司
Publication of TW201742118A publication Critical patent/TW201742118A/zh
Application granted granted Critical
Publication of TWI699822B publication Critical patent/TWI699822B/zh

Links

Classifications

    • H10P14/3254—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H10P14/2905—
    • H10P14/3216—
    • H10P14/3252—
    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本發明為一種半導體基體，包含矽系基板、於矽系基板上將含有第一材料的氮化物系化合物半導體之第一層與含有第二材料之氮化物系化合物半導體之第二層予以反覆配置所形成之層的緩衝層及於緩衝層上含有第二材料之氮化系化合物半導體的通道層，緩衝層之第一層上的與第二層之間的至少一處有第二材料組成比例朝上漸大且第一材料組成比例朝上漸小的氮化物系化合物半導體的第一組成傾斜層、及第二層上的與該第一層之間的至少一處有第一材料組成比例朝向上漸大且第二材料組成比例朝上漸小的第二組成傾斜層，第一組成傾斜層厚於該第二組成傾斜層。

Description

半導體基體以及半導體裝置
本發明係關於一種半導體基體以及半導體裝置。
氮化物半導體層一般係形成於低價的矽基板上或藍寶石基板上。但是，這些的基板的晶格常數與氮化物半導體層的晶格常數大大不同，再者，熱膨脹係數也不同。因此，於基板上藉由磊晶成長而形成的氮化物半導體層會產生很大的應變能(strain energy)。其結果，於氮化物半導體層容易出現裂痕的發生及結晶品質的下降。
為解決上述問題，習知會進行於基板與由氮化物半導體所構成的功能層之間配置組成相異的氮化物半導體層所積層之緩衝層。
再者，如專利文獻1~3等，GaN on Si系半導體係於GaN系的多層緩衝層的各層之間設置組成傾斜層，試圖控制應力、抑制裂痕、提升結晶性。 〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2005-158889號公報 〔專利文獻2〕日本特開2007-221001號公報 〔專利文獻3〕日本特開2010-232293號公報
〔發明所欲解決之問題〕 然而，於各層之間設置組成傾斜層的情況下，與不設置組成傾斜層的情況相比，會有成長時間延長的問題。再者，於各層之間有組成傾斜層的情況，於後述實驗中得知：當使該組成傾斜層的晶格常數變化量大於0.7%/nm(即，當使組成傾斜層變薄)，會產生結晶性劣化、裂痕變長、晶圓的直通率以及使用其晶圓製作的裝置的直通率下降。此係被認為是在晶格常數大的層上使長成晶格常數小的層之際，於其之間的組成傾斜層所造成的大影響。因此，得知為了使組成傾斜層成長的時間縮短，在組成傾斜層的晶格常數變化量大於0.7%/nm的情況下，無法應用專利文獻2的構造(即，多層緩衝層之中，於GaN層與AIN層之間設置組成傾斜層的構造)。於緩衝層上成長主動層之GaN層之際，當使其膜厚變厚，此影響會更顯著。
鑒於上述問題點，本發明之目的係提供一種半導體基體以及半導體裝置，即便於多層緩衝層的各層之間設置有晶格常數變化量大於0.7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長。 〔解決問題之技術手段〕
為達成上述目的，本發明提供一種半導體基體，包含：一矽系基板；一緩衝層，包括於該矽系基板上將一第一層與一第二層予以反覆配置所形成之層，該第一層係含有第一材料的氮化物系化合物半導體，該第二層係含有第二材料之氮化物系化合物半導體，該第二材料的晶格常數係大於該第一材料的晶格常數；以及一通道層，係為於該緩衝層之上含有該第二材料之氮化系化合物半導體，其中，在該緩衝層之中，在該第一層上的與該第二層之間中的至少一個位置處，係具有該第二材料的組成比例朝向上方為漸漸地變大且該第一材料的組成比例朝向上方為漸漸地變小的氮化物系化合物半導體的一第一組成傾斜層，以及在該第二層上的與該第一層之間中的至少一個位置處，係具有該第一材料的組成比例朝向上方為漸漸地變大且該第二材料的組成比例朝向上方為漸漸地變小的一第二組成傾斜層，該第一組成傾斜層係厚於該第二組成傾斜層。
如此，藉由使第一組成傾斜層厚於第二組成傾斜層，得以對設置於緩衝層上的通道層施加壓縮應力，藉此，得以降低通道層的結晶缺陷，即便於設置有晶格常數變化量大於7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長。
此時，相對於該第一組成傾斜層的厚度之平均組成變化率係小於相對於該第二組成傾斜層的厚度之平均組成變化率為佳。
當第一組成傾斜層的平均組成變化率與第二組成傾斜層的平均組成變化率具有如此關係，則得以有效地抑制結晶性劣化及裂痕變長。
此時，該第一層上的與該第二層之間的全部位置處，係具有該第一組成傾斜層，該第二層上的與該第一層之間的全部位置處，係具有該第二組成傾斜層為佳。
藉由使第一組成傾斜層及第二組成傾斜層如此地設置於全部之間，得以確實地抑制結晶性劣化及裂痕變長。
此時，於緩衝層的最上層設置該第一組成傾斜層，於該第一組成傾斜層下設置該第一層為佳。
藉由使緩衝層的上部為如此的構成，得以更有效地抑制結晶性劣化及裂痕變長。
此時，該第一材料及該第二材料係得以選自B、Al、Ga、In所構成之群組。
作為第一材料及第二材料，得以合適地使用上述者。
此時，該第一層得以為AlN層，而該第二層得以為GaN層。
作為構成緩衝層的第一層及第二層，得以合適地使用上述者。
此時，該第一組成傾斜層及第二組成傾斜層之該第一材料的平均組成變化比率係大於29%/nm且為75%/nm以下為佳。
當第一組成傾斜層及第二組成傾斜層之該第一材料的平均組成變化比率大於29%/nm，由於第一組成傾斜層及第二組成傾斜層得以更薄，因此第一組成傾斜層及第二組成傾斜層的成膜時間得以縮短，藉此得以短縮製造時間。 再者，當第一組成傾斜層及第二組成傾斜層的第一材料的平均組成變化比率為75%/nm以下，得以維持抑制結晶性劣化及裂痕變長的效果。
再者，本發明提供一種半導體裝置，係於上述的半導體基體之上具有電極。
若為如此之半導體裝置，得以成為抑制於通道層之中的結晶性劣化及裂痕變長的半導體裝置的緣故，而得以提升半導體裝置的直通率及特性。 〔對照先前技術之功效〕
如同以上，若為本發明之半導體基體，即便於多層緩衝層的各層之間設置有晶格常數變化量大於0.7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長。因此，由於得以短縮成長時間而得以成為低成本之物。再者，若為本發明之半導體裝置，得以成為抑制於通道層之中的結晶性劣化及裂痕變長的半導體裝置的緣故，而得以提升半導體裝置的直通率及特性。
以下，雖然對本發明，作為實施方式的一範例，同時參考圖並且詳細說明，但本發明並不限定於此。
如同上述，於由基板與氮化物半導體所構成的功能層之間配置組成相異之氮化物半導體層所積層之緩衝層為習知所進行的一方面，也已進行了：於多層緩衝層的各層之間設置組成傾斜層，試圖控制應力、抑制裂痕、提升結晶性。 然而，於各層之間設置組成傾斜層的情況，與不設置組成傾斜層的情況相比，會有成長時間延長的問題。 於此，為了儘可能地短縮組成傾斜層的成長時間，本發明人們檢討使晶格常數變化量變大且使組成傾斜層變薄。
首先，作為實驗例1，如第5圖所示，製作了三片於多層緩衝層之中的各層之間未設置組成傾斜層的半導體基體100。另外，半導體基體100具有：由矽單晶所構成的基板112、設置於基板112上的緩衝層113、設置於緩衝層113上且由GaN所構成的通道層126、以及設置於通道層126上的由AlGaN所構成之阻障層127。（參考第5圖的(a)）。緩衝層113具有：反覆積層AlN層114及GaN層115之構造（參考第5圖的(b)）。 並且，AlN層114係相當於上述之第一層，GaN層115係相當於上述之第二層。
使用已製作的實驗例1之半導體基體100，使用X光繞射而測定了0002方向的GaN層（通道層）的結晶性。再者，藉由觀察實驗例1之半導體基體100的表面而測定了裂痕的長度。將其結果表示於表1。
接著，作為實驗例2，如第6圖所示，製作了三片於多層緩衝層之中的各層之間設置有組成傾斜層的半導體基體101。另外，雖然實驗例2的半導體基體101與實驗例1的半導體基體100為幾乎相同的構成，但於AlN層114上的與GaN層115之間設置第一組成傾斜層116，於GaN層115上的與AlN層114之間設置第二組成傾斜層117之點，與實驗例1的半導體基體100相異（參考第6圖的(b)）。在此，第一組成傾斜層116係含有A1與晶格常數大於A1 的Ga，A1的組成比例朝向上方為漸漸地變小，並且，Ga的組成比例朝向上方為漸漸地變大。再者，第二組成傾斜層117含有A1與Ga，A1的組成比例朝向上方為漸漸地變大，並且，Ga的組成比例朝向上方為漸漸地變小。第一組成傾斜層116與第二組成傾斜層117為相同的厚度，而晶格常數變化量分別為0.88%/nm，大於0.7%/nm。
使用已製作的實驗例2之半導體基體101，與實驗例1同樣地測定了結晶性、裂痕的長度。將其結果表示於表1。
接著，作為實驗例3，如第7圖所示，製作了三片於多層緩衝層之中的各層之間設置有組成傾斜層的半導體基體102。另外，雖然實驗例3的半導體基體102與實驗例1的半導體基體100為幾乎相同的構成，但於AlN層114上的與GaN層115之間設置有第一組成傾斜層116’，於GaN層115上的與AlN層114之間設置有第二組成傾斜層117’的同時，使第二組成傾斜層117’厚於第一組成傾斜層116’之點，與實驗例1的半導體基體100相異（參考第7圖的(b)）。在此，使第一組成傾斜層116’的晶格常數變化量成為大於第二組成傾斜層117’的晶格常數變化量的數值，使第二組成傾斜層117’的晶格常數變化量為0.88%/nm，任一者皆大於0.7%/nm。
使用已製作的實驗例3之半導體基體102，與實驗例1同樣地測定了結晶性、裂痕的長度。將其結果表示於表1。另外，於實驗例3的半導體基體102之中，由於裂痕生成於半導體基體的全表面，雖然無法藉由X光繞射測定結晶性，但推定結晶性為非常低者。
【表1】
由表1可知，組成傾斜層的晶格常數變化量大於0.7%/nm的情況下，於多層緩衝層的各層之間設置有組成傾斜層的實驗例2、3的半導體基體，與於多層緩衝層的各層之間未設置組成傾斜層實驗例1的半導體基體相比，結晶性低下且裂痕的長度増加。特別是第二組成傾斜層117’厚於第一組成傾斜層116’的實驗例3之中，結晶性顯著地劣化，裂痕發生於全表面。
依據上述的實驗結果得知，多層緩衝層的各層之間具有組成傾斜層的情況下，若使其組成傾斜層的晶格常數變化量大於0.7%/nm（即，若使組成傾斜層變薄），產生結晶性劣化、裂痕變長、晶圓的直通率以及使用其晶圓製作的裝置的直通率下降之事。因此得知：若使組成傾斜層的晶格常數變化量大於0.7%/nm後的情況下，專利文獻2的構造（即，於多層緩衝層之中GaN層與AIN層之間設置組成傾斜層的構造），以及專利文獻3的構造（即，於多層緩衝層之中於GaN層與AlN層之間設置組成傾斜層的同時，無法應用GaN層上的與AlN層之間的組成傾斜層的厚度厚於AlN層上的與GaN層之間的組成傾斜層之構造）之事。
因此，本發明人們對於即便於多層緩衝層的各層之間設置了晶格常數變化量大於0.7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長的半導體基體反覆努力地研究。 其結果，想到藉由使設置於第一層上與第二層之間的第一組成傾斜層厚於設置於第二層上與第一層之間的第二組成傾斜層，而得以對設置於緩衝層上的通道層施加壓縮應力，藉此得以降低通道層的結晶缺陷，即便於設置有晶格常數變化量大於0.7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長，進而完成本發明。
首先，參考第1圖的同時，對本發明之半導體基體的實施方式的一範例進行說明。
如第1圖所示，半導體基體10具備基板12、設置於基板12上且由氮化物半導體所構成的緩衝層13及設置於緩衝層13上且由氮化物半導體所構成的通道層26。 緩衝層13包括將含有第一材料的氮化物系化合物半導體的第一層14與含有第二材料之氮化物系化合物半導體的第二層15予以反覆配置所形成之層。 基板12，例如得以為矽基板或SiC基板等的矽系基板，通道層26得以為由含有第二材料之氮化物系化合物半導體所構成，例如GaN層。 在此緩衝層13之中，在第一層14上的與第二層15之間的至少一個位置處，具有第二材料的組成比例朝向上方為漸漸地變大，且第一材料的組成比例朝向上方為漸漸地變小的氮化物系化合物半導體的第一組成傾斜層16，在該第二層15上的與該第一層14之間中的至少一個位置處，具有第一材料的組成比例朝向上方為漸漸地變大，且第二材料的組成比例朝向上方為漸漸地變小的第二組成傾斜層17。第一組成傾斜層16係厚於第二組成傾斜層17者。（參考第1圖的(b)）。 另外，於第一及第二組成傾斜層16、17之中，第一材料的組成比例的最大値係為第一層14的第一材料的組成比例以下，並且，第二材料的組成比例的最大値係為第二層15的第二材料的組成比例以下。
另外，半導體基體10，更進一步，得以於通道層26上含有阻障層27，得以在通道層26與阻障層27形成主動層29。此阻障層27例如得以為AlGaN層。
如同上述，藉由使第一組成傾斜層16厚於第二組成傾斜層17，得以對設置於緩衝層13上的通道層26施加壓縮應力，藉此得以降低通道層的結晶缺陷，即便於設置有晶格常數變化量大於0.7%/nm的組成傾斜層的情況下，亦得以抑制結晶性劣化及裂痕變長。
在此，對於藉由使第一組成傾斜層厚於第二組成傾斜層而得以降低結晶缺陷的推定之機制，於以下說明。
於晶格常數小的第一層（以下，以AlN層為例）上成長晶格常數大的第二層（以下，以GaN層為例）之際，當使其之間的第一組成傾斜層，厚於GaN層上的與AlN層之間的第二組成傾斜層而挿入，上層的GaN層會藉由AlN層而易於同調地成長（即，GaN層的晶格常數於AlN層之側變小）。此為，由於組成傾斜層為厚一事，其晶格常數變化量會小（即，晶格常數會更緩慢地變化）的緣故，錯位差排所致的晶格鬆弛會難以發生。另一方面，於GaN層上成長AlN層之際，當使其之間的第二組成傾斜層薄於前述的第一組成傾斜層而插入，上層的AlN層會難以與GaN層同調性地成長（即，AlN層的晶格常數不會於GaN層之側變相當大）。此為，由於組成傾斜層為薄一事，其晶格常數變化量會大（即，晶格常數會更急劇地變化）的緣故，錯位差排發生所致的晶格鬆弛遲緩會容易發生。因此，發生於緩衝層上層的主動層之GaN層的壓縮應力會變大，作為結果，推定：得以抑制通道層之結晶性的劣化、裂痕的伸長。
反之，於GaN層上成長AlN層之際，當使第二組成傾斜層厚於第一組成傾斜層而插入，上層的AlN層會藉由GaN層而同調地成長（即，AlN層的晶格常數於GaN層之側變大）。再者，於AlN層上成長GaN層之際，當使第一組成傾斜層薄於第二組成傾斜層而挿入，上層的GaN層會難以與AlN層同調地成長（即，GaN層的晶格常數不會於AlN層之側變相當小）。因此，將緩衝層的上層的活性層之GaN層予以成長之際的壓縮應力會變弱，作為結果，推測會成為結晶性的劣化、裂痕的伸長（品質低下）。推測此為由於晶格定數變化量大（即，晶格常數變化量大於0.7%/nm）的情況而變得顯著。
於半導體基體10之中，相對於第一組成傾斜層16的厚度之平均組成變化率係小於相對於第二組成傾斜層17的厚度之平均組成變化率為佳。 當第一組成傾斜層16的平均組成變化率與第二組成傾斜層17的平均組成變化率具有如此關係，得以有效地抑制於通道層26之中的結晶性劣化及裂痕變長。
於半導體基體10之中，在第一層14上的與第二層15之間的全部位置處，係具有第一組成傾斜層16，在第二層15上的與第一層14之間的全部位置處，係具有第二組成傾斜層17為佳。 藉由如此地設置第一組成傾斜層16及第二組成傾斜層17，得以確實地抑制於通道層26之中的結晶性劣化及裂痕變長。
於半導體基體10之中，第一材料及第二材料得以選自B、A1、Ga、In所構成之群組。 特別是得以合適地使用A1作為第一材料，使用Ga作為第二材料。
於半導體基體10之中，得以使第一層14為AlN層，第二層15成為GaN。
作為構成緩衝層13之第一層14及第二層15，得以合適地使用上述之物。
使第一層14為AlN層，第二層15為GaN層之時，該第一組成傾斜層及第二組成傾斜層之該第一材料的平均組成變化比率係大於29%/nm且為75%/nm以下為佳。
第一組成傾斜層及第二組成傾斜層之中，當在第一材料與第二材料之間變化之第一材料的平均組成變化比率大於29%/nm，由於第一組成傾斜層及第二組成傾斜層得以更薄的緣故，第一組成傾斜層及第二組成傾斜層的成膜時間得以變短，藉此得以縮短緩衝層的製造時間。作為結果，得以低價地構成半導體基體。 再者，第一組成傾斜層及第二組成傾斜層之中，當在第一材料與第二材料之間變化之第一材料的平均組成變化比率為75%/nm以下，得以維持抑制結晶性劣化及裂痕變長的效果。 另外，於第一組成傾斜層及第二組成傾斜層的上表面側及下表面側之第一材料的組成變化比率，小於第一組成傾斜層及第二組成傾斜層的中央側的第一材料的組成變化比率係為所望。藉此，得以更有效地抑制結晶性劣化及裂痕變長。
接著，參考第2圖的同時，說明本發明的半導體基體的實施方式的其他的範例。
第2圖的半導體基體10’，於緩衝層13的最上層設置有第一組成傾斜層16，於此最上層的第一組成傾斜層16之下設置有第一層14之點與第1圖的半導體基體10相異。（參考第2圖的(b)）。 藉由如此構成緩衝層的最上部，得以提高發生於通道層的壓縮應力，更有效地抑制通道層的結晶性劣化及裂痕變長。
接著，參考第3圖的同時，說明本發明的半導體裝置的實施方式的一範例。
第3圖所示的半導體裝置11，係為於第1圖的半導體基體10的通道層26之上，例如透過阻障層27設置有電極（例如，源極30、閘極31、汲極32）之物。
於半導體裝置11之中，例如，源極30、汲極32得以配置為：透過由源極30而形成於通道層26内的二維電子氣體28，使電流流向汲極32。 流動於源極30與汲極32之間的電流，藉由施加於閘極31的電位而得以控制。
若為如此之半導體裝置，由於得以成為抑制了於通道層26之結晶性劣化及裂痕變長的半導體裝置的緣故，藉此半導體裝置的直通率及特性得以提升。 〔實施例〕
以下，雖表示實施例而更具體說明本發明，但本發明並不限定於此。 〔實施例1〕
製作三片如第1圖所顯示的半導體基體10。只是，基板12為矽單晶基板，通道層26為由GaN所構成之物，阻障層27為由AlGaN所構成之物。再者，於緩衝層13之中，第一層14為AlN層，第二層15為GaN層，第一組成傾斜層16及第二組成傾斜層17，具有以A1x Ga1-x N（0≦x≦1）所表示的組成，緩衝層13中的A1的含有率x的分布如第4圖所示者。於第4圖之中，d1為第一組成傾斜層16的厚度，d2為第二組成傾斜層17的厚度，具有d1＞d2的關係。 第一組成傾斜層16的晶格常數變化量係為0.88%/nm，其厚度為2.8nm、第二組成傾斜層17的晶格常數變化量係大於第一組成傾斜層16的晶格常數變化量，其厚度為0.25nm以上且未滿2.8nm，任一的晶格常數變化量皆大於0.7%/nm。 再者，於第一層14上的與第二層15之間的全部位置處，設置第一組成傾斜層16，於第二層15上的與第一層14間之間的全部位置處，設置第二組成傾斜層17。
使用製作出的實施例1的半導體基體，與實驗例1同樣地測定了結晶性、裂痕長度。將其結果表示於表2。
〔實施例2〕 與實施例1同樣地製作了三片半導體基體。只是，第一組成傾斜層16的晶格常數變化量為1.76%/nm，其厚度為1.4nm，第二組成傾斜層17的晶格常數變化量係大於第一組成傾斜層16的晶格常數變化量，其厚度為0.25nm以上且未滿1.4nm，任一的晶格常數變化量皆為1.4%/nm以上。
使用製作出的實施例2的半導體基體，與實驗例1同樣地測定了結晶性、裂痕長度。將其結果表示於表2。 再者，對於前述的實驗例1~3之測定結果，為了比較而再揭示於表2。
【表2】
如由表2所得知，多層緩衝層的各層之間設置組成傾斜層的同時，使第一組成傾斜層厚於第二組成傾斜層，且使組成傾斜層的晶格常數變化量大於0.7%/nm的實施例1之中，與多層緩衝層的各層之間未設置組成傾斜層的實驗例1相比，結晶性變高，裂痕長度也變短。再者，於多層緩衝層的各層之間設置組成傾斜層的同時，使第一組成傾斜層厚於第二組成傾斜層，並使組成傾斜層的晶格常數變化量為1.4%/nm以上的實施例2之中，與多層緩衝層的各層之間未設置組成傾斜層的實驗例1相比，結晶性變高，裂痕長度為同等。特別是，組成傾斜層的晶格常數變化量成為1.4%/nm以上的實施例2之中，與使組成傾斜層的晶格常數變化量成為大於0.7%/nm的實施例1相比，結晶性變得更高。 如此，於多層緩衝層的各層之間設置組成傾斜層的同時，若使第一組成傾斜層厚於第二組成傾斜層，即便在組成傾斜層的晶格常數變化量大於0.7%/nm的情況下，亦得以抑制結晶性劣化、裂痕變長。
另外，本發明並不為上述實施例所限制。上述實施例為例示，具有與本發明的申請專利範圍所記載的技術思想為實質相同的構成，且發揮同樣作用效果者，皆包括於本發明的技術範圍。
10‧‧‧半導體基體 10’‧‧‧半導體基體 11‧‧‧半導體裝置 12‧‧‧基板 13‧‧‧緩衝層 14‧‧‧第一層 15‧‧‧第二層 16‧‧‧第一組成傾斜層 17‧‧‧第二組成傾斜層 26‧‧‧通道層 27‧‧‧阻障層 28‧‧‧二維電子氣體 29‧‧‧主動層 30‧‧‧源極 31‧‧‧閘極 32‧‧‧汲極 100‧‧‧半導體基體 101‧‧‧半導體基體 102‧‧‧半導體基體 112‧‧‧基板 113‧‧‧緩衝層 114‧‧‧AlN層 115‧‧‧GaN層 116‧‧‧第一組成傾斜層 116’‧‧‧第一組成傾斜層 117‧‧‧第二組成傾斜層 117’‧‧‧第二組成傾斜層 126‧‧‧通道層 127‧‧‧阻障層 d1‧‧‧第一組成傾斜層16的厚度 d2‧‧‧第二組成傾斜層17的厚度
第1圖係顯示本發明之半導體基體的實施方式的一範例的剖面示意圖。 第2圖係顯示本發明之半導體基體的實施方式的另一範例的剖面示意圖。 第3圖係顯示本發明之半導體裝置的實施方式的一範例的剖面示意圖。 第4圖係顯示實施例1、2之緩衝層的鋁含有率的分布的圖。 第5圖係實驗例1之半導體基體的剖面示意圖。 第6圖係實驗例2之半導體基體的剖面示意圖。 第7圖係實驗例3之半導體基體的剖面示意圖。
10‧‧‧半導體基體
12‧‧‧基板
13‧‧‧緩衝層
14‧‧‧第一層
15‧‧‧第二層
16‧‧‧第一組成傾斜層
17‧‧‧第二組成傾斜層
26‧‧‧通道層
27‧‧‧阻障層
29‧‧‧主動層

Claims (15)

  1. 一種半導體基體，包含： 一矽系基板； 一緩衝層，包括於該矽系基板上將一第一層與一第二層予以反覆配置所形成之層，該第一層係含有第一材料的氮化物系化合物半導體，該第二層係含有第二材料之氮化物系化合物半導體，該第二材料的晶格常數係大於該第一材料的晶格常數；以及 一通道層，係為於該緩衝層之上含有該第二材料之氮化系化合物半導體， 其中，在該緩衝層之中，在該第一層上的與該第二層之間中的至少一個位置處，係具有該第二材料的組成比例朝向上方為漸漸地變大且該第一材料的組成比例朝向上方為漸漸地變小的氮化物系化合物半導體的一第一組成傾斜層，以及在該第二層上的與該第一層之間中的至少一個位置處，係具有該第一材料的組成比例朝向上方為漸漸地變大且該第二材料的組成比例朝向上方為漸漸地變小的一第二組成傾斜層， 該第一組成傾斜層係厚於該第二組成傾斜層。
  2. 如請求項1所述之半導體基體，其中相對於該第一組成傾斜層的厚度之平均組成變化率係小於相對於該第二組成傾斜層的厚度之平均組成變化率。
  3. 如請求項1所述之半導體基體，其中在該第一層上的與該第二層之間中的全部位置處，係具有該第一組成傾斜層，在該第二層上的與該第一層之間中的全部位置處，係具有該第二組成傾斜層。
  4. 如請求項2所述之半導體基體，其中在該第一層上的與該第 二層之間中的全部位置處，係具有該第一組成傾斜層，在該第二層上的與該第一層之間中的全部位置處，係具有該第二組成傾斜層。
  5. 如請求項1所述之半導體基體，其中於該緩衝層之最上層設置有該第一組成傾斜層，於該第一組成傾斜層之下設置有該第一層。
  6. 如請求項2所述之半導體基體，其中於該緩衝層之最上層設置有該第一組成傾斜層，於該第一組成傾斜層之下設置有該第一層。
  7. 如請求項3所述之半導體基體，其中於該緩衝層之最上層設置有該第一組成傾斜層，於該第一組成傾斜層之下設置有該第一層。
  8. 如請求項4所述之半導體基體，其中於該緩衝層之最上層設置有該第一組成傾斜層，於該第一組成傾斜層之下設置有該第一層。
  9. 如請求項1至8中任一項所述之半導體基體，其中該第一材料及該第二材料係選自B、Al、Ga、In所構成之群組。
  10. 如請求項1至8中任一項所述之半導體基體，其中該第一層為AlN層，該第二層為GaN層。
  11. 如請求項10所述之半導體基體，其中該第一組成傾斜層及第二組成傾斜層之該第一材料的平均組成變化比率係大於29%/nm且為75%/nm以下。
  12. 一種半導體裝置，係於如請求項1至8中任一項所述之半導體基體之上，具有電極。
  13. 一種半導體裝置，係於如請求項9所述之半導體基體之上，具有電極。
  14. 一種半導體裝置，係於如請求項10所述之半導體基體之上，具有電極。
  15. 一種半導體裝置，係於如請求項11所述之半導體基體之上，具有電極。
TW106104976A 2016-02-26 2017-02-16 半導體基體以及半導體裝置 TWI699822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2016/001060 WO2017145199A1 (ja) 2016-02-26 2016-02-26 半導体基体及び半導体装置
WOPCT/JP2016/001060 2016-02-26

Publications (2)

Publication Number Publication Date
TW201742118A true TW201742118A (zh) 2017-12-01
TWI699822B TWI699822B (zh) 2020-07-21

Family

ID=59685925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104976A TWI699822B (zh) 2016-02-26 2017-02-16 半導體基體以及半導體裝置

Country Status (5)

Country Link
US (1) US10586701B2 (zh)
JP (1) JP6653750B2 (zh)
CN (1) CN108886000A (zh)
TW (1) TWI699822B (zh)
WO (1) WO2017145199A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
KR102874457B1 (ko) * 2019-10-17 2025-10-20 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US20240084479A1 (en) * 2021-01-19 2024-03-14 Alliance For Sustainable Energy, Llc Dynamic hvpe of compositionally graded buffer layers
CN115692557A (zh) * 2021-07-23 2023-02-03 晶元光电股份有限公司 半导体元件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685030B2 (ja) * 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7535033B2 (en) * 2004-09-14 2009-05-19 Banpil Photonics, Inc. Multicolor photodiode array and method of manufacturing
US7599593B2 (en) * 2004-12-09 2009-10-06 The Board Of Trustees Of The Leland Stanford Junior University Ge-Si quantum well structures
WO2006085361A1 (ja) * 2005-02-09 2006-08-17 Fujitsu Limited 発光デバイス及び半導体装置
JP5116977B2 (ja) 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
US7868318B2 (en) * 2008-11-07 2011-01-11 Intel Corporation Quantum well field-effect transistors with composite spacer structures, apparatus made therewith, and methods of using same
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
JP5572976B2 (ja) 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
WO2011016219A1 (ja) * 2009-08-04 2011-02-10 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
EP2565907A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5708187B2 (ja) * 2011-04-15 2015-04-30 サンケン電気株式会社 半導体装置
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5804768B2 (ja) 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JPWO2013125126A1 (ja) * 2012-02-23 2015-07-30 日本碍子株式会社 半導体素子および半導体素子の製造方法
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
JP6064051B2 (ja) * 2013-11-06 2017-01-18 シャープ株式会社 窒化物半導体
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
US9653642B1 (en) * 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes

Also Published As

Publication number Publication date
JPWO2017145199A1 (ja) 2018-12-06
TWI699822B (zh) 2020-07-21
US10586701B2 (en) 2020-03-10
WO2017145199A1 (ja) 2017-08-31
CN108886000A (zh) 2018-11-23
JP6653750B2 (ja) 2020-02-26
US20190051515A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
US8344356B2 (en) Semiconductor material, method of making the same, and semiconductor device
TWI528581B (zh) Group III nitride epitaxial substrate and its manufacturing method
TWI569328B (zh) A silicon-based substrate, a semiconductor device, and a semiconductor device
TW201742118A (zh) 半導體基體以及半導體裝置
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
TWI610344B (zh) 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法
CN103314429A (zh) 用于控制异质外延生长的iii族氮化物层的应力的层结构
CN102891174A (zh) 包括氮化物基半导体层的外延片
TW201419575A (zh) 氮化物半導體結構
CN108346694A (zh) 用于电力电子器件的基于iii-n的基材及其制造方法
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
TWI578382B (zh) A semiconductor substrate, a semiconductor device, and a semiconductor device
CN209199940U (zh) 氮化镓半导体器件
US20160079408A1 (en) Semiconductor device and a method of manufacturing the same
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
US20160293710A1 (en) Nitride semiconductor substrate
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
CN105247665B (zh) 半导体装置
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
CN106684139A (zh) 基于Si衬底的GaN外延结构及其制备方法
JP5546133B2 (ja) 半導体電子デバイス
CN120897494A (zh) 一种超晶格结构、GaN HEMT器件外延结构及制备方法
JP2021044596A (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法