[go: up one dir, main page]

TW201730682A - 低粗糙度之極紫外光微影技術 - Google Patents

低粗糙度之極紫外光微影技術 Download PDF

Info

Publication number
TW201730682A
TW201730682A TW105119663A TW105119663A TW201730682A TW 201730682 A TW201730682 A TW 201730682A TW 105119663 A TW105119663 A TW 105119663A TW 105119663 A TW105119663 A TW 105119663A TW 201730682 A TW201730682 A TW 201730682A
Authority
TW
Taiwan
Prior art keywords
holes
layer
lcdu
feature
photoresist
Prior art date
Application number
TW105119663A
Other languages
English (en)
Other versions
TWI711887B (zh
Inventor
理查 威茲
納德 莎瑪
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201730682A publication Critical patent/TW201730682A/zh
Application granted granted Critical
Publication of TWI711887B publication Critical patent/TWI711887B/zh

Links

Classifications

    • H10P50/244—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H10P14/60—
    • H10P50/242—
    • H10P50/268—
    • H10P50/283—
    • H10P50/285—
    • H10P50/695—
    • H10P50/73—
    • H10P76/204—
    • H10P76/405—
    • H10P76/4085—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本說明書中所提供的係為用以使利用極紫外線(EUV, extreme ultraviolet)微影來圖案化之特徵部之邊緣平滑化的方法及相關設備。在若干實施例中，執行至少一循環的下列步驟：沉積鈍化層，其優先聚集在特徵部的縫隙中而留下突起物被暴露，然後蝕刻該特徵部以移除該暴露之突起物，藉此使該特徵部平滑化。由於表面相對於容積比在縫隙中較在突起物中更高所致，該鈍化材料可優先聚集於縫隙中。在若干實施例中，局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(接觸孔中之粗糙度的測度)會減少。在若干實施例中，執行至少一循環之下列步驟：在光阻中所形成之複數孔洞中沉積薄層，該等孔洞具有不同的關鍵尺寸(CD)，其中該薄層優先沉積於較大CD的孔洞中，然後非等向性地移除該薄層，以移除位於該等孔洞底部的該薄層。

Description

低粗糙度之極紫外光微影技術
本發明係關於低粗糙度之極紫外光微影技術。
對於半導體處理而言，圖案化的方法係極重要的。尤其是，開發極紫外線(EUV, extreme ultraviolet)微影以使微影技術延伸超過其光學限制，並取代現行的光微影方法以將小關鍵尺寸特徵部圖案化。現行的EUV微影方法會造成不良的邊緣粗糙及淡的圖案，而其可能最終造成基板無法使用。
本揭露內容之態樣係關於用以使利用極紫外線(EUV, extreme ultraviolet)微影來圖案化之特徵部之邊緣平滑化的方法及相關設備。在若干實施例中，執行至少一循環的下列步驟：沉積鈍化層，其優先聚集在特徵部的縫隙中而留下突起物被暴露，然後蝕刻該特徵部以移除該暴露之突起物，藉此使該特徵部平滑化。由於表面相對於容積比在縫隙中較在突起物中更高所致，該鈍化材料可優先聚集於縫隙中。在若干實施例中，局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(接觸孔中之粗糙度的測度)會減少。在若干實施例中，執行至少一循環之下列步驟：在光阻中所形成之複數孔洞中沉積薄層，該等孔洞具有不同的關鍵尺寸(CD)，其中該薄層優先沉積於較大CD的孔洞中，然後非等向性地移除該薄層，以移除位於該等孔洞底部的該薄層。
在若干實施例中，一種方法涉及接收包含複數孔洞的基板，該複數孔洞包含側壁及底部、且係圖案化於該基板上一或更多層中，該等孔洞係圖案化而具有第一關鍵尺寸(CD, critical dimension)，並具有第一局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(3σ (sigma))；且在該一或更多層中執行多循環沉積-蝕刻操作，其中各循環包含步驟(a)在該等孔洞中沉積第一材料，及步驟(b)將該第一材料自該等孔洞之底部移除，其中在設置有該基板的腔室之腔室壓力在步驟(b)期間較高於在步驟(a)期間，其中在該多循環沉積之後該等孔洞具有第二LCDU(3σ)，其中該第二LCDU(3σ)係小於該第一LCDU(3σ)。
在若干實施例中，該等孔洞係利用少於約40 mJ/cm2的EUV劑量來進行圖案化。在若干實施例中，該第二LCDU(3σ)係小於3 nm。在若干此類實施例中，該第一LCDU(3σ)係大於5 nm。在若干實施例中，該第一LCDU(3σ)與該第二LCDU(3σ)間的差異係至少為1 nm。
在若干實施例中，該多循環沉積-蝕刻操作係為電漿輔助之操作。在若干實施例中，在單一腔室中執行該多循環沉積-蝕刻操作，並且，在沉積與蝕刻間轉換包含改變該腔室壓力。在若干實施例中，該一或更多層為聚合物的或非聚合物的光阻，且步驟(a)包含使該孔洞圖案暴露於甲烷(CH4)。在若干實施例中，步驟(b)包含使該孔洞圖案暴露於自氮(N2 )氣所產生之電漿。
在若干實施例中，在步驟(a)期間， 該第一材料係優先沉積於該複數孔洞之較大孔洞中。在若干實施例中，在該多循環沉積之後，該等孔洞具有第二CD，其中該第二CD係小於該第一CD。在若干實施例中，在該多循環沉積之後，該等孔洞具有第二CD，其中該第二CD係大於該第一CD。
本揭露內容之另一態樣涉及方法，其包含接收包含特徵部的基板，該特徵部係選自藉由EUV而在該基板上一或更多層中圖案化的線或孔洞，該特徵部包含具有縫隙及突起物的側壁；在該特徵部之側壁上沉積鈍化層，以使該鈍化層優先沉積於縫隙中而留下突起物被暴露；且蝕刻該特徵部以移除該暴露的突起物。
在若干實施例中，該一或更多層包含非晶碳膜，且沉積鈍化層的步驟包含使該特徵部暴露於自硫氧化物所產生的電漿。在若干實施例中，該一或更多層包含非晶矽膜，且沉積鈍化層的步驟包含使該特徵部暴露於自氟碳化合物所產生的電漿。在若干實施例中，該一或更多層包含光阻聚合物，且沉積鈍化層的步驟包含使該特徵部暴露於自甲烷所產生的電漿。在若干實施例中，移除該突起物的該步驟包含原子層蝕刻(ALE, atomic layer etching)製程。
本揭露內容之另一態樣係關於方法，其包含設置接觸孔之陣列，其係藉由EUV以至多40 mJ/cm2 的劑量而圖案化，該等接觸孔係圖案化而具有名義關鍵尺寸(CD, critical dimension)，並具有局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(3σ)；且執行一或更多平滑化操作，以將該LCDU(3σ)減少至少2 nm。
本揭露內容之此等及其他特徵將參考圖式而詳加描述於下。
在以下敘述中，為提供對於所呈現實施例之完整瞭解，將提出許多具體細節。在不具有這些具體細節之若干或全部的情況下，仍可實施本揭露實施例。在其他情況下，為避免不必要地混淆本揭露實施例，因此不詳細描述眾所周知的程序操作。雖然本揭露實施例將結合具體實施例而描述，但應瞭解其並非意欲限制本揭露實施例。
在半導體處理中，薄膜的圖案化通常為半導體生產及製造中的關鍵步驟。用於微影之習知的堆疊體通常包含在下方層之頂部上的光阻層，該光阻層一般藉由旋塗式方法而沉積於硬遮罩上。該硬遮罩一般由組成物所製成，且硬遮罩本身係沉積於目標層上。習知的圖案化涉及光微影，例如193 nm的微影。在光微影中，藉由自光子源放射光子而將圖案印刷至光罩上，然後將圖案印刷至光敏感性光阻上，藉此在光阻中引起化學反應，其移除光阻的某些部分以形成圖案。在習知的微影中，可擊中光阻之光子的數量可能會變化。在許多實例中，大量的光子擊中光阻，但其中各光子攜帶較少的能量。由於可使用大量的光子，一些散逸光子所造成的誤差不會實質上影響所產生的界定圖案。
當元件縮小，印刷更小特徵部的需求增加。儘管已研發用於習知的光微影的多重圖案化技術，但多重圖案化使用多層的沉積及蝕刻處理。在先進的半導體積體電路(ICs, integrated circuits)及其他元件上之特徵部的縮放，已驅使微影藉由移至甚至更小的成像來源波長以改善解析度。
已研發極紫外線(EUV, Extreme ultraviolet)微影，以在尖端的微影工具(亦被稱為掃描機)中使用波長約為13.5 nm的EUV光源在光阻上印刷更小的圖案。EUV輻射在廣泛的材料中會被強烈地吸收，包含石英及水，因此在真空中操作。
在EUV微影中，較少光子自來源放射，而光子擊中光阻以形成圖案。各光子較習知的微影中所使用的光子攜帶更高的能量。再者，在EUV微影中較少的較高能量光子擊中光阻，因此少數錯過光敏感性位址的散逸光子可能會在界定圖案中造成較大的誤差。相較於習知的微影，習知的微影使用更多的較低能量光子，且少數散逸光子不會實質上影響圖案，在EUV微影中因光子及感光劑的散粒雜訊所造成的機率效應係特別令人顧慮的。
本說明書中所提供的係為用以使利用EUV技術來圖案化之特徵部之邊緣平滑化的技術。可利用EUV圖案化方法來運用該技術，包含其中使用單一堆疊體或多層堆疊體的該等方法。例如， 在若干實施例中，多層堆疊體可用於形成積體電路中的線或間距或接觸窗及孔洞，並可形成用於先進技術節點之特徵部，其中該先進技術節點係如國際半導體技術藍圖(the International Technology Roadmap for Semiconductors)所定義。此等先進技術節點的範例包含22 nm節點、16 nm節點、10 nm節點、及更小的節點。在16nm節點中，金屬鑲嵌結構中一般的介層窗或線之寬度不大於約30 nm。儘管以下敘述主要描述EUV，但本說明書中所提供的技術可有效地用於其他現行及下個世代的圖案化技術，以使特徵部邊緣平滑化並調節特徵部的關鍵尺寸。
如上所述，可利用單一堆疊體或多層圖案化方法來使用本說明書中所述之技術。圖1為半導體基板上的多層堆疊體之範例的示意圖。晶圓100包含目標層110、多層堆疊體120、可選的下方層130、及光阻140。目標層110可為任何目標層或基板，例如金屬、氧化物、介電材料、或超低k值(ULK, ultra-low-k)基板。在許多實施例中，目標層110為矽基板。
多層堆疊體120包含層120a、及下方層120b及120c。依據各種實施例，多層堆疊體120包含僅兩下方層(如多層堆疊體120中顯示)、或多於兩下方層、或三或多於三下方層、或四或多於四下方層、或五或多於五下方層。在若干實施例中，多層堆疊體120包含可選的下方層130作為其之部分。可選的下方層130可為旋塗層或藉由電漿增強化學氣相沉積法(PECVD, plasma-enhanced chemical vapor deposition)而沉積的層。作為舉例，圖1描繪兩下方層120b及120c，以及層120a。在若干實施例中，層120a可為原子級平滑層。包含原子級平滑層的多層堆疊體係描述在申請於2014年2月20日、發明名稱為「PECVD FILMS FOR EUV LITHOGRAPHY」的美國專利申請案14/185,757中，其併入本說明書中以供參照。
在各種實施例中，與目標層110相鄰的下方層(亦即，圖1之範例中的下方層120c)係為強韌的硬遮罩層，且具有以該層之模數及應力為特徵的強韌性。例如，強韌的硬遮罩層可具有至少100 MPa的模數及較約500 MPa更小的應力。在許多實施例中，下方層120c或與目標層110相鄰的其他下方層係為非晶碳層。在若干實施例中，非晶碳的下方層120c之模數相對於應力之比至少為約1：1。用於下方層120c之強韌硬遮罩層的範例亦可包含類鑽碳(DLC, diamond-like carbon)、摻雜的非晶碳、及旋塗碳(SoC, spin-on carbon)。
在各種實施例中，在將圖案轉移至後續層之後，下方層120b及120c可為可移除的。例如，在將圖案轉移至下方層120c後可將下方層120b移除。在若干實施例中，下方層120b及120c可反射、折射、或吸收被放射在基板上用以測量晶圓水平度的測水平光束。
下方層120b及120c的成分可選自許多成分種類其中之一，例如氧化物、金屬(例如，鉿、鈷、鎢、及鈦)、或導電膜(例如，鈦氮化物、鈦矽化物、鈷矽化物)、介電材料(例如，矽氧化物、矽氮化物、旋塗玻璃(SOG, spin-on-glass))、硬遮罩材料(例如，非晶碳、非晶矽)、或其他如矽氮氧化物(SiON, silicon oxynitride)、無氮抗反射層(NFARL, nitrogen-free anti-reflective layer)、或矽抗反射塗層(SiARC, silicon anti-reflective coating)。在一範例中，下方層120b係為非晶矽層，而下方層120c係為非晶碳層。在許多實施例中，下方層120b及下方層120c其中各者之厚度可介於約100 Å與約900 Å之間。
下方層120b及120c之選擇係基於其相對於相鄰層的蝕刻對比。在許多實施例中，下方層120b相對於下方層120c具有高蝕刻對比且相對於120a亦具有高蝕刻對比。在各種實施例中，下方層120c相對於下方層120b及目標層110兩者皆具有高蝕刻對比。例如，若下方層120c為非晶碳層，則下方層120b可對原子級平滑層120a及該非晶碳下方層120c兩者皆具有高蝕刻對比。
下方層120b及120c之選擇亦可基於其他的可最佳化特性，例如物理特性、化學特性、及光學特性。如此的特性之範例可包含表面能、結合結構、疏水性、折射率、及消光係數。
層120a可為薄層，其沉積於多層堆疊體之頂部附近的層中，例如光阻140下的第一或第二層。層120a可為原子級平滑層，其特徵在於其非常低的粗糙度。「原子級平滑」係定義為具有小於1單分子層的粗糙度，或偏離平均線約半單分子層的偏差。「局部」粗糙度係定義為在晶圓之表面積的1平方微米內的粗糙度。層的粗糙度可藉由觀察及藉由原子力顯微鏡(AFM, atomic force microscopy)而估算。粗糙度可藉由粗糙輪廓偏離平均線的垂直偏差之平均值而測量。在一範例中，原子級平滑的層120a可具有較約2 Å更小的平均粗糙度。粗糙度亦可藉由粗糙輪廓偏離平均線的垂直偏差之均方根(RMS, root mean square)而測量。
在若干實施例中，層120a的厚度可介於約30 Å與約60 Å之間。層120a對相鄰層可具有高蝕刻對比，且在將圖案轉移至後續層之後亦可為可移除的。在各種實施例中，層120a為氧化物層。在若干範例中，層120a為矽氧化物的薄層。
藉由使用縮減效應，可將如圖1中所描繪的多層堆疊體用於EUV微影中。使用EUV微影將較大的特徵部印刷在光阻上，然後當各層沿多層堆疊體往下蝕刻時特徵部被縮小，藉此減少由上述光子及感光劑之散粒雜訊所造成的粗糙度。在許多實施例中，印刷在光阻上的特徵部縮小，使得在目標層中圖案化之特徵部的關鍵尺寸小於或等於光阻中圖案的關鍵尺寸之大小或寬度的約70%。可藉由各種蝕刻處理使縮小的百分比最佳化。縮小的百分比亦可能受節距所限制。
更薄的光阻膜可與多層堆疊體一起使用，藉此減少用以將光阻圖案化的曝光劑量。例如，將光阻厚度自約1000 Å減少至約300 Å可顯著地減少曝光光阻所需要的劑量，其藉此改善了掃描機的產能。在對底下的膜進行反應性離子蝕刻(RIE, reactive ion etching)的期間，光阻亦可作為遮罩以將遮罩圖案轉移至目標層上。在光阻為了此目的而作為遮罩之情況下，光阻厚度的下限可由能作為遮罩的最小光阻厚度所決定。
除了上述的縮減效應，本說明書中提供用於使EUV圖案化特徵部平滑化的各種技術。儘管可利用具有相當薄之光阻層的多層堆疊體來使用此等技術，但亦可利用包含厚光阻層之單一層及堆疊體來有利地使用此等技術。進一步而言，如上所提及，該等技術並不限於13.5 nm的EUV，而是可利用其他波長的EUV，及利用其他下個世代的圖案化技術(其中會有粗糙度的問題)來使用。
本說明書中所提供的技術會造成低粗糙度。例如，藉由使用本說明書中所揭露之技術，使用EUV所圖案化的特徵部可具有低線邊緣粗糙度(LER, line edge roughness)。線邊緣粗糙度可定義為特徵部邊緣與平滑、理想的形狀之偏差(由上往下看)–亦即，在較用以印刷特徵部的成像工具之解析度限制更小的尺寸規模所發生之特徵部的邊緣偏差。LER的大小可被一些因素的強度影響，包含在暴露的輻射中之光子散粒雜訊、在顯影劑中光阻的分解之隨機本質、掃描式電子顯微鏡所引起的量測雜訊、及光阻與底下的膜間的化學交互作用。在圖案化的光阻上之側壁粗糙度可為高度非等向性的，且粗糙度可從光阻-基板介面往上擴散至光阻圖案側壁。在超薄光阻膜中(厚度可約為100 nm或更小)，對於一些不同的光阻材料平台而言，自光阻-基板介面至光阻-空氣介面的粗糙度可為互相關連的。在EUV微影中，特別是對於大量生產，期望光阻的LER能小於約1 nm (3σ)。當各層在多層堆疊體中被往下蝕刻時，特徵部的壁體被平滑化且LER可被最佳化至更接近小於1 nm。圖案化之特徵部的特徵亦可為局部關鍵尺寸(CD)均勻度(LCDU)。LCDU係為局部規模上之孔洞對孔洞的CD變化，其定義為CD分佈的3σ(sigma)值。依據各種實施例，提供具有2.5 nm或更少的(3σ)LCDU之特徵部。在若干實施例中，LCDU係為視野LCDU (3σ)，其為視野內所有接觸孔(或其他特徵部)的3σ。LCDU係為常見的量測接觸孔中之粗糙度的測度，且可為散粒雜訊、遮罩、及度量衡元件所造成的結果。
在若干實施例中，本說明書中所提供的技術使利用低劑量EUV而圖案化的特徵部平滑化。圖2顯示標繪圖，其示意性地說明EUV劑量與LCDU間的關係。該等圓點顯示針對各種代表性光阻的劑量/LCDU。如可由圖2所見，使用非常高的劑量(例如：大於60 mJ/cm2 )以獲得約3 nm的LCDU。當劑量減少，粗糙度會增加，其中大於5 nm的LCDU產生自30 mJ/cm2 及更低的劑量。範例劑量/LCDU目標區201係指示於圖2中，其中該區具有至多約40 mJ/cm2 的EUV劑量及至多約3 nm的LCDU。目前為止，無光阻能夠在該目標區中進行圖案化。
儘管可利用任何光阻及EUV劑量來使用任何本說明書中所揭露之平滑化技術，但在若干實施例中，使用低EUV劑量以故意產生粗糙特徵部，其之後由本說明書中所揭露之技術進行平滑化。以此方式，可獲得目標區的劑量/LCDU。在圖2中所描述的範例中，藉由在15 mJ/cm2 進行低劑量圖案化來獲得相對粗糙的特徵部(203)，之後再進行一或更多如本說明書中所描述的平滑化技術，可獲得約2.5 nm的LCDU(205)。依據各種實施例，本說明書中所揭露之方法可包含接收藉由至多40 mJ/cm2 、至多30 mJ/cm2 、至多15 mJ/cm2 的劑量，或甚至更低的劑量之EUV而圖案化的特徵部。在此等劑量下，範例LCDU可為約5 nm或6 nm。該方法進一步包含減少粗糙度。用以減少粗糙度技術及使特徵部平滑化的範例係描述於下。
可在將曝光之EUV光阻中的圖案轉移至目標層的任何適當步驟運用以下所述之各種技術。此包含將光阻層或一或更多中間層中之特徵部平滑化。在若干實施例中，可在多重圖案轉移步驟執行一或更多技術。在若干實施例中，非晶硬遮罩層(例如圖1中的下方層120c)係為堆疊體最厚的部分，且可提供平滑化的最佳機會。
進一步討論如下，各種技術包含會減少蝕刻速率之鈍化層的沉積作用。可在蝕刻操作期間或可在與蝕刻劑交替的順序中運用鈍化化學物。若在蝕刻操作期間運用，則以與主要蝕刻劑之成分相同或不同的成分來供應鈍化化學物。例如，在介電質的氟碳化合物電漿蝕刻中，可沉積Cx Fy 聚合物鈍化層。在另一範例中，碳質層的SO2 /O2 蝕刻期間，硫及碳可形成鈍化層。鈍化化學物可取決於蝕刻化學物、以及被鈍化的材料。可使用任何適當的鈍化化學物，其中範例包含用以鈍化非晶碳(a-C)膜的含硫化合物(例如二氧化硫(SO2 ))、用以鈍化非晶矽(a-Si)及氧化物膜的氟碳化合物(例如C4 F6 及C4 F8 )、及用以鈍化光阻聚合物或非聚合物光阻的甲烷(CH4 )。亦可使用溴化氫(HBr)來鈍化含碳膜及含矽膜。
突起物之優先移除
可將特徵部(例如線或孔洞)之粗糙度特徵化為沿特徵部之一側或其他邊緣的突起物或縫隙。在若干實施例中，執行下列步驟一或更多循環： 1) 將薄鈍化層塗佈於特徵部上，該薄鈍化層優先聚集於縫隙中，而留下突起物被暴露，及 2) 蝕刻該特徵部以移除該暴露之突起物，藉此使該特徵部平滑化。鈍化層係至少較最大的突起物更薄。由於表面相對於容積之比在縫隙中較在突起物中更高所致，鈍化材料可優先聚集於縫隙中。因優先進行鈍化，其中縫隙被鈍化成較突起物更高的鈍化程度，故後續的蝕刻會優先移除突出物。以此方式，突起物被向下削，而減少了粗糙度。圖3顯示特徵部之範例，其示意性地繪示包含鈍化材料的縫隙及待蝕刻的突起物。應注意，可將該技術運用於正型特徵部(例如：柱狀物)及負型特徵部(例如：孔洞)，其中突起物的削減使CD隨之減少或增加。
在若干實施例中，可使用原子層蝕刻(ALE, atomic layer etching)製程來蝕刻突起物。ALE製程係描述於J. Vac. Sci. Technol. A 33(2), Mar/Apr 2015、Kanarik et al.的「Overview of Atomic Layer Etching in the Semiconductor Industry」之中，為了描述ALE，該文獻係併入本說明書中以供參照。在ALE製程中，可使特徵部之表面暴露於表面改質化學物，以形成薄反應性表面層。表面改質化學物的範例包含用於矽及氧化物之蝕刻的氯化化學物(例如：Cl2 )、用於介電質之蝕刻的氟碳化合物、及氧化化學物(例如：O2 )。在表面改質後，移除操作將反應性表面層移除，但不移除底下的材料。可使用低能量離子轟擊。在圖3之範例中，優先將縫隙鈍化，留下突起物被暴露而使其在一或更多循環的ALE中優先被蝕刻。薄鈍化層可因表面改質化學物而沉積，或可在表面改質前之分開的操作中沉積。可使用其他蝕刻製程代替ALE，包含連續的蝕刻製程。
製程順序之範例可包含：鈍化層之沉積→一或更多蝕刻循環；鈍化層之沉積→一或更多蝕刻循環→鈍化層之沉積→一或更多蝕刻循環。
在一範例中，可使圖案化的EUV光阻暴露於自CH4 /H2 產生的感應耦合電漿(ICP, inductively coupled plasma)，以優先使圖案化之特徵部的縫隙鈍化。此後續可為O2 (改質)/Ar(移除)ALE製程。
在若干實施例中，使用其中表面改質層係優先沉積於突起物上的ALE製程。因移除操作僅移除表面改質層，故優先移除突起物。
縮小外加增長平滑化
在若干實施例中，縮小及增長製程係執行於特徵部上，其中粗糙度隨各縮小操作及各增長操作而減少。此呈現於圖4A的線中。圖4B顯示「縮小 + 修整 +縮小 + 修整」之序列的俯視圖之概略示意範例，該序列係用以獲得具有所期望CD的平滑接觸孔。首先，在(A)提供蝕刻之孔洞。例如，該孔洞可形成於光阻中或一或更多中間層中。縮小該孔洞以達成(B)，其中該製程減少粗糙度。將孔洞縮小與減少粗糙度可涉及在ALE或連續的製程中使用適當的鈍化化學物，以優先將鈍化層沉積於縫隙中。下一步，修整該孔洞周圍的光阻或其他材料以增加CD並減少粗糙度。見(C)。如上，修整可涉及ALE或連續蝕刻中的適當鈍化化學物。接著在(D)可再次將該孔洞縮小，以回復目標CD，並進一步減少粗糙度。可將「縮小 + 增長」的循環重複數次以減少粗糙度。藉由在使特徵部縮小與增長之間反復循環，可減少粗糙度，但對特徵部而言不需要許多基板上之空間。例如，可將40 nm的特徵部印刷成40 nm，並藉由36 nm與41 nm之間的縮小及增長而平滑化。在基板上由於密集的特徵部而造成沒有多的空間可印刷的情況下，此可為有用的。
隨特徵部半徑而增進的平滑化
在若干實施例中，沉積鈍化層，其較關鍵特徵部之曲率的最小半徑更厚。藉由在具有高表面相對於容積之比的角落造成夾止(pinch off)，此會對粗糙的送入特徵部造成優先圓化。圖5顯示粗糙接觸孔之優先鈍化的示意性範例。在505，顯示圓形孔洞的粗糙光阻成像。如可自該成像所見，名義上圓形的特徵部具有形成方形的邊緣。在蝕刻製程期間，鈍化層502係優先沉積於角落。在材料503中，孔洞501被蝕刻，其中材料503可為前述光阻或下方層。因為鈍化材料係優先沉積於高表面面積相對於容積之比的區域中，該製程可優先使特徵部最粗糙的區域平滑化。隨著蝕刻繼續向下進行，特徵部逐漸平滑化。例如，在介電質的蝕刻中，可使用C4 F8 或C4 F6 的氟碳化合物以優先在角落中沉積鈍化層。在另一範例中，在碳硬遮罩的蝕刻中，可使用含硫化合物以優先在角落中沉積鈍化層。
特性反轉式的EUV光阻平滑化
在若干實施例中，類型反轉係用以提升粗糙度之削減。如圖6中所描繪，藉由使用類型反轉(602)，提供兩個平滑化的機會。未使用類型反轉的情況(601)下，提供一個平滑化的機會。在602中，在第一平滑化機會期間，可藉由例如如上所述之一或更多技術，使特徵部可選擇地平滑化。突起物會減少，但凹陷的粗糙度可能會受到保護。此技術之效力可能會因目標CD(其限制了整體的移除作用)而受到限制。然而，在第一平滑化操作中，在進行突起物削減之後，執行平坦化沉積，然後最初的心軸被移除。此造成先前的凹狀特徵部變成反轉類型成像的突起物，並使特徵部的CD反轉。如上，較新形成的突起物可被削減。
實行類型反轉的製程之範例係描述在申請於2013年12月10日、發明名稱為「IMAGE REVERSAL WITH AHM GAP FILL FOR MULTIPLE PATTERNING」的美國專利申請案第14/101,901號中，其併入本說明書中以供參照。可在本說明書中所述之成像反轉製程的任何適當階段運用本說明書中所述之平滑化技術。
在類型反轉或成像反轉製程中，可使用正光阻及負光阻的組合。在圖6的範例中，可將遮蔽的負光阻層設置在包含待圖案化之層的基板上。將該遮蔽的負光阻層暴露於EUV，然後將其顯影以產生圖案的開口。在該遮蔽的負光阻層之顯影期間或在其顯影之後，可藉由本說明書中所述之技術的一或更多者來執行平滑化。接著可將正光阻暴露於EUV以使孔洞圖案化。在該負光阻層之顯影期間或在其顯影之後，可藉由上述技術的一或更多者來執行平滑化。
圖案轉移層之改質
參照圖1描述如上，在若干實施例中，光阻與目標層間可存在一或更多層。在若干實施例中，此等層係配置以增進蝕刻製程期間的平滑化。可進行改質作用以調整該層的蝕刻速率及/或黏附係數。該層可在初沉積時進行改質或藉由植入摻雜物而進行改質。例如，n型摻雜物可包含於矽層中，以改變蝕刻選擇性。摻雜物之額外的範例包含Co、W、Ti、Ta、Hf、Sn、As、B、Ge、及P。
減少一列孔洞中的LCDU
在若干實施例中，可在微影後及蝕刻底下材料前減少形成於光阻中之一列孔洞或其他特徵部中的LCDU。LCDU的特徵可為橫跨一區域中之相對較小面積(例如：200 nm x 200 nm 的部分)的孔洞尺寸(例如：直徑)的變化。在若干實施例中，執行一或更多循環的下列步驟： 1) 在光阻中所形成之複數孔洞中沉積薄層，該等孔洞具有不同的CD，其中該薄層優先沉積於較大CD的孔洞中，且 2) 非等向性地移除該薄層，以移除位於該等孔洞底部的該薄層。
該層將沉積於該等孔洞的側壁上及底部上，但在該等孔洞底部中的部分會被移除。由於該層優先沉積於較大孔洞中，相較於最小孔洞，側壁厚度將優先增長於較大孔洞，因此使CD更加均勻。
沉積化學物可取決於蝕刻化學物、以及膜沉積於其上的材料。可使用任何適當的化學物，其中範例包含沉積於非晶非晶碳(a-C)膜上的含硫化合物(例如二氧化硫(SO2 ))、沉積於非晶矽(a-Si)及氧化物膜上的氟碳化合物(例如C4 F6 及C4 F8 )、及沉積於光阻聚合物上的甲烷(CH4 )或其他烷類。亦可使用溴化氫(HBr)來鈍化含碳膜及含矽膜。移除化學物亦可取決於沉積化學物、以及膜沉積於其上的材料。在一範例中，CH4 /N2 沉積化學物之後為N2 移除化學物。
應注意，以上操作可用以改善LCDU，同時降低以微影所界定的孔洞之CD。在若干實施例中，可控制基板溫度以獨立調整LCDU及CD。見圖8，其顯示靜電卡盤(ESC, electrostatic chuck)溫度對多循環沉積-移除製程的影響，其中該製程係執行以減少光阻中接觸孔圖案上的CD。ESC溫度與基板溫度相關。如可由圖8所見，LCDU對ESC溫度相當不敏感，而CD對ESC溫度敏感。此容許LCDU及CD的獨立調整。
在若干實施例中，在不同壓力下執行沉積及移除操作，其中移除期間的壓力較高。圖9顯示LCDU針對兩不同壓力而作為沉積時間及移除時間的函數。在較低壓力下，較長的沉積會改善LCDU。在較高壓力下，移除時間對LCDU 的影響極微。沉積有利於較低壓力，而移除有利於較高壓力。
範例
可將平滑化技術運用至其上之多層堆疊體的範例如下：目標層可為基於矽氧化物的層，例如約1500 Å厚的TEOS層。在目標層的頂部上可為非晶碳的第一下方層，該下方層可為可灰化硬遮罩。非晶碳層可為強韌的且具有高模數，當其在後續步驟中圖案化時特別用以維持精密的圖案。非晶碳層的範例厚度可為約400 Å至約900 Å。在非晶碳層的頂部上可為非晶矽的第二下方層，其對於非晶碳具有高蝕刻對比。在若干實施例中，非晶矽為摻雜的。在若干實施例中，非晶矽為無摻雜的。此層可為約100 Å厚。在非晶矽層的頂部上可為原子級平滑層。非晶矽層對於原子級平滑層可具有高蝕刻對比。原子級平滑層可為約30 Å至約60 Å厚的矽氧化物層，並且可沉積以使膜的粗糙度小於一單分子層。例如，原子級平滑層的平均粗糙度可為約2 Å。在原子級平滑層的頂部上可為光阻層。
使用如上述多層堆疊體以在使接觸孔圖案轉移至矽氧化物層中之期間進行平滑化的範例如下：
氧化物/a-Si蝕刻：600W TCP/120 Vb(200Hz，50% DC)/SF6 /CH2 F2 /N2 /He
開通a-C硬遮罩：440W TCP/ 150Vb/SO2 /O2
可使用偏壓脈衝式的變壓耦合電漿(TCP, transformer coupled plasma)以蝕刻氧化物及a-Si層，其中CH2 F2 提供鈍化層，其在參照圖5描述於上的蝕刻期間優先沉積於接觸孔之角落中。在a-C硬遮罩開通期間，硫可優先在接觸孔之角落中形成鈍化層。
使用如上述多層堆疊體以在使格柵圖案轉移至矽氧化物層中之期間進行平滑化的範例如下：
光阻增長/縮小：x次 [氧化作用(O2 50W TCP/ 0 偏壓電壓(Vb, bias voltage)，1秒)  + 氬移除(Ar 300 W TCP/20 Vb/2秒) + 聚合物鈍化層(CH4 /H2 700 W TCP /4秒]
上述為參照圖4A及圖4B描述於上之縮小/增長的平滑化之範例。在氧化及氬操作期間，使接觸孔增長(其中光阻被修整)，而在鈍化期間，使接觸孔縮小。在一範例中，聚合物鈍化層可優先在特徵部的凹部中形成，以使O2 /Ar蝕刻較不快速地移除鈍化的材料。
可執行氧化物/a-Si蝕刻及a-C硬遮罩開通，如上所述。
描述改善一列孔洞中之LCDU的範例。執行如上述的多循環沉積/移除製程中之沉積(3s)及蝕刻(5s)10個循環，以改善光阻中的LCDU。腔室壓力為120 mT。以200W/50W的脈衝來使用脈衝式TCP電漿。使用22 nm的名義CD。沉積化學物為CH4 /N2 ，而移除化學物為N2 。LCDU及CD係量測作為溫度的函數，其中結果顯示於圖8中。
執行如上述的多循環沉積/移除製程中之10s沉積及3s蝕刻多次循環，以改善光阻中的LCDU。腔室壓力為變化的。溫度為30o C。以200W/50W的脈衝來使用脈衝式TCP電漿。使用22 nm的名義CD。沉積化學物為CH4 /N2 ，而移除化學物為N2 。LCDU係針對沉積及蝕刻而量測作為壓力的函數，其中結果顯示於圖9中。
設備
可在製程腔室中執行所揭露之實施例，例如電漿蝕刻腔室。例如，可在感應耦合電漿或電容耦合電漿腔室中、或在下游電漿腔室中執行上述方法。
圖7依據各種實施例，係為電漿蝕刻腔室之範例的示意繪圖。電漿蝕刻腔室700包含上電極702及下電極704，電漿可在該上電極與該下電極之間產生。
其上進行如上述之EUV圖案化的基板799可定位於下電極704上，且由靜電卡盤(ESC, electrostatic chuck)固持在適當位置。亦可利用其他夾持機構。電漿蝕刻腔室700包含電漿侷限環706，其使電漿保持在基板上方並遠離腔室壁。可利用其他電漿侷限結構，例如：作為內壁的圍板或圓頂。在若干實施例中，電漿蝕刻腔室700可不包含任何此類電漿侷限結構。
在圖7之範例中，電漿蝕刻腔室700包含兩射頻(RF, radio frequency)源，其中RF源710連接至上電極702，而RF源712連接至下電極704。RF源710及712其中各者可包含任何合適頻率的一或更多來源，該合適頻率包含2 MHz、13.56 MHz、27 MHz、及60 MHz。可自一或更多氣體源714、716、及718將氣體導入腔室700。例如，氣體源714可包含惰性氣體，氣體源716可包含蝕刻劑，而氣體源718可包含鈍化氣體。可透過入口720將氣體導入腔室，且經由排氣泵浦722將多餘氣體及反應副產物排出。可利用之電漿蝕刻腔室的一範例為2300® Flex™反應性離子蝕刻工具，其可從位於加州費利蒙(Fremont, CA)的Lam Research Corp.取得。電漿蝕刻腔室之進一步描述可在美國專利第6,841,943號及第8,552,334號中尋得，其整體併入本說明書中以供參照。
回到圖7，控制器730係連接至RF源710及712，亦連接至與氣體源714、716、及718相連的閥，及連接至排氣泵浦722。在若干實施例中，控制器730控制電漿蝕刻腔室700的所有活動。控制器730可執行控制軟體738，控制軟體338係儲存在大量儲存裝置740中、被載入記憶體裝置742、且在處理器744上執行。或者，可將控制邏輯硬碼化於控制器730中。特殊應用積體電路、可程式化邏輯裝置(例如：現場可程式化閘陣列，或FPGA)、及類似裝置可用於此等目的。在以下討論中，無論在何處使用「軟體」或「編碼」，皆可使用功能上可相比之硬編碼邏輯取而代之。控制軟體738可包含用以控制下列各者之指令：時程、氣體之混合物、氣體流率、腔室壓力、腔室溫度、晶圓或基座之溫度、RF頻率、RF功率位準、基板基座、卡盤及/或承受器的位置、及由電漿蝕刻腔室700所執行之特定製程的其他參數。可以任何合適方式配置控制軟體738。例如，可撰寫不同的製程工具元件副程式或控制物件，以控制用以執行各種製程工具製程之製程工具元件的操作。可以任何合適的電腦可讀程式化語言來為控制軟體738編碼。
在若干實施例中，控制軟體738可包含用於控制上述各種參數的輸入/輸出控制(IOC, input/output control)定序指令。在若干實施例中，可使用儲存於與控制器730相連之大量儲存裝置740及/或記憶體裝置742上的其他電腦軟體及/或程式。用於此目的之程式或程式片段的範例包含製程氣體控制程式、壓力控制程式、及RF源控制程式。
製程氣體控制程式可包含用於控制氣體組成物(例如本說明書中所述之氟化氣體、流體矽源、氧化劑)及流率、與選擇性地用於在蝕刻前使氣體流入腔室以穩定腔室中之壓力的編碼。壓力控制程式可包含用於藉由調節例如腔室之排放系統中的節流閥、流入腔室之氣體等而控制腔室中之壓力的編碼。RF源控制程式可包含用於依據本說明書中之實施例而設定施加至電極之RF功率位準的編碼。
在若干實施例中，可存在有與控制器730相連之使用者介面。使用者介面可包含顯示螢幕、設備及/或製程條件之圖形化軟體顯示器、及使用者輸入裝置(例如指向裝置、鍵盤、觸控螢幕、麥克風等)。
在若干實施例中，由控制器730所調整之參數可與製程條件有關。非限制性之範例包含製程氣體組成物及流率、基座溫度、固體矽源溫度、壓力、電漿條件(如RF偏壓功率位準、多區線圈之區域中的電流)等。可以配方(可利用使用者介面來輸入)的形式將此等參數提供給使用者。
可藉由系統控制器730之類比及/或數位輸入連接部，而自各種製程工具感測器提供用於監測製程的信號。可於電漿蝕刻腔室700之類比及數位輸出連接部上輸出用於控制製程之信號。可受監測之製程工具感測器的非限制性範例包含質量流量控制器、壓力感測器(如壓力計)、熱電偶等。適當程式化之反饋及控制演算法可與來自此等感測器的資料一起使用以維持製程條件。
控制器730可提供用於實施上述選擇性蝕刻製程的程式指令。該等程式指令可控制多種製程參數，如RF偏壓功率位準、多區線圈之區域中的電流、壓力、基座溫度、固體矽源溫度、氣體流率等。該等指令可控制該等參數，以依據本說明書中所述之各種實施例來選擇性地蝕刻氮化矽膜。
控制器730通常包含一或更多記憶體裝置及一或更多處理器，其配置以執行該等指令俾使設備將依據所揭露之實施例而實施方法。可將包含用於依據所揭露之實施例而控制操作之指令的機器可讀取媒體耦接至控制器730，例如，如上所述。
在若干實施例中，控制器730可為或可形成系統控制器的部分，該系統控制器係為系統的部分，該系統可為上述範例的部分。此類系統可包含半導體處理設備，含一或複數處理工具、一或複數腔室、用於處理的一或複數工作台、及/或特定處理元件(晶圓基座、氣流系統等)。該等系統可與電子裝置整合，以於半導體晶圓或基板之處理前、處理期間、及處理後控制其操作。可將該等電子裝置稱為「控制器」，其可控制一或複數系統的各種元件或子部件。依據處理之條件及/或系統之類型，可將系統控制器程式化以控制本說明書中所揭露之製程的任一者，包含處理氣體之輸送、溫度設定(如：加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、位置及操作設定、進出工具及連接至特定系統或與特定系統介面接合的其他傳送工具及/或負載鎖室之晶圓傳送。
廣泛而言，可將系統控制器定義為具有接收指令、發送指令、控制操作、允許清潔操作、允許端點量測等之各種積體電路、邏輯、記憶體、及/或軟體的電子設備。該積體電路可包含儲存程式指令的韌體形式之晶片、數位信號處理器(DSPs, digital signal processors)、定義為特殊應用積體電路(ASICs, application specific integrated circuits)之晶片、及/或執行程式指令(如：軟體)之一或更多的微處理器或微控制器。程式指令可為以各種個別設定(或程式檔案)之形式傳送到系統控制器的指令，其定義用以在半導體晶圓上、或針對半導體晶圓、或對系統執行特定製程的操作參數。在若干實施中，該操作參數可為由製程工程師所定義之配方的部分，該配方係用以在基板之一或更多的層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶粒的製造期間，完成一或更多的處理步驟。
在若干實施中，系統控制器可為電腦的部分或耦接至電腦，該電腦係與系統整合、耦接至系統、或透過網路連接至系統、或上述之組合。例如，系統控制器係可位於「雲端」、或為晶圓廠主機電腦系統的全部或部分，其可允許基板處理之遠端存取。該電腦能達成對該系統之遠端存取，以監視製造操作之目前製程、查看過去製造操作之歷史、查看來自多個製造操作之趨勢或性能指標，來改變目前處理之參數，以設定處理步驟來接續目前的處理、或開始新的製程。在若干範例中，遠端電腦(如：伺服器)可透過網路將製程配方提供給系統，該網路可包含區域網路或網際網路。該遠端電腦可包含可達成參數及/或設定之輸入或編程的使用者介面，該等參數或設定接著自該遠端電腦傳送至該系統。在若干範例中，系統控制器接收資料形式之指令，在一或更多的操作期間，其針對該待執行的處理步驟之各者而指定參數。應瞭解，該等參數可特定於待執行之製程的類型、及工具(系統控制器係配置成與該工具介面接合或控制該工具)的類型。因此，如上所述，系統控制器可分散，例如藉由包含一或更多的分離的控制器，其透過網路連接在一起並朝共同的目標而作業，例如本說明書中所敘述之製程及控制。用於此類目的之分開的控制器之範例可為腔室上之一或更多的積體電路，其與位於遠端(例如為平台等級、或為遠端電腦的部分)之一或更多的積體電路連通，其結合以控制該腔室上的製程。
範例系統可包含(但不限於)電漿蝕刻腔室或模組、沉積腔室或模組、旋轉沖洗腔室或模組、金屬電鍍腔室或模組、潔淨腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積(PVD, physical vapor deposition)腔室或模組、化學氣相沉積(CVD, chemical vapor deposition)腔室或模組、原子層沉積(ALD, atomic layer deposition)腔室或模組、原子層蝕刻(ALE, atomic layer etch)腔室或模組、離子植入腔室或模組、徑跡腔室或模組、剝除腔室或模組、及可與半導體晶圓之製造及/或生產有關或用於其中的任何其他半導體處理系統。
如上所述，依據待由工具執行之製程步驟(或複數製程步驟)，系統控制器可與下列一或多者通訊：其他工具電路或模組、其他工具元件、群集工具、其他工具介面、鄰接工具、附近工具、位於整個工廠的工具、主要電腦、另一控制器、或將晶圓之容器帶往或帶離半導體製造廠中的工具位置及/或載入埠的用於材料傳送之工具。結論
儘管已為了清楚理解之目的而詳加敘述前述實施例，但顯而易見的，在所附請求項之範圍內，可實施某些變更及修改。應注意，實施本實施例之製程、系統、及設備有許多替代方式。因此，應將本發明實施例視為說明性的，而非限制性的，且不將該等實施例限於本說明書中所提出的細節。
100‧‧‧晶圓
110‧‧‧目標層
120‧‧‧多層堆疊體
120a‧‧‧層
120b‧‧‧下方層
120c‧‧‧下方層
130‧‧‧可選的下方層
140‧‧‧光阻
201‧‧‧範例劑量/LCDU目標區
203‧‧‧標繪圓點
205‧‧‧標繪圓點
501‧‧‧孔洞
502‧‧‧鈍化層
503‧‧‧材料
505‧‧‧成像
700‧‧‧電漿蝕刻腔室/腔室
702‧‧‧上電極
704‧‧‧下電極
706‧‧‧電漿侷限環
710‧‧‧射頻源
712‧‧‧射頻源
714‧‧‧氣體源
716‧‧‧氣體源
718‧‧‧氣體源
720‧‧‧入口
722‧‧‧排氣泵浦
730‧‧‧控制器
738‧‧‧控制軟體
740‧‧‧大量儲存裝置
742‧‧‧記憶體裝置
744‧‧‧處理器
799‧‧‧基板
圖1係為半導體基板上的多層堆疊體之範例的示意圖。
圖2顯示標繪圖，其示意性地說明極紫外線(EUV, Extreme ultraviolet)劑量與局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)間的關係。
圖3顯示特徵部之範例，其示意性地繪示包含鈍化材料的縫隙及待蝕刻的突起物。
圖4A顯示在線上執行之縮小及增長製程的示意性範例，該製程係用以減少粗糙度。
圖4B顯示在孔洞上執行之縮小及增長製程的示意性範例，該製程係用以減少粗糙度及關鍵尺寸。
圖5顯示粗糙接觸孔之優先鈍化的示意性範例。
圖6顯示特性反轉式圖案化製程期間之平滑化的示意性範例。
圖7依據各種實施例，係為電漿蝕刻腔室之範例的示意繪圖。
圖8顯示靜電卡盤(ESC, electrostatic chuck)溫度對多循環沉積-移除製程的影響，其中該製程係執行以減少光阻中接觸孔圖案上的CD。
圖9顯示針對多循環沉積-移除製程，LCDU針對兩不同壓力而作為沉積時間及移除時間的函數，其中該製程係執行以減少光阻中接觸孔圖案上的CD。
201‧‧‧範例劑量/LCDU目標區
203‧‧‧標繪圓點
205‧‧‧標繪圓點

Claims (18)

  1. 一種方法，包含： 接收包含複數孔洞的基板，該複數孔洞包含側壁及底部、且係圖案化於該基板上一或更多層中，該等孔洞係圖案化而具有第一關鍵尺寸(CD, critical dimension)，並具有第一局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(3σ)；且 在該一或更多層中執行多循環沉積-蝕刻操作，其中各循環包含步驟(a)在該等孔洞中沉積第一材料，及步驟(b)將該第一材料自該等孔洞之底部移除，其中在設置有該基板的腔室之腔室壓力在步驟(b)期間較高於在步驟(a)期間，其中在多循環沉積-蝕刻操作之後該等孔洞具有第二LCDU(3σ)，其中該第二LCDU(3σ)係小於該第一LCDU(3σ)。
  2. 如申請專利範圍第1項之方法，其中該等孔洞係利用少於約40 mJ/cm2 的EUV劑量來進行圖案化。
  3. 如申請專利範圍第1項之方法，其中該第二LCDU(3σ)係小於3 nm。
  4. 如申請專利範圍第3項之方法，其中該第一LCDU(3σ)係大於5 nm。
  5. 如申請專利範圍第1項之方法，其中該第一LCDU(3σ)與該第二LCDU(3σ)間的差異係至少為1 nm。
  6. 如申請專利範圍第1項之方法，其中該多循環沉積-蝕刻操作係為電漿輔助之操作。
  7. 如申請專利範圍第1項之方法，其中在單一腔室中執行該多循環沉積-蝕刻操作，並且，在沉積與蝕刻之間轉換包含改變該腔室壓力。
  8. 如申請專利範圍第1項之方法，其中該一或更多層包含聚合物的或非聚合物的光阻，且步驟(a)包含使該孔洞之圖案暴露於甲烷(CH4 )。
  9. 如申請專利範圍第8項之方法，其中步驟(b)包含使該孔洞之圖案暴露於自氮(N2 )氣所產生之電漿。
  10. 如申請專利範圍第1項之方法，其中，在步驟(a)期間， 該第一材料係優先沉積於該複數孔洞之較大孔洞中。
  11. 如申請專利範圍第1項之方法，其中在該多循環沉積-蝕刻操作之後，該等孔洞具有第二CD，其中該第二CD係小於該第一CD。
  12. 如申請專利範圍第1項之方法，其中在該多循環沉積-蝕刻操作之後，該等孔洞具有第二CD，其中該第二CD係大於該第一CD。
  13. 一種方法，包含： 接收包含特徵部的基板，該特徵部係選自藉由EUV而在該基板上一或更多層中圖案化的線或孔洞，該特徵部包含具有縫隙及突起物的側壁； 在該特徵部之側壁上沉積鈍化層，以使該鈍化層優先沉積於該縫隙中而留下該突起物被暴露；且 蝕刻該特徵部以移除該暴露的突起物。
  14. 如申請專利範圍第13項之方法，其中該一或更多層包含非晶碳膜，且沉積鈍化層的該步驟包含使該特徵部暴露於自硫氧化物所產生的電漿。
  15. 如申請專利範圍第13項之方法，其中該一或更多層包含非晶矽膜，且沉積鈍化層的該步驟包含使該特徵部暴露於自氟碳化合物所產生的電漿。
  16. 如申請專利範圍第13項之方法，其中該一或更多層包含光阻聚合物，且沉積鈍化層的該步驟包含使該特徵部暴露於自甲烷所產生的電漿。
  17. 如申請專利範圍第13項之方法，其中移除該突起物的該步驟包含原子層蝕刻(ALE, atomic layer etching)製程。
  18. 一種方法，包含： 設置接觸孔之陣列，其係藉由EUV以至多40 mJ/cm2 的劑量而圖案化，該等接觸孔係圖案化而具有名義關鍵尺寸(CD, critical dimension)，並具有局部關鍵尺寸均勻度(LCDU, local critical dimension uniformity)(3σ)；且 執行一或更多平滑化操作，以將該LCDU(3σ)減少至少2 nm。
TW105119663A 2015-06-23 2016-06-23 低粗糙度之極紫外光微影技術 TWI711887B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562183658P 2015-06-23 2015-06-23
US62/183,658 2015-06-23
US15/189,317 US9922839B2 (en) 2015-06-23 2016-06-22 Low roughness EUV lithography
US15/189,317 2016-06-22

Publications (2)

Publication Number Publication Date
TW201730682A true TW201730682A (zh) 2017-09-01
TWI711887B TWI711887B (zh) 2020-12-01

Family

ID=57602687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119663A TWI711887B (zh) 2015-06-23 2016-06-23 低粗糙度之極紫外光微影技術

Country Status (3)

Country Link
US (2) US9922839B2 (zh)
KR (2) KR102655848B1 (zh)
TW (1) TWI711887B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI879055B (zh) * 2022-10-21 2025-04-01 大陸商中微半導體設備（上海）股份有限公司 光阻處理方法
TWI882855B (zh) * 2019-01-31 2025-05-01 日商東京威力科創股份有限公司 電漿處理裝置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP6495025B2 (ja) 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US20170178899A1 (en) 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10082736B2 (en) * 2017-01-13 2018-09-25 International Business Machines Corporation Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
US10847368B2 (en) * 2017-04-07 2020-11-24 Applied Materials, Inc. EUV resist patterning using pulsed plasma
US20180308687A1 (en) * 2017-04-24 2018-10-25 Lam Research Corporation Euv photopatterning and selective deposition for negative pattern mask
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
JP6913569B2 (ja) 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
JP7066565B2 (ja) 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7195113B2 (ja) 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
KR102731166B1 (ko) 2018-12-20 2024-11-18 램 리써치 코포레이션 레지스트들의 건식 현상 (dry development)
US12165878B2 (en) 2019-02-27 2024-12-10 Lam Research Corporation Semiconductor mask reshaping using a sacrificial layer
CN111627809B (zh) 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
JP7390165B2 (ja) 2019-02-28 2023-12-01 東京エレクトロン株式会社 基板処理方法および基板処理装置
US12125711B2 (en) 2019-03-18 2024-10-22 Lam Research Corporation Reducing roughness of extreme ultraviolet lithography resists
US12062538B2 (en) 2019-04-30 2024-08-13 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
US11796922B2 (en) 2019-09-30 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
US11837471B2 (en) 2019-12-17 2023-12-05 Tokyo Electron Limited Methods of patterning small features
KR102431292B1 (ko) 2020-01-15 2022-08-09 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
KR20220148249A (ko) 2020-02-28 2022-11-04 램 리써치 코포레이션 EUV 패터닝의 결함 감소를 위한 다층 하드마스크 (multi-layer hardmask)
WO2021202681A1 (en) 2020-04-03 2021-10-07 Lam Research Corporation Pre-exposure photoresist curing to enhance euv lithographic performance
JP7382512B2 (ja) 2020-07-07 2023-11-16 ラム リサーチ コーポレーション 照射フォトレジストパターニングのための統合乾式プロセス
WO2022016124A1 (en) * 2020-07-17 2022-01-20 Lam Research Corporation Photoresists containing tantalum
US12487523B2 (en) 2020-09-30 2025-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ deposition and densification treatment for metal-comprising resist layer
CN115598943A (zh) 2020-11-13 2023-01-13 朗姆研究公司（Us） 用于干法去除光致抗蚀剂的处理工具
TW202247248A (zh) 2021-02-03 2022-12-01 美商蘭姆研究公司 原子層蝕刻中的蝕刻選擇性控制
US20220319838A1 (en) * 2021-04-01 2022-10-06 Tokyo Electron Limited Method of Line Roughness Reduction and Self-Aligned Multi-Patterning Formation Using Tone Inversion
JP7627645B2 (ja) 2021-11-01 2025-02-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20230112283A (ko) * 2022-01-20 2023-07-27 삼성전자주식회사 Opc 모델링 방법
WO2023173217A1 (en) * 2022-03-17 2023-09-21 Photonic Inc. Systems and methods for trimming photonic integrated circuits
US20240242970A1 (en) * 2023-01-12 2024-07-18 Applied Materials, Inc. Photolithography enhancement techniques

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
US8747684B2 (en) 2009-08-20 2014-06-10 Applied Materials, Inc. Multi-film stack etching with polymer passivation of an overlying etched layer
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US9230825B2 (en) 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
FR3000602B1 (fr) 2012-12-28 2016-06-24 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de gravure d'un materiau dielectrique poreux
US8987139B2 (en) 2013-01-29 2015-03-24 Applied Materials, Inc. Method of patterning a low-k dielectric film
US9034748B2 (en) 2013-09-04 2015-05-19 International Business Machines Corporation Process variability tolerant hard mask for replacement metal gate finFET devices
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US20170178899A1 (en) 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI882855B (zh) * 2019-01-31 2025-05-01 日商東京威力科創股份有限公司 電漿處理裝置
TWI879055B (zh) * 2022-10-21 2025-04-01 大陸商中微半導體設備（上海）股份有限公司 光阻處理方法

Also Published As

Publication number Publication date
US9922839B2 (en) 2018-03-20
US10438807B2 (en) 2019-10-08
KR20240047352A (ko) 2024-04-12
US20180190503A1 (en) 2018-07-05
TWI711887B (zh) 2020-12-01
KR20170000361A (ko) 2017-01-02
KR102655848B1 (ko) 2024-04-08
US20160379824A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI711887B (zh) 低粗糙度之極紫外光微影技術
US12189297B2 (en) Methods for extreme ultraviolet (EUV) resist patterning development
TWI783121B (zh) 半導體製程中之間隔物限定的直接圖案化方法
TWI527117B (zh) 橫向修整硬遮罩的方法
JP7199381B2 (ja) リソグラフィにおける確率的な歩留まりへの影響の排除
CN1953146B (zh) 对碳基硬掩模进行开口的方法
KR100822294B1 (ko) 포토마스크 제조에 적합한 몰리브덴층을 에칭하는 방법
KR101055962B1 (ko) 박막패턴 형성방법
EP1983556A2 (en) Etch Process with Controlled Critical Dimension Shrink
JP2017199909A (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
JP2006215552A5 (zh)
JP7639013B2 (ja) 無限選択性を有する高アスペクト比エッチング
US20190080925A1 (en) Selective oxide etching method for self-aligned multiple patterning
US11978631B2 (en) Forming contact holes with controlled local critical dimension uniformity
CN110444475A (zh) 使线宽粗糙度和线边缘粗糙度最小化的关键尺寸修整方法
CN101046626B (zh) 适于制造光掩模的蚀刻钼层方法
US20250087456A1 (en) High selectivity and uniform dielectric etch
US9280051B2 (en) Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
WO2025265089A1 (en) Reactive ion beam etch to reduce line-space pattern line width roughness and photoresist loss
HK1114409A (zh) 利用保護性罩幕的光罩等離子體蝕刻法