[go: up one dir, main page]

TW201739006A - 在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物 - Google Patents

在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物 Download PDF

Info

Publication number
TW201739006A
TW201739006A TW105138468A TW105138468A TW201739006A TW 201739006 A TW201739006 A TW 201739006A TW 105138468 A TW105138468 A TW 105138468A TW 105138468 A TW105138468 A TW 105138468A TW 201739006 A TW201739006 A TW 201739006A
Authority
TW
Taiwan
Prior art keywords
iii
tmdc
layer
crystal
disposed
Prior art date
Application number
TW105138468A
Other languages
English (en)
Other versions
TWI706513B (zh
Inventor
山薩塔克 達斯古塔
漢威 陳
馬可 拉多撒福傑維克
尼洛依 穆可吉
拉維 皮拉瑞斯提
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201739006A publication Critical patent/TW201739006A/zh
Application granted granted Critical
Publication of TWI706513B publication Critical patent/TWI706513B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H10P14/2905—
    • H10P14/2926—
    • H10P14/3216—
    • H10P14/3242—
    • H10P14/3248—
    • H10P14/3258—
    • H10P14/3436—
    • H10P14/3466—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

此處所述者為整合被異質磊晶生長於一或更多第III族-氮化物(III-N)晶體上的一或更多TMDC晶體之方法及結構。該TMDC晶體可被生長於已經被生長在結晶矽基板上的III-N異質磊晶晶體上。採用該異質磊晶基板的個別區之III-N裝置及矽裝置的一或更多者可以與製造於該TMDC晶體上的TMDC裝置整合。在一些實施例中，雜質摻雜III-N源極/汲極區提供金屬化層與TMDC通道電晶體間的低電阻耦合。

Description

在III族氮化物異質磊晶層上的過渡金屬二硫屬化物
本發明係關於在III族氮化物異質磊晶層上的過渡金屬二硫屬化物。
對可攜式電子應用中的積體電路(IC)之需要已經激發更大程度的半導體裝置整合。開發中的許多先進半導體裝置利用非矽半導體材料，其子集具有六方結晶性。那些材料的一個類別為過渡金屬二硫屬化物(TMD或TMDC)。類似於石墨烯，TMDC顯示如同單層片的MX2的半導體性質，此處M為過渡金屬原子(例如，Mo、W)且X為硫屬原子(S、Se、或Te)。在該單層的結晶片中，一層的M原子被設置於二層的X原子之間。TMDC材料受到重大關注的是作為高度微縮積體電路(IC)的基礎，部份因為可能的薄活性層。例如，半導電MoS2單層具有僅0.65nm的膜厚度。TMDC通道電晶體將因此具有優異的短通道特性及閘極電極控制。不像石墨 烯，TMDC材料已經被發現具有適於電晶體及光學裝置兩者的能隙(直接)。也已經顯示的是，許多TMDC材料具有良好的電子與電洞遷移率，其再次使它們對高度微縮短通道裝置(Lg<20nm)而言受到關注。
然而，用於TMDC化合物的高品質生長程序在文獻中是缺少的。至今，大部分TMDC材料已經透過非可製造技術加以獲得，像是剝離(例如，透明膠帶剝除)。幾個其他技術，像是沉積於非結晶材料(例如，SiO2)上，最多產生多晶膜，其尚未顯示令人滿意的裝置性能。
201‧‧‧TMDCOGOS基板
202‧‧‧TMDCOGOS基板
203‧‧‧TMDCOGOS基板
205‧‧‧結晶矽層
206‧‧‧結晶矽表面
210‧‧‧非結晶介電層
215‧‧‧非結晶材料
216‧‧‧非結晶材料頂表面
230A‧‧‧結晶III-N層
230B‧‧‧凸起III-N結晶體
230C‧‧‧凸起III-N結晶體
231‧‧‧頂表面
232‧‧‧III-N側壁
235‧‧‧結晶TMDC層
236‧‧‧極化層
301‧‧‧TMDCOGOS基板
302‧‧‧TMDCOGOS基板
303‧‧‧TMDCOGOS基板
306‧‧‧III-N裝置區
307‧‧‧TMDC裝置區
308‧‧‧矽裝置區
310‧‧‧介電層
320‧‧‧結晶矽層
320B‧‧‧異質磊晶III-N體
320C‧‧‧異質磊晶III-N鰭
345‧‧‧非結晶遮罩材料
350‧‧‧磊晶凸起矽
401‧‧‧TMDC場效電晶體
402‧‧‧TMDC場效電晶體
450‧‧‧雜質摻雜III-N源極/汲極區
450A‧‧‧虛線
450B‧‧‧虛線
450C‧‧‧虛線
452‧‧‧側壁表面
453‧‧‧頂TMDC表面
454‧‧‧底TMDC表面
460‧‧‧閘極介電層
465‧‧‧閘極電極
470‧‧‧接觸金屬化層
501‧‧‧系統晶片
502‧‧‧系統晶片
535‧‧‧非平坦矽鰭
601‧‧‧方法
602‧‧‧方法
730A‧‧‧III-N島
730B‧‧‧III-N島
730C‧‧‧III-N島
755‧‧‧非結晶材料
780‧‧‧非平坦矽鰭
800‧‧‧系統
805‧‧‧行動運算平台
806‧‧‧資料伺服器機
810‧‧‧整合式系統
815‧‧‧電池
820‧‧‧展開圖
825‧‧‧射頻積體電路
830‧‧‧功率管理積體電路
835‧‧‧控制器
850‧‧‧封裝式單片IC
860‧‧‧中介層
900‧‧‧運算裝置
902‧‧‧母板
904‧‧‧處理器
906‧‧‧通訊晶片
此處所述的材料藉由實例而非限制而被示出於隨附的圖中。為了簡單及清楚示出，圖中所示的元件未必然依比例繪製。例如，一些元件的尺寸可為了清楚而相對於其他元件增大。進一步而言，在認為適當時，元件符號在圖之間已經被重複以指出對應或類似元件。在圖中：第1圖為針對幾個選定材料之隨著c平面晶格常數a的函數的能隙之圖，依據一些實施例；第2A圖為TMDCOGOS基板的橫剖面圖，依據一些實施例；第2B及2C圖示出採用選擇性生長III-N島於模板矽層上的TMDCOGOS基板，依據一些實施例；第3A、3B、及3C圖示出TMDCOGOS基板的橫剖面 圖，，依據一些實施例；第4A、4B及4C圖描繪採用摻雜III-N源極及汲極的n型TMDC場效電晶體的橫剖面圖，依據一些實施例；第5A及5B圖進一步示出包括矽電晶體及TMDC電晶體兩者的SOC的橫剖面圖，依據一些實施例；第6A圖為示出用以製造TMDC裝置於III-N晶體上的方法的流程圖，依據一些實施例；第6B圖為示出用以製造TMDCOGOS基板及製造與該TMDCOGOS基板上的Si通道電晶體整合的TMDC通道電晶體之方法的流程圖，依據一些實施例；第7A、7B、7C、7D、7E、7F、及7G圖為隨著第6B圖中所示方法中的選定操作被施行而演進的SoC的橫剖面圖，依據一些實施例；第8圖示出採用包括被設置於III-N結晶層上的至少一個TMDC裝置的IC之系統，依據一些實施例；及第9圖為示出電子運算裝置的功能方塊圖，依據本發明的實施例。
【發明內容與實施方式】
一或更多實施例參照附圖加以描述。儘管特定配置及安排被描繪及詳細討論，應被理解的是，這僅是為了例示性目的而做出。熟習相關技藝之人士將承認的是，在沒有背離本說明的精神及範圍的情況下其他配置及安排是可能的。對那些熟習相關技藝之人士而言將顯然的 是，此處所述的技術及/或安排可被採用於各種各樣的其他系統以及此處被詳細描述者以外的應用中。
在下列發明內容中參照所附的圖式，其形成這裡的一部份且示出範例性實施例。進一步而言，被理解的是，其他實施例可被利用且結構性及/或邏輯性改變可在沒有背離所請求標的之範圍的情況下被做出。也應被注意的是，例如上、下、頂、底等等的方向及提及僅可被用來促進該圖式中的特徵的說明。因此，下列發明內容不是以限制意義加以理解且所請求標的之範圍僅由所附申請專利範圍及它們的等效物加以定義。
在下列說明中，許多細節被陳述。然而，對熟習本技藝之人士而言將顯然的是，本發明可在沒有這些特定細節的情況下被實行。在一些情況中，熟知的方法及裝置以方塊圖形式而非詳細地加以顯示，以便避免模糊本發明。此說明書各處對「實施例」或「一個實施例」的提及意指針對該實施例所述的特定特徵、結構、功能、或特性被包括於本發明的至少一個實施例中。因此，詞語「在實施例中」或「在一個實施例中」於此說明書各處中的出現不必然意指本發明的相同實施例。此外，該特定特徵、結構、功能、或特性可能以任何合適方式在一或更多實施例中被結合。例如，第一實施例可與第二實施例結合，在與該二個實施例關聯的該特定特徵、結構、功能、或特性未互相排除的任何地方。
如本發明的說明及所附申請專利範圍中所使 用，單數形式「一」及「該」意圖也包括複數形式，除非上下文清楚地另有所指。也將被理解的是，術語「及/或」如此處所使用意指及包含相關列出項目的一或更多者的任何及所有可能組合。
術語「耦合」及「連接」以及它們的派生詞可在此處被用來描述組件間的功能性或結構性關係。應被理解的是，這些術語非意圖作為彼此的同義詞。反之，在特定實施例中，「連接」可被用來指出二或更多元件處於彼此直接物理、光學、或電接觸。「耦合」可被用來指出二或更多元件處於彼此直接或者間接(有其他中介元件在它們之間)物理或電接觸、及/或該二或更多元件彼此配合或互動(例如，因為處於因果關係)。
術語「之上」、「之下」、「之間」、及「在...上」如此處所使用意指此種物理關係值得注意的一個組件或材料相對於其他組件或材料的相對位置。例如在材料的情境中，一個材料或設置於另一者之上或之下的材料可能直接接觸或可能具有一或更多中介材料。此外，設置於二個材料間的一個材料可與該二層直接接觸或者可具有一或更多中介層。對比地，在第二材料或材料「上」的第一材料或材料與該第二材料/材料直接接觸。類似區別在組件總成的情境中做出。
如此說明各處及在申請專利範圍中所使用，一系列項目連接著術語「至少一者」或「一或更多者」可意指所列出項目的任意組合。例如，詞語「A、B或C的 至少一者」可意指A；B；C；A與B；A與C；B與C；或A、B與C。
此處所述者為整合被異質磊晶生長於一或更多第III族氮化物(III-N)晶體上的一或更多TMDC晶體的方法及結構。儘管在一些實施例中，該TMDC晶體被直接生長於塊體單晶III-N基板上，在有利實施例中該TMDC晶體被生長於異質磊晶III-N晶體上，該異質磊晶III-N晶體被生長於諸如SiC、藍寶石、鍺、SiGe、或像是GaAs、InP的III-V化合物之基板上。然而在一些範例性實施例中，該TMDC晶體被生長於異質磊晶生長於矽晶體上的III-N晶體上。針對此種實施例，近年來由發明人所開發的大量矽上氮化鎵(GOS)技術促成可適應高品質的晶格匹配TMDC晶體之生長的可製造基板。使用此種技術，大直徑(例如，300mm/450mm)基板上的TMDC裝置變成可製造的現實。包括寬能隙III-N材料的該GOS基板也有利於TMDC裝置彼此、及/或與該基板、及/或與整合於該基板上的其他裝置的優異電隔離。
發明人也將此處所述的GOS上TMDC(TMDCOGOS)異質磊晶基板視為用於高度微縮單片IC的優異通用平台。除了高品質TMDC層、及基於大型矽基板的製造以外，該TMDCOGOS基板提供的進一步優點是單片地整合適於高壓及高頻應用的III-N裝置。由於先進IC中發生的大量功率縮小，甚至承受1.5V操作電壓已經變成對於尺寸上縮小的裝置的挑戰。該高電壓域因此持續 從傳統電源管理IC(PMIC)及RF功率放大器(PA)擴大至先前在邏輯電路中所採用的低電壓域中。III-N裝置(例如，高電子遷移率場效電晶體)具有相對寬能隙(~3.4eV)、以及高載子遷移率。能夠較高電壓操作的III-N裝置因此巧妙地與超微縮TMDC裝置吻合。III-N光子裝置(例如，LED)、光伏打裝置、及感測器可進一步補足利用TMDC晶體的直接能隙的各種光電子TMDC裝置。
此處所述的該TMDCOGOS基板也提供的進一步優點是單片地整合TMDC裝置與先進矽CMOS裝置。因此，TMDC、III-N、及基於Si的裝置的一個或全部可依據此處所述的一或更多實施例被製造於大格式的TMDCOGOS基板上。
依據一些實施例，該III-N半導體材料矽統被採用以適應TMDC材料與矽間的巨大晶格失配。TMDC磊晶的量可因此被限制至僅僅達成所需半導體性質所需要的量。範例性III-N及TMDC材料系統兩者形成六方晶體。第1圖為針對幾個選定材料之隨著c平面晶格常數a的函數的能隙之圖。許多TMDC材料晶格匹配GaN的該a晶格參數至1%內(即，該二個材料的a的差不超過1%)。如由虛線所示，AlN具有與範例性TMDC材料WS2、及MoS2幾乎相同的晶格常數。其他範例性TMDC材料(例如，WSe2及WTe2)落在GaN與InN的晶格常數之間。因此，TMDC材料可被實質上晶格匹配(即，至1%內) 至III-N材料的種晶表面。在一些實施例中，具有對TMDC材料的0.05%或更好的晶格匹配之III-N合金(例如，包含預定量的In或Al的GaN層)被提供作為其上設置TMDC層的該種晶III-N表面。
如第1圖中進一步所示，針對(111)及(100)矽兩者，該晶格常數a比該GaN及TMDC材料系統大的多。在一些實施例中，III-N異質磊晶緩衝架構被採用且TMDC裝置層被磊晶生長於該III-N緩衝層之上。在其他實施例中，III-N異質磊晶島從模板矽基板被選擇性生長。TMDC裝置層可接著被磊晶生長於該III-N島的至少一部分之上。第2A圖為TMDCOGOS基板201的橫剖面圖，依據一些實施例。
基板201包括被設置於結晶III-N層230A上的結晶TMDC層235，該結晶III-N層進一步設置於結晶矽層205上。矽層205有利地為具有預定晶體方向的單晶(即，晶體)。實質單晶矽層205的晶體方向可為(100)、(111)、或(110)的任一者。其他晶體方向也是有可能。在一些範例性實施例中，矽層205為(100)矽。針對(100)矽層，前側表面可能有利地誤切或偏切例如2-10°朝向[110]，以促進III-N材料層的成核。在一些範例性實施例中，基板直徑D為至少300mm且T1為大約775μm(在薄化及切割以前)。在一些其他實施例中，基板直徑D為450mm且T1為至少900μm(在薄化及切割以前)。替代地，矽層205可為被設置於 載體材料(諸如但不限於第二(單)結晶矽層)之上的薄結晶矽層，而介電層設置於其間(例如，矽SOI基板)。
設置於矽層205上的是一或更多III-N層230A。III-N層230A可包括AlN、GaN、AlGaN、InGaN、AlInGaN、及相似者的任一者。在範例性實施例中，III-N層230A具有單晶微結構(即，晶體)。III-N層230A的該微結構以取決於矽層205的種晶表面的晶體方向的方式加以定向，且因此被稱為異質磊晶層。III-N層230A的晶體品質可能隨著厚度增加而在它的厚度之上顯著變化，隨著增加III-N材料層230A的該晶體品質所採用的材料組成及技術的函數。例如，III-N層230A可具有高達108-1011/cm2的差排密度。在一些實施例中，III-N層230A的c軸被對齊大約正交於矽層205的該前側表面。然而實際上，該III-N c軸可能輕微傾斜(例如，比正交少幾度)，例如由於偏切或偏軸基板上的不完美磊晶生長等等。在一些實施例中，該{000-1}平面更接近矽層205。此種實施例可被稱為具有Ga極性(+c)，因為Ga(或其他第III族元素)的三個鍵指向矽層205。針對Ga(或其他第III族元素)的三個鍵指向相反方向的替代實施例，III-N層230A將被稱為N極性(-c)。
III-N層230A可在厚度上變化，但在範例性實施例中具有至少1μm的總厚度，有地利至少3μm，且可為5μm或更多。在一些實施例中，III-N層230A包括被設置於矽層205上的AlN成核層。III-N層230A可進一 步包括被設置於該較薄成核層之上且包含一或更多材料層的較厚AlGaN過渡層。在該(等)過渡層中，第III族次晶格可能範圍例如從接近該AlN成核層的部分中的80-90% Al降至接近TMDC層235的部分中的10-20%。在一些實施例中，該過渡層包含超晶格結構，例如具有交替的AlGaN/GaN層。在一些另外的實施例中，III-N層230A包括至少0.5μm厚度的GaN層，例如提供與矽層205的電隔離。具有被選擇以匹配特定TMDC晶體的第III族合金組成(Ga、In、Al)之III-N材料層接著被採用作為磊晶種晶表面(即，III-N層230A的最上部分)。
依據一些實施例，TMDC層235被設置於III-N層230A上。在一些實施例中，TMDC層235具有晶格匹配至該III-N層230A的該種晶表面的1%內的組成。TMDC層235為可包含任何過渡金屬(例如，週期表的d區塊及f區塊族)及任何硫屬(週期表的第VI/16族)的MX2化合物。因此，TMDC層235形成與III-N層230A的異質結構。在一些實施例中，該過渡金屬包含W、Mo、及Hf的至少一者，而該硫屬包含S、Se、及Te的至少一者。在一些有利實施例中，TMDC層235包含W或Mo的一者以及S、Se、及Te的一者(例如，WS2、WSe2、WTe2、MoS2、MoSe2、MoTe2)。金屬及硫屬的選擇可根據該TMDC層230的所需導電率型(例如，WSe2 p型及MoS2 n型)。
TMDC層235為單晶材料(即，晶體)。在一 些範例性實施例中，TMDC層235為一個晶體單層(設置於二個原子單層的硫屬原子之間的一個原子單層的金屬原子)。此種晶體單層具有小於10A(1.0nm)的膜厚度(沿著它們的c軸)，且針對範例性MoS2單層為大約0.65nm。若有超過一個單層，TMDC層235有利地包含奇數個單層(藉此確保沒有反轉中心)。在晶格匹配六方III-N層230A的存在下，TMDC層235是未應變的。在替代實施例中，非結晶格匹配III-N合金組成可被選擇以有意地誘發該TMDC層235中的某程度的應變。
注意到的是高品質的III-N及TMDC膜可在高溫(例如，超過1000℃)下被生長，基板201可被加壓至數百MPa中。因此，先前由發明人在晶圓級GOS基板的情境中所述的各種應力調節技術可被採用以調節晶圓平坦度而在基板201被冷卻回到周圍室溫時的異質磊晶生長以後達成平坦TMDCOGOS基板條件。例如，III-N層(未描繪)也可被設置於矽材料層205的相對於III-N層230A的背側上，以平衡從矽層205與III-N層230A間的CTE失配所生成的應力。III-N層230A的組成的調整也可被採用作為應力調節TMDCOGOS基板的手段。
第2B圖示出採用選擇性生長III-N島於模板矽層205上的TMDCOGOS基板202。III-N島可具有幾微米或更少的橫向長度L。此種實施例可有利地將CTE失配及高溫所生成的膜應力及/或基板弓形降到最低。此種實施例也可針對相對於TMDCOGOS基板201(具有延伸於 整個基板直徑之上的連續(毯式)III-N及TMDC層)的給定III-N膜厚度降低總III-N膜厚度及/或生長時間，及/或改善晶體品質。
在一些實施例中，具有以上針對III-N層230A所述之組成的任一者的凸起III-N結晶體230B被設置於非結晶材料215中所形成的溝渠內。III-N體230B與矽層205介接，具有以上在第2A圖的情境中所述之組成及材料性質的任一者。在GaN以外的III-N組成被晶格匹配至覆蓋的TMDC材料的一些範例性實施中，III-N體230B包括III-N部分，具有至少等於接近矽層205的GaN的能隙(例如，具有厚度T2的體230B的基部分)。在此絕緣III-N部分之上的是接近該覆蓋的TMDC材料的晶格匹配III-N部分(例如，具有厚度T3的體230B的InGaN或AlGaN部分)。接近矽層205的該絕緣部分可確保矽層205與採用該TMDC材料的任何裝置間的良好電隔離。III-N層230B的晶體品質可在它的厚度之上變化。在一些實施例中，III-N層230B的c軸理想上被對齊大約正交於矽層205的該前側(100)表面。然而實際上，該III-N c軸可
可能輕微傾斜(例如，比正交少幾度)，例如由於偏切或偏軸基板上的不完美磊晶生長等等。在一些範例性實施例中，III-N層230B具有Ga極性。
在一些範例性實施例中，非結晶材料215為介電質，諸如但不限於氧化鋁(Al2O3)、二氧化矽 (SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、氮碳化矽((SiCN)、或聚合物介電質(例如，苯環丁烯)。在一些實施例中，非結晶材料215被圖案化成為條紋，而該結晶矽表面206的區設置於該條紋之間。在矽表面206為(100)矽表面的一個範例性實施例中，介電材料的溝渠及條紋具有與隙層205的<110>方向對齊的最長長度。
在第2B圖中，厚度T2可能變化很大(例如，10nm-200nm)，寬度W1可能也是(例如，20nm-500nm)。橫向寬度W2也可顯著變化，例如從100nm至1μm。凸起III-N結晶體230B可能隨著非結晶模板材料尺寸、磊晶生長條件及生長期間等的函數被生長至任意高度。在一些有利實施例中，凸起III-N體230B的表面積透過III-N橫向磊晶過度生長(LEO)(其包括生長具有被晶格匹配至TMDC層235的組成的III-N材料)被擴大超過該暴露結晶矽表面206的表面積。在替代實施例中，非結晶格匹配III-N合金組成可被選擇以有意地誘發該TMDC層235中的某程度的應變。該非結晶材料頂表面216之上的橫向過度生長的程度可能隨著實施方式而變化，但已經由發明人所發現有利地促進缺陷朝向III-N側壁232的彎曲/滑動。
如進一步所示，TDMC層235被設置於凸起III-N結晶體232之上。TDMC層235有利地為單晶且被設置於凸起結晶III-N體230B的具有實質上晶格匹配(例如，至1%或更好)至該TDMC材料的組成的一部分 的頂表面231及/或側壁232之上。至於基板201，TDMC層235為磊晶，具有六方結晶性以及從該下層III-N體230B的生長種晶表面所衍生的c軸方向。在範例性實施例中，TDMC的該c軸延伸大約正交矽層205的該種晶表面。TDMC層235及III-N體230B形成異質結構且可包括以上所述之過渡金屬的任一者以及以上所述之硫屬的任一者。
第2C圖示出採用選擇性生長III-N島於模板單晶矽層205上的TMDCOGOS基板203。凸起III-N結晶體230C可具有以上針對III-N層230A所述之組成的任一者，且被設置於非結晶材料215中所形成的溝渠內。在GaN以外的III-N組成被實質上晶格匹配至覆蓋的TMDC材料的一些範例性實施中，III-N體230B包括絕緣部分，具有至少等於接近矽層205的GaN的能隙(即，在體230B的基部分中)。在該絕緣部分之上的是接近TMDC層235的晶格匹配III-N部分(例如，InGaN或AlGaN)。在此種範例性實施例中，III-N鰭230C的橫向過度生長可以為了比用於凸起III-N體230B(第2B圖)更高的III-N鰭長寬比而被降到最低。該較高的III-N鰭長寬比可針對矽層205的給定佔用面積有利地增加TMDC層235的表面積且非常適合多閘極電晶體裝置架構。
在TMDCOGOS基板202及203中，TMDC層235的部分可被設置於(0001)頂表面231上，及在(0001)表面以外的側壁表面232上。在一些實施例中， 該TMDC層235為在表面231及232兩者之上的單晶(即，TMDC的一個連續晶體延伸於頂表面231及側壁表面232兩者之上)。取決於相對生長率，TMDC層235的設置於頂表面231之上的部分可具有與TMDC層235的設置於側壁表面232之上的部分不同的膜厚度。這些部分的一或兩者可能缺少反轉中心且適合作為裝置層。在有利實施例中，TMDC層235的頂表面及側壁部分兩者適合作為裝置層，使得TMDC裝置層面積針對相對於設置於平坦III-N種晶表面上的TMDC層的給定基板佔用面積而被增加。
在一些實施例中，TMDCOGOS基板進一步包括III-N裝置層或矽裝置層的至少一者。此種基板有利地促進在相同大型基板上整合TMDC裝置與III-N裝置及矽(CMOS)場效電晶體(FET)任一或兩者。第3A-3C圖為TMDCOGOS基板的橫剖面圖，依據適於整合TMDC裝置與III-N裝置及矽裝置兩者的一些範例性實施例。第3A-3C圖也示出絕緣體上矽(SOI)基底基板的使用。然而SOI實施方式不是必需的，且所示之相同結構特徵的許多可在併入塊體矽基底基板的TMDCOGOS基板中被輕易提供。
首先參照第3A圖，TMDCOGOS基板301包括III-N裝置區306、TMDC裝置區307、及矽裝置區308。(單)結晶矽層320被設置於矽層205之上而介電層310設置於其間。在一些實施例中，介電層310為埋藏 二氧化矽(BOX)層。儘管二個矽層被示出，SOI基板可包括更多。例如，第三矽層可能存在，其各者藉由中介的介電層與其他絕緣。矽層320及介電層310的膜厚度可隨著實施方式而變化。該膜厚度可能目標為例如使基板301的個別區間的非平坦度降到最低。例如，矽層320的厚度可能很小(例如，50-500nm)以降低矽層205與320間的非平坦度。在另一實例中，矽層320的厚度可能很大(例如，2-4nm)以匹配在基板301的矽層210、310已經被移除的區之上所生長的磊晶矽材料。矽層310可因此具有範圍從50nm至4μm或更多的z厚度。該厚度也可根據裝置性能參數加以定目標，諸如基板301的不同區中形成之電路間所需要的電隔離位準。例如，在SOC是用以包括III-N裝置區306中的高壓調節器的第一實施例中，介電層310可能很薄(50-200nm)。在SOC是用以包括III-N裝置區306中的高頻RF功率放大器的第二實施例中，介電層310有利地為很厚(例如，1-2μm或更多)以提供在高頻(例如，>2GHZ)的更好雜訊隔離。介電層310可因此具有範圍從50nm至2μm或更多的膜厚度。
矽層205、320的晶體方向可各為的(100)、(111)、或(110)任一者。其他晶體方向也是有可能。例如，針對(100)矽方向，該表面可被誤切或偏切例如2-10°朝向[110]。該矽層320可具有與矽層205不同的晶體方向。在一些實施例中，矽層205、320 的第一者為(111)矽，提供有利於磊晶生長具有六方結晶性的材料的(111)種晶表面，諸如III-N半導體。在一些另外的實施例中，矽層205、310的第二者為(100)矽，其可以有利於製造基於Si的FET。在由第3A圖所示的一個實例中，矽層320具有(111)方向而矽層205具有(100)方向。然而在替代實施例中，矽層320具有(100方向而矽層205具有(111)方向。
在第3A圖中所描繪的例示性實施例中，矽層320為(111)矽且III-N半導體層230A被直接設置於矽層320的(111)表面上。III-N材料的異質磊晶生長可被限制至基板區306、307，藉由首先圖案化非結晶遮罩材料345及進一步圖案化基板301以移除矽層320及暴露基板區308內的非結晶介電層210。在範例性實施例中，III-N半導體層230A為具有實質正交於矽層320的該(111)平面的六角c軸之實質單晶。換句話說，該III-N材料的該c平面距平行於矽層320的該(111)平面不超過10°。在一些範例性實施例中，III-N半導體層230A包括被直接設置於矽層320上的緩衝層。該緩衝層可具有任何已知架構，而實例包括如以上所述的AlN成核及/或AlGaN中間層。在該緩衝層之上的是磊晶GaN層。合金物種(例如，Al、In)可被併入至該GaN層中。III-N半導體層230A可被生長至1-4μm或更多的z厚度。
在基板區308內，磊晶凸起矽350被設置於第二基板區205之上。凸起矽350可從矽層205的種晶表 面磊晶生長，後續藉由移除區308內的非結晶材料310加以暴露。凸起矽350可被生長至足以與III-N半導體層230A的頂表面平坦或者延伸於其上的厚度。使用任何傳統磊晶程序，凸起矽350可在原位被雜質摻雜，例如p型及至所需電阻率。儘管在該範例性實施例中矽被生長於基板區308內，注意到的是諸如但不限於SiGe、Ge、及III-V材料(例如，InP、GaAs、GaP、InGaP、AlGaAs、等等)的其他材料可藉由使用已知適於選定材料的任何技術被類似地生長，若Si FET以外的裝置由基板301所代管時。在基板區306、307、308內的磊晶生長以後，任何傳統平坦化程序(例如，CMP)可被採用以平坦化基板區306、307、308內的該磊晶材料的頂表面。在平坦化以後，隔離介電層345的頂表面也是與凸起矽350的頂表面及III-N半導體層230A的頂表面實質平坦(例如，至小於一百奈米)。在III-N材料被生長於矽層205而非矽層320上的一些實施例中，凸起矽350的磊晶生長可能在矽層320有充足厚度與III-N半導體層230A的頂表面平坦的情況下是不必要的。
在基板區306內，極化層236被直接設置於一層的III-N半導體層230A上。極化層236為了高載子遷移率被有利地設置於III-N半導體層230A的GaN部分上，然而它也可被設置於採用作為用於TMDC層235的種晶表面的替代III-N材料上。若GaN未被實質上匹配至TMDC層235，但被區306需要，GaN可以與極化層236 一起被選擇性生長於採用作為用於TMDC層235的種晶表面的III-N材料之上。
在一些範例性實施例中，極化層236包括AlGaN及/或AlN及/或AlInN層的至少一者。極化層236可具有3-30nm的z厚度，舉例而言。因為它被設置於c平面(0001)表面上，極化層236誘發在接近極化層236的介面的III-N半導體內的高電荷密度及遷移率的2DEG。在該例示性實施例中，TMDC層235被直接設置於基板區307內的III-N半導體層230A的頂表面上。TMDC層235可具有以上所述之組成及/或膜性質的任一者。針對一些此種實施例，不是促進如第3A圖中所示的橫向裝置整合，而是垂直裝置整合藉由TMDC層/極化層堆疊而被促進。TMDC通道電晶體可接著被堆疊於GaN通道電晶體的頂上而極化層236設置於其間。
任何已知的矽磊晶程序、III-N磊晶程序、及TMDC磊晶程序(例如，化學氣相沉積、原子層沉積、及分子束磊晶)可被採用以形成基板301。儘管裝置製造被較詳細描述於下，此處在TMDCOGOS基板包括III-N裝置區及TMDC裝置區兩者的情境中注意到的是，在形成該TMDC裝置層以前形成III-N裝置層是有利的，因為III-N生長溫度可誘發TMDC分解而TMDC生長溫度對III-N材料沒有不利影響。因此在一些實施例中，III-N極化層236在形成TMDC層235以前被形成。
藉由第3A圖中所示的結構，基板301實質上 準備好代管具有一或更多III-N裝置在區306中、一或更多TMDC裝置在區307中、及一或更多矽裝置在區308中的SOC。儘管第3A圖示出矽SOI基底基板以藉由(111)矽層促進III-N生長，注意到的是裝置區306、307、及308也可被提供於具有單一矽層(例如，層205)的塊體矽基板上。例如，III-N半導體層230A及凸起矽350兩者可被設置於(100)矽種晶表面上。
第3B圖示出範例性TMDCOGOS基板302，其包括III-N裝置區306、TMDC裝置區307、及矽裝置區308。在此範例性實施例中，各具有以上所述性質的任一者的二個相鄰凸起III-N半導體本體230B被選擇性處理以具有不同的裝置層：一個具有TMDC層235；及另一者具有極化層236。針對此種實施例，TMDC層235可具有以上所述之組成及/或膜性質的任一者，如同III-N極化層236可具有。第3B圖中所示的架構因此例示採用模板矽層的選擇性III-N磊晶程序如何可以被進一步選擇性處理以促進該基板的不同區上的III-N裝置與TMDC裝置兩者的SOC整合。第3B圖也示出矽SOI基底基板的併入，包括被設置於(單)結晶矽層205之上的(單)結晶矽層320而介電層310設置於其間，實質上如以上在第3A圖的情境中所述。至於基板301，基板302可替代地包括僅單一矽層205，例如併入單一塊體(100)矽基底基板的基板301。
針對基板302，區306、307包括被設置於非 結晶材料215內的溝渠中的異質磊晶III-N體320B。在該例示性實施例中，III-N體320B被設置於矽層320上而凸起矽350被設置於基板區308內的矽層205上。在範例性實施例中，各個III-N半導體本體230B為具有實質正交於矽層320的該(111)平面的六角c軸之實質單晶。換句話說，該III-N材料的該c平面距平行於矽層320的該(111)平面不超過10°。
凸起矽350可被生長至足以與III-N半導體本體230B平坦或者延伸於其上的厚度。使用任何傳統磊晶程序，凸起矽350可在原位被雜質摻雜，例如p型及至所需電阻率。儘管在該範例性實施例中矽被生長於基板區308內，注意到的是諸如但不限於SiGe、Ge、及III-V材料(例如，InP、GaAs、GaP、InGaP、AlGaAs、等等)的其他材料可藉由使用已知適於選定材料的任何技術被類似地生長，若Si FET以外的裝置由基板302所代管時。
在基板區306內，極化層236被直接設置於一層的III-N半導體本體230B上。極化層236為了高載子遷移率被有利地設置於III-N半導體層230A的GaN部分上，然而它也可被設置於也採用作為用於TMDC層235的種晶表面的替代III-N材料上。若GaN未被實質上匹配至TMDC層235，但被區306需要，GaN可以與極化層236一起被選擇性生長於採用作為用於TMDC層235的種晶表面的III-N材料之上。
在一些範例性實施例中，極化層236包括 AlGaN及/或AlN及/或AlInN層的至少一者。極化層236可具有3-30nm的z厚度，舉例而言。因為它被設置於c平面(0001)表面上，極化層236誘發在接近極化層236的介面的III-N半導體本體230B內的高電荷密度及遷移率的2DEG。在基板區307內，TMDC層235被直接設置於III-N半導體本體230B的頂表面上。在一些替代實施例中，TMDC層235被直接設置於III-N極化層236的頂表面上，其可能已經被非選擇性生長於區306及307兩者中，因為具有對TMDC層235的相當匹配的晶格參數。針對一些此種實施例，不是促進如第3B圖中所示的橫向裝置整合，而是垂直裝置整合藉由TMDC層/極化層堆疊而被促進。TMDC通道電晶體可接著被堆疊於GaN通道電晶體的頂上而極化層236設置於其間。TMDC層235可具有以上所述之組成及/或膜性質的任一者。
任何已知的矽磊晶程序、III-N磊晶程序、及TMDC磊晶程序(例如，CVD、ALD、及MBE)可被採用以形成基板302。藉由第3B圖中所示的結構，基板302實質上準備好代管具有一或更多III-N裝置在區306中、一或更多TMDC裝置在區307中、及一或更多矽裝置在區308中的SOC。儘管第3B圖示出矽SOI基底基板以藉由(111)矽層促進III-N生長，注意到的是裝置區306、307、及308也可被提供於具有單一矽層(例如，層205)的塊體矽基板上，例如III-N半導體本體230B及凸起矽350兩者設置於(100)矽種晶表面上。
第3C圖示出另一範例性TMDCOGOS基板303，其包括III-N裝置區306、TMDC裝置區307、及矽裝置區308。在此範例性實施例中，各具有以上所述性質的任一者的III-N半導體鰭230C被選擇性處理以具有不同的裝置層：一個具有TMDC層235；及另一者具有極化層236。針對此種實施例，TMDC層235可具有以上所述之組成及/或膜性質的任一者，如同III-N極化層236可具有。第3C圖中所示的架構因此例示選擇性III-N磊晶程序的另一實施例，在其中模板矽層被進一步選擇性處理以促進該基板的不同區上的III-N裝置與TMDC裝置兩者的SOC整合。第3C圖也示出矽SOI基底基板的併入，包括被設置於(單)結晶矽層205之上的(單)結晶矽層320而介電層310設置於其間，實質上如以上在第3A及3B圖的情境中所述。至於基板301及302，基板303可替代地包括僅單一矽層205，例如併入單一塊體(100)矽基底基板的基板301。
針對基板303，區306、307包括被設置於非結晶材料215內的溝渠中的高長寬比異質磊晶III-N鰭320C。在該例示性實施例中，III-N體320被設置於矽層320上而凸起矽350被設置於基板區308內的矽層205上。在範例性實施例中，III-N半導體鰭230C為具有實質正交於矽層320的該(111)平面的六角c軸之實質單晶。換句話說，該III-N材料的該c平面距平行於矽層320的該(111)平面不超過10°。
凸起矽350可被生長至足以與III-N半導體鰭230C平坦或者延伸於其上的厚度。使用任何傳統磊晶程序，凸起矽350可在原位被雜質摻雜，例如p型及至所需電阻率。儘管在該範例性實施例中矽被生長於基板區308內，注意到的是諸如但不限於SiGe、Ge、及III-V材料(例如，InP、GaAs、GaP、InGaP、AlGaAs、等等)的其他材料可藉由使用已知適於選定材料的任何技術被類似地生長，若Si FET以外的裝置由基板303所代管時。
在基板區306內，極化層236被直接設置於一層的III-N半導體鰭230C上。極化層236為了高載子遷移率被有利地設置於III-N半導體鰭230C的GaN部分上，然而它也可被設置於也採用作為用於TMDC層235的種晶表面的替代III-N材料上。若GaN未被實質上匹配至TMDC層235，但被區306需要，GaN可以與極化層236一起被選擇性生長於也探用作為用於TMDC層235的種晶表面的III-N鰭材料之上。
在一些範例性實施例中，極化層236包括AlGaN及/或AlN及/或AlInN層的至少一者。極化層236可具有3-30nm的z厚度，舉例而言。在設置於c平面(0001)表面處，極化層236誘發在接近極化層236的介面的III-N半導體鰭230C內的高電荷密度及遷移率的2DEG。2DEG可因此不存在於鰭230C的側壁。在基板區307內，TMDC層235被直接設置於III-N半導體鰭230C的頂表面上。TMDC層235可具有以上所述之組成及/或 膜性質的任一者。設置於鰭230C的該頂表面及側壁的一或更多者上的TMDC層235可被用作裝置層(例如，適合作為FET的通道)。針對基板303上的給定佔用面積，TMDC裝置密度及/或載流電晶體寬度可能大於III-N裝置。在一些替代實施例中，TMDC層235被直接設置於III-N極化層236的頂表面上，其可能已經被非選擇性生長於區306及307兩者中，因為具有對TMDC層235的相當匹配的晶格參數。針對一些此種實施例，不是促進如第3C圖中所示的橫向裝置整合，而是垂直裝置整合藉由III-N鰭230C上所設置的TMDC層/極化層堆疊而被促進。TMDC通道電晶體可接著被堆疊於GaN通道電晶體的頂上而極化層236設置於其間。
任何已知的矽磊晶程序、III-N磊晶程序、及TMDC磊晶程序(例如，CVD、ALD、及MBE)可被採用以形成基板303。藉由第3C圖中所示的結構，基板303準備好代管具有一或更多III-N裝置在區306中、一或更多TMDC裝置在區307中、及一或更多矽裝置在區308中的SOC。儘管第3C圖示出矽SOI基底基板以藉由(111)矽層促進III-N生長，注意到的是裝置區306、307、及308也可被提供於具有單一矽層(例如，層205)的塊體矽基板上，例如III-N半導體鰭230C及凸起矽350兩者設置於(100)矽種晶表面上。
基板301、302及303可以隨著該SOC應用的功能加以選擇。例如，基板303可能特別適於整合在區 308內的n通道Si雙閘及/或三閘極電晶體與在區307內的p通道TMDC電晶體。其結合可實施CMOS邏輯電路。高壓電路可被實施於區306內的n通道III-N(例如，GaN)裝置中。在另一範例性實施例中，基板302被採用於整合在區307內的發光及/或光子TMDC裝置，而n通道及/或p通道FET實施區308內的控制電路。高壓驅動電路可被進一步實施於區306內的n通道III-N(例如，GaN)裝置中。
注意TMDC裝置採用單層架構，接觸電阻可對此種裝置帶來重大挑戰。例如，高源極/汲極接觸電阻可降低TMDC裝置(例如，電晶體)的導通電流(on-current)及/或其他操作特性。因此在一些實施例中，TMDC裝置包括雜質摻雜(例如，n+)III-N半導體接點。針對此種實施例，該摻雜III-N材料形成與TMDC層的一或更多表面的異質接面介面，且TMDC裝置接觸金屬化層與該摻雜III-N材料介接。依據此種實施例的TMDC裝置因此包括透過摻雜III-N異質接面所電耦合的至少一個終端。此種源極/汲極架構適合與亦採用雜質摻雜III-N源極/汲極材料的III-N電晶體整合。
雜質摻雜III-N源極/汲極材料有利地具有與TMDC材料的能隙偏移，其有利於介接歐姆接觸金屬化層。在一些實施例中，III-N材料具有與TMDC材料的I型能隙偏移，在其中較寬能隙III-N材料的傳導帶及價帶(例如，3.4eV的GaN Eg)跨越該TMDC材料的較窄能隙 (例如，1.8eV的MoS2 Eg)。這對n型或p型摻雜III-N源極及汲極是良好的條件，因為電荷載子可被供應給設置於其間的TMDC電晶體通道。該III-N傳導帶中的電子例如將失去位能，因為它們在該TMDC/摻雜III-N源極異質接面處沒有任何阻抗或阻障的情況下落下至該TMDC通道的傳導帶中。此外，由於該摻雜III-N源極中的電子具有較高位能，它們被發射至該TMDC通道中，潛在地增強TMDC電晶體的性能。此外，在該汲極的I型能隙偏移可能有利地減少TMDC電晶體的閘極誘發汲極較低(GIDL)效應，其可減少裝置洩漏電流。儘管可能稍微更難以將III-N材料高度p型摻雜，III-N材料與TMDC材料間的I型能隙偏移仍然可以在p型TMDC裝置透過p型摻雜(例如，Mg)III-N材料加以耦合的另外的實施例中提供類似益處。
第4A、4B及4C圖描繪採用摻雜III-N源極及汲極的n型TMDC場效電晶體的橫剖面圖，依據一些實施例。在第4A圖中，TMDC FET 401包括單晶TMDC層235，設置於被設置於單晶矽層205之上的單晶III-N半導體層230A的實質晶格匹配表面上。在一些實施例中，TMDC層235、III-N半導體層230A及矽層205為TMDCOGOS基板的部分，諸如第2A圖中所示的基板201。在第4B圖中，TMDC FET 402包括單晶TMDC層235，設置於被設置於單晶矽層205之上的單晶III-N半導體本體230B的實質晶格匹配表面上。在一些實施例中， TMDC層235、III-N半導體本體230B及矽層205為TMDCOGOS基板的一部分，諸如第2B圖中所示的基板202。在第4C圖中，TMDC FET 402包括單晶TMDC層235，設置於被設置於單晶矽層205之上的單晶III-N半導體鰭230C的實質晶格匹配表面上。在一些實施例中，TMDC層235、III-N半導體鰭230C及矽層205為TMDCOGOS基板的一部分，諸如第2C圖中所示的基板203，在此情況中第4C圖中所描繪的橫剖面圖正交於第2C圖中所示者，及穿過III-N鰭230C的縱向長度。
在第4A-4C圖中所示之實施例的各者中，TMDC層235包括被設置於閘極堆疊之下的通道區。在該範例性實施例中，該閘極堆疊包括藉由中介的閘極介電層460與該TMDC通道區分離的閘極電極465。閘極介電層460若存在時可為已知適於TMDC FET的任何高k材料。在一些範例性實施例中，閘極介電層460為至少一層的HfO2、HfAlOx、HfSiOx。閘極電極465可為已知適於TMDC FET的任何材料。在一些範例性實施例中，閘極電極465為具有合適功函數以提供增強或者耗盡模式操作的金屬。設置於該閘極堆疊的相對側上的是一對雜質摻雜III-N源極/汲極區450。接觸金屬化層470被進一步設置於摻雜III-N源極/汲極區450上。
在一些範例性實施例中，雜質摻雜III-N源極/汲極區450以諸如矽的雜質物種摻雜至一個導電率型(例如，源極及汲極兩者被n型摻雜)。III-N源極/汲極 區450有利地為單晶。在一些實施例中，III-N源極/汲極450與第III族物種進行合金以晶格匹配至III-N層230A的種晶表面及/或TMDC層235的種晶表面。此種合金化可以在摻雜III-N源極/汲極450的厚度之上漸次變化，例如從在與TMDC層235及III-N層230A的介面的低In含量至在與接觸金屬化層470的介面的較高In含量(例如，60% In)。替代地，在第III族組成在摻雜III-N源極/汲極區450內未漸次變化時，固定In%可被選擇以提供足夠低的特定接觸金屬化層電阻及維持與TMDC材料層235的非阻障傳導帶偏移兩者。例如，60% In InGaN源極/汲極材料將具有與WS2層幾乎一致的傳導帶。
在一些實施例中，摻雜III-N源極/汲極區450與TMDC層235的至少側壁或邊緣表面在該電晶體通道以外的區中接觸。針對第4A-4C圖中所示的範例性實施例，摻雜III-N源極/汲極區450被設置於TMDC層235的側壁表面(例如，m平面)452上以及也設置於相鄰於TMDC層235的III-N材料表面上。因為TMDC層235在範例性實施例中為單層，摻雜III-N源極/汲極區450與側壁TMDC表面452間的接觸單獨可導致較高的接觸電阻，高於該摻雜III-N源極/汲極橫向地重疊該TMDC以進一步提供摻雜III-N源極/汲極區450與頂TMDC表面453或者底TMDC表面454間的接觸面積之實施例。在第4A-4C圖中所示的範例性實施例中，摻雜III-N源極/汲極區450也被設置於頂TMDC表面(c平面)453上。該源極/汲極介接 頂表面453的橫向尺寸(第4A圖中所示的長度L)可被預定以達成所需的接觸電阻。在另外的實施例中(未描繪)，摻雜III-N源極/汲極區450可被設置於底TMDC表面454之下。針對此種實施例，摻雜III-N材料的至少一部分可在TMDC層235以前被形成，而TMDC層235的非通道部分生長於該摻雜III-N材料上。替代地，III-N材料230A、230B、或230C可被選擇性凹陷以底切TMDC層235的該通道區以外的一部分，及摻雜III-N材料回填至該凹陷中。
第5A及5B圖進一步示出包括矽電晶體及TMDC電晶體兩者的SOC的橫剖面圖，依據一些實施例。在第5A圖中所示的範例性實施例中，SOC 501包括在第一基板區307內的平坦TMDC電晶體及在第二基板區308內的平坦矽電晶體。在一些實施例中，SOC 501採用TMDCOGOS基板301(第3A圖)。在第5B圖中所示的範例性實施例中，SOC 502包括在第一基板區307內的非平坦TMDC電晶體及在第二基板區308內的非平坦矽電晶體。在一些實施例中，SOC 502採用TMDCOGOS基板303(第3C圖)。該TMDC通道及Si通道電晶體的各者包括閘極堆疊與源極/汲極金屬化層470。閘極堆疊包括閘極介電層460及閘極電極465，其可能針對該TMDC通道及Si通道電晶體是相同或不同材料。該非平坦矽電晶體包括符合任何已知雙閘極、三閘極、或環繞式閘極架構的非平坦矽鰭535。非平坦TMDC電晶體包括符合以上所述 實施例的任一者的非平坦III-N鰭230C。該閘極堆疊環繞被設置於鰭230C的至少二個側壁上的TMDC材料而源極/汲極材料(例如，摻雜n+ III-N材料)從第4C圖的頁面向外。
儘管在第5A及5B圖中未示出，III-N電晶體也可以與TMDC電晶體及矽電晶體整合。針對TMDC電晶體與III-N電晶體(例如，在第3B圖中所示的基板302上)整合的實施例，該III-N電晶體的架構可能非常類似於該TMDC電晶體的架構(例如，如第4A-4B圖中所示)，例如該TMDC單層以III-N極化層加以替換。替代地，包括TMDC單層及III-N極化層堆疊的共用結構可被採用於TMDC電晶體及III-N電晶體的各者中，而閘極電極耦合至TMDC通道或III-N通道的任一者或兩者。採用於TMDC電晶體源極/汲極的相同摻雜III-N材料也可被採用於相同導電率型的III-N電晶體源極/汲極。同樣地相同接觸金屬化層可被採用於兩種電晶體。該TMDC與III-N電晶體間的閘極堆疊可為相同或不同(例如，相同閘極介電質但不同電極材料、相同閘極介電質及相同閘極電極材料、不同閘極介電質但相同閘極電極材料、或不同閘極介電質及不同閘極電極材料)。該TMDCOGOS基板的處理可能為使得各種TMDC、III-N及Si電晶體皆被製造於實質平坦基板表面上。
以上所述的半導體異質結構、基板、及半導體裝置可藉由使用各種各樣的方法加以製造。第6A圖為 示出用以製造TMDC裝置於III-N晶體上的方法601的流程圖，依據一些實施例。方法601開始於在操作650接收包括GaN晶體的基板。儘管包括GaN晶體的任何基板可被接收，在一些有利實施例中該基板為GOS基板，諸如具有那些以上所述的結構特徵的一或更多者的基板。在操作660，TMDC晶體被磊晶形成於該GaN晶體之上，採用該GaN晶體的表面作為磊晶種晶表面。已知適於形成單晶TMDC層於實質晶格匹配III-N種晶表面上的任何已知沉積技術可在操作660被採用。III-N材料在超過900℃的分解溫度下非常強健，所以大部份TMDC沉積程序與III-N種晶表面相容。在一些範例性實施例中，操作660需要TMDC材料的CVD、ALD、或MBE生長。在一個此種實施例中，TMDC單層藉由在升高的基板溫度下暴露晶格匹配III-N材料的(0001)表面至氣體前驅物來加以生長。例如，MoSe2單層可藉由暴露晶格匹配III-N材料的(0001)表面至Se、H2、及MoO3同時該基板被加熱到至少900℃來加以生長。作為另一實例，WSe2單層可藉由暴露晶格匹配III-N材料的(0001)表面至Se、H2、及WO3同時該基板被加熱到至少900℃來加以生長。針對此種實施例，該金屬將與該硫屬反應以形成單層及釋放水蒸氣。
任選地，如虛線方塊所指出，方法601進一步包括操作670，此處雜質摻雜III-N材料被生長於在操作670所生長的TMDC層的至少一部分之上。生長操作 670可形成以上所述的摻雜III-N源極/汲極區450，舉例而言。在一些實施例中，在操作670所生長的III-N源極/汲極需要至少部份遮蔽該TMDC層以及生長雜質摻雜III-N材料於暴露的III-N及/或TMDC種晶表面上。例如，TMDC層(例如，TMDC通道區)的一部分在摻雜III-N材料的生長以前以非結晶材料加以遮蔽。摻雜III-N材料的生長可接著進行III-N種晶表面及/或未遮蔽TMDC種晶表面的脫離。
由於在操作670的生長條件可能對一些TMDC材料而言接近熱分解的點，相鄰III-N材料的生長可能為有利的。例如，同質III-N種晶表面的生長可能在比可能從異質TMDC種晶表面更高的速率及/或更低的生長溫度下被施行。針對此種實施例，III-N生長操作670可進一步需要將摻雜III-N材料橫向地磊晶過度生長(LEO)於TMDC層的暴露部分之上。該摻雜III-N材料的側壁可接著具有斜坡(例如，60-70°)，指出與III-N過度生長條件關聯的晶體刻面。在TMDC層及相鄰III-N材料兩者之上的摻雜III-N材料的存在也可指出LEO程序被採用以形成該雜質摻雜III-N材料。在替代實施例中，儘管TMDC層以高溫穩定犧牲材料加以完全遮蔽，摻雜III-N材料在操作670僅被生長於相鄰於該遮蔽TMDC層的暴露III-N種晶表面上。在操作670所生長的摻雜III-N材料將接著僅鄰接該遮蔽TMDC層的側壁，形成僅在該TMDC層的邊緣的電接觸(例如，在第4A-4C圖中接觸 TMDC側壁表面452，但未接觸TMDC頂表面453)。在進一步詳細描述於下的還有其他實施例中，操作660及670的順序被顛倒而摻雜III-N材料生長在任何TMDC材料的沉積以前。
方法601也可任選地包括在操作671磊晶形成III-N晶體於TMDC晶體之上。適度地晶格匹配至操作660所形成之TMDC晶體的寬能隙III-N材料可在操作671被生長。操作660及671可接著被重複以生長由中介III-N晶體層彼此電絕緣的TMDC晶體的垂直堆疊。各個TMDC晶體可為不同組成，且在一些實施例中甚至包括n型及p型TMDC晶體兩者。
回到第6A圖，方法601在操作680被完成，此處該TMDC裝置製造被完成。在操作680，本技藝中已知的任何TMDC裝置可根據在操作660所沉積的TMDC層透過實行任何已知技術加以增強而被製造。例如，TMDC n通道及/或p通道電晶體可在操作680藉由形成閘極堆疊於操作670所形成的III-N源極/汲極區間的TMDC層之上而被完成。接觸金屬化層可接著隨著已知方法而被沉積。在其他實例中，光子裝置(例如，發光或除此之外)可藉由透過一或更多摻雜III-N區形成對該TMDC層的接觸金屬化層而被完成。
第6B圖為示出用以製造TMDCOGOS基板及製造與該TMDCOGOS基板上的Si通道電晶體整合的TMDC通道電晶體之方法602的流程圖，依據一些實施 例。方法602可被實行以製造SOC 501(第5A圖)或SOC 502(第5B圖)，舉例而言。第7A、7B、7C、7D、7E、7F、及7G圖為隨著方法602中的選定操作被施行而演進的SoC的橫剖面圖，依據一些實施例。
首先參照第6圖，方法601開始於在操作610形成非結晶材料於基板的第一區或部分之上。在一些實施例中，該基板為(100)矽且該非結晶材料為藉由已知適於該材料的任何技術所沉積的介電質。第7A圖進一步示出一個範例性實施例，此處矽層205包括第一(TMDC裝置)區307、及第二(Si CMOS)區308兩者。
在操作620(第6圖)，該非結晶材料被圖案化以暴露該基板的結晶種晶表面。該結晶種晶表面可為該塊體基板的表面或該基板的一些介面材料的表面。針對一些實施例，該非結晶材料是用以皆用作後續III-N磊晶生長的模板、以及進一步用作限制摻雜III-N源極/汲極材料的後續過度生長的遮罩。任何圖案轉移技術可在操作620被利用。該模板結構例如暴露(100)矽表面的條紋。
在操作630，III-N材料(例如，GaN)從該暴露種晶表面被磊晶生長以回填該模板結構(例如，回填該溝渠條紋)。材料生長可能是藉由任何已知技術，諸如但不限於金屬有機化學氣相沉積(MOCVD)、或分子束磊晶(MBE)。在一些實施例中，900℃或更多的升溫在操作630被採用以磊晶生長GaN結晶體。當該模板材料被回填(即，非結晶材料被平坦化)時，生長條件可被改 變以有利於在操作640該III-N結晶結構的LEO於該非結晶模板材料之上。在一些實施例中，在操作640所採用的LEO程序有利於形成傾斜側壁刻面以及形成實質晶格匹配至所需TMDC晶體的組成的III-N材料。第7B圖進一步示出非結晶材料215，圖案化成為模板結構以及由開始橫向地過度生長非結晶材料215的III-N島730A、730B、730C所回填。
在有利於非平行及非正交於該c平面的六方晶體刻面的速率下的橫向過度生長已經被發現將缺陷彎曲遠離該c平面及朝向該側壁，使得該III-N結晶結構的頂表面(0001)的品質隨著過度生長時間而改善。在第7C圖中進一步所示的範例性實施例中，在操作640的終止時，尖峰730A-C已經擴張成為最終合併成為單晶III-N本體230B的梯形輪廓。
回到第6圖，在操作661，雜質摻雜(例如，n+)III-N源極/汲極材料從III-N材料種晶表面生長。在一些實施例中，III-N材料的通道部分以非結晶材料加以遮蔽以限制該III-N源極/汲極材料的生長。例如，第7D圖示出作為被沉積及圖案化以顯露頂III-N表面231的僅一部分的非結晶材料755。該雜質摻雜III-N結晶源極/汲極材料可接著以已知適於該選定源極/汲極材料的任何磊晶程序加以生長。在一些實施例中，Si摻雜InGaN藉由MOCVD、MBE、或相似者加以生長。在一些實施例中，摻雜III-N結晶源極/汲極材料最初以有利於從暴露III-N 本體230B的c平面生長的條件加以生長。後續地，LEO程序被施行以橫向地過度生長該摻雜III-N結晶源極/汲極材料於III-N結晶體230B的側壁部分之上，如第7E圖中所提供的放大圖所示。第7E圖中所描繪的箭號表示由虛線450A、B、C所標出的該摻雜III-N材料生長前沿的前進。在該LEO程序足夠長的一些實施例中，該摻雜III-N結晶源極/汲極材料可被橫向地生長於操作661所形成的非結晶遮罩的至少一部分之上。如第7E圖中進一步所示，摻雜III-N(例如，n+ InGaN)單晶源極/汲極材料450從成核位置被橫向地生長於頂表面231上，包覆III-N結晶體230B的側壁。在源極/汲極III-N生長以後，該遮罩材料755可能以任何已知程序加以剝離。
回到第6圖，在操作665，TMDC層被生長於由在操作640所形成的III-N本體230B之上。任何傳統TMDC程序可被採用以在操作665形成TMDC晶體。在一些實施例中，TMDC晶體層從該凸起III-N結晶體230B的至少該c平面所生長。第7F圖進一步示出TMDC層235生長於該III-N本體230B的表面上以及摻雜III-N源極/汲極材料450的表面上。非平坦矽鰭780可藉由使用任何已知技術在形成TMDC層235以前或以後被形成於基板區308中。
方法601在操作675繼續，此處閘極堆疊被沉積於該電晶體通道區內的TMDC層之上。源極/汲極金屬化層被進一步接觸至操作661所形成的凸起摻雜III-N 源極/汲極材料。在第7G圖中進一步所示的範例性實施例中，該閘極堆疊的形成進一步需要沉積介電層460及沉積閘極電極465於源極/汲極區450間的凹陷內。諸如CVD及ALD的任何已知介電層沉積程序可被利用以形成該閘極介電層。諸如CVD、ALD、及/或PVD的任何已知金屬沉積程序可被利用以形成該閘極電極。ILD 780可在形成該閘極堆疊以前或以後被進一步沉積及/或平坦化。任何已知技術可接著被利用以形成接觸III-N源極/汲極區450的接觸金屬化層470。
方法601(第6圖)在操作685繼續，此處基於矽的MOSFET被形成於該基板之上。任何已知MOSFET製造程序可在操作680被徵用。在第7G圖中進一步所示的範例性實施例中，包括閘極介電層460及閘極電極465的非平坦MOSFET(例如，finFET)藉由使用任何已知技術加以形成。在替代實施例中，平坦MOSFET被形成。方法601(第6圖)在操作695結束，藉由使用任何已知後端金屬化程序將基於矽的FET與基於TMDC的FET互連。
第8圖示出系統800，在其中行動運算平台805及/或資料伺服器機806採用包括被設置於III-N結晶層上的至少一個TMDC裝置的IC，依據一些實施例。該IC可進一步包括除了該TMDC裝置以外的III-N FET。該伺服器機806可為任何商用伺服器，例如包括被設置於機架內且被連網在一起以供電子資料處理的任何數量的高性 能運算平台，其在該範例性實施例中包括封裝式單片IC 850。該行動運算平台805可為被配置成用於電子資料顯示、電子資料處理、無線電子資料傳輸、或相似者各者的任何可攜式裝置。例如，該行動運算平台805可為平板、智慧型手機、膝上型電腦等的任一者，且可包括顯示螢幕(例如，電容式、電感式、電阻式、或光學觸控螢幕)、晶片級或封裝級整合式系統810、及電池815。
無論展開圖820中所示被設置於該整合式系統810內、或者作為伺服器機806內的獨立封裝式晶片，封裝式單片IC 850包括記憶體晶片(例如，RAM)、或處理器晶片(例如，微處理器、多核心微處理器、圖形處理器、或相似者)，包括被設置於III-N結晶層上的至少一個TMDC裝置，例如如本文別處所述。IC 850可進一步包括除了該TMDC裝置以外的III-N HFET。該單片IC 850可被進一步耦合至板、基板、或中介層860，以及電源管理積體電路(PMIC)830、包括寬頻RF(無線)發送器及/或接收器(TX/RX)的RF(無線)積體電路(RFIC)825(例如，包括數位基頻與類比前端模組，進一步包含發送路徑上的功率放大器及接收路徑上的低雜訊放大器)、及其控制器835的一或更多者。
功能上，PMIC 830可施行電池電力調節、DC對DC轉換等，且所以具有被耦合至電池815的輸入且具有提供電源供應給其他功能模組的輸出。如進一步所示，在該範例性實施例中，RFIC 825具有被耦合至天線(未 顯示)的輸出以實施數個無線標準或協定的任一者，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物、以及隨著3G、4G、5G、及往後所設計的任何其他無線協定。在替代實施方式中，這些板級模組的各者可被整合至耦合至該單片IC 850的該封裝基板的個別IC上或者整合至耦合至該單片IC 850的該封裝基板的單一IC內。
第9圖為運算裝置900的功能方塊圖，依據本揭示的至少一些實施方式所配置。運算裝置900可在平台805或伺服器機806內部找到，舉例而言。裝置900進一步包括代管數個組件的母板902，該等組件諸如但不限於處理器904(例如，應用處理器)，其可進一步併入III-N結晶層上所設置的至少一個TMDC裝置，依據一些實施例。處理器904可進一步包括除了該TMDC裝置以外的III-N FET。處理器904可被實體及/或電氣耦合至母板902。在一些實例中，處理器904包括被封裝於該處理器904內的積體電路晶粒。一般而言，術語「處理器」或「微處理器」可意指任何裝置或裝置的部分，其處理來自暫存器及/或記憶體的電子資料以轉變該電子資料成為可被進一步儲存於暫存器及/或記憶體中的其他電子資料。
在各種實例中，一或更多通訊晶片906也可被實體及/或電氣耦合至該母板902。在另外的實施方式 中，通訊晶片906可為處理器904的一部份。取決於它的應用，運算裝置900可包括可能或未能被實體及電氣耦合至母板902的其他組件。這些其他組件包括但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、固態硬碟(SSD)、光碟(CD)、數位多媒體光碟(DVD)等等)、或相似者。
通訊晶片906可致能無線通訊以供轉移資料進出該運算裝置900。術語「無線」及其派生詞可被用來描述可經由使用已調變電磁輻射通過非固態媒體傳送資料的電路、裝置、系統、方法、技術、通訊頻道等。該術語未暗示相關裝置不含有任何線，儘管在一些實施例中它們可能不含有。通訊晶片906可實施數個無線標準或協定的任一者，包括但不限於本文別處所述的那些。如所討論，運算裝置900可包括複數個通訊晶片706。例如，第一通訊晶片可專用於短程無線通訊，諸如Wi-Fi及藍芽，且第二通訊晶片可專用於長程無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
儘管此處所陳述的某些特徵已經參照各種實施方式加以描述，此說明未意圖以限制意義加以詮釋。因 此，對熟習本揭示有關技藝之人士顯而易見的此處所述實施方式以及其他實施方式的各種修改被認為落在本揭示的精神與範圍內。
將被承認的是，本發明未限於如此所述的實施例，但可藉由修改及改變來加以實行而沒有背離所附申請專利範圍的範疇。例如以上實施例可包括特徵的特定組合，如進一步提供於下。
在一或更多第一實施例中，一種異質磊晶結構，包含：基板，包含矽；結晶III-N材料，設置於該矽之上；及結晶過渡金屬二硫屬化物(TMDC)層，設置於該III-N材料之上。
進一步在該第一實施例中，與該TMDC直接接觸的III-N層的至少一部分具有匹配至該TMDC層的1%內的晶格常數。
進一步在緊接以上的該第一實施例中，該III-N材料包括：AlN成核層，設置於該矽之上；中間層，設置於該成核層之上，該中間層包含具有至少等於GaN的能隙以及大於該成核層的膜厚度之III-N材料；及種晶表面層，包含具有匹配該TMDC層的晶格常數之III-N材料。
進一步在該第一實施例中，該結構進一步包含與該TMDC層的一部分接觸的雜質摻雜III-N材料。
進一步在緊接以上的該第一實施例中，該結構進一步包含雜質摻雜III-N源極材料，設置成與該 TMDC層的第一部分接觸；及雜質摻雜III-N汲極材料，與該TMDC層的第二部分接觸。
進一步在緊接以上的該第一實施例中，該TMDC層的該第一部分重疊於該III-N源極材料且該TMDC層的該第二部分重疊於該III-N汲極材料。
進一步在緊接以上的該第一實施例中，該摻雜III-N源極材料被設置於該TMDC層的該第一部分上；及該摻雜III-N汲極材料被設置於該TMDC層的該第二部分上。
進一步在緊接以上的該第一實施例中，該過渡金屬包含W、Mo、及Hf的至少一者；該硫屬包含S、Se、及Te的至少一者；該TMDC層包含被設置於該III-N材料之上的奇數個晶體單層；該TMDC層的c軸被實質對齊於該III-N材料的c軸；及該III-N材料被設置於該矽的(100)表面上。
進一步在該第一實施例中，該III-N材料與該矽介接在由設置於該矽的一部分之上的非結晶材料所界定之溝渠的底部，且該III-N材料橫向地延伸於該非結晶材料之上。
進一步在該第一實施例中，該TMDC層被設置於該基板的第一區之上；及該結構進一步包含III-N極化材料，設置於該III-N材料之上在該基板相鄰於該第一區的第二區之上。
進一步在緊接以上的該第一實施例中，該結 構進一步包含(100)矽表面，在該基板相鄰於該第一區或第二區的至少一者的第三區之上。
進一步在緊接以上的該第一實施例中，在該第二基板區內該III-N材料被設置於該矽的(111)表面上，且在該第三基板區內介電層被設置於該矽的該(100)矽表面與該(111)表面之間。
進一步在該第一實施例中，該結構進一步包含：閘極堆疊，設置於該TMDC層的一部分上；接觸金屬化層，耦合至設置於該閘極堆疊的相對側上的該TMDC層的第一及第二部分；及雜質摻雜III-N源極/汲極材料，設置於該接觸金屬化層與該TMDC層的該第一及第二部分之間。
在一或更多第二實施例中，一種單片積體電路(IC)，包含：基板，包含：矽晶體；III-N晶體，設置於該矽晶體之上；及過渡金屬二硫屬化物(TMDC)晶體，設置於該III-N晶體之上；及該IC包括第一半導體裝置，包括被耦合至該TMDC晶體的至少一個終端。
進一步在該第二實施例中，該IC進一步包含第二半導體裝置，包括被耦合至該III-N晶體或該矽晶體的第一者的至少一個終端。
進一步在緊接以上的該第二實施例中，該第一半導體裝置包含第一電晶體，包括被耦合至該TMDC晶體的至少三個第一終端；該第一終端包括第一閘極電極， 設置於該TMDC晶體的通道部分之上；該第二半導體裝置包含第二電晶體，包括被耦合至該III-N晶體的至少三個第二終端；及該第二終端包括第二閘極電極，設置於該III-N晶體的通道部分之上。
進一步在緊接以上的該第二實施例中，該第一終端包括一對源極/汲極金屬化層，透過設置於該第一閘極電極的相對側上的雜質摻雜III-N材料被耦合至該TMDC晶體。
進一步在該第二實施例中，該IC進一步包含第三半導體裝置，包括被耦合至該III-N晶體或該矽晶體的第二者的至少一個終端。
在一或更多第三實施例中，一種製造過渡金屬二硫屬化物(TMDC)裝置的方法包含：接收包括III-N晶體的基板；磊晶形成TMDC晶體於該III-N晶體的表面之上；及形成被耦合至該TMDC晶體的裝置終端。
進一步在該第三實施例中，該III-N晶體的表面被匹配至該TMDC晶體的1%內的晶格常數；該TMDC晶體包含被設置於該III-N晶體之上的奇數個晶體單層；該TMDC晶體的c軸被實質對齊於該III-N晶體的c軸；及該III-N晶體被設置於矽晶體上。
進一步在該第三實施例中，該TMDC裝置為電晶體；該方法進一步包含磊晶形成接觸該TMDC晶體的第一及第二部分的雜質摻雜III-N源極/汲極材料；及形成該裝置終端進一步包含：製造閘極堆疊於該第一與第二部 分間的該TMDC晶體之上；及沉積金屬化層於該雜質摻雜III-N源極/汲極材料上。
進一步在該第三實施例中，該方法進一步包含：形成非結晶材料於該基板的矽區的第一部分之上；形成溝渠於該非結晶材料中，暴露該矽區的種晶表面；及從該種晶表面且橫向地生長該III-N晶體於該非結晶材料之上。
進一步在緊接以上的該第三實施例中，該方法進一步包含生長雜質摻雜III-N材料於該III-N晶體的一部分之上以接觸該TMDC晶體的部分。
進一步在緊接以上的該第三實施例中，生長該雜質摻雜III-N材料包含從該III-N晶體橫向地過度生長該雜質摻雜III-N材料。
進一步在該第三實施例中，磊晶形成該TMDC晶體於該III-N晶體的表面之上進一步包含生長TMDC晶體單層於第一III-N晶體表面之上；該方法進一步包含磊晶形成III-N極化層於第二III-N晶體表面之上；及形成該裝置終端進一步包含：製造第一閘極堆疊於該TMDC晶體之上以及該III-N極化層的第二閘極堆疊；及沉積金屬化層於設置在該TMDC晶體及至少該第二III-N晶體表面的雜質摻雜III-N源極/汲極材料上。
進一步在緊接以上的該第三實施例中，該基板的僅第一部分由該III-N晶體所覆蓋且該基板的第二部分包含(100)矽表面；及該方法進一步包含形成該 (100)矽表面的矽電晶體。
然而，以上實施例未限於此方面且在各種實施方式中，以上實施例可包括接受僅此種特徵的子集、接受此種特徵的不同順序、接受此種特徵的不同組合、及/或接受明確列出的那些特徵以外的額外特徵。本發明的範圍因此應參照所附申請專利範圍連同此種申請專利範圍所要求之等效物的全部範圍來加以決定。
205‧‧‧結晶矽層
230A‧‧‧結晶III-N層
231‧‧‧頂表面
235‧‧‧結晶TMDC層
401‧‧‧TMDC場效電晶體
450‧‧‧雜質摻雜III-N源極/汲極區
452‧‧‧側壁表面
453‧‧‧頂TMDC表面
454‧‧‧底TMDC表面
460‧‧‧閘極介電層
465‧‧‧閘極電極
470‧‧‧接觸金屬化層

Claims (26)

  1. 一種異質磊晶結構，包含：包含矽之基板；設置於該矽之上的結晶III-N材料；及結晶過渡金屬二硫屬化物(TMDC)層，其設置於該III-N材料之上。
  2. 如申請專利範圍第1項的結構，其中與該TMDC直接接觸的III-N層的至少一部分具有匹配至該TMDC層的1%內的晶格常數。
  3. 如申請專利範圍第2項的結構，其中該III-N材料包括：設置於該矽之上的AlN成核層；設置於該成核層之上的中間層，該中間層包含具有至少等於GaN的能隙以及大於該成核層的膜厚度之III-N材料；及種晶表面層，其包含具有匹配該TMDC層的晶格常數之III-N材料。
  4. 如申請專利範圍第1項的結構，進一步包含與該TMDC層的一部分接觸的雜質摻雜的III-N材料。
  5. 如申請專利範圍第4項的結構，進一步包含：雜質摻雜III-N源極材料，設置成與該TMDC層的第一部分接觸；及雜質摻雜III-N汲極材料，與該TMDC層的第二部分接觸。
  6. 如申請專利範圍第5項的結構，其中該TMDC層的該第一部分重疊於該III-N源極材料，且該TMDC層的該第二部分重疊於該III-N汲極材料。
  7. 如申請專利範圍第6項的結構，其中：該摻雜III-N源極材料被設置於該TMDC層的該第一部分上；及該摻雜III-N汲極材料被設置於該TMDC層的該第二部分上。
  8. 如申請專利範圍第1項的結構，其中：該過渡金屬包含W、Mo、及Hf的至少一者；該硫屬包含S、Se、及Te的至少一者；該TMDC層包含被設置於該III-N材料之上的奇數個晶體單層；該TMDC層的c軸實質上對齊於該III-N材料的c軸；及該III-N材料設置於該矽的(100)表面上。
  9. 如申請專利範圍第1項的結構，其中該III-N材料與該矽介接在由設置於該矽的一部分之上的非結晶材料所界定之溝渠的底部，且該III-N材料橫向地延伸於該非結晶材料之上。
  10. 如申請專利範圍第1項的結構，其中：該TMDC層被設置於該基板的第一區之上；及該結構進一步包含III-N極化材料，其設置於該III-N材料之上，且在該基板相鄰於該第一區的第二區之上。
  11. 如申請專利範圍第10項的結構，其中：該結構進一步包含(100)矽表面，在該基板的第三區之上，該第三區相鄰於該第一區或第二區的至少一者。
  12. 如申請專利範圍第11項的結構，其中在該第二基板區內該III-N材料被設置於該矽的(111)表面上，且在該第三基板區內介電層被設置於該矽的該(100)矽表面與該(111)表面之間。
  13. 如申請專利範圍第1項的結構，進一步包含：閘極堆疊，其設置於該TMDC層的一部分上；接觸金屬化層，其耦合至設置於該閘極堆疊的相對側上的該TMDC層的第一及第二部分；及雜質摻雜III-N源極/汲極材料，設置於該接觸金屬化層與該TMDC層的該第一及第二部分之間。
  14. 一種單片積體電路(IC)，包含：基板，包含：矽晶體；III-N晶體，設置於該矽晶體之上；及過渡金屬二硫屬化物(TMDC)晶體，設置於該III-N晶體之上；及第一半導體裝置，其包括被耦合至該TMDC晶體的至少一個終端。
  15. 如申請專利範圍第14項的IC，進一步包含第二半導體裝置，其包括被耦合至該III-N晶體或該矽晶體的第一者的至少一個終端。
  16. 如申請專利範圍第15項的IC，其中：該第一半導體裝置包含第一電晶體，包括被耦合至該TMDC晶體的至少三個第一終端；該第一終端包括第一閘極電極，設置於該TMDC晶體的通道部分之上；該第二半導體裝置包含第二電晶體，包括被耦合至該III-N晶體的至少三個第二終端；及該第二終端包括第二閘極電極，設置於該III-N晶體的通道部分之上。
  17. 如申請專利範圍第16項的IC，其中該第一終端包括一對源極/汲極金屬化層，透過設置於該第一閘極電極的相對側上的雜質摻雜III-N材料而耦合至該TMDC晶體。
  18. 如申請專利範圍第14項的IC，進一步包含第三半導體裝置，包括耦合至該III-N晶體或該矽晶體的第二者的至少一個終端。
  19. 一種製造過渡金屬二硫屬化物(TMDC)裝置的方法，該方法包含：接收包括III-N晶體的基板；磊晶形成TMDC晶體於該III-N晶體的表面之上；及形成耦合至該TMDC晶體的裝置終端。
  20. 如申請專利範圍第19項的方法，其中：該III-N晶體的表面與該TMDC晶體的表面呈晶格匹配至1%以內； 該TMDC晶體包含設置於該III-N晶體之上的奇數個晶體單層；該TMDC晶體的c軸實質上對齊於該III-N晶體的c軸；及該III-N晶體設置於矽晶體上。
  21. 如申請專利範圍第19項的方法，其中：該TMDC裝置為電晶體；該方法進一步包含磊晶形成雜質摻雜的III-N源極/汲極材料，其接觸該TMDC晶體的第一及第二部分；及形成該裝置終端進一步包含：製造閘極堆疊於該第一與第二部分間的該TMDC晶體之上；及沉積金屬化層於該雜質摻雜的III-N源極/汲極材料上。
  22. 如申請專利範圍第19項的方法，進一步包含：形成非結晶材料於該基板的矽區的第一部分之上；形成溝渠於該非結晶材料中，其暴露該矽區的種晶表面；及從該種晶表面生長該III-N晶體，且橫向生長於該非結晶材料之上。
  23. 如申請專利範圍第22項的方法，其中：該方法進一步包含生長雜質摻雜III-N材料於該III-N晶體的一部分之上，以接觸該TMDC晶體的部分。
  24. 如申請專利範圍第23項的方法，其中生長該雜 質摻雜III-N材料包含從該III-N晶體橫向地過度生長該雜質摻雜的III-N材料。
  25. 如申請專利範圍第19項的方法，其中：磊晶形成該TMDC晶體於該III-N晶體的表面之上進一步包含生長TMDC晶體單層於第一III-N晶體表面之上；該方法進一步包含磊晶形成III-N極化層於第二III-N晶體表面之上；及形成該裝置終端進一步包含：製造第一閘極堆疊於該TMDC晶體之上以及該III-N極化層的第二閘極堆疊；及沉積金屬化層於設置在該TMDC晶體及至少該第二III-N晶體表面的雜質摻雜的III-N源極/汲極材料上。
  26. 如申請專利範圍第25項的方法，其中：僅有該基板的第一部分由該III-N晶體所覆蓋，且該基板的第二部分包含(100)矽表面；及該方法進一步包含形成該(100)矽表面的矽電晶體。
TW105138468A 2015-12-24 2016-11-23 在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物 TWI706513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/000493 WO2017111869A1 (en) 2015-12-24 2015-12-24 Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
WOPCT/US15/00493 2015-12-24

Publications (2)

Publication Number Publication Date
TW201739006A true TW201739006A (zh) 2017-11-01
TWI706513B TWI706513B (zh) 2020-10-01

Family

ID=59091073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138468A TWI706513B (zh) 2015-12-24 2016-11-23 在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物

Country Status (3)

Country Link
US (1) US10658471B2 (zh)
TW (1) TWI706513B (zh)
WO (1) WO2017111869A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015080B2 (en) 2020-08-20 2024-06-18 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
TWI889303B (zh) * 2023-10-12 2025-07-01 德商世創電子材料公司 具有多層結構的半導體晶圓及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111888A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Envelope-tracking control techniques for highly-efficient rf power amplifiers
WO2017111871A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Transistors with heteroepitaxial iii-n source/drain
WO2019066766A1 (en) * 2017-09-26 2019-04-04 Intel Corporation III-N NANOSTRUCTURES FORMED BY CAVITY FILLING
US11362172B2 (en) 2017-09-26 2022-06-14 Intel Corporation High aspect ratio non-planar capacitors formed via cavity fill
US11121258B2 (en) 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
US11257818B2 (en) * 2018-09-27 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based field effect transistors
US11973137B2 (en) * 2018-12-07 2024-04-30 Indian Institute Of Science Stacked buffer in transistors
CN112397317B (zh) * 2019-08-15 2022-01-14 天津理工大学 一种Te掺杂2H@1T MoS2纳米异相结材料及其制备方法和应用
CN112786751A (zh) * 2021-01-19 2021-05-11 中国科学院长春光学精密机械与物理研究所 一种n极性氮化物模板、n极性氮化物器件及其制备方法
US12062540B2 (en) 2021-07-09 2024-08-13 Taiwan Semiconductor Manufacturing Ltd. Integrated circuit device and method for forming the same
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114242817B (zh) * 2021-11-15 2024-10-11 华南理工大学 一种Mg掺杂增强过渡金属硫化物基可见光探测器及其制备方法
EP4498425A1 (en) * 2023-07-27 2025-01-29 STMicroelectronics International N.V. Semiconductor electronic device integrating an electronic component based on heterostructure and having reduced mechanical stress
IT202300015876A1 (it) * 2023-07-27 2025-01-27 St Microelectronics Int Nv Procedimento di fabbricazione di un dispositivo elettronico a semiconduttore integrante componenti elettronici diversi tra loro e dispositivo elettronico a semiconduttore
IT202300015885A1 (it) * 2023-07-27 2025-01-27 St Microelectronics Int Nv Procedimento di fabbricazione di un dispositivo elettronico a semiconduttore integrante componenti elettronici diversi tra loro e dispositivo elettronico a semiconduttore
CN119743975A (zh) * 2024-12-25 2025-04-01 西安电子科技大学 一种基于单层二硒化钨的p型场效应晶体管及其制备方法

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JPH11243253A (ja) 1998-02-25 1999-09-07 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002249400A (ja) 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
US20040029365A1 (en) 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20040169192A1 (en) 2001-06-04 2004-09-02 Hisaki Kato Method for producing group III nitride compounds semiconductor
JP2003069010A (ja) 2001-08-24 2003-03-07 Sharp Corp 半導体装置およびその製造方法
JP2003077847A (ja) 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
KR101019941B1 (ko) 2006-03-10 2011-03-09 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP5906004B2 (ja) 2007-11-19 2016-04-20 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよびその製造方法
JP4784609B2 (ja) 2008-01-21 2011-10-05 Ｔｄｋ株式会社 電子デバイス用基板
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
CN101853808B (zh) 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
US20100140735A1 (en) 2008-12-10 2010-06-10 Epir Technologies, Inc. Nanostructures for dislocation blocking in group ii-vi semiconductor devices
JP5469098B2 (ja) 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5529595B2 (ja) 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
CN102598215A (zh) 2009-11-26 2012-07-18 住友化学株式会社 半导体基板及半导体基板的制造方法
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US9479225B2 (en) 2010-05-13 2016-10-25 Qualcomm Incorporated Resonance detection and control within a wireless power system
KR102065115B1 (ko) 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
EP2661775A1 (en) 2011-01-04 2013-11-13 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device
TWI587512B (zh) 2011-05-16 2017-06-11 瑞薩電子股份有限公司 Field effect transistor and semiconductor device
US8835988B2 (en) 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
WO2013005372A1 (ja) 2011-07-01 2013-01-10 パナソニック株式会社 半導体装置
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
KR20140063703A (ko) 2011-08-17 2014-05-27 램고스, 인크. 산화물 반도체 기판 상의 수직 전계 효과 트랜지스터 및 그 제조 방법
JP5757195B2 (ja) 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
KR101890749B1 (ko) 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP5953706B2 (ja) 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
KR101808226B1 (ko) 2011-12-19 2017-12-12 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
KR101681396B1 (ko) 2011-12-19 2016-11-30 인텔 코포레이션 고전압 트랜지스터와 그 제조방법, 고전압 트랜지스터를 포함하는 시스템 온 칩 및 고전압 트랜지스터를 포함하는 이동 컴퓨팅 장치
US9240410B2 (en) 2011-12-19 2016-01-19 Intel Corporation Group III-N nanowire transistors
US9153583B2 (en) 2011-12-20 2015-10-06 Intel Corporation III-V layers for N-type and P-type MOS source-drain contacts
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US20150083206A1 (en) 2012-03-22 2015-03-26 The University Of Manchester Photovoltaic cells
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR101376732B1 (ko) 2012-09-19 2014-04-07 전자부품연구원 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP2014078653A (ja) 2012-10-12 2014-05-01 Waseda Univ Ｉｉｉ族窒化物半導体層の製造方法
EP2743965B1 (en) 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US9196709B2 (en) 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
JP5954831B2 (ja) 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
US9673045B2 (en) 2013-09-27 2017-06-06 Intel Corporation Integration of III-V devices on Si wafers
US9324802B2 (en) 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
WO2015077647A2 (en) 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
US9640422B2 (en) 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
JP6439789B2 (ja) 2014-02-21 2018-12-19 パナソニック株式会社 電界効果トランジスタ
JP6302303B2 (ja) 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
SG11201606376WA (en) 2014-03-21 2016-09-29 Intel Corp Transition metal dichalcogenide semiconductor assemblies
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US9711647B2 (en) 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US9349806B2 (en) * 2014-07-09 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited and National Chiao-Tung University Semiconductor structure with template for transition metal dichalcogenides channel material growth
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US9496379B2 (en) 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
EP3213350A4 (en) 2014-10-30 2018-06-13 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US10217819B2 (en) 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
EP3314657A4 (en) 2015-06-26 2019-03-20 Intel Corporation GALLIUM NITRIDE TRANSISTOR STRUCTURES (GAN) ON A SUBSTRATE
KR102455433B1 (ko) 2015-07-03 2022-10-17 삼성전자주식회사 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015080B2 (en) 2020-08-20 2024-06-18 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
TWI889303B (zh) * 2023-10-12 2025-07-01 德商世創電子材料公司 具有多層結構的半導體晶圓及其製造方法

Also Published As

Publication number Publication date
WO2017111869A1 (en) 2017-06-29
US20180350921A1 (en) 2018-12-06
TWI706513B (zh) 2020-10-01
US10658471B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI706513B (zh) 在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物
US10665708B2 (en) Semiconductor devices with raised doped crystalline structures
TWI577018B (zh) 非平面第三族氮化物電晶體
US10453679B2 (en) Methods and devices integrating III-N transistor circuitry with Si transistor circuitry
US10388777B2 (en) Heteroepitaxial structures with high temperature stable substrate interface material
US10431690B2 (en) High electron mobility transistors with localized sub-fin isolation
US11437504B2 (en) Complementary group III-nitride transistors with complementary polarization junctions
US10340374B2 (en) High mobility field effect transistors with a retrograded semiconductor source/drain
US10332998B2 (en) Transistors with heteroepitaxial III-N source/drain
US11715791B2 (en) Group III-Nitride devices on SOI substrates having a compliant layer
CN107660310B (zh) 异质外延n型晶体管与p型晶体管的基于阱的集成
WO2019094052A1 (en) Socs with group iv and group iii-nitride devices on soi substrates
US11996447B2 (en) Field effect transistors with gate electrode self-aligned to semiconductor fin
US11387329B2 (en) Tri-gate architecture multi-nanowire confined transistor
EP4020593A1 (en) P-gan enhancement mode hemts with dopant diffusion spacer