[go: up one dir, main page]

TW201724514A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201724514A
TW201724514A TW105125400A TW105125400A TW201724514A TW 201724514 A TW201724514 A TW 201724514A TW 105125400 A TW105125400 A TW 105125400A TW 105125400 A TW105125400 A TW 105125400A TW 201724514 A TW201724514 A TW 201724514A
Authority
TW
Taiwan
Prior art keywords
metal layer
gate
layer
forming
semiconductor device
Prior art date
Application number
TW105125400A
Other languages
English (en)
Other versions
TWI637518B (zh
Inventor
邱耀德
陳蕙祺
葉震亞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724514A publication Critical patent/TW201724514A/zh
Application granted granted Critical
Publication of TWI637518B publication Critical patent/TWI637518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0614—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made after the completion of the source and drain regions, e.g. gate-last processes using dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本揭露提供半導體裝置，半導體裝置包含第一場效電晶體(FET)，第一場效電晶體包含第一閘極介電層和第一閘極電極。第一閘極電極包含第一下方金屬層和第一上方金屬層，第一下方金屬層包含第一底層金屬層接觸第一閘極介電層和第一塊體金屬層，第一上方金屬層的底部接觸第一底層金屬層的上表面和第一塊體金屬層的上表面。

Description

半導體裝置及其製造方法
本揭露係有關於半導體裝置的製造方法，且特別是有關於金屬閘極結構及其製造方法。
當半導體產業為尋求更高的元件密度、更高效能與更低成本已進步至奈米科技製程節點，製造與設計的問題帶來的挑戰造成三維設計的發展，例如鰭式場效電晶體(fin field effect transistor，FinFET)和使用高介電常數(high dielectric constanst，high-k)材料的金屬閘極結構。金屬閘極結構通常使用閘極取代技術製造。
在一些實施例中，本揭露提供半導體裝置的製造方法，其包含在基底上方形成偽閘極結構；形成源極/汲極區；在偽閘極結構和源極/汲極區上方形成第一絕緣層；將偽閘極結構移除以形成閘極空間；以第一金屬層填入閘極空間；將填入的第一金屬層凹陷以形成閘極凹口；在閘極凹口中形成第二金屬層於第一金屬層上方；以及在閘極凹口中形成第二絕緣層於第二金屬層上方。
在其他實施例中，本揭露提供半導體裝置的製造 方法，其包含在基底上方形成第一偽閘極結構和第二偽閘極結構；形成源極/汲極區；在第一偽閘極結構、第二偽閘極結構和源極/汲極區上方形成第一絕緣層；將第一偽閘極結構和第二偽閘極結構移除以形成第一閘極空間和第二閘極空間；在第一閘極空間中形成第一金屬層；在第一閘極空間和第二閘極空間中形成第二金屬層；在形成第一金屬層和第二金屬層之後，以第三金屬層填入第一閘極空間和第二閘極空間；將第一閘極空間中形成的第一金屬層、第二金屬層和第三金屬層凹陷以形成第一閘極凹口，並將第二閘極空間中形成的第二金屬層和第三金屬層凹陷以形成第二閘極凹口；在第一閘極凹口和第二閘極凹口中形成第四金屬層以形成第一閘極電極和第二閘極電極；以及在第一閘極凹口和第二閘極凹口中形成第二絕緣層於第四金屬層上方。
在另外一些實施例中，本揭露提供半導體裝置，其包含第一場效電晶體，包含第一閘極介電層和第一閘極電極，第一閘極電極包含第一下方金屬層和第一上方金屬層，第一下方金屬層包含第一底層金屬層接觸第一閘極介電層和第一塊體金屬層，且第一上方金屬層的底部接觸第一底層金屬層的上表面和第一塊體金屬層的上表面。
10‧‧‧基底
20‧‧‧鰭狀結構
30‧‧‧隔離絕緣層
40、41、42‧‧‧偽閘極結構
43‧‧‧偽閘極介電層
44‧‧‧偽閘極電極層
46‧‧‧遮罩絕緣層
48‧‧‧側壁間隙壁
60‧‧‧源極/汲極區
70‧‧‧第一蝕刻停止層
75‧‧‧第一層間介電層
81、82、83‧‧‧閘極空間
85‧‧‧閘極介電層
87、88、89‧‧‧閘極凹口
90‧‧‧第一功函數調整層
95‧‧‧第二功函數調整層
100‧‧‧第一金屬層
101‧‧‧第一金屬材料
110‧‧‧第二金屬層
111‧‧‧第二金屬材料
120‧‧‧蓋絕緣層
130‧‧‧第二層間介電層
140、142、144、146、148‧‧‧導孔插塞
D1、D2‧‧‧深度
H1‧‧‧高度
T1‧‧‧厚度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示中的各種特徵並未必按照比例繪製。事實上，可能任意的放大或縮小各種特徵的尺寸，以做清楚的說明。
第1A-1B、2-12圖顯示依據本揭露的一實施例之半導體裝置之例示性的製造過程順序的示意圖。
第1B、2-12圖顯示依據本揭露的一些實施例，沿第1A圖的線X1-X1的剖面示意圖。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本揭露的不同特徵部件。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化本揭露的說明。當然，這些特定的範例並非用以限定本揭露。例如，元件的尺寸並不侷限於本揭露的範圍或值，而可取決於裝置的製程條件及/或所需性質。再者，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。為了簡化和清楚的目的，各種特徵部件可以不同的比例任意繪製。
再者，為了方便描述圖式中一元件或特徵部件與另一(複數)元件或(複數)特徵部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。例如，若翻轉圖式中的裝置，描述為位於其他元件或特徵部件“下方”或“在...之下”的元件，將定位為位於其他元件或特徵部件“上方”。因此，範例的用語 “下方”可涵蓋上方及下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。此外，用語“由...製成”可意味著“包括”或“由...組成”。
第1A-12圖顯示依據本揭露的一實施例之半導體裝置之例示性的製造過程順序的示意圖。第1B-12圖顯示依據本揭露的一些實施例，沿第1A圖的線X1-X1的剖面示意圖。可以理解的是，可在第1A-12圖所示之製程之前、期間及之後提供額外的操作，且以下描述的一些操作在本揭露之方法的其他實施例中可被取代或刪除。這些操作/製程的順序可互相交換。
第1A圖顯示在基底上方形成偽(dummy)閘極結構之後的半導體裝置的結構上視圖(平面圖)。在第1A圖和第1B圖中，偽閘極結構40、41和42形成於通道層上方，通道層舉例來說為一部分的鰭狀結構20，每一偽閘極結構40、41、42分別對應至n型通道場效電晶體(n-channel FinFET)、p型通道場效電晶體(p-channel FinFET)和n型長通道場效電晶體(n-type long channel FinFET)。
鰭狀結構20形成於基底10上方且從隔離絕緣層30延伸。為了方便說明，偽閘極結構40、41和42形成於相同的鰭狀結構20上方，但是在一些實施例中，偽閘極結構40、41和42分別形成於不同的鰭狀結構上方。同樣地，雖然第1A圖繪示兩個鰭狀結構20，然而每一閘極結構的鰭狀結構的數量不侷限於兩個，且可為一個或三個或更多個。
基底10舉例來說為具有雜質濃度在約1×1015cm-3 至約1×1018cm-3之範圍內的p型矽基底。在其他實施例中，基底10為具有在約1×1015cm-3至約1×1018cm-3之雜質濃度範圍的n型矽基底。或者，基底10可包括其他的元素半導體，例如鍺；基底10可包括化合物半導體，包含IV族-IV族化合物半導體，例如SiC和SiGe、III族-V族化合物半導體，例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或前述之組合。在一實施例中，基底10為絕緣層覆矽(silicon-on insulator，SOI)基底的矽層。
鰭狀結構20可透過溝槽蝕刻(trench-etching)基底的方式形成。在形成鰭狀結構20之後，隔離絕緣層30形成於鰭狀結構20上方。隔離絕緣層30包含一層或多層例如氧化矽、氮氧化矽或氮化矽的絕緣材料，隔離絕緣層30透過低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)、電漿化學氣相沉積(plasma-CVD)或流動式化學氣相沉積(flowable CVD)形成。此隔離絕緣層30可透過一層或多層旋塗玻璃(spin-on-glass，SOG)、SiO、SiON、SiOCN及/或摻氟矽玻璃(fluorine-doped silicate glass，FSG)形成。
在鰭狀結構20上方形成隔離絕緣層30之後，實施平坦化操作來移除一部分的隔離絕緣層30。此平坦化操作可包含化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕刻製程。然後，將隔離絕緣層30進一步移除(凹陷)，以暴露出鰭狀結構20的上部區域。
然後，偽閘極結構40、41和42形成於暴露出的鰭狀結構20上方。偽閘極結構40、41和42包含由多晶矽製成的偽 閘極電極層44和偽閘極介電層43。包含一層或多層絕緣材料的側壁間隙壁48形成於偽閘極電極層44的側壁上。側壁間隙壁48包含一層或多層絕緣材料，例如包含SiN、SiON、SiCN和SiOCN的以氮化矽為主的材料。在一些實施例中，側壁間隙壁48在底部的膜厚在約3nm至約15nm的範圍內。在其他實施例中，側壁間隙壁48在底部的膜厚在約4nm至約8nm範圍內。
偽閘極結構40、41和42更包含遮罩絕緣層46，其用來將多晶矽層圖案化成為偽閘極電極層。在一些實施例中，遮罩絕緣層46的厚度在約10nm至約30nm的範圍內。在其他實施例中，遮罩絕緣層46的厚度在約15nm至約20nm的範圍內。
如第2圖所示，在偽閘極結構40、41和42形成之後，形成源極/汲極區60。在本揭露的實施例中，源極和汲極可互換使用，且源極/汲極的用語可代表源極和汲極的其中之一。在一些實施例中，將鰭狀結構20未被偽閘極結構40、41和42覆蓋的部分凹陷至隔離絕緣層30的上表面下方。然後，源極/汲極區60透過使用磊晶成長方法形成於凹陷的鰭狀結構20上方。源極/汲極區60可包含應變材料，以施加應力至通道區。
然後，如第3圖所示，第一蝕刻停止層(etching stop layer，ESL)70和第一層間介電(interlayer dielectric，ILD)層75形成於偽閘極結構40、41和42和源極/汲極區60上方。第一蝕刻停止層70包含一層或多層絕緣材料，例如包含SiN、SiCN和SiOCN的以氮化矽為主的材料。在一些實施例中，第一蝕刻停止層70的厚度在約3nm至約10nm的範圍內。第一層間介電層75包含一層或多層絕緣材料，例如二氧化矽(SiO2)和SiON的以氧 化矽為主的材料。
在實施平坦化製程於第一層間介電層75和第一蝕刻停止層70之後，將偽閘極結構40、41和42移除，以做出閘極空間(gate space)81、82和83，如第4圖所示。如第4圖所示，側壁間隙壁48保留在閘極空間81、82和83中。
然後，如第5圖所示，形成閘極介電層85。閘極介電層85包含一層或多層介電材料，例如高介電常數(high-k)金屬氧化物。用作高介電常數介電質的金屬氧化物舉例來說包含Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物及/或前述之混合物。在一些實施例中，在形成閘極介電層85之前，界面層(未顯示)例如氧化矽形成於鰭狀結構20(通道區)上方。
再者，用於p型通道場效電晶體的第一功函數調整(work function adjustment，WFA)層90形成於閘極空間82中。合適的導電材料的毯覆層(blanket layer)形成於閘極空間81、82、83和第一層間介電層75上方，並實施包含微影和蝕刻的圖案化操作來形成用於p型通道場效電晶體的第一功函數調整層90於閘極空間82中(和周邊區)。第一功函數調整層90包含一層或多層導電材料。舉例來說，用於p型通道場效電晶體的第一功函數調整層90包含Ti、TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co。在一實施例中，第一功函數調整層90使用Ti。在一些實施例中，第一功函數調整層90的厚度在約3nm至約10nm的範圍內。第一功函數調整層90可透過化學氣相沉積(CVD)、包含濺鍍、原子層沉積(atomic layer deposition，ALD)的物理氣 相沉積(physical vapor deposition，PVD)或其他合適的方法形成。如第5圖所示，第一功函數調整層90順應性(conformally)形成於閘極空間82中。
然後，用於n型通道場效電晶體的第二功函數調整層95形成於閘極空間81和83中。合適的導電材料的毯覆層形成於閘極空間81、82和83和第一功函數調整層90上方，並實施包含微影和蝕刻的圖案化操作來形成用於n型通道場效電晶體的第二功函數調整層95於閘極空間81和83中(和周邊區)。第二功函數調整層95包含一層或多層導電材料。舉例來說，用於n型通道場效電晶體的第二功函數調整層95包含TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC。在一實施例中，第二功函數調整層95使用TiN。在一些實施例中，第二功函數調整層95的厚度在約3nm至約10nm的範圍內。第二功函數調整層95可透過化學氣相沉積(CVD)、包含濺鍍、原子層沉積(ALD)的物理氣相沉積(PVD)或其他合適的方法形成。如第5圖所示，第二功函數調整層95順應性形成於閘極空間81和83中。可以注意的是，可改變形成第一功函數調整層90和第二功函數調整層95的順序。第二功函數調整層95由不同於第一功函數調整層90的材料製成。
然後，如第6圖所示，用於第一金屬層100的第一金屬材料101形成於第5圖的結構上方。第一金屬材料101包含一層或多層金屬材料，例如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi或其他導電材料。在一實施例中，第一金屬材料101使用TiN。第一金屬材料101透過化學 氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電鍍或其他合適的方法形成。第一金屬層100由與第一功函數調整層90和第二功函數調整層95的其中至少一種不同的材料製成。
然後，如第7圖所示，實施平坦化操作來移除沉積的第一金屬材料101的上部部分。在平坦化操作之後，第一金屬層100形成於每一個閘極空間中。此平坦化操作可包含化學機械研磨(CMP)及/或回蝕刻製程。
在第一金屬層100填入每一閘極空間之後，將第一金屬層100凹陷(回蝕刻)來形成閘極凹口(recess)87、88和89，如第8圖所示。第一金屬層100的上部部分透過使用乾蝕刻及/或濕蝕刻來蝕刻。在一些實施例中，凹陷部分的深度D1在約20nm至約50nm的範圍內。在一些實施例中，餘留的第一金屬層100從鰭狀結構20的表面算起的高度H1在約30nm至約60nm的範圍內。
在凹口蝕刻的期間，也將第一功函數調整層90和第二功函數調整層95蝕刻。
然後，如第9圖所示，用於第二金屬層110的第二金屬材料111形成於第8圖的結構上方。第二金屬材料111包含一層或多層金屬材料，例如Al、Cu、Co、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi或其他導電材料。在一實施例中，第二金屬材料111使用W或Co。第二金屬材料111透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電鍍或其他合適的方法形成。第二金屬材料111由不同 於第一金屬材料101(和第一功函數調整層90以及第二功函數調整層95)的材料製成，且相較於第一金屬材料101(和第一功函數調整層90以及第二功函數調整層95)對於抵抗含Cl及/或F的氣體具有較高的耐久性。
隨後實施平坦化操作來移除沉積的第二金屬材料111的上部部分。在平坦化操作之後，第二金屬層110形成於每一個閘極空間中。此平坦化操作可包含化學機械研磨(CMP)及/或回蝕刻製程。
將平坦化的第二金屬層110透過回蝕刻製程進一步在閘極空間81、82和83中凹陷，如第10圖所示。在一些實施例中，凹陷部分的深度D2在約10nm至約40nm的範圍內。在一些實施例中，餘留的第二金屬層110從第一金屬層100的上表面算起的厚度T1在約10nm至約30nm的範圍內。如第10圖所示，第二金屬層110的底部接觸第一金屬層100的上表面和第一及/或第二功函數調整層90、95的上表面。
然後，如第11圖所示，蓋絕緣層120形成於第二金屬層110上方。蓋絕緣層120包含一層或多層絕緣材料，例如包含SiN、SiCN和SiOCN的以氮化矽為主的材料。
為了形成蓋絕緣層120，具有相對大的厚度之絕緣材料的毯覆層形成於第10圖的結構上，且實施例如化學機械研磨(CMP)的平坦化操作。
然後，第二層間介電層130形成於第11圖的結構上，並實施圖案化操作來形成導通孔洞(via holes)。以一種或多種導電材料填入這些導通孔洞來形成導孔插塞(via plugs)140、142、144、146和148，如第12圖所示。再者，一條或多條金屬線路(未顯示)分別形成於導孔插塞140、142、144、146和148上。雙鑲嵌方法可用來形成這些導孔插塞和金屬線路。
在上述的實施例中，使用毯覆式沉積、平坦化操作和回蝕刻操作形成第二金屬層110。在另一實施例中，第二金屬層110直接形成於第一金屬層100上。例如，在另一實施例中，在形成第8圖的結構之後，使用W或Co的選擇式沉積以僅在閘極空間中形成第二金屬層於第一金屬層上方，得到第10圖所示的結構。舉例來說，透過使用原子層沉積(ALD)，可選擇性地成長Co和W於第一功函數調整層90、第二功函數調整層95和第一金屬層100上，而不會成長Co或W於SiO2、SiN或其他介電材料上。
可以理解的是，第12圖所示之裝置更進一步進行互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)製程來形成各種特徵部件，例如內連接金屬層、介電層、保護層等等。在上述實施例中描述鰭式場效電晶體(FinFET)的製造操作。然而，上述的製造製程可應用至其他類型的場效電晶體，例如平面型的場效電晶體。
此處描述的各種實施例或例子相較於現存技術提供許多的優點。舉例來說，在本揭露的實施例中，如第12圖所示，導孔插塞140、144和148接觸第二金屬層110。當用於導孔插塞140、144和148的導通孔洞形成時，使用含有Cl及/或F的 氣體的乾蝕刻。如果沒有使用對於抵抗含Cl及/或F的氣體具有較高的耐久性的第二金屬層110，接觸孔的底部暴露出的Ti或TiN層會被蝕刻氣體中的Cl或F成份破壞(例如造成腐蝕)。相反地，在本揭露的實施例中，由於使用對於抵抗含Cl或F的氣體具有較高的耐久性之包含Ti和TiN的第二金屬層110，可避免對Ti或TiN層的破壞。
可以理解的是，並非所有的優點必須描述於此，且對於所有實施例或例子並沒有特別需求的優點，且其他實施例或例子可提供不同的優點。
依據本揭露的一實施例，在半導體裝置的製造方法中，在基底上方形成偽閘極結構，形成源極/汲極區，在偽閘極結構和源極/汲極區上方形成第一絕緣層，將偽閘極結構移除以形成閘極空間，以第一金屬層填入閘極空間，將填入的第一金屬層凹陷以形成閘極凹口，在閘極凹口中形成第二金屬層於第一金屬層上方，在閘極凹口中形成第二絕緣層於第二金屬層上方。
依據本揭露的另一實施例，在半導體裝置的製造方法中，在基底上方形成第一偽閘極結構和第二偽閘極結構，形成源極/汲極區，在第一偽閘極結構、第二偽閘極結構和源極/汲極區上方形成第一絕緣層，將第一偽閘極結構和第二偽閘極結構移除以形成第一閘極空間和第二閘極空間，在第一閘極空間中形成第一金屬層，在第一閘極空間和第二閘極空間中形成第二金屬層，在形成第一金屬層和第二金屬層之後，以第三金屬層填入第一閘極空間和第二閘極空間，將第一閘極空間 中形成的第一金屬層、第二金屬層和第三金屬層凹陷以形成第一閘極凹口，並將第二閘極空間中形成的第二金屬層和第三金屬層凹陷以形成第二閘極凹口，在第一閘極凹口和第二閘極凹口中形成第四金屬層以形成第一閘極電極和第二閘極電極；以及在第一閘極凹口和第二閘極凹口中形成第二絕緣層於第四金屬層上方。
依據本揭露的另一實施例，半導體裝置包含第一場效電晶體(FET)包含第一閘極介電層和第一閘極電極，第一閘極電極包含第一下方金屬層和第一上方金屬層，第一下方金屬層包含第一底層金屬層接觸第一閘極介電層和第一塊體金屬層，第一上方金屬層的底部接觸第一底層金屬層的上表面和第一塊體金屬層的上表面。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
20‧‧‧鰭狀結構
48‧‧‧側壁間隙壁
60‧‧‧源極/汲極區
70‧‧‧第一蝕刻停止層
75‧‧‧第一層間介電層
85‧‧‧閘極介電層
90‧‧‧第一功函數調整層
95‧‧‧第二功函數調整層
100‧‧‧第一金屬層
110‧‧‧第二金屬層
120‧‧‧蓋絕緣層
130‧‧‧第二層間介電層
140、142、144、146、148‧‧‧導孔插塞

Claims (16)

  1. 一種半導體裝置的製造方法，包括：在一基底上方形成一偽閘極結構；形成一源極/汲極區；在該偽閘極結構和該源極/汲極區上方形成一第一絕緣層；將該偽閘極結構移除以形成一閘極空間；以一第一金屬層填入該閘極空間；將填入的該第一金屬層凹陷以形成一閘極凹口；在該閘極凹口中形成一第二金屬層於該第一金屬層上方；以及在該閘極凹口中形成一第二絕緣層於該第二金屬層上方。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一金屬層的材料不同於該第二金屬層的材料。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一金屬層的材料包含TiN。
  4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第二金屬層的材料包含Co、W、Ti、Al和Cu的其中至少一個。
  5. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括：在形成該第一金屬層之前，在該閘極空間中形成一第三金屬層，其中該第二金屬層的一底部接觸該第一金屬層的一上表面和該第三金屬層的一上表面；以及在形成該第三金屬層之前，在該閘極空間中形成一閘極介 電層。
  6. 如申請專利範圍第5項所述之半導體裝置的製造方法，其中該第三金屬層的材料包含Ti。
  7. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在該第一金屬層上方形成該第二金屬層的步驟包含：在該閘極凹口中和該第一絕緣層上方形成該第二金屬層的一金屬材料的一毯覆層；以及移除該金屬材料的上部部分，使該第二金屬層的一上表面位於該第一絕緣層的一上表面下方。
  8. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在該第一金屬層上方形成該第二金屬層的步驟包含：在該閘極凹口中形成該第二金屬層的一金屬材料，使該金屬材料部分填入該閘極凹口，且使該第二金屬層的一上表面位於該第一絕緣層的一上表面下方。
  9. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括在該偽閘極結構的一側壁上形成一閘極側壁間隙壁，其中該第二金屬層的一上表面位於該閘極側壁間隙壁的一上表面下方。
  10. 一種半導體裝置的製造方法，包括：在一基底上方形成一第一偽閘極結構和一第二偽閘極結構；形成一源極/汲極區；在該第一偽閘極結構、該第二偽閘極結構和該源極/汲極區上方形成一第一絕緣層； 將該第一偽閘極結構和該第二偽閘極結構移除以形成一第一閘極空間和一第二閘極空間；在該第一閘極空間中形成一第一金屬層；在該第一閘極空間和該第二閘極空間中形成一第二金屬層；在形成該第一金屬層和該第二金屬層之後，以一第三金屬層填入該第一閘極空間和該第二閘極空間；將該第一閘極空間中形成的該第一金屬層、該第二金屬層和該第三金屬層凹陷以形成一第一閘極凹口，並將該第二閘極空間中形成的該第二金屬層和該第三金屬層凹陷以形成一第二閘極凹口；在該第一閘極凹口和該第二閘極凹口中形成一第四金屬層以形成一第一閘極電極和一第二閘極電極；以及在該第一閘極凹口和該第二閘極凹口中形成一第二絕緣層於該第四金屬層上方。
  11. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中該第一金屬層包含TiN，該第二金屬層包含Ti，該第三金屬層包含TiN，以及該第四金屬層包含Co、W、Ti、Al和Cu的其中至少一個。
  12. 如申請專利範圍第11項所述之半導體裝置的製造方法，其中在該第一閘極電極中，該第四金屬層的一底部接觸該第一金屬層、該第二金屬層和該第三金屬層的上表面，以及在該第二閘極電極中，該第四金屬層的一底部接觸該該第二金屬層和該第三金屬層的上表面。
  13. 一種半導體裝置，包括：一第一場效電晶體，包含一第一閘極介電層和一第一閘極電極，其中：該第一閘極電極包含一第一下方金屬層和一第一上方金屬層，該第一下方金屬層包含一第一底層金屬層接觸該第一閘極介電層和一第一塊體金屬層，且該第一上方金屬層的一底部接觸該第一底層金屬層的一上表面和該第一塊體金屬層的一上表面。
  14. 如申請專利範圍第13項所述之半導體裝置，其中該第一底層金屬層包含Ti，該第一塊體金屬層包含TiN，且該第一上方金屬層包含Co、W、Ti、Al、Cu的其中至少一個。
  15. 如申請專利範圍第13項所述之半導體裝置，更包括：一第二場效電晶體，包含一第二閘極介電層和一第二閘極電極，其中：該第二閘極電極包含一第二下方金屬層和一第二上方金屬層，該第二下方金屬層包含一第二底層金屬層接觸該第二閘極介電層、一第三底層金屬層和一第二塊體金屬層，且該第二上方金屬層的一底部接觸該第二底層金屬層的一上表面、該第三底層金屬層的一上表面和該第二塊體金屬層的一上表面。
  16. 如申請專利範圍第15項所述之半導體裝置，其中該第二底層金屬層包含TiN，該第三底層金屬層包含Ti，該第二塊體金屬層包含TiN，且該第二上方金屬層包含Co、W、Ti、Al、Cu的其中至少一個。
TW105125400A 2015-12-28 2016-08-10 半導體裝置及其製造方法 TWI637518B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272031P 2015-12-28 2015-12-28
US62/272,031 2015-12-28
US15/063,346 US10134872B2 (en) 2015-12-28 2016-03-07 Semiconductor device and a method for fabricating the same
US15/063,346 2016-03-07

Publications (2)

Publication Number Publication Date
TW201724514A true TW201724514A (zh) 2017-07-01
TWI637518B TWI637518B (zh) 2018-10-01

Family

ID=59087408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125400A TWI637518B (zh) 2015-12-28 2016-08-10 半導體裝置及其製造方法

Country Status (4)

Country Link
US (4) US10134872B2 (zh)
KR (2) KR20170077771A (zh)
CN (1) CN106920751A (zh)
TW (1) TWI637518B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134872B2 (en) 2015-12-28 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10770286B2 (en) * 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10847413B2 (en) * 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
DE102018124674A1 (de) 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Kontaktstifte für Halbleiter-Bauelement und Verfahren zu deren Herstellung
US10818557B2 (en) * 2018-07-03 2020-10-27 Globalfoundries Inc. Integrated circuit structure to reduce soft-fail incidence and method of forming same
CN112018036A (zh) * 2019-05-30 2020-12-01 台湾积体电路制造股份有限公司 半导体装置结构的制造方法
US11227792B2 (en) * 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
KR102636808B1 (ko) 2019-11-11 2024-02-15 주식회사 엘지에너지솔루션 압력 조절 부재를 포함하는 전극 슬러리 코팅 장치 및 방법
US11387140B2 (en) * 2020-03-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Enlarging contact area and process window for a contact via
US11430866B2 (en) * 2020-03-26 2022-08-30 Intel Corporation Device contact sizing in integrated circuit structures
US11563109B2 (en) * 2021-02-19 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US20230268223A1 (en) * 2022-02-24 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20230343857A1 (en) * 2022-04-22 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US20230420543A1 (en) * 2022-06-27 2023-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812106B1 (en) 2003-01-14 2004-11-02 Advanced Micro Devices, Inc. Reduced dopant deactivation of source/drain extensions using laser thermal annealing
JP2007129038A (ja) 2005-11-02 2007-05-24 Sony Corp 半導体装置およびその製造方法
US8779530B2 (en) 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8765585B2 (en) * 2011-04-28 2014-07-01 International Business Machines Corporation Method of forming a borderless contact structure employing dual etch stop layers
JP2013012686A (ja) 2011-06-30 2013-01-17 Panasonic Corp 半導体装置及びその製造方法
US9368603B2 (en) 2011-09-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
US8748302B2 (en) 2012-02-21 2014-06-10 Globalfoundries Inc. Replacement gate approach for high-k metal gate stacks by using a multi-layer contact level
US20130309856A1 (en) 2012-05-15 2013-11-21 International Business Machines Corporation Etch resistant barrier for replacement gate integration
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US9530654B2 (en) 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
US9076766B2 (en) 2013-06-13 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure
US9105497B2 (en) * 2013-09-04 2015-08-11 Globalfoundries Inc. Methods of forming gate structures for transistor devices for CMOS applications
US9293551B2 (en) * 2013-11-25 2016-03-22 Globalfoundries Inc. Integrated multiple gate length semiconductor device including self-aligned contacts
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9324577B2 (en) 2014-02-07 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Modified self-aligned contact process and semiconductor device
KR102197402B1 (ko) * 2014-10-14 2020-12-31 삼성전자주식회사 반도체 장치 제조 방법
US9455330B2 (en) * 2014-11-21 2016-09-27 International Business Machines Corporation Recessing RMG metal gate stack for forming self-aligned contact
US20160163603A1 (en) * 2014-12-08 2016-06-09 International Business Machines Corporation Pfet gate stack materials having improved threshold voltage, mobility and nbti performance
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US10134872B2 (en) * 2015-12-28 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same

Also Published As

Publication number Publication date
US20200235225A1 (en) 2020-07-23
CN106920751A (zh) 2017-07-04
US20170186743A1 (en) 2017-06-29
US10134872B2 (en) 2018-11-20
US20180337254A1 (en) 2018-11-22
US20190109211A1 (en) 2019-04-11
US11404558B2 (en) 2022-08-02
KR20170077771A (ko) 2017-07-06
US10529824B2 (en) 2020-01-07
KR20190143427A (ko) 2019-12-30
KR102158124B1 (ko) 2020-10-15
TWI637518B (zh) 2018-10-01
US10651289B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
TWI637518B (zh) 半導體裝置及其製造方法
TWI650869B (zh) 半導體裝置與其形成方法
TWI701830B (zh) 半導體裝置及其形成方法
TWI668744B (zh) 半導體裝置及其形成方法
KR102183123B1 (ko) 반도체 디바이스 및 이의 제조 방법
KR101910243B1 (ko) 반도체 장치 및 그 제조 방법
TWI617034B (zh) 半導體裝置及其製造方法
CN107154432B (zh) 半导体器件及其制造方法
TWI572035B (zh) 半導體裝置及其製造方法
US9704883B2 (en) FETS and methods of forming FETS
KR102107623B1 (ko) 금속 절단 공정에서의 푸팅 제거
CN107452795A (zh) 半导体器件及其制造方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
CN106531806A (zh) Fet及形成fet的方法
TW202213789A (zh) 半導體結構之製造方法
CN107039258A (zh) 形成栅极的方法和finfet
CN107017256A (zh) 半导体器件中的局部互连件及其制造方法
KR20200050391A (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스
CN109427889A (zh) 鳍式场效应晶体管器件和方法
CN107154383A (zh) 制造半导体装置的方法
TW202127546A (zh) 半導體裝置及其形成方法
TWI850731B (zh) 半導體裝置及其製造方法
CN114242590A (zh) 半导体器件及其制造方法
CN116978935A (zh) 半导体结构及其形成方法