TW201711170A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201711170A TW201711170A TW105106573A TW105106573A TW201711170A TW 201711170 A TW201711170 A TW 201711170A TW 105106573 A TW105106573 A TW 105106573A TW 105106573 A TW105106573 A TW 105106573A TW 201711170 A TW201711170 A TW 201711170A
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetoresistive memory
- layer
- organic
- wafer
- resin layer
- Prior art date
Links
Classifications
-
- H10W74/473—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0073—Shielding materials
- H05K9/0075—Magnetic shielding materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/40—Devices controlled by magnetic fields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H10W42/20—
-
- H10W42/284—
-
- H10W42/287—
-
- H10W90/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H10W42/271—
-
- H10W72/325—
-
- H10W72/352—
-
- H10W72/354—
-
- H10W72/552—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/117—
-
- H10W90/24—
-
- H10W90/732—
-
- H10W90/734—
-
- H10W90/752—
-
- H10W90/754—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本發明之實施形態提供一種半導體裝置,其既能抑制步驟數之增加,亦能獲得優異之對半導體晶片之磁屏蔽效果。
實施形態之半導體裝置具備:基板;磁阻記憶體晶片,其安裝於基板上;及密封樹脂層,其將磁阻記憶體晶片密封。磁阻記憶體晶片具備:磁阻記憶體元件層;及有機樹脂層,其以覆蓋磁阻記憶體元件層之至少一部分之方式設置,且含有磁性體粉末。
Description
本申請案享有以日本專利申請案2015-180895號(申請日:2015年9月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
目前,多種半導體記憶體正在被開發並實際使用化。於半導體記憶體之中,如磁阻記憶體(Magnetoresistive Random Access Memory:MRAM(磁阻式隨機存取記憶體))般利用磁之半導體記憶體亦被實際使用化。磁阻記憶體由於係利用磁之記憶元件,故而有保持於記憶元件中之資訊因外部磁場之影響而丟失之虞。先前之具有磁阻元件之半導體晶片中,為了抑制外部磁場之影響,正在研究應用例如於半導體晶片上配置磁屏蔽板之封裝構造。
配置磁屏蔽板之封裝構造除了需要於基板上積層半導體晶片之步驟以外,還需要積層磁屏蔽板之步驟。因此,步驟數增加。而且,於積層複數個半導體晶片之情形時,半導體晶片與磁屏蔽板之間隔越寬,對半導體晶片之磁屏蔽效果越差。
本發明之實施形態提供一種半導體裝置,其既能抑制步驟數之增加,亦能獲得對半導體晶片之優異之磁屏蔽效果。
實施形態之半導體裝置具備:基板;磁阻記憶體晶片,其安裝於基板上;及密封樹脂層,其將磁阻記憶體晶片密封。磁阻記憶體晶片具備:磁阻記憶體元件層;及有機樹脂層,其以覆蓋磁阻記憶體元件層之至少一部分之方式設置,且含有磁性體粉末。
1‧‧‧基板
1a‧‧‧面
1b‧‧‧面
2‧‧‧晶片積層體
3‧‧‧接合線
4‧‧‧密封樹脂層
5‧‧‧導電體
10‧‧‧半導體裝置
11‧‧‧電極
20‧‧‧磁阻記憶體晶片
21‧‧‧磁阻記憶體元件層
21a‧‧‧半導體元件層
21b‧‧‧磁阻元件層
22‧‧‧電極
23‧‧‧絕緣層
24‧‧‧有機樹脂層
25‧‧‧有機接著層
26‧‧‧開口部
27‧‧‧有機保護層
211‧‧‧區域
212‧‧‧區域
圖1係表示半導體裝置之構造例之剖視模式圖。
圖2係表示磁阻記憶體晶片之構造例之剖視模式圖。
圖3係表示晶片積層體之一部分之構造例之剖視模式圖。
圖4係表示磁阻記憶體晶片之另一構造例之剖視模式圖。
圖5係表示晶片積層體之一部分之構造例之剖視模式圖。
以下,參照圖式對實施形態進行說明。再者,圖式係模式性之圖,存在例如厚度與平面尺寸之關係、各層之厚度之比率等和實物不同之情形。而且,於實施形態中,對於實質上相同之構成要素標註相同符號並省略說明。
圖1係表示半導體裝置之構造例之剖視模式圖。圖1所示之半導體裝置10具備基板1、晶片積層體2、接合線3、密封樹脂層4、及導電體5。
基板1具有面1a及面1a之相反側之面1b。圖1中,將面1a設為上側,將面1b設為下側而圖示半導體裝置10。作為基板1,列舉例如於絕緣樹脂基板之表面或內部設有配線網之配線基板。作為配線基板,列舉例如使用玻璃-環氧樹脂或BT樹脂(雙馬來醯亞胺-三嗪樹脂)等之印刷配線板(多層印刷基板等)。
晶片積層體2具有搭載於基板1上之磁阻記憶體晶片20。磁阻記憶體晶片20例如為具有MRAM之記憶體晶片。圖1所示之磁阻記憶體晶片20為4段構造,磁阻記憶體晶片20之數量並無特別限定。
接合線3設置於基板1,且將露出於面1a之電極11與磁阻記憶體晶片20之間電性連接。電極11電性連接於基板1之配線網。進而,接合線3將複數個磁阻記憶體晶片20依序電性連接。接合線3包含例如金、銀、銅或鋁等。
密封樹脂層4將磁阻記憶體晶片20及接合線3密封。密封樹脂層4含有無機填充材(例如SiO2)。密封樹脂層4係例如使用包含無機填充材與有機樹脂等之密封樹脂,利用轉注成形法、壓縮成形法、射出成形法等成形法而形成。
導電體5設置於基板1,且電性連接於露出於面1b之連接墊。導電體5具有作為外部連接端子之功能。經由外部連接端子將例如信號及電源電壓等供給至磁阻記憶體晶片20。導電體5包含例如金、銅或焊料等。作為焊料,列舉例如錫-銀系、錫-銀-銅系之無鉛焊料等。導電體5亦可具有複數種金屬材料之積層。圖1所示之半導體裝置10具備具有導電性球之導電體5,但亦可以具備具有凸塊之導電體5。
接下來,參照圖2對磁阻記憶體晶片20之構造例進行說明。圖2係表示磁阻記憶體晶片20之構造例之剖視模式圖。圖2所示之磁阻記憶體晶片20具備磁阻記憶體元件層21、電極22、絕緣層23、有機樹脂層24、及有機接著層25。
磁阻記憶體元件層21例如具有:記憶胞,其具有磁阻記憶體元件;解碼器,其選擇進行資料之寫入及讀出之磁阻記憶體元件;及周邊電路,其包含控制解碼器之動作之控制電路、與對解碼器及控制電路供給電力之電源電路。磁阻記憶體元件層21之厚度例如為30μm以上80μm以下。
磁阻記憶體元件層21例如具有:半導體元件層21a;及磁阻元件層21b,其設置於半導體元件層21a上,且具有MTJ(Magnetic Tunnel Junction:MTJ,磁穿隧接面)元件等磁阻元件。半導體元件層21a係藉
由例如於矽基板等半導體板上成膜絕緣層或導電層而形成。
進而,半導體元件層21a例如具備:記憶胞部,其包含第1電晶體;及周邊電路部,其具有包含第2電晶體之半導體元件。第1電晶體係控制對磁阻元件之電荷之供給。第2電晶體係構成周邊電路之元件之一。磁阻元件例如設置於半導體元件層21a之記憶胞部上,且經由配線等電性連接於第1電晶體之輸入輸出端子。
電極22設置於磁阻元件層21b上。電極22例如電性連接於構成半導體元件層21a之周邊電路之半導體元件。電極22具有作為電極墊之功能。電極22包含例如銅、銀、金或鋁等。電極22可藉由例如利用濺鍍法、電解鍍敷法或無電解鍍敷法等成膜包含上述材料之鍍膜而形成。
絕緣層23設置於磁阻記憶體元件層21上及電極22之一部分之上。絕緣層23包含例如氧化矽或氮化矽。絕緣層23具有例如作為鈍化層之功能。
有機樹脂層24係以覆蓋磁阻記憶體元件層21之至少一部分之方式設置。圖2所示之有機樹脂層24係以隔著絕緣層23與磁阻元件層21b重疊之方式設置。有機樹脂層24具有作為鈍化層之功能。有機樹脂層24包含例如聚醯亞胺。
進而,有機樹脂層24含有磁性體粉末。含有磁性體粉末之有機樹脂層24具有作為磁屏蔽層之功能。亦可不必設置有機樹脂層24。
有機樹脂層24係例如藉由利用旋塗法塗佈包含磁性粉末之液狀有機樹脂而形成。有機樹脂層24之厚度例如為2μm以上5μm以下。
絕緣層23及有機樹脂層24具有使電極22之至少一部分露出之開口部26。有機樹脂層24例如能夠使用經曝光顯影之光阻劑而選擇性地進行蝕刻加工。
有機接著層25係以覆蓋磁阻記憶體元件層21之至少一部分之方式設置。圖2所示之有機接著層25係與磁阻記憶體元件層21中之磁阻
元件層21b之形成面之相反側之面相接設置。作為有機接著層25,列舉例如晶粒接合膜(Die Attach Film:DAF)等。作為DAF,列舉例如以環氧樹脂、聚醯亞胺樹脂、丙烯酸系樹脂等為主成分之黏著片。
進而,有機接著層25含有磁性體粉末。含有磁性體粉末之有機接著層25具有作為磁屏蔽層之功能。只要有機樹脂層24及有機接著層25之至少一者含有磁性體粉末即可。
作為磁性體粉末,使用例如鐵(Fe)、鎳(Ni)、鈷(Co)等軟磁性金屬、或包含上述軟磁性金屬之至少一種之軟磁性合金等。作為軟磁性合金等,列舉矽鋼(Fe-Si)、碳鋼(Fe-C)、坡莫合金(Fe-Ni)、鐵矽鋁合金(Fe-Si-Al)、鐵鈷合金(Fe-Co)、鐵氧體不鏽鋼等。有機樹脂層24及有機接著層25可含有互為相同之粉末。有機樹脂層24及有機接著層25亦可含有互不相同之粉末。
有機樹脂層24或有機接著層25較密封樹脂層4更易含有磁性體粉末。由此,能夠使例如相對於有機樹脂層24或有機接著層25的磁性體粉末之每單位體積之含量較密封樹脂層4更多。
磁阻記憶體晶片20係以使電極22露出之方式多段地積層。經多段地積層之磁阻記憶體晶片20經由有機接著層25依序接著。多段地積層之磁阻記憶體晶片20之電極22經由接合線3依序電性連接。又,最下段之磁阻記憶體晶片20之電極22經由接合線3電性連接於被設置在基板1之電極11。
在利用晶粒接合膜等有機接著層25將經多段地積層之複數個磁阻記憶體晶片20接著之情形時,將複數個磁阻記憶體晶片20積層之後進行熱處理。藉此,使有機接著層25暫時軟化而將磁阻記憶體晶片20彼此或磁阻記憶體晶片20與基板1接著。此時,如圖3所示,存在有機接著層25順著磁阻記憶體元件層21之側面流動之情形。圖3係用以說明磁阻記憶體晶片之接著狀態之剖視模式圖。
圖3所示之有機接著層25覆蓋磁阻記憶體元件層21之側面,且與有機樹脂層24相接。進而,經多段地積層之磁阻記憶體晶片20之有機接著層25係以覆蓋磁阻記憶體元件層21之側面之方式相互相接。藉由以覆蓋磁阻記憶體元件層21之側面之方式設置有機接著層25,有機樹脂層24與有機接著層25之接著強度提高。而且,於有機樹脂層24與有機接著層25相接之情形時,入射至有機樹脂層24之磁力容易向有機接著層25傳遞,入射至有機接著層25之磁力容易向有機樹脂層24傳遞,因此抑制自垂直方向而來之磁場之影響之效果提高。又,藉由使有機接著層25含有磁性體粉末,能夠抑制自水平方向而來之磁場之影響,因此能夠進而提高磁阻記憶體晶片20之磁屏蔽效果。
本實施形態之半導體裝置具備以覆蓋磁阻記憶體晶片之至少一部分之方式設置且含有磁性體粉末之有機樹脂層及有機接著層之至少一種層。上述含有磁性體粉末之有機樹脂層及有機接著層之至少一種層係針對每個磁阻記憶體晶片而設置。如此,能夠將含有磁性體粉末之有機樹脂層及有機接著層之至少一種層配置在極接近於磁阻記憶體晶片之位置,因此能夠提高磁屏蔽效果。又,能夠使有機樹脂層或有機接著層含有磁性體粉末而形成磁屏蔽層。由此,與在磁阻記憶體晶片上另外積層磁屏蔽板之情形相比較,能夠抑制步驟數之增加。
磁阻記憶體晶片20之構造並不限定於圖2所示之構造。圖4係表示磁阻記憶體晶片20之另一構造之剖視模式圖。與圖2所示之磁阻記憶體晶片20相比較,圖4所示之磁阻記憶體晶片20至少在具備設置於磁阻記憶體元件層21與有機樹脂層24之間之有機保護層27之構成上不同。關於與圖2所示之構成要素相同之構成要素,適當引用圖2所示之說明。
有機保護層27設置於絕緣層23上。有機樹脂層24設置於有機保護層27上。有機保護層27具有保護磁阻記憶體元件層21之功能。有機
保護層27包含例如聚醯亞胺等。
藉由設置有機保護層27,使磁阻記憶體元件層21得到保護,因此能夠使有機樹脂層24之磁性體粉末之含量較多。由此,能夠進而提高磁性屏蔽效果。
圖5係表示晶片積層體2之一部分之構造例之剖視模式圖。為方便起見,未圖示接合線3。與圖2所示之磁阻記憶體晶片20相比較,圖5所示之磁阻記憶體晶片20至少在不具備有機樹脂層24而具備有機保護層27之構成上不同。即,圖5所示之磁阻記憶體晶片20具備:磁阻記憶體元件層21;電極22,其設置於磁阻記憶體元件層21上;絕緣層23,其設置於磁阻記憶體元件層21上及電極22上;有機保護層27,其設置於絕緣層23上;及有機接著層25,其以覆蓋具有使電極22之一部分露出之開口部之磁阻記憶體元件層21之至少一部分之方式設置,且含有磁性體粉末。
磁阻記憶體晶片20係以使電極22露出之方式多段地積層。經多段地積層之磁阻記憶體晶片20經由有機接著層25依序接著。此時,晶片積層體2亦可不於最上層具備有機接著層25。經多段地積層之磁阻記憶體晶片20之電極22依序電性連接。又,最下段之磁阻記憶體晶片20之電極22電性連接於被設置在基板1之電極11。
磁阻記憶體元件層21具有與有機接著層25重疊之區域211、及不與有機接著層25重疊之區域212。不與含有磁性體粉末之有機接著層25重疊之區域212之磁屏蔽效果相較於區域211降低。因此,藉由使相較於周邊電路更易受到外部磁場之影響之磁阻記憶體元件與區域211重疊而配置,即,以與區域211重疊之方式設置記憶胞,能夠抑制寫入至磁阻記憶體元件之資料之消失。
再者,對本發明之若干實施形態進行了說明,但該等實施形態係作為例而提出,並未意欲限定發明之範圍。該等新穎之實施形態能
夠以其他多種形態實施,且能夠於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨中,並且包含於申請專利範圍中所記載之發明及其均等之範圍內。
1‧‧‧基板
1a‧‧‧面
1b‧‧‧面
2‧‧‧晶片積層體
3‧‧‧接合線
4‧‧‧密封樹脂層
5‧‧‧導電體
10‧‧‧半導體裝置
11‧‧‧電極
20‧‧‧磁阻記憶體晶片
Claims (5)
- 一種半導體裝置,其具備:基板;磁阻記憶體晶片,其安裝於上述基板上;及密封樹脂層,其將上述磁阻記憶體晶片密封;且上述磁阻記憶體晶片具備:磁阻記憶體元件層;及有機樹脂層,其以覆蓋上述磁阻記憶體元件層之至少一部分之方式設置,且含有磁性體粉末。
- 如請求項1之半導體裝置,其中上述磁阻記憶體晶片進而具備有機保護層,該有機保護層設置於上述磁阻記憶體元件層與上述有機樹脂層之間。
- 一種半導體裝置,其具備:基板;磁阻記憶體晶片,其經由有機接著層而接著於上述基板上;及密封樹脂層,其將上述磁阻記憶體晶片密封;且上述有機接著層含有磁性體粉末。
- 如請求項3之半導體裝置,其中上述磁阻記憶體晶片具備:磁阻記憶體元件層;及有機樹脂層,其以覆蓋上述磁阻記憶體元件層之至少一部分之方式設置,且含有磁性體粉末。
- 如請求項3或4之半導體裝置,其中上述磁阻記憶體晶片具有電極,且以使上述電極露出之方式多段地積層;經多段地積層之上述磁阻記憶體晶片經由上述有機接著層而依序接著;且 經多段地積層之上述磁阻記憶體晶片之上述電極依序電性連接。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015180895A JP2017059583A (ja) | 2015-09-14 | 2015-09-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201711170A true TW201711170A (zh) | 2017-03-16 |
Family
ID=58257743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105106573A TW201711170A (zh) | 2015-09-14 | 2016-03-03 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20170077390A1 (zh) |
| JP (1) | JP2017059583A (zh) |
| CN (1) | CN106531880A (zh) |
| TW (1) | TW201711170A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI701774B (zh) * | 2018-02-28 | 2020-08-11 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
| TWI748193B (zh) * | 2018-06-18 | 2021-12-01 | 台灣積體電路製造股份有限公司 | 記憶體裝置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110224059B (zh) * | 2018-03-02 | 2022-10-28 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
| US11088083B2 (en) | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure |
| JP7385483B2 (ja) * | 2020-01-27 | 2023-11-22 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-09-14 JP JP2015180895A patent/JP2017059583A/ja active Pending
-
2016
- 2016-03-03 TW TW105106573A patent/TW201711170A/zh unknown
- 2016-04-13 CN CN201610227298.9A patent/CN106531880A/zh not_active Withdrawn
- 2016-08-10 US US15/233,650 patent/US20170077390A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI701774B (zh) * | 2018-02-28 | 2020-08-11 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
| US11476240B2 (en) | 2018-02-28 | 2022-10-18 | Kioxia Corporation | Semiconductor device |
| TWI748193B (zh) * | 2018-06-18 | 2021-12-01 | 台灣積體電路製造股份有限公司 | 記憶體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017059583A (ja) | 2017-03-23 |
| CN106531880A (zh) | 2017-03-22 |
| US20170077390A1 (en) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9070692B2 (en) | Shields for magnetic memory chip packages | |
| US9172028B2 (en) | Semiconductor device | |
| CN106098931B (zh) | 包括屏蔽结构的磁阻芯片封装件 | |
| US7829980B2 (en) | Magnetoresistive device and method of packaging same | |
| JP6010005B2 (ja) | 半導体装置及びその製造方法 | |
| US11139341B2 (en) | Protection of MRAM from external magnetic field using magnetic-field-shielding structure | |
| TW201711170A (zh) | 半導體裝置 | |
| JP2012109307A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6280014B2 (ja) | 半導体装置及びその製造方法 | |
| US6984867B2 (en) | Magnetic memory device | |
| WO2012134570A1 (en) | Three-dimensional magnetic circuits including magnetic connectors | |
| KR20170030184A (ko) | 반도체 장치 | |
| US11189409B2 (en) | Electronic substrates having embedded dielectric magnetic material to form inductors | |
| US20160309574A1 (en) | Printed circuit board | |
| JP7379066B2 (ja) | インダクタ部品 | |
| US12191262B2 (en) | Package structure and method for fabricating the same | |
| US20160329487A1 (en) | Magnetic memory device | |
| US20220344578A1 (en) | Package structure and manufacturing method thereof | |
| JP2005116881A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI843347B (zh) | 電子封裝件及其製法 | |
| KR102604273B1 (ko) | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 | |
| US20230411239A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20250096102A1 (en) | Semiconductor storage device and method of heating semiconductor storage device | |
| US11264161B2 (en) | Coil electronic component | |
| JP6058051B2 (ja) | 半導体装置 |