[go: up one dir, main page]

TW201707052A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201707052A
TW201707052A TW105107825A TW105107825A TW201707052A TW 201707052 A TW201707052 A TW 201707052A TW 105107825 A TW105107825 A TW 105107825A TW 105107825 A TW105107825 A TW 105107825A TW 201707052 A TW201707052 A TW 201707052A
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
semiconductor device
nitride epitaxial
layers
Prior art date
Application number
TW105107825A
Other languages
English (en)
Inventor
小林隆
林伯融
陳哲霖
Original Assignee
漢民科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢民科技股份有限公司 filed Critical 漢民科技股份有限公司
Publication of TW201707052A publication Critical patent/TW201707052A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H10P14/2921—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/474—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having multiple parallel 2D charge carrier gas channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10P14/24—
    • H10P14/2904—
    • H10P14/2905—
    • H10P14/3216—
    • H10P14/3416—
    • H10P14/3444—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體裝置包含：一基板、一緩衝層、及一裝置層。緩衝層沉積於基板上，且包括至少一氮化鎵磊晶層及沉積於氮化鎵磊晶層上的至少一插入層，其中一電子捕捉元素被摻雜入氮化鎵磊晶層的一區域，該區域係為鄰近該氮化鎵磊晶層及其上的插入層之間的一介面。裝置層則形成於緩衝層之上。藉由上述結構，氮化鎵磊晶層的電子被捕捉，而降低電子遷移率，並使得來自緩衝層漏電流被抑制，因此半導體裝置的性能也就被提升。本發明亦揭露一種製造上述半導體裝置的方法。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造方法，尤其是一種較低漏電流的半導體裝置及其製造方法。
在高功率及高頻的應用領域，高電子遷移率電晶體(High Electron Mobility Transistor, HEMT)是常見的構造。HEMT構造會產生高電子遷移率的區域，這些高遷移率的電子可提供非常優越的高頻表現。
氮化鋁鎵/氮化鎵(AlGaN/GaN)構造是非常普遍的HEMT裝置。其原因首先在於AlGaN/GaN的異質介面能產生二維電子氣(2 Dimensional Electron Gas,  2DEG)。二維電子氣是一種以較高遷移率自由移動的電子氣體。氮化鋁鎵是做為壁障層，而氮化鎵則是做為通道層。其次是GaN材料具有高能隙，高崩潰電壓，高電子遷移率，高熱傳導率等特徵。氮化鋁鎵是做為壁障層，而氮化鎵則是做為通道層。
可以知道的是，高電子遷移率裝置通常需要具有相對較高電阻的半絕緣基板，且功率裝置需要較厚的氮化鎵磊晶層以提高崩潰電壓。基於成長較厚氮化鎵磊晶層於矽基板的需要，許多種過渡層被安插於氮化鎵磊晶層及矽基板之間，例如轉換層、插入層、或超晶格構造。然而這些過渡層會在功率裝置產生嚴重的漏電流問題。於是如何抑制磊晶層的漏電流現象已成為一個重要的議題。
本發明係關於一種半導體裝置及其製造方法，其植入電子捕捉元素於基板及裝置層之間的緩衝層，以防止不想要的二維電子氣體在緩衝層產生，藉此以抑制經由二維電子氣體產生的漏電流。
於一實施例中，本發明之半導體裝置包含：一基板、一緩衝層、及一裝置層。緩衝層係沉積於基板上，且包括至少一氮化鎵磊晶層及至少一插入層。插入層係沉積於氮化鎵磊晶層之上。氮化鎵磊晶層及其上的插入層間有一介面，且氮化鎵磊晶層在鄰近此介面的區域被植入一電子捕捉元素。裝置層則形成於緩衝層上。
在又一實施例中，本發明之半導體裝置的製造方法包含：提供一基板；形成一緩衝層於基板上，其中緩衝層包括至少一氮化鎵磊晶層及至少一沉積於氮化鎵磊晶層上的插入層，且其中氮化鎵磊晶層及其上的插入層間有一介面，且氮化鎵磊晶層在鄰近此介面的區域被植入一電子捕捉元素；及形成一裝置層於緩衝層上。
本發明之實施例將配合圖示詳述於下，藉此以使本發明之目的、技術內容、特徵及優點更易於了解。
以下將詳述本發明之各實施例，並配合圖式作為例示。除了這些詳細說明的實施例外，本發明亦可廣泛地施行於其它的實施例中，任何所述實施例的輕易替代、修改、等效變化都包含在本發明之範圍內，本發明之範圍係以專利申請範圍為基礎。在說明書的描述中，為了使讀者對本發明有較完整的瞭解，提供了許多特定細節；然而，本發明能在省略部分或全部特定細節的前提下，仍可實施。此外，眾所周知的步驟或元件並未描述於細節中，以避免對本發明形成不必要之限制。圖式中相同或類似之元件將以相同或類似符號來表示。需特別注意的是，圖式僅為示意之用，並非代表元件實際之尺寸或數量，有些細節可能未完全繪出，以求圖式之簡潔。
請參照圖1。於一實施例中，本發明之半導體裝置包含：一基板10、一緩衝層20、及一裝置層30。於一實施例中，基板10包含但不限於一矽(Si)基板、一碳化矽(SiC)基板、或一藍寶石(sapphire)基板。緩衝層20沉積於基板20上。緩衝層20可改善基板10及裝置層30之間晶格結構不匹配的問題。為了要成長較厚的磊晶層於基板10上，例如成長較厚的氮化鎵磊晶層於矽基板上，緩衝層是必要的。裝置層30形成於緩衝層上，以實施此半導體裝置的功能。於一實施例中，裝置層30包括一通道層31、一壁障層32、及一電極層33。電極層33更包括一源極電極、一閘極電極、及一汲極電極。裝置層30的詳細構造及材料組成可由習知技術實現，在此不再贅述。
緩衝層20包含至少一氮化鎵磊晶層22及至少一沉積於氮化鎵磊晶層22上的插入層23。在圖1的實施例中，依序自基板10至裝置層30，緩衝層20包括一初始層21、複數氮化鎵磊晶層22、及複數插入層23，其中複數插入層23及複數氮化鎵磊晶層22以交錯的方式沉積。於一實施例中，初始層21為一氮化鋁(AlN)層；插入層23為一氮化鋁或氮化鋁鎵(AlGaN)層。
承上，在上述結構中，不想要的二維電子氣(2DEG)會在氮化鎵磊晶層22及其上的插入層23間的介面產生，此會在功率裝置造成嚴重的漏電流問題。於是本發明在氮化鎵磊晶層22鄰近此介面的一區域植入一種電子捕捉元素221。摻雜在氮化鎵磊晶層22的電子捕捉元素221會取代氮化鎵磊晶層22的鎵或氮原子，而會形成深層受體(deep acceptor)以捕捉氮化鎵磊晶層22內的電子，於是不想要的二維電子氣就不會形成，而藉由二維電子氣發生的漏電流也就被抑制。於一實施例中，電子捕捉元素221為鐵(Fe)、碳(C)、及鎂(Mg)的至少其中之一，較佳者為鐵。以氮化鎵磊晶層22及其上的插入層23間的介面為基準，有摻雜電子捕捉元素的氮化鎵磊晶層22的厚度大於5nm，較佳者氮化鎵磊晶層22的厚度大於10nm。於一實施例中，摻雜的電子捕捉元素的其濃度是介於1016 至1019 cm-3 之間。
接續上述，在圖1的實施例，電子捕捉元素221是摻雜在最上面一層的氮化鎵磊晶層22的一區域，此一區域鄰近此氮化鎵磊晶層22及其上的插入層23間的介面，但本發明並不限於此。在圖2的實施例，每一鄰接氮化鎵磊晶層22及其上層插入層23間介面的氮化鎵磊晶層22都有摻雜電子捕捉元素221，以增加抑制漏電流的效果。
請參考圖3。於一實施例中，插入層23，在靠近其本身及其下之氮化鎵磊晶層22的介面之處，亦摻雜電子捕捉元素221。也就是說，摻雜有電子捕捉元素221的區域跨越氮化鎵磊晶層22及其上的插入層23的介面。要注意的是，電子捕捉元素221也可以摻雜於最上面一層的插入層23，或是每一層的插入層23。請參考圖4， 於一實施例中，電子捕捉元素221是摻雜於緩衝層20的每一層沉積層，例如起始層21、氮化鎵磊晶層22、及插入層23。
藉由上述結構，摻雜於緩衝層20的電子捕捉元素221可以捕捉電子而降低電子遷移率，於是不想要的二維電子氣就不會在氮化鎵磊晶層22及其上的插入層23之間的介面產生，而漏電流也在緩衝層20被抑制，因此半導體裝置的性能也就被提升。
請參照圖1及圖5。於一實施例中，本發明提供一種半導體裝置的製造方法。在步驟S51，首先提供一基板10，例如一矽基板、一碳化矽基板、或一藍寶石基板。其次，在步驟S52，形成一緩衝層20於基板10上。如前所述，緩衝層20包括一初始層21，及複數以交錯的方式沉積的氮化鎵磊晶層22和插入層23。於一實施例中，氮化鋁(AlN)層被形成而做為初始層21。初始層21係以一晶體成長方法形成，例如以一有機金屬氣相磊晶法(Metal Organic Vapor Phase Epitaxy, MOVPE)，配合一鋁元素源氣體(如三甲基鋁(trimethylaluminum, TMA)氣體)及一氮元素源氣體(如阿摩尼亞(NH3)氣體)的混合氣體，形成初始層21。有機金屬氣相磊晶法，配合一鎵元素源氣體(如三甲基鎵(trimethylgallium, TMG)氣體)及一氮元素源氣體(如阿摩尼亞(NH3)氣體)的混合氣體，亦可用於形成氮化鎵磊晶層22。可以理解的是：在成長氮化鎵磊晶層22時，使氮化鎵磊晶層22通過電子捕捉元素221，可將電子捕捉元素221摻雜入氮化鎵磊晶層22。於一實施例中，以二(環戊二烯)亞鐡(cyclopentadienyl iron, ferrocene, Cp2Fe )做為鐵元素來源。插入層23形成的方法與初始層21相同。最後，在步驟S53，形成一裝置層30於緩衝層20上，而完成如圖1所示的半導體裝置。裝置層30的製造可由習知技術完成，在此不再贅述。
綜上所述，本發明之半導體裝置及其製造方法，利用摻雜電子捕捉元素於基板及裝置層之間的緩衝層，以捕捉在氮化鎵磊晶層的電子，而使電子遷移率降低。換言之，不想要的二維電子氣不會在氮化鎵磊晶層及其上插入層間的介面形成，亦即沒有二維電子氣可做為漏電流的路徑。於是半導體裝置的效能就被提升。
本發明已藉由實施例詳述於上。然而，習於此項技術者應當理解：本發明尚有各種替代、修改、等效的實施例。是故，本發明並不受限於本說明書所使用的實施例，而僅受限於所附的申請專利範圍。
10‧‧‧基板
20‧‧‧緩衝層
21‧‧‧初始層
22‧‧‧氮化鎵磊晶層
221‧‧‧電子捕捉元素
23‧‧‧插入層
30‧‧‧裝置層
31‧‧‧通道層
32‧‧‧壁障層
33‧‧‧電極層
2DEG‧‧‧二維電子氣
S51,S52,S53‧‧‧步驟
圖1是依本發明一第一實施例的一半導體裝置的一示意圖。 圖2是依本發明一第二實施例的一半導體裝置的一示意圖。 圖3是依本發明一第三實施例的一半導體裝置的一示意圖。 圖4是依本發明一第四實施例的一半導體裝置的一示意圖。 圖5是依本發明一實施例的一半導體裝置製造方法的流程圖。
10‧‧‧基板
20‧‧‧緩衝層
21‧‧‧初始層
22‧‧‧氮化鎵磊晶層
221‧‧‧電子捕捉元素
23‧‧‧插入層
30‧‧‧裝置層
31‧‧‧通道層
32‧‧‧壁障層
33‧‧‧電極層
2DEG‧‧‧二維電子氣

Claims (22)

  1. 一半導體裝置，其包含： 一基板； 一緩衝層，沉積於該基板上，且包括至少一氮化鎵磊晶層及沉積於該氮化鎵磊晶層上的至少一插入層，其中一電子捕捉元素被摻雜入該氮化鎵磊晶層的一區域，該區域係鄰近該氮化鎵磊晶層及其上的該插入層之間的一介面；及 一裝置層，形成於該緩衝層之上。
  2. 如請求項1之半導體裝置，其中該電子捕捉元素被摻雜入該插入層的一區域，該區域係鄰近該插入層及其下的該氮化鎵磊晶層之間的一介面。
  3. 如請求項1之半導體裝置，其中該緩衝層包括複數該氮化鎵磊晶層、及複數該插入層，且其中複數該插入層及複數該氮化鎵磊晶層以交錯的方式沉積，且其中該電子捕捉元素被摻雜入每一該氮化鎵磊晶層的一區域，該區域係鄰近該氮化鎵磊晶層及其上的該插入層之間的一介面。
  4. 如請求項1之半導體裝置，其中該緩衝層包括以交錯的方式沉積的複數該氮化鎵磊晶層及複數該插入層，且其中該電子捕捉元素被摻雜入每一該插入層的一區域，該區域係鄰近該插入層及其下的該氮化鎵磊晶層之間的一介面。
  5. 如請求項1之半導體裝置，其中該緩衝層包括複數沉積層，該複數沉積層更包括複數該氮化鎵磊晶層及複數該插入層，且其中該電子捕捉元素被摻雜入每一該沉積層。
  6. 如請求項1之半導體裝置，其中摻雜有該電子捕捉元素的該氮化鎵磊晶層的厚度大於5nm。
  7. 如請求項1之半導體裝置，其中該電子捕捉元素包含鐵(Fe)、碳(C)、及鎂(Mg)的至少其中之一。
  8. 如請求項1之半導體裝置，其中該插入層包含氮化鋁(AlN)或氮化鋁鎵(AlGaN)。
  9. 如請求項1之半導體裝置，其中該緩衝層更包括沉積於該基板上的一初始層，且該氮化鎵磊晶層沉積於該初始層上。
  10. 如請求項9之半導體裝置，其中該初始層包含氮化鋁(AlN)。
  11. 如請求項1之半導體裝置，其中該基板為一矽(Si)基板、一碳化矽(SiC)基板、或一藍寶石(sapphire)基板。
  12. 一種半導體裝置的製造方法，其包含： 提供一基板； 形成一緩衝層於該基板上，其中該緩衝層包括至少一氮化鎵磊晶層及沉積於該氮化鎵磊晶層上的至少一插入層，且其中一電子捕捉元素被摻雜入該氮化鎵磊晶層的一區域，該區域係鄰近該氮化鎵磊晶層及其上的該插入層之間的一介面；及 形成一裝置層於該緩衝層上。
  13. 如請求項12之半導體裝置的製造方法，其中該電子捕捉元素被摻雜入該插入層的一區域，該區域係鄰近該插入層及其下的該氮化鎵磊晶層之間的一介面。
  14. 如請求項12之半導體裝置的製造方法，其中該緩衝層包括以交錯的方式沉積的複數該氮化鎵磊晶層及複數該插入層，且其中該電子捕捉元素被摻雜入每一該氮化鎵磊晶層的一區域，該區域係鄰近該氮化鎵磊晶層及其上的該插入層之間的一介面。
  15. 如請求項12之半導體裝置的製造方法，其中該緩衝層包括以交錯的方式沉積的複數該氮化鎵磊晶層及複數該插入層，且其中該電子捕捉元素被摻雜入每一該插入層的一區域，該區域係鄰近該插入層及其下的該氮化鎵磊晶層之間的一介面。
  16. 如請求項12之半導體裝置的製造方法，其中該緩衝層包括複數沉積層，該複數沉積層更包含複數該氮化鎵磊晶層及複數該插入層，且其中該電子捕捉元素被摻雜入每一該沉積層。
  17. 如請求項12之半導體裝置的製造方法，其中摻雜有該電子捕捉元素的該氮化鎵磊晶層的厚度大於5nm。
  18. 如請求項12之半導體裝置的製造方法，其中該電子捕捉元素包含鐵(Fe)、碳(C)、及鎂(Mg)的至少其中之一。
  19. 如請求項12之半導體裝置的製造方法，其中該插入層包含氮化鋁(AlN)或氮化鋁鎵(AlGaN)。
  20. 如請求項12之半導體裝置的製造方法，其中該緩衝層更包含沉積於該基板上的一初始層，且該氮化鎵磊晶層沉積於該初始層上。
  21. 如請求項20之半導體裝置的製造方法，其中該初始層包含氮化鋁(AlN)。
  22. 如請求項12之半導體裝置的製造方法，其中該基板為一矽(Si)基板、一碳化矽(SiC)基板、或一藍寶石(sapphire)基板。
TW105107825A 2015-03-17 2016-03-14 半導體裝置及其製造方法 TW201707052A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/660,494 US20160276472A1 (en) 2015-03-17 2015-03-17 Semiconductor Device and Manufacturing Method Thereof

Publications (1)

Publication Number Publication Date
TW201707052A true TW201707052A (zh) 2017-02-16

Family

ID=56853351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107825A TW201707052A (zh) 2015-03-17 2016-03-14 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20160276472A1 (zh)
JP (1) JP2016174153A (zh)
CN (1) CN105990419A (zh)
DE (1) DE102016103208A1 (zh)
TW (1) TW201707052A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814756B (zh) * 2017-12-08 2023-09-11 日商愛沃特股份有限公司 化合物半導體基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847672A (zh) * 2017-03-03 2017-06-13 上海新傲科技股份有限公司 高击穿电压氮化镓功率材料的外延方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814756B (zh) * 2017-12-08 2023-09-11 日商愛沃特股份有限公司 化合物半導體基板

Also Published As

Publication number Publication date
US20160276472A1 (en) 2016-09-22
JP2016174153A (ja) 2016-09-29
DE102016103208A1 (de) 2016-09-22
CN105990419A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
CN106233440B (zh) 半导体基板和半导体元件
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6950185B2 (ja) 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CN101689561A (zh) 高压GaN基异质结晶体管的终止结构和接触结构
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
US9793363B1 (en) GaN semiconductor device comprising carbon and iron
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
CN101689563A (zh) 高电压GaN基异质结晶体管结构及其形成方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2019033155A (ja) 窒化物半導体トランジスタの製造方法
CN102427084A (zh) 氮化镓基高电子迁移率晶体管及制作方法
US20260006823A1 (en) Enhanced hemt device and preparing method thereof
JP2017168627A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
TWI839680B (zh) 稀土iii族氮化物氮極性高電子遷移率電晶體
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
US20160211358A1 (en) Semiconductor device
TW201707052A (zh) 半導體裝置及其製造方法
TWI572036B (zh) Nitride crystal structure
JP2021500747A (ja) 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
TWI497721B (zh) 增強型氮化鎵電晶體及其形成方法
TW201916355A (zh) 氮化物系場效電晶體