TW201642437A - 薄膜覆晶封裝堆疊結構及其製作方法 - Google Patents
薄膜覆晶封裝堆疊結構及其製作方法 Download PDFInfo
- Publication number
- TW201642437A TW201642437A TW104116427A TW104116427A TW201642437A TW 201642437 A TW201642437 A TW 201642437A TW 104116427 A TW104116427 A TW 104116427A TW 104116427 A TW104116427 A TW 104116427A TW 201642437 A TW201642437 A TW 201642437A
- Authority
- TW
- Taiwan
- Prior art keywords
- chip package
- flip chip
- film flip
- layer
- adhesive layer
- Prior art date
Links
Classifications
-
- H10W74/15—
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本發明揭露了一種薄膜覆晶封裝堆疊結構,包含第一可撓性基板、第二可撓性基板、第一導線層、第二導線層、第一晶片、第二晶片及黏膠層,其中,第一導線層與第一晶片、第二導線層與第二晶片分別設置在第一可撓性基板的第一功能面與第二可撓性基板的第二功能面上。第一可撓性基板具有相對於第一功能面的第一背面,第二可撓性基板具有相對於第二功能面的第二背面。第一背面與第二背面互相面對,並透過黏膠層互相連接,且黏膠層內包含多個電磁屏蔽粒子。
Description
本發明係關於一種薄膜覆晶封裝堆疊結構及其製作方法,特別地,本發明係關於一種可兼具節省空間及避免電磁干擾之功效的薄膜覆晶封裝堆疊結構及其製作方法。
晶片封裝製程乃是用來保護晶片不受外界物理或化學變動因素所影響,並提供晶片絕緣保護以避免配線受到外界干擾或互相干擾。於驅動IC領域,特別是於液晶顯示螢幕(Liquid Crystal Display,LCD)的應用,一般常以捲帶承載封裝(Tape Carrier Package,TCP)、薄膜覆晶封裝(Chip on Film,COF)、玻璃覆晶封裝(Chip On Glass)等三種封裝方法對驅動IC進行封裝。基於成本考量、腳距、基板可撓性等各種因素,薄膜覆晶封裝幾乎已取代了捲帶承載封裝而成為主流趨勢。
由於現今電子產品要求越來越高的反應速度以及越來越複雜的功能,而外觀部分則不斷訴求輕便薄化,因此驅動電路也趨向高積體密度,也就是說,在一定的空間中要置入比以前更多的電路或晶片。越來越密集的積體電路設計,使得有限空間中的晶片數量增加且晶片間的距離越來越接近,而導致電磁干擾也越來越嚴重。
基於上述問題,有必要研發一種能在一定空間內置入更多積體電路並能阻隔電磁干擾現象的薄膜覆晶封裝堆疊結構及其製作方法。
本發明的一範疇在於提供一種薄膜覆晶封裝堆疊結構。根據本發明的一具體實施例,薄膜覆晶封裝堆疊結構包含第一可撓性基板、第二可撓性基板、第一導線層、第二導線層、第一晶片、第二晶片以及黏膠層。於本具體實施例中,第一可撓性基板具有相對的第一功能面及第一背面,而第二可撓性基板則具有相對的第二功能面及第二背面。第一導線層設置於第一功能面上,且第二導線層設置於第二功能面上。第一晶片設置於第一功能面上並電性連接第一導線層,第二晶片則設置於第二功能面上並連接第二導線層。第一可撓性基板的第一背面面對第二可撓性基板的第二背面,並且,第一背面及第二背面以黏膠層互相連接。黏膠層內包含多個電磁屏蔽粒子,可幫助阻隔第一晶片及第二晶片間的電磁干擾。
本發明之另一範疇在於提供一種薄膜覆晶封裝堆疊結構之製作方法。根據本發明之一具體實施例,本發明之薄膜覆晶封裝堆疊結構的製作方法包含下列步驟:提供第一薄膜覆晶封裝體,第一薄膜覆晶封裝體包含具有第一背面之第一可撓性基板;提供第二薄膜覆晶封裝體,第二薄膜覆晶封裝體包含具有第二背面之第二可撓性基板;設置黏膠層於第一可撓性基板之第一背面上;佈設多個電磁屏蔽粒子於黏膠層上;以及將第一薄膜覆晶封裝體及第二薄膜覆晶封裝體
以背對背方式壓合,使得黏膠層連接第一背面與第二背面。
本具體實施例之方法所製作出來的薄膜覆晶封裝堆疊結構具有內含電磁屏蔽粒子的黏膠層,此黏膠層可協助阻隔第一薄膜覆晶封裝體及第二薄膜覆晶封裝體間的電磁干擾。
關於本發明之優點與精神可以藉由以下的發明詳述以及所附圖式得到進一步的了解。
1‧‧‧薄膜覆晶封裝堆疊結構
10‧‧‧第一可撓性基板
20‧‧‧第二可撓性基板
12‧‧‧第一導線層
22‧‧‧第二導線層
14‧‧‧第一晶片
24‧‧‧第二晶片
16‧‧‧第一防銲層
26‧‧‧第二防銲層
18‧‧‧第一封裝膠體
28‧‧‧第二封裝膠體
100‧‧‧第一功能面
102‧‧‧第一背面
200‧‧‧第二功能面
202‧‧‧第二背面
30‧‧‧黏膠層
32‧‧‧電磁屏蔽粒子
圖一係繪示根據本發明之一具體實施例之薄膜覆晶封裝堆疊結構的示意圖。
圖二A至圖二F係繪示根據本發明之一具體實施例之薄膜覆晶封裝堆疊結構之製作方法各步驟的結構示意圖。
圖三A至圖三G係繪示根據本發明之另一具體實施例之薄膜覆晶封裝堆疊結構之製作方法各步驟的結構示意圖。
請參閱圖一,圖一係繪示根據本發明之一具體實施例之薄膜覆晶封裝堆疊結構1的示意圖。如圖一所示,薄膜覆晶封裝堆疊結構1包含第一可撓性基板10、第二可撓性基板20、第一導線層12、第二導線層22、第一晶片14、第二晶片24以及黏膠層30,上述各元件互相堆疊連接而形成薄膜覆晶封裝堆疊結構1。
於本具體實施例中,第一可撓性基板10具有第一功能面100以及相對於第一功能面100之第一背面102,同樣地,第二可撓性基板20也具有相對的第二功能面200及第二背面202。可撓性基板10的第
一功能面100與可撓性基板20的第二功能面200,可用來設置晶片、導線層等功能性結構層。
如上所述,第一導線層12係設置在第一可撓性基板10的第一功能面100上,第二導線層22係設置於第二可撓性基板20的第二功能面200之上。第一晶片14設置於第一功能面100上並電性連接第一導線層12,更詳細地說,第一晶片14設置於第一功能面100所預先規劃出的晶片設置區中,並且可藉由凸塊與第一導線層12電性連接。同樣地,第二晶片24設置於第二功能面200所預先規劃出的晶片設置區中,並且可藉由凸塊與第二導線層22電性連接。第一導線層12與第二導線層22分別自上述的晶片設置區中延伸到第一功能面100與第二功能面200的外緣,使得第一晶片14與第二晶片24能分別透過第一導線層12與第二導線層22與外部電路進行電連接。
除了上述各堆疊層之外,在第一導線層12與第二導線層22上還分別設置第一防銲層16以及第二防銲層26,第一防銲層16以及第二防銲層26分別覆蓋第一導線層12與第二導線層22,以對第一導線層12及第二導線層22提供保護效果,第一防銲層16以及第二防銲層26並分別暴露出局部的第一導線層12與第二導線層22,以供導線層與晶片和外部電路電性連接。此外,在第一晶片14、與第一功能面100之間、第二晶片24與第二功能200之間的空間更分別填充有第一封裝膠體18以及第二封裝膠體28,以對晶片和導線層之電性接點(即凸塊)提供保護效果。
第一可撓性基板10的第一背面102與第二可撓性基板20
的第二背面202互相面對,並且兩者間以黏膠層30接合。黏膠層30內部包含多個電磁屏蔽粒子32,可對上下堆疊的第一晶片14及第二晶片24產生電磁屏蔽效果,以協助薄膜覆晶封裝堆疊結構1阻隔電磁干擾。於實務中,電磁屏蔽粒子32可選自金屬粒子或其他任何能產生電磁屏蔽效應的粒子,金屬粒子可包含銀、鐵、銅、銅/鎳、銅/銀、金、鋁、鎳、黃銅、不鏽鋼等,其他種類的粒子可包含鐵氧體(Ferrite)、石墨、碳黑、奈米碳管、奈米碳球、碳纖維、鍍鎳石墨、鍍鎳碳纖維以及鍍銅/鎳碳纖維等。
如圖一所示,本具體實施例之薄膜覆晶封裝堆疊結構1的電磁屏蔽粒子32於黏膠層30中可為緊密分佈而形成電磁屏蔽薄膜,而電磁屏蔽薄膜可位於黏膠層30靠近第二背面202之一側。電磁屏蔽粒子32於黏膠層30中的密度越靠近第一背面102則越低。電磁屏蔽薄膜能有效地阻隔第一晶片14與第二晶片24之間的電磁干擾現象。
如上所述,本發明之薄膜覆晶封裝堆疊結構係呈兩薄膜覆晶封裝體背對背上下堆疊連接的型態,除了可提高電性接點、節省空間之外,用來連接兩薄膜覆晶封裝體的黏膠層內還包含有電磁屏蔽粒子,可阻隔兩薄膜覆晶封裝體間的電磁干擾,因此符合LCD驅動IC中晶片的高積體密度趨勢並避免其帶來的電磁干擾缺點。
請參閱圖二A至圖二F,圖二A至圖二F係繪示根據本發明之一具體實施例之製作方法各步驟的結構示意圖。利用本具體實施例之製作方法可製作出如圖一所示的薄膜覆晶封裝堆疊結構1,故圖二A至圖二F的標號對照圖一之薄膜覆晶封裝堆疊結構1的標號來進行標
示。
本具體實施例之薄膜覆晶封裝堆疊結構的製作方法包含下列步驟。首先,如圖二A所示,提供包含第一可撓性基板10、第一導線層12及第一晶片14的第一薄膜覆晶封裝體,其中第一導線層12、第一晶片14係設置在第一可撓性基板10的第一功能面100上;如圖二B所示,提供包含第二可撓性基板20、第二導線層22及第二晶片24的第二薄膜覆晶封裝體,其中第二導線層22、第二晶片24係設置在第二可撓性基板20的第二功能面200上。第一薄膜覆晶封裝體及第二薄膜覆晶封裝體的結構與前述的具體實施例大致上相同,故於此不再贅述。
接著,如圖二C所示,設置黏膠層30於第一可撓性基板10之第一背面102上。具體而言,第一薄膜覆晶封裝體可被翻轉,使第一可撓性基板10的第一背面102朝上,以利設置黏膠層30於第一背面102上。如圖二D所示,佈設多個電磁屏蔽粒子32於黏膠層30上,其中電磁屏蔽粒子32的佈設可利用噴灑的方法將電磁屏蔽粒子32噴灑於黏膠層30上。此外,設置於第一背面102上的黏膠層30可為液態,因此電磁屏蔽粒子32佈設於液態的黏膠層30後,可由液態的黏膠層30表面漸漸滲入內部。由於黏膠層30已被設置於第一背面102上,故噴灑時電磁屏蔽粒子32會先接觸黏膠層30遠離第一背面102之一側,致使噴灑後電磁屏蔽粒子32在黏膠層30遠離第一背面102的一側的濃度較高,且越接近第一背面102濃度越低。
接著,如圖二E所示,將第一薄膜覆晶封裝體及第二薄膜覆晶封裝體以背對背方式壓合,使黏膠層30連接第一背面102及第二
背面202。經過壓合後,電磁屏蔽粒子32會緊密分佈於黏膠層30遠離第一背面102的一側,亦即,靠近第二背面202的一側,進而形成電磁屏蔽薄膜。於本具體實施例中,電磁屏蔽粒子32可選用銀、鐵、銅、銅/鎳、銅/銀、金、鋁、鎳、黃銅、不鏽鋼、鐵氧體(Ferrite)、石墨、碳黑、奈米碳管、奈米碳球、碳纖維、鍍鎳石墨、鍍鎳碳纖維或鍍銅/鎳碳纖維等具有電磁屏蔽效果的材料。
再者,黏膠層30係用來連接第一薄膜覆晶封裝體與第二薄膜覆晶封裝體,故液態的黏膠層30須經過固化製程轉變為固態,才具有足夠的接合力接合固定兩薄膜覆晶封裝體。如圖二F所示,於壓合後對液態的黏膠層30進行固化製程,使得液態的黏膠層30轉變為半固態再進一步轉變為固態。
上述具體實施例之製作方法為整個薄膜覆晶封裝堆疊結構製作完成後再對液態的黏膠層30進行固化。然而,為了製作方便起見,也可先對液態的黏膠層30進行半固化,使黏膠層30先維持一個特定形狀後再進行後續程序。請參閱圖三A至圖三G,圖三A至圖三G係繪示根據本發明之另一具體實施例之薄膜覆晶封裝堆疊結構之製作方法各步驟的結構示意圖。圖三A至圖三D所說明之步驟與圖二A至圖二D相同,在此不再贅述。本具體實施例與上一具體實施例不同處,在於本具體實施例在如圖三D所示佈設多個電磁屏蔽粒子32於液態之黏膠層30上之後,先對已包含電磁屏蔽粒子32的液態之黏膠層30進行固化製程使液態之黏膠層30由液態轉變為半固態,如圖三E所示。接著,再將第一薄膜覆晶封裝體及第二薄膜覆晶封裝體以背對背方式壓合,
以對半固態的黏膠層30施壓使電磁屏蔽粒子32緊密分佈於半固態之黏膠層30中而形成電磁屏蔽薄膜,如圖三F所示。最後,再對半固態之黏膠層30進行固化製程使其由半固態進一步轉變為固態,如圖三G所示。藉此,轉變成為如圖一所示之固態的黏膠層30,以連接第一薄膜覆晶封裝體與第二薄膜覆晶封裝體而形成薄膜覆晶封裝堆疊結構1,同時黏膠層30中的電磁屏蔽粒子32所形成的電磁屏蔽薄膜提供了良好的電磁屏蔽效果。
綜上所述,本具體實施例之薄膜覆晶封裝堆疊結構及其製作方法,可使LCD驅動IC在單位體積內的晶片數量增加,符合高速積體電路的趨勢,同時具有良好的電磁屏蔽效果,可有效阻隔晶片間的電磁干擾現象。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1‧‧‧薄膜覆晶封裝堆疊結構
10‧‧‧第一可撓性基板
20‧‧‧第二可撓性基板
12‧‧‧第一導線層
22‧‧‧第二導線層
14‧‧‧第一晶片
24‧‧‧第二晶片
16‧‧‧第一防銲層
26‧‧‧第二防銲層
100‧‧‧第一功能面
102‧‧‧第一背面
200‧‧‧第二功能面
202‧‧‧第二背面
30‧‧‧黏膠層
Claims (14)
- 一種薄膜覆晶封裝堆疊結構,包含:一第一可撓性基板,包含相對的一第一功能面以及一第一背面;一第二可撓性基板,包含相對的一第二功能面以及一第二背面,該第二背面面對該第一背面;一第一導線層,設置於該第一功能面上;一第二導線層,設置於該第二功能面上;一第一晶片,設置於該第一功能面上並電性連接該第一導線層;一第二晶片,設置於該第二功能面上並電性連接該第二導線層;以及一黏膠層,連接該第一背面以及該第二背面,該黏膠層包含多個電磁屏蔽粒子於其中。
- 如申請專利範圍第1項所述之薄膜覆晶封裝堆疊結構,其中該等電磁屏蔽粒子於該黏膠層中為緊密分佈而形成一電磁屏蔽薄膜。
- 如申請專利範圍第2項所述之薄膜覆晶封裝堆疊結構,其中該電磁屏蔽薄膜位於該黏膠層靠近該第二背面之一側。
- 如申請專利範圍第1項所述之薄膜覆晶封裝結構,其中該等電磁屏蔽粒子之材料係金屬。
- 如申請專利範圍第4項所述之薄膜覆晶封裝堆疊結構,其中該等電磁屏蔽粒子之材料係選自由銀、鐵、銅、銅/鎳、銅/銀、金、鋁、鎳、黃銅、不鏽鋼所組成之群組。
- 如申請專利範圍第1項所述之薄膜覆晶封裝堆疊結構,其中該等電磁屏蔽粒子之材料係選自由鐵氧體(Ferrite)、石墨、碳黑、奈米碳管、奈米碳球、碳纖維、鍍鎳石墨、鍍鎳碳纖維以及鍍銅/鎳碳纖維所組成之群組。
- 一種薄膜覆晶封裝堆疊結構之製作方法,包含下列步驟:提供一第一薄膜覆晶封裝體,該第一薄膜覆晶封裝體包含一第 一可撓性基板、一第一導線層以及一第一晶片,該第一可撓性基板包含相對的一第一功能面以及一第一背面,該第一導線層及該第一晶片係設置於該第一功能面上並相互電性連接;提供一第二薄膜覆晶封裝體,該第二薄膜覆晶封裝體包含一第二可撓性基板、一第二導線層以及一第二晶片,該第二可撓性基板包含相對的一第二功能面以及一第二背面,該第二導線層及該第二晶片係設置於該第二功能面上並相互電性連接;設置一黏膠層於該第一背面上;佈設多個電磁屏蔽粒子於該黏膠層上;以及將該第一薄膜覆晶封裝體及該第二薄膜覆晶封裝體以背對背方式壓合,使得該黏膠層連接該第一背面與該第二背面。
- 如申請專利範圍第7項所述之薄膜覆晶封裝堆疊結構之製作方法,進一步包含下列步驟:設置液態之該黏膠層於該第一背面上;於將該第一薄膜覆晶封裝體及該第二薄膜覆晶封裝體以背對背方式壓合之前,對液態之該黏膠層進行固化製程,使得液態之該黏膠層由液態轉變成半固態,接著對半固態之該黏膠層施壓,使該等電磁屏蔽粒子緊密分佈於半固態之該黏膠層中而形成一電磁屏蔽薄膜。
- 如申請專利範圍第8項所述之薄膜覆晶封裝堆疊結構之製作方法,進一步包含下列步驟:於將該第一薄膜覆晶封裝體及該第二薄膜覆晶封裝體以背對背方式壓合之後,對半固態之該黏膠層進行固化製程,使得半固態之該黏膠層進一步地轉變成固態。
- 如申請專利範圍第7項所述之薄膜覆晶封裝堆疊結構之製作方法,進一步包含下列步驟:設置液態之該黏膠層於該第一背面上; 於將該第一薄膜覆晶封裝體及該第二薄膜覆晶封裝體以背對背方式壓合之後,對液態之該黏膠層進行固化製程,使得液態之該黏膠層由液態轉變成半固態並進一步地轉變成固態。
- 如申請專利範圍第7項所述之薄膜覆晶封裝堆疊結構之製作方法,其中該等電磁屏蔽粒子之材料係金屬。
- 如申請專利範圍第11項所述之薄膜覆晶封裝堆疊結構之製作方法,其中該等電磁屏蔽粒子之材料係選自由銀、鐵、銅、銅/鎳、銅/銀、金、鋁、鎳、黃銅、不鏽鋼所組成之群組。
- 如申請專利範圍第7項所述之薄膜覆晶封裝堆疊結構之製作方法,其中該等電磁屏蔽粒子之材料係選自由鐵氧體(Ferrite)、石墨、碳黑、奈米碳管、奈米碳球、碳纖維、鍍鎳石墨、鍍鎳碳纖維以及鍍銅/鎳碳纖維所組成之群組。
- 如申請專利範圍第7項所述之薄膜覆晶封裝堆疊結構之製作方法,其中佈設該等電磁屏蔽粒子於該黏膠層上的方法包含噴灑。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104116427A TWI562326B (en) | 2015-05-22 | 2015-05-22 | Stacked chip on film package structure and manufacturing method thereof |
| CN201510453927.5A CN106169462B (zh) | 2015-05-22 | 2015-07-29 | 薄膜覆晶封装堆叠结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104116427A TWI562326B (en) | 2015-05-22 | 2015-05-22 | Stacked chip on film package structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201642437A true TW201642437A (zh) | 2016-12-01 |
| TWI562326B TWI562326B (en) | 2016-12-11 |
Family
ID=57358882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104116427A TWI562326B (en) | 2015-05-22 | 2015-05-22 | Stacked chip on film package structure and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106169462B (zh) |
| TW (1) | TWI562326B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189597B2 (en) * | 2018-10-29 | 2021-11-30 | Novatek Microelectronics Corp. | Chip on film package |
| CN115000031A (zh) * | 2022-06-10 | 2022-09-02 | 通富微电子股份有限公司 | 一种封装体 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
| US5907190A (en) * | 1994-11-24 | 1999-05-25 | Dow Corning Toray Silicone Co., Ltd. | Semiconductor device having a cured silicone coating with non uniformly dispersed filler |
| US7503155B2 (en) * | 2002-08-26 | 2009-03-17 | Meyers John G | Method for packaging a tape substrate |
| US20070267737A1 (en) * | 2006-05-17 | 2007-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packaged devices and methods for forming packaged devices |
| CN101877335B (zh) * | 2009-04-30 | 2012-07-25 | 玮锋科技股份有限公司 | 渐层式异方性导电胶膜及其制造方法 |
| CN102104033A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院微电子研究所 | 三维混合信号芯片堆叠封装体及其制备方法 |
| TW201208035A (en) * | 2010-08-10 | 2012-02-16 | Powertech Technology Inc | Multi-chip stacked assembly with ground connection of EMI shielding |
| JP6245792B2 (ja) * | 2012-03-29 | 2017-12-13 | デクセリアルズ株式会社 | 導電性粒子、回路接続材料、実装体、及び実装体の製造方法 |
| US8698288B1 (en) * | 2013-05-23 | 2014-04-15 | Freescale Semiconductor, Inc. | Flexible substrate with crimping interconnection |
| TWI509750B (zh) * | 2013-09-30 | 2015-11-21 | Chipmos Technologies Inc | 多晶片捲帶封裝結構 |
-
2015
- 2015-05-22 TW TW104116427A patent/TWI562326B/zh active
- 2015-07-29 CN CN201510453927.5A patent/CN106169462B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI562326B (en) | 2016-12-11 |
| CN106169462B (zh) | 2019-02-22 |
| CN106169462A (zh) | 2016-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188226B (zh) | 芯片封装结构及其制程 | |
| TWI618205B (zh) | 薄膜覆晶封裝體及其散熱方法 | |
| JP2023165871A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| TWI555166B (zh) | 層疊式封裝件及其製法 | |
| TWI409924B (zh) | 半導體封裝體及其製造方法 | |
| CN103094256B (zh) | 一种封装系统 | |
| US20110057301A1 (en) | Semiconductor package | |
| TWI770405B (zh) | 封裝元件及其製備方法 | |
| TWI729895B (zh) | 半導體封裝 | |
| CN111554629A (zh) | 一种芯片封装方法 | |
| WO2025092154A1 (zh) | 光学封装芯片及其制作方法、电子设备 | |
| TW201528459A (zh) | 晶片的封裝結構及其製造方法 | |
| JP6802314B2 (ja) | 半導体パッケージ及びその製造方法 | |
| TW201642437A (zh) | 薄膜覆晶封裝堆疊結構及其製作方法 | |
| CN104465583A (zh) | 球栅阵列封装件及将其安装在基板上的方法 | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| US20070052082A1 (en) | Multi-chip package structure | |
| CN101241902A (zh) | 多芯片的半导体封装件及其制法 | |
| TW201508877A (zh) | 半導體封裝件及其製法 | |
| CN104347431A (zh) | 一种暴露器件顶面和底面的封装结构及其制作方法 | |
| TWI332275B (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| KR100510518B1 (ko) | 반도체 장치 및 반도체 장치의 패키지 방법 | |
| TWI430376B (zh) | The Method of Fabrication of Semiconductor Packaging Structure | |
| TWI645518B (zh) | 封裝結構及其製法 | |
| US8410598B2 (en) | Semiconductor package and method of manufacturing the same |