[go: up one dir, main page]

TW201639423A - 中介層及使用奈米粒子油墨和磁場的製造方法 - Google Patents

中介層及使用奈米粒子油墨和磁場的製造方法 Download PDF

Info

Publication number
TW201639423A
TW201639423A TW105101627A TW105101627A TW201639423A TW 201639423 A TW201639423 A TW 201639423A TW 105101627 A TW105101627 A TW 105101627A TW 105101627 A TW105101627 A TW 105101627A TW 201639423 A TW201639423 A TW 201639423A
Authority
TW
Taiwan
Prior art keywords
support
conductive layer
conductive
interposer
substrate
Prior art date
Application number
TW105101627A
Other languages
English (en)
Inventor
李奉燮
塞普里昂 艾米卡 烏卓
查爾斯Ｇ 威奇克
亮 王
蘿拉 威爾斯 米卡里米
亞卡爾古德Ｒ 西塔朗
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201639423A publication Critical patent/TW201639423A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H10W70/05—
    • H10W70/095—
    • H10W70/098—
    • H10W70/635—
    • H10W70/65—
    • H10W70/685—
    • H10W70/63—
    • H10W90/724—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

中介層電路(130)形成在可能為犧牲性的基板(210)上，該中介層電路是由增加導電度之導電披覆(130”)所覆蓋的多孔性核心(130’)而形成。核心是由奈米粒子油墨所印刷。然後譬如藉由模製而形成支撐物(120S)以機械穩定電路。當正在形成電路或支撐物時，可以使用磁場以穩定電路。也提供了其他的特色。

Description

中介層及使用奈米粒子油墨和磁場的製造方法
本發明針對積體電路，更特別而言乃針對積體電路和其他構件的互連。
積體電路(integrated circuit，IC)是小裝置而具有微小的接觸襯墊，其必須連接到其他電路以形成完整的系統。IC和其他電路常常透過例如印刷電路板(printed circuit board，PCB)的中間基板或中介層而互連。IC的接觸襯墊可以藉由離散的接線而連接到基板的接觸襯墊。然而，為了減少總成的尺寸和縮短電路徑，可以淘汰離散的接線，如圖1所示範。
圖1顯示二個IC 110.1、110.2，其透過中介層120和PCB 124而彼此連接並且可能連接到其他電路。於此範例，每個IC 110(亦即110.1和110.2)是「晶粒」(die，也稱為「晶片」(chip))，亦即它與其他IC起初一起製造於半導體晶圓中(未顯示)，然後切割晶圓以分開IC。中介層包括支撐物120S，其具有通過支撐物的導電通孔130。中介層也包括重分佈層(redistribution layer，RDL)140，其具有以介電質140D而彼此絕緣的導線140L。(導線可以安排成一或更多個導電層；如果祇有一個導電層，則導線可以是水平的而無垂直部分。)晶粒的接觸襯墊110C附接到提供在RDL之 頂部140.T的接觸襯墊120C.T。連接顯示在144，並且可以是焊料、黏著劑、擴散接合或某種其他類型。也可以使用離散的接線。RDL的導線140L使接觸襯墊120C.T和通孔130互連。通孔終結在底部而在接觸襯墊120C.B。接觸襯墊120C.B以其他連接144(譬如焊料、黏著劑或擴散接合)而附接到PCB的接觸襯墊124C。PCB可以包括連接到其他電路(IC、中介層或其他構件，未顯示)的其他接觸襯墊。PCB的導線124L視需要而使PCB的接觸襯墊124C互連。
PCB 124和中介層120吸收和逸散晶粒所產生的某些熱，因此減少熱應力(源自熱膨脹的機械應力)。而且，如果中介層的熱膨脹係數(coefficient of thermal expansion，CTE)是在PCB和晶粒的中間，則中介層可以緩和源自晶粒和PCB之間CTE不匹配的某些應力。進一步而言，PCB製造科技可能不允許PCB的接觸襯墊124C像晶粒的接觸襯墊110C那樣緊密的堆放；而於此情形，中介層120用來「重分佈」(redistribute)接觸襯墊，亦即提供互連而不管晶粒的接觸襯墊和PCB的接觸襯墊之間有位置不匹配。
通孔130可以藉由沉積金屬到支撐物120S中所做出的貫穿孔洞裡而形成。然而，常常偏好的是貫穿孔洞為窄(以便減少結構的側向面積)，並且金屬沉積到窄孔洞裡是複雜的，而可能導致金屬不連續和空洞，這有害於導電度和可靠度。為了處理這問題，製程可以逆轉：通孔130可以起初形成為在犧牲性基板210上之自立的柱子(圖2A)，這些柱子然後可以插入在分開之支撐物120S中的貫穿孔洞148裡(圖2A、2B)。然後可以移除基板210(圖2C)。見2010年9月14日頒給Haba等人的美國專利第7,793,414號，柱子130可以藉由沉積和蝕刻或藉由選擇性沉積過程而形成。選擇性 沉積過程包括電鍍、化學氣相沉積(chemical vapor deposition，CVD)、蒸鍍、濺鍍、印刷。
想要提供改善的過程和材料以形成互連。
本節綜述本發明的某些特色。其他的特色可以描述於後續幾節。本發明是由附上的申請專利範圍所界定，其併入本節以為參考。
於本發明的某些具體態樣，通孔130可能藉由使用下述的新穎技術而製造成類似圖2A之自立的柱子。而且，通孔130可以由其他類型的自立電路所取代，舉例而言包括延伸於任何想要方向而具有垂直、水平、傾斜區段的導線。此種電路可以便於將接觸襯墊重分佈，而可能淘汰或簡化RDL 140。而且，電路可以包括線圈和其他形狀以提供電感器、電容器和可能其他的電路元件。
於某些具體態樣，此種電路是藉由印刷奈米粒子油墨而做成。奈米粒子油墨包括分散於液態或半固態載體(「溶劑」(solvent))中之次微米尺寸的導電粒子(譬如銅、銀或某種其他金屬)。奈米粒子油墨可以從噴嘴(或多重噴嘴，未顯示)呈一滴滴的或連續流動而沉積到基板(例如圖2A的210)上。油墨可以藉由機械壓力(譬如氣壓或壓電或藉由熱脈衝)或以靜電方式(於電流體力學印刷)而被迫從噴嘴出來。譬如見美國專利公開案第2011/0187798 A1號(Rogers等人)、第2013/0059402號(2013年3月7日；Jakob等人)、第2014/0322451號(2014年10月30日；Barton等人)；世界專利公告案第2009/011709 A1和2010028712 A1號；美國專利第7,922,939 B2號(2011年4月12日；Lewis等人)；Ahn等人的「導電油墨的平面和三維印刷」，視 覺化實驗期刊，第58期，e3189，數位物件識別碼：10.3791/3189(2011年)；美國專利第7,141,617號(Gratson等人，2006年11月28日)；英國專利申請案第2 481 918號(2006年4月12日)；以及美國專利第7,790,061號(2010年9月7日，Gratson等人)；其全都併於此以為參考。奈米粒子油墨印刷也揭示於Heejoo Lee和Jang-Ung Park的口頭報告：「使用多功能性油墨而以電流體力學噴墨印刷來做三維結構的高解析度印刷」，發表在2014年材料研究學會春季會議，舊金山，2014年4月23日。
當沉積在基板(例如210)上時，導電奈米粒子維持在一起(藉由凡得瓦力或其他力)以提供接線或其他特色，並且溶劑部分或完全蒸發。進一步而言，奈米粒子可以譬如藉由熱而燒結在一起。於某些具體態樣，由於奈米粒子的高表面能緣故，燒結溫度相當低，遠低於對應之整塊材料的熔化溫度。舉例而言，銅奈米粒子可以在200到300℃或甚至低於200℃下燒結。這印刷過程可以提供薄而強的導線，其具有小到次微米的直徑和高的高寬比(高寬比是接線長度對接線直徑的比例)。接線不必是垂直的而可以傾斜在任何角度，並且可以視需要而形成電感器線圈或其他結構。
在印刷接線之後，支撐物120S可以形成為包封接線的介電層。介電質舉例而言可以由可流動的(液態或半固態)材料所形成，例如環氧樹脂、玻璃或任何適合的模製化合物，或者藉由化學氣相沉積(CVD)或物理氣相沉積(physical vapor deposition，PVD)而形成。見標題為「BVA中介層」的美國專利公開案第2014/0036454 A1號(Caskey等人，2014年2月6日)，其與本案分享共同的發明人和受讓人。
本發明人觀察到即使在燒結之後，由奈米粒子油墨所做成的 接線可以有高度多孔性，因而可以具有比較高的電阻，特別是如果接線為薄的話(薄接線對於高堆放密度而言是想要的)。於某些具體態樣，孔隙度可以高達40%或更高(特別是在燒結之前)。即使在燒結之後，接線的導電度可以相當低，這部分是因為孔隙度並且部分是因為相鄰粒子之間的電阻性接合。因此，於某些具體態樣，在介電質沉積之前，接線披覆了導電披覆(譬如金屬)以增加導電度。於某些具體態樣，披覆材料較無多孔性以及/或者具有高於印刷接線之材料的導電度。
於某些具體態樣，電絕緣披覆形成在導電披覆上以使接線與支撐物120S絕緣。於此情形，支撐物120S可以由非電絕緣材料所做成，可能是導體或半導體。也可以使用絕緣材料。因此，視CTE匹配、剛性或其他性質的需要，支撐物120S的材料變成有更大的選擇性。
某些具體態樣不使用奈米粒子油墨來印刷線圈或其他電路元件。
本發明某些具體態樣所處理的另一問題則關於在支撐物120S的製造期間維持接線的形狀：如果接線彎曲，則可能無法將它們連接到緊密覆蓋的特色(例如晶粒的接觸襯墊110C或RDL線140L)。因此，於某些具體態樣，接線形狀是由外部磁場所維持。接線的印刷核心或披覆可以包括磁性材料(例如鎳、鈷或鐵的鐵磁性材料，或例如肥粒鐵或磁性石榴石的鐵氧磁性材料)，而能夠磁性控制接線形狀。磁場可以使用於任何自立的接線或其他電路元件，而未必用於由奈米粒子油墨所做成的接線，並且甚至用於非印刷技術所做成的接線。
除了由附上的申請專利範圍所界定，本發明不限於上述的特 色和優點。
110‧‧‧積體電路(IC)、晶片
110C‧‧‧接觸襯墊
120‧‧‧中介層(ITP)
120.1~120.3‧‧‧構成性中介層
120C.B‧‧‧底部接觸襯墊
120C.T‧‧‧頂部接觸襯墊
120S‧‧‧支撐物、介電質
124‧‧‧印刷電路板(PCB)
124C‧‧‧接觸襯墊
124L‧‧‧導線
130‧‧‧導電通孔、柱子、接線
130.1~130.6‧‧‧接線
130’‧‧‧核心
130”‧‧‧披覆
140‧‧‧重分佈層(RDL)
140.B‧‧‧RDL之底部
140D‧‧‧介電質
140L‧‧‧導線
140.T‧‧‧RDL之頂部
144‧‧‧連接
148‧‧‧貫穿孔洞
210‧‧‧基板
210C‧‧‧頂部接觸襯墊
304‧‧‧油墨
304P‧‧‧奈米粒子(NP)
304S‧‧‧溶劑
310‧‧‧噴嘴
510~560B‧‧‧本發明的製程步驟
610‧‧‧介電質
710‧‧‧晶粒或多晶片模組(MCM)
710C.B‧‧‧底部接觸襯墊
710C.T‧‧‧頂部接觸襯墊
1210‧‧‧線圈
B‧‧‧磁場
圖1是根據先前技藝而具有中介層之積體電路總成的垂直截面。
圖2A、2B、2C是根據先前技藝而在製程中具有中介層之結構的垂直截面。
圖3A.1是根據本發明的某些具體態樣而在製程中具有中介層之結構的垂直截面。
圖3A.2是根據本發明的某些具體態樣之圖3A.1所示結構的俯視圖。
圖3B.1、3B.2、3C.1、3C.2、3D、4是根據本發明的某些具體態樣而在製程中具有中介層之結構的垂直截面。
圖5A、5B是根據本發明的某些具體態樣之製程的流程圖。
圖6A、6B、6C、7、8A、8B、9、10、11、12是根據本發明的某些具體態樣而在製程中具有中介層之結構的垂直截面。
本節所述的具體態樣示範但不限制本發明。本發明是由附上的申請專利範圍所界定。
以下，「導電度」(conductivity)、「導電的」(conductive)、「導體」(conductor)……等詞是指電的傳導度，除非另有所述。類似而言，「電阻率」(resistivity)關於電的阻擋度，並且「絕緣」(insulation)是指電的絕緣，除非另有所述。「介電質」(dielectric)表示任何的電絕緣材料，而未必具有高介電常 數。
圖3A.1(垂直截面)、3A.2(俯視圖)示範在本發明的某些具體態樣中由奈米粒子油墨304來印刷接線核心130’到基板210上。核心130’是接線130的核心部分。印刷可以使用上述參考文獻中的習用科技或其他科技。於所示的具體態樣，油墨304藉由譬如靜電或機械壓力(機械壓力可以由熱、氣壓、壓電或可能其他方式所產生)的適合力量而從噴嘴310分配。油墨304包括導電奈米粒子(「NP」(nanoparticle))304P在溶劑304S中的懸浮液，如插圖A所示。雖然粒子304P示意顯示成圓圈(圓球)，但是它們可以具有任意三維之可能不規則的形狀。粒子304P有次微米的尺寸，其夠小以在想要的低溫(譬如300℃或更低)來燒結。舉例而言，於某些銅奈米粒子的具體態樣，銅粒子尺寸低於0.5微米，並且多數的粒子具有低於108奈米的尺寸；譬如見Sunho Jeong等人的「用於高度導電Cu油墨之空氣穩定而表面自由的Cu及其在印刷電晶體的應用」，材料化學期刊C，2013年第1期，第2704~2710頁，其併於此以為參考，所述油墨的銅粒子尺寸具有42奈米尖峰和108奈米尖峰的雙模分佈。粒子304P可以是任何適合的導電材料，譬如金屬或金屬合金，並且金屬可以是銅、銀、鎳、鈷、鐵、錫、焊料或某種其他類型。粒子304P也可以是非金屬導體，譬如碳(例如石墨或碳黑(例如乙炔黑))、導電陶瓷(譬如氧化銦錫或氮化鈦)、導電聚合物(譬如聚吡咯)。
溶劑304S可以是上述參考文獻中所述的任何溶劑。已知或要發明的其他奈米粒子油墨材料也可以適合下述的中介層製程。
基板210可以是與後續處理和操作一致的任何材料。舉例而言，於某些具體態樣，基板210將於製造期間移除，並且基板材料可以選 擇為便於容易移除。如果製造涉及高溫，則基板材料可以選擇為具有相同或類似於其他構件(譬如304P、120S和其他)的CTE。基板材料應該能夠將核心130’適當附著於基板。基板210可以是導電的、介電的或半導體。範例性導電材料乃相同於上面針對粒子304P所給出者。範例性半導體是單晶的、多晶的或非晶形矽。範例性介電質是二氧化矽、氮化矽、聚醯亞胺、環氧樹脂。有機和無機材料都可以使用；有可能是複合材料。基板210可以視所想要的而為剛性、半剛性或可撓性的。有時偏好剛性材料，因為它們可以精確定位，並且可以由機器人所輕易握持；另一方面，捲對捲處理則偏好可撓性材料。
基板210可以是相同或不同材料之多重層的層合物。部分(可能全部)的頂層可以是導電的而能夠將導電披覆後續電鍍在核心130’上，如下所討論。
噴嘴310從一接線位置移動到次一位置，或者基板210在噴嘴底下移動，或者視需要讓二者皆移動。噴嘴和基板也可以相對於彼此而垂直移動(譬如當基板是靜止時噴嘴移動，或者當噴嘴靜止時基板移動，或者二者皆移動)。噴嘴和/或基板的移動可以用手來進行，或者更典型而言是自動進行(可能由電腦來控制，其預先程式化了核心130’所想要的位置和高度、界定油墨分配的參數、可能還有其他的操作參數)。油墨可以一滴滴的或連續的分配(當噴嘴相對於基板而移動時，如果須要的話，連續分配可以中斷)。
於圖3A.2，雖然核心130’形成陣列，但這是非限制性範例，因為接線可以是在任何的位置。雖然核心在俯視圖中顯示成圓形，但是它 們可以是橢圓形或具有其他形狀。核心可以具有變化的水平截面，譬如核心的底部可以比頂部寬或反之亦可。舉例而言，核心的底部可以由大於頂部的油墨液滴而形成，或者對於頂部而言在每個水平面由二個側向相鄰油墨液滴對單一液滴而形成。不同的核心在相同的中介層中可以具有不同的形狀和尺度。而且，雖然核心顯示成垂直的，不過它們可以有任何形狀，如下所討論。
於某些具體態樣，每個核心的直徑(俯視圖中的最大尺度)為50奈米到50微米；間距(最小的核心/空間距離，或相鄰核心的中央之間的最小距離)是100奈米到100微米；核心的高度則高達2毫米；高寬比(高度對直徑)是3：1到50：1。雖然高寬比是由須要在稍後處理中保持接線牢牢的定位所限制，但是若如下所述的施加磁場，則這要求可以放鬆(因而高寬比可以增加)。有效的高寬比可以藉由將多重中介層堆疊在彼此的頂部上而進一步增加，如下面關於圖10所述。
如果噴嘴底部的高度低於相鄰之已經印刷的核心130’(如圖3A.1所示)，則間距也可以受到噴嘴310之直徑的限制。然而，如果噴嘴在印刷期間高於核心，則噴嘴直徑相對於間距而言可以是非限制性的。
於某些具體態樣，平行使用多重噴嘴以印刷個別不同的接線。舉例而言，一接線陣列可以由一噴嘴所印刷，而另一接線陣列可以由另一噴嘴所同時印刷。噴嘴可以彼此隔開大於相鄰接線的距離。
結構做處理(譬如加熱)以燒結每個核心130’中的奈米粒子304P。可以使用習用的燒結過程。於某些具體態樣，溶劑在燒結之前和/或於燒結期間完全或整個蒸發。
導電披覆130”形成在核心130’上，如圖3B.1或3B.2所示。此二圖都顯示垂直截面。於圖3B.1，披覆130”僅形成在核心130’上。於圖3B.2，披覆130”還形成在核心之間。披覆130”具有低於核心310’的孔隙度，可能是零孔隙度。披覆130”是實質保形的：如果需要的話，它不橋接相鄰的核心130”而允許核心彼此電絕緣。
於某些具體態樣，由於材料的化學組成和/或孔隙度和/或其他性質的緣故，披覆130”的材料導電度高於核心130’。舉例而言，披覆130”可以是銅、鐵、鎳、鈷、銀、鈀或某種其他金屬或其合金，其視需要而沉積到100奈米或某種其他厚度以獲得所想要的低電阻接線130(接線130是核心130’及其披覆130”的組合)。披覆130”可以包括許多層，其化學組成和/或孔隙度和/或其他性質可能彼此相異。舉例而言，某些層可以作為阻障層以避免接線130中的材料和後續沉積的支撐材料120S之間有擴散。
可以由以下範例來示範可能增加接線130的導電度。假設恰在印刷之後(在燒結之前)，核心130’具有30%或更大的孔隙度。在低溫燒結之後，孔隙度可以減少到20到30%的數值。(高溫燒結，譬如對於銅是700℃或更高，則可以甚至進一步減少孔隙度，譬如到大約5%)。鍍覆的披覆130”可以具有10%或更小的孔隙度，可能小於5%。假設燒結後的核心孔隙度為20%並且披覆的孔隙度為10%，則披覆孔隙度要比燒結後的核心孔隙度低50%。假設燒結後的核心孔隙度為30%並且披覆孔隙度為5%，則披覆孔隙度要比燒結後的核心孔隙度低(30-5)/30=83%。就此而言，可能有其他的數值。除了由於燒結所獲得的導電度，減少的孔隙度還增加了導 電度。
於某些具體態樣，核心130’的燒結溫度可以是奈米粒子的整塊材料之燒結溫度的70%或更低(單位為克爾文(K)的絕對溫度)；並且如果材料具有熔化溫度，則可能是熔化溫度的50%或更低。舉例而言，對於銅奈米粒子來說，在大氣壓力下的燒結溫度可以是300℃(575°K)或更低，而整塊熔化溫度是1085℃(1358°K)並且習用的燒結溫度是高於650℃(亦即高於923°K)。
於某些低溫燒結的具體態樣，披覆130”增加接線130的導電度達5%或更大，可能10%或20%或更大。這些數字是範例性的並且不限制本發明。舉例而言，較厚的披覆可以提供較高的導電度獲益。
於某些具體態樣，一或更多層的披覆130”是由無電鍍所形成。如果基板210具有導電頂面(譬如若基板是導電的或具有導電頂層)，則披覆130”可以由電鍍所形成；鍍覆電壓可以從連接到基板210之邊緣或底部的電源(未顯示)供應到核心130’。於任一情形，視基板材料而定，披覆130”可以形成或可以不形成在核心之間的基板210上，分別如圖3B.2和3B.1所示。披覆130”也可以藉由物理氣相沉積(譬如濺鍍)、化學氣相沉積(CVD)或可能其他的技術而形成。於某些具體態樣，披覆130”包括多重層；一層是由濺鍍或CVD所做成，並且後續的一或多層是由電鍍所做成；濺鍍或CVD所沉積的層將鍍覆電壓和電流傳遞到核心130”，即使基板210是介電質亦然。
於某些具體態樣，披覆130”僅覆蓋核心的頂部區段。於另一範例，披覆130”可以形成如下：將核心浸到液態或半固態材料裡以披覆 核心，然後熟化材料，如果熟化的材料是導電的話。此種範例性材料是焊料、銦、鎳、聚吡咯、聚乙炔。核心130’較佳而言應該是可由液態或半固態材料所溼潤的。基板210可以是或可以不是可溼潤的。於某些具體態樣，核心僅部分浸到液態或半固態材料裡，並且披覆130”僅覆蓋核心的頂部區段而在想要的水平面之上。
披覆130”可以至少部分填充核心130’的開放孔洞。
有利而言，核心130’的多孔性表面改善了披覆130”的鍍覆速率和附著，並且減少由於核心和支撐材料之間的CTE不匹配所導致的應力或應變。
如圖3C.1(針對圖3B.1的情形)和圖3C.2(針對圖3B.2的情形)所示，形成介電質120S以包封接線130和覆蓋基板210。介電質120S填充基板210上方的區域而高達特定的水平面，可能到接線130的頂部(如所示)或者到較低的水平面，但暴露出頂部。於某些具體態樣，介電質120S是包封劑(模製化合物)，亦即可流動的材料(可能是凝膠)，其可以流動到基板上(譬如藉由模製，或者沒有模具)，然後熟化(藉由熱、紫外光(UV)或某種其他技術)以提供固態介電層。此種包封劑材料包括基於聚醯亞胺(譬如可得自Dupont的類型PI-2611)或基於環氧樹脂、聚矽氧、聚胺酯、聚苯苯並雙唑(PBO)或苯並環丁烯(BCB)的聚合物和其他材料。可以使用玻璃(可能是低熔化溫度的旋塗玻璃)，並且可能是其他有機和無機材料。這些材料可以用填料來擴充，其可以減少材料成本以及/或者相對於電阻率、CTE、剛性、硬度、導熱率和可能其他的因素而幫助達成想要的性質。舉例而言，CTE可以想要的是使接線130和/或晶粒110和/或形成在晶粒底下或上面的底 填物或包封劑(未顯示)和/或其他構件的CTE匹配。
替代而言，介電質120S可以藉由PVD、CVD、無電鍍或電解鍍覆或者可能某種其他方法或方法的組合而形成。舉例而言，可以使用二氧化矽或氮化矽並且可以藉由CVD而形成。
於某些具體態樣，介電質起初覆蓋接線130，但接著視需要被薄化(譬如藉由蝕刻或化學和/或機械拋光，可能噴以研磨性粒子)以暴露接線130的頂部。介電質可以具有或可以不具有平坦的頂面。
於某些具體態樣，支撐物120S形成如圖2A~2B，亦即成為分開的結構而具有用於每條接線130的孔洞。
如圖3D所示，移除基板210。於圖3C.2的情形，也移除接線之間的披覆130”如此以使接線彼此電絕緣。替代而言，部分的披覆130”可以原位留在接線之間以使某些接線130互連。這些接線可以互連以形成想要的電路；或者這些接線或許不是任何電路的一部分，但是用於增進中介層的熱逸散和/或機械強度，並且這些接線可以藉由層130”而維持成互連以進一步增進熱逸散和/或機械強度和/或其他性質。
於某些具體態樣，當移除了基板時，介電質120S的底面是平坦的。接線130的底部可以在此過程中移除，如此則接線的底部與介電質120S的底面共平面。替代而言，接線的底部可以對介電質120S的底面凹入或突出，以便於後續對齊和連接於其他特色(例如圖1所示的PCB接觸124C)。
在圖3C.2的情形下移除基板210和接線之間的層130”則可以藉由化學蝕刻、機械或化學機械拋光(舉例而言包括研磨或碾磨)或任何其 他技術或技術的組合而進行。於圖3C.2的情形，如果使接線互連的某些層130”要留在原位，則可以首先移除基板210，然後層130”可以視需要舉例而言使用光微影術而加以圖案化。於某些具體態樣，基板210是以地毯式過程(沒有遮罩)而移除，並且於圖3C.2之情形的某些具體態樣，接線130之間的整個層130”部分也不用遮罩而移除。
後續處理可以如同先前技藝或是某種其他類型。舉例而言，於圖4，RDL 140.T形成在支撐物120S的頂部上，並且RDL 140.B形成在底部上。接觸襯墊120C.T和接觸襯墊120C.B分別形成在中介層120的頂部和底部而在個別RDL之線140L的末端。每個RDL 140(140.T和140.B)包括導線140L，其將接線130分別與頂部接觸襯墊120C.T(對於RDL 140.T而言)或底部接觸襯墊120C.B(對於RDL 140.B而言)互連。每個RDL 140可以包括介電質140D，譬如有機介電質(可能是聚合物，譬如聚醯亞胺)或無機介電質(譬如二氧化矽或氮化矽)，而使導線140L彼此電絕緣，並且視需要可能與接線130電絕緣。
晶片110(或多晶片模組)具有連接到頂部接觸襯墊120C.T的接觸襯墊110C。連接顯示在144，並且可以是焊料、黏著劑、擴散接合或某種其他類型。也可以使用離散的接線。如果想要的話，晶片110可以由模製化合物所底填和包封。PCB 124具有附接到接觸襯墊120C.B的接觸襯墊124C，而連接也顯示在144；這些連接可以是焊料、黏著劑或擴散接合。PCB的接觸124C是由PCB的互連124L所互連。可以使用其他的電路和連接類型來將多樣的電路連接到接觸襯墊120C(亦即120C.T和120C.B)，如此技藝所已知。進一步而言，RDL 140.T或140.B或二者可以省略；接觸襯墊 可以由接線130所提供。
圖5A示範上述過程的流程圖。在步驟510，印刷核心130’，如上面關於圖3A.1、3A.2所述。在步驟520，形成披覆130”(圖3B.1，3B.2)。在步驟530，形成支撐物120S(圖3C.1，3C.2)。在步驟540，移除基板210，可能移除了部分的披覆130”和/或核心130’(圖3D)。在步驟550，形成RDL(圖4)。在步驟560，晶粒110和PCB 124添加到結構。
可能有許多的變化。舉例而言，可以延遲移除基板210(步驟540)，如圖5B所示。在此，步驟510、520、530是以相同於圖5A的順序來進行。然後形成RDL 140.T(步驟550A)，並且晶粒110附接在頂部上(步驟560A)。基板210於步驟550A和560A維持在原位而強化結構。在晶粒附接之後，並且可能在晶粒由模製化合物所底填和包封之後，移除基板210(步驟540)。其次形成底部RDL 140.B(步驟550B)，接著是PCB附接(步驟560B)。可能有其他的製造順序和變化。
而且，在形成支撐物120S之後，接線130的暴露部分(頂部)可以鍍覆了額外的導電材料，譬如阻障層(未顯示)，以避免接線130的材料擴散到介電質140D裡或介電質材料擴散到接線裡。
於另一變化例，支撐物120S可能是非介電材料，並且可以是導體或半導體(但也可以是介電質)。在製造支撐物120S之前，接線130是由介電質610所披覆(圖6A)，其將使接線與後續形成的支撐物120S分開和電絕緣(圖6B)。於某些具體態樣，雖然介電層610顯示成實質保形的，但這不是必要的。在接線130的頂部移除介電質610(譬如藉由化學蝕刻或機械拋光或以帶有能量的粒子來轟炸(像是於PVD)或藉由CMP或某種其他過 程)，以允許接線被線140L或接觸襯墊110C所接觸。介電披覆610可以是沉積在接線130上的薄膜，並且可能在接線130之間。圖6A~6C顯示如圖3B.1之處理前的結構，而披覆130”不在接線之間，但是起始結構可以是如圖3B.2。如果支撐物120S是介電質，則它可以使用上述的材料和過程而形成。替代而言，支撐物120S可以是非介電材料，譬如金屬或(可能重摻雜的)矽，其由氣相沉積或其他技術所做成，並且具有良好的熱逸散性質。RDL介電質140D可以形成在頂部和底部上以使支撐物120S與線140L或其他導電特色絕緣，並且介電質可加以圖案化以暴露接線130並且提供對接線的物理和電接取。
接線130不必是垂直的，而可以是在任何角度，並且可以彎曲和交叉(亦即分支)，而可能不再需要RDL，如圖7所示。接線顯示成黑線，而沒有將核心130’顯示成與披覆130”分開，但是接線可以具有相同於圖3D或6C的結構；介電質610未顯示但可以存在。於圖7，接線130.1是垂直的而如圖3D。接線130.2是彎曲的。接線130.3和130.4在底部合併。接線網路130.5包括交叉線。接線130.6是線圈；圖7的平坦垂直截面僅包括在線圈左右方上的隔離點再加上連接區段的頂部和底部；線圈乃示意顯示於插圖A。可以存在任何形狀和網路的接線。舉例而言，接線可以傾斜以在中介層的頂部要比在底部還更靠近在一起，以容納晶粒接觸襯墊110C之相較於PCB接觸襯墊124C的較小間距。接線厚度可以在網路裡變化，譬如接線可以在頂部要比在底部還薄，以進一步便於在中介層頂部(相較於底部而言)來附接到具有不同接觸襯墊間距的結構。
RDL 140可以如圖4形成在中介層的頂部和/或底部上。然 而，因為接線安排的彈性則允許接線130取代一或更多個(可能全部的)RDL互連線140L，所以RDL可以省略或簡化。但是如果想要的話，可以使用RDL。舉例而言，某些具體態樣使用RDL，因為於此種具體態樣，導線140L可以比接線130更薄和彼此更靠近。
於某些具體態樣，接線的每個連續網路是由披覆(例如圖3D的130”)所披覆。然而，披覆可以僅覆蓋部分的網路(舉例而言，這是因為披覆過程的限制--譬如若披覆是以濺鍍所形成，則部分的網路可以被屏蔽而無披覆)。於某些具體態樣，省略了披覆130”。於某些具體態樣，印刷油墨是非奈米粒子油墨，亦即其導電粒子的直徑大於1微米。燒結可以在高溫下進行，亦即在用於對應整塊材料的相同溫度下。
於圖8A、8B，在印刷步驟510之前，晶粒或多晶片模組(multi-chip module，MCM)710形成在基板210上(可以存在任何數目的晶粒或MCM)。基板210可以是如上所述的犧牲性基板。模組710可以具有底部接觸襯墊710C.B，並且可能具有在頂部上的頂部接觸襯墊710C.T。某些接線130(譬如130.1)可以在步驟510~520形成在頂部接觸襯墊710C.T上(這些接線可以是NP或非NP，而披覆或未披覆了上面關於圖7所述之任何組態的130”和/或610)。
基板210在步驟540移除(圖8B)。於圖8B的特殊具體態樣，RDL 140.B形成在底部上(步驟550)。模組710具有接觸襯墊，其連接到RDL的線140L。其他處理可以是如上所述(譬如晶粒和/或PCB附接，而在頂部有或沒有RDL)。雖然圖8B顯示如圖4的底部RDL 140.B和連接144，但是RDL可以不存在，並且可能有其他的變化。
於圖9，基板210是非犧牲性、功能性基板，其具有電路(除了頂部接觸襯墊210C以外皆未顯示)。可以存在或可以不存在模組710。於圖9，存在模組710，並且其底部接觸襯墊710C.B以連接144(譬如上述的焊料或其他類型)而附接到接觸襯墊210C。接線130形成在接觸襯墊210C和710C.T上。額外的特色可以是如上所述(譬如頂部RDL和晶粒)。雖然這結構可以如上所述的製造，但是省略了步驟540。功能性基板210可以是另一中介層，就如下面所討論。
於圖10，中介層120包括三個構成性中介層120.1、120.2、120.3(可以存在任何數目的構成性中介層)。每個構成性中介層120.i(i=1、2、3)是如圖3D或6C或某種其他類型。於某些製程，中介層120.1如圖3D形成在犧牲性基板210(未顯示)上。然後移除犧牲性基板(或者可以在稍後階段移除)。然後中介層120.2形成在中介層120.1上(亦即中介層120.1作為圖9的功能性基板210)。然後中介層120.3形成在中介層120.2上(中介層120.1、120.2作為圖9的基板210)。替代而言，可以首先形成中介層120.2，然後是中介層120.1，再來是中介層120.3。額外的構成性中介層(未顯示)可以形成在頂部或底部上。要注意：如果製造或後續使用須要的話，本揭示所述的任何結構可以上下翻轉或轉成任何角度。
於圖10，中介層120.3的每條接線130形成在中介層120.2之對應接線的頂部上，後者轉而形成在中介層120.1之對應接線的頂部上，而導致三倍高度(和三倍高寬比)的接線。在形成中介層120.2的接線130之前，中介層120.1的接線是由對應的支撐物120S所包封，因此是機械穩定的。類似而言，在形成中介層120.3的接線130之前，中介層120.2的接線 是由對應的支撐物120S所包封。機械穩定性則便於製造高的高寬比接線。
RDL 140可以形成在構成性中介層之間，如圖11所示範--RDL形成在中介層120.1和120.2之間。RDL的線140L以任何想要的方式而將中介層120.2之接線130的底部和中介層120.1之接線130的頂部加以互連。舉例而言，中介層120.1可以首先形成有RDL，然後中介層120.2可以形成在頂部上；或者中介層120.2可以首先形成有RDL，然後中介層120.1可以添加在底部。
而且，構成性中介層120.i可以包括模組，像是圖8A~9的710。上述用於非堆疊中介層的其他變化例可以存在於堆疊的中介層中。
不同的構成性中介層可以在相同的中介層120中具有個別不同的結構。舉例而言，於圖11，雖然中介層120.2包括接線130.1的X形網路，但是中介層120.1和120.3可以僅具有垂直的接線。某些但非全部的中介層可以包括在其接線結構上的介電披覆610(圖6A~6C)。不同的材料可以用於不同的構成性中介層。構成性中介層可以在厚度、導電特色130之間的間距和其他性質上有所不同。
為了於支撐物120S的製造期間穩定接線130，可以使用磁場，如圖12所示。在此，雖然中介層120是如圖3B.1，但是可以使用上述的其他中介層結構。結構顯示是在支撐物120S的製造期間，其已經部分形成。接線130包括存在於接線核心130’和/或披覆130”的磁性材料，以及/或者披覆610(圖6B)中有磁性材料。於此具體態樣，接線藉由垂直磁場B而保持在垂直位置。雖然磁場指向上，但是可以指向下。磁場是由流過纏繞著接線之線圈(螺線管)1210的電流所產生。磁場或可採取任何其他適合 的方式來產生，譬如藉由中介層之上和之下的永久磁鐵。從開始沉積支撐材料120S之前便產生磁場，並且磁場可以視需要而維持很久，可能直到沉積結束。
磁場也可以用於圖2A~2B所示的製程或其他過程。
於某些具體態樣，接線設計成是傾斜的(非垂直的)，並且產生磁場B以保持接線在想要的角度。而且，於某些具體態樣，雖然不同的接線具有不同的角度，但是某些接線要比其他更厚和更強(更穩定)，並且磁場B指向成穩定較弱的接線，即使磁場可以相對於較強的接線而橫越(有角度的)。進一步而言，於某些具體態樣，磁場B幫助穩定彎曲的接線。舉例而言，於圖7之線圈130.6的情形，垂直磁場B幫助保持線圈在豎直的位置。
磁場B可以在中介層的不同部分具有不同的方向，以使不同的接線130在相同的中介層中指向不同的角度。
磁場可以在其他製程(譬如形成披覆130”(圖3B.1和3B.2)或介電披覆610)中來穩定接線。事實上，當披覆130”或610正在形成時，接線130可能不想要的彎曲變形，並且這可以負面的影響披覆均勻性。舉例而言，如果披覆是藉由濺鍍而形成，則彎曲的接線可以屏蔽部分的相鄰接線或其自己部分的表面而無濺鍍材料。磁場在製程期間幫助保持接線在想要的形狀。
磁場可以採取這方式而用於上述所形成的接線130或其他類型的接線，譬如由奈米粒子油墨或其他方法所形成，而有或沒有披覆130”和/或披覆610，譬如前述Caskey等人的美國專利公開案第2014/0036454號的接合接線，或者可能是其他類型。
於某些具體態樣，磁場是夠強以改變至少部分接線的角度指向而達至少1°或至少5°或至少10°。
適合接線130(譬如適合核心130’和披覆130”或接合接線)的磁性材料包括鐵磁性材料(例如鐵、鈷、鎳)和鐵氧磁性材料(例如肥粒鐵和磁性石榴石)。這些材料在接線中的含量可以小於100%，譬如可以是在3到99重量%的範圍中。磁場B可以是或可以不是均勻的。
磁場可以使用在其他的製造階段，譬如在披覆130”(圖3B.1、3B.2)或披覆610(圖6A)的沉積期間，以穩定接線130或核心130’，如果它們包含磁性材料的話。
本發明不限於上面討論的具體態樣。某些具體態樣是由以下的子句所界定。
子句1界定一種製造結構的方法，該結構包括中介層，其包括：支撐物；以及互連電路，其通過支撐物以使在中介層之上和之下的電路互連(互連電路可以包括接線130，並且可以包括RDL線140L；中介層可以包括或可以不包括任何RDL；中介層可以包括或可以不包括模組710)，互連電路包括一或更多個導電特色(譬如130)；該方法包括：(1)在基板上形成至少部分的互連電路，該至少部分的互連電路包括核心部分(譬如130’，核心部分可以包括多重接線的多重核心)和導電層(譬如130”)，該導電層覆蓋至少部分的核心部分並且實質順服於核心部分的形 狀，其中形成至少部分的互連電路包括：沉積油墨到基板上，油墨包括由非氣態流體載體(亦即液態或半固態載體)所攜載的導電奈米粒子，導電奈米粒子連結在一起以形成核心部分，核心部分包括在基板之上的一或更多個伸長區段(譬如每個伸長區段可以是在基板之上的部分核心130’，譬如接線130之核心的中間或核心的任何其他部分；不同的伸長區段可以是核心130’的不同部分或不同核心130’的部分)；以及在至少該部分的核心部分之上形成導電層以增加至少一導電特色的導電度，該導電層覆蓋每個伸長區段的整個縱向表面；(2)形成支撐物，其至少高達每個伸長區段之上的水平面而填充每個伸長區段周圍的基板之上的區域，該支撐物未完全覆蓋該至少部分的互連電路以允許至少每個伸長區段從支撐物上方來電接觸。
子句2界定子句1的方法，其進一步包括：在形成支撐物之後，移除至少部分的基板以能夠使至少一伸長區段從支撐物下方來電接觸。
子句3界定子句2的方法，其中移除該至少部分的基板暴露了在支撐物之底部的互連電路。
子句4界定子句2的方法，其中移除該至少部分的基板包括：移除基板。
子句5界定子句1的方法，其中形成支撐物包括：分配和熟化非氣態流體材料(譬如包封劑)，而至少部分的材料當熟化時形成支撐物。
子句6界定子句1的方法，其中導電層增加至少一伸長區段的導電度達至少5%。
子句7界定子句1的方法，其中導電層所具有的孔隙度低於至少一伸長區段就在形成導電層之前的孔隙度。要注意：核心孔隙度可以藉由進入核心孔洞的導電層而減少。
子句8界定子句7的方法，其中導電層的孔隙度低於該至少一伸長區段就在形成導電層之前的孔隙度達至少50%。
子句9界定子句1的方法，其進一步包括：在形成導電層之後但在形成支撐物之前，在每個伸長區段上的導電層上形成介電層。
子句10界定子句9的方法，其中支撐物不是介電質，並且介電層使每個伸長區段與支撐物電絕緣。
子句11界定子句1的方法，其中支撐物是介電質。
子句12界定子句1的方法，其中伸長區段包括線圈。
子句13界定子句12的方法，其中線圈包括至少完整二圈。
子句14界定子句1的方法，其進一步包括：在形成支撐物之後，在支撐物上形成介電層和導電層以在支撐物之上形成電路(譬如形成RDL)，該支撐物之上的電路是部分的互連電路。
子句15界定子句1的方法，其中：核心部分包括多個隔開的導電核心特色(譬如核心130’)；以及當核心特色經由將核心特色加以互連的導電區域(譬如經由基板210或濺鍍在核心130’之上的一層)而電連接到電力來源時，導電層是藉由電鍍而形成。
子句16界定子句15的方法，其中導電區域包括至少部分的基板。
子句17界定子句15的方法，其中導電區域包括形成在核心特色之上的一層。
子句18界定子句1的方法，其中在形成支撐物之前所形成之至少部分的互連電路包括磁性材料，並且其中磁性材料於中介層製造期間乃放置在磁場中以穩定至少部分的互連電路。舉例而言，整個互連電路可以由磁性材料所做成。於另一範例，互連電路包括磁性粒子，其混合了導電奈米粒子或存在於披覆(例如130”或610)中。於另一範例，披覆130”和/或610整個是由磁性材料所做成，以及/或者提供整個或部分是由磁性材料所做成的額外披覆。
子句19界定子句18的方法，其中於形成至少部分的支撐物期間，磁性材料是在磁場中。
子句20界定一種結構，其包括中介層，該中介層包括：支撐物；以及互連電路，其通過支撐物並且可操作成使在中介層之上和之下的電路互連，該互連電路包括：一或更多個第一接觸襯墊，其在中介層的頂部(譬如襯墊120C.T)；一或更多個第二接觸襯墊，其在中介層的底部(譬如120C.B)；以及一或更多個導電特色，其以想要的圖案來使第一和第二接觸襯墊互連；其中一或更多個導電特色包括：一或更多個多孔性伸長區段，其在支撐物的頂面底下；以及對於每個伸長區段而言，導電層覆蓋伸長區段的整個縱向側壁並且 實質順服於伸長區段之縱向側壁的形狀，該導電層具有低於伸長區段的孔隙度。
子句21界定子句20的結構，其中支撐物是由模製化合物所做成。
子句22界定子句20的結構，其中導電層增加至少一伸長區段的導電度達至少5%。
子句23界定子句20的結構，其中每個伸長區段包括由第一導電材料所做成的多孔性基質，並且導電層是由不同於第一材料的第二材料所做成，並且導電層的孔隙度低於多孔性基質的孔隙度達至少50%。
子句24界定子句20的結構，其進一步包括：在每個伸長區段的導電層之上的介電層，該介電層實質順服於每個伸長區段之縱向表面的形狀。
子句25界定子句24的結構，其中支撐物不是介電質，並且介電層使每個伸長區段與支撐物電絕緣。
子句26界定子句20的結構，其中支撐物是介電質。
子句27界定子句20的結構，其中伸長區段包括線圈。
子句28界定子句27的結構，其中線圈包括至少完整二圈。
子句29界定子句20的結構，其包括：在支撐物上的介電層和導電層，其包括在支撐物之上的電路，在支撐物之上的電路是部分的互連電路。
子句30界定一種製造方法，其包括：形成結構，其包括在基板上的一或更多個導電特色，該一或更多個導 電特色包括鐵磁性或鐵氧磁性材料；將一或更多個導電特色放置在磁場中以穩定一或更多個導電特色的位置；以及當導電特色是由磁場所穩定時，應用製程到該結構。
子句31界定子句30的方法，其中製程包括在基板上形成至少部分的支撐物，支撐物側向包圍每個導電特色並且穩定每個導電特色的位置。
子句32界定子句30的方法，其中製程包括在每個導電特色之上形成至少部分的保形層。
子句33界定子句30的方法，其中磁場改變至少一導電特色的角度指向達至少1°的角度。
子句34界定子句30的方法，其中角度是至少5°。
本發明不限於上述的具體態樣。其他的具體態樣和變化是在本發明的範圍裡，如附上的申請專利範圍所界定。
120S‧‧‧介電質
130‧‧‧接線
130”‧‧‧披覆
210‧‧‧基板

Claims (20)

  1. 一種製造方法，其包括：(1)形成至少部分的互連電路，該至少部分的該互連電路包括核心部分和導電層，該導電層覆蓋至少部分的該核心部分並且實質順服於該核心部分的形狀，其中形成該至少部分的該互連電路包括：沉積油墨到基板上，該油墨包括由非氣態流體載體所攜載的導電奈米粒子，該等導電奈米粒子連結在一起以形成該核心部分，該核心部分包括在該基板之上的一或更多個伸長區段；以及在至少該部分的該核心部分之上形成該導電層以增加至少一導電特色的導電度，該導電層覆蓋每個伸長區段的整個縱向表面；(2)形成支撐物，其至少高達每個伸長區段之上的水平面而填充每個伸長區段周圍的該基板之上的區域，該支撐物未完全覆蓋該至少部分的該互連電路以允許至少每個伸長區段從該支撐物上方來電接觸；其中該互連電路包括一或更多個導電特色，其通過該支撐物以從該支撐物的第一側到該支撐物的第二側來使電路互連。
  2. 如申請專利範圍第1項的方法，其進一步包括：在形成該支撐物之後，移除至少部分的該基板以能夠使至少一伸長區段從該支撐物下方來電接觸。
  3. 如申請專利範圍第1項的方法，其中該導電層所具有的孔隙度低於至少一伸長區段就在形成該導電層之前的孔隙度。
  4. 如申請專利範圍第3項的方法，其中該導電層的該孔隙度低於該至少一伸長區段就在形成該導電層之前的該孔隙度達至少50%。
  5. 如申請專利範圍第1項的方法，其進一步包括：在形成該導電層之後但在形成該支撐物之前，在每個伸長區段上的該導電層上形成介電層。
  6. 如申請專利範圍第5項的方法，其中該支撐物不是介電質，並且該介電層使每個伸長區段與該支撐物電絕緣。
  7. 如申請專利範圍第1項的方法，其進一步包括：在形成該支撐物之後，在該支撐物上形成介電層和導電層以在該支撐物之上形成電路，該支撐物之上的該電路是部分的該互連電路。
  8. 如申請專利範圍第1項的方法，其中：該核心部分包括多個隔開的導電核心特色；以及當該等核心特色經由將該等核心特色加以互連的導電區域而電連接到電力來源時，至少部分的該導電層是藉由電鍍而形成。
  9. 如申請專利範圍第8項的方法，其中該導電區域包括至少部分的該基板。
  10. 如申請專利範圍第8項的方法，其中該導電區域包括形成在該等核心特色之上的一層。
  11. 一種結構，其包括中介層，該中介層包括：支撐物；以及互連電路，其通過該支撐物並且可操作成使在該中介層之上和之下的電路互連，該互連電路包括：一或更多個第一接觸襯墊，其在該中介層的頂部；一或更多個第二接觸襯墊，其在該中介層的底部；以及一或更多個導電特色，其以想要的圖案來使該等第一和第二接觸襯 墊互連；其中該一或更多個導電特色包括：一或更多個多孔性伸長區段，其在該支撐物的頂面底下；以及對於每個伸長區段而言，導電層覆蓋該伸長區段的整個縱向側壁並且實質順服於該伸長區段之該縱向側壁的形狀，該導電層具有低於該伸長區段的孔隙度。
  12. 如申請專利範圍第11項的結構，其中該支撐物是由模製化合物所做成。
  13. 如申請專利範圍第11項的結構，其中該導電層增加至少一伸長區段的導電度達至少5%。
  14. 如申請專利範圍第11項的結構，其中每個伸長區段包括由第一導電材料所做成的多孔性基質，並且該導電層是由不同於該第一材料的第二材料所做成，並且該導電層的該孔隙度低於該多孔性基質的該孔隙度達至少50%。
  15. 如申請專利範圍第11項的結構，其進一步包括：在每個伸長區段的該導電層之上的介電層，該介電層實質順服於每個伸長區段之該縱向表面的形狀。
  16. 如申請專利範圍第15項的結構，其中該支撐物不是介電質，並且該介電層使每個伸長區段與該支撐物電絕緣。
  17. 如申請專利範圍第11項的結構，其中該支撐物是介電質。
  18. 如申請專利範圍第11項的結構，其中該伸長區段包括線圈。
  19. 如申請專利範圍第18項的結構，其中該線圈包括至少完整二圈。
  20. 如申請專利範圍第11項的結構，其包括：在該支撐物上的介電層和導電層，其包括在該支撐物之上的電路，在該支撐物之上的該電路是部分的該互連電路。
TW105101627A 2015-01-22 2016-01-20 中介層及使用奈米粒子油墨和磁場的製造方法 TW201639423A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/602,984 US9570385B2 (en) 2015-01-22 2015-01-22 Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks

Publications (1)

Publication Number Publication Date
TW201639423A true TW201639423A (zh) 2016-11-01

Family

ID=55315767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101627A TW201639423A (zh) 2015-01-22 2016-01-20 中介層及使用奈米粒子油墨和磁場的製造方法

Country Status (3)

Country Link
US (3) US9570385B2 (zh)
TW (1) TW201639423A (zh)
WO (1) WO2016118818A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170445B2 (en) * 2015-05-26 2019-01-01 International Business Machines Corporation Method for electrical coupling and electric coupling arrangement
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
CN211184422U (zh) * 2017-01-27 2020-08-04 株式会社村田制作所 电路模块及内插器
WO2019022942A1 (en) * 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING SUBSTRATES WITH VARIABLE THERMAL EXPANSION COEFFICIENTS
EP3659055A4 (en) 2017-07-24 2021-04-28 Cerebras Systems Inc. DEVICE AND METHOD FOR MULTI-CHIP CONNECTION
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
US10777496B2 (en) 2017-10-06 2020-09-15 International Business Machines Corporation Chip packages with sintered interconnects formed out of pads
CN111295741B (zh) * 2017-11-08 2023-09-01 株式会社力森诺科 接合体的制造方法及接合材料
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
US10748842B2 (en) * 2018-03-20 2020-08-18 Intel Corporation Package substrates with magnetic build-up layers
WO2020067427A1 (ja) * 2018-09-27 2020-04-02 デンカ株式会社 接合基板、金属回路基板及び回路基板
US11545408B2 (en) * 2019-01-16 2023-01-03 Intel Corporation Reflowable grid array to support grid heating
US11133283B2 (en) * 2019-09-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out device
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
JP7679221B2 (ja) * 2020-07-16 2025-05-19 キヤノン株式会社 中間接続部材の製造方法、中間接続部材、電子モジュールの製造方法、電子モジュール、及び電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954313A (en) 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
AU2765201A (en) 2000-01-07 2001-07-24 President And Fellows Of Harvard College Fabrication of metallic microstructures via exposure of photosensitive composition
US6647883B1 (en) 2002-01-16 2003-11-18 The Procter & Gamble Company Process for contact printing with supply of release agent through a porous printing surface
JP3975272B2 (ja) * 2002-02-21 2007-09-12 独立行政法人産業技術総合研究所 超微細流体ジェット装置
US7141617B2 (en) 2003-06-17 2006-11-28 The Board Of Trustees Of The University Of Illinois Directed assembly of three-dimensional structures with micron-scale features
US7262075B2 (en) * 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
US7262368B2 (en) 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
WO2009011709A1 (en) 2007-07-19 2009-01-22 The Board Of Trustees Of The University Of Illinois High resolution electrohydrodynamic jet printing for manufacturing systems
WO2010028712A1 (en) 2008-09-11 2010-03-18 ETH Zürich Capillarity-assisted, mask-less, nano-/micro-scale spray deposition of particle based functional 0d to 3d micro- and nanostructures on flat or curved substrates with or without added electrocapillarity effect
US7922939B2 (en) 2008-10-03 2011-04-12 The Board Of Trustees Of The University Of Illinois Metal nanoparticle inks
EP3062343B1 (de) 2010-02-22 2022-08-17 Swiss Technology Enterprise GmbH Verfahren zum herstellen eines halbleitermoduls
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9455162B2 (en) 2013-03-14 2016-09-27 Invensas Corporation Low cost interposer and method of fabrication
US9415590B2 (en) 2013-04-26 2016-08-16 The Regents Of The University Of Michigan Electrohydrodynamic jet printing device with extractor
US9373585B2 (en) 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect

Also Published As

Publication number Publication date
US20170099733A1 (en) 2017-04-06
US20160218057A1 (en) 2016-07-28
US20170374738A1 (en) 2017-12-28
WO2016118818A1 (en) 2016-07-28
US10440822B2 (en) 2019-10-08
US9570385B2 (en) 2017-02-14
US9769923B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
TW201639423A (zh) 中介層及使用奈米粒子油墨和磁場的製造方法
KR102876340B1 (ko) 통합형 전압 조정기를 구비한 집적 회로 패키지
TWI523169B (zh) 封裝體及其製造方法
TWI786823B (zh) 半導體結構、有機中介層及其形成方法
US12272612B2 (en) Semiconductor package module and manufacturing methods thereof
US20160268205A1 (en) Polymer member based interconnect
CN106328604A (zh) 芯片封装
TW201133743A (en) Semiconductor structure and method forming semiconductor device
TW201532221A (zh) 半導體元件及其製造方法
TWI811990B (zh) 半導體結構及其形成方法
US20170250140A1 (en) High Performance Compliant Substrate
US20240371725A1 (en) High efficiency heat dissipation using thermal interface material film
CN109560055A (zh) 半导体封装装置及其制造方法
TW201248800A (en) Wiring substrate, method for manufacturing same, and semiconductor device
TW201034154A (en) Integrated circuit micro-module
TW202234634A (zh) 半導體裝置以及半導體裝置的製造方法
CN113921498A (zh) 晶圆级封装结构及制备方法