[go: up one dir, main page]

TW201637221A - 薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法 - Google Patents

薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法 Download PDF

Info

Publication number
TW201637221A
TW201637221A TW105107757A TW105107757A TW201637221A TW 201637221 A TW201637221 A TW 201637221A TW 105107757 A TW105107757 A TW 105107757A TW 105107757 A TW105107757 A TW 105107757A TW 201637221 A TW201637221 A TW 201637221A
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
active pattern
electrode
substrate
Prior art date
Application number
TW105107757A
Other languages
English (en)
Inventor
李在賢
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201637221A publication Critical patent/TW201637221A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種薄膜電晶體(TFT)基板包含：一基板；一第一薄膜電晶體，設置於該基板上；以及一第二薄膜電晶體，設置於該基板上。該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一主動式圖案具有一第一氫密度，該第一閘電極與該第一主動式圖案之一部分交疊。該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二主動式圖案具有高於該第一氫密度之一第二氫密度，該第二閘電極與該第二主動式圖案之一部分交疊。

Description

薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法 【優先權聲明】
本專利申請案主張於2015年4月14日在韓國智慧財產局提出申請之韓國第10-2015-0052457號專利申請案之優先權權益，且該韓國專利申請案之揭露內容以引用方式全文併入本文中。
本發明之實例性實施例是關於一種薄膜電晶體(thin-film transistor；TFT)基板、一種包含其之顯示裝置、一種製造該薄膜電晶體基板之方法、及一種製造該顯示裝置之方法。更具體而言，本發明之實例性實施例是關於一種能夠根據薄膜電晶體之功能調整薄膜電晶體基板之特性之薄膜電晶體基板、一種包含其之顯示裝置、一種製造該薄膜電晶體基板之方法及一種製造該顯示裝置之方法。
一般而言，薄膜電晶體基板包含其中在一基板上形成有一或多個薄膜電晶體、電容器等之一結構。一顯示裝置及類似裝置可使用薄膜電晶體基板來製成。
薄膜電晶體基板中之一薄膜電晶體包含一結晶矽層作為一主動層。結晶矽層是藉由使一非晶矽層結晶而形成。薄膜電晶體之特性是根據一結晶方法、設置有薄膜電晶體之一環境等來確定。一薄膜電晶體之一所需特性範圍根據一電路中薄膜電晶體之一作用而變化。
然而，在現有薄膜電晶體基板中，根據設置於薄膜電晶體基板上之一薄膜電晶體之一作用來調整薄膜電晶體基板之特性並不容易。此可造成包含薄膜電晶體基板之一顯示裝置中之問題，例如即使當對複數個畫素施加一相同電性訊號時仍顯示具有非均勻亮度之一影像。
根據本發明之一實例性實施例，一薄膜電晶體(TFT)基板包含：一基板；一第一薄膜電晶體，設置於該基板上；以及一第二薄膜電晶體，設置於該基板上。該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一主動式圖案具有一第一氫密度，該第一閘電極與該第一主動式圖案之一部分交疊。該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二主動式圖案具有高於該第一氫密度之一第二氫密度，該第二閘電極與該第二主動式圖案之一部分交疊。
在本發明之一實例性實施例中，該第二薄膜電晶體同步於一掃描訊號而傳送一資料訊號，且該第一薄膜電晶體可輸出對應於該資料訊號之一驅動電流。
在本發明之一實例性實施例中，該薄膜電晶體基板更包含一閘極絕緣層，該閘極絕緣層設置於該第一主動式圖案與該第一閘電極之間以及該第二主動式圖案與該第二閘電極之間，以使該第一主動式圖案與該第一閘電極絕緣且使該第二主動式圖案與該第二閘電極絕緣。該閘極絕緣層包含設置於該第一主動式圖案上之一第一接觸孔及設置於該第二主動式圖案上之一第二接觸孔。
根據本發明之一實例性實施例，一種顯示裝置包含該薄膜電晶體基板及設置於該薄膜電晶體基板上之一顯示元件。
根據本發明之一實例性實施例，一種製造一薄膜電晶體基板之方法包含形成一第一薄膜電晶體於一基板上。該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一閘電極與該第一主動式圖案之一部分交疊。形成一第二薄膜電晶體於該基板上。該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二閘電極與該第二主動式圖案之一部分交疊。形成一絕緣層於該第一薄膜電晶體及該第二薄膜電晶體上。形成一第一接觸孔於該絕緣層中，以暴露出該第一主動式圖案之一部分。形成一第二接觸孔於該絕緣層中，以暴露出該第二主動式圖案之一部分。將該第一接觸孔在一第一溫度下退火並將該第二接觸孔在低於該第一溫度之一第二溫度下退火。
在本發明之一實例性實施例中，該第二薄膜電晶體同步於一掃描訊號而傳送一資料訊號，且該第一薄膜電晶體輸出對應於該資料訊號之一驅動電流。
在本發明之一實例性實施例中，該方法更包含：形成一閘極絕緣層於該第一主動式圖案與該第一閘電極之間以及該第二主動式圖案與 該第二閘電極之間，以使該第一主動式圖案與該第一閘電極絕緣且使該第二主動式圖案與該第二閘電極絕緣。該閘極絕緣層包含設置於該第一主動式圖案上之一第一接觸孔及設置於該第二主動式圖案上之一第二接觸孔。
在本發明之一實例性實施例中，該第一溫度較該第二溫度高10℃至50℃。
在本發明之一實例性實施例中，該方法更包含形成一顯示元件之一第一電極，該第一電極連接至該第一主動式圖案之一汲極區域。
根據本發明之一實例性實施例，一種製造一顯示裝置之方法包含：根據該製造方法形成該薄膜電晶體基板；以及形成一顯示元件於該薄膜電晶體基板上。
根據本發明之一實例性實施例，一種顯示裝置包含設置於一基板上之一畫素。該畫素包含一第一薄膜電晶體、一第二薄膜電晶體、及連接至該第一薄膜電晶體之一有機發光二極體(organic light-emitting diode，OLED)。該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一主動式圖案具有一第一氫密度，該第一閘電極與該第一主動式圖案之一部分交疊。該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二主動式圖案具有高於該第一氫密度之一第二氫密度，該第二閘電極與該第二主動式圖案之一部分交疊。
在本發明之一實例性實施例中，該第二薄膜電晶體同步於一掃描訊號而傳送一資料訊號，且該第一薄膜電晶體輸出對應於該資料訊號之一驅動電流。
在本發明之一實例性實施例中，該畫素更包含一閘極絕緣 層，該閘極絕緣層設置於該第一主動式圖案與該第一閘電極之間以及該第二主動式圖案與該第二閘電極之間。該閘極絕緣層包含設置於該第一主動式圖案上之一第一接觸孔及設置於該第二主動式圖案上之一第二接觸孔。
在本發明之一實例性實施例中，該畫素之一第一電極連接至該第一主動式圖案之一汲極區域。
在本發明之一實例性實施例中，該第一接觸孔被填充以一導電材料，且該第一電極設置於該導電材料上。
在本發明之一實例性實施例中，該有機發光二極體包含設置於該第一電極上之一發射層，且一第二電極設置於該發射層上。
1‧‧‧薄膜電晶體基板
2‧‧‧薄膜電晶體基板
10‧‧‧掃描線
12‧‧‧前一掃描線
20‧‧‧發射控制線
30‧‧‧初始化電壓線
40‧‧‧資料線
50‧‧‧驅動電壓線/電力線
60‧‧‧連接線材
100‧‧‧基板
Act‧‧‧主動式圖案
Act1‧‧‧第一主動式圖案
Act2‧‧‧第二主動式圖案
Act3‧‧‧第三主動式圖案
Act4‧‧‧第四主動式圖案
Act5‧‧‧第五主動式圖案
Act6‧‧‧第六主動式圖案/發射控制主動式圖案
BFL‧‧‧緩衝層
C1‧‧‧第一電容器電極
C2‧‧‧第二電容器電極/上電極
CA‧‧‧通道區域
CA1‧‧‧通道區域
CA2‧‧‧通道區域
CL‧‧‧導電層
CL1‧‧‧第一導電層
CL2‧‧‧第二導電層
CNT‧‧‧接觸孔
CNT1‧‧‧接觸孔/第一接觸孔
CNT2‧‧‧接觸孔/第二接觸孔
CNT3‧‧‧第三接觸孔
CNT4‧‧‧第四接觸孔
CNT5‧‧‧第五接觸孔
CNT6‧‧‧第六接觸孔
CNT7‧‧‧第七接觸孔
Cst‧‧‧電容器/儲存電容器
Cst2op‧‧‧開口
d1‧‧‧第一汲電極
d2‧‧‧第二汲電極
d6‧‧‧汲電極
DA‧‧‧汲極區域
DA1‧‧‧汲極區域
DA2‧‧‧汲極區域
DA3‧‧‧汲極區域
DA4‧‧‧汲極區域
DA5‧‧‧汲極區域
DA6‧‧‧汲極區域
DL‧‧‧資料線
Dm‧‧‧資料訊號
DVL‧‧‧驅動電壓線
EL1‧‧‧第一電極
EL2‧‧‧第二電極
ELVDD‧‧‧驅動電壓
EML‧‧‧發射層
En‧‧‧發射控制訊號
g1‧‧‧第一閘電極
g2‧‧‧第二閘電極
g3‧‧‧第三閘電極
g4‧‧‧第四閘電極
g5‧‧‧第五閘電極
g6‧‧‧第六閘電極
GI‧‧‧閘極絕緣層/絕緣層
GI1‧‧‧下部閘極絕緣層
GI2‧‧‧上部閘極絕緣層
GL‧‧‧閘極線
H1‧‧‧第一溫度
H2‧‧‧第二溫度
IL‧‧‧層間介電層
M1‧‧‧第一導電層
M2‧‧‧第二導電層
M3‧‧‧第三導電層
M4‧‧‧第四導電層
PDL‧‧‧畫素界定層
PL‧‧‧平坦化層
PXL‧‧‧畫素
s1‧‧‧第一源電極
s2‧‧‧第二源電極
s6‧‧‧源電極
SA‧‧‧源極區域
SA1‧‧‧源極區域
SA2‧‧‧源極區域
SA3‧‧‧源極區域
SA4‧‧‧源極區域
SA5‧‧‧源極區域
SA6‧‧‧源極區域
Sn‧‧‧掃描訊號
Sn-1‧‧‧前一掃描訊號
T1‧‧‧第一薄膜電晶體/驅動薄膜電晶體
T2‧‧‧第二薄膜電晶體/開關薄膜電晶體
T3‧‧‧第三薄膜電晶體/補償薄膜電晶體
T4‧‧‧第四薄膜電晶體/初始化薄膜電晶體
T5‧‧‧第五薄膜電晶體/操作控制薄膜電晶體
T6‧‧‧第六薄膜電晶體/發射控制薄膜電晶體
Vint‧‧‧初始化電壓
II-II‧‧‧線
V-V‧‧‧線
藉由參照圖式詳細闡述本發明之實例性實施例，本發明之以上及其他特徵將變得更顯而易見。
第1圖是根據本發明之一實例性實施例之一薄膜電晶體(TFT)基板之俯視圖。
第2圖是根據本發明之一實例性實施例之第1圖所示沿線II-II截取之薄膜電晶體基板之剖視圖。
第3圖是根據本發明之一實例性實施例之一薄膜電晶體基板之俯視圖。
第4圖是根據本發明之一實例性實施例之第3圖所示沿線V-V截取之薄膜電晶體基板之剖視圖。
第5圖至第7圖是例示根據本發明之一實例性實施例之一種 製造一薄膜電晶體基板之方法、以及根據本發明之一實例性實施例之一種製造一顯示裝置之方法之剖視圖。
以下將參照圖式更充分地闡述本發明之實例性實施例。在說明書通篇中，相同參考編號可代表相同元件。本發明可實施為不同形式而不應被視為僅限於本文所述之實施例。
除非上下文另外指明，否則本文所用之單數形式「一(a、an)」及「該(the)」旨在亦包含複數形式。
將理解，當一層、區、或組件被稱為「形成於」另一層、區或組件「上」時，該層、區或組件可形成於該另一層、區或組件上，抑或可存在中間層、區或組件。
當本發明之某一實例性實施例可以不同方式實施時，一特定製程次序可以不同於所述次序之方式來執行。舉例而言，二連續闡述製程可實質上同時執行或以與所述次序相反之一次序來執行。
本文所用用語「及/或」可包含相關列出項中一或多個項之任意及所有組合。
第1圖是根據本發明之一實例性實施例之一薄膜電晶體(TFT)基板之俯視圖。第2圖是根據本發明之一實例性實施例之第1圖所示沿線II-II截取之薄膜電晶體基板之剖視圖。
參照第1圖及第2圖，根據本發明之一實例性實施例之一薄膜電晶體基板1可包含一基板100以及一第一薄膜電晶體T1及一第二薄膜電晶體T2。
基板100可由以下各種材料中之任一者形成：例如一玻璃材料、一金屬材料、或一塑膠材料(例如聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚萘二甲酸乙二酯(polyethylene naphthalate；PEN)、或聚醯亞胺)。基板100可具有其中設置有複數個畫素PXL之一顯示區域及圍繞該顯示區域之一周圍區域。
在基板100上設置至少一個畫素PXL以顯示一影像。複數個畫素PXL可被設置及排列成一矩陣形式，但為方便說明起見，在本發明之一實例性實施例中僅顯示一個畫素PXL。儘管第1圖顯示一畫素PXL具有一矩形形狀，但本發明並非僅限於此。畫素PXL可被修改成具有各種形狀。此外，畫素PXL可具有不同大小。當畫素PXL發出不同顏色之光時，畫素PXL可根據其顏色而具有不同大小或不同形狀。
畫素PXL可包含一佈線單元、連接至該佈線單元之一第一薄膜電晶體T1及一第二薄膜電晶體T2、以及連接至第一薄膜電晶體T1及第二薄膜電晶體T2之一有機發光二極體(OLED)、以及一電容器Cst，該佈線單元包含一閘極線GL、一資料線DL、一驅動電壓線DVL。
閘極線GL可沿著一第一方向延伸，且資料線DL可沿著與該第一方向交叉之一第二方向延伸。驅動電壓線DVL可沿著實質上相同於資料線DL之方向延伸。閘極線GL可向一薄膜電晶體傳送一掃描訊號，資料線DL可向薄膜電晶體傳送一資料訊號，且驅動電壓線DVL可向薄膜電晶體傳送一驅動電壓。
根據本發明之一實例性實施例，薄膜電晶體包含第一薄膜電晶體T1及第二薄膜電晶體T2。第一薄膜電晶體T1可對應於一驅動薄膜電晶體以控制有機發光二極體，且第二薄膜電晶體T2可對應於一開關薄膜電晶 體以導通或斷開第一薄膜電晶體T1。儘管在本發明之一實例性實施例中，闡述一個畫素PXL包含二個薄膜電晶體(例如，第一薄膜電晶體T1及第二薄膜電晶體T2)，但本發明並非僅限於此。舉例而言，根據本發明之一實例性實施例，一個畫素PXL包含一個薄膜電晶體及一電容器。根據本發明之一實例性實施例，一個畫素PXL包含三或更多個薄膜電晶體及二或更多個電容器。
第一薄膜電晶體T1可包含一第一主動式圖案Act1、一第一閘電極g1、一第一源電極s1、及一第一汲電極d1。第一閘電極g1可連接至第二薄膜電晶體T2，第一源電極s1可連接至驅動電壓線DVL，且第一汲電極d1可連接至有機發光二極體。
第二薄膜電晶體T2可包含一第二主動式圖案Act2、一第二閘電極g2、一第二源電極s2、及一第二汲電極d2。第二閘電極g2可連接至閘極線GL，且第二源電極s2可連接至資料線DL。第二汲電極d2可連接至第一薄膜電晶體T1之一閘電極(例如，第一閘電極g1)。第二薄膜電晶體T2可同步於施加至閘極線GL之一掃描訊號而將施加至資料線DL之一資料訊號傳送至第一薄膜電晶體T1。第一薄膜電晶體T1可輸出對應於該資料訊號之一驅動電流。
根據本發明之一實例性實施例，第一薄膜電晶體T1之第一主動式圖案Act1具有一第一氫密度，且第二薄膜電晶體T2之第二主動式圖案Act2具有一第二氫密度。在一實例性實施例中，第二氫密度高於第一氫密度。第一薄膜電晶體T1之第一主動式圖案Act1之氫密度不同於第二薄膜電晶體T2之第二主動式圖案Act2之氫密度之原因在於：在將第一主動式圖案Act1及第二主動式圖案Act2退火之一操作中，第一主動式圖案Act1之一退 火溫度高於第二主動式圖案Act2之退火溫度。第一主動式圖案Act1及第二主動式圖案Act2可在形成接觸孔CNT1之後退火。退火(annealing)是加熱一材料然後容許該材料逐漸冷卻之一製程。接觸孔CNT1可穿透一層間介電層IL及與第一主動式圖案Act1絕緣之一閘極絕緣層GI而形成。在形成接觸孔CNT1之後，經由接觸孔CNT1暴露出第一主動式圖案Act1之一部分。在經由接觸孔CNT1暴露出第一主動式圖案Act1之該部分之後，將絕緣層GI及第一主動式圖案Act1退火。接觸孔CNT2可穿透層間介電層IL及與第二主動式圖案Act2絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT2之後，經由接觸孔CNT2暴露出第二主動式圖案Act2之一部分。在經由接觸孔CNT2暴露出第二主動式圖案Act2之該部分之後，將絕緣層GI及第二主動式圖案Act2退火。在退火操作中，第一薄膜電晶體T1之第一主動式圖案Act1之退火溫度較第二薄膜電晶體T2之第二主動式圖案Act2之退火溫度高約10℃至約50℃。因此，第一薄膜電晶體T1之第一主動式圖案Act1在高於第二薄膜電晶體T2之第二主動式圖案Act2之一溫度下經受退火。因此，困於第一主動式圖案Act1中之氫離子被釋放至空氣中。因此，第一薄膜電晶體T1之第一主動式圖案Act1之第一氫密度可低於第二薄膜電晶體T2之第二主動式圖案Act2之第二氫密度。
第一薄膜電晶體T1需要具有一寬之驅動範圍以用作一驅動薄膜電晶體。第一薄膜電晶體T1之驅動範圍越寬，具有一高解析度之一顯示裝置中之一著色減少效果(stain reduction effect)增強越多。由於一高溫之一退火操作造成更多氫離子之釋放，因此第一薄膜電晶體T1之一介面陷阱密度(interface trap density；Dit)值增大，此導致第一薄膜電晶體T1之遷移率降低。因此，第一薄膜電晶體T1之性質可被控制成使第一薄膜電晶體T1具有一寬之驅動範圍。
可在薄膜電晶體基板1上設置一顯示元件。儘管闡述參照第1圖及第2圖之本發明之一實例性實施例中所用之顯示元件是一有機發光二極體，但本發明並非僅限於此。舉例而言，根據本發明之一實例性實施例，可在薄膜電晶體基板1上設置一液晶元件以顯示一影像。有機發光二極體可包含一發射層EML以及彼此面對之第一電極EL1及第二電極EL2，其中發射層EML夾置於第一電極EL1與第二電極EL2之間。第一電極EL1可連接至第一薄膜電晶體T1之第一汲電極d1。對第二電極EL2施加一共用電壓，且發射層EML可根據第一薄膜電晶體T1之一輸出訊號而發出光以顯示一影像。
電容器Cst可連接於第一薄膜電晶體T1之第一閘電極g1與第一源電極s1之間，並可對輸入至第一薄膜電晶體T1之第一閘電極g1之一資料訊號充電及保持該資料訊號。
現在參照第2圖來闡述根據本發明之一實例性實施例之薄膜電晶體基板1之一堆疊順序。
根據本發明之一實例性實施例之薄膜電晶體基板1可包含堆疊有第一薄膜電晶體T1及第二薄膜電晶體T2以及電容器Cst之基板100。可在薄膜電晶體基板1上設置一液晶元件、有機發光二極體等。根據本發明之一實例性實施例，闡述其中在薄膜電晶體基板1上設置有機發光二極體之一結構作為一實例。
第1圖所示薄膜電晶體基板1之俯視圖是例示性的，且可以各種方式進行修改。
參照第2圖，可在基板100上設置一緩衝層BFL。緩衝層BFL可用於將基板100之一上表面平坦化或者防止雜質擴散至第一薄膜電晶體 T1中。緩衝層BFL可由例如氮化矽、氧化矽、氮氧化矽等形成，並可端視包含於基板100中之一材料及基板100之製程條件而被省略。
可在緩衝層BFL上設置第一主動式圖案Act1。第一主動式圖案Act1可由一半導體材料形成，並可包含非晶矽、多晶矽、或一有機半導體材料。第一主動式圖案Act1可用作第一薄膜電晶體T1之一主動層。第一主動式圖案Act1可包含一源極區域SA、一汲極區域DA、及設置於源極區域SA與汲極區域DA之間之一通道區域CA。第一主動式圖案Act1之源極區域SA及汲極區域DA可摻雜有n型雜質或p型雜質。
可在第一主動式圖案Act1上設置閘極絕緣層GI。閘極絕緣層GI可由例如氧化矽及/或氮化矽等形成，以使第一主動式圖案Act1與第一閘電極g1絕緣。
可在閘極絕緣層GI上設置第一閘電極g1。第一閘電極g1可與第一主動式圖案Act1其中之至少一部分交疊。舉例而言，第一閘電極g1可設置於閘極絕緣層GI上以覆蓋與第一主動式圖案Act1之通道區域CA對應之一區域。慮及金屬材料之一導電性等，第一閘電極g1可由一金屬材料形成。
可在第一閘電極g1上設置層間介電層IL以覆蓋第一閘電極g1。層間介電層IL可由例如氧化矽、氮化矽等一材料形成，並被形成為一單個層或複數個層。
層間介電層IL可具有被填充一導電材料之至少一個接觸孔CNT1。填充於該至少一個接觸孔CNT1中之導電材料可被稱為形成第一薄膜電晶體T1之第一源電極s1及第一汲電極d1之一導電層CL。有機發光二極 體之第一電極EL1可經由填充於該至少一個接觸孔CNT1中之導電材料而電性連接至第一薄膜電晶體T1。
可在層間介電層IL上設置作為導電層CL而形成之第一源電極s1及第一汲電極d1。參照第1圖，第一源電極s1及第一汲電極d1分別經由形成於閘極絕緣層GI及層間介電層IL中之接觸孔CNT1而分別接觸第一主動式圖案Act1之源極區域SA及汲極區域DA。第二源電極s2及第二汲電極d2分別經由形成於閘極絕緣層GI及層間介電層IL中之接觸孔CNT2而分別接觸第二主動式圖案Act2之一源極區域及一汲極區域。
第一源電極s1及第一汲電極d1可由以下中之一或多種材料形成：例如鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)、及銅(Cu)。第一源電極s1及第一汲電極d1可被形成為一單個層或複數個層。
第一閘電極g1之一部分及驅動電壓線DVL之一部分分別可為一第一電容器電極C1及一第二電容器電極C2，並可形成其之間夾置有層間介電層IL之電容器Cst。第一電容器電極C1是電容器Cst之一下電極，且第二電容器電極C2是電容器Cst之一上電極。
可在第一源電極s1及第一汲電極d1上設置一平坦化層PL。平坦化層PL可被設置成覆蓋層間介電層IL及導電層CL。平坦化層PL可由例如一丙烯酸有機材料或一有機絕緣材料(例如苯並環丁烯(benzocyclobutene；BCB)等)形成。平坦化層PL可用作一保護層以保護第一薄膜電晶體T1及第二薄膜電晶體T2或者用作一平坦化層以將其上表面平坦化。
根據本發明之一實例性實施例，第一薄膜電晶體T1之第一主動式圖案Act1具有第一氫密度，且第二薄膜電晶體T2之第二主動式圖案Act2具有第二氫密度。在一實例性實施例中，第二氫密度高於第一氫密度。第一薄膜電晶體T1之第一主動式圖案Act1之氫密度不同於第二薄膜電晶體T2之第二主動式圖案Act2之氫密度之原因在於：第一主動式圖案Act1之退火溫度高於第二主動式圖案Act2之退火溫度。第一主動式圖案Act1及第二主動式圖案Act2在形成接觸孔CNT1之後退火。
接觸孔CNT1可穿透層間介電層IL及與第一主動式圖案Act1絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT1之後，經由接觸孔CNT1暴露出第一主動式圖案Act1之一部分。在經由接觸孔CNT1暴露出第一主動式圖案Act1之該部分後，將絕緣層GI及第一主動式圖案Act1退火。接觸孔CNT2可穿透層間介電層IL及與第二主動式圖案Act2絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT2之後，經由接觸孔CNT2暴露出第二主動式圖案Act2之一部分。在經由接觸孔CNT2暴露出第二主動式圖案Act2之該部分之後，將絕緣層GI及第二主動式圖案Act2退火。在退火操作中，第一薄膜電晶體T1之第一主動式圖案Act1之退火溫度較第二薄膜電晶體T2之第二主動式圖案Act2之退火溫度高約10℃至約50℃。因此，第一薄膜電晶體T1之第一主動式圖案Act1在高於第二薄膜電晶體T2之第二主動式圖案Act2之一溫度下經受退火。因此，困於第一主動式圖案Act1中之氫離子被釋放至空氣中。因此，第一薄膜電晶體T1之第一主動式圖案Act1之第一氫密度可低於第二薄膜電晶體T2之第二主動式圖案Act2之第二氫密度。
第一薄膜電晶體T1需要具有一寬之驅動範圍以用作一驅動薄膜電晶體。第一薄膜電晶體T1之驅動範圍越寬，具有一高解析度之一顯 示裝置中之一著色減少效果增強越多。由於一高溫之一退火操作而造成更多氫離子之釋放，因此第一薄膜電晶體T1之一介面陷阱密度值增大，此造成第一薄膜電晶體T1之遷移率降低。因此，第一薄膜電晶體T1之性質可被控制成使第一薄膜電晶體T1具有一寬之驅動範圍。
可在薄膜電晶體基板1上設置一顯示元件。在本發明之一實例性實施例中，使用有機發光二極體作為顯示元件。有機發光二極體可包含第一電極EL1、第二電極EL2、及一中間層，該中間層包含設置於第一電極EL1與第二電極EL2之間之發射層EML。
可在平坦化層PL上設置有機發光二極體之第一電極EL1。第一電極EL1可為經由形成於平坦化層PL中之一第三接觸孔CNT3而電性連接至第一薄膜電晶體T1之第一汲電極d1之一畫素電極。
第一電極EL1可由具有一高功函數之一材料形成。對於例如用於在基板100下方提供一影像之底部發射而言，第一電極EL1可包含由氧化銦錫(indium tin oxide；ITO)、氧化銦鋅(indium zinc oxide；IZO)、氧化鋅(zinc oxide；ZnO)、氧化銦錫鋅(indium tin zinc oxide；ITZO)等形成之一透明導電層。對於例如用於在基板100上方(例如，在第二電極EL2上方)提供一影像之頂部發射而言，第一電極EL1可包含由銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻等形成之一金屬反射層及由氧化銦錫、氧化銦鋅、氧化鋅、氧化銦錫鋅等形成之一透明導電層。
可在形成有第一電極EL1及類似電極之基板100上設置一畫素界定層PDL以界定對應於每一畫素PXL之一發射區域。畫素界定層PDL可被形成為覆蓋畫素PXL之邊緣以暴露出第一電極EL1之上表面。
可在被畫素界定層PDL暴露出之第一電極EL1上設置發射層EML，且可在發射層EML上設置第二電極EL2。
可在第一電極EL1與發射層EML之間設置一下部共用層，且可在發射層EML與第二電極EL2之間設置一上部共用層。下部共用層及上部共用層可針對每一畫素PXL共同堆疊作為一載子傳輸層。下部共用層可包含一電洞注入層(hole injection layer；HIL)及一電洞傳輸層(hole transport layer；HTL)。上部共用層可包含一電子注入層(electron injection layer；EIL)及一電子傳輸層(electron transport layer；ETL)。根據本發明之一實例性實施例，當第一電極EL1是一畫素電極時，下部共用層、上部共用層、及發射層EML可按電洞注入層、電洞傳輸層、發射層EML、電子傳輸層、電子注入層、及第二電極EL2之次序依序堆疊於第一電極EL1上。然而，本發明並非僅限於此。下部共用層及上部共用層之堆疊次序可視需要以各種方式進行修改。
第二電極EL2亦可設置成一透明電極或一反射電極。當第二電極EL2被形成為一透明電極時，第二電極EL2可包含上述透明導電材料，而當第二電極EL2被形成為一反射電極時，第二電極EL2可包含一金屬反射層。第二電極EL2可設置於基板100之整個表面上。
當第二電極EL2被形成為一透明電極或一半透明電極時，第二電極EL2可包含由具有一小功函數之一金屬(例如，鋰、鈣、氟化鋰(lithium fluoride；LiF)/鈣、氟化鋰/鋁、鋁、銀、鎂、或其一化合物)形成之一層及由氧化銦錫、氧化銦鋅、氧化鋅、In2O3等形成之一透明或半透明導電層。當第二電極EL2被形成為一反射電極時，第二電極EL2可包含由鋰、鈣、氟化鋰/鈣、氟化鋰/鋁、鋁、銀、鎂、或其一化合物形成之一層。然而，包含 於第二電極EL2中之構型及材料並非僅限於此，而是可以各種方式進行修改。
可在第二電極EL2上形成一封裝層。該封裝層可具有其中堆疊有複數個無機層之一結構或其中有機層與無機層交替堆疊之一結構。
可在第二電極EL2上設置一封裝基板。基板100可由該封裝基板密封。
第3圖是根據本發明之一實例性實施例之一薄膜電晶體基板之俯視圖。第4圖是根據本發明之一實例性實施例之第3圖所示沿線V-V截取之薄膜電晶體之剖視圖。
參照第3圖及第4圖，根據本發明之一實例性實施例之一薄膜電晶體基板2可包含基板100以及設置於基板100上之第一薄膜電晶體T1及第二薄膜電晶體T2。
基板100可由以下各種材料中之任一者形成：例如一玻璃材料、一金屬材料、或一塑膠材料(例如聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯或聚醯亞胺)。基板100可具有其中設置有複數個畫素PXL之一顯示區域及圍繞該顯示區域之一周圍區域。
在基板100上設置至少一個畫素PXL以顯示一影像。複數個畫素PXL可被設置及排列成一矩陣形式，但為方便說明起見在本發明之一實例性實施例中僅顯示一個畫素PXL。儘管第4圖顯示一畫素PXL具有一矩形形狀，但本發明並非僅限於此。畫素PXL可被修改成具有各種形狀。此外，畫素PXL可具有不同大小。當畫素PXL發出不同顏色之光時，畫素PXL可根據其顏色而具有不同大小或不同形狀。
畫素PXL可包含第一薄膜電晶體T1、第二薄膜電晶體T2、一第三薄膜電晶體T3、一第四薄膜電晶體T4、一第五薄膜電晶體T5、一第六薄膜電晶體T6、一儲存電容器Cst、及一有機發光二極體。
第一薄膜電晶體T1至第六薄膜電晶體T6可根據其各自功能進行分類。第一薄膜電晶體T1是一驅動薄膜電晶體，第二薄膜電晶體T2是一開關薄膜電晶體，第三薄膜電晶體T3是一補償薄膜電晶體，第四薄膜電晶體T4是一初始化薄膜電晶體，第五薄膜電晶體T5是一操作控制薄膜電晶體，且第六薄膜電晶體T6是一發射控制薄膜電晶體。
畫素PXL可包含用於施加一掃描訊號Sn之一掃描線10、用於施加一前一掃描訊號Sn-1之一前一掃描線12、用於施加一發射控制訊號En之一發射控制線20、用於施加一初始化電壓Vint之一初始化電壓線30、用於施加一資料訊號Dm之一資料線40、及用於施加一驅動電壓ELVDD之一驅動電壓線50。驅動電壓線50可被稱為一電力線50。掃描線10、前一掃描線12、發射控制線20、及初始化電壓線30沿著一列方向延伸，且資料線40及驅動電壓線50沿著一行方向延伸。
畫素PXL可包含一主動式圖案Act、一第一導電層M1、一第二導電層M2、一第三導電層M3、及一第四導電層M4。絕緣層可夾置於第一導電層M1、第二導電層M2、第三導電層M3、及第四導電層M4之間。此外，畫素PXL可更包含含有一發射層及一共用電極之一中間層。
主動式圖案Act可包含相應第一薄膜電晶體T1至第六薄膜電晶體T6之第一主動式圖案Act1至第六主動式圖案Act6。第一薄膜電晶體T1至第六薄膜電晶體T6可被設置成對應於主動式圖案Act。
儘管第3圖顯示主動式圖案Act在一個畫素PXL中被形成為一個圖案，但主動式圖案Act可被形成為二或更多個單獨圖案。主動式圖案Act可具有各種形狀並可如第3圖所示具有一彎曲部分。
第一導電層M1可包含前一掃描線12、掃描線10、及發射控制線20。此外，第一導電層M1可包含相應第一薄膜電晶體T1至第六薄膜電晶體T6之第一閘電極g1至第六閘電極g6。
第二導電層M2可包含電容器Cst之一上電極C2。第三導電層M3可包含資料線40、驅動電壓線50、及一連接線材60。第四導電層M4可包含初始化電壓線30及第一電極EL1。
主動式圖案Act可由多晶矽形成，並可包含不摻雜雜質之一通道區域及形成於通道區域之摻雜有雜質之二側之一源極區域及一汲極區域。雜質可依據一薄膜電晶體之一類型而變化，並可為n型雜質或p型雜質。主動式圖案Act可包含驅動薄膜電晶體(例如，第一薄膜電晶體T1)之一驅動主動式圖案(例如，第一主動式圖案Act1)、開關薄膜電晶體(例如，第二薄膜電晶體T2)之一開關主動式圖案(例如，第二主動式圖案Act2)、補償薄膜電晶體(例如，第三薄膜電晶體T3)之一補償主動式圖案(例如，第三主動式圖案Act3)、初始化薄膜電晶體(例如，第四薄膜電晶體T4)之一初始化主動式圖案(例如，第四主動式圖案Act4)、操作控制薄膜電晶體(例如，第五薄膜電晶體T5)之一操作控制主動式圖案(例如，第五主動式圖案Act5)、及發射控制薄膜電晶體(例如，第六薄膜電晶體T6)之一發射控制主動式圖案(例如，第六主動式圖案Act6)。
對應於驅動薄膜電晶體T1之第一薄膜電晶體T1可包含第一主動式圖案Act1及第一閘電極g1。第一主動式圖案Act1可包含與第一閘電極 g1交疊之一通道區域、一源極區域SA1、及一汲極區域DA1。在一實施例中，源極區域SA1及汲極區域DA1不與第一閘電極g1及上電極C2中之任一者交疊。第一主動式圖案Act1是彎曲的。
可在第一閘電極g1上設置包含電容器Cst之上電極C2之第二導電層M2。可在第一閘電極g1上設置上電極C2。上電極C2可藉由使第一閘電極g1與上電極C2其中之至少一部分交疊而形成電容器Cst。上電極C2包含供連接第一閘電極g1及連接線材60之一第一接觸孔CNT1穿過之一開口Cst2op。儘管在第3圖中，開口Cst2op之一形狀被顯示為一矩形，但開口Cst2op之形狀並非僅限於此。除開口Cst2op之外，上電極C2可最大程度地與第一閘電極g1交疊。在此種情形中，可獲得一最大電容。
上電極C2可與第一閘電極g1一起形成電容器Cst。第一閘電極g1亦可用作電容器Cst之一下電極。上電極C2可經由一第二接觸孔CNT2而連接至驅動電壓線50。
對應於開關薄膜電晶體T2之第二薄膜電晶體T2包含第二主動式圖案Act2及作為掃描線10之一部分之第二閘電極g2。第二主動式圖案Act2可包含與第二閘電極g2交疊之一通道區域以及位於該通道區域二側之一源極區域SA2及一汲極區域DA2。源極區域SA2可經由一第三接觸孔CNT3而連接至資料線40。汲極區域DA2可經由主動式圖案Act而連接至第一薄膜電晶體T1之源極區域SA1。
對應於補償薄膜電晶體T3之第三薄膜電晶體T3包含第三主動式圖案Act3及第三閘電極g3，第三閘電極g3可為作為掃描線10之一部分之一補償電極。第三主動式圖案Act3可包含與第三閘電極g3交疊之一通道區域以及位於該通道區域二側之一源極區域SA3及一汲極區域DA3。源極區 域SA3可經由主動式圖案Act而連接至第一薄膜電晶體T1之汲極區域DA1。第三汲極區域DA3可經由一第四接觸孔CNT4而連接至連接線材60。舉例而言，第三薄膜電晶體T3之汲極區域DA3經由連接線材60而電性連接至第一閘電極g1。如第3圖所示，第三閘電極g3可被形成為一單獨雙閘電極以防止一漏電流(leakage current)。
對應於初始化薄膜電晶體T4之第四薄膜電晶體T4包含第四主動式圖案Act4及第四閘電極g4，第四閘電極g4可為作為前一掃描線12之一部分之一初始化電極。第四主動式圖案Act4可包含與第四閘電極g4交疊之一通道區域以及位於該通道區域二側之一源極區域SA4及一汲極區域DA4。源極區域SA4可經由一第五接觸孔CNT5而連接至初始化電壓線30。第五接觸孔CNT5可包含被形成為第三導電層M3之一連接構件、連接該連接構件及源極區域SA4之一接觸孔、及連接該連接構件及初始化電壓線30之一接觸孔。汲極區域DA4可經由第四接觸孔CNT4而連接至連接線材60。如第3圖所示，第四閘電極g4可被形成為一單獨雙閘電極。
對應於操作控制薄膜電晶體T5之第五薄膜電晶體T5包含第五主動式圖案Act5及第五閘電極g5，第五閘電極g5可為作為發射控制線20之一部分之一操作控制電極。第五主動式圖案Act5可包含與第五閘電極g5交疊之一通道區域以及位於該通道區域二側之一源極區域SA5及一汲極區域DA5。汲極區域DA5可經由主動式圖案Act而連接至第一薄膜電晶體T1之源極區域SA1。源極區域SA5可經由一第六接觸孔CNT6而連接至驅動電壓線50。
對應於發射控制薄膜電晶體T6之第六薄膜電晶體T6包含第六主動式圖案Act6及第六閘電極g6，第六閘電極g6可為作為發射控制線20 之一部分之一發射控制電極。第六主動式圖案Act6可包含與第六閘電極g6交疊之一通道區域以及位於該通道區域二側之一源極區域SA6及一汲極區域DA6。源極區域SA6可經由主動式圖案Act而連接至第一薄膜電晶體T1之汲極區域DA1。汲極區域DA6可經由一第七接觸孔CNT7而連接至第一電極EL1。第七接觸孔CNT7可包含被形成為第三導電層M3之一連接構件、連接該連接構件及汲極區域DA6之一接觸插塞、以及連接該連接構件及第一電極EL1之一接觸插塞。
根據本發明之一實例性實施例，第一薄膜電晶體T1之第一主動式圖案Act1具有第一氫密度，且第二薄膜電晶體T2之第二主動式圖案Act2具有第二氫密度。在一實例性實施例中，第二氫密度高於第一氫密度。第一薄膜電晶體T1之第一主動式圖案Act1之氫密度不同於第二薄膜電晶體T2之第二主動式圖案Act2之氫密度之原因在於：在將第一主動式圖案Act1及第二主動式圖案Act2退火之一操作中，第一主動式圖案Act1之一退火溫度高於第二主動式圖案Act2之退火溫度。第一主動式圖案Act1及第二主動式圖案Act2可在形成接觸孔CNT1及CNT2之後退火。
接觸孔CNT1可穿透層間介電層IL及與第一主動式圖案Act1絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT1之後，經由接觸孔CNT1暴露出第一主動式圖案Act1之一部分。在經由接觸孔CNT1暴露出第一主動式圖案Act1之該部分之後，將絕緣層GI及第一主動式圖案Act1退火。接觸孔CNT2可穿透層間介電層IL及與第二主動式圖案Act2絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT2之後，經由接觸孔CNT2暴露出第二主動式圖案Act2之一部分。在經由接觸孔CNT2暴露出第二主動式圖案Act2之該部分之後，將絕緣層GI及第二主動式圖案Act2退火。在退火操作中，第一薄 膜電晶體T1之第一主動式圖案Act1之退火溫度較第二薄膜電晶體T2之第二主動式圖案Act2之退火溫度高約10℃至約50℃。因此，第一薄膜電晶體T1之第一主動式圖案Act1在高於第二薄膜電晶體T2之第二主動式圖案Act2之一溫度下經受退火。因此，困於第一主動式圖案Act1中之氫離子被釋放至空氣中。因此，第一薄膜電晶體T1之第一主動式圖案Act1之第一氫密度可低於第二薄膜電晶體T2之第二主動式圖案Act2之第二氫密度。
第一薄膜電晶體T1需要具有一寬之驅動範圍以用作一驅動薄膜電晶體。第一薄膜電晶體T1之驅動範圍越寬，具有一高解析度之一顯示裝置中之一著色減少效果增強越多。由於一高溫之一退火操作而造成更多氫離子之釋放，因此第一薄膜電晶體T1之介面陷阱密度值增大，此導致第一薄膜電晶體T1之遷移率下降。因此，第一薄膜電晶體T1之性質可被控制成使第一薄膜電晶體T1具有一寬之驅動範圍。第一電極EL1可設置於上電極C2上，並可將一電流提供至包含一有機發射層之中間層，該有機發射層設置於該中間層上。施加至中間層之電流被傳送至中間層上之一共用電極。
第3圖所示俯視圖僅為例示性的，且可以各種方式進行修改。
現在將參照第4圖來闡述根據本發明之一實例性實施例之薄膜電晶體基板2之一堆疊順序。
參照第4圖，根據本發明之一實例性實施例之薄膜電晶體基板2可包含堆疊有包括第一薄膜電晶體T1、發射控制薄膜電晶體T6、及電容器Cst在內之第一薄膜電晶體T1至第六薄膜電晶體T6之基板100。可在薄膜電晶體基板2上設置一液晶元件、有機發光二極體等。根據本發明之一實例性實施例，闡述其中在薄膜電晶體基板2上設置有機發光二極體之一結構作為一實例。
可在基板100上設置緩衝層BFL。緩衝層BFL可用於將基板100之上表面平坦化或防止雜質擴散至第一薄膜電晶體T1及發射控制薄膜電晶體T6中。緩衝層BFL可由例如氮化矽、氧化矽、氮氧化矽等形成，並可端視基板100中所用之一材料及基板100之製程條件而被省略。
可在緩衝層BFL上設置第一薄膜電晶體T1及發射控制薄膜電晶體T6。可在第一薄膜電晶體T1上設置上電極C2。第一閘電極g1及上電極C2形成電容器Cst。
可在主動式圖案Act1及Act6與第一閘電極g1及第六閘電極g6之間設置一下部閘極絕緣層GI1，以使主動式圖案Act1及Act6與第一閘電極g1及第六閘電極g6絕緣。可在第一閘電極g1與上電極C2之間設置一上部閘極絕緣層GI2，以使第一閘電極g1與上電極C2絕緣。上部閘極絕緣層GI2可為設置於第一閘電極g1與上電極C2之間之一介電層。第一薄膜電晶體T1、電容器Cst、及第六薄膜電晶體T6可被層間介電層IL覆蓋。
下部閘極絕緣層GI1及上部閘極絕緣層GI2可被形成為一單層結構或一多層結構，並可由例如氧化矽及/或氮化矽形成。
根據本發明之一實例性實施例，慮及金屬材料之一導電性等，第一閘電極g1可由一金屬材料形成。
可在上部閘極絕緣層GI2上設置包含電容器Cst之上電極C2之一第一導電層CL1。第4圖所示第一導電層CL1可被稱為第3圖所示第二導電層M2。上電極C2可被設置成使第一閘電極g1與上電極C2其中之至少一部分交疊，並可藉由使用第一閘電極g1作為電容器Cst之一下電極而與第一閘電極g1一起形成電容器Cst。
可在電容器Cst之上電極C2上設置層間介電層IL，以覆蓋電容器Cst之上電極C2。在此種情形中，層間介電層IL可為一層間絕緣層。層間介電層IL可由例如氧化矽、氮化矽等一材料形成。層間介電層IL可被形成為一單個層或複數個層。
層間介電層IL可具有用於暴露出電容器Cst之上電極C2之一部分之第二接觸孔CNT2。此外，層間介電層IL可具有用於暴露出發射控制薄膜電晶體T6之發射控制主動式圖案Act6之源極區域SA6及汲極區域DA6之接觸孔CNT。接觸孔CNT可藉由穿透上部閘極絕緣層GI2及下部閘極絕緣層GI1而延伸至發射控制主動式圖案Act6之一上部。發射控制薄膜電晶體T6可經由接觸孔CNT而電性連接至有機發光二極體之第一電極EL1。
可在層間介電層IL上設置用於對電容器Cst之上電極C2施加一電源電壓之一電力線50及包含第六薄膜電晶體T6之一源電極s6及一汲電極d6之一第二導電層CL2。第4圖所示第二導電層CL2可被稱為第3圖所示第三導電層M3。電容器Cst之上電極C2可經由填充於第二接觸孔CNT2中之一導電材料而電性連接至電力線50。電力線50可被稱為驅動電壓線50。接觸孔CNT2之數目可為一或多個。第二接觸孔CNT2可以各種方式進行修改。
第六薄膜電晶體T6之汲極區域DA6可經由穿透下部閘極絕緣層GI1、上部閘極絕緣層GI2、及層間介電層IL之全部之接觸孔CNT而電性連接至汲電極d6。此外，第六薄膜電晶體T6之源極區域SA6可經由穿透下部閘極絕緣層GI1、上部閘極絕緣層GI2、及層間介電層IL之全部之接觸孔CNT而電性連接至源電極s6。
包含驅動電壓線50、源電極s6、及汲電極d6之第二導電層CL2可由一導電材料形成。舉例而言，第二導電層CL2可由以下中之一或多 種材料形成：鋁、鉑、鈀、銀、鎂、金、鎳、釹、銥、鉻、鋰、鈣、鉬、鈦、鎢、及銅，且第二導電層CL2可被形成為一單個層或複數個層。
可在層間介電層IL上設置平坦化層PL以覆蓋源電極s6、汲電極d6、及驅動電壓線50。平坦化層PL可由例如包含氧化物、氮化物、及/或氮氧化物之一無機絕緣材料、一丙烯酸有機材料、或一有機絕緣材料(例如苯並環丁烯等)形成。平坦化層PL可用作一保護層以保護第一薄膜電晶體T1及第六薄膜電晶體T6或者用作一平坦化層以將其上表面平坦化。
根據本發明之一實例性實施例，第一薄膜電晶體T1之第一主動式圖案Act1具有第一氫密度，且第二薄膜電晶體T2之第二主動式圖案Act2具有第二氫密度。在一實例性實施例中，第二氫密度高於第一氫密度。第一薄膜電晶體T1之第一主動式圖案Act1之氫密度不同於第二薄膜電晶體T2之第二主動式圖案Act2之氫密度之原因在於：在將第一主動式圖案Act1及第二主動式圖案Act2退火之一操作中，第一主動式圖案Act1之退火溫度高於第二主動式圖案Act2之退火溫度。第一主動式圖案Act1及第二主動式圖案Act2可在形成接觸孔CNT1之後退火。
接觸孔CNT2可穿透層間介電層IL及與第一主動式圖案Act1絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT1之後，經由接觸孔CNT1暴露出第一主動式圖案Act1之一部分。在經由接觸孔CNT1暴露出第一主動式圖案Act1之該部分之後，將絕緣層GI及第一主動式圖案Act1退火。接觸孔CNT2可穿透層間介電層IL及與第二主動式圖案Act2絕緣之閘極絕緣層GI而形成。在形成接觸孔CNT2之後，經由接觸孔CNT2暴露出第二主動式方案Act2之一部分。在經由接觸孔CNT2暴露出第二主動式圖案Act2之該部分之後，將絕緣層GI及第二主動式圖案Act2退火。在退火操作中，第一薄 膜電晶體T1之第一主動式圖案Act1之退火溫度較第二薄膜電晶體T2之第二主動式圖案Act2之退火溫度高約10℃至約50℃。因此，第一薄膜電晶體T1之第一主動式圖案Act1在高於第二薄膜電晶體T2之第二主動式圖案Act2之一溫度下經受退火。因此，困於第一主動式圖案Act1中之氫離子被釋放至空氣中。因此，第一薄膜電晶體T1之第一主動式圖案Act1之第一氫密度可低於第二薄膜電晶體T2之第二主動式圖案Act2之第二氫密度。
第一薄膜電晶體T1需要具有一寬之驅動範圍以用作一驅動薄膜電晶體。第一薄膜電晶體T1之驅動範圍越寬，具有一高解析度之一顯示裝置中之一著色減少效果增強越多。由於一高溫之一退火操作而造成更多氫離子之釋放，因此第一薄膜電晶體T1之介面陷阱密度值增大，此導致第一薄膜電晶體T1之遷移率降低。因此，第一薄膜電晶體T1之性質可被控制成使第一薄膜電晶體T1具有一寬之驅動範圍。
可在薄膜電晶體基板2上設置一顯示元件。在本發明之一實例性實施例中，使用有機發光二極體作為顯示元件。有機發光二極體可包含第一電極EL1、第二電極EL2、及一中間層，該中間層包含設置於第一電極EL1與第二電極EL2之間之發射層EML。
可在平坦化層PL上設置有機發光二極體之第一電極EL1。第一電極EL1可為經由形成於平坦化層PL中之第七接觸孔CNT7而電性連接至發射控制薄膜電晶體T6之汲電極d6之一畫素電極。
第一電極EL1可由具有一高功函數之一材料形成。對於例如用於在基板100之向下方向上提供一影像之底部發射而言，第一電極EL1可包含由氧化銦錫、氧化銦鋅、氧化鋅、氧化銦錫鋅等形成之一透明導電層。對於例如用於在基板100之向上方向上提供一影像之頂部發射而言，第一電 極EL1可包含由銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻等形成之一金屬反射層以及由氧化銦錫、氧化銦鋅、氧化鋅、氧化銦錫鋅等形成之一透明導電層。
可在形成有第一電極EL1及類似電極之基板100上設置畫素界定層PDL以界定對應於每一畫素PXL之一發射區域。畫素界定層PDL可被形成為覆蓋畫素PXL之邊緣以暴露出第一電極EL1之上表面。
在被畫素界定層PDL暴露出之第一電極EL1上設置發射層EML，且可於發射層EML上設置第二電極EL2。
發射層EML可發出選自紅色、綠色、及藍色中之一顏色之光。此外，發射層EML可發出白色光。一顯示裝置可更包含紅色、綠色、及藍色之濾色器層以顯示各種顏色之一影像。
可在第一電極EL1與發射層EML之間設置一下部共用層。可在發射層EML與第二電極EL2之間設置一上部共用層。下部共用層及上部共用層可針對每一畫素PXL共同堆疊作為一載子傳輸層。下部共用層可包含一電洞注入層及一電洞傳輸層，且上部共用層可包含一電子注入層及一電子傳輸層。根據本發明之一實例性實施例，當第一電極EL1是一畫素電極時，下部共用層、上部共用層、及發射層EML可按電洞注入層、電洞傳輸層、發射層EML、電子傳輸層、電子注入層、及第二電極EL2之次序依序堆疊於第一電極EL1上。然而，本發明並非僅限於此。下部共用層及上部共用層可視需要而以各種方式進行修改。
第二電極EL2可堆疊於基板100之整個表面上。在此種情形中，第二電極EL2可被設置成一透明電極或一反射電極。當第二電極EL2用 作一透明電極時，第二電極EL2可包含由鋰、鈣、氟化鋰/鈣、氟化鋰/鋁、鋁、銀、鎂、或其一化合物形成之一第一層以及形成於該第一層上並包含氧化銦錫、氧化銦鋅、氧化鋅、In2O3等之一第二層。在此種情形中，第二層可被形成為一輔助電極或一匯流排電極線。當電極EL2用作一反射電極時，第二電極EL2可藉由將鋰、鈣、氟化鋰/鈣、氟化鋰/鋁、鋁、銀、鎂、或其一化合物沈積於基板100之整個表面上而形成。
可在第二電極EL2上形成一封裝層。該封裝層可具有其中堆疊有複數個無機層之一結構或者其中有機層與無機層交替堆疊之一結構。
可在第二電極EL2上設置一封裝基板。基板100可由該封裝基板密封。
以上已闡述了一薄膜電晶體基板及包含其之一顯示裝置。然而，本發明並非僅限於此。舉例而言，本發明亦囊括用於製造該薄膜電晶體基板及該包含其之顯示裝置之方法。
第5圖至第7圖是例示根據本發明之一實例性實施例之一種製造一薄膜電晶體基板之方法以及根據本發明之一實例性實施例之一種製造一顯示裝置之方法。
參照第5圖，可形成第一薄膜電晶體T1及第二薄膜電晶體T2於基板100上。可在形成第一薄膜電晶體T1及第二薄膜電晶體T2之前形成緩衝層BFL於基板100上。緩衝層BFL可用於將基板100平坦化，並防止雜質流入第一薄膜電晶體T1及第二薄膜電晶體T2以及第一主動式圖案Act1及第二主動式圖案Act2中。緩衝層BFL可由例如氮化矽、氧化矽、氮氧化矽等形成。緩衝層BFL可端視包含於基板100中之一材料及基板100之製程條件而被省 略。
然後，可形成第一薄膜電晶體T1之第一主動式圖案Act1及第二薄膜電晶體T2之第二主動式圖案Act2於緩衝層BFL上。第一主動式圖案Act1及第二主動式圖案Act2可由一半導體材料形成，並可包含非晶矽、多晶矽、或一有機半導體材料。第一主動式圖案Act1用作第一薄膜電晶體T1之一主動層，且第二主動式圖案Act2用作第二薄膜電晶體T2之一主動層。第一主動式圖案Act1可包含一源極區域SA1、一汲極區域DA1、及設置於源極區域SA1與汲極區域DA1之間之一通道區域CA1。第二主動式圖案Act2可包含一源極區域SA2、一汲極區域DA2、及設置於源極區域SA2與汲極區域DA2之間之一通道區域CA2。第一主動式圖案Act1及第二主動式圖案Act2之源極區域SA1及SA2以及汲極區域DA1及DA2可摻雜有n型雜質或p型雜質。
可形成閘極絕緣層GI於第一薄膜電晶體T1之第一主動式圖案Act1及第二薄膜電晶體T2之第二主動式圖案Act2上。閘極絕緣層GI可由例如氧化矽及/或氮化矽等形成，以使第一主動式圖案Act1與第一閘電極g1絕緣。
可形成第一閘電極g1及第二閘電極g2於閘極絕緣層GI上。第一閘電極g1可與第一主動式圖案Act1其中之至少一部分交疊，且第二閘電極g2可與第二主動式圖案Act2其中之至少一部分交疊。慮及金屬材料之一導電性等，第一閘電極g1及第二閘電極g2可由一金屬材料形成。
可形成層間介電層IL於第一閘電極g1及第二閘電極g2上，以覆蓋第一閘電極g1及第二閘電極g2。在此種情形中，層間介電層IL可為一層間絕緣層。層間介電層IL可由例如氧化矽、氮化矽等一材料形成，並可 被形成為一多層結構。
然後，參照第6圖，可形成被填充以一導電材料之至少一個第一接觸孔CNT1及至少一個第二接觸孔CNT2於層間介電層IL中。第一接觸孔CNT1可暴露出第一主動式圖案Act1其中之至少一部分(例如，第一主動式圖案Act1之汲極區域DA1或源極區域SA1之一部分)。第二接觸孔CNT2可暴露出第二主動式圖案Act2其中之至少一部分(例如，第二主動式圖案Act2之汲極區域DA2或源極區域SA2之一部分)。
在形成該至少一個第一接觸孔CNT1及該至少一個第二接觸孔CNT2之後，執行對層間介電層IL施加熱量或加熱該層間界定層IL之一退火操作。在該退火操作中，分別在不同溫度下對第一薄膜電晶體T1及第二薄膜電晶體T2進行熱處理。舉例而言，該至少一個第一接觸孔CNT1是在第一薄膜電晶體T1之第一主動式圖案Act1之一第一溫度H1下進行熱處理，且該至少一個第二接觸孔CNT2是在第二薄膜電晶體T2之第二主動式圖案Act2之一第二溫度H2下進行熱處理。
在此操作中，第一薄膜電晶體T1之第一主動式圖案Act1之第一溫度H1較第二薄膜電晶體T2之第二主動式圖案Act2之第二溫度H2高約10℃至約50℃。因此，第一薄膜電晶體T1之第一主動式圖案Act1在高於第二薄膜電晶體T2之第二主動式圖案Act2之一溫度下經受一退火操作。由於在較高溫度下進行退火，因此困於第一主動式圖案Act1中之氫離子被釋放至空氣中。因此，第一薄膜電晶體T1之第一主動式圖案Act1之第一氫密度可低於第二薄膜電晶體T2之第二主動式圖案Act2之第二氫密度。
第一薄膜電晶體T1需要具有一寬之驅動範圍以用作一驅動薄膜電晶體。第一薄膜電晶體T1之驅動範圍越寬，具有一高解析度之一顯 示裝置中之一著色減少效果增強越多。由於一高溫之一退火操作而造成更多氫離子之釋放，第一薄膜電晶體T1之介面陷阱密度值增大，此導致第一薄膜電晶體T1之遷移率降低。因此，第一薄膜電晶體T1之性質可被控制成使第一薄膜電晶體T1具有一寬之驅動範圍。
然後，參照第7圖，可形成第一源電極s1及第一汲電極d1以經由填充於第一薄膜電晶體T1之該至少一個第一接觸孔CNT1中之導電材料而電性連接至第一主動式圖案Act1。此外，可形成第二源電極s2及第二汲電極d2以經由填充於第二薄膜電晶體T2之該至少一個第二接觸孔CNT2中之導電材料而電性連接至第二主動式圖案Act2。慮及金屬材料之一導電性等，第一源電極s1及第二源電極s2以及第一汲電極d1及第二汲電極d2可由一金屬材料形成。
接著，可形成平坦化層PL於第一源電極s1及第二源電極s2以及第一汲電極d1及第二汲電極d2上，以覆蓋第一源電極s1及第二源電極s2以及第一汲電極d1及第二汲電極d2。平坦化層PL可被形成為覆蓋層間介電層IL、第一源電極s1及第二源電極s2、以及第一汲電極d1及第二汲電極d2。平坦化層PL可由例如一丙烯酸有機材料或一有機絕緣材料(例如苯並環丁烯等)形成。平坦化層PL可用作一保護層以保護第一薄膜電晶體T1及第二薄膜電晶體T2或用作一平坦化層以將其上表面平坦化。
然後，可形成第三接觸孔CNT3於平坦化層PL中。第三接觸孔CNT3可將第一薄膜電晶體T1之第一源電極s1或第一汲電極d1電性連接至第一電極EL1。之後，可形成包含第一電極EL1、發射層EML、及第二電極EL2之有機發光二極體。有機發光二極體是相同於如上所述。因此，此處不再闡述有機發光二極體。
如上所述，根據本發明之一或多個實例性實施例，可實作一種能夠依據設置於薄膜電晶體基板上之薄膜電晶體之功能來調整特性之薄膜電晶體基板、一種包含其之顯示裝置、一種製造該薄膜電晶體基板之方法、以及一種製造該顯示裝置之方法。然而，本發明之範圍並非僅限於此。
對本發明之每一實例性實施例內之態樣之說明應被視為可用於包含於本發明之其他實例性實施例中之其他類似態樣。
儘管已參照本發明之實例性實施例特別顯示及闡述了本發明，但對於本發明所屬技術領域中具有通常知識者而言將顯而易見的是，在不背離本發明之精神及範圍之條件下，可作出各種形式及細節上之變化。
100‧‧‧基板
Act1‧‧‧第一主動式圖案
Act2‧‧‧第二主動式圖案
BFL‧‧‧緩衝層
CA1‧‧‧通道區域
CA2‧‧‧通道區域
CNT1‧‧‧接觸孔/第一接觸孔
CNT2‧‧‧接觸孔/第二接觸孔
DA1‧‧‧汲極區域
DA2‧‧‧汲極區域
GI‧‧‧閘極絕緣層/絕緣層
g1‧‧‧第一閘電極
g2‧‧‧第二閘電極
H1‧‧‧第一溫度
H2‧‧‧第二溫度
IL‧‧‧層間介電層
SA1‧‧‧源極區域
SA2‧‧‧源極區域
T1‧‧‧第一薄膜電晶體/驅動薄膜電晶體
T2‧‧‧第二薄膜電晶體/開關薄膜電晶體

Claims (14)

  1. 一種薄膜電晶體(thin-film transistor；TFT)基板，包含：一基板；一第一薄膜電晶體，設置於該基板上，其中該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一主動式圖案具有一第一氫密度，該第一閘電極與該第一主動式圖案之一部分交疊；以及一第二薄膜電晶體，設置於該基板上，其中該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二主動式圖案具有高於該第一氫密度之一第二氫密度，該第二閘電極與該第二主動式圖案之一部分交疊。
  2. 如請求項1所述之薄膜電晶體基板，其中該第二薄膜電晶體同步於一掃描訊號而傳送一資料訊號，且該第一薄膜電晶體輸出對應於該資料訊號之一驅動電流。
  3. 如請求項1所述之薄膜電晶體基板，更包含一閘極絕緣層，該閘極絕緣層設置於該第一主動式圖案與該第一閘電極之間以及該第二主動式圖案與該第二閘電極之間，以使該第一主動式圖案與該第一閘電極絕緣且使該第二主動式圖案與該第二閘電極絕緣，其中該閘極絕緣層包含設置於該第一主動式圖案上之一第一接觸孔及設置於該第二主動式圖案上之一第二接觸孔。
  4. 一種顯示裝置，包含：如請求項1所述之薄膜電晶體基板；以及一顯示元件，設置於該薄膜電晶體基板上。
  5. 一種顯示裝置，包含：如請求項2所述之薄膜電晶體基板；以及一顯示元件，設置於該薄膜電晶體基板上。
  6. 一種顯示裝置，包含：如請求項3所述之薄膜電晶體基板；以及一顯示元件，設置於該薄膜電晶體基板上。
  7. 一種製造一薄膜電晶體(TFT)基板之方法，該方法包含：形成一第一薄膜電晶體於一基板上，該第一薄膜電晶體包含一第一主動式圖案及一第一閘電極，該第一閘電極與該第一主動式圖案之一部分交疊；形成一第二薄膜電晶體於該基板上，該第二薄膜電晶體包含一第二主動式圖案及一第二閘電極，該第二閘電極與該第二主動式圖案之一部分交疊；形成一絕緣層於該第一薄膜電晶體及該第二薄膜電晶體上；形成一第一接觸孔於該絕緣層中，以暴露出該第一主動式圖案之一部分；形成一第二接觸孔於該絕緣層中，以暴露出該第二主動式圖案之一部分；以及將該第一接觸孔在一第一溫度下退火並將該第二接觸孔在低於該第一溫度之一第二溫度下退火。
  8. 如請求項7所述之方法，其中該第二薄膜電晶體同步於一掃描訊號而傳送一資料訊號，且該第一薄膜電晶體輸出對應於該資料訊號之一驅動電 流。
  9. 如請求項7所述之方法，更包含：形成一閘極絕緣層於該第一主動式圖案與該第一閘電極之間以及該第二主動式圖案與該第二閘電極之間，以使該第一主動式圖案與該第一閘電極絕緣且使該第二主動式圖案與該第二閘電極絕緣，其中該閘極絕緣層包含設置於該第一主動式圖案上之該第一接觸孔及設置於該第二主動式圖案上之該第二接觸孔。
  10. 如請求項7所述之方法，其中該第一溫度較該第二溫度高10℃至50℃。
  11. 如請求項7所述之方法，更包含形成一顯示元件之一第一電極，該第一電極連接至該第一主動式圖案之一汲極區域。
  12. 一種製造一顯示裝置之方法，該方法包含：根據如請求項7所述之製造方法形成該薄膜電晶體基板；以及形成一顯示元件於該薄膜電晶體基板上。
  13. 一種製造一顯示裝置之方法，該方法包含：根據如請求項8所述之製造方法形成該薄膜電晶體基板；以及形成一顯示元件於該薄膜電晶體基板上。
  14. 一種製造一顯示裝置之方法，該方法包含：根據如請求項9所述之製造方法形成該薄膜電晶體基板；以及形成一顯示元件於該薄膜電晶體基板上。
TW105107757A 2015-04-14 2016-03-14 薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法 TW201637221A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052457A KR20160122893A (ko) 2015-04-14 2015-04-14 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법

Publications (1)

Publication Number Publication Date
TW201637221A true TW201637221A (zh) 2016-10-16

Family

ID=57129937

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107757A TW201637221A (zh) 2015-04-14 2016-03-14 薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法

Country Status (4)

Country Link
US (1) US20160307979A1 (zh)
KR (1) KR20160122893A (zh)
CN (1) CN106057815A (zh)
TW (1) TW201637221A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992899A (zh) * 2015-06-09 2015-10-21 深圳市华星光电技术有限公司 多晶硅薄膜的制备方法及多晶硅tft结构
CN107315293B (zh) * 2017-05-22 2020-08-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102551346B1 (ko) 2017-09-12 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 제조방법
CN109994510B (zh) * 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102899667B1 (ko) * 2019-02-20 2025-12-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102727034B1 (ko) 2019-09-03 2024-11-07 삼성디스플레이 주식회사 표시 장치 및 제조 방법
KR20210102557A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
KR102458169B1 (ko) 2020-06-04 2022-10-21 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조방법
CN112366210B (zh) * 2020-11-25 2025-01-14 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板及装置
US12457772B2 (en) * 2022-05-20 2025-10-28 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156435B1 (ko) * 2010-01-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102304726B1 (ko) * 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치

Also Published As

Publication number Publication date
CN106057815A (zh) 2016-10-26
US20160307979A1 (en) 2016-10-20
KR20160122893A (ko) 2016-10-25

Similar Documents

Publication Publication Date Title
CN105870126B (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
TW201637221A (zh) 薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法
US11793060B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
US12256614B2 (en) Display apparatus
US9570527B2 (en) Organic light emitting diode display
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
US9893134B2 (en) Organic light-emitting diode display
CN102576722B (zh) El显示面板、el显示装置以及el显示面板的制造方法
US10211264B2 (en) Organic light emitting display device having a color filter on thin film transistor structure and method of manufacturing the same
KR102094391B1 (ko) 유기 발광 표시 장치
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
KR102600620B1 (ko) 디스플레이 장치 및 이의 제조 방법
CN102315278A (zh) 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN103155019B (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
CN104752479A (zh) 有机发光二极管显示器及其制造方法
TWI697108B (zh) 薄膜電晶體基板及顯示裝置
US20150042634A1 (en) Organic light emitting diode display
US9614157B2 (en) Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof