[go: up one dir, main page]

CN106057815A - 薄膜晶体管基底、其制造方法、显示装置及其制造方法 - Google Patents

薄膜晶体管基底、其制造方法、显示装置及其制造方法 Download PDF

Info

Publication number
CN106057815A
CN106057815A CN201610227491.2A CN201610227491A CN106057815A CN 106057815 A CN106057815 A CN 106057815A CN 201610227491 A CN201610227491 A CN 201610227491A CN 106057815 A CN106057815 A CN 106057815A
Authority
CN
China
Prior art keywords
active pattern
tft
film transistor
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610227491.2A
Other languages
English (en)
Inventor
李在贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106057815A publication Critical patent/CN106057815A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管(TFT)基底、包括所述TFT基底的显示装置、制造所述TFT基底的方法以及制造所述显示装置的方法。所述TFT基底包括：基底；第一TFT，设置在基底上；以及第二TFT，设置在基底上。第一TFT包括具有第一氢密度的第一有源图案和与第一有源图案的一部分叠置的第一栅电极。第二TFT包括具有比第一氢密度高的第二氢密度的第二有源图案和与第二有源图案的一部分叠置的第二栅电极。

Description

薄膜晶体管基底、其制造方法、显示装置及其制造方法
本申请要求于2015年4月14日在韩国知识产权局提交的第10-2015-0052457号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
本发明的示例性实施例涉及一种薄膜晶体管(TFT)基底、包括所述TFT基底的显示装置、制造所述TFT基底的方法和制造所述显示装置的方法。更具体地，本发明的示例性实施例涉及一种能够根据TFT的功能调整TFT基底的特性的TFT基底、包括所述TFT基底的显示装置、制造所述TFT基底的方法和制造所述显示装置的方法。
背景技术
通常，TFT基底包括在基底上形成一个或更多个TFT、电容器等的结构。显示装置等可以使用TFT基底制造。
TFT基底中的TFT包括作为有源层的晶体硅层。晶体硅层通过使非晶硅层结晶而形成。TFT的特性根据结晶方法、设置TFT的环境等来确定。TFT的所需要的特性范围根据TFT在电路中的作用而改变。
然而，在现有的TFT基底中，不容易根据设置在TFT基底上的TFT的作用来调整TFT基底的特性。这在包括TFT基底的显示装置中会导致问题，例如，即使当相同的电信号施加到多个像素时，也显示非均匀亮度的图像。
发明内容
根据本发明的示例性实施例，薄膜晶体管(TFT)基底包括基底、设置在基底上的第一TFT和设置在基底上的第二TFT。第一TFT包括具有第一氢密度的第一有源图案和与第一有源图案的一部分叠置的第一栅电极。第二TFT包括具有比第一氢密度高的第二氢密度的第二有源图案和与第二有源图案的一部分叠置的第二栅电极。
在本发明的示例性实施例中，第二TFT将数据信号与扫描信号同步地传送，且第一TFT可以输出与数据信号对应的驱动电流。
在本发明的示例性实施例中，TFT基底还包括设置在第一有源图案与第一栅电极之间以及在第二有源图案与第二栅电极之间的栅极绝缘层，以使第一有源图案与第一栅电极绝缘并使第二有源图案与第二栅电极绝缘。栅极绝缘层包括设置在第一有源图案上的第一接触孔和设置在第二有源图案上的第二接触孔。
根据本发明的示例性实施例，显示装置包括TFT基底和设置在TFT基底上的显示元件。
根据本发明的示例性实施例，制造TFT基底的方法包括在基底上形成第一TFT。第一TFT包括第一有源图案和与第一有源图案的一部分叠置的第一栅电极。在基底上形成第二TFT。第二TFT包括第二有源图案和与第二有源图案的一部分叠置的第二栅电极。在第一TFT和第二TFT上形成绝缘层。在绝缘层中形成第一接触孔以暴露第一有源图案的一部分。在绝缘层中形成第二接触孔以暴露第二有源图案的一部分。在第一温度下对第一接触孔进行退火且在比第一温度低的第二温度下对第二接触孔进行退火。
在本发明的示例性实施例中，第二TFT将数据信号与扫描信号同步地传送，且第一TFT输出与数据信号对应的驱动电流。
在本发明的示例性实施例中，所述方法还包括在第一有源图案与第一栅电极之间以及在第二有源图案与第二栅电极之间形成栅极绝缘层，以使第一有源图案与第一栅电极绝缘并使第二有源图案与第二栅电极绝缘。栅极绝缘层包括设置在第一有源图案上的第一接触孔和设置在第二有源图案上的第二接触孔。
在本发明的示例性实施例中，第一温度比第二温度高10摄氏度至50摄氏度。
在本发明的示例性实施例中，所述方法还包括形成连接到第一有源图案的漏区的显示元件的第一电极。
根据本发明的示例性实施例，制造显示装置的方法包括根据所述制造方法来形成TFT基底和在TFT基底上形成显示元件。
根据本发明的示例性实施例，显示装置包括设置在基底上的像素。像素包括第一TFT、第二TFT和连接到第一TFT的有机发光二极管(OLED)。第一TFT包括具有第一氢密度的第一有源图案和与第一有源图案的一部分叠置的第一栅电极。第二TFT包括具有比第一氢密度高的第二氢密度的第二有源图案和与第二有源图案的一部分叠置的第二栅电极。
在本发明的示例性实施例中，第二TFT将数据信号与扫描信号同步地传送，第一TFT输出与数据信号对应的驱动电流。
在本发明的示例性实施例中，像素还包括设置在第一有源图案和第一栅电极之间以及在第二有源图案和第二栅电极之间的栅极绝缘层。栅极绝缘层包括设置在第一有源图案上的第一接触孔和设置在第二有源图案上的第二接触孔。
在本发明的示例性实施例中，像素的第一电极连接到第一有源图案的漏区。
在本发明的示例性实施例中，第一接触孔用导电材料填充，且第一电极设置在导电材料上。
在本发明的示例性实施例中，OLED包括设置在第一电极上的发射层和设置在发射层上的第二电极。
附图说明
通过参照附图对本发明的示例性实施例进行详细描述，本发明的以上和其他特征将变得更加明显，在附图中：
图1是根据本发明的示例性实施例的薄膜晶体管(TFT)基底的俯视图；
图2是根据本发明的示例性实施例的沿线II-II的图1的TFT基底的剖视图；
图3是根据本发明的示例性实施例的TFT基底的俯视图；
图4是根据本发明的示例性实施例的沿线V-V的图3的TFT基底的剖视图；以及
图5至图7是示出根据本发明的示例性实施例的制造TFT基底的方法以及根据本发明的示例性实施例的制造显示装置的方法的剖视图。
具体实施方式
在下文中将参照附图更加充分地描述本发明的示例性实施例。在整个说明书中，同样的标号可以表示同样的元件。本发明可以以不同的形式实现且不应该解释为受限于在这里阐述的实施例。
除非上下文另有指示，否则如在这里使用的，单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。
将理解的是，当层、区域或组件被称为“形成在”另一层、区域或组件“上”时，该层、区域或组件可以形成在所述另一层、区域或组件上，或者可以存在中间层、区域或组件。
当本发明的特定示例性实施例可以不同地实施时，具体的工艺顺序可以按照与描述的顺序不同的顺序来执行。例如，两个连续地描述的工艺可以大体上同时执行或按照与描述的顺序相反的顺序执行。
如在这里使用的，术语“和/或”可以包括一个或更多个相关所列项的任何和所有组合。
图1是根据本发明的示例性实施例的薄膜晶体管(TFT)基底的俯视图。图2是根据本发明的示例性实施例的沿线II-II的图1的TFT基底的剖视图。
参照图1和图2，根据本发明的示例性实施例的TFT基底1可以包括基底100、第一TFT T1和第二TFT T2。
基底100可以由各种材料(诸如玻璃材料、金属材料或诸如对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)或聚酰亚胺的塑料材料)中的任何材料形成。基底100可以具有其中设置有多个像素PXL的显示区域和围绕显示区域的周围区域。
用于显示图像的至少一个像素PXL设置在基底100上。可以设置且以矩阵形式布置多个像素PXL，但是为了便于描述，在本发明的示例性实施例中仅示出一个像素PXL。尽管图1示出像素PXL具有矩形形状，但是本发明不限于此。像素PXL可以修改为具有各种形状。另外，像素PXL可以具有不同的尺寸。当像素PXL发射不同颜色的光时，像素PXL可以根据它们的颜色具有不同尺寸或不同形状。
像素PXL可以包括布线单元、连接到布线单元的第一TFT T1和第二TFTT2、连接到第一TFT T1和第二TFT T2的有机发光二极管(OLED)以及电容器Cst，布线单元包括栅极线GL、数据线DL、驱动电压线DVL。
栅极线GL可以沿第一方向延伸，数据线DL可以沿与第一方向交叉的第二方向延伸。驱动电压线DVL沿与数据线DL基本相同的方向延伸。栅极线GL可以将扫描信号传送到TFT，数据线DL可以将数据信号传送到TFT，驱动电压线DVL可以将驱动电压传送到TFT。
根据本发明的示例性实施例，TFT包括第一TFT T1和第二TFT T2。第一TFT T1可以对应于用于控制OLED的驱动TFT，第二TFT T2可以对应于用于将第一TFT T1接通或断开的开关TFT。尽管在根据本发明的示例性实例中描述了一个像素PXL包括两个TFT(例如，第一TFT T1和第二TFT T2)，但是本发明不限于此。例如，根据本发明的示例性实施例，一个像素PXL包括一个TFT和电容器。根据本发明的示例性实施例，一个像素PXL包括三个或更多个TFT和两个或更多个电容器。
第一TFT T1可以包括第一有源图案Act1、第一栅电极g1、第一源电极s1和第一漏电极d1。第一栅电极g1可以连接到第二TFT T2，第一源电极s1可以连接到驱动电压线DVL，第一漏电极d1可以连接到OLED。
第二TFT T2可以包括第二有源图案Act2、第二栅电极g2、第二源电极s2和第二漏电极d2。第二栅电极g2可以连接到栅极线GL，第二源电极s2可以连接到数据线DL。第二漏电极d2可以连接到第一TFT T1的栅电极(例如，第一栅电极g1)。第二TFT T2可以将施加到数据线DL的数据信号与施加到栅极线GL的扫描信号同步地传送到第一TFT T1。第一TFT T1可以输出对应于数据信号的驱动电流。
根据本发明的示例性实施例，第一TFT T1的第一有源图案Act1具有第一氢密度，第二TFT T2的第二有源图案Act2具有第二氢密度。在示例性实施例中，第二氢密度大于第一氢密度。第一TFT T1的第一有源图案Act1的氢密度不同于第二TFT T2的第二有源图案Act2的氢密度的原因是，因为在对第一有源图案Act1和第二有源图案Act2进行退火的操作中，第一有源图案Act1的退火温度高于第二有源图案Act2的退火温度。可以在形成接触孔CNT1之后对第一有源图案Act1和第二有源图案Act2进行退火。退火是对材料进行加热且然后使材料逐渐冷却的工艺。接触孔CNT1可以穿过层间介电层IL和使第一有源图案Act1绝缘的栅极绝缘层GI而形成。在形成接触孔CNT1后，通过接触孔CNT1暴露第一有源图案Act1的一部分。在通过接触孔CNT1暴露第一有源图案Act1的一部分后，对栅极绝缘层GI和第一有源图案Act1进行退火。接触孔CNT2可以穿过层间介电层IL和使第二有源图案Act2绝缘的栅极绝缘层GI来形成。在形成接触孔CNT2后，通过接触孔CNT2暴露第二有源图案Act2的一部分。在通过接触孔CNT2暴露第二有源图案Act2的一部分后，对栅极绝缘层GI和第二有源图案Act2进行退火。在退火操作中，第一TFT T1的第一有源图案Act1的退火温度比第二TFT T2的第二有源图案Act2的退火温度高大约10摄氏度至大约50摄氏度。通过这样做，第一TFT T1的第一有源图案Act1在比第二TFT T2的第二有源图案Act2的温度高的温度下经历退火。因此，第一有源图案Act1中捕获的氢离子被释放到空气中。因此，第一TFT T1的第一有源图案Act1的第一氢密度可以低于第二TFT T2的第二有源图案Act2的第二氢密度。
第一TFT T1需要具有宽的驱动范围以作为驱动TFT来操作。第一TFTT1的驱动范围越宽，在具有高分辨率的显示装置中瑕疵减少效果(a stainreduction effect)的增大就越多。因为因高温的退火操作导致释放更多氢离子，所以第一TFT T1的界面陷阱密度(Dit)值增加，这引起第一TFT T1的迁移率的降低。因此，可以控制第一TFT T1的性能，使得第一TFT T1具有宽的驱动范围。
显示元件可以设置在TFT基底1上。尽管描述了在参照图1和图2的本发明的示例性实施例中使用的显示元件是OLED，但本发明不限于此。例如，根据本发明的示例性实施例，液晶元件可以设置在TFT基底1上以显示图像。OLED可以包括发射层EML和彼此面对的第一电极EL1和第二电极EL2，其中，发射层EML设置在第一电极EL1和第二电极EL2之间。第一电极EL1可以连接到第一TFT T1的第一漏电极d1。共电压施加到第二电极EL2，发射层EML可以根据第一TFT T1的输出信号来发射光以显示图像。
电容器Cst可以连接在第一TFT T1的第一栅电极g1和第一源电极s1之间，并可以充电且维持输入到第一TFT T1的第一栅电极g1的数据信号。
现将参照图2描述根据本发明的示例性实施例的TFT基底1的堆叠顺序。
根据本发明的示例性实施例的TFT基底1可以包括其上堆叠有第一TFTT1和第二TFT T2以及电容器Cst的基底100。液晶元件、OLED等可以设置在TFT基底1上。根据本发明的示例性实施例，将OLED设置在TFT基底1上的结构作为示例来描述。
图1中示出的TFT基底1的俯视图是示例性的，并可以以各种方式进行修改。
参照图2，缓冲层BFL可以设置在基底100上。缓冲层BFL可以用于使基底100的上表面平坦化或防止杂质扩散到第一TFT T1中。缓冲层BFL可以由例如氮化硅、氧化硅、氮氧化硅等形成，并可以根据在基底100中包括的材料和基底100的工艺条件被省略。
第一有源图案Act1可以设置在缓冲层BFL上。第一有源图案Act1可以由半导体材料形成并可以包括非晶硅、多晶硅或有机半导体材料。第一有源图案Act1可以用作第一TFT T1的有源层。第一有源图案Act1可以包括源区SA、漏区DA和设置在源区SA和漏区DA之间的沟道区CA。第一有源图案Act1的源区SA和漏区DA可以用n型杂质或p型杂质掺杂。
栅极绝缘层GI可以设置在第一有源图案Act1上。栅极绝缘层GI可以由例如氧化硅和/或氮化硅等形成，以使第一有源图案Act1和第一栅电极g1绝缘。
第一栅电极g1可以设置在栅极绝缘层GI上。第一栅电极g1可以与第一有源图案Act1的至少一部分叠置。例如，第一栅电极g1可以设置在栅极绝缘层GI上以覆盖与第一有源图案Act1的沟道区CA对应的区域。考虑到金属材料的导电性等，第一栅电极g1可以由金属材料形成。
层间介电层IL可以设置在第一栅电极g1上以覆盖第一栅电极g1。层间介电层IL可以由诸如氧化硅、氮化硅等的材料形成并形成为单层或多层。
层间介电层IL可以具有用导电材料填充的至少一个接触孔CNT1。至少一个接触孔CNT1中填充的导电材料可以被称为形成第一TFT T1的第一源电极s1和第一漏电极d1的导电层CL。OLED的第一电极EL1可以通过在至少一个接触孔CNT1中填充的导电材料电连接到第一TFT T1。
形成为导电层CL的第一源电极s1和第一漏电极d1可以设置在层间介电层IL上。参照图2，第一源电极s1和第一漏电极d1分别通过形成在栅极绝缘层GI和层间介电层IL中的接触孔CNT1与第一有源图案Act1的源区SA和漏区DA接触。第二源电极s2和第二漏电极d2分别通过在栅极绝缘层GI和层间介电层IL中形成的接触孔CNT2分别与第二有源图案Act2的源区和漏区接触。
第一源电极s1和第一漏电极d1可以由例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或更多种材料形成。第一源电极s1和第一漏电极d1可以形成为单层或多层。
第一栅电极g1的一部分和驱动电压线DVL的一部分可以分别是第一电容器电极C1和第二电容器电极C2，并可以与布置在它们之间的层间介电层IL形成电容器Cst。第一电容器电极C1是电容器Cst的上电极，第二电容器电极C2是电容器Cst的下电极。
平坦化层PL可以设置在第一源电极s1和第一漏电极d1上。平坦化层PL可以设置为覆盖层间介电层IL和导电层CL。平坦化层PL可以由例如丙烯酸有机材料或诸如苯并环丁烯(BCB)的有机绝缘材料等形成。平坦化层PL可以用作用于保护第一TFT T1和第二TFT T2的保护层或用作使它们的上表面平坦的平坦化层。
根据本发明的示例性实施例，第一TFT T1的第一有源图案Act1具有第一氢密度，第二TFT T2的第二有源图案Act2具有第二氢密度。在示例性实施例中，第二氢密度高于第一氢密度。第一TFT T1的第一有源图案Act1的氢密度不同于第二TFT T2的第二有源图案Act2的氢密度的原因是，因为第一有源图案Act1的退火温度高于第二有源图案Act2的退火温度。在形成接触孔CNT1后，对第一有源图案Act1和第二有源图案Act2进行退火。
接触孔CNT1可以穿过层间介电层IL和使第一有源图案Act1绝缘的栅极绝缘层GI来形成。在形成接触孔CNT1后，通过接触孔CNT1暴露第一有源图案Act1的一部分。在通过接触孔CNT1暴露第一有源图案Act1的一部分后，对栅极绝缘层GI和第一有源图案Act1进行退火。接触孔CNT2可以穿过层间介电层IL和使第二有源图案Act2绝缘的栅极绝缘层GI来形成。在形成接触孔CNT2后，通过接触孔CNT2暴露第二有源图案Act2的一部分。在通过接触孔CNT2暴露第二有源图案Act2的一部分后，对栅极绝缘层GI和第二有源图案Act2进行退火。在退火操作中，第一TFT T1的第一有源图案Act1的退火温度比第二TFT T2的第二有源图案Act2的退火温度高大约10摄氏度至大约50摄氏度。通过这样做，第一TFT T1的第一有源图案Act1在比第二TFT T2的第二有源图案Act2高的温度下经历退火。因此，第一有源图案Act1中捕获的氢离子被释放到空气中。因此，第一TFT T1的第一有源图案Act1的第一氢密度可以低于第二TFT T2的第二有源图案Act2的第二氢密度。
第一TFT T1需要具有宽的驱动范围以作为驱动TFT来操作。第一TFTT1的驱动范围越宽，在具有高分辨率的显示装置中瑕疵减少效果的增大就越多。因为因高温的退火操作导致释放更多氢离子，第一TFT T1的Dit值增大，这引起第一TFT T1的迁移率减小。因此，可以控制第一TFT T1的性能，使得第一TFT T1具有宽的驱动范围。
显示元件可以设置在TFT基底1上。在本发明的示例性实施例中，OLED用作显示元件。OLED可以包括第一电极EL1、第二电极EL2和中间层，中间层包括设置在第一电极EL1和第二电极EL2之间的发射层EML。
OLED的第一电极EL1可以设置在平坦化层PL上。第一电极EL1可以是通过形成在平坦化层PL中的第三接触孔CNT3电连接到第一TFT T1的第一漏电极d1的像素电极。
第一电极EL1可以由具有高逸出功的材料形成。对于底部发射，例如，对于在基底100下方提供图像，第一电极EL1可以包括由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等形成的透明导电层。对于顶部发射，例如，对于在基底100上方(例如，第二电极EL2的上方)提供图像，第一电极EL1可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等形成的金属反射层和由ITO、IZO、ZnO、ITZO等形成的透明导电层。
用于限定与每个像素PXL对应的发射区域的像素限定层PDL可以设置在其上形成有第一电极EL1等的基底100上。像素限定层PDL可以形成为覆盖像素PXL的边缘，使得第一电极EL1的上表面暴露。
发射层EML设置在由像素限定层PDL暴露的第一电极EL1上，第二电极EL2可以设置在发射层EML上。
下公共层可以设置在第一电极EL1与发射层EML之间，上公共层可以设置在发射层EML与第二电极EL2之间。下公共层和上公共层可以对于每个像素PXL共同地堆叠为载体传输层。下公共层可以包括空穴注入层(HIL)和空穴传输层(HTL)。上公共层可以包括电子注入层(EIL)和电子传输层(ETL)。根据本发明的示例性实施例，当第一电极EL1是像素电极时，下公共层、上公共层和发射层EML可以以HIL、HTL、发射层EML、ETL、EIL和第二电极EL2的次序顺序地堆叠在第一电极EL1上。然而，本发明不限于此。下公共层和上公共层的堆叠顺序可以根据需要以各种方式改变。
第二电极EL2也可以提供为透明电极或提供为反射电极。当第二电极EL2形成为透明电极时，第二电极EL2可以包括上述的透明导电材料，当第二电极EL2形成为反射电极时，第二电极EL2可以包括金属反射层。第二电极EL2可以设置在基底100的整个表面上。
当第二电极EL2形成为透明电极或形成为半透明电极时，第二电极EL2可以包括由具有小逸出功的金属(Li、Ca、氟化锂(LiF)/Ca、LiF/Al、Al、Ag、Mg或它们的化合物)形成的层和由ITO、IZO、ZnO、In2O3等形成的透明或半透明导电层。当第二电极EL2形成为反射电极时，第二电极EL2可以包括由Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物形成的层。然而，在第二电极EL2中包括的构造和材料不限于此，并可以以各种方式修改。
包封层可以形成在第二电极EL2上。包封层可以具有多个无机层堆叠的结构或有机层和无机层交替堆叠的结构。
包封基底可以设置在第二电极EL2上。基底100可以由包封基底密封。
图3是根据本发明的示例性实施例的TFT基底的俯视图。图4是根据本发明的示例性实施例的沿线V-V的图3的TFT的剖视图。
参照图3和图4，根据本发明的示例性实施例的TFT基底2可以包括基底100和设置在基底100上的第一TFT T1和第二TFT T2。
基底100可以由诸如玻璃材料、金属材料或者诸如PET、PEN或聚酰亚胺的塑料材料的各种材料中的任何材料形成。基底100可以具有多个像素PXL设置在其中的显示区域和围绕显示区域的周围区域。
用于显示图像的至少一个像素PXL设置在基底100上。可以设置且以矩阵的形式布置多个像素PXL，但是为了便于描述，在本发明的示例性实施例中仅示出一个像素PXL。尽管图4示出像素PXL具有矩形形状，但是本发明不限于此。像素PXL可以被修改为具有各种形状。另外，像素PXL可以具有不同的尺寸。当像素PXL发射不同颜色的光时，像素PXL可以根据它们的颜色具有不同尺寸或不同形状。
像素PXL可以包括第一TFT T1、第二TFT T2、第三TFT T3、第四TFTT4、第五TFT T5、第六TFT T6、存储电容器Cst和OLED。
第一TFT T1至第六TFT T6可以根据它们各自的功能分类。第一TFT T1是驱动TFT，第二TFT T2是开关TFT，第三TFT T3是补偿TFT，第四TFTT4是初始化TFT，第五TFT T5是操作控制TFT，第六TFT T6是发射控制TFT。
像素PXL可以包括施加扫描信号Sn所通过的扫描线10、施加前扫描信号Sn-1所通过的前扫描线12、施加发射控制信号En所通过的发射控制线20、施加初始化电压Vint所通过的初始化电压线30、施加数据信号Dm所通过的数据线40和施加驱动电压ELVDD所通过的驱动电压线50。驱动电压线50可以称为电源线50。扫描线10、前扫描线12、发射控制线20和初始化电压线30沿行方向延伸，数据线40和驱动电压线50沿列方向延伸。
像素PXL可以包括有源图案Act、第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4。绝缘层可以设置在第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4之间。另外，像素PXL还可以包括中间层和共电极，中间层包括发射层。
有源图案Act可以包括相应的第一TFT T1至第六TFT T6的第一有源图案Act1至第六有源图案Act6。第一TFT T1至第六TFT T6可以与有源图案Act对应设置。
尽管图3示出有源图案Act形成为一个像素PXL中的一个图案，但是有源图案Act可以形成为两个或更多个单独的图案。有源图案Act可以具有各种形状并可以具有弯曲部分，如图3所示。
第一导电层M1可以包括前扫描线12、扫描线10和发射控制线20。另外，第一导电层M1可以包括相应的第一TFT T1至第六TFT T6的第一栅电极g1至第六栅电极g6。
第二导电层M2可以包括电容器Cst的上电极C2。第三导电层M3可以包括数据线40、驱动电压线50和连接布线60。第四导电层M4可以包括初始化电压线30和第一电极EL1。
有源图案Act可以由多晶硅形成并可以包括未用杂质掺杂的沟道区和用杂质掺杂的形成在沟道区域的两侧处的源区和漏区。杂质可以根据TFT的类型改变，并可以是n型杂质或p型杂质。有源图案Act可以包括驱动TFT(例如，第一TFT T1)的驱动有源图案(例如，第一有源图案Act1)、开关TFT(例如，第二TFT T2)的开关有源图案(例如，第二有源图案Act2)、补偿TFT(例如，第三TFT T3)的补偿有源图案(例如，第三有源图案Act3)、初始化TFT(例如，第四TFT T4)的初始化有源图案(例如，第四有源图案Act4)、操作控制TFT(例如，第五TFT T5)的操作控制有源图案(例如，第五有源图案Act5)和发射控制TFT(例如，第六TFT T6)的发射控制有源图案(例如，第六有源图案Act6)。
对应于驱动TFT T1的第一TFT T1可以包括第一有源图案Act1和第一栅电极g1。第一有源图案Act1可以包括与第一栅电极g1叠置的沟道区CA1、源区SA1和漏区DA1。在实施例中，源区SA1和漏区DA1不与第一栅电极g1和上电极C2的任何电极叠置。第一有源图案Act1是弯曲的。
包括电容器Cst的上电极C2的第二导电层M2可以设置在第一栅电极g1上。上电极C2可以设置在第一栅电极g1上。上电极C2可以通过使第一栅电极g1与上电极C2的至少一部分叠置来形成电容器Cst。上电极C2包括将第一栅电极g1和连接布线60连接的第一接触孔CNT1所穿过的开口Cst2op。尽管在图3中将开口Cst2op的形状示为矩形，但是开口Cst2op的形状不限于此。除了开口Cst2op，上电极C2可以最大地与第一栅电极g1叠置。在这种情况下，可以获得最大电容。
上电极C2可以与第一栅电极g1一起形成电容器Cst。第一栅电极g1也可以用作电容器Cst的下电极。上电极C2可以通过第二接触孔CNT2连接到驱动电压线50。
对应于开关TFT T2的第二TFT T2包括第二有源图案Act2和作为扫描线10的一部分的第二栅电极g2。第二有源图案Act2可以包括与第二栅电极g2叠置的沟道区以及在沟道区的两侧处的源区SA2和漏区DA2。源区SA2可以通过第三接触孔CNT3连接到数据线40。漏区DA2可以通过有源图案Act连接到第一TFT T1的源区SA1。
对应于补偿TFT T3的第三TFT T3包括第三有源图案Act3和作为扫描线10的一部分的第三栅电极g3(其可以是补偿电极)。第三有源图案Act3可以包括与第三栅电极g3叠置的沟道区以及在沟道区的两侧处的源区SA3和漏区DA3。源区SA3可以通过有源图案Act连接到第一TFT T1的漏区DA1。漏区DA3可以通过第四接触孔CNT4连接到连接布线60。例如，第三TFT T3的漏区DA3通过连接布线60电连接到第一栅电极g1。如图3所示，第三栅电极g3可以形成为单独的双栅电极以防止漏电流。
对应于初始化TFT T4的第四TFT T4包括第四有源图案Act4和作为前扫描线12的一部分的第四栅电极g4(其可以是初始化电极)。第四有源图案Act4可以包括与第四栅电极g4叠置的沟道区以及在沟道区的两侧处的源区SA4和漏区DA4。源区SA4可以通过第五接触孔CNT5连接到初始化电压线30。第五接触孔CNT5可以包括形成为第三导电层M3的连接构件、将连接构件和源区SA4连接的接触孔和将连接构件和初始化电压线30连接的接触孔。漏区DA4可以通过第四接触孔CNT4连接到连接布线60。如图3中所示，第四栅电极g4可以形成为单独的双栅电极。
对应于操作控制TFT T5的第五TFT T5包括第五有源图案Act5和作为发射控制线20的一部分的第五栅电极g5(其可以是操作控制电极)。第五有源图案Act5可以包括与第五栅电极g5叠置的沟道区以及在沟道区的两侧处的源区SA5和漏区DA5。漏区DA5可以通过有源图案Act连接到第一TFT T1的源区SA1。源区SA5可以通过第六接触孔CNT6连接到驱动电压线50。
对应于发射控制TFT T6的第六TFT T6包括第六有源图案Act6和作为发射控制线20的一部分的第六栅电极g6(其可以是发射控制电极)。第六有源图案Act6可以包括与第六栅电极g6叠置的沟道区以及在沟道区的两侧处的源区SA6和漏区DA6。源区SA6可以通过有源图案Act连接到第一TFT T1的漏区DA1。漏区DA6可以通过第七接触孔CNT7连接到第一电极EL1。第七接触孔CNT7可以包括形成为第三导电层M3的连接构件、将连接构件和漏区DA6连接的接触插头以及将连接构件和第一电极EL1连接的接触插头。
根据本发明的示例性实施例，第一TFT T1的第一有源图案Act1具有第一氢密度，第二TFT T2的第二有源图案Act2具有第二氢密度。在示例性实施例中，第二氢密度高于第一氢密度。第一TFT T1的第一有源图案Act1的氢密度与第二TFT T2的第二有源图案Act2的氢密度不同的原因在于，因为在对第一有源图案Act1和第二有源图案Act2进行退火的操作中，第一有源图案Act1的退火温度比第二有源图案Act2的退火温度高。可以在形成接触孔CNT1和CNT2后对第一有源图案Act1和第二有源图案Act2进行退火。
接触孔CNT1可以穿过层间介电层IL和使第一有源图案Act1绝缘的栅极绝缘层GI来形成。在形成接触孔CNT1后，通过接触孔CNT1暴露第一有源图案Act1的一部分。在通过接触孔CNT1暴露第一有源图案Act1的一部分后，对栅极绝缘层GI和第一有源图案Act1进行退火。接触孔CNT2可以穿过层间介电层IL和使第二有源图案Act2绝缘的栅极绝缘层GI来形成。在形成接触孔CNT2后，通过接触孔CNT2暴露第二有源图案Act2的一部分。在通过接触孔CNT2暴露第二有源图案Act2的一部分后，对栅极绝缘层GI和第二有源图案Act2进行退火。在退火操作中，第一TFT T1的第一有源图案Act1的退火温度比第二TFT T2的第二有源图案Act2的退火温度高大约10摄氏度至大约50摄氏度。通过这样做，第一TFT T1的第一有源图案Act1在比第二TFT T2的第二有源图案Act2的温度高的温度下经历退火。因此，在第一有源图案Act1中捕获的氢离子被释放到空气中。因此，第一TFT T1的第一有源图案Act1的第一氢密度可以比第二TFT T2的第二有源图案Act2的第二氢密度低。
第一TFT T1需要具有宽的驱动范围以作为驱动TFT来操作。第一TFTT1的驱动范围越宽，在具有高分辨率的显示装置中瑕疵减少效果的增大就越多。因为由高温的退火操作引起释放更多氢离子，所以第一TFT T1的Dit值增大，这导致第一TFT T1的迁移率降低。因此，可以控制第一TFT T1的性能，使得第一TFT T1具有宽的驱动范围。第一电极EL1可以设置在上电极C2上并可以将电流提供到包括设置在其上的有机发射层的中间层。施加到中间层的电流被传输到中间层上的共电极。
图3中示出的俯视图仅是示例性的，并可以以各种方式修改。
现在将参照图4描述根据本发明的示例性实施例的TFT基底2的堆叠顺序。
参照图4，根据本发明的示例性实施例的TFT基底2可以包括基底100，包括第一TFT T1、发射控制TFT T6的第一TFT T1至第六TFT T6和电容器Cst堆叠在基底100上。液晶元件、OLED等可以设置在TFT基底2上。根据本发明的示例性实施例，将OLED设置在TFT基底2上的结构作为示例来描述。
缓冲层BFL可以设置在基底100上。缓冲层BFL可以用于使基底100的上表面平坦化或防止杂质扩散到第一TFT T1和发射控制TFT T6中。缓冲层BFL可以由例如氮化硅、氧化硅、氮氧化硅等形成，并可以根据在基底100中使用的材料和基底100的工艺条件而省略缓冲层BFL。
第一TFT T1和发射控制TFT T6可以设置在缓冲层BFL上。上电极C2可以设置在第一TFT T1上。第一栅电极g1和上电极C2形成电容器Cst。
下栅极绝缘层GI1可以设置在有源图案Act1和Act6与栅电极g1和g6之间，以使有源图案Act1和Act6与栅电极g1和g6绝缘。上栅极绝缘层GI2可以设置在第一栅电极g1与上电极C2之间，以使第一栅电极g1和上电极C2绝缘。上栅极绝缘层GI2可以是设置在第一栅电极g1与上电极C2之间的介电层。第一TFT T1、电容器Cst和第六TFT T6可以由层间介电层IL覆盖。
下栅极绝缘层GI1和上栅极绝缘层GI2可以形成为单层或多层结构，并可以由例如氧化硅和/或氮化硅形成。
根据本发明的示例性实施例，考虑到金属材料的导电性等，第一栅电极g1可以由金属材料形成。
包括电容器Cst的上电极C2的第一导电层CL1可以设置在上栅极绝缘层GI2上。图4的第一导电层CL1可以被称为图3的第二导电层M2。上电极C2可以设置为使第一栅电极g1与其至少一部分叠置，并可以通过使用第一栅电极g1作为电容器Cst的下电极与第一栅电极g1一起形成电容器Cst。
层间介电层IL可以设置在电容器Cst的上电极C2上以覆盖电容器Cst的上电极C2。在这种情况下，层间介电层IL可以是层间绝缘层。层间介电层IL可以由诸如氧化硅、氮化硅等的材料形成。层间介电层IL可以形成为单层或多层。
层间介电层IL可以具有第二接触孔CNT2，电容器Cst的上电极C2的一部分通过第二接触孔CNT2暴露。另外，层间介电层IL可以具有接触孔CNT，发射控制TFT T6的发射控制有源图案Act6的源区SA6和漏区DA6通过接触孔CNT暴露。接触孔CNT可以通过穿过上栅极绝缘层GI2和下栅极绝缘层GI1延伸到发射控制有源图案Act6的上部分。发射控制TFT T6通过接触孔CNT电连接到OLED的第一电极EL1。
用于将电源电压施加到电容器Cst的上电极C2的电源线50和包括第六TFT T6的源电极s6和漏电极d6的第二导电层CL2可以设置在层间介电层IL上。图4的第二导电层CL2可以被称为图3的第三导电层M3。电容器Cst的上电极C2可以通过在第二接触孔CNT2中填充的导电材料电连接到电源线50。电源线50可以被称为驱动电压线50。接触孔CNT2的数量可以是一个或更多个。第二接触孔CNT2可以以各种方式修改。
第六TFT T6的漏区DA6可以通过穿透全部的下栅极绝缘层GI1、上栅极绝缘层GI2和层间介电层IL的接触孔CNT电连接到漏电极d6。另外，第六TFT T6的源区SA6可以通过穿透全部的下栅极绝缘层GI1、上栅极绝缘层GI2和层间介电层IL的接触孔CNT电连接到源电极s6。
包括驱动电压线50、源电极s6和漏电极d6的第二导电层CL2可以由导电材料形成。例如，第二导电层CL2可以由Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的一种或更多种材料形成，且第二导电层CL2可以形成为单层或多层。
平坦化层PL可以设置在层间介电层IL上以覆盖源电极s6、漏电极d6和驱动电压线50。平坦化层PL可以由例如包括氧化物、氮化物和/或氮氧化物的无机绝缘材料、丙烯酸有机材料或诸如BCB的有机绝缘材料等形成。平坦化层PL可以用作用于保护第一TFT T1和第六TFT T6的保护层或用作用于使它们的上表面平坦化的平坦化层。
根据本发明的示例性实施例，第一TFT T1的第一有源图案Act1具有第一氢密度，第二TFT T2的第二有源图案Act2具有第二氢密度。在示例性实施例中，第二氢密度高于第一氢密度。第一TFT T1的第一有源图案Act1的氢密度不同于第二TFT T2的第二有源图案Act2的氢密度的原因是，因为在对第一有源图案Act1和第二有源图案Act2进行退火的操作中，第一有源图案Act1的退火温度比第二有源图案Act2的退火温度高。在形成接触孔CNT1后，可以对第一有源图案Act1和第二有源图案Act2进行退火。
接触孔CNT1可以穿过层间介电层IL和使第一有源图案Act1绝缘的栅极绝缘层GI来形成。在形成接触孔CNT1后，通过接触孔CNT1暴露第一有源图案Act1的一部分。在通过接触孔CNT1暴露第一有源图案Act1的一部分后，对栅极绝缘层GI和第一有源图案Act1进行退火。接触孔CNT2可以穿过层间介电层IL和使第二有源图案Act2绝缘的栅极绝缘层GI来形成。在形成接触孔CNT2后，通过接触孔CNT2暴露第二有源图案Act2的一部分。在通过接触孔CNT2暴露第二有源图案Act2的一部分后，对栅极绝缘层GI和第二有源图案Act2进行退火。在退火操作中，第一TFT T1的第一有源图案Act1的退火温度比第二TFT T2的第二有源图案Act2的退火温度高大约10摄氏度至大约50摄氏度。通过这样做，第一TFT T1的第一有源图案Act1在比第二TFT T2的第二有源图案Act2的温度高的温度下经历退火。因此，在第一有源图案Act1中捕获的氢离子被释放到空气中。因此，第一TFT T1的第一有源图案Act1的第一氢密度可以比第二TFT T2的第二有源图案Act2的第二氢密度低。
第一TFT T1需要具有宽的驱动范围以作为驱动TFT来操作。第一TFTT1的驱动范围越宽，在具有高分辨率的显示装置中瑕疵减少效果的增大就越多。因为由高温的退火操作引起释放更多氢离子，所以第一TFT T1的Dit值增大，这引起第一TFT T1的迁移率降低。因此，可以控制第一TFT T1的性能，使得第一TFT T1具有宽的驱动范围。
显示元件可以设置在TFT基底2上。在本发明的示例性实施例中，OLED用作显示元件。OLED可以包括第一电极EL1、第二电极EL2和设置在第一电极EL1与第二电极EL2之间的包括发射层EML的中间层。
OLED的第一电极EL1可以设置在平坦化层PL上。第一电极EL1可以是通过在平坦化层PL中形成的第七接触孔CNT7电连接到发射控制TFT T6的漏电极d6的像素电极。
第一电极EL1可以由具有高逸出功的材料形成。对于底部发射，例如，为了沿基底100的下方向提供图像，第一电极EL1可以包括由ITO、IZO、ZnO、ITZO等形成的透明导电层。对于顶部发射，例如，为了沿基底100的上方向提供图像，第一电极EL1可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等形成的金属反射层和由ITO、IZO、ZnO、ITZO等形成的透明导电层。
用于限定与每个像素PXL对应的发射区域的像素限定层PDL可以设置在其上形成有第一电极EL1等的基底100上。像素限定层PDL可以形成为覆盖像素PXL的边缘，使得第一电极EL1的上表面被暴露。
发射层EML设置在由像素限定层PDL暴露的第一电极EL1上，第二电极EL2可以设置在发射层EML上。
发射层EML可以发射从红色、绿色和蓝色中选择的颜色的光。另外，发射层EML可以发射白光。显示装置还可以包括红色、绿色和蓝色的滤色器层以显示各种颜色的图像。
下公共层可以设置在第一电极EL1与发射层EML之间。上公共层可以设置在发射层EML与第二电极EL2之间。下公共层和上公共层可以对于每个像素PXL作为载体传输层共同地堆叠。下公共层可以包括HIL和HTL，上公共层可以包括EIL和ETL。根据本发明的示例性实施例，当第一电极EL1是像素电极时，下公共层、上公共层和发射层EML可以以HIL、HTL、发射层EML、ETL、EIL和第二电极EL2的次序顺序地堆叠在第一电极EL1上。然而，本发明不限于此。下公共层和上公共层可以根据需要以各种方式修改。
第二电极EL2可以堆叠在基底100的整个表面上。在这种情况下，第二电极EL2可以设置为透明电极或设置为反射电极。当第二电极EL2用作透明电极时，第二电极EL2可以包括由Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物形成的第一层以及形成在第一层上并包括ITO、IZO、ZnO、In2O3等的第二层。在这种情况下，第二层可以形成为辅助电极或形成为总线电极线。当第二电极EL2用作反射电极时，第二电极EL2可以通过在基底100的整个表面上沉积Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物来形成。
包封层可以形成在第二电极EL2上。包封层可以具有多个无机层堆叠的结构或有机层和无机层交替堆叠的结构。
包封基底可以设置在第二电极EL2上。基底100可以由包封基底密封。
上面已经描述了TFT基底和包括TFT基底的显示装置。然而，本发明不限于此。例如，本发明还包含用于制造TFT基底和包括TFT基底的显示装置的方法。
图5至图7是示出根据本发明的示例性实施例的制造TFT基底的方法和根据本发明的示例性实施例的制造显示装置的方法的剖视图。
参照图5，可以在基底100上形成第一TFT T1和第二TFT T2。在形成第一TFT T1和第二TFT T2之前，可以在基底100上形成缓冲层BFL。缓冲层BFL可以用于使基底100平坦化并防止杂质流入第一TFT T1和第二TFTT2以及第一有源图案Act1和第二有源图案Act2中。缓冲层BFL可以由例如氮化硅、氧化硅、氮氧化硅等形成。可以根据在基底100中包括的材料和基底100的工艺条件来省略缓冲层BFL。
然后，可以在缓冲层BFL上形成第一TFT T1的第一有源图案Act1和第二TFT T2的第二有源图案Act2。第一有源图案Act1和第二有源图案Act2可以由半导体材料形成并可以包括非晶硅、多晶硅或有机半导体材料。第一有源图案Act1用作第一TFT T1的有源层，第二有源图案Act2用作第二TFTT2的有源层。第一有源图案Act1可以包括源区SA1、漏区DA1和设置在源区SA1和漏区DA1之间的沟道区CA1。第二有源图案Act2可以包括源区SA2、漏区DA2和设置在源区SA2与漏区DA2之间的沟道区CA2。可以用n型杂质或p型杂质掺杂第一有源图案Act1和第二有源图案Act2的源区SA1和SA2以及漏区DA1和DA2。
可以在第一TFT T1的第一有源图案Act1和第二TFT T2的第二有源图案Act2上形成栅极绝缘层GI。可以由例如氧化硅和/或氮化硅等形成栅极绝缘层GI，以使第一有源图案Act1与第一栅电极g1绝缘。
可以在栅极绝缘层GI上形成第一栅电极g1和第二栅电极g2。可以使第一栅电极g1与第一有源图案Act1的至少一部分叠置，并可以使第二栅电极g2与第二有源图案Act2的至少一部分叠置。通过考虑金属材料的导电性等，可以由金属材料形成第一栅电极g1和第二栅电极g2。
可以在第一栅电极g1和第二栅电极g2上形成层间介电层IL，以覆盖第一栅电极g1和第二栅电极g2。在这种情况下，层间介电层IL可以是层间绝缘层。层间介电层IL可以由诸如氧化硅、氮化硅等的材料形成，并可以以多层结构形成。
然后，参照图6，可以在层间介电层IL中形成用导电材料填充的至少一个第一接触孔CNT1和至少一个第二接触孔CNT2。第一接触孔CNT1可以暴露第一有源图案Act1的至少一部分(例如，第一有源图案Act1的漏区DA1或源区SA1的一部分)。第二接触孔CNT2可以暴露第二有源图案Act2的至少一部分(例如，第二有源图案Act2的漏区DA2或源区SA2的一部分)。
在形成至少一个第一接触孔CNT1和至少一个第二接触孔CNT2后，执行向层间介电层IL施加热或加热层间介电层IL的退火操作。在退火操作中，将第一TFT T1和第二TFT T2分别在不同的温度下进行热处理。例如，在用于第一TFT T1的第一有源图案Act1的第一温度H1下热处理至少一个第一接触孔CNT1，在用于第二TFT T2的第二有源图案Act2的第二温度H2下热处理至少一个第二接触孔CNT2。
在此操作中，用于第一TFT T1的第一有源图案Act1的第一温度H1比用于第二TFT T2的第二有源图案Act2的第二温度H2高大约10摄氏度至大约50摄氏度。通过这样做，第一TFT T1的第一有源图案Act1在比第二TFTT2的第二有源图案Act2的温度高的温度下经历退火。由于在更高温度下的退火，在第一有源图案Act1中捕获的氢离子被释放到空气中。因此，第一TFT T1的第一有源图案Act1的第一氢密度可以比第二TFT T2的第二有源图案Act2的第二氢密度低。
第一TFT T1需要具有宽的驱动范围以作为驱动TFT来操作。第一TFTT1的驱动范围越宽，在具有高分辨率的显示装置中瑕疵减少效果的增大就越多。因为由高温的退火操作引起的更多氢离子的释放，所以第一TFT T1的Dit值增大，这引起第一TFT T1的迁移率减小。因此，可以控制第一TFT T1的性能，使得第一TFT T1具有宽的驱动范围。
然后，参照图7，可以将第一源电极s1和第一漏电极d1形成为通过在第一TFT T1的至少一个第一接触孔CNT1中填充的导电材料电连接到第一有源图案Act1。另外，可以将第二源电极s2和第二漏电极d2形成为通过在第二TFT T2的至少一个第二接触孔CNT2中填充的导电材料电连接到第二有源图案Act2。通过考虑金属材料的导电性等，可以由金属材料形成第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2。
然后，可以在第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2上形成平坦化层PL，以覆盖第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2。平坦化层PL可以形成为覆盖层间介电层IL、第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2。可以由例如丙烯酸有机材料或诸如BCB等的有机绝缘材料形成平坦化层PL。平坦化层PL可以用作用于保护第一TFT T1和第二TFT T2的保护层或用作用于使它们的上表面平坦化的平坦化层。
然后，可以在平坦化层PL中形成第三接触孔CNT3。第三接触孔CNT3可以将第一TFT T1的第一源电极s1或第一漏电极d1电连接到第一电极EL1。之后，可以形成包括第一电极EL1、发射层EML和第二电极EL2的OLED。OLED与上面描述的相同。因此，不再描述OLED。
如上所述，根据本发明的一个或更多个示例性实施例，可以实施能够根据设置在其上的TFT的功能来调整特性的TFT基底、包括该TFT基底的显示装置、制造TFT基底的方法以及制造所述显示装置的方法。然而，本发明的范围不限于此。
本发明的每个示例性实施例内的方面的描述应该被认为可适用于本发明的其他示例性实施例中包括的其他相似的方面。
尽管已经参照本发明的示例性实施例具体示出并描述了本发明，但是对于本领域的普通技术人员将明显的是，在不脱离发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (14)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
基底；
第一薄膜晶体管，设置在所述基底上，其中，所述第一薄膜晶体管包括具有第一氢密度的第一有源图案和与所述第一有源图案的一部分叠置的第一栅电极；以及
第二薄膜晶体管，设置在所述基底上，其中，所述第二薄膜晶体管包括具有比所述第一氢密度高的第二氢密度的第二有源图案和与所述第二有源图案的一部分叠置的第二栅电极。
2.根据权利要求1所述的薄膜晶体管基底，其中，所述第二薄膜晶体管将数据信号与扫描信号同步地传送，且所述第一薄膜晶体管输出与所述数据信号对应的驱动电流。
3.根据权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括设置在所述第一有源图案与所述第一栅电极之间以及在所述第二有源图案与所述第二栅电极之间的栅极绝缘层，以使所述第一有源图案与所述第一栅电极绝缘并使所述第二有源图案与所述第二栅电极绝缘，
其中，所述栅极绝缘层包括设置在所述第一有源图案上的第一接触孔和设置在所述第二有源图案上的第二接触孔。
4.一种显示装置，所述显示装置包括：
根据权利要求1所述的薄膜晶体管基底；以及
设置在所述薄膜晶体管基底上的显示元件。
5.一种显示装置，所述显示装置包括：
根据权利要求2所述的薄膜晶体管基底；以及
设置在所述薄膜晶体管基底上的显示元件。
6.一种显示装置，所述显示装置包括：
根据权利要求3所述的薄膜晶体管基底；以及
设置在所述薄膜晶体管基底上的显示元件。
7.一种制造薄膜晶体管基底的方法，所述方法包括：
在基底上形成第一薄膜晶体管，所述第一薄膜晶体管包括第一有源图案和与所述第一有源图案的一部分叠置的第一栅电极；
在所述基底上形成第二薄膜晶体管，所述第二薄膜晶体管包括第二有源图案和与所述第二有源图案的一部分叠置的第二栅电极；
在所述第一薄膜晶体管和所述第二薄膜晶体管上形成绝缘层；
在所述绝缘层中形成第一接触孔以暴露所述第一有源图案的一部分；
在所述绝缘层中形成第二接触孔以暴露所述第二有源图案的一部分；以及
在第一温度下对所述第一接触孔进行退火且在比所述第一温度低的第二温度下对所述第二接触孔进行退火。
8.根据权利要求7所述的方法，其中，所述第二薄膜晶体管将数据信号与扫描信号同步地传送，且所述第一薄膜晶体管输出与所述数据信号对应的驱动电流。
9.根据权利要求7所述的方法，所述方法还包括：在所述第一有源图案与所述第一栅电极之间以及在所述第二有源图案与所述第二栅电极之间形成栅极绝缘层，以使所述第一有源图案与所述第一栅电极绝缘并使所述第二有源图案与所述第二栅电极绝缘，
其中，所述栅极绝缘层包括设置在所述第一有源图案上的所述第一接触孔和设置在所述第二有源图案上的所述第二接触孔。
10.根据权利要求7所述的方法，其中，所述第一温度比所述第二温度高10摄氏度至50摄氏度。
11.根据权利要求7所述的方法，所述方法还包括：形成连接到所述第一有源图案的漏区的显示元件的第一电极。
12.一种制造显示装置的方法，所述方法包括：
根据权利要求7的制造方法来形成所述薄膜晶体管基底；以及
在所述薄膜晶体管基底上形成显示元件。
13.一种制造显示装置的方法，所述方法包括：
根据权利要求8的制造方法来形成所述薄膜晶体管基底；以及
在所述薄膜晶体管基底上形成显示元件。
14.一种制造显示装置的方法，所述方法包括：
根据权利要求9的制造方法来形成所述薄膜晶体管基底；以及
在所述薄膜晶体管基底上形成显示元件。
CN201610227491.2A 2015-04-14 2016-04-13 薄膜晶体管基底、其制造方法、显示装置及其制造方法 Pending CN106057815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150052457A KR20160122893A (ko) 2015-04-14 2015-04-14 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR10-2015-0052457 2015-04-14

Publications (1)

Publication Number Publication Date
CN106057815A true CN106057815A (zh) 2016-10-26

Family

ID=57129937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610227491.2A Pending CN106057815A (zh) 2015-04-14 2016-04-13 薄膜晶体管基底、其制造方法、显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20160307979A1 (zh)
KR (1) KR20160122893A (zh)
CN (1) CN106057815A (zh)
TW (1) TW201637221A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599836A (zh) * 2019-02-20 2020-08-28 三星显示有限公司 显示装置及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992899A (zh) * 2015-06-09 2015-10-21 深圳市华星光电技术有限公司 多晶硅薄膜的制备方法及多晶硅tft结构
CN107315293B (zh) * 2017-05-22 2020-08-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102551346B1 (ko) 2017-09-12 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 제조방법
CN109994510B (zh) * 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102727034B1 (ko) 2019-09-03 2024-11-07 삼성디스플레이 주식회사 표시 장치 및 제조 방법
KR20210102557A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
KR102458169B1 (ko) 2020-06-04 2022-10-21 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조방법
CN112366210B (zh) * 2020-11-25 2025-01-14 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板及装置
US12457772B2 (en) 2022-05-20 2025-10-28 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156435B1 (ko) * 2010-01-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102304726B1 (ko) * 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599836A (zh) * 2019-02-20 2020-08-28 三星显示有限公司 显示装置及其制造方法
CN111599836B (zh) * 2019-02-20 2025-07-22 三星显示有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
TW201637221A (zh) 2016-10-16
US20160307979A1 (en) 2016-10-20
KR20160122893A (ko) 2016-10-25

Similar Documents

Publication Publication Date Title
US12256614B2 (en) Display apparatus
KR102328678B1 (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN106057815A (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
US11793060B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
KR102114398B1 (ko) 유기 발광 표시 장치
US10211264B2 (en) Organic light emitting display device having a color filter on thin film transistor structure and method of manufacturing the same
US10014356B2 (en) Organic light-emitting diode display
US9893134B2 (en) Organic light-emitting diode display
US9660011B2 (en) Organic light emitting diode display device and manufacturing method thereof
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
EP2816627B1 (en) Display device
US20170110521A1 (en) Transparent display apparatus
KR102119159B1 (ko) 유기 발광 표시 장치
CN108172597A (zh) 有机发光二极管显示器及其制造方法
CN106057816B (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
TWI685966B (zh) 陣列基板、其製造方法以及有機發光顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161026

WD01 Invention patent application deemed withdrawn after publication