TW201628396A - 固體攝像裝置 - Google Patents

Abstract

根據實施形態，提供一種固體攝像裝置。固體攝像裝置具備光電轉換元件、浮動擴散區、第1電容器、第1端子、第2電容器、比較器及第2端子。第1電容器之一端子連接於浮動擴散區。第1端子連接於第1電容器之另一端子，且被輸入電壓值降低至特定之最小值之後上升至特定之最大值的參考電壓。第2電容器之一端子連接於浮動擴散區。比較器係於輸入連接第2電容器之另一端子，且將浮動擴散區之電位與閾值進行比較。第2端子連接於比較器之輸出，且輸出由比較器而得之比較結果。

Description

固體攝像裝置

[相關申請案]

本申請案享有2015年1月27日提出申請之日本專利申請案號2015-13748之優先權之利益，該日本專利申請案之全部內容被引用於本申請案中。

本發明之實施形態一般地涉及一種固體攝像裝置。

先前，存在積層像素晶片與電路晶片而成之固體攝像裝置，該像素晶片排列有複數個將入射光光電轉換為信號電荷之像素單元，該電路晶片自配置於像素晶片之全部像素單元同時讀出像素信號。

作為該固體攝像裝置，存在具備放大元件及定電流源者，該放大元件於各像素單元內將像素信號放大，該定電流源將使放大元件進行源極跟隨動作之電流供給至各像素單元。

該固體攝像裝置於同時驅動配置於像素晶片之全部像素單元之情形時，必須自定電流源將電流供給至全部像素單元，因此會消耗較大之電力。

本發明之實施形態提供一種於同時驅動全部像素單元之情形時能夠降低消耗電力之固體攝像裝置。

本實施形態之固體攝像裝置具備光電轉換元件、浮動擴散區、 第1電容器、第1端子、第2電容器、比較器、及第2端子。光電轉換元件將入射之光轉換為信號電荷。浮動擴散區保持自光電轉換元件傳輸之信號電荷。第1電容器之一端子連接於浮動擴散區。第1端子連接於第1電容器之另一端子，且被輸入電壓值降低至特定之最小值之後上升至特定之最大值的參考電壓。第2電容器之一端子連接於浮動擴散區。比較器係於輸入連接第2電容器之另一端子，且將浮動擴散區之電位與閾值進行比較。第2端子連接於比較器之輸出，且輸出由比較器而得之比較結果。

1‧‧‧固體攝像裝置

2‧‧‧連接部

3‧‧‧絕緣性接著構件

4‧‧‧斬波型比較器

4a‧‧‧比較器

5‧‧‧記憶體部

6‧‧‧參考信號線

7‧‧‧半導體層

10‧‧‧像素晶片

11‧‧‧電路晶片

12‧‧‧像素單元

13‧‧‧像素陣列

14‧‧‧SRAM

15‧‧‧信號線

16‧‧‧匯流排線

20‧‧‧輸出端子

21‧‧‧輸入端子

22‧‧‧凸塊

23‧‧‧絕緣構件

60‧‧‧共用下側電極

61a‧‧‧上側電極

61b‧‧‧上側電極

70‧‧‧P型之Si層

71‧‧‧N型之Si區域

72‧‧‧暗電流抑制區域

80a‧‧‧源極區域

80b‧‧‧汲極區域

81a‧‧‧源極區域

81b‧‧‧汲極區域

82‧‧‧通道形成區域

A1‧‧‧反相器

A2‧‧‧反相器

C1‧‧‧第1電容器

C2‧‧‧第2電容器

C3‧‧‧第3電容器

C4‧‧‧第4電容器

CLOCK‧‧‧時脈

FD‧‧‧浮動擴散區

G1‧‧‧閘極電極

G2‧‧‧閘極電極

L1‧‧‧金屬配線

L2‧‧‧金屬配線

L3‧‧‧金屬配線

L4‧‧‧金屬配線

L5‧‧‧金屬配線

L6‧‧‧金屬配線

L7‧‧‧金屬配線

L8‧‧‧金屬配線

L9‧‧‧金屬配線

N1a‧‧‧第1電容器之一端子

N1b‧‧‧第1電容器之另一端子

N2a‧‧‧第2電容器之一端子

N2b‧‧‧第2電容器之另一端子

N3a‧‧‧輸入端子

N3b‧‧‧輸出端子

PD‧‧‧光電二極體

R‧‧‧基準電位

READ‧‧‧傳輸信號

RESET‧‧‧重設信號

RG‧‧‧閘極

RST‧‧‧重設電晶體

SW1‧‧‧開關

SW2‧‧‧開關

T1‧‧‧第1端子

T2‧‧‧第2端子

T3‧‧‧第3端子

t1‧‧‧時刻

t2‧‧‧時刻

t3‧‧‧時刻

t4‧‧‧時刻

t5‧‧‧時刻

t6‧‧‧時刻

t7‧‧‧時刻

t8‧‧‧時刻

TG‧‧‧傳輸閘極

TRS‧‧‧傳輸電晶體

VDD‧‧‧電源電壓線

VREF‧‧‧參考電壓

VSIG‧‧‧像素信號

圖1係實施形態之固體攝像裝置之概略立體圖。

圖2係實施形態之固體攝像裝置之概略剖視圖。

圖3係表示實施形態之像素單元之電路構成之一例之說明圖。

圖4係表示實施形態之像素單元之動作時序之時序圖。

圖5係表示設置於實施形態之電路晶片之周邊電路之電路構成之一例的說明圖。

圖6係對實施形態之第4電容器之構成進行說明之說明圖。

圖7A及圖7B係表示實施形態之像素單元之另一構成之說明圖。

圖8A及圖8B係表示實施形態之像素單元之另一構成之說明圖。

圖9A及圖9B係表示實施形態之像素單元之另一構成之說明圖。

圖10係表示實施形態之像素單元之模式性配置之一例之說明圖。

以下，參照隨附圖式，對實施形態之固體攝像裝置詳細地進行說明。再者，本發明並不受該實施形態限定。

圖1係實施形態之固體攝像裝置1之概略立體圖，圖2係實施形態之固體攝像裝置1之概略剖視圖。如圖1所示，固體攝像裝置1具備相 互積層之像素晶片10、及電路晶片11。

像素晶片10具備像素陣列13等，該像素陣列13沿水平方向(列方向)及垂直方向(行方向)呈二維陣列(矩陣)狀地配置與攝像圖像之各像素對應之複數個像素單元12。電路晶片11具備邏輯電路等，該邏輯電路自各像素單元12讀出攝像圖像之像素信號，並對所讀出之像素信號進行各種信號處理。

又，如圖2所示，固體攝像裝置1具備：連接部2，其將像素晶片10與電路晶片11電性連接；及絕緣性接著構件3，其將像素晶片10與電路晶片11接著。連接部2具備：輸出端子20，其設置於像素晶片10之與光入射之側之面為相反側之面；輸入端子21，其設置於電路晶片11之與像素晶片10對向之側之面；及凸塊22，其將該等端子彼此電性連接。

配置於像素晶片10之各像素單元12對入射之光進行光電轉換，並經由連接部2將與經光電轉換所得之信號電荷對應之像素信號輸出至電路晶片11。

又，該固體攝像裝置1同時驅動配置於像素晶片10之全部像素單元12，並經由連接部2將各像素單元12之像素信號同時輸出至電路晶片11。

此處，一般之積層像素晶片與電路晶片而成之固體攝像裝置具備：放大元件，其於配置於像素晶片之各像素單元內將像素信號放大；及定電流源，其將使放大元件進行源極跟隨動作之電流供給至各像素單元。

該固體攝像裝置於同時驅動配置於像素晶片之全部像素單元之情形時，將來自定電流源之電流供給至全部像素單元，因此會消耗較大之電力。

因此，實施形態之固體攝像裝置1藉由潛心設計各像素單元12之 電路構成，而使同時驅動全部像素單元12時之消耗電力降低。

接下來，參照圖3及圖4，對能夠實現消耗電力之降低之實施形態之像素單元12之電路構成及動作具體地進行說明。再者，由於固體攝像裝置1之各像素單元12為相同之電路構成，故而此處對一個像素單元12進行說明。

圖3係表示實施形態之像素單元12之電路構成之一例之說明圖。如圖3所示，像素晶片10具備像素單元12，電路晶片11具備反相器A1、開關SW1及第2端子T2。再者，圖3中之虛線表示像素晶片10與電路晶片11之交界，並且將相對於虛線之一側設為像素晶片10、且將相對於該虛線之另一側設為電路晶片11而進行圖示。

如圖3所示，像素單元12具備光電二極體PD、傳輸電晶體TRS、及重設電晶體RST。進而，像素單元12具備浮動擴散區FD、第1電容器C1、及第2電容器C2。

光電二極體PD之陰極接地，陽極連接於傳輸電晶體TRS之源極。傳輸電晶體TRS之汲極連接於浮動擴散區FD。重設電晶體RST之源極連接於浮動擴散區FD，汲極連接於電源電壓線VDD。

浮動擴散區FD分別連接於第1電容器C1之一端子N1a及第2電容器C2之一端子N2a。第1電容器C1之另一端子N1b連接於第1端子T1。於第1端子T1，輸入藉由未圖示之參考電壓產生電路所產生之參考電壓VREF。參考電壓VREF例如為電壓值隨時間經過而增加或減少之斜坡波。

第2電容器C2之另一端子N2b連接於反相器A1之輸入端子N3a。於反相器A1，並聯連接有開關SW1。又，反相器A1之輸出端子N3b連接於第2端子T2。於該實施形態中，由第2電容器C2、反相器A1及開關SW1構成斬波型比較器4。又，於該實施形態中，斬波型比較器4之構成要素中之反相器A1及開關SW1設置於電路晶片11。

傳輸電晶體TRS當傳輸信號READ被輸入至傳輸閘極時，將藉由光電二極體PD進行光電轉換所得之信號電荷傳輸至浮動擴散區FD。重設電晶體RST當重設信號RESET被輸入至閘極時，將浮動擴散區FD之電位重設成電源電壓之電位。

浮動擴散區FD當自第1端子T1輸入之參考電壓VREF被施加至第1電容器C1時，電位與參考電壓VREF同步地推移。斬波型比較器4係將藉由重設電晶體RST重設後之浮動擴散區FD之電位保持為閾值，並基於該閾值及推移之浮動擴散區FD之電位進行比較動作。又，斬波型比較器4自第2端子T2輸出作為比較結果之像素信號VSIG。

接下來，按照圖4所示之時序圖對上述像素單元12之動作詳細地進行說明。圖4係表示實施形態之像素單元12之動作時序之時序圖。固體攝像裝置1係藉由全部同時曝光之所謂之全域快門(global shutter)方式進行拍攝，且藉由該曝光將信號電荷儲存至光電二極體PD。

又，此處係於時刻t1將重設電晶體RST斷開之後，於時刻t2將開關SW1斷開，其後，於時刻t5將傳輸電晶體TRS接通。又，於時刻t8將重設電晶體RST及開關SW1接通。再者，圖4所示之時序圖為一例。

首先，如圖4所示，浮動擴散區FD當於時刻t1重設信號RESET下降時，電位自電源電壓之電位降低與重設雜訊相應程度。於該實施形態中，電源電壓例如為3.4V。

而且，浮動擴散區FD當於時刻t2開關SW1被斷開時，藉由零點偏移(zero offset)動作而恢復為電源電壓之電位。又，斬波型比較器4係藉由零點偏移動作將與電源電壓之電位相同之電位保持為基準電位R。

其後，浮動擴散區FD係由於自第1端子T1輸入之參考電壓VREF被施加至第1電容器C1，故而電位與參考電壓VREF同步地推移。該參考電壓VREF係以推移之浮動擴散區FD之電位與基準電位R交叉之 方式預先設定有最大值及最小值之電壓。

其次，浮動擴散區FD當參考電壓VREF降低至最小值時，電位隨之降低與最小值之電壓相應程度。而且，浮動擴散區FD當於時刻t3參考電壓VREF開始上升時，電位同步地上升。伴隨於此，斬波型比較器4判定自時刻t3起繼續或停止基於時脈(CLOCK)之計數值之更新。而且，斬波型比較器4基於保持於第2電容器C2之一端子N2a的推移之浮動擴散區FD之電位、及保持於第2電容器C2之另一端子N2b之基準電位R進行比較動作。此處，參考電壓VREF於自時刻t3至時刻t4之第1期間w1內，信號位準自較低之狀態上升為較高之狀態。亦即，參考電壓VREF於第1期間w1內時刻t3為最小之電壓值，時刻t4為最大之電壓值。再者，於該實施形態中，時脈之計數係藉由未圖示之參考電壓產生電路而進行，並藉由下述之記憶體部保持基於時脈之計數值。亦即，斬波型比較器4判定繼續或停止於記憶體部中之計數值之更新。

而且，斬波型比較器4如圖4所示般進行如下判定：使基於時脈之計數值之更新繼續直至浮動擴散區FD之電位達到與基準電位R相同之電位為止。於該例中，於計數至5時，浮動擴散區FD之電位達到與基準電位R相同之電位。

又，斬波型比較器4進行如下判定：於浮動擴散區FD之電位達到基準電位R時，使基於時脈之計數值之更新停止。該第1期間w1內之計數之數值成為判斷於光電二極體PD中是否儲存有信號電荷之標準。又，浮動擴散區FD於達到基準電位R後亦使電位與參考電壓VREF同步地上升至時刻t4之最大值。

其次，於像素單元12中，當於時刻t5傳輸信號READ上升時，傳輸信號READ被輸入至傳輸電晶體TRS之傳輸閘極。而且，於像素單元12中，於光電二極體PD中儲存有信號電荷之情形時，光電二極體PD之信號電荷被傳輸至浮動擴散區FD。

藉此，如圖4所示，浮動擴散區FD係電位降低與曾儲存於光電二極體PD中之信號電荷之電荷量相應程度後穩定。其後，浮動擴散區FD由於自第1端子T1輸入之參考電壓VREF被施加至第1電容器C1，故而當參考電壓VREF再次降低至最小值時，電位隨之降低與最小值之電壓相應程度。

而且，浮動擴散區FD當於時刻t6參考電壓VREF開始上升時，電位同步地上升。伴隨於此，斬波型比較器4判定自時刻t6起繼續或停止基於時脈之計數值之更新。而且，斬波型比較器4基於保持於第2電容器C2之一端子N2a的推移之浮動擴散區FD之電位、及保持於第2電容器C2之另一端子N2b之基準電位R進行比較動作。此處，參考電壓VREF於自時刻t6至時刻t7之第2期間w2內，信號位準自較低之狀態上升為較高之狀態。亦即，參考電壓VREF於第2期間w2內時刻t6為最小之電壓值，時刻t7為最大之電壓值。

又，參考電壓VREF於第1期間w1及第2期間w2內上升之斜率相同。於像素單元12中，為了使降低了與信號電荷之電荷量相應程度之浮動擴散區FD之電位與基準電位R交叉，而將第2期間w2設定為較第1期間w1時間長。因此，參考電壓VREF於時刻t7之電壓值較時刻t4之電壓值大。

而且，斬波型比較器4如圖4所示般進行如下判定：使基於時脈之計數值之更新繼續直至浮動擴散區FD之電位達到與基準電位R相同之電位為止。於該例中，於計數至19時，浮動擴散區FD之電位達到與基準電位R相同之電位。

又，斬波型比較器4進行如下判定：於浮動擴散區FD之電位達到基準電位R時，使基於時脈之計數值之更新停止。浮動擴散區FD於達到基準電位R之後亦使電位與參考電壓VREF同步地上升至時刻t7之最大值。

其後，於像素單元12中，當於時刻t8重設信號RESET上升時，重設信號RESET被輸入至重設電晶體RST之閘極，浮動擴散區FD之電位被重設為電源電位之電位。又，同時，於時刻t8，當開關SW1被接通時，儲存於第2電容器C2之電位被重設。而且，以與上述相同之順序，進行藉由接下來之曝光而儲存於光電二極體PD中之信號電荷之傳輸動作。

另一方面，於像素單元12中，如圖4所示，於光電二極體PD中未儲存信號電荷之情形時，當於時刻t5傳輸信號READ上升時，浮動擴散區FD之電位不降低，而係因參考電壓VREF之電壓值穩定而同步地穩定。

而且，浮動擴散區FD當參考電壓VREF降低至最小值時，電位隨之降低與最小值之電壓相應程度。而且，浮動擴散區FD當於時刻t6參考電壓VREF開始上升時，電位同步地上升。伴隨於此，斬波型比較器4判定自時刻t6起繼續或停止基於時脈之計數值之更新。而且，斬波型比較器4進行如下判定：使基於時脈之計數值之更新繼續直至浮動擴散區FD之電位達到與基準電位R相同之電位為止。於該例中，於計數至5時，浮動擴散區FD之電位達到與基準電位R相同之電位。該計數之數值係與於第1期間w1內進行計數所得之計數之數值相同。因此，固體攝像裝置1係根據於第2期間w2內進行計數所得之計數之數值與於第1期間w1內進行計數所得之計數之數值一致，以此判定於光電二極體PD中未儲存信號電荷。

又，於電路晶片11中，自連接於反相器A1之另一端子N3b之第2端子T2依序輸出利用斬波型比較器4而得之比較結果即每1次計數之1位元之像素信號VSIG。

上述實施形態之像素單元12具備：光電二極體PD，其將入射之光轉換為信號電荷；及浮動擴散區FD，其保持自光電二極體PD傳輸 之信號電荷。進而，像素單元12具備：第1電容器C1，其一端子N1a連接於浮動擴散區FD；及第2電容器C2，其一端子N2a連接於浮動擴散區FD。又，像素單元12具備第1端子T1，該第1端子T1連接於第1電容器C1之另一端子N1b且被輸入參考電壓VREF。第2電容器C2為斬波型比較器4之構成要素。

藉此，該像素單元12對第1電容器C1施加參考電壓VREF，而使浮動擴散區FD之電位與參考電壓VREF同步地推移。又，像素單元12係藉由斬波型比較器4，基於保持於第2電容器C2之一端子N2a的推移之浮動擴散區FD之電位、及保持於第2電容器之另一端子N2b之基準電位R而進行比較動作。

亦即，該像素單元12並非將浮動擴散區FD之電位藉由源極跟隨動作放大並對放大電流進行AD(Analog-Digital，類比/數位)轉換，而是使浮動擴散區FD之電位與參考電壓VREF同步，並藉由將該電位與基準電位R進行比較而進行AD轉換。因此，像素單元12無需用以利用源極跟隨器進行讀出之定電流源，故而能夠以較少之電力進行驅動。

因此，上述實施形態之固體攝像裝置1能夠降低同時驅動配置於像素晶片10之全部像素單元12之情形時之消耗電力。再者，於將像素陣列13分割成複數個區域並針對每個區域同時驅動複數個像素單元12之情形時，該固體攝像裝置1亦能夠降低消耗電力。

接下來，參照圖5，對將基於時脈之計數值記憶於記憶體部之動作進行說明。圖5係表示設置於實施形態之電路晶片11之邏輯電路之電路構成之一例之說明圖。再者，藉由對具有與圖3所示之構成要素相同之功能之構成要素，標註與圖3所示之符號相同之符號，並省略其說明。又，圖5中之虛線表示像素晶片10與電路晶片11之交界，並且將相對於虛線之一側設為像素晶片10、且將相對於該虛線之另一側設為電路晶片11而進行圖示。

如圖5所示，電路晶片11具備作為斬波型比較器4之構成要素之反相器A1及開關SW1、第2端子T2、將自第2端子T2輸出之像素信號VSIG放大之斬波型比較器4a、及第3端子T3。該斬波型比較器4a於該實施形態中具備與斬波型比較器4相同之構成，且具備反相器A2、開關SW2及第3電容器C3。

又，電路晶片11具備連接於第3端子T3之記憶體部5。記憶體部5具備複數個SRAM(Static Random Access Memory，靜態隨機存取記憶體)14、信號線15及多條匯流排線16。再者，於該實施形態中，於記憶體部5中使用SRAM14，但不限於此，可使用DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)或FRAM(註冊商標)(Ferroelectric Random Access Memory，鐵電隨機存取記憶體)等代替SRAM14。

SRAM14係針對每條匯流排線16進行保持之直列記憶體。信號線15係將第3端子T3與各SRAM14分別連接之線。又，信號線15係對繼續或停止進行計數動作時之計數值之更新進行控制的SRAM14之寫入賦能信號線。匯流排線16係與各SRAM14之位元輸入端子分別連接之線。又，於匯流排線16中，於進行計數動作時，被輸入每1次計數所更新之N位元(N為自然數)之計數值，於進行讀出動作時，輸出保持於各SRAM14中之N位元之計數值。

固體攝像裝置1將浮動擴散區FD之電位達到基準電位R之時點之N位元之計數值記憶於各記憶體部5。於該實施形態中，如圖5所示，固體攝像裝置1於記憶體部5內具備8個SRAM14，且記憶8位元之計數值。具體而言，固體攝像裝置1於浮動擴散區FD之電位達到基準電位R之時點之基於時脈之計數之數值為計數至63之情形時，於記憶體部5中記憶「00011111」之計數值。又，固體攝像裝置1於浮動擴散區FD之電位達到基準電位R之時點的基於時脈之計數之數值為計數至255 之情形時，於記憶體部5中記憶「11111111」之計數值。

上述實施形態之固體攝像裝置1於電路晶片11中與各像素單元12對應地具備複數個記憶體部5。各記憶體部5記憶浮動擴散區FD之電位達到基準電位R之時點之N位元之計數值。

藉此，固體攝像裝置1無需於像素晶片10中確保記憶體部5之配置區域，故而能夠使像素晶片10中之攝像區域擴大，而於像素晶片10排列更多之像素單元12。

再者，上述實施形態之固體攝像裝置1為於第2端子T2與第3端子T3之間具備將自反相器A1輸出之像素信號VSIG放大之斬波型比較器4a之構成，但並不限定於該構成。

例如，固體攝像裝置1亦可不使用將像素信號VSIG放大之斬波型比較器4a，而係將記憶體部5連接於第2端子T2，自反相器A1直接將像素信號VSIG從第2端子T2輸出。又，固體攝像裝置1亦可藉由於斬波型比較器4a之後段進而增設斬波型比較器，而使像素信號VSIG更放大後自第3端子T3輸出。

又，上述實施形態之固體攝像裝置1為使作為斬波型比較器4之構成要素之第2電容器C2具備於像素晶片10之構成，但並不限定於該構成。例如，固體攝像裝置1亦可為使作為斬波型比較器4之構成要素之第2電容器C2具備於電路晶片11之構成。於該情形時，像素單元12具備光電二極體PD、傳輸電晶體TRS、重設電晶體RST、浮動擴散區FD、及第1電容器C1。又，第1電容器C1、第2電容器C2、及第3電容器C3例如可使用MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電容元件或MIM(Metal Insulator Metal，金屬-絕緣體-金屬)電容元件。

又，固體攝像裝置1亦可構成為使將像素晶片10與電路晶片11電性連接之連接部2作為第4電容器C4發揮功能。該第4電容器C4成為斬波型比較器4之構成要素。亦即，第4電容器C4相當於上述斬波型比較 器4之第2電容器C2。於該情形時，第4電容器C4可使用MIM電容元件。

此處，參照圖6，對使該連接部2發揮作為MIM電容元件之第4電容器C4之功能之構成進行說明。圖6係對實施形態之第4電容器C4之構成進行說明之說明圖。再者，藉由對具有與圖2及圖3所示之構成要素相同之功能之構成要素，標註與圖2及圖3所示之符號相同之符號，並省略其說明。

如圖6所示，連接部2為了發揮作為MIM電容元件之第4電容器C4之功能，而具備絕緣構件23以代替具有導電性之凸塊22。藉此，連接部2成為由含有金屬之輸出端子20及輸入端子21將絕緣構件23夾入之構造、亦即MIM構造。因此，連接部2作為MIM電容元件發揮功能。

上述實施形態之固體攝像裝置1由於連接像素晶片10與電路晶片11之連接部2發揮作為斬波型比較器4之構成要素之第4電容器C4之功能，故而能夠謀求像素晶片10及電路晶片11之尺寸之縮小化。

接下來，參照圖7A~圖10，對配置於像素晶片10之各像素單元12之具體構造進行說明。再者，由於各像素單元12為相同構造，故而此處對1個像素單元12進行說明。又，藉由對具有與圖3所示之構成要素相同之功能之構成要素，標註與圖3所示之符號相同之符號，並省略其說明。

圖7A及圖7B係表示實施形態之像素單元12之另一構成之說明圖。具體而言，圖7A係表示於實施形態之像素單元12中使用MOS電容元件之電路構成之說明圖。圖7B係表示圖7A所示之像素單元12於俯視下之模式性配置之說明圖。

如圖7A所示，像素單元12具備作為MOS電容元件之第1電容器C1及作為MOS電容元件之第2電容器C2。又，像素單元12經由第1端子T1而連接於傳輸參考電壓VREF之參考信號線6。再者，於圖7A中，光電二極體PD、浮動擴散區FD、傳輸電晶體TRS、重設電晶體RST、 第1電容器C1、及第2電容器C2之連接關係處於與圖2所示之像素單元12相同之連接關係。

如圖7B所示，像素單元12具備電性地元件分離之光電二極體PD(光電轉換元件)及浮動擴散區FD。於光電二極體PD與浮動擴散區FD之間之半導體層7上，配置傳輸電晶體TRS之傳輸閘極TG。又，於半導體層7上之浮動擴散區FD之旁邊，配置重設電晶體RST之閘極RG。

又，於該半導體層7上，於光電二極體PD之旁邊之區域配置作為MOS電容元件之第1電容器C1之閘極電極G1及作為MOS電容元件之第2電容器C2之閘極電極G2。閘極電極G1位於形成於半導體層7之源極區域80a與汲極區域80b之間。閘極電極G2位於形成於半導體層7之源極區域81a與汲極區域81b之間。又，於該半導體層7上，於光電二極體PD及第1電容器C1排列之旁邊之區域配置參考信號線6。

又，閘極電極G1與閘極電極G2係藉由金屬配線L1而電性連接。源極區域80a與汲極區域80b係藉由金屬配線L2而電性連接。源極區域80a與參考信號線6係藉由金屬配線L3而電性連接。源極區域81a與汲極區域81b係藉由金屬配線L4而電性連接。浮動擴散區FD與金屬配線L1係藉由金屬配線L5而電性連接。

如此，像素單元12於使用MOS電容元件之情形時，於半導體層7配置光電二極體PD、浮動擴散區FD、傳輸閘極TG、閘極RG、及閘極電極G1、G2。

上述實施形態之固體攝像裝置1藉由將像素單元12具備之第1電容器C1及第2電容器C2設為MOS電容元件，能夠將電容器容易地安裝於半導體層7，並且能夠謀求像素單元12之尺寸之縮小化。

圖8A及圖8B係表示實施形態之像素單元12之另一構成之說明圖。具體而言，圖8A係表示於實施形態之像素單元12中使用MIM電容元件之電路構成之說明圖。圖8B係表示圖8A所示之像素單元12於 俯視下之模式性配置之說明圖。再者，藉由對具有與圖7A及圖7B所示之構成要素相同之功能之構成要素，標註與圖7A及圖7B所示之符號相同之符號，並省略其說明。

如圖8A所示，像素單元12具備作為MIM電容元件之第1電容器C1及作為MIM電容元件之第2電容器C2。又，像素單元12經由第1端子T1而連接於傳輸參考電壓VREF之參考信號線6。再者，於圖8A中，光電二極體PD、浮動擴散區FD、傳輸電晶體TRS、重設電晶體RST、第1電容器C1、及第2電容器C2之連接關係處於與圖3所示之像素單元12相同之連接關係。

如圖8B所示，像素單元12於半導體層7上之光電二極體PD之旁邊之區域沿像素單元12之寬度方向配置1個共用下側電極60。於共用下側電極60上，配置第1電容器C1之上側電極61a及第2電容器C2之上側電極61b。再者，於上側電極61a、61b與共用下側電極60之間，配置未圖示之絕緣體。

又，上側電極61a與參考信號線6係藉由金屬配線L6而電性連接。浮動擴散區FD與共用下側電極60係藉由金屬配線L7而電性連接。

如此，像素單元12於使用MIM電容元件之情形時，於半導體層7配置光電二極體PD、浮動擴散區FD、傳輸閘極TG、閘極RG、共用下側電極60、上側電極61a、61b。

上述實施形態之固體攝像裝置1藉由將像素單元12所具備之第1電容器C1及第2電容器C2設為MIM電容元件，能夠降低電容器之寄生電容，且能夠謀求動作速度之提高。

圖9A及圖9B係表示實施形態之像素單元12之另一構成之說明圖。具體而言，圖9A係表示於實施形態之像素單元12中使用MOS電容元件及MIM電容元件之電路構成之說明圖。圖9B係表示圖9A所示 之像素單元12於俯視下之模式性配置之說明圖。再者，藉由對具有與圖7A、圖7B及圖8A、圖8B所示之構成要素相同之功能之構成要素，標註與圖7A、圖7B及圖8A、圖8B所示之符號相同之符號，並省略其說明。

如圖9A所示，像素單元12具備作為MOS電容元件之第1電容器C1及作為MIM電容元件之第2電容器C2。又，像素單元12經由第1端子T1而連接於傳輸參考電壓VREF之參考信號線6。再者，於圖9A中，光電二極體PD、浮動擴散區FD、傳輸電晶體TRS、重設電晶體RST、第1電容器C1、及第2電容器C2之連接關係處於與圖3所示之像素單元12相同之連接關係。

如圖9B所示，像素單元12中，於半導體層7上之光電二極體PD之旁邊之區域將作為MOS電容元件之第1電容器C1之閘極電極G1與下側電極60a沿寬度方向排列配置。閘極電極G1位於形成於半導體層7之源極區域80a與汲極區域80b之間。於下側電極60a上，配置作為MIM電容元件之第2電容器C2之上側電極61b。再者，於上側電極61b與下側電極60a之間配置未圖示之絕緣體。

又，閘極電極G1與下側電極60a係藉由金屬配線L8而電性連接。浮動擴散區FD與下側電極60a係藉由金屬配線L9而電性連接。

此處，針對圖9A及圖9B所示之像素單元12之半導體層7內之模式性配置進行了說明。圖10係表示圖9A及圖9B所示之像素單元12之模式性配置之一例之說明圖。再者，藉由對具有與圖9A及圖9B所示之構成要素相同之功能之構成要素，標註與圖9A及圖9B所示之符號相同之符號，並省略其說明。

如圖10所示，像素單元12於半導體層7內具備光電二極體PD、浮動擴散區FD、源極區域80a、汲極區域80b、通道形成區域82及暗電流抑制區域72。

光電二極體PD係利用P型之Si層70、與形成於P型之Si層70之特定之深度位置之N型之Si區域71之PN接面而形成。浮動擴散區FD、源極區域80a、及汲極區域80b係藉由於P型之Si層70之表層部離子注入N型之高濃度雜質而形成。通道形成區域82係藉由於P型之Si層70中之源極區域80a與汲極區域80b之間離子注入N型雜質而形成。暗電流抑制區域72係藉由於P型之Si層70中之光電二極體PD上之表層部離子注入P型之高濃度雜質而形成。

於半導體層7之表面上，形成位於光電二極體PD與浮動擴散區FD之間之傳輸電晶體TRS之傳輸閘極TG。又，於半導體層7之表面上，形成位於通道形成區域82之第1電容器C1之閘極電極G1、及位於該閘極電極G1之第2電容器C2之上側電極61b。

如此，像素單元12於使用MOS電容元件及MIM電容元件之情形時，於半導體層7配置光電二極體PD、浮動擴散區FD、傳輸閘極TG、重設閘極RG、閘極電極G1、下側電極60a、及上側電極61b。

上述實施形態之固體攝像裝置1藉由將像素單元12具備之第1電容器C1及第2電容器C2設為MOS電容元件及MIM電容元件，而能夠同時謀求像素單元12之尺寸之縮小化及動作速度之提高。

對本發明之若干實施形態進行了說明，但該等實施形態係作為例而提出，並不意欲限定發明之範圍。該等新穎之實施形態能夠以其它各種形態實施，能夠於不脫離發明主旨之範圍內，進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。

4‧‧‧斬波型比較器

10‧‧‧像素晶片

11‧‧‧電路晶片

12‧‧‧像素單元

A1‧‧‧反相器

C1‧‧‧第1電容器

C2‧‧‧第2電容器

FD‧‧‧浮動擴散區

N1a‧‧‧第1電容器之一端子

N1b‧‧‧第1電容器之另一端子

N2a‧‧‧第2電容器之一端子

N2b‧‧‧第2電容器之另一端子

N3a‧‧‧輸入端子

N3b‧‧‧輸出端子

PD‧‧‧光電二極體

READ‧‧‧傳輸信號

RESET‧‧‧重設信號

RST‧‧‧重設電晶體

SW1‧‧‧開關

T1‧‧‧第1端子

T2‧‧‧第2端子

TRS‧‧‧傳輸電晶體

VDD‧‧‧電源電壓線

VREF‧‧‧參考電壓

VSIG‧‧‧像素信號

Claims (17)

1. 一種固體攝像裝置，其具備：光電轉換元件，其將入射之光轉換為信號電荷；浮動擴散區，其保持自上述光電轉換元件傳輸之上述信號電荷；第1電容器，其一端子連接於上述浮動擴散區；第1端子，其連接於上述第1電容器之另一端子，且被輸入電壓值降低至特定之最小值之後上升至特定之最大值的參考電壓；第2電容器，其一端子連接於上述浮動擴散區；比較器，其於輸入連接有上述第2電容器之另一端子，且將上述浮動擴散區之電位與閾值進行比較；及第2端子，其連接於上述比較器之輸出，且輸出由上述比較器而得之比較結果。
2. 如請求項1之固體攝像裝置，其進而具備：重設電晶體，其將保持於上述浮動擴散區之上述信號電荷進行重設，且上述比較器係將藉由上述重設電晶體予以重設後之上述浮動擴散區之電位作為上述閾值而保持。
3. 如請求項1之固體攝像裝置，其中上述比較器係具備反相器及開關之斬波型比較器，該反相器於輸入連接上述第2電容器之另一端子，該開關與上述反相器並聯連接。
4. 如請求項1之固體攝像裝置，其進而具備：記憶體部，其連接於上述第2端子，且記憶自該第2端子輸出 之比較結果。
5. 如請求項1之固體攝像裝置，其進而具備：第1基板，其供設置上述光電轉換元件、上述浮動擴散區、上述第1電容器、上述第1端子、及上述第2電容器；及第2基板，其積層於上述第1基板，且供設置上述比較器、及上述第2端子。
6. 如請求項5之固體攝像裝置，其中上述第1基板為像素晶片，上述第2基板為電路晶片。
7. 如請求項1之固體攝像裝置，其進而具備：第1基板，其供設置上述光電轉換元件、上述浮動擴散區、上述第1電容器、及上述第1端子；及第2基板，其積層於上述第1基板，且供設置上述第2電容器、上述比較器、及上述第2端子。
8. 如請求項7之固體攝像裝置，其中上述第1基板為像素晶片，上述第2基板為電路晶片。
9. 如請求項4之固體攝像裝置，其進而具備：放大器，其連接於上述第2端子與上述記憶體部之間，且將自上述第2端子輸出之比較結果放大。
10. 如請求項9之固體攝像裝置，其中上述放大器具備反相器及開關之斬波型比較器，該反相器係於輸入連接上述第2端子，該開關係與上述反相器並聯連接。
11. 如請求項1之固體攝像裝置，其進而具備：第1基板，其供設置上述光電轉換元件、上述浮動擴散區、上 述第1電容器、及上述第1端子；第2基板，其積層於上述第1基板，且供設置上述比較器、及上述第2端子；及連接部，其將上述第1基板與上述第2基板電性連接；且上述連接部係包含作為MIM(Metal Insulator Metal，金屬-絕緣體-金屬)電容元件之上述第2電容器而構成。
12. 如請求項11之固體攝像裝置，其中上述第1基板為像素晶片，上述第2基板為電路晶片。
13. 如請求項4之固體攝像裝置，其中上述記憶體部具有：SRAM(Static Random Access Memory，靜態隨機存取記憶體)、DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)及FRAM(Ferroelectric Random Access Memory，鐵電隨機存取記憶體)中之任一種。
14. 如請求項1之固體攝像裝置，其中上述第1電容器及上述第2電容器係MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電容元件。
15. 如請求項1之固體攝像裝置，其中上述第1電容器及上述第2電容器係MIM(Metal Insulator Metal)電容元件。
16. 如請求項1之固體攝像裝置，其中上述第1電容器係MOS(Metal Oxide Semiconductor)電容元件，且上述第2電容器係MIM(Metal Insulator Metal)電容元件。
17. 如請求項1之固體攝像裝置，其中上述參考電壓係斜坡波形之電壓。