TW201624616A - 半導體封裝及其製造方法 - Google Patents

Abstract

本發明公開一種設有電連接半導體封裝的上部和下部的導電性路徑的半導體封裝及其製造方法。本發明的實施例的半導體封裝包括：半導體晶片；基板，包括容納半導體晶片的容納部；包封材料，將半導體晶片和基板一體地塑封；貫穿佈線，將基板沿上下方向貫穿；佈線部，電連接半導體晶片和貫穿佈線的一側；外部連接部，與貫穿佈線的另一側電連接，可與外部電連接，其中，佈線部的佈線層與貫穿佈線連接。

Description

半導體封裝及其製造方法

本發明係有關於一種半導體封裝及其製造方法，更為具體地，有關一種具備電連接半導體的上部和下部的導電路徑的半導體封裝及其製造方法。

隨著半導體製造工藝的持續發展，半導體晶片的大小也不斷縮小。近來，半導體晶片的尺寸變得非常小，以至於形成半導體封裝時，為了電連接反而需要增加封裝的大小。在這種發展過程中，所提出的半導體封裝技術中的一個是扇出型封裝(Pan-out Package)。

並且，伴隨著在扇出型封裝的外側區域形成上下垂直傳輸信號的圖案結構，並上下層疊相同類型的封裝或不同類型的封裝，從而在同一封裝面積中擴展存儲容量或提高半導體的運行性能的技術，正在研發各種類型的半導體封裝技術。

扇出型封裝結構是指在半導體晶片的外周面配置將半導體晶片封裝在電路板內部的嵌入式結構或半導體晶片的最終的輸入和輸出端的焊錫球，通常，為了設置電連接半導體封裝的上部和下部的導電路徑，在基板上形成導通孔(via-hole)，並形成電連接導通孔和半導體晶片的金屬再佈線 層。

現有的形成有導通孔的扇出型封裝，為了連接半導體晶片的焊盤和導通孔，在形成有導通孔的基板上表面形成金屬焊盤，同時為了連接外部基板和焊錫球，在基板的下表面形成金屬焊盤。並且，在基板的上表面，在金屬焊盤上表面形成第一絕緣層，並通過金屬再佈線層電連接半導體晶片的焊盤和導通孔，然後塗布第二絕緣層。

但是這種結構的基板上表面的金屬焊盤具有一定厚度以上的段差，因此，為了均勻地形成第一絕緣層，需要塗布絕緣層，使其厚度厚於金屬焊盤。由於需要形成較厚的絕緣層，在選擇絕緣材料方面受限，而且在細間距的圖案化方面也面臨著受到限制的問題。

現有技術文獻 專利文獻

授權專利公報10-1362714(2014年2月13日公告)

本發明的實施例有關一種可製造成薄型的半導體封裝及其製造方法。

並且，有關一種在貫穿基板的貫穿佈線與佈線層之間不插入另外的金屬焊盤等，也能夠層疊佈線層的半導體封裝及其製造方法。

根據本發明的一個方面，能夠提供一種半導體封裝，其包括：半導體晶片；基板，包括容納上述半導體晶片的容納部和在上述容納部的外側沿上下方向貫穿的導通孔；包封材料，將上述半導體晶片和上述基板一體地塑封；貫穿佈線，在上述導通孔的內周面沿上下方向延伸；貫穿部件，容納在上述貫穿佈線內部；佈線部，包括電連接上述半導體晶片和上述貫穿佈線的一側的佈線層；以及外部連接部，與上述貫穿佈線的另一側電連接，可與外部電連接。

與上述佈線層連接的上述貫穿佈線的端部可與上述基板的一面設置在同一的平面上。

與上述佈線層連接的上述貫穿佈線的端部可設置成在+20μm至-20μm的範圍內從上述基板的一面突出或凹陷形成，或者與上述基板的一面設置在同一平面上。

上述佈線部層疊在上述半導體晶片、上述基板和上述包封材料上，層疊有上述佈線部的上述半導體晶片、上述基板和上述包封材料的一面設置在同一平面上，上述佈線部可包括：第一絕緣層，層疊在上述半導體晶片、上述基板和上述包封材料上，露出上述半導體晶片的信號墊和上述貫穿佈線；佈線層，設置在上述第一絕緣層上，電連接上述信號墊和上述貫穿佈線；第二絕緣層，設置在上述第一絕緣層和上述佈線層上。

上述第一絕緣層包括分別露出上述信號墊和上述貫穿佈線的開口部，上述佈線層可填充上述第一絕緣層的開口部，並與上述信號墊和上述貫穿佈線連接。

上述貫穿部件可由非導電性樹脂製成。

上述貫穿部件可由導電性膏製成。

上述貫穿佈線可由導電性膏製成。

露出上述貫穿佈線的上述第一絕緣層的開口部可設置成其內部容納上述導通孔的棱角。

上述半導體封裝，還可包括焊盤部，其一面與上述貫穿佈線黏貼，另一面與上述外部連接部黏貼，並由導電性物質製成。

黏貼有上述焊盤部的貫穿佈線的端部可從上述基板突出，並向外側延伸。

上述基板與上述貫穿佈線的端部之間可夾雜有金屬層。

根據本發明的另一方面，可提供一種半導體封裝的製造方法，上述製造方法如下：準備形成有容納半導體晶片的容納部和在上述容納部的外側沿上下方向貫穿的導通孔的基板，在上述導通孔的內周面沿上下方向形成貫穿佈線，在上述貫穿佈線的中空部填充貫穿部件，對上述基板的一面進行平坦化，使上述基板和上述貫穿佈線的一端部位於同一平面上，在上述容納部中容納半導體晶片，在上述半導體晶片和上述基板上層疊絕緣層，上述絕緣層以露出上述半導體晶片的信號墊和上述貫穿佈線的方式層疊，在上述絕緣層上形成佈線層，以便將上述信號墊和上述貫穿佈線電連接。

形成上述貫穿佈線的方法可以是，利用在上述基板的兩面上進行沉積或者電鍍工藝來使上述貫穿佈線包圍上 述導通孔的內周面。

上述貫穿部件可以通過填充導電性膏來設置。

上述貫穿部件可以通過填充非導電性樹脂或者非導電性油墨來設置。

在填充上述貫穿部件後，可層疊上述基板的一面上所設置的貫穿佈線和上述貫穿部件上設置的導電性物質的焊盤部。

上述半導體製造方法，還包括：在設置在上述基板的一面上的上述焊盤部黏貼幹膜(dry film)並圖案化(patterning)，並去除除了黏貼有上述幹膜的部分之外的其餘部分的上述焊盤部和上述貫穿佈線的蝕刻(etching)工藝。

上述半導體製造方法，還包括將與通過上述圖案化而上述焊盤部存在的面相對的面進行平坦化的工藝，通過上述平坦化工藝，可使上述基板、上述貫穿佈線和上述貫穿部件設置在同一平面上。

根據本發明的又一方面，可提供一種半導體封裝，其包括：半導體晶片；基板，包括容納上述半導體晶片的容納部；包封材料，將上述半導體晶片和上述基板一體地塑封；貫穿佈線，將上述基板沿上下方向貫穿；貫穿部件，填充在上述貫穿佈線的中空部；佈線部，電連接上述半導體晶片和上述貫穿佈線的一側；以及外部連接部，與上述貫穿佈線的另一側電連接，可與外部電連接，上述半導體晶片、上述基板和上述包封材料設置在同一平面上，上述佈線部包括：第一絕緣層，層疊在上述半導體晶片、上述基板和上述包封材料上，露 出上述半導體晶片的信號墊和上述貫穿佈線；佈線層，設置在上述第一絕緣層上，電連接上述信號墊和上述貫穿佈線；第二絕緣層，設置在上述第一絕緣層和上述佈線層上，與上述佈線部連接的上述貫穿佈線的端部與上述基板設置在同一平面上，上述佈線部的佈線層包括以與上述貫穿佈線接觸的方式設置的第一半導體封裝和第二半導體封裝，上述第一半導體封裝和上述第二半導體封裝上下設置，從而形成封裝體疊層(package-on-package)，位於下方的上述第一半導體封裝的第二絕緣層以露出上述佈線層的一部分的方式設置，位於上方的上述第二半導體封裝的外部連接部以與上述第一半導體封裝的佈線層電連接的方式設置。

本發明的實施例的半導體封裝及其製造方法，可將設置在半導體晶片與佈線層之間的絕緣層的厚度變薄，由此能夠製造薄型封裝，使絕緣層材料的可選擇範圍變廣。因此，根據各種應用產品的需求能夠選擇具有合適的可靠性的材料，從而能夠實現細間距的圖案化。

並且，通過使半導體晶片的活性表面與整個堆焊層之間的厚度最小化，從而能夠提高檢測靈敏度。

100‧‧‧半導體封裝

110‧‧‧半導體晶片

111‧‧‧活性表面

112‧‧‧非活性表面

113‧‧‧信號墊

120‧‧‧基板

121‧‧‧容納部

122‧‧‧導通孔

123‧‧‧貫穿佈線

124‧‧‧貫穿部件

125‧‧‧焊盤部

130‧‧‧佈線部

131‧‧‧第一絕緣層

132‧‧‧佈線層

133‧‧‧第二絕緣層

140‧‧‧包封材料

150‧‧‧外部連接部

160‧‧‧第一載體

161‧‧‧第一黏貼部

170‧‧‧第二載體

171‧‧‧第二黏貼部

圖1是本發明的實施例的半導體封裝的剖視圖。

圖2是沿A-A線切割圖1的半導體封裝的俯視圖。

圖3是表示本發明的另一個實施例的基板的俯視圖。

圖4是表示本發明的第一實施例的貫穿佈線和佈線層的結合結構的放大圖。

圖5是表示本發明的第二實施例的貫穿佈線和佈線層的結合結構的放大圖。

圖6是表示本發明的第三實施例的貫穿佈線和佈線層的結合結構的放大圖。

圖7至圖21是表示本發明的實施例的半導體封裝的製作工藝的剖視圖。

圖22是層疊多個圖1所示的半導體封裝的封裝疊層體的剖視圖。

下面，參照附圖對本發明的實施例進行詳細說明。以下介紹的實施例只是為了向本發明所屬領域的普通技術人員完整地說明本發明的範圍而提供的，本發明並不限定於在下面說明的實施例。本發明還可以以其他形式具體化。並且，為了明確說明本發明，附圖中省略了與說明無關的部分，且為了便於說明本發明，附圖中各組成構件的大小可以放大表示。並且，在整個說明書中相同的附圖標記表示相同的組成構件。並且，下面使用的術語中的“和/或”包括舉出的專案中的某一個或一個以上的所有組合。

參考圖1至圖4，說明本發明的實施例的半導體封裝100。圖1是本發明的實施例的半導體封裝100的剖視圖，圖2是沿A-A線切割圖1的半導體封裝100的俯視圖。並且，圖3是表示本發明的另一個實施例的基板的俯視圖，圖4是表 示本發明的第一實施例的貫穿佈線123和佈線層132的結合結構的放大圖。

本發明的實施例的半導體封裝100包括：基板120；半導體晶片110，容納在基板120；貫穿佈線123，設置在半導體晶片110的外側；佈線部130，電連接半導體晶片110和貫穿佈線123；外部連接部150，通過與貫穿佈線123連接而與外部電路連接；包封材料140，塑封半導體晶片110和基板120。

基板120可以設置成絕緣基板。絕緣基板可包括絕緣物質，例如可以包括矽(silicon)、玻璃(glass)、陶瓷(ceramic)、塑膠(plastic)或聚合物(polymer)。基板120可以設置成平板、圓形或多角形等多種形狀。

基板120可包括容納半導體晶片110的容納部121。容納部121可以以貫穿基板120的方式設置，並可位於基板120的中央部。容納部121可設置成比半導體晶片110的寬度更寬，從而容納半導體晶片110。此時，半導體晶片110和容納部121之間可填充將要在後面敘述的包封材料140。並且，與圖示不同，容納部121可設置成一面不開放的凹槽。並且，設置成與半導體晶片110的寬度方向的形狀相同，由此壓入半導體晶片110。

參考圖3，本發明的另一個實施例的基板120-1可以配置在半導體晶片110的外側。並且，基板120-1可設置多個。雖然附圖中僅示出半導體晶片110的兩側配置有兩個基板120-1，與此不同地，也可以以包圍半導體晶片110的方式設 置4個基板。

此時，基板120-1的容納部121-1可指相互隔開配置的基板之間的空間。即，在基板之間的空間可配置半導體晶片110。並且，後面將要說明的包封材料140可塑封基板120-1與半導體晶片110之間、基板和基板之間，並圍繞基板的外側進行塑封。

半導體晶片110可以是記憶體晶片或邏輯晶片。作為一個例子，記憶體晶片可以包括動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、快閃記憶體(flash)、相變隨機存取記憶體(PRAM)、可變電阻式記憶體(ReRAM)、鐵電隨機存取記憶體(FeRAM)、磁阻式隨機存取記憶體(MRAM)等。作為一個例子的邏輯晶片可以是控制記憶體晶片的控制器。

半導體晶片110的一面可以是包括形成電路的活性區域的活性表面111。另一方面，半導體晶片110的背面可以是非活性表面112。與此不同地，半導體晶片110的兩面可全部設置成活性表面。半導體晶片110的活性表面111設有多個用於與外部交換信號的信號墊113，信號墊113可由如鋁Al的導電性物質膜形成。信號墊113可與半導體晶片110一體形成。

圖1中示出了一個半導體晶片110，與此不同地，也可以是層疊兩個以上的半導體晶片的形態。此時，層疊的半導體晶片可以是同一類型的產品或者是不同類型的產品。例如，一個半導體晶片可以是記憶體晶片，另一個半導體晶片可 以是邏輯晶片。層疊兩個以上的半導體晶片的半導體封裝可以是系統晶片(system on chip，SOC)或者系統級封裝(system in package，SIP)。並且，多個半導體晶片沿寬度方向彼此相鄰地或接觸地配置。

為了將半導體封裝100封裝在主機板(未示出)上或者與另一個晶片或封裝進行電連接，需要將半導體晶片110與主機板等之間進行電連接的電連接部。另一方面，為了將半導體封裝100封裝在比半導體晶片110的信號墊113的間距更寬區域的主機板連接區域，可設置成電路向半導體晶片110的週邊擴展的形狀的扇出型封裝形狀。

雖然圖中未示出，主機板包括印刷電路的印刷電路板(Printed Circuit Board)或者引線框架(Lead Flame)。並且，印刷電路板包括薄型的膜(Film)、玻璃(Glass)或者膠帶(Tape)等。

為了形成扇出型封裝的形狀，本發明的實施例的半導體封裝100可包括貫穿佈線123，其設置在半導體晶片110的信號墊113的外側，並可沿上下方向傳輸信號。貫穿佈線123的一側可與半導體晶片110電連接，另一側可與外部連接部150電連接，外部連接部150可與主機板或者另一個晶片或者封裝電連接。

貫穿佈線123可通過設置在基板120上的導通孔122而上下配置，並在半導體晶片110和主機板等之間傳輸資料信號或功率信號等。導通孔122貫穿基板120，可沿著基板120的容納部121的週邊設置多個。參考圖2可知，沿容納部 121的週邊設置一列貫穿佈線123。或者，與此不同地，可設置兩列以上的貫穿佈線123或者只在容納部121的一側設置貫穿佈線123。

圖4中示出貫穿佈線123的一個實施例。貫穿佈線123可以是沿著導通孔122的內周面設置的導電性物質，也可以是塗覆在導通孔122上的金屬層。貫穿佈線123可設置成圓柱形，貫穿佈線123的中空部可容納貫穿部件124。

貫穿部件124可填補或填充在貫穿佈線123的中空部。並且，貫穿部件124可以是非導電性樹脂(resin)或非導電性油墨(ink)。或者，貫穿部件124可以是導電性物質，例如可以是導電性膏。導電性膏包括銀漿料(Ag paste)。

另一方面，貫穿佈線123可設置成焊錫球等形態，並貫穿導通孔122，或者可以是填充在導通孔122中的阻焊油墨(Solder resist ink)。

貫穿佈線123的形成方法可包括無電解電鍍、電解電鍍、濺射或印刷等。

貫穿佈線123的一側(圖1的上側)可與基板120設置在同一平面上，另一側(圖1的下側)可從基板120突出設置。從基板120突出的另一側(或者下側)可向外側延伸並形成凸緣形狀，在基板120與向外側延伸的凸緣部之間可夾雜金屬層120a。作為金屬層120a的一個例子，可以包括銅箔(Cu foil)。

貫穿佈線123的一側可與佈線部130的佈線層132電連接，另一側與外部連接部150電連接。另一方面，貫穿佈 線123與外部連接部150之間可夾雜由焊盤部125。焊盤部125可以是導電性物質，以便將貫穿佈線123和外部連接部150電連接，並可將外部連接部150與貫穿佈線123堅固地黏結。焊盤部125的形成方法包括無電解電鍍、電解電鍍、濺射或列印等。

佈線部130可設置成電連接半導體晶片110的信號墊113與貫穿佈線123的一側。作為一個例子，佈線部130可包括第一絕緣層131、第二絕緣層133以及佈線層132。第一絕緣層131和第二絕緣層133由絕緣物質構成，以使佈線層132絕緣。

第一絕緣層131可層疊在半導體晶片110的活性表面111、包封材料140和基板120的一個面上。並且，第一絕緣層131露出半導體晶片110的信號墊113和貫穿佈線123，以使層疊在第一絕緣層131上的佈線層132與信號墊113和貫穿佈線123連接。另一方面，包封材料140以覆蓋半導體晶片110和/或基板120的一面的方式設置時，第一絕緣層131也可不層疊在半導體晶片110和/或基板120上。

佈線層132包括導電性物質，可通過再佈線工藝層疊在第一絕緣層131上。佈線層132形成再佈線圖案，從而可細化半導體晶片110的輸出和輸入端子，並可增加輸出和輸入端子的數量，使得能夠形成扇出型結構。導電性物質可包括金屬，例如可包括銅、銅合金、鋁或者鋁合金。

另一方面，佈線層132可設置成預先製造的結構體，這種結構體可通過輥壓、黏貼或者回流等方式黏貼到半導 體晶片110、包封材料140以及基板120上。

第二絕緣層133層疊在第一絕緣層131和佈線層132上，並將佈線層132與外部絕緣。附圖中示出了第二絕緣層133密封佈線層132，但是也可以將第二絕緣層133設置成與此不同地、露出佈線層132的一部分，可通過露出的佈線層132與外部(主機板、半導體晶片或者封裝等)電連接。

本發明的實施例的半導體封裝100的貫穿佈線123的一端也可不突出在基板120上。並且，貫穿佈線123和佈線層132可通過直接連接而實現電連接。此時，連接的意思不僅是物理性的連接，而且還包括貫穿佈線123和佈線層132之間插入導電性黏結層(例如，種子層)而連接的方式。

本發明的實施例的半導體封裝100不需要額外的用於連接貫穿佈線123和佈線層132的金屬焊盤。貫穿佈線123的端部置有金屬焊盤時，在基板120的一面和金屬焊盤的上表面之間形成相當於金屬焊盤的厚度大小的段差，具有第一絕緣層131的厚度需要設置成大於金屬焊盤的高度的限制。通常，可用於連接佈線和佈線的金屬焊盤的厚度約為50μm。

像這樣金屬焊盤位於貫穿佈線123的端部時，半導體封裝100的厚度變厚，這違背了追求輕薄短小的產品的目的。並且，為了形成厚的絕緣層，選擇絕緣材料方面受到限制，並且在細間距的圖案化方面也受到限制。

本發明的實施例的半導體封裝100設置成去除額外的金屬焊盤也能夠使貫穿佈線123與佈線層132直接連接，從而可製造輕薄短小的產品，並且能夠擴展產品的適用範圍。 作為一個例子，本發明的實施例的半導體封裝100可適用於感測器裝置，尤其可適用於指紋感測器。

包括指紋感測器的感測器裝置，可提高檢測靈敏度的方法是在半導體晶片110的活性表面111上最小化所有積聚層之間的厚度。本發明的實施例的半導體封裝100，可減少第一絕緣層131的厚度，因此用於指紋感測器等上的利用率高。

另一方面，貫穿佈線123的上側端部可相對於基板120的上部面微微(約為20μm以下)突出或凹陷。即，貫穿佈線123的上側端部可在+20μm至-20μm的範圍內從基板的上部面突出或與基板的上部面在同一平面上或凹陷。貫穿佈線123從基板120突出的高度為20μm以內時，不產生前面提及的在選擇絕緣層材料方面受限制的問題，且也不影響細間距的圖案化。並且，貫穿佈線123從基板120凹陷的深度為20μm以內時，在填充佈線層132凹陷部分的方面也不會存在問題。

外部連接部150可連接在貫穿佈線123的另一側，並封裝在外部基板(未圖示)上，或者可與另一個半導體晶片或者封裝等電連接。外部連接部150可以是焊錫球、焊料凸點或者導電球。導電球可以由銅(Cu)、金(Au)、鎳(Ni)、鋁(Al)、銀(Ag)或者包括這些金屬中的一種以上金屬的合金組成。

包封材料140可密封並一體化基板120和半導體晶片110。包封材料140可包括絕緣物質，例如可包括環氧塑封料(epoxy mold compound，EMC)或者密封劑(encapsulant)。包封材料140可填充半導體晶片110和基板120之間，並包覆 設置基板120的外側面，從而能夠從外部保護基板。

包封材料140可在流動性狀態下被注入，然後在高溫環境下被固化。作為一個例子，可包括加熱包封材料140的同時進行加壓的過程，此時進一步增加真空工藝，從而可去除包封材料140內部的氣體等。並且，包封材料140可通過塗覆或印刷等方法設置，包封材料140的塑封方法可使用相關領域中通常使用的各種技術。

包封材料140的一面可設置成露出半導體晶片110的信號墊和貫穿佈線123的一端部。附圖中示出了包封材料140的一面和半導體晶片110的活性表面111以及基板120的一面設置在同一平面上。包封材料140平坦化的工藝可包括磨削、打磨或蝕刻等。

並且，包封材料140的另一面覆蓋半導體晶片110的非活性表面112，從而能夠氣密並牢固地密封半導體晶片110。或者，根據所需的半導體封裝100的特性，可設置成露出半導體晶片110的非活性表面。作為一個例子，包封材料140的一面與半導體晶片110的非活性表面112設置在同一平面上，從而能夠利於減小半導體封裝100的厚度和半導體晶片110的散熱。

圖5是表示本發明的第二實施例的貫穿佈線123和佈線層132-1的結合結構的放大圖。

參考圖5，第一絕緣層131-1可形成為露出所有貫穿佈線123。為了連接佈線層132-1和貫穿佈線123，第一絕緣層131-1可設置有開口部，開口部的寬幅可設置成大於基板 120的導通孔122的外徑。佈線層132-1在形成圖案的過程中填充於第一絕緣層131-1的開口部，因此貫穿佈線123的端部的整個面與佈線層132-1的接觸。比較圖4和圖5，貫穿佈線123和佈線層132-1的接觸面積不同。貫穿佈線123和佈線層132-1的接觸面積越大，越能提高電信號傳輸的可靠性。

圖6是表示本發明的第三實施例的貫穿佈線123-1和佈線層132的結合結構的放大圖。

參考圖6，貫穿佈線123-1可填充導通孔122。作為一個例子，貫穿佈線123-1可以是填充導通孔122的導電性膏。本發明的第三實施例的貫穿佈線123-1使用導電性膏，從而能夠減少製造成本，並簡化製造工藝。

圖7至圖21是表示本發明的實施例的半導體封裝100的製造工藝的剖視圖。

圖7示出了提供形成有容納部121的基板120的過程。基板120可包括絕緣物質。例如，可包括矽、玻璃、陶瓷、塑膠或聚合物。基板120可以設置成平板、也可設置成圓形或多邊形形狀。

容納部121是形成容納半導體晶片110的空間，可設置成對應於半導體晶片110的形狀的形狀。作為一個例子，容納四邊形的半導體晶片110的情況下，容納部121的寬度方向的形狀可以設置成四邊形。並且，容納部121可貫穿基板120。或者，基板120還可以設置成一面不開放的凹槽。

在基板120的兩面上可層疊金屬層120a。例如，金屬層120a可設置成銅箔(Cu foil)。

圖8示出了形成導通孔122的過程。導通孔122沿基板120的上下方向貫穿，並可設置在容納部121的週邊。導通孔122的剖面可以是圓形或者其他形狀。導通孔122可沿容納部121的周圍設置多個，與圖8不同地，容納部121的週邊的一個方向上可貫穿兩個以上的導通孔122。

圖7的形成容納部121的過程和圖8的形成導通孔122的過程可同時進行，或者也可以先進行某一個過程。並且，與附圖不同地，可先形成導通孔122，然後形成容納部121。

形成容納部121和導通孔122的工藝可以利用佈線工藝、模具切割加工工藝、蝕刻工藝、鑽孔工藝或鐳射燒蝕(laser ablation)工藝等。

圖9示出在導通孔122中形成貫穿佈線123的過程。貫穿佈線123可由導電性物質組成，可包括金屬。例如，可包括銅、銅合金、鋁或者鋁合金。貫穿佈線123可以通過無電解電鍍、電解電鍍、濺射或列印等工藝填補或填充到導通孔122中。作為一個例子，可以是包覆設置導通孔122內面的金屬塗覆層，其內部可形成貫穿孔。作為另一個例子，可以是填充到導通孔122中的導電性膏或者阻焊油墨(Solder resist ink)。

圖9中示出了貫穿佈線123的兩側覆蓋基板120的兩個面。這是因為利用電鍍或濺射等工藝時貫穿佈線123可層疊在基板120的露出的面上。

圖10示出貫穿佈線123的貫穿孔中填充貫穿部件124的過程。貫穿部件124可包括導電性物質或非導電性物 質。貫穿部件124為導電性物質時，可通過將具有流動性的導電性膏填充貫穿佈線123的貫穿孔中後進行固化來形成。導電性膏可以是金屬粉末和/或碳粉末和液態樹脂(resin)的混合物，可以由塗覆有銀(Ag)、焊錫(SnAg)以及金(Au)中的一種以上的銅(Cu)設置。或者，貫穿部件124可以是非導電性樹脂，可填充在貫穿佈線123的中空部。貫穿部件124包括固化式和燒結式，可通過印刷、電鍍、噴射(Jetting)方法填充。

另一方面，填充貫穿部件124後通過平坦化工藝可使貫穿佈線123和貫穿部件124形成平坦面。

圖11示出貫穿佈線123的兩側形成焊盤部125(125a、125b)的過程。焊盤部125可包括導電性物質，例如，可包括金屬。焊盤部125可設置成改善貫穿佈線123和外部連接部150的電接觸，例如可以改善接觸角度和潤濕性。焊盤部125可利用沉積、無電解電鍍、電解電鍍、濺射或列印等工藝層疊在貫穿佈線123和貫穿部件124上。

如圖10所示，焊盤部125可全部層疊在基板120的兩面上所層疊的貫穿佈線123上，也可以只層疊在基板120的兩面中的某一面上所層疊的貫穿佈線123上。另一方面，形成焊盤部125的工藝是選擇性(optionally)的，可根據情況而省略。

圖12示出了去除貫穿佈線123和焊盤部125a的一部分的過程。在基板120的上表面上可以僅留貫穿部件124，去除覆蓋著焊盤部125a和基板120的上表面的貫穿佈線 123和金屬層120a。並且，在基板120的下表面上可留下一定範圍，去除覆蓋著焊盤部125b和基板120的上表面的貫穿佈線123和金屬層120a。

作為一個例子，在基板120的下表面，可通過只在要留下焊盤部125b的部位黏貼幹膜(dry film)(未示出)，並進行圖案化，然後經過圖案蝕刻工藝(pattern etching)，去除沒有黏貼幹膜的部位的焊盤部125b和貫穿佈線123以及金屬層120a。

圖13示出平坦化基板120的上表面的過程。平坦化工藝可使用磨削、打磨或蝕刻等。可通過平坦化工藝，將基板120上表面和貫穿佈線123以及貫穿部件124形成在同一平面上。與圖12所示不同，在基板120上表面留有貫穿佈線123、金屬層120a和/或焊盤部125b的一部分或全部時，也能夠通過平坦化工藝進行去除。

圖14示出黏貼外部連接部150的過程。外部連接部150黏貼在留在基板120的下表面的焊盤部125上，由此可與貫穿佈線123電連接。外部連接部150與貫穿佈線120連接並封裝於外部基板(未圖示)，或者可與半導體晶片110或封裝等電連接。外部連接部150可以是焊錫球、焊料凸點或者導電球。導電球可以由銅(Cu)、金(Au)、鎳(Ni)、鋁(Al)、銀(Ag)或者包括這些金屬中的一種以上金屬的合金組成。

圖15示出在第一載體160上黏貼基板120和半導體晶片110的過程。作為一個例子，在第一載體160上表面可層疊第一黏貼部161，由此固定基板120和半導體晶片110。 第一載體160可包括矽(silicon)、玻璃(glass)、陶瓷(ceramic)、塑膠(plastic)或聚合物(polymer)等。第一黏貼部161可以是液態黏結劑或者膠帶。

基板120的平坦化的面(圖14中的基板120的上表面)可黏貼在第一載體160上，外部連接部150可位於上方。半導體晶片110可插入於基板120的容納部121，使活性表面111黏貼在第一載體160上。半導體晶片110的形成有信號墊113的活性表面111黏貼在第一黏貼部161上，非活性表面112向上部露出。

另一方面，半導體晶片110可與基板120的容納部121內側面隔開設置而被固定。即，容納部121的平面面積可大於半導體晶片110的平面面積。另外，半導體晶片110的側面可與基板120的容納部121的內側面相互接觸設置。例如，容納部121的平面面積可以與半導體晶片110的平面面積基本相同。

附圖中示出了基板120和半導體晶片110的厚度相同，當黏貼在第一載體160上時，使得基板120的一面和半導體的非活性表面112具有相同高度。另一方面，半導體晶片110的高度可低於基板120的高度。此時，半導體晶片110的上部面相對於基板120的上部面可具有段差。

圖16示出塑封包封材料140的過程。包封材料140可密封基板120和半導體晶片110，並一體化形成。包封材料140可包括絕緣物質，例如可包括環氧塑封料(epoxy mold compound，EMC)或者密封劑(encapsulant)。

包封材料140可以填充在半導體晶片110和基板120之間，並設置成包覆基板120的外側面，從而能夠從外部保護基板。並且，包封材料140可設置成其上表面高於基板120的上表面和半導體晶片110的非活性表面112，並露出外部連接部150的端部。包封材料140可通過印刷(printing)方式或者壓縮成型(compression molding)方式。

作為塑封包封材料140的方法的一個例子，可使用在模具內部注入液態的包封材料140後通過加熱工藝來固化的方法。液態的包封材料140可注入於上部模具和下部模具之間，填充半導體晶片110和基板120之間。附圖中，省略了用於塑封包封材料140的模具。

圖17示出去除第一載體160和第一黏貼部161，並將包封材料140的上表面黏貼在第二載體170上的過程。通過包封材料140被一體化的封裝半成品，可使外部連接部150向下，由此固定於第二載體170。作為一個例子，在第二載體170上表面可層疊第二黏貼部171，由此固定通過包封材料140被一體化的封裝半成品。另一方面，去除第一載體160，從而露出半導體晶片110的活性表面111和貫穿佈線123。第二載體170可包括矽、玻璃、陶瓷、塑膠或聚合物等。第二黏貼部171可以是液態黏結劑或者膠帶。

第二黏貼部171可黏貼包封材料140的一面，同時容納從包封材料140突出的外部連接部150。作為一個例子，第二黏貼部171可以具有彈性。

圖18示出形成第一絕緣層131的過程。第一絕緣 層131可以以覆蓋半導體晶片110、基板120以及包封材料140的方式層疊。此時，第一絕緣層131可露出貫穿佈線123和信號墊113。去除第一絕緣層131的一部分的過程可利用蝕刻工藝或者鐳射去除工藝。第一絕緣層131可包括絕緣物質，例如，可包括氧化物、氮化物或者環氧塑封料等。

圖19示出形成佈線層132的過程。佈線層132可層疊在第一絕緣層131上，形成電連接信號墊113和貫穿佈線123的再佈線圖案。佈線層132可填充在第一絕緣層131的開口的部分，在此過程中可與信號墊113和貫穿佈線123連接。

佈線層132可包括導電性物質，例如可包括金屬，如銅、銅合金、鋁或者鋁合金。佈線層132可通過沉積、電鍍、印刷等多種方法形成。並且，佈線層132可由預先製造的結構體組成，並且本發明的技術思想還包括通過這種結構體通過輥壓、黏貼或者回流等方式黏貼到信號墊113、貫穿佈線123和/或包封材料140上的情況。

圖20示出形成第二絕緣層133的過程。第二絕緣層123可層疊在第一絕緣層131和佈線層132的露出的面。附圖中示出了第二絕緣層133覆蓋佈線層132而使佈線層132不向外露出，然而也可與此不同地、去除一部分第二絕緣層133而使佈線層132向外露出。此時，露出的佈線層132可用作與外部電連接的路徑。第二絕緣層133可包括絕緣物質，例如可包括氧化物、氮化物或者環氧塑封料等。

圖21示出了去除第二載體170和第二黏貼部171來提供本發明的實施例的半導體封裝100的過程。去除第二載 體170而露出外部連接部150。

圖22是層疊多個圖1所示的半導體封裝100的封裝體疊層(Package-On-Package，POP)的剖視圖。封裝體疊層可以是多個半導體封裝100-1、100-2垂直層疊的結構。具體地，下部半導體封裝100-1上可設有上部半導體封裝100-2，下部半導體封裝100-1的第二絕緣層133可露出佈線層132的一部分，上部半導體封裝100-2的外部連接部150可連接在露出的下部半導體封裝100-1的佈線層132。

本發明參照附圖所示的一個實施例進行說明，但是，上述實施例僅僅是示例而已，本發明所屬領域的普通技術人員應該理解，可進行各種變形以及其它同等的實施例。因此，本發明的真正的技術保護範圍是根據申請專利範圍第書中記載的技術思想來決定。

100‧‧‧半導體封裝

110‧‧‧半導體晶片

111‧‧‧活性表面

112‧‧‧非活性表面

113‧‧‧信號墊

120‧‧‧基板

121‧‧‧容納部

122‧‧‧導通孔

123‧‧‧貫穿佈線

124‧‧‧貫穿部件

125‧‧‧焊盤部

130‧‧‧佈線部

131‧‧‧第一絕緣層

132‧‧‧佈線層

133‧‧‧第二絕緣層

140‧‧‧包封材料

150‧‧‧外部連接部

Claims (20)

1. 一種半導體封裝，包括：半導體晶片；基板，包括容納上述半導體晶片的容納部和在上述半導體晶片的外側沿上下方向貫穿的導通孔；包封材料，將上述半導體晶片和上述基板一體地塑封；貫穿佈線，在上述導通孔的內周面沿上下方向延伸；貫穿部件，容納在上述貫穿佈線內部；佈線部，包括電連接上述半導體晶片和上述貫穿佈線的一側的佈線層；以及外部連接部，與上述貫穿佈線的另一側電連接，可與外部電連接。
2. 根據申請專利範圍第1項所述的半導體封裝，與上述佈線層連接的上述貫穿佈線的端部與上述基板的一面設置在同一平面上。
3. 根據申請專利範圍第1項所述的半導體封裝，與上述佈線層連接的上述貫穿佈線的端部設置成在+20μm至-20μm的範圍內從上述基板的一面突出或凹陷形成，或者與上述基板的一面設置在同一平面上。
4. 根據申請專利範圍第1項所述的半導體封裝，上述佈線部層疊在上述半導體晶片、上述基板和上述包封材料上，層疊有上述佈線部的上述半導體晶片、上述基板和上述包封材料的一面設置在同一平面上，上述佈線部包括：第一絕緣層，層疊在上述半導體晶片、 上述基板和上述包封材料上，露出上述半導體晶片的信號墊和上述貫穿佈線；佈線層，設置在上述第一絕緣層上，電連接上述信號墊和上述貫穿佈線；第二絕緣層，設置在上述第一絕緣層和上述佈線層上。
5. 根據申請專利範圍第4項所述的半導體封裝，上述第一絕緣層包括分別露出上述信號墊和上述貫穿佈線的開口部，上述佈線層填充上述第一絕緣層的開口部，並與上述信號墊和上述貫穿佈線連接。
6. 根據申請專利範圍第1項所述的半導體封裝，上述貫穿部件由非導電性樹脂製成。
7. 根據申請專利範圍第1項所述的半導體封裝，上述貫穿部件由導電性膏製成。
8. 根據申請專利範圍第1項所述的半導體封裝，上述貫穿佈線由電鍍的金屬製成。
9. 根據申請專利範圍第5項所述的半導體封裝，露出上述貫穿佈線的上述第一絕緣層的開口部設置成其內部容納上述導通孔的棱角。
10. 根據申請專利範圍第1項所述的半導體封裝，還包括焊盤部，其一面與上述貫穿佈線黏貼，另一面與上述外部連接部黏貼，並由導電性物質製成。
11. 根據申請專利範圍第10項所述的半導體封裝，黏貼有上述焊盤部的貫穿佈線的端部從上述基板突出，並向外側延伸。
12. 根據申請專利範圍第11項所述的半導體封裝，上述基板與上述貫穿佈線的端部之間夾雜有金屬層。
13. 一種半導體封裝的製造方法，上述製造方法的步驟如下：準備形成有容納半導體晶片的容納部和在上述容納部的外側沿上下方向貫穿的導通孔的基板，在上述導通孔的內周面沿上下方向形成貫穿佈線，在上述貫穿佈線的中空部填充貫穿部件，對上述基板的一面進行平坦化，使上述基板和上述貫穿佈線的一端部位於同一平面上，在上述容納部中容納半導體晶片，在上述半導體晶片和上述基板上層疊絕緣層，上述絕緣層以露出上述半導體晶片的信號墊和上述貫穿佈線的方式層疊，在上述絕緣層上形成佈線層，以便將上述信號墊和上述貫穿佈線電連接。
14. 根據申請專利範圍第13項所述的半導體封裝的製造方法，形成上述貫穿佈線的方法是利用在上述基板的兩面上進行沉積或者電鍍工藝來使上述貫穿佈線包覆上述導通孔的內周面。
15. 根據申請專利範圍第13項所述的半導體封裝的製造方法，上述貫穿部件通過填充導電性膏或者電鍍金屬來設置。
16. 根據申請專利範圍第13項所述的半導體封裝的製造方法，上述貫穿部件通過填充非導電性樹脂或者非導電性油墨來設置。
17. 根據申請專利範圍第13項所述的半導體封裝的製造方法，在填充上述貫穿部件後，層疊上述基板的一面上所設置的 貫穿佈線和上述貫穿部件上設置的導電性物質的焊盤部。
18. 根據申請專利範圍第17項所述的半導體封裝的製造方法，還包括：在設置在上述基板的一面上的上述焊盤部黏貼乾膜並圖案化，並去除除了黏貼有上述乾膜的部分之外的其餘部分的上述焊盤部和上述貫穿佈線。
19. 根據申請專利範圍第18項所述的半導體封裝的製造方法，還包括將與通過上述圖案化而上述焊盤部存在的面相對的面進行平坦化的工藝，通過上述平坦化工藝，使上述基板、上述貫穿佈線和上述貫穿部件設置在同一平面上。
20. 一種半導體封裝，包括：半導體晶片；基板，包括容納上述半導體晶片的容納部；包封材料，將上述半導體晶片和上述基板一體地塑封；貫穿佈線，將上述基板沿上下方向貫穿；貫穿部件，填充在上述貫穿佈線的中空部；佈線部，電連接上述半導體晶片和上述貫穿佈線的一側；以及外部連接部，與上述貫穿佈線的另一側電連接，可與外部電連接，上述半導體晶片、上述基板和上述包封材料設置在同一平面上，上述佈線部包括：第一絕緣層，層疊在上述半導體晶片、上述基板和上述包封材料上，露出上述半導體晶片的信號墊和上述貫穿佈線；佈線層，設置在上述第一絕緣層上，電連接上述信號墊和上述貫穿佈線；第二絕緣層，設置在上述第一絕緣層和上述佈線層上， 與上述佈線部連接的上述貫穿佈線的端部與上述基板設置在同一平面上，上述佈線部的佈線層包括以與上述貫穿佈線接觸的方式設置的第一半導體封裝和第二半導體封裝，上述第一半導體封裝和上述第二半導體封裝上下設置，從而形成封裝體疊層，位於下方的上述第一半導體封裝的第二絕緣層以露出上述佈線層的一部分的方式設置，位於上方的上述第二半導體封裝的外部連接部以與上述第一半導體封裝的佈線層電連接的方式設置。