[go: up one dir, main page]

TW201618249A - 具有包含終止層的窄因子通孔的電子封裝 - Google Patents

具有包含終止層的窄因子通孔的電子封裝 Download PDF

Info

Publication number
TW201618249A
TW201618249A TW104121860A TW104121860A TW201618249A TW 201618249 A TW201618249 A TW 201618249A TW 104121860 A TW104121860 A TW 104121860A TW 104121860 A TW104121860 A TW 104121860A TW 201618249 A TW201618249 A TW 201618249A
Authority
TW
Taiwan
Prior art keywords
package
insulating layer
electronic package
hole
conductive pad
Prior art date
Application number
TW104121860A
Other languages
English (en)
Other versions
TWI565009B (zh
Inventor
拉賈斯卡倫 斯瓦密納森
賽倫 亞格拉哈倫
艾魯沙瓦利 艾盧爾
拉姆 威士瓦納
緯倫 任
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201618249A publication Critical patent/TW201618249A/zh
Application granted granted Critical
Publication of TWI565009B publication Critical patent/TWI565009B/zh

Links

Classifications

    • H10W20/20—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H10W20/01—
    • H10W70/611—
    • H10W70/618—
    • H10W70/635—
    • H10W70/65—
    • H10W72/012—
    • H10W90/401—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H10W72/01223—
    • H10W72/072—
    • H10W72/07255—
    • H10W72/073—
    • H10W72/225—
    • H10W72/227—
    • H10W72/241—
    • H10W72/251—
    • H10W72/252—
    • H10W72/253—
    • H10W72/29—
    • H10W72/322—
    • H10W72/952—
    • H10W74/15—
    • H10W90/724—
    • H10W90/725—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明大致上係關於一種電子封裝和其方法，包括導電墊、封裝絕緣層，包含實質上不導電的材料，封裝絕緣層實質上為平面的、以及通孔。通孔可形成在封裝絕緣層中並且電性耦接至導電墊。通孔可包括垂直延伸通過至少部分的封裝絕緣層的導體，並且導體具有接近導電墊的第一端及相對於第一端的第二端，以及固定至導體的第二端的終止層，終止層包含金化合物。

Description

具有包含終止層的窄因子通孔的電子封裝
本發明大致上係關於具有通孔的電子封裝及其製造方法。
電子封裝，例如電路板和晶片封裝，通常包含具有輸入/輸出墊的矽晶粒。這些墊可以焊接至介電板上的其他墊。板件上的這些墊可以耦接至在板件內的導體，其可傳送電子信號至晶粒及從晶電傳送電子信號，且透過板件而允許矽晶粒和其他裝置之間的電性連接。板件通常包含多層的導體和其他材料，例如接地面板等。通孔可延伸通過板件以將一層耦接至其他層。
100‧‧‧電子封裝(微電子組合件)
102A‧‧‧封裝絕緣層
102B‧‧‧封裝絕緣層
102C‧‧‧封裝絕緣層
104‧‧‧矽橋
106‧‧‧通孔
106A‧‧‧通孔
106B‧‧‧通孔
106C‧‧‧通孔
106D‧‧‧通孔
106E‧‧‧通孔
106F‧‧‧通孔
106G‧‧‧通孔
108‧‧‧導體
110‧‧‧終止層
112‧‧‧導電墊
114‧‧‧第一端
116‧‧‧第二端
118‧‧‧上直徑
120‧‧‧高度
122‧‧‧高度
124‧‧‧高度
126‧‧‧厚度
128‧‧‧寬度
130‧‧‧上直徑
132‧‧‧高度
134‧‧‧厚度
136‧‧‧頂端
138‧‧‧表面
140‧‧‧分隔物
142‧‧‧墊
144‧‧‧寬度
200‧‧‧電子組合件
202‧‧‧晶片封裝
204‧‧‧矽晶粒
206‧‧‧墊
208‧‧‧焊球
210‧‧‧晶圓級下溢層
212‧‧‧毛細未滿層
300‧‧‧電子封裝
302‧‧‧焊球
400‧‧‧操作
402‧‧‧操作
404‧‧‧操作
406‧‧‧操作
408‧‧‧操作
410‧‧‧操作
500‧‧‧電子裝置
502‧‧‧系統匯流排
510‧‧‧電子組合件
512‧‧‧處理器
514‧‧‧通訊電路
516‧‧‧顯示裝置
518‧‧‧揚聲器
520‧‧‧外部記憶體
522‧‧‧主記憶體
524‧‧‧硬碟
526‧‧‧可移除媒體
530‧‧‧鍵盤/控制器
第1圖表示一示範性實施例中的電子封裝之側視圖。
第2圖表示一示範性實施例中包含焊接至一電子封裝的晶片封裝之電子組合件。
第3圖表示一示範性實施例中的一電子封裝的範例。
第4圖是一示範性實施例中使用微電子組合件的流程圖。
第5圖是一示範性實施例中與至少一微電子組合件結合的電子裝置之方塊圖。
【發明內容及實施方式】
以下描述及圖式充分說明了具體的實施例，以使本領域之技術人員能夠具以實現。其它實施例可結合結構的、邏輯的、電性的、製程的和其他的改變。一些實施例的部分和特徵可包含在或取代其它實施例的該些部分和特徵。實施例說明申請專利範圍之所有可能的等同範圍。
嵌入式橋接架構可能導致具有相當尺寸的通孔，當通孔達到相對高時，例如藉由延伸通過介電質之多層，通孔可能引起相對大量的應力於墊上。如此之應力可能導致例如在墊上或在通孔內的破裂或分層。此外，相對大的通孔可能消耗更多的材料，例如銅，且可能需要板件上之一個更大的覆蓋面積，因而增加成本。
本發明開發的架構可降低通孔尺寸同時維持習知通孔的性能。此外，與習知的通孔相較，本發明的通孔可消耗較少的銅或其他材料，可減少焊料凸塊破裂、減少通孔分層和維持第一級互連(first level interconnect；FLI)塌陷。與習知的通孔不同，本發明之通孔架構形成 在板件的封裝絕緣層內且包含導體和終止層。導體垂直延伸通過至少部分的封裝絕緣層。在一範例中，終止層固定至導體且包含鈀金化合物。在多個其他的範例中，終止層包含任何變化的金類組合物，例如化學鍍鎳浸金(electroless nickel immersion gold；ENIG)、ENIG加上無電解金(electroless gold；EG)(ENIG+EG)和鎳鈀金(NiPdAu)。另外地或替代地，終止層可包含或可為有機可焊性保護劑(organic solderabiliy preservative；OSP)。如此得到的架構，通孔可以比習知的通孔小，因此而減少在墊上的應力且增加可靠度，並且，在多個範例中，減少材料的使用，進而降低成本。
第1圖表示一示範性實施例中的電子封裝100之側視圖。電子封裝100可以是矽晶粒可耦接至其中的電路板或電子組件，例如提供輸入/輸出至矽晶粒。
電子封裝100包含封裝絕緣層102A、102B和102C(在此通稱為「封裝絕緣層102」)。在多個範例中，封裝絕緣層可以是增層介電材料或防焊劑。在一範例中，增層介電材料為阿基諾莫脫增層膜(Ajinomoto buildup film)。封裝絕緣層102可以是實質上不導電，而多個層102A、102B、102C可以在不同的步驟中依序形成，各個絕緣層102實質上為平面的。
電子封裝100進一步包含嵌入在封裝絕緣層102C之一者中的矽橋104。矽橋104可提供例如在電子封裝100中或附接至電子封裝100的多個晶片(包含但不限 於處理器晶片和記憶體晶片)的多個組件之間的連接。在一範例中，矽橋104至少部分由矽製成。在一範例中，矽橋104至少部分由陶瓷(例如，氧化鋁)製成。在一範例中，矽橋104至少部分由一個或多個有機中介值(包含有機材料)製成。
嵌入在封裝絕緣層102中之通孔106可提供垂直通過封裝絕緣層102的電性連接。在一範例中，通孔106延伸通過一層102，藉由多個堆疊的通孔106(例如，通孔106A、106B和106C)以延伸通過多個層102A、102B和102C。每個通孔106包含導體108。在多個範例中，部分或所有的導體108包括鎳。特定的通孔106A、106D和106E，包含終止層110架構用於介接一般地通孔106和外部電子組件，例如焊球、插腳等。在電子封裝100內部且沒有與外部電子組件介接的通孔，選擇性的不包含終止層110。
在多個範例中，終止層110由金類化合物構成。在一範例中，金類化合物為鈀金化合物。本文公開的化合物可以是材料的非均勻混合物或上述材料實質上均勻的層。在多個替代的範例中，終止層包含任何變化的金類化合物和/或組合物，例如化學鎳金(ENIG)、ENIG加上無電解金(ENIG+EG)和鎳鈀金(NiPdAu)。另外地或替代地，終止層110可包含或可為其他貴金屬類層。另外地或替代地，終止層110可包含或可為有機可焊性保護劑(OSP)。金類化合物，例如與銅或其他習知用於通孔結 構的材料相較，可相對地不易受侵蝕和/或電子遷移影響。
在一範例中，終止層110可由形成化學鍍鈀(electroless plated palladium)層和化學鍍金(electroless plated gold)層形成，其合起來可形成金化合物。在一範例中，鈀層耦接至導體108以及金層耦接至或可耦接至焊球或其他連接器。範例範圍可包含，鈀層大約為40奈米厚，且金層大約為60奈米厚。
通孔106可形成在層102之中使通孔106為嵌入式的，電鍍鎳導體，例如藉由化學電鍍程序，接著藉由將終止層110附在導體108的上方。通孔106可提供導電墊112、矽橋104和其他潛在目的地中可能耦接至終止層110的電子組件之間的連接。各個導體108包含接近導電墊112的第一端114和終止層110固定在其上的第二端116。
在多個範例中，通孔106具有終止層110，也就是說，通孔106A、106D、106E，包含包括第一材料的導體108，而其他通孔106可包含包括不同於第一材料的第二材料的導體。在多個範例中，第一材料是鎳，而第二材料是銅。在多個其他範例中，任何合適的材料變化可利用於第一材料與第二材料之間。
電子封裝100可以是任何多種合適的規格，用於多種目的。在一範例實施方式中，通孔106A、106B、106C包含具有49微米的上直徑118的導體108。 導體108A、108D、108E具有7微米的高度120，而導體108B、108C分別具有27微米的高度122和25微米的高度124。導電墊112具有15微米的垂直厚度126和77微米的水平寬度128。其他通孔106D、106E有具有22微米的上直徑130和7微米的高度132的導體108。在一範例中，層102A具有12微米的厚度134，自墊108的頂端136至電子封裝100的外表面138。在一範例中，墊108之間的分隔物140至少為13微米。選擇地耦接在通孔106F、106G和矽橋104之間的墊142可具有50微米的寬度144。上述規格僅用於範例性的目的，且大約基於環境情況和公差。
第2圖表示一示範性實施例中包含焊接至電子封裝100的晶片封裝202之電子組合件200。電子組合件200說明FLI架構。
晶片封裝202包含矽晶粒204和耦接至矽晶粒204的以例如銅所製成的導電墊206。焊球208耦接或可耦接至導電墊206，並且可耦接至電子封裝100的終止層110。需瞭解，所描述的並不是完全形成的電子組合件200。而是，一旦焊球208耦接至終止層110，所描述的範例中可能是完全組合的電子組合件200。
在所描述的範例中，晶片封裝202更包含圍繞導電墊206的晶圓級下溢層210和毛細未滿層212。這些層210、212可提供穩定性和絕緣性給晶片封裝202。這些層210、212或許可省略或藉由用於同樣或其他目的 之其他層補充。
在一範例中，電子封裝100包含上述範例規格，導電墊206和晶圓級下溢層210可具有約16微米的厚度。焊球208A和毛細未滿層212可具有10至15微米的厚度。焊球208B、208C可具有約20微米的厚度。
第3圖表示一示範性實施例中的電子封裝300的範例。電子封裝300可與電子封裝100相同或相似，且進一步包含焊球302，例如膠印焊料，耦接至通孔106的終止層110。因此，電子封裝300可完全架構用於耦接至晶片封裝，例如晶片封裝202。
第4圖是一示範性實施例中使用微電子組合件的流程圖。微電子組合件可以是微電子組合件100或可以是任何包含溫度感測器102的微電子組合件。
在操作400，形成導電墊。在一範例中，墊耦接至矽橋。
在操作402，形成包含實質上不導電材料的封裝絕緣層，封裝絕緣層實質上為平面的。在一範例中，封裝絕緣層包括增層介電材料和防焊劑中至少一者。在一範例中，增層介電材料為阿基諾莫脫增層膜。在一範例中，封裝絕緣層至少部分圍住導電墊。
在操作404，通孔的導體垂直延伸形成而通過至少部分的封裝絕緣層，且具有接近導電墊的第一端及相對於第一端的第二端。
在操作406，通孔的終止層耦接至導體的第二 端，終止層包含鈀金化合物。
在操作408，第二通孔形成電性耦接於通孔和導電墊之間，且至少部分被封裝絕緣層圍住。在一範例中，第一通孔的導體由第一材料組成，且第二通孔包含由不同於第一材料之第二材料組成的導體。在一範例中，第一材料是鎳。
在操作410，焊球耦接至終止層。在一範例中，焊球架構用於電性耦接至矽晶粒的連接器。
於本揭露中所述的使用電子組合件之電子裝置之範例包含用以表示所揭露標的之更高層級的設備之應用之範例。第5圖是與至少一微電子組合件(例如電子封裝100或與本文範例相關的其他電子或微電子組合件)結合的電子裝置500之方塊圖。電子裝置500只是本發明之實施例可以在其中使用的電子系統的一個範例。電子裝置500之範例包含但不限於個人電腦、平板電腦、行動電話、個人資料助理、MP3或其他數位音樂播放器、可穿戴裝置、物聯網(IOTS)裝置等。在此範例中，電子裝置500包括資料處理系統，資料處理系統包含系統匯流排502以耦接至系統的各種組件。系統匯流排502提供電子裝置500的各種組件之間的通訊連接，且可以單個匯流排、匯流排組合或以任何其他適合的方式實現。
電子組合件510耦接至系統匯流排502。電子組合件510可包含任何電路或電路組合。在一實施例中，電子組合件510包含可以是任何類型的處理器512。在本 文中使用「處理器」表示任何類型的計算電路，例如但不限於微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、圖形處理器、數位訊號處理器(DSP)、多核心處理器或任何其他類型的處理器或處理電路。
可包含在電子組合件510中的其他類型電路為定製電路、特定應用積體電路(ASIC)、或其他相似的電路，例如，舉例而言，一個或多個電路(例如通訊電路514)用以在如行動電話、呼叫器、個人資料助理、可攜式電腦、雙向無線電及類似電子系統的無線裝置中使用。IC可執行任何其他類型的功能。
電子裝置500也可以包含外部記憶體520，其可包含一個或多個適用於特定應用的記憶體元件，例如為隨機存取記憶體(RAM)形式的主記憶體522、一個或多個硬碟524、和/或一個或多個操縱如光碟(CD)、數位光碟(DVD)等的可移除媒體526的驅動機。
電子裝置500也可包含顯示裝置516、一個或多個揚聲器518、和鍵盤和/或控制器530，其可包含滑鼠、軌跡連接、觸控螢幕、聲音辨識裝置或任何其他容許系統使用者輸入資訊至電子裝置500中和自電子裝置500接收資訊的裝置。
補充範例
範例1可能包含例如為設備、方法、實施手段等的標的，此標的可包含導電墊、包含實質上不導電的材料的封裝絕緣層，此封裝絕緣層實質上為平面的、以及通孔，形成在封裝絕緣層中，並且電性耦接至導電墊，通孔包括垂直延伸通過至少部分的封裝絕緣層並且具有接近導電墊的第一端及相對於第一端的第二端的導體、以及固定至導體的第二端的終止層，終止層包含金化合物。
於範例2中，範例1的電子封裝可選擇地進一步包含，金化合物為鈀金化合物。
於範例3中，範例1或範例2中任一者或多者的電子封裝可選擇地進一步包含，金化合物為化學鎳金(ENIG)、ENIG加上無電解金(ENIG+EG)和鎳鈀金(NiPdAu)中之一者。
於範例4中，範例1至範例3中任一者或多者的電子封裝可選擇地進一步包含，封裝絕緣層包括增層介電材料和防焊劑中之至少一者。
於範例5中，範例1至範例4中任一者或多者的電子封裝可選擇地進一步包含，增層介電材料為阿基諾莫脫增層膜。
於範例6中，範例1至範例5中任一者或多者的電子封裝可選擇地進一步包含，封裝絕緣層至少部分圍住導電墊。
於範例7中，範例1至範例6中任一者或多者的電子封裝可選擇地進一步包含，通孔為第一通孔，並 且，更包括電性耦接在通孔和導電墊之間且至少部分被封裝絕緣層圍住的第二通孔。
於範例8中，範例1至範例7中任一者或多者的電子封裝可選擇地進一步包含，第一通孔的導體由第一材料組成，以及第二通孔包含由不同於第一材料的第二材料組成的導體。
於範例9中，範例1至範例8中任一者或多者的電子封裝可選擇地進一步包含，第一材料是鎳。
於範例10中，範例1至範例9中任一者或多者的電子封裝可選擇地進一步包含，耦接至終止層的焊球。
於範例11中，範例1至範例10中任一者或多者的電子封裝可選擇地進一步包含，焊球架構用於電性耦接至矽晶粒的連接器。
於範例12中，範例1至範例11中任一者或多者的電子封裝可選擇地進一步包含，墊耦接至矽橋。
於範例13中，範例1至範例12中任一者或多者的電子封裝可選擇地進一步包含，矽橋由矽、陶瓷和有機中介值中至少一者製成。
於範例14中，可能包含例如為設備、方法、實施手段等的標的，此標的可包含，形成導電墊，形成包含實質上不導電的材料的封裝絕緣層，封裝絕緣層實質上為平面的，形成通孔的導體，導體垂直延伸通過至少部分的封裝絕緣層並且具有接近導電墊的第一端及相對於第一 端的第二端，以及耦接通孔的終止層至導體的第二端，終止層包含鈀金化合物。
於範例15中，範例14的方法可選擇地進一步包含，金化合物為鈀金化合物。
於範例16中，範例14或範例15中任一者或多者的方法可選擇地進一步包含，金化合物為化學鎳金(ENIG)、ENIG加上無電解金(ENIG+EG)和鎳鈀金(NiPdAu)中之一者。
於範例17中，範例14至範例16中任一者或多者的方法可選擇地進一步包含，封裝絕緣層包括增層介電材料和防焊劑中之至少一者。
於範例18中，範例14至範例17中任一者或多者的方法可選擇地進一步包含，增層介電材料為阿基諾莫脫增層膜。
於範例19中，範例14至範例18中任一者或多者的方法可選擇地進一步包含，封裝絕緣層至少部分圍住導電墊。
於範例20中，範例14至範例19中任一者或多者的方法可選擇地進一步包含，通孔為第一通孔，並且，更包括形成電性耦接在通孔和導電墊之間且至少部分被封裝絕緣層圍住的第二通孔。
於範例21中，範例14至範例20中任一者或多者的方法可選擇地進一步包含，第一通孔的導體由第一材料組成，以及第二通孔包含由不同於第一材料的第二材 料組成的導體。
於範例22中，範例14至範例21中任一者或多者的方法可選擇地進一步包含，第一材料是鎳。
於範例23中，範例14至範例22中任一者或多者的方法可選擇地進一步包含，耦接至終止層的焊球。
於範例24中，範例14至範例23中任一者或多者的方法可選擇地進一步包含，焊球架構用於電性耦接至矽晶粒的連接器。
於範例25中，範例14至範例24中任一者或多者的方法可選擇地進一步包含，墊耦接至矽橋。
於範例26中，範例14至範例25中任一者或多者的方法可選擇地進一步包含，由矽、陶瓷和有機中介值中至少一者製成矽橋。
這些非限制性的範例之每一者可獨立存在，或可以任何排列組合來結合一個或多個其他範例。
以上詳細描述包含參考圖式，圖式形成詳細描述的一部份。透過說明的方式，圖式表示本發明可以被實踐的特定實施例。這些實施例在本文中也可稱為「範例」，這些範例可包含除了所示或所描述之外的元件。然而，本發明人也設想僅提供那些所示或所描述的元件在其中的範例。此外，本發明人也設想範例使用那些所示或所描述的元件的任何組合或排列(或其一個或多個方面)，不是關於本文所示或所描述的一特定範例(或其一個或多個方面)，就是關於其他範例(或其一個或多個方面)。
在本文件中，使用專利文件中常見的「一」或「一個」用語以包含一或大於一的、獨立於任何其他例子的、或「至少一」或「一或多」的用法。在本文件中，除非另有說明，用語「或」用以表示非排他性的或，例如「A或B」包含「A而非B」、「B而非A」和「A和B」。在本文中，用語「包含」和「在其中」用以做為相應「包括」和「其中」之均等用語。並且，以下之申請專利範圍中，用語「包含」和「包括」為開放性的，也就是，系統、裝置、物品、成分、公式或程序包含申請專利範圍中，除了那些於上述用語之後列出的元件以外的元件，仍視為落入此申請專利範圍之範圍中。此外，以下之申請專利範圍中，「第一」、「第二」和「第三」等用語僅用於標記，而不預期用以強調其物件對數字的要求。
以上描述僅用於說明而非用以限制。舉例而言，以上所述範例(或其一個或多個方面)可相互組合使用。其他實施例藉由例如所屬技術領域中具有通常知識者檢視以上描述後而可被使用。摘要依據相關規定而提供，以使讀者可快速地確定技術揭露的本質。據瞭解，所提供的摘要不會被用於解釋或限定申請專利範圍的範圍或含意。並且，於上述實施方式中，多種特徵可能被組合在一起以精簡本揭露。這不應被解釋為意圖使一個沒有主張的公開特徵對於任何申請專利範圍而言是必要的。而是，發明標的可以存在於少於特定公開實施例的所有特徵。因此，以下申請專利範圍由此結合至實施方式中，每項申請 專利範圍本身代表一個單獨的實施例，並且可以預期的是，這些實施例可以彼此以各種組合或置換方式組合。本發明的範圍應參考所附的申請專利範圍而確定，連同這些申請專利範圍享有的全部均等範圍。
100‧‧‧電子封裝(微電子組合件)
102A‧‧‧封裝絕緣層
102B‧‧‧封裝絕緣層
102C‧‧‧封裝絕緣層
104‧‧‧矽橋
106A‧‧‧通孔
106B‧‧‧通孔
106C‧‧‧通孔
106D‧‧‧通孔
106E‧‧‧通孔
106F‧‧‧通孔
106G‧‧‧通孔
108‧‧‧導體
110‧‧‧終止層
112‧‧‧導電墊
114‧‧‧第一端
116‧‧‧第二端
118‧‧‧上直徑
120‧‧‧高度
122‧‧‧高度
124‧‧‧高度
126‧‧‧厚度
128‧‧‧寬度
130‧‧‧上直徑
132‧‧‧高度
134‧‧‧厚度
136‧‧‧頂端
138‧‧‧表面
140‧‧‧分隔物
142‧‧‧墊
144‧‧‧寬度

Claims (26)

  1. 一種電子封裝，包括：導電墊；封裝絕緣層，包含實質上不導電的材料，該封裝絕緣層實質上為平面的；以及通孔，形成在該封裝絕緣層中，並且電性耦接至該導電墊，該通孔包括：導體，垂直延伸通過至少部分的該封裝絕緣層，並且具有接近該導電墊的第一端及相反於該第一端的第二端；以及終止層，固定至該導體的該第二端，該終止層包含金化合物。
  2. 根據申請專利範圍第1項之電子封裝，其中，該金化合物為鈀金化合物。
  3. 根據申請專利範圍第1項之電子封裝，其中，該金化合物為化學鍍鎳浸金(ENIG)、ENIG加上無電解金(ENIG+EG)和鎳鈀金(NiPdAu)中之一者。
  4. 根據申請專利範圍第1項之電子封裝，其中，該封裝絕緣層包括增層介電材料和防焊劑中之至少一者。
  5. 根據申請專利範圍第4項之電子封裝，其中，該增層介電材料為阿基諾莫脫增層膜。
  6. 根據申請專利範圍第1項之電子封裝，其中，該封裝絕緣層至少部分圍住該導電墊。
  7. 根據申請專利範圍第1項之電子封裝，其中，該 通孔為第一通孔，並且，更包括第二通孔，電性耦接在該通孔和該導電墊之間且至少部分被該封裝絕緣層圍住。
  8. 根據申請專利範圍第7項之電子封裝，其中，該第一通孔的該導體由第一材料組成，以及該第二通孔包含由不同於該第一材料的第二材料組成的導體。
  9. 根據申請專利範圍第8項之電子封裝，其中，該第一材料是鎳。
  10. 根據申請專利範圍第1項之電子封裝，更包括焊球，耦接至該終止層。
  11. 根據申請專利範圍第10項之電子封裝，其中，該焊球架構用於電性耦接至矽晶粒的連接器。
  12. 根據申請專利範圍第1項之電子封裝，其中，該導電墊耦接至矽橋。
  13. 根據申請專利範圍第12項之電子封裝，其中，該矽橋由矽、陶瓷和有機中介體中至少一者製成。
  14. 一種製造電子封裝的方法，包括：形成導電墊；形成包含實質上不導電的材料的封裝絕緣層，該封裝絕緣層實質上為平面的；形成通孔的導體，該導體垂直延伸通過至少部分的該封裝絕緣層，並且具有接近該導電墊的第一端及相反於該第一端的第二端；以及耦接該通孔的終止層至該導體的該第二端，該終止層包含金化合物。
  15. 根據申請專利範圍第14項之方法，其中，該金化合物為鈀金化合物。
  16. 根據申請專利範圍第14項之方法，其中，該金化合物為化學鍍鎳浸金(ENIG)、ENIG加上無電解金(ENIG+EG)和鎳鈀金(NiPdAu)中之一者。
  17. 根據申請專利範圍第14項之方法，其中，該封裝絕緣層包括增層介電材料和防焊劑中之至少一者。
  18. 根據申請專利範圍第17項之方法，其中，該增層介電材料為阿基諾莫脫增層膜。
  19. 根據申請專利範圍第14項之方法，其中，該封裝絕緣層至少部分圍住該導電墊。
  20. 根據申請專利範圍第14項之方法，其中，該通孔為第一通孔，並且，更包括形成第二通孔，電性耦接在該通孔和該導電墊之間且至少部分被該封裝絕緣層圍住。
  21. 根據申請專利範圍第20項之方法，其中，該第一通孔的該導體由第一材料組成，以及該第二通孔包含由不同於該第一材料的第二材料組成的導體。
  22. 根據申請專利範圍第21項之方法，其中，該第一材料是鎳。
  23. 根據申請專利範圍第14項之方法，更包括，耦接焊球至該終止層。
  24. 根據申請專利範圍第23項之方法，其中，該焊球架構用於電性耦接至矽晶粒的連接器。
  25. 根據申請專利範圍第14項之方法，其中，該導 電墊耦接至矽橋。
  26. 根據申請專利範圍第25項之方法，更包括，由矽、陶瓷和有機中介體中至少一者製成該矽橋。
TW104121860A 2014-08-11 2015-07-06 具有包含終止層的窄因子通孔的電子封裝 TWI565009B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/456,606 US9603247B2 (en) 2014-08-11 2014-08-11 Electronic package with narrow-factor via including finish layer

Publications (2)

Publication Number Publication Date
TW201618249A true TW201618249A (zh) 2016-05-16
TWI565009B TWI565009B (zh) 2017-01-01

Family

ID=54013744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121860A TWI565009B (zh) 2014-08-11 2015-07-06 具有包含終止層的窄因子通孔的電子封裝

Country Status (7)

Country Link
US (1) US9603247B2 (zh)
JP (1) JP2016039368A (zh)
KR (1) KR101702503B1 (zh)
CN (1) CN105374780B (zh)
DE (1) DE102015111191B4 (zh)
GB (1) GB2530152B (zh)
TW (1) TWI565009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10080290B2 (en) * 2015-11-17 2018-09-18 Intel Corporation Stretchable embedded electronic package
US9972592B2 (en) * 2016-07-01 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bumped land grid array
WO2019066977A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES
WO2019139625A1 (en) * 2018-01-12 2019-07-18 Intel Corporation First layer interconnect first on carrier approach for emib patch
US10950538B2 (en) 2018-11-23 2021-03-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11342254B2 (en) * 2020-03-16 2022-05-24 Qualcomm Incorporated Multi-dielectric structure in two-layer embedded trace substrate
KR20230016256A (ko) 2021-07-23 2023-02-02 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US20230307336A1 (en) * 2022-03-25 2023-09-28 Qualcomm Incorporated Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods
JP2024061023A (ja) * 2022-10-20 2024-05-07 イビデン株式会社 配線基板
KR20240093258A (ko) * 2022-12-15 2024-06-24 엘지이노텍 주식회사 반도체 패키지

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1189760A (en) 1915-01-25 1916-07-04 William Weiskopf Electrically-operated sash-holder.
JP3107535B2 (ja) 1996-12-26 2000-11-13 松下電器産業株式会社 配線基板、回路部品実装体、および配線基板の製造方法
DE69725689T2 (de) * 1996-12-26 2004-04-29 Matsushita Electric Industrial Co., Ltd., Kadoma Gedruckte Leiterplatte und elektronische Bauteile
US7189626B2 (en) 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP2009152317A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
US8263878B2 (en) 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
KR101006619B1 (ko) 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP2010278070A (ja) * 2009-05-26 2010-12-09 Shinko Electric Ind Co Ltd 半導体装置、並びに電子装置及びその製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 欣興電子股份有限公司 封裝基板與其製法暨基材
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
TWI393233B (zh) * 2009-08-18 2013-04-11 欣興電子股份有限公司 無核心層封裝基板及其製法
US8188581B2 (en) * 2009-09-28 2012-05-29 Oracle America, Inc. Mechanical coupling in a multi-chip module using magnetic components
US8461036B2 (en) 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US9219023B2 (en) 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US20110222256A1 (en) * 2010-03-10 2011-09-15 Topacio Roden R Circuit board with anchored underfill
JP2011222553A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US9299602B2 (en) 2011-12-20 2016-03-29 Intel Corporation Enabling package-on-package (PoP) pad surface finishes on bumpless build-up layer (BBUL) package
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
US9113573B2 (en) 2012-11-21 2015-08-18 Intel Corporation Molded insulator in package assembly
JP6425380B2 (ja) 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer

Also Published As

Publication number Publication date
DE102015111191B4 (de) 2023-05-25
GB2530152B (en) 2017-03-22
US9603247B2 (en) 2017-03-21
GB201512070D0 (en) 2015-08-19
JP2016039368A (ja) 2016-03-22
TWI565009B (zh) 2017-01-01
CN105374780A (zh) 2016-03-02
KR101702503B1 (ko) 2017-02-03
GB2530152A (en) 2016-03-16
US20160044786A1 (en) 2016-02-11
CN105374780B (zh) 2019-04-30
DE102015111191A1 (de) 2016-02-11
KR20160019355A (ko) 2016-02-19

Similar Documents

Publication Publication Date Title
TWI565009B (zh) 具有包含終止層的窄因子通孔的電子封裝
CN101449375B (zh) 用于集成电路封装中的无导线连接的设备、系统和方法
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN103219299B (zh) 集成电路封装组件及其形成方法
TWI567901B (zh) 利用多數無凸塊增強結構及穿越矽通孔的微電子封裝
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
TWI514486B (zh) 致能無凸塊增層式（ｂｂｕｌ）封裝體上之封裝體疊加（ｐｏｐ）墊表面修整層之技術
JP6802146B2 (ja) 同軸配線を備える集積デバイス
TW200904278A (en) Circuitized substrate assembly with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
CN102065638A (zh) 具有电子元件的印刷电路板及其制造方法
CN105261606A (zh) 无核心层封装基板及其制法
CN105745752A (zh) 基板中的嵌入式桥接结构
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN106575624A (zh) 包括为接地信号提供电路径的热耗散层的集成器件
Nakamura et al. Technology trends and future history of semiconductor packaging substrate material
CN107871732A (zh) 封装结构
TW201039416A (en) Package substrate structure and fabrication method thereof
CN108369944B (zh) 混合微电子衬底及用于制造其的方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
JP2013110375A (ja) 半導体パッケージ及びこれを含む半導体パッケージモジュール
CN105514081A (zh) 封装结构及其制法
JP2005026639A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN101310384B (zh) 低电阻率的封装基板及其制造方法
CN215220719U (zh) 一种双面封装结构
TWI623251B (zh) 中介基板之製法