[go: up one dir, main page]

TW201603135A - 非揮發性金屬材料之蝕刻方法 - Google Patents

非揮發性金屬材料之蝕刻方法 Download PDF

Info

Publication number
TW201603135A
TW201603135A TW104108722A TW104108722A TW201603135A TW 201603135 A TW201603135 A TW 201603135A TW 104108722 A TW104108722 A TW 104108722A TW 104108722 A TW104108722 A TW 104108722A TW 201603135 A TW201603135 A TW 201603135A
Authority
TW
Taiwan
Prior art keywords
etching
layer
mtj
stack
hard mask
Prior art date
Application number
TW104108722A
Other languages
English (en)
Other versions
TWI651773B (zh
Inventor
暹華 陳
楊文兵
美華 沈
理查Ｐ 兼內克
傑弗瑞 馬克思
哈密特 席恩
托爾斯滕 立爾
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201603135A publication Critical patent/TW201603135A/zh
Application granted granted Critical
Publication of TWI651773B publication Critical patent/TWI651773B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H10P14/3426—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本發明提供一種用以蝕刻疊堆的方法，該疊堆具有設置在硬遮罩下方及伴隨牽制層(pinned layer)之磁性穿隧接面(MTJ)疊堆上方的含Ru層。以乾蝕刻蝕刻硬遮罩。蝕刻含Ru層，其中該蝕刻使用基於次氯酸鹽及/或O3 的化學。蝕刻MTJ疊堆。以介電材料覆蓋MTJ疊堆。在MTJ覆蓋之後蝕刻牽制層。

Description

非揮發性金屬材料之蝕刻方法
本發明關於在半導體元件之製造期間透過遮罩蝕刻非揮發性材料層。尤其是，本發明關於蝕刻金屬磁性穿隧接面(MTJ)疊堆。 [相關申請案之交互參照]
本申請案根據35U.S.C. § 119(e)主張於2014年3月27日所提申、題為「METHODS TO ETCH AND TO REMOVE POST ETCH METALLIC RESIDUE」之美國臨時專利申請案第61/971,032號的優先權，茲將該美國臨時專利申請案針對所有目的併入做為參考。
在半導體晶圓處理期間，可將特徵部蝕刻穿過含金屬層。在形成磁性隨機存取記憶體(MRAM)或電阻式隨機存取記憶體(RRAM)元件時，可能依序蝕刻複數薄金屬層或膜。對於MRAM而言，可使用複數薄金屬層以形成磁性穿隧接面疊堆。
為了達成先前所述且根據本發明之目的，提供一種蝕刻疊堆的方法，該疊堆具有設置在硬遮罩下方及伴隨牽制層(pinned layer)之磁性穿隧接面(MTJ)疊堆上方的含Ru層。以乾蝕刻蝕刻硬遮罩。蝕刻含Ru層，其中該蝕刻使用基於次氯酸鹽及/或O3 的化學。蝕刻MTJ疊堆。以介電材料覆蓋MTJ疊堆。在MTJ覆蓋之後蝕刻牽制層。
在本發明之另一體現中，提供一種蝕刻疊堆的方法，該疊堆包含在含Ru層上方之硬遮罩，該含Ru層在磁性穿隧接面(MTJ)疊堆上方，該MTJ疊堆在牽制層上方。蝕刻硬遮罩、含Ru層、及MTJ疊堆。密封MTJ疊堆。蝕刻牽制層。
在本發明之另一體現中，提供一種蝕刻疊堆的方法，該疊堆具有設置在MTJ疊堆下方的牽制層，該MTJ疊堆係設置在含Ru層下方，該含Ru層係設置在硬遮罩層下方。以乾蝕刻蝕刻硬遮罩。蝕刻含Ru層。蝕刻MTJ疊堆。以介電材料覆蓋MTJ疊堆。以對於貴金屬具選擇性之化學蝕刻牽制層，該等化學包含SOCl2 /吡啶混合物、HBr/DMSO混合物、或CCl4 與DMSO、乙腈、苯甲腈、或二甲基甲醯胺(DMF)之至少一者的混合物。
本發明之此等及其它特徵將於本發明之詳細描述且結合以下圖式而更詳細地描述於下文。
現在將參考如隨附圖式中所示之本發明的若干較佳實施例來詳細描述本發明。在以下描述中提出眾多具體細節以提供本發明之徹底瞭解。然而，對於該領域中具有通常知識者而言，本發明可在無此等具體細節之一些或所有者的情況下執行將係顯而易見。在其它情況中，不詳細描述為人熟知的製程步驟及/或結構，以免無謂地混淆本發明。
為了增進理解，圖1為本發明之實施例中所用製程的高階流程圖。提供具有一疊堆之基板，該疊堆帶有設置在硬遮罩下方及磁性穿隧接面(MTJ)疊堆上方的含Ru層。將硬遮罩加以蝕刻或開放(步驟104)。使用基於次氯酸鹽及/或臭氧的化學來蝕刻含Ru層(步驟108)。蝕刻MTJ疊堆(步驟112)。將蝕刻之MTJ疊堆密封(步驟116)。蝕刻磁性牽制層(pinned layer)(步驟120)。如此磁性牽制層係描述於2006年1月之IBM J. RES. & DEV. VOL. 50 NO. 1的Development of the magnetic tunnel junction MRAM at IBM: From first junctions to a 16-Mb MRAM demonstrator chip ，其係針對所有目的併入做為參考。   範例
圖2A為疊堆200之剖面圖，疊堆200在此範例中係用於磁性隨機存取記憶體(MRAM)。在此範例中，疊堆200之底層為形成在基板上的鉭鈹(TaBe)層204。鉑錳(PtMn)層208係形成在TaBe層204上方。第一鈷鐵(CoFe)層212係形成PtMn層208上方。第一釕(Ru)層216係形成在第一CoFe層212上方。第二CoFe層220係形成在第一Ru層216上方。第一氧化鎂(MgO)層224係形成在第二CoFe層220上方。第三CoFe層228係形成在第一MgO層224上方。第二MgO層232係形成在第三CoFe層228上方。鈦(Ti)層236係形成在第二MgO層232上方。第四CoFe層240係形成Ti層236上方。第一鉭(Ta)層248係形成第四CoFe層240上方。第二Ru層252係形成在第一Ta層248上方。第二Ta層256係形成在第二Ru層252上方。包含氮化鈦(TiN)層260及氮化矽(SiN)層264之遮罩係在第二Ta層256上方被圖案化。在此範例中，包含第一CoFe層212及第一Ta層248與在第一CoFe層212及第一Ta層248之間的層形成磁性穿隧接面(MTJ)層268。PtMn層208及TaBe層204形成牽制層270。牽制層270可由其它材料形成。
在一實施例中，可在單一電漿蝕刻腔室中執行所有處理。圖3為可用於執行如此實施例之蝕刻反應器的示意圖。在本發明之一或更多實施例中，蝕刻反應器300在被腔室壁350包圍之蝕刻腔室349內包含提供氣體入口之氣體分配板306及夾盤308。在蝕刻腔室349內，疊堆係形成於其上的基板304係定位在夾盤308上方。夾盤308做為用以固持基板304之靜電夾盤(ESC)可提供來自ESC源348的偏壓，或者是夾盤308可使用另一吸持力來固持基板304。設置像是熱燈的熱源310以加熱金屬層。前驅物氣體源324係透過分配板306連接到蝕刻腔室349。
圖4為顯示電腦系統400之高階方塊圖，電腦系統400適於實施在本發明之實施例中所用的控制器335。電腦系統可具有許多實體形式，其範圍自積體電路、印刷電路板、及小型手持裝置到大型超級電腦。電腦系統400包含一或更多處理器402，且更可包含電子顯示裝置404(用以顯示圖形、文字、及其它資料)、主記憶體406(例如，隨機存取記憶體(RAM))、儲存裝置408(例如，硬碟驅動機)、可移除式儲存裝置410(例如，光碟驅動機)、使用者介面裝置412(例如，鍵盤、觸碰屏幕、鍵板、滑鼠或其它指向裝置等)、及通訊介面414(例如，無線網路介面)。通訊介面414容許軟體及資料經由連結傳送於電腦系統400及外部裝置之間。系統亦可包含前述裝置/模組所連接到之通訊基礎架構416(例如，通訊匯流排、交越條、或網路)。
經由通訊介面414所傳送的資訊可為像是電子訊號、電磁訊號、光學訊號、或其它可透過通訊連結而被通訊介面414接收之訊號的訊號形式，該通訊連結載送訊號且可使用電線或電纜、光纖、電話線、無線電話連結、射頻連結、及/或其它通訊通道加以實施。在具有如此通訊介面的情況下，設想到一或更多處理器402在執行上述方法步驟的過程中可從網路接收資訊，或可輸出資訊至網路。再者，本發明的方法實施例可單在處理器上執行或可透過網路(像是網際網路)搭配分擔一部分之處理的遠端處理器來執行。
用語「非暫態電腦可讀取媒體」通常係用以代表像是主記憶體、輔助記憶體、像是硬碟、快閃記憶體、磁碟機記憶體、CD-ROM之可移除式儲存裝置及儲存裝置、及其它形式的永久記憶體且不應被解釋為涵蓋像是載波或訊號之暫態標的。電腦編碼之範例包含例如由編譯器所產生的機器編碼、及包含藉由使用直譯器之電腦所執行之較高階編碼的檔案。電腦可讀取媒體亦可為藉由體現於載波之電腦資料訊號所傳輸且代表可由處理器執行之指令序列的電腦碼。
將硬遮罩加以蝕刻或開放(步驟104)。在此範例中，硬遮罩為Ta層256。使用SiN層264及TiN層260做為用以蝕刻Ta層256之遮罩。在此實施例中，使用電漿蝕刻以蝕刻Ta層256。在此實施例中，可使用以Cl2 做為蝕刻氣體的乾蝕刻。圖2B為疊堆200在Ta層256已被蝕刻之後的剖面圖。
使用基於次氯酸鹽及/或臭氧的化學來蝕刻第二Ru層252(步驟108)。在一實施例中，可使用電漿蝕刻以提供基於次氯酸鹽及臭氧化學的蝕刻。在另一實施例中，可將基於次氯酸鹽及臭氧的化學用於溼蝕刻。在如此實施例中，可在蝕刻第二Ru層252之前使用稀釋之氟化氫(dHF)預清洗以移除二氧化矽殘留物。可在溼蝕刻中使用NaClO水溶液來蝕刻第二Ru層252。在此範例中，Ru蝕刻係使用NaClO水溶液加以溼蝕刻。其它次氯酸鹽蝕刻製程包含在pH＞12之無Na溶液中的HClO；在有機溶劑中的有機次氯酸酯R-OCl，R-包含烷基(-CH3 、-CH2 CH3 、-C(CH3)3 等)、環烷基、或芳香羰基。圖2C為疊堆200在第二Ru層252已被蝕刻之後的剖面圖。使用pH＞12之含臭氧水溶液的Ru溼蝕刻之範例包含以臭氧所飽和之NaOH、NH4 OH、或四甲基氫氧化銨溶液。
蝕刻MTJ疊堆268(步驟112)而具有進到牽制層之凹部。該凹部容許後續以介電物密封MTJ及牽制層介面的覆蓋。在此實施例中，使用低偏壓離子濺鍍以蝕刻MTJ疊堆268。在此實施例中，於此步驟期間所使用的氣體實質上由氬(Ar)所組成。較佳地，低偏壓提供在10及500伏特之間的偏壓。更佳地，低偏壓係在20及300伏特之間。最佳地，低偏壓係在100及200伏特之間。出乎意料地發現不具化學蝕刻劑氣體、而僅有惰性轟擊氣體的低偏壓離子濺鍍提供帶有減少之MTJ沉積的MTJ蝕刻。化學蝕刻劑氣體為帶有使用化學反應進行蝕刻之成份的氣體。惰性轟擊氣體不使用化學反應來蝕刻，而僅使用物理轟擊來蝕刻。圖2D為疊堆200在第二MTJ疊堆268已被蝕刻之後的剖面圖。
藉由沉積由介電材料所組成之保形絕緣層272將蝕刻之MTJ疊堆268密封(步驟116)。此覆蓋層272包覆開放之MTJ疊堆以保持該MTJ疊堆免於由後續蝕刻底層之製程所造成的損傷。同樣重要地，覆蓋層亦將對後續層之蝕刻製程與蝕刻MTJ疊堆268的製程分開。二常見之對MTJ的損傷種類包含：蝕刻產物重新沉積在MTJ側壁上，其導致MTJ的短路；及蝕刻化學品與MTJ層反應而使磁性質劣化。因此，在傳統的製程中，當所有疊堆係在無覆蓋層的情況下蝕刻，MTJ疊堆被損傷。任何損及MgO或CoFeB之蝕刻製程皆係無法接受，包含基於H2 O、氧、鹵素之化學或電漿系統蝕刻。選擇適當的覆蓋層使開放之MTJ得以在後續的製程流中遠離失敗或劣化。覆蓋層的想法因而開啟利用各種製程－包含不相容於MgO/CoFeB之該等者－來蝕刻後續的層並保持 MTJ之電性質/磁性質免於劣化的可能性。可選擇各種絕緣覆蓋層，像是矽基介電膜，SiN、SiC、SiCN、SiO2 、SiOC、SiOCH3 、SiOCHx CH3 、Si；碳基介電膜(碳、聚合物)、氮化物化合物(BN)。在此範例中，發明人演示帶有SiO2 及SiN的覆蓋層。電漿係自SiH4 及O2 形成而在蝕刻之疊堆上沉積SiO2 層。在另一實施例中，沉積SiN層。圖2E為疊堆200在沉積之SiO2 層272已被沉積之後的剖面圖。
將沉積之層272回蝕(開放)以顯露下方的PtMn層208，而MTJ疊堆268之側壁維持密封。在此實施例中，使用CF4 及Ar電漿開放製程來開放沉積之層。圖2F為疊堆200在沉積之層272已被開放之後的剖面圖。沉積之層272的底部被完全移除。沉積之層272的側壁可能被減薄，但是維持將MTJ疊堆268密封。
蝕刻牽制層270(步驟120)。在一實施例中，利用乾式電漿蝕刻蝕刻牽制層270。在另一實施例中，使用溼蝕刻蝕刻牽制層270。範例包含具有不同比例之吡啶與氯化亞碸(SOCl2 )的混合物、及在包含但不限於乙腈的有機溶劑中之稀薄混合物。HBr及DMSO混合物亦用以蝕刻PtMn及其它包含貴金屬的牽制層。CCl4 與DMSO、乙腈、苯甲腈、或二甲基甲醯胺(DMF)之至少一者的混合物亦用以蝕刻PtMn及其它包含貴金屬的牽制層。圖2G為疊堆200在牽制層270已被蝕刻之後的剖面圖。可使用額外的處理步驟(像是移除沉積之層272)以將疊堆200形成為MRAM。
本發明之一些實施例提供許多超越先前技術之優點。舉例來說，MTJ疊堆268之密封免除在牽制層之蝕刻(步驟120)期間對MTJ疊堆268的損傷。此外，使用低偏壓離子濺鍍、而非化學蝕刻或高偏壓離子濺鍍來蝕刻MTJ疊堆268進一步減少對MTJ疊堆268之損傷。MTJ疊堆268之化學蝕刻會傷害MTJ疊堆268的一些層。出乎意料地發現低偏壓離子濺鍍會造成較少的MTJ疊堆268材料的再沉積。由於再沉積之材料可能造成層之間的短路，因此再沉積之MTJ材料的減少改善元件品質。移除如此再沉積之材料可能損及MTJ層。對於MTJ疊堆268的損傷會不合意地改變MRAM的磁性質。已如預期發現使用基於次氯酸鹽及/或臭氧的化學來蝕刻第二Ru層252提供對於Ru層252之改善的選擇性蝕刻，Ru層252需要不同於用以蝕刻MTJ疊堆268之配方的蝕刻配方。Ru極具惰性。次氯酸鹽係氧化惰性之Ru所需的強氧化劑。在此等二步驟上之不同及選擇性的蝕刻造成較少的MTJ疊堆268損傷及再沉積。在其它實施例中，MTJ疊堆268可包含其它層、或可呈另一順序、或可具有更多或更少的層。MTJ疊堆268對於形成MRAM係不可或缺。
雖然本發明已就若干較佳實施例方面加以描述，然而仍有落於本發明之範圍內的變化、置換、修改及各種替代之均等物。亦應注意存在許多實施本發明之方法及設備的替代方式。因此欲將以下所附之請求項解釋為將所有如此變化、置換及各種替代之均等物包含為落在本發明之真實精神及範圍內。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
200‧‧‧疊堆
204‧‧‧鉭鈹(TaBe)層
208‧‧‧鉑錳(PtMn)層
212‧‧‧第一鈷鐵(CoFe)層
216‧‧‧第一釕(Ru)層
220‧‧‧第二CoFe層
224‧‧‧第一氧化鎂(MgO)層
228‧‧‧第三CoFe層
232‧‧‧第二MgO層
236‧‧‧鈦(Ti)層
240‧‧‧第四CoFe層
248‧‧‧第一鉭(Ta)層
252‧‧‧第二Ru層
256‧‧‧第二Ta層
260‧‧‧氮化鈦(TiN)層
264‧‧‧氮化矽(SiN)層
268‧‧‧磁性穿隧接面(MTJ)疊堆
270‧‧‧牽制層
272‧‧‧覆蓋層
300‧‧‧蝕刻反應器
304‧‧‧基板
306‧‧‧分配板
308‧‧‧夾盤
310‧‧‧熱源
324‧‧‧前驅物氣體源
335‧‧‧控制器
348‧‧‧ESC源
349‧‧‧蝕刻腔室
350‧‧‧腔室壁
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧顯示裝置
406‧‧‧記憶體
408‧‧‧儲存裝置
410‧‧‧可移除式儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通訊介面
416‧‧‧通訊基礎架構
在隨附圖式的圖中藉由舉例之方式而並非限制之方式來說明本發明，且在隨附圖式之該等圖中，類似的參照號碼指代類似的元件且其中：
圖1為本發明之實施例的高階流程圖。
圖2A-G為根據本發明之實施例而處理之疊堆的示意圖。
圖3為可用於蝕刻之蝕刻反應器的示意圖。
圖4顯示一電腦系統，其適於實施本發明之實施例中所用的控制器。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟

Claims (20)

  1. 一種蝕刻疊堆的方法，該疊堆具有設置在硬遮罩下方、且在伴隨牽制層之磁性穿隧接面(MTJ)疊堆上方的含Ru層，該方法包含： 硬遮罩蝕刻步驟，以乾蝕刻蝕刻該硬遮罩； 含Ru層蝕刻步驟，蝕刻該含Ru層，其中該蝕刻使用基於次氯酸鹽及/或O3 的化學； MTJ蝕刻步驟，蝕刻該MTJ疊堆； MTJ覆蓋步驟，以介電材料覆蓋該MTJ疊堆；及 牽制層蝕刻步驟，在該MTJ覆蓋步驟之後蝕刻該牽制層。
  2. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該MTJ蝕刻步驟使用電漿之低偏壓濺鍍，該電漿係由惰性氣體而非化學蝕刻劑氣體所形成。
  3. 如申請專利範圍第2項之蝕刻疊堆的方法，其中該低偏壓濺鍍提供10到500伏特之偏壓。
  4. 如申請專利範圍第3項之蝕刻疊堆的方法，其中該含Ru層蝕刻步驟提供濕蝕刻。
  5. 如申請專利範圍第4項之蝕刻疊堆的方法，其中該MTJ疊堆包含至少一層CoFe及至少一層MgO。
  6. 如申請專利範圍第5項之蝕刻疊堆的方法，其中該牽制層包含至少一層PtMn。
  7. 如申請專利範圍第6項之蝕刻疊堆的方法，其中該硬遮罩蝕刻步驟、該含Ru層蝕刻步驟、該MTJ蝕刻步驟、該MTJ覆蓋步驟、及該牽制層蝕刻步驟係在單一電漿處理腔室中執行。
  8. 如申請專利範圍第7項之蝕刻疊堆的方法，其中該MTJ蝕刻步驟使用惰性轟擊氣體，其在無化學蝕刻劑氣體的情況下提供物理轟擊。
  9. 如申請專利範圍第8項之蝕刻疊堆的方法，其中該MTJ覆蓋步驟之該介電材料為矽基介電材料。
  10. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該含Ru層蝕刻步驟提供濕蝕刻。
  11. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該MTJ疊堆包含至少一層CoFe及至少一層MgO。
  12. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該牽制層包含至少一層PtMn。
  13. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該硬遮罩蝕刻步驟、該含Ru層蝕刻步驟、該MTJ蝕刻步驟、該MTJ覆蓋步驟、及該牽制層蝕刻步驟係在單一電漿處理腔室中執行。
  14. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該MTJ蝕刻步驟使用惰性轟擊氣體，其在無化學蝕刻劑氣體的情況下提供物理轟擊。
  15. 如申請專利範圍第1項之蝕刻疊堆的方法，其中該MTJ覆蓋步驟之該介電材料為矽基介電材料。
  16. 一種蝕刻疊堆的方法，該疊堆包含在含Ru層上方之硬遮罩，該含Ru層在磁性穿隧接面(MTJ)疊堆上方，該MTJ疊堆在牽制層上方，該方法包含： 蝕刻該硬遮罩、該含Ru層、及該MTJ疊堆； 密封該MTJ疊堆；及 蝕刻該牽制層。
  17. 如申請專利範圍第16項之蝕刻疊堆的方法，其中蝕刻該MTJ疊堆使用電漿之低偏壓濺鍍，該電漿係由惰性氣體而非化學蝕刻劑氣體所形成，其中該低偏壓濺鍍提供10到500伏特之偏壓。
  18. 如申請專利範圍第16項之蝕刻疊堆的方法，其中該MTJ疊堆包含至少一層CoFe及至少一層MgO。
  19. 如申請專利範圍第16項之蝕刻疊堆的方法，其中密封該MTJ疊堆以矽基介電材料密封該MTJ疊堆。
  20. 一種蝕刻疊堆的方法，該疊堆具有設置在MTJ疊堆下方的牽制層，該MTJ疊堆係設置在含Ru層下方，該含Ru層係設置在硬遮罩層下方，該方法包含： 以乾蝕刻蝕刻該硬遮罩； 蝕刻該含Ru層； 蝕刻該MTJ疊堆； 以介電材料覆蓋該MTJ疊堆；及 以對於貴金屬具選擇性之化學蝕刻該牽制層，該等化學包含SOCl2 /吡啶混合物、HBr/DMSO混合物、或CCl4 與DMSO、乙腈、苯甲腈、或二甲基甲醯胺(DMF)之至少一者的混合物。
TW104108722A 2014-03-27 2015-03-19 非揮發性金屬材料之蝕刻方法 TWI651773B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461971032P 2014-03-27 2014-03-27
US61/971,032 2014-03-27
US14/325,190 2014-07-07
US14/325,190 US9257638B2 (en) 2014-03-27 2014-07-07 Method to etch non-volatile metal materials

Publications (2)

Publication Number Publication Date
TW201603135A true TW201603135A (zh) 2016-01-16
TWI651773B TWI651773B (zh) 2019-02-21

Family

ID=54012662

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104108722A TWI651773B (zh) 2014-03-27 2015-03-19 非揮發性金屬材料之蝕刻方法
TW104109675A TWI650886B (zh) 2014-03-27 2015-03-26 非揮發性金屬材料之蝕刻方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104109675A TWI650886B (zh) 2014-03-27 2015-03-26 非揮發性金屬材料之蝕刻方法

Country Status (6)

Country Link
US (3) US9257638B2 (zh)
JP (2) JP6789614B2 (zh)
KR (2) KR102377668B1 (zh)
CN (2) CN104953027B (zh)
SG (2) SG10201502437TA (zh)
TW (2) TWI651773B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) * 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) * 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法
EP3375008B1 (en) 2015-11-10 2020-05-20 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Plasma-free etching process
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) * 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10256108B2 (en) * 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US10230042B2 (en) 2016-03-03 2019-03-12 Toshiba Memory Corporation Magnetoresistive element and method of manufacturing the same
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10103196B2 (en) 2016-08-30 2018-10-16 Micron Technology, Inc. Methods of forming magnetic memory cells, and methods of forming arrays of magnetic memory cells
CN116779435A (zh) * 2016-12-09 2023-09-19 Asm Ip 控股有限公司 热原子层蚀刻工艺
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10283319B2 (en) 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
KR102638610B1 (ko) 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
US10297746B2 (en) 2017-04-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Post treatment to reduce shunting devices for physical etching process
WO2018189067A1 (en) 2017-04-13 2018-10-18 Basf Se Process for the etching metal- or semimetal-containing materials
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10242885B2 (en) * 2017-05-26 2019-03-26 Applied Materials, Inc. Selective dry etching of metal films comprising multiple metal oxides
US10651372B2 (en) * 2017-06-13 2020-05-12 Tokyo Electron Limited Process for patterning a magnetic tunnel junction
KR102692978B1 (ko) * 2017-12-14 2024-08-06 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
KR20240029787A (ko) 2018-03-30 2024-03-06 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
US10714681B2 (en) * 2018-10-19 2020-07-14 International Business Machines Corporation Embedded magnetic tunnel junction pillar having reduced height and uniform contact area
JP7310146B2 (ja) * 2019-01-16 2023-07-19 東京エレクトロン株式会社 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
CN109786241B (zh) * 2019-02-03 2022-09-27 南通大学 一种微损伤减缓铝刻蚀侧腐的方法
CN109801844A (zh) * 2019-02-03 2019-05-24 南通大学 一种金属刻槽方法
KR20250011246A (ko) 2019-02-28 2025-01-21 램 리써치 코포레이션 측벽 세정을 사용한 이온 빔 에칭
US10971500B2 (en) * 2019-06-06 2021-04-06 Micron Technology, Inc. Methods used in the fabrication of integrated circuitry
JP7737789B2 (ja) 2019-07-18 2025-09-11 エーエスエム・アイピー・ホールディング・ベー・フェー 半導体処理システム用シャワーヘッドデバイス
JP7548740B2 (ja) * 2019-07-18 2024-09-10 エーエスエム・アイピー・ホールディング・ベー・フェー 中間チャンバーを備える半導体気相エッチング装置
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control
CY2004010I2 (el) 2019-08-29 2009-11-04 Novartis Ag Phenyl carbamate
US11424134B2 (en) * 2019-09-19 2022-08-23 Applied Materials, Inc. Atomic layer etching of metals
EP3822996A1 (en) * 2019-11-12 2021-05-19 Abiomed Europe GmbH Corrosion-resistant permanent magnet for an intravascular blood pump
US11574813B2 (en) 2019-12-10 2023-02-07 Asm Ip Holding B.V. Atomic layer etching
US11502246B2 (en) 2020-06-04 2022-11-15 Samsung Electronics Co., Ltd. Magnetoresistive device, magnetic memory, and method of fabricating a magnetoresistive device
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect
US20240021435A1 (en) * 2021-01-15 2024-01-18 Lam Research Corporation Metal etch
WO2022159183A1 (en) * 2021-01-19 2022-07-28 Lam Research Corporation Method of cleaning chamber components with metal etch residues
US20230420267A1 (en) * 2022-05-27 2023-12-28 Tokyo Electron Limited Oxygen-free etching of non-volatile metals
US12469715B2 (en) 2022-10-13 2025-11-11 Applied Materials, Inc. Dry etching with etch byproduct self-cleaning
US20250305149A1 (en) * 2024-03-28 2025-10-02 Tokyo Electron Limited Etching bi-metal oxides with alkaline earth metals

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032089T2 (de) * 1989-12-20 1998-06-25 Texas Instruments Inc Kupfer-Aetzverfahren mit Hilfe von Haliden
JPH04208526A (ja) * 1990-11-30 1992-07-30 Nisshin Hightech Kk ドライエッチング方法および装置
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
JPH11513846A (ja) * 1995-10-19 1999-11-24 マサチューセッツ インスティテュート オブ テクノロジー 金属除去方法
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
JP3619745B2 (ja) * 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
FR2820417B1 (fr) 2001-02-08 2003-05-30 Commissariat Energie Atomique Procede de dissolution et de decontamination
KR100421219B1 (ko) * 2001-06-14 2004-03-02 삼성전자주식회사 β-디케톤 리간드를 갖는 유기 금속 착물을 이용한 원자층증착방법
WO2004003256A1 (en) * 2002-06-28 2004-01-08 Tokyo Electron Limited Anisotropic dry etching of cu-containing layers
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
JP4534664B2 (ja) * 2004-08-24 2010-09-01 ソニー株式会社 磁気記憶装置の製造方法
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
JP5481547B2 (ja) * 2006-08-24 2014-04-23 富士通セミコンダクター株式会社 金属付着物の除去方法、基板処理装置、および記録媒体
JP2007158361A (ja) * 2007-01-09 2007-06-21 Yamaha Corp 磁気トンネル接合素子の製法
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
WO2012031194A2 (en) * 2010-09-03 2012-03-08 Georgia Tech Research Corporation Compositions and methods for the separation of metals
KR101850510B1 (ko) * 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US8784676B2 (en) * 2012-02-03 2014-07-22 Lam Research Corporation Waferless auto conditioning
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials

Also Published As

Publication number Publication date
US20150280114A1 (en) 2015-10-01
KR102318520B1 (ko) 2021-10-28
CN108682737A (zh) 2018-10-19
TWI650886B (zh) 2019-02-11
JP2015216360A (ja) 2015-12-03
US20150280113A1 (en) 2015-10-01
TWI651773B (zh) 2019-02-21
SG10201502437TA (en) 2015-10-29
KR20150112757A (ko) 2015-10-07
US20150340603A1 (en) 2015-11-26
JP6789614B2 (ja) 2020-11-25
CN104953027B (zh) 2018-05-22
CN104953027A (zh) 2015-09-30
KR20150112896A (ko) 2015-10-07
JP2015192150A (ja) 2015-11-02
KR102377668B1 (ko) 2022-03-22
SG10201502438RA (en) 2015-10-29
US9130158B1 (en) 2015-09-08
US9391267B2 (en) 2016-07-12
TW201608748A (zh) 2016-03-01
US9257638B2 (en) 2016-02-09
JP6557490B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
TWI651773B (zh) 非揮發性金屬材料之蝕刻方法
TWI654760B (zh) 具有組合遮罩之高深寬比蝕刻
JP2015216360A5 (zh)
US8940642B2 (en) Method of multiple patterning of a low-K dielectric film
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
KR102105726B1 (ko) 디바이스 제조 방법
CN102760646B (zh) 对于具有三层掩膜的蚀刻线弯曲和倾斜的预防
TW201707087A (zh) 梯階結構之形成方法
KR20200035289A (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
CN104953026B (zh) 蚀刻非挥发性金属材料的方法
KR20140147133A (ko) 비 휘발성 재료의 층별 에칭
CN101123214B (zh) 双镶嵌结构的制作方法
US6998347B2 (en) Method of reworking layers over substrate
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
TW202338975A (zh) 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻
KR20230053548A (ko) 서브트랙티브 (subtractive) 구리 에칭
TW202305938A (zh) 半導體裝置中的結構形成