[go: up one dir, main page]

TW201603036A - 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法 - Google Patents

具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法 Download PDF

Info

Publication number
TW201603036A
TW201603036A TW103123374A TW103123374A TW201603036A TW 201603036 A TW201603036 A TW 201603036A TW 103123374 A TW103123374 A TW 103123374A TW 103123374 A TW103123374 A TW 103123374A TW 201603036 A TW201603036 A TW 201603036A
Authority
TW
Taiwan
Prior art keywords
self
built
feature value
test
read
Prior art date
Application number
TW103123374A
Other languages
English (en)
Other versions
TWI553648B (zh
Inventor
翁啟舜
郭俊儀
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103123374A priority Critical patent/TWI553648B/zh
Priority to US14/753,032 priority patent/US9885754B2/en
Publication of TW201603036A publication Critical patent/TW201603036A/zh
Application granted granted Critical
Publication of TWI553648B publication Critical patent/TWI553648B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路包含有一內建自我測試電路、一預定特徵值以及一唯讀記憶體，其中該預定特徵值預存於該積體電路中，該唯讀記憶體儲存有至少一有效資訊以及一內建自我測試特徵值調整碼，該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資訊均沒有相關；其中該內建自我測試電路係用來對該唯讀記憶體中所儲存的內容進行測試而產生一特徵值，並將該特徵值與該預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。

Description

具自我驗證功能的積體電路、其驗證方法及產生自我測試特 徵值調整碼的方法
本發明係有關於積體電路，尤指一種具有內建自我測試電路的積體電路與相關的驗證方法。
一般需要使用到唯讀記憶體(Read Only Memory，ROM)的晶片中通常會設置有一內建自我測試(Built-In Self-Test，BIST)電路，此內建自我測試電路通常可以採用單一輸入特徵暫存器(Single Input Signature Register，SISR)演算法或是多輸入特徵暫存器(Multiple Input Signature Register，MISR)演算法，內建自我測試電路的用途是在產品測試或是其他有需要判斷唯讀記憶體中的資料是否正確的時候，讀取唯讀記憶體中的所有資料並加以運算來產生一特徵值(signature pattern)，並將此特徵值與一預定特徵值作比對，以判斷唯讀記憶體中所儲存的資料是否有錯誤；其中預定特徵值是當唯讀記憶體中的資料沒有錯誤時，內建自我測試電路所應該輸出的特徵值。具體來說，由於當唯讀記憶體中的資料有錯誤時，有很高的機率會反應在內建自我測試電路所產生的特徵值之上，因此，只要內建自我測試電路所產生的特徵值與預定特徵值相同，便可以判斷唯讀記憶體中的資料沒有錯誤；反之，當內建自我測試電路所產生的特徵值與預定特徵值不相同，則代表唯讀記憶體中的資料有錯誤。
上述的預定特徵值會根據設計者的設計考量而選擇存放在晶片中(on chip)或是晶片外(off chip)，在一般的工廠量產測試會將預定特徵值存放在晶片外，但是針對某些需要在每次開機時都執行內建自我測試的電子產品，便會將預定特徵值儲存在電子產品中的晶片(例如內建自我測試電路所在的晶片)。對於這些需要在每次開機時都執行內建自我測試的電子產品，當其中的唯讀記憶體需要更改所儲存的程式碼或其他資料時，通常會使得內建自我測試電路讀取唯讀記憶體後所產生的特徵值也會跟著變動，因此，儲存在晶片中的預定特徵值便需要相應修改，故需要多付出額外的光罩成本，且也需要額外測試光罩設計變更後的電路時序及功能是否正確，增加了設計成本。
因此，本發明的目的之一在於提供一種積體電路及其相關方法，其可以在唯讀記憶體需要更改所儲存的程式碼或其他資料時，不需要另外更改預定特徵值，以節省光罩成本以及後續的測試成本。
依據本發明一實施例，一種積體電路包含有一內建自我測試電路、一預定特徵值以及一唯讀記憶體，其中該預定特徵值預存於該積體電路中，該唯讀記憶體儲存有至少一有效資訊以及一內建自我測試特徵值調整碼，該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資訊均沒有相關；其中該內建自我測試電路係用來對該唯讀記憶體中所儲存的內容進行測試操作而產生一特徵值，並將該特徵值與該預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。
依據本發明另一實施例，一種驗證方法包含有：提供一唯讀記憶體，儲存有至少一有效資訊以及一內建自我測試特徵值調整碼，其中該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資 訊均沒有相關；以及對該唯讀記憶體中所儲存的內容進行內建自我測試操作而產生一特徵值，並將該特徵值與一預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。
依據本發明另一實施例，揭露一種產生一內建自我測試特徵值調整碼的方法，該方法由一處理器執行一程式碼後來執行，中該內建自我測試特徵值調整碼儲存於一唯讀記憶體中，且該方法包含有：根據一預定特徵值以及該唯讀記憶體中的有效資訊所對應到的特徵值，以得到對應於該內建自我測試特徵值調整碼的特徵值，其中對應於該內建自我測試特徵值調整碼的特徵值係為N個位元；使用一內建自我測試電路來分別對N組數位碼進行操作，以分別產生N組特徵值，其中每一組數位碼包含N個位元值，其中第K組數位碼中只有第K個位元值是“1”，而其餘的位元值均是“0”，K為1~N中的任何值；將N組特徵值分別乘以相對應的變數，再彼此相加以得到一計算結果；將該計算結果設定等於該內建自我測試特徵值調整碼的特徵值，以得到具有N個變數的N條方程式；以及根據該具有N個變數的N條方程式來解出該N個變數，其中該N個變數係作為該內建自我測試特徵值調整碼。
100‧‧‧積體電路
110‧‧‧內建自我測試電路
112‧‧‧核心電路
114‧‧‧比較單元
116‧‧‧預定特徵值
120、220‧‧‧唯讀記憶體
122、222‧‧‧有效資訊
124‧‧‧內建自我測試特徵值調整碼
300~304、400~410‧‧‧步驟
500‧‧‧電腦主機
510‧‧‧處理器
520‧‧‧電腦可讀媒體
522‧‧‧電腦程式
第1圖為依據本發明一實施例之具有自我驗證功能的積體電路的示意圖。
第2圖為兩個版本的晶片所產生的特徵值的示意圖。
第3圖為依據本發明一實施例之驗證方法的流程圖。
第4圖為依據本發明一實施例之產生內建自我測試特徵值調整碼的方法的流程圖。
第5圖為依據本發明一實施例之電腦可讀媒體的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，其為依據本發明一實施例之具有自我驗證功能的積體電路100的示意圖。如第1圖所示，積體電路100包含一內建自我測試(BIST)電路110與一唯讀記憶體120，其中內建自我測試電路110包含一核心電路112、一比較單元114及一預定特徵值116，其中，且唯讀記憶體120包含一有效資訊122以及一內建自我測試特徵值調整碼(BIST signature adjustment code)124。在本實施例中，積體電路100可以被使用在任何需要在每次開機時都要執行內建自我測試以確定唯讀記憶體120中的內容是否正確的電子產品，尤其是可以被應用在可靠度需求較高的電子產品中，例如車用電腦....等等。
在內建自我測試電路110中，核心電路112可以是採用單一輸入特徵暫存器(SISR)演算法或是多輸入特徵暫存器(MISR)演算法的電路，其主要功能是讀取唯讀記憶體120中的每一個位元，並據以產生一特徵值，其中該特徵值可以由多個數位值“0”、“1”所組成。比較單元114用來將核心電路112所產生的特徵值與預定特徵值116相比較，以判斷唯讀記憶體120中所儲 存的資料是否正確，並向後續的相關電路通報其比較結果，詳細來說，若是核心電路112所產生的特徵值與預定特徵值116相同，則代表唯讀記憶體120中所儲存的資料是正確的；而若是核心電路112所產生的特徵值與預定特徵值116不相同，則代表唯讀記憶體120中所儲存的內容有錯誤。另外，在第1圖中，預定特徵值116是儲存在內建自我測試電路110中的儲存單元，但在其他實施例中，預定特徵值116也可儲存在其他晶片的儲存單元中。
在本實施例中，內建自我測試電路110在所應用的電子產品每次開機時(例如筆記型電腦每次開機時)，都會執行上述的操作以判斷唯讀記憶體120中所儲存的內容是否正確。
在唯讀記憶體120中，有效資訊122可以是任何儲存於唯讀記憶體120中，具有功能性的程式指令(程式碼)、資料、參數、或其他有意義的內容等等，而內建自我測試特徵值調整碼124與有效資訊122的所有內容均沒有功能性的相關。更進一步來說，內建自我測試特徵值調整碼124只是供內建自我測試電路110所讀取並執行相關操作以產生特徵值，而不會被其他電路所讀取以進行任何有實質功能性的操作；換句話說，即使有其他電路讀取到內建自我測試特徵值調整碼124，也不會因為內建自我測試特徵值調整碼124本身而執行任何有功能性的操作。
內建自我測試特徵值調整碼124的位元數係大於或等於核心電路112所產生之特徵值的位元數，舉例來說，假設核心電路112所產生之特徵值是24位元，則內建自我測試特徵值調整碼124則是24位元或以上。另外，在本實施例中，內建自我測試特徵值調整碼124可以儲存在該唯讀記憶體120中連續的位址；然而，在其他實施例中，內建自我測試特徵值調整碼124至少有兩部分係分別儲存在唯讀記憶體120中不連續的位址。
在本實施例中，唯讀記憶體120中若是有沒有使用到的部分，亦即有效資訊122及內建自我測試特徵值調整碼124以外的區域，則會全部設為“0”。
本發明在唯讀記憶體120中設置內建自我測試特徵值調整碼124的目的是為了讓核心電路112所產生的特徵值與前一版本的晶片的特徵值相同，其中前一版的晶片內容大致上可與第1圖所示的積體電路100類似，主要差異在於唯讀記憶體所儲存的內容，因此可以避免大幅修改內建自我測試電路110中的電路架構(亦即，預定特徵值116不需要改變)。更詳細來說，請參考第2圖，假設在前一版本的晶片中，唯讀記憶體220中儲存了有效資訊222，而內建自我測試電路讀取唯讀記憶體220中的內容之後所產生的特徵值為SIGd；然而，在本實施例的積體電路100中，內建自我測試電路讀取唯讀記憶體220中的內容之後所產生的特徵值亦為SIGd，其中圖示的SIG1對應到有效資訊122的特徵值，而SIG2對應到內建自我測試特徵值調整碼124的特徵值。如第2圖所示，由於本實施例的積體電路100所產生的特徵值與前一版本的晶片所產生的特徵值相同，此也代表所儲存的預定特徵值以會相同，因此，在設計內建自我測試電路110時，可以沿用前一版本的晶片設計，尤其是預定特徵值116的部分不需要更改，因此可以減少需要重新設計的光罩，也進一步節省後續的測試成本。
請參考第3圖，第3圖為依據本發明一實施例之驗證方法的流程圖，請同時參考第1~2圖及以上所揭露的內容，本發明之驗證方法的流程如下：
步驟300：流程開始。
步驟302：提供一唯讀記憶體，儲存有至少一有效資訊以及一內 建自我測試特徵值調整碼，其中該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資訊均沒有相關。
步驟304：對該唯讀記憶體中所儲存的內容進行內建自我測試操作而產生一特徵值，並將該特徵值與一預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。
另一方面，在決定內建自我測試特徵值調整碼124的內容上，由於核心電路112所產生的特徵值的位元數較高，因此，使用傳統的暴力搜尋法會花費許多的時間，故不適合用來決定內建自我測試特徵值調整碼124。因此，本發明以下提供了一種可以快速且正確找出內建自我測試特徵值調整碼124的方法。
首先，假設內建自我測試特徵值調整碼124有N個位元，其中N為核心電路112所產生的特徵值的位元數，且內建自我測試特徵值調整碼124的N的位元分別是(rn-1,rn-2,rn-3,...,r1,r0)，另外，參考第2圖，由於有效資訊222所對應到的特徵值SIGd與有效資訊122所對應到的特徵值SIG1都是已知，因此，內建自我測試特徵值調整碼124所對應到的特徵值SIG2便等於(SIGd-SIG1)。如上所述，假設f()所代表的是核心電路112所執行之產生特徵值的函數，則f(rn-1,rn-2,rn-3,...,r1,r0)=(SIGd-SIG1)。
上述的(rn-1,rn-2,rn-3,...,r1,r0)可以被另外被表示為rn-1*(1000...000)+rn-2*(0100...000)+rn-3*(0010...000)+...+r1*(0000...010)+r0*(0000...001)，而由於核心電路122所採用的產生特徵值的演算法是線性的，因此，f(rn-1,rn-2,rn-3,...,r1,r0)=rn-1*f(1000...000)+rn-2*f(0100...000)+rn-3*f(0010...000)+...+r1*f(0000...010)+r0*f(0000...001)=(SIGd-SIG1)，此時可以得到具有N個變數的N條方程式(每一個位元值都對應到一條方程式，且總共有(rn-1,rn-2,rn-3,..., r1,r0)等N個變數)，若是f(1000...000)、f(0100...000)、f(0010...000)、...、f(0000...010)、f(0000...001)彼此之間是線性獨立(linear independent)，則可以透過解聯立方程式而解出(rn-1,rn-2,rn-3,...,r1,r0)中的每一個值，亦即決定出內建自我測試特徵值調整碼124。
另外，若是f(1000...000)、f(0100...000)、f(0010...000)、...、f(0000...010)、f(0000...001)彼此之間並非是線性獨立，而無法決定出(rn-1,rn-2,rn-3,...,r1,r0)中的每一個值時，則可重新假設內建自我測試特徵值調整碼124有(N+1)個位元，並重複上述步驟以得到具有(N+1)個變數的N條方程式，以決定出該(N+1)個變數以作為內建自我測試特徵值調整碼124；接著，若是仍無法決定，則繼續假設內建自我測試特徵值調整碼124有(N+2)個位元，並重複上述步驟，直到決定出內建自我測試特徵值調整碼124為止。
參考以上所揭露的內容，本實施例之產生儲存於唯讀記憶體120之內建自我測試特徵值調整碼124的流程圖描述在第4圖中，其具有以下步驟：
步驟400：流程開始。
步驟402：根據一預定特徵值以及該唯讀記憶體中的有效資訊所對應到的特徵值，以得到對應於該內建自我測試特徵值調整碼的特徵值，其中對應於該內建自我測試特徵值調整碼的特徵值係為N個位元；
步驟404：使用一內建自我測試電路來分別對N組數位碼進行操作，以分別產生N組特徵值，其中每一組數位碼包含N個位元值，其中第K組數位碼中只有第K個位元值是“1”，而其餘的位元值均是“0”，K為1~N中的任何值；
步驟406：將N組特徵值分別乘以相對應的變數，再彼此相加以得到一計算結果；
步驟408：將該計算結果設定等於該內建自我測試特徵值調整碼的特徵值，以得到具有N個變數的N條方程式；以及
步驟410：根據該具有N個變數的N條方程式來解出該N個變數，其中該N個變數係作為該內建自我測試特徵值調整碼。
上述第4圖所示之流程可以於一電腦可讀媒體中的電腦程式來執行，詳細來說，請參考第5圖，一電腦主機500至少包含有一處理器510以及一電腦可讀媒體520，其中電腦可讀媒體520可以為一硬碟或是其他的儲存裝置，且電腦可讀媒體520儲存有一電腦程式522。當處理器510執行電腦程式522時，電腦主機500會執行第4圖所示之步驟。
本發明提出之積體電路與驗證方法中，係透過在唯讀記憶體中儲存一內建自我測試特徵值調整碼，以使得內建自我測試電路在讀取唯讀記憶體時所產生的特徵值可以與前一版本的晶片所產生的特徵值相同，因此可以避免修改到預定特徵值的部分。此外，本發明也另外提供一種決定內建自我測試特徵值調整碼的方法，其可以快速正確的決定出適合的內建自我測試特徵值調整碼。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧積體電路
110‧‧‧內建自我測試電路
112‧‧‧核心電路
114‧‧‧比較單元
116‧‧‧預定特徵值
120‧‧‧唯讀記憶體
122‧‧‧有效資訊
124‧‧‧內建自我測試特徵值調整碼

Claims (14)

  1. 一種積體電路，包含有：一內建自我測試電路(Built-In Self-Test，BIST)；一預定特徵值，預存於該積體電路中；以及一唯讀記憶體，儲存有至少一有效資訊(information)以及一內建自我測試特徵值調整碼(BIST signature adjustment code)，其中該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資訊均沒有相關；其中該內建自我測試電路會對該唯讀記憶體中所儲存的內容進行測試而產生一特徵值，並將該特徵值與該預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。
  2. 如申請專利範圍第1項所述之積體電路，其中該唯讀記憶體中的該內建自我測試特徵值調整碼只會被該內建自我測試電路所執行，而不會被其他任何電路所讀取以進行任何有功能性的操作。
  3. 如申請專利範圍第1項所述之積體電路，其中該內建自我測試特徵值調整碼的位元數係大於或等於該特徵值的位元數。
  4. 如申請專利範圍第1項所述之積體電路，其中該內建自我測試特徵值調整碼係儲存在該唯讀記憶體中連續的位址。
  5. 如申請專利範圍第1項所述之積體電路，其中該內建自我測試特徵值調整碼中至少有兩部分係分別儲存在該唯讀記憶體中不連續的位址。
  6. 如申請專利範圍第1項所述之積體電路，其中該積體電路係設置於一電 子裝置中，且每當該電子裝置開機的時候，該內建自我測試電路均會對該唯讀記憶體中所儲存的內容進行測試操作以產生該特徵值。
  7. 一種驗證方法，包含有：提供一唯讀記憶體，儲存有至少一有效資訊以及一內建自我測試特徵值調整碼，其中該內建自我測試特徵值調整碼與該唯讀記憶體中所儲存的所有具有功能性的有效資訊均沒有相關；以及對該唯讀記憶體中所儲存的內容進行內建自我測試操作而產生一特徵值，並將該特徵值與一預定特徵值相比對，以判斷該唯讀記憶體中所儲存的內容是否有錯誤。
  8. 如申請專利範圍第7項所述之驗證方法，其中該唯讀記憶體中的該內建自我測試特徵值調整碼只有在進行內建自我測試操作時被使用，而不會被其他任何電路所讀取以進行任何有功能性的操作。
  9. 如申請專利範圍第7項所述之驗證方法，其中該內建自我測試特徵值調整碼的位元數係大於或等於該特徵值的位元數。
  10. 如申請專利範圍第7項所述之驗證方法，其中該內建自我測試特徵值調整碼係儲存在該唯讀記憶體中連續的位址。
  11. 如申請專利範圍第7項所述之驗證方法，其中該內建自我測試特徵值調整碼中至少有兩部分係分別儲存在該唯讀記憶體中不連續的位址。
  12. 如申請專利範圍第1項所述之驗證方法，其中該驗證方法係由一電子裝置所執行，且每當該電子裝置開機的時候，該電子裝置均會對該唯讀記憶體中所儲存的內容進行測試操作以產生該特徵值。
  13. 一種產生一內建自我測試特徵值調整碼的方法，其係由一處理器執行一電腦程式後來執行，其中該內建自我測試特徵值調整碼儲存於一唯讀記憶體中，且該方法包含有：根據一預定特徵值以及該唯讀記憶體中的有效資訊所對應到的特徵值，以得到對應於該內建自我測試特徵值調整碼的特徵值，其中對應於該內建自我測試特徵值調整碼的特徵值係為N個位元；使用一內建自我測試電路來分別對N組數位碼進行操作，以分別產生N組特徵值，其中每一組數位碼包含N個位元值，其中第K組數位碼中只有第K個位元值是“1”，而其餘的位元值均是“0”，K為1~N中的任何值；將N組特徵值分別乘以相對應的變數，再彼此相加以得到一計算結果；將該計算結果設定等於該內建自我測試特徵值調整碼的特徵值，以得到具有N個變數的N條方程式；以及根據該具有N個變數的N條方程式來解出該N個變數，其中該N個變數係作為該內建自我測試特徵值調整碼。
  14. 如申請專利範圍第1項所述之方法，其中當該具有N個變數的N條方程式無法解出該N個變數時，該方法另包含有：(1)使用該內建自我測試電路來分別對(N+M)組數位碼進行操作，以分別產生(N+M)組特徵值，其中每一組數位碼包含(N+M)個位元值，其中第K組數位碼中只有第K個位元值是“1”，而其餘的位元值均是“0”，K為1~(N+M)中的任何值；(2)將(N+M)組特徵值分別乘以相對應的變數，再彼此相加以得到一計算結果；(3)將該計算結果設定等於該內建自我測試特徵值調整碼的特徵值，以得 到具有(N+M)個變數的N條方程式；(4)根據該具有(N+M)個變數的N條方程式來解出該(N+M)個變數，其中該(N+M)個變數係作為該內建自我測試特徵值調整碼；(5)當該具有(N+M)個變數的N條方程式無法解出該(N+M)個變數時，將M的數值加上1，並重複步驟(1)~(5)直到解出所有變數以作為該內建自我測試特徵值調整碼為止。
TW103123374A 2014-07-07 2014-07-07 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法 TWI553648B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103123374A TWI553648B (zh) 2014-07-07 2014-07-07 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法
US14/753,032 US9885754B2 (en) 2014-07-07 2015-06-29 Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103123374A TWI553648B (zh) 2014-07-07 2014-07-07 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法

Publications (2)

Publication Number Publication Date
TW201603036A true TW201603036A (zh) 2016-01-16
TWI553648B TWI553648B (zh) 2016-10-11

Family

ID=55016859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123374A TWI553648B (zh) 2014-07-07 2014-07-07 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法

Country Status (2)

Country Link
US (1) US9885754B2 (zh)
TW (1) TWI553648B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698750A (en) * 1984-12-27 1987-10-06 Motorola, Inc. Security for integrated circuit microcomputer with EEPROM
US5577050A (en) * 1994-12-28 1996-11-19 Lsi Logic Corporation Method and apparatus for configurable build-in self-repairing of ASIC memories design
US6754864B2 (en) * 2001-02-22 2004-06-22 International Business Machines Corporation System and method to predetermine a bitmap of a self-tested embedded array
JP2003121499A (ja) * 2001-10-09 2003-04-23 Hitachi Ltd 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム
US20040193984A1 (en) * 2003-03-28 2004-09-30 Stmicroelectronics Inc. Signature Cell
US7272761B2 (en) * 2004-11-04 2007-09-18 International Business Machines Corporation Method, system, and program product for controlling test data of a logic built-in self-test of an integrated circuit
TWI260641B (en) * 2005-01-06 2006-08-21 Prolific Technology Inc Method for storing compare data in a read-only memory built-in self-test circuit
TWI263225B (en) * 2005-01-26 2006-10-01 Faraday Tech Corp Circuit and method for built-in self test (BIST) and computer readable recording medium for storing program thereof
KR20100009053A (ko) * 2008-07-17 2010-01-27 삼성전자주식회사 임베디드 플래시 메모리 테스트 회로
TW201126529A (en) * 2010-01-18 2011-08-01 Realtek Semiconductor Corp Memory with self-testing function and the test method thereof
US9003251B2 (en) * 2010-03-16 2015-04-07 Stmicroelectronics International N.V. Diagnosis flow for read-only memories
US9298573B2 (en) * 2012-03-30 2016-03-29 Intel Corporation Built-in self-test for stacked memory architecture
US9256744B2 (en) * 2012-04-10 2016-02-09 Asmedia Technology Inc. System-on-chip and booting method thereof
US8839054B2 (en) * 2012-04-12 2014-09-16 International Business Machines Corporation Read only memory (ROM) with redundancy
US9490031B2 (en) * 2014-02-26 2016-11-08 Freescale Semiconductor, Inc. High-speed address fault detection using split address ROM
US9256505B2 (en) * 2014-03-17 2016-02-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Data transformations to improve ROM yield and programming time

Also Published As

Publication number Publication date
US9885754B2 (en) 2018-02-06
US20160003903A1 (en) 2016-01-07
TWI553648B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
JP6139727B2 (ja) Ｅｃｃで保護されたメモリを用いる使用のためのｍｂｉｓｔデバイス
EP2923214B1 (en) Unique and unclonable platform identifiers using data-dependent circuit path responses
JP2005228039A (ja) 半導体装置及びそのメモリテスト方法
TW201626398A (zh) 測試及識別記憶體裝置之系統及方法
CN114035027B (zh) 一种mbist电路、驱动芯片、电子设备及测试方法
US9003251B2 (en) Diagnosis flow for read-only memories
CN105320581B (zh) 一种集成电路、验证方法及产生特征值调整码的方法
JP5911816B2 (ja) 半導体集積回路装置
TWI553648B (zh) 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法
JP6062795B2 (ja) 半導体装置
US7184545B2 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
TWI719841B (zh) 測試電路及電子裝置
JP4705880B2 (ja) 半導体集積回路とそのテスト方法
JP7135497B2 (ja) データ処理装置
US7484147B2 (en) Semiconductor integrated circuit
TWI760673B (zh) 電子裝置
CN110827878A (zh) 存储器装置
JP5359033B2 (ja) テスト装置、テスト方法および集積回路
JP5245653B2 (ja) 半導体集積回路装置
CN116185745A (zh) 用于北斗信号处理复杂运算芯片的快速软错误检测方法
CN118939554A (zh) 基于断言的触发网络功能验证系统、方法、设备和介质
JP4045262B2 (ja) Ｒｏｍテスト方法及びｒｏｍテスト回路