TW201601272A - 封裝結構 - Google Patents

Abstract

一種封裝結構，該封裝結構係包括：具有作用面具有複數電極墊的電子元件；包覆該電子元件且具有外露出該作用面的封裝膠體；形成在該封裝膠體及該作用面上的介電層；形成在該介電層中且電性連接該些電極墊的複數導電開口；形成在該介電層上並電性連接該些導電開口的線路層；以及連接於該封裝膠體的金屬邊緣部，且該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構，另該金屬邊緣部係電性獨立於該線路層及電子元件。本發明圍繞電子元件之各周圍金屬邊緣部可避免諸多熱損傷問題，從而能大為提高封裝結構的生產良率及提升封裝結構的可靠性。

Description

封裝結構

本發明提供一種封裝結構，尤指一種具有散熱功能及圍繞電子元件之周圍金屬邊緣部的封裝結構。

習知用於板材(Substrate Panel)結構或晶圓形式之排列結構的半導體封裝件切單技術是使用刀切方式，但是其最大可切單版面尺寸僅止於12吋，約300毫米見方大小，而若使用雷射切單技術，則最大可切單版面尺寸可以達到500毫米見方。

請參照第1及1’圖，其分別係例如為由習知之扇出(fan out)結構的半導體封裝件所組成之整版面之封裝結構的剖視圖及俯視圖，但為了方便說明，第1圖僅顯示第1’圖之一部分。整版面之封裝結構1’係由陣列排列之複數封裝結構1所組成，封裝結構1係包括晶片11、封裝膠體10、導電開口131、介電層132及線路層133。

如上所述之封裝膠體10具有相對之第一表面10a及第二表面10b，複數晶片11係嵌埋於封裝膠體10中，並外露出第一表面10a，而晶片11具有相對之非作用面11b及作用面11a，而作用面11a具有電極墊111且作用面11a 外露出第一表面10a。

如上所述之介電層132形成在封裝膠體10之第一表面10a及作用面11a上，導電開口131形成在介電層132中且電性連接電極墊111，線路層133形成在介電層132上並電性連接導電開口131，並且線路層133上可形成有銲球15，而導電開口131、介電層132及線路層133係構成一重佈線層(Re-distribution layer，RDL)13。相鄰封裝結構1之間具有一間距P₁，以做為後續雷射切單所需空間。而在以雷射(未圖示)切單習知之整版面之封裝結構1’時，由於封裝膠體10及各相鄰重佈線層13係彼此相連，且封裝膠體10之封裝膠體材料及各相鄰重佈線層13中的介電層132之介電材料係為導熱甚差、熔點較低或二者之膨脹係數差異較大的材料，因此，高熱之雷射往往造成介電層與線路層剝離、線路層損傷或封裝結構外觀燒蝕等等的熱損傷問題，從而在應用雷射切單整版面之封裝結構時大大地降低了封裝結構的生產良率及封裝結構的可靠性，並且由於上述生產良率及可靠性問題，仍無法導入用於12吋以上之整版面之封裝結構的雷射切單製程。

有鑒於上述習知技術之缺失，本發明提供一種封裝件，係包括：具有相對之非作用面及作用面的電子元件，該作用面具有複數電極墊；用以包覆該電子元件且具有外露出該作用面的第一表面及相對該第一表面之第二表面的封裝膠體；形成在該封裝膠體及該作用面上的介電層；形 成在該介電層中且電性連接該些電極墊的複數導電開口；形成在該介電層上並電性連接該些導電開口的線路層；以及連接於該封裝膠體的金屬邊緣部，其中，該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構，且該金屬邊緣部係電性獨立於該線路層及電子元件。

本發明亦提供一種整版面之封裝結構，係包括：承載板；具有相對之非作用面及作用面之複數電子元件，該作用面具有複數電極墊；包覆該些電子元件的封裝膠體，且該封裝膠體具有外露出該作用面的第一表面及相對該第一表面之第二表面，該第二表面連接該承載板；形成在該封裝膠體及該作用面上的介電層；形成在該介電層中且電性連接該些電極墊的複數導電開口；形成在該介電層上並電性連接該些導電開口的線路層；以及連接於該封裝膠體的複數金屬邊緣部，其中，各該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構，且該金屬邊緣部係電性獨立於該線路層及電子元件。

本發明又提供一種封裝結構，係包括：具有線路層及絕緣層的基板本體；連接於該基板本體且具有相對之非作用面及作用面的電子元件，其中，該作用面具有電性連接該線路層的複數電極墊；以及連接於該基板本體的金屬邊緣部，其中，該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構，且該金屬邊緣部係電性獨立於該線路層及電子元件。

本發明復提供一種整版面之封裝結構，係包括：具有 線路層及絕緣層的基板本體；連接於該基板本體且具有相對之非作用面及作用面的複數電子元件，而該些電子元件係對該基板本體為分離排列，其中，該作用面具有電性連接該線路層的複數電極墊；以及連接於該基板本體的複數金屬邊緣部，其中，各該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構，且該金屬邊緣部係電性獨立於該線路層及該些電子元件。

本發明的封裝結構及其製法係藉由圍繞電子元件之各周圍金屬邊緣部而避免習知技術之在雷射燒灼相鄰周圍金屬邊緣部之間的介電材料、封裝膠體或其二者時所造成的諸多熱損傷問題，故本發明可大為提高封裝結構的生產良率及提升封裝結構的可靠性，從而可在12吋以上之整版面的封裝結構使用雷射切單製程。

1、1’、2、2’、2a、2b‧‧‧封裝結構

3‧‧‧雷射

4‧‧‧第一阻層

5‧‧‧第二阻層

10、20‧‧‧封裝膠體

10a、20a‧‧‧第一表面

10b、20b‧‧‧第二表面

11‧‧‧晶片

11a、21a、51a‧‧‧作用面

11b、21b、51b‧‧‧非作用面

111、211、511‧‧‧電極墊

13、23‧‧‧重佈線層

131、231‧‧‧導電開口

132、232、232’‧‧‧介電層

133、233、761‧‧‧線路層

15、25‧‧‧銲球

20c‧‧‧側表面

201‧‧‧凹槽

21、51‧‧‧電子元件

2321‧‧‧介電層凹部

27‧‧‧承載板

29‧‧‧金屬邊緣部

29a‧‧‧附加金屬邊緣部

291‧‧‧缺口

292‧‧‧延伸部

76‧‧‧基板本體

762‧‧‧絕緣層

78‧‧‧銲線

D₁、D₂‧‧‧厚度

P₁、P₂、P’‧‧‧間距

第1及1’圖係分別為習知之整版面之封裝結構的剖視圖及俯視圖；第2A至2C圖係本發明之封裝結構的製法之一態樣的剖視圖，其中，第2B’圖係第2B圖的俯視圖，第2C’圖係第2C圖之另一態樣；第3A至3D圖係本發明之封裝結構的製法之另一態樣的剖視圖，其中，第3D’圖係第3D圖之另一態樣，而第3D”圖亦係第3D圖之另一態樣；第4A至4C圖係本發明之封裝結構的製法之另一態樣的剖視圖，其中，第4B’及4C’圖係與第4B及4C圖相關 之另一製法態樣；第5A至5C圖係本發明之封裝結構的製法之另一態樣的剖視圖，其中，第5B’圖係第5B圖的俯視圖；第6圖係本發明之封裝結構的另一態樣的剖視圖；以及第7A至7B圖係本發明之封裝結構的製法之另一態樣的剖視圖，其中，第7A’圖係與第7A圖相關之另一製法態樣。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

請參照第2A至2C及2B’圖，第2A至2C圖係本發明之封裝結構的製法之一態樣的剖視圖，而第2B’圖係第2B圖的俯視圖，第2C’圖係第2C圖之另一態樣，但為了方便說明，第2B圖僅顯示第2B’圖之一部分。

如第2A圖所示，本發明之封裝結構2的製法係首先提供其上形成有封裝膠體20的承載板27，封裝膠體20具有連接承載板27之第二表面20b及與其相對之第一表面20a，第一表面20a嵌埋且外露出複數電子元件21，其具有相對之非作用面21b及作用面21a，其中，作用面21a具有 複數電極墊211且作用面21a外露出第一表面20a。

詳而言之但不限於此，如上所述之承載板27上可具有黏著層或離型層(皆未圖示)，以在製程中使封裝膠體20可暫時接置於承載板27上或在製程中可方便使承載板27其上之封裝膠體20從承載板27上剝離，然而，黏著層及離型層的設置方式已為習知，在此不再贅述；並且，複數電子元件21可為各種習知之半導體元件的形式，且係分離地嵌埋於封裝膠體20中，而半導體元件可例如為晶粒、晶片或已封裝之半導體元件(如晶片接置於矽中介層)等等，而晶粒及晶片可為單一或多層層疊的形式，亦可為單一或多層層疊之晶粒或晶片接置於例如為中介板上的形式。又為了使封裝結構2更加薄化或方便使用紅外線偵測電子元件21之電極墊211的位置，故第二表面20b可外露出電子元件21之非作用面21b。

接著如第2B圖所示，於電子元件21之作用面21a上形成電性連接電極墊211的複數導電開口231，並形成連接於封裝膠體20的複數金屬邊緣部29，而各金屬邊緣部29之平面投影圍繞電子元件21之平面投影，以使各金屬邊緣部29所圍繞之範圍定義出一封裝結構2，金屬邊緣部29之平面投影形狀可為具有封閉路徑的形狀，而特定而言，係矩形或方形(即長方形或正方形)，且在電子元件21之作用面21a及封裝膠體20上形成介電層232，其對應露出導電開口231，另在介電層232上形成電性連接導電開口231的線路層233，而於承載板27上構成如第2B’圖所 示的一整版面之封裝結構2’，整版面之封裝結構2’係由分離排列於承載板27上之複數封裝結構2所組成，更特定而言，整版面之封裝結構2’係由以陣列方式排列於承載板27上之複數封裝結構2所組成，而金屬邊緣部29之厚度D₁與封裝結構2之厚度D₂的比例介於0.1與1之間，另金屬邊緣部29係電性獨立於線路層233及電子元件21。

詳而言之但不限於此，導電開口231、介電層232及線路層233係構成重佈線層(Re-distribution layer，RDL)23，而其與複數金屬邊緣部29之形成方式可依製程策略不同而變化，以下提供數種非限制實施例以供參照。

在形成重佈線層23及複數金屬邊緣部29之一非限制實施例中，可先在封裝膠體20及電子元件21之作用面21a上形成材料例如為熱傳導係數(thermal conductivity)大於204瓦/(公尺*絕對溫度)(W/(m*K))的金屬、金屬合金或金屬混合物的金屬材料層(未圖示)，而更特定而言，金屬材料層之材料為銅、鋁、金、銀、鈦等等或其組合，之後圖案化該金屬材料層以形成電性連接電極墊211的導電開口231及分別位於複數電子元件21周圍之封裝膠體20的第一表面20a上的環繞的金屬材料層，而導電開口231之平面投影形狀的非限制性實施例可為多角形、橢圓形、圓形或梅花形，特定而言，導電開口231係為導電盲孔，另外，相鄰封裝結構2之間具有一間距P₂，且其寬度可大於或等於後續雷射切單所需空間之間距P₁；其後可在電子元件21之作用面21a及第一表面20a上形成介電層232，其 對應露出導電開口231及金屬邊緣部29，或者亦可採取其他適合的製程策略而使金屬邊緣部29的之厚度D₁小於欲形成之介電層232的厚度，以在形成介電層232後使金屬邊緣部29嵌設於介電層232中(未圖示此情況)；最後在介電層232上形成電性連接導電開口231的線路層233並在環繞的金屬材料層上對應形成額外的金屬材料層(未圖示)，以使金屬邊緣部29的厚度大於導電開口231的厚度或等於導電開口231與線路層233之厚度和，又或者在另一實施例中，金屬邊緣部29可突出於線路層233，即金屬邊緣部29之頂面高於線路層233。

然而，在另一實施例中，可在形成線路層233時遮蔽金屬邊緣部29，以使金屬邊緣部29之厚度等於導電開口231之厚度。而在形成線路層233後，本發明可在線路層233上形成或接置銲球25。

另外，在以另一製程策略形成重佈線層23與複數金屬邊緣部29的實施例中，可先在封裝膠體20及電子元件21之作用面21a上形成圖案化之介電層232，接著形成導電開口231、線路層233及金屬邊緣部29。

值得注意的是，無論採取何種非限制性製程策略以使金屬邊緣部29的厚度大於或等於導電開口231的厚度、使金屬邊緣部29的厚度等於導電開口231與線路層233的厚度和、使金屬邊緣部29嵌設於介電層232中、或者使金屬邊緣部29突出於線路層233，僅須依照使金屬邊緣部29之厚度D₁與封裝結構2之厚度D₂的比例介於0.1與1之間 的規範即可，因此，只要遵循以上規範，可依需求變化製程策略而得到本發明的金屬邊緣部29之厚度D₁。

再者，請參照其為第2B圖之俯視圖的第2B’圖，其中金屬邊緣部29之平面投影形狀可如封裝結構2a般具有缺口291，且金屬邊緣部29可如封裝結構2b般復具有往電子元件21之平面投影方向延伸的延伸部292，而延伸部292的作用在於可增加金屬邊緣部29在雷射燒灼時之散熱面積。

此外，在另一實施例中，金屬邊緣部29之外側與封裝膠體2之側表面20c間的間距P’小於50微米，而更特定而言，間距P’介於0.5微米與50微米之間，即間距P₂之寬度為間距P₁之寬度與間距P’之二倍寬度的和。在間距P’介於0.5微米與50微米之間的情況下，相鄰金屬邊緣部29之間可具有介電層232。

接著，移除承載板27。

最後，如第2C圖所示，以雷射3沿任二相鄰之金屬邊緣部29間之路徑燒灼，以對整版面之封裝結構2’進行切單而構成複數封裝結構2。詳而言之，其係以雷射3燒灼相鄰金屬邊緣部29之間的間距P₂內的介電層232、封裝膠體20或其二者，此時，由於各封裝結構2之外緣具有金屬邊緣部29，故可改善雷射3燒灼對各封裝結構2所造成之熱損傷問題。

而如第2C圖所示之本發明的封裝結構2係包括：電子元件21、封裝膠體20、介電層232、導電開口231、線 路層233及金屬邊緣部29。

如上所述之電子元件21具有相對之非作用面21b及作用面21a，作用面21a具有電極墊211，而電子元件21係嵌埋於封裝膠體20中且電子元件21之作用面21a可由封裝膠體20之第一表面20a所外露出並由第二表面20b覆蓋，或者，電子元件21之非作用面21b亦可由第二表面20b外露出。

如上所述之介電層232係形成在封裝膠體20及作用面21a上，而導電開口231係形成在介電層232中且電性連接該些電極墊211，線路層233係形成在介電層232上並電性連接導電開口231。

如上所述之金屬邊緣部29係形成在封裝膠體20上，各該金屬邊緣部29所圍繞之範圍係定義出一封裝結構2，且金屬邊緣部29之平面投影圍繞電子元件21之平面投影，另金屬邊緣部29係電性獨立於線路層233及電子元件21。詳而言之但不限於此，形成金屬邊緣部29之材料係例如為熱傳導係數大於204W/(m*K)的金屬、金屬合金或金屬混合物，而更特定而言，金屬邊緣部29之材料為銅、鋁、金、銀、鈦等等或其組合，而金屬邊緣部29係形成於第一表面20a上且金屬邊緣部29之平面投影形狀可為具有封閉路徑的形狀，而特定而言，係矩形或方形(即長方形或正方形)，另金屬邊緣部29之外側與封裝膠體20之側表面間的間距P’可小於50微米，而更特定而言，間距P’介於0.5微米與50微米之間。在間距P’介於0.5微米與50微米之 間的情況下，相鄰金屬邊緣部29之間可形成有介電層232，並且只要是金屬邊緣部29之厚度D₁與封裝結構2之厚度D₂的比例介於0.1與1之間，金屬邊緣部29的厚度可大於或等於導電開口231的厚度、可等於導電開口231與線路層233的厚度和、可嵌設於介電層232中或者使金屬邊緣部29突出於線路層233。

此外，本發明之封裝結構2的金屬邊緣部29復具有如第2B’圖中所示缺口291及往電子元件21之平面投影方向延伸的延伸部292。

請參照第2C’圖，係第2C圖之另一態樣，第2C’圖與第2C圖的差異係在於介電層232復形成有介電層凹部2321且線路層233係嵌設於介電層凹部2321中，以及在間距P’介於0.5微米與50微米之間的情況下，相鄰金屬邊緣部29之間可具有介電層232’(即介電層232復可形成於各相鄰金屬邊緣部29之間，並於雷射3燒灼後，於封裝結構2邊緣留存一層寬度介於0.5微米與50微米之間的介電層232’)。

而在如第2C’圖之線路層233嵌設於介電層凹部2321的情況下，本發明之金屬邊緣部29可嵌設於介電層232中，以使金屬邊緣部29被介電層232覆蓋(未圖示此情況)。

請參照第3A至3D圖，係本發明之封裝結構的製法之另一態樣的剖視圖，第3D’圖係第3D圖之另一態樣。

在第3A圖中，其與第2A圖之差異係在於所提供之承載板27上的封裝膠體20之第一表面20a形成有凹槽201， 而形成凹槽201之方法可為在封裝膠體20中形成凹部(未標示)之後於該凹部中形成第一阻層4以將該凹部隔成具有寬度為間距P₂的凹槽201，如第3A圖所示；或者，直接在封裝膠體20中形成對應欲形成金屬邊緣部29的凹槽201(未圖示此情況)。

在第3B圖中，形成導電開口231、介電層232、線路層233及部分金屬邊緣部29。

在第3C圖中，在介電層232、線路層233及第一阻層4上形成第二阻層5，並在金屬邊緣部29上對應形成例如其材料為熱傳導係數大於204W/(m*K)的金屬、金屬合金或金屬混合物的金屬材料層(未標示)，而更特定而言，金屬材料層之材料為銅、鋁、金、銀、鈦等等或其組合，以增厚金屬邊緣部29。然而值得注意的是，只要金屬邊緣部29之厚度D₁與封裝結構2之厚度D₂的比例介於0.1與1之間，可使金屬邊緣部29之頂面突出或齊平於線路層233，且金屬邊緣部29之外側與封裝膠體20之側表面20c間可具有小於50微米之間距P’的寬度，而更特定而言，間距P’介於0.5微米與50微米之間；即在間距P’介於0.5微米與50微米之間的情況下，間距P₂之寬度為間距P₁之寬度與間距P’之二倍寬度的和，且在間距P’為0微米的情況下，金屬邊緣部29之外側與封裝膠體20之側表面20c間亦可不具有間距P’的寬度(未圖示此情況)。

在第3D圖中，於去除第一阻層4與第二阻層5並移除承載板27後可進行雷射切單製程，以形成複數封裝結構 2，而其與第2A圖之差異僅在於金屬邊緣部29係形成在封裝膠體20之第一表面20a所形成之凹槽201中，並且雷射3係燒灼相鄰金屬邊緣部29之間的間距P₁中之封裝膠體20。

請參照第3D’圖，係第3D圖之另一態樣，第3D’圖與第3D圖的差異係在於介電層232復形成有介電層凹部2321且線路層233係嵌設於介電層凹部2321中。而在此態樣中，本發明之介電層232可覆蓋金屬邊緣部29(未圖示此情況)。另外請參照第3D”圖，係第3D圖之另一態樣，第3D”圖與第3D圖的差異係在於第3D”圖之金屬邊緣部29係齊平於封裝膠體20，而介電層232係覆蓋金屬邊緣部29，以使金屬邊緣部29嵌設於封裝膠體20中。

請參照第4A至4C圖，其係本發明之封裝結構的製法之另一態樣的剖視圖。

如第4A圖所示，本態樣之封裝結構2的製法係首先提供其上形成有封裝膠體20、分離排列之複數電子元件21、介電層232、複數導電開口231及線路層233的承載板27，且封裝膠體20之第二表面20b形成有凹槽201。詳而言之，線路層233及介電層232形成於承載板27之一表面，導電開口231形成於介電層232中以電性連接線路層233，而電子元件21具有相對之非作用面21b及作用面21a，作用面21a具有電極墊211且接置於介電層232上，電極墊211電性連接導電開口231，另封裝膠體20形成於介電層232上且包覆電子元件21，而封裝膠體20具有露 出作用面21a的第一表面20a及與其相對之第二表面20b，凹槽201之深度可小於或等於封裝膠體20之厚度。

而第4A圖可具有另一態樣(未圖示)，其與第4A圖之差異係在於介電層232復形成有如第2C’圖之介電層凹部2321且線路層233係嵌設於介電層凹部2321中。

接著，如第4B圖所示，在封裝膠體20之第二表面20a所形成之凹槽201中形成複數金屬邊緣部29，且金屬邊緣部29係電性獨立於線路層233及電子元件21，而形成金屬邊緣部29之材料係為熱傳導係數大於204W/(m*K)的金屬、金屬合金或金屬混合物，而更特定而言，金屬邊緣部29之材料為銅、鋁、金、銀、鈦等等或其組合，且金屬邊緣部29之平面投影形狀係為圍繞電子元件21之平面投影的具有封閉路徑的形狀，而特定而言，係矩形或方形(即長方形或正方形)，或者金屬邊緣部29之平面投影形狀可具有如第2B’圖中的缺口291及具有往電子元件21之平面投影方向延伸的延伸部(未圖示此情況)，各金屬邊緣部29所圍繞之範圍係用以定義出一封裝結構2。而值得注意的是，金屬邊緣部29之厚度D₁與封裝結構2的厚度D₂的比例介於0.1與1之間，而相鄰金屬邊緣部29之間可具有封裝膠體20。

接著，如第4C圖所示，移除承載板27並進行雷射切單製程，以形成封裝結構2，且金屬邊緣部29之外側與封裝膠體20之側表面20c間可具有小於50微米之間距P’的寬度，而更特定而言，間距P’介於0.5微米與50微米之間； 即在間距P’介於0.5微米與50微米之間的情況下，間距P₂之寬度為間距P₁之寬度與間距P’之二倍寬度的和，或者，在間距P’為0微米的情況下，金屬邊緣部29之外側與封裝膠體20之側表面20c間不具有間距P’的寬度(未圖示此情況)。

此外，如第4A至4C圖之態樣可具有另一種實施例，其與第4A至4C圖之態樣的差異係在於重佈線層23係嵌埋且外露於封裝膠體20(未圖示此情況)。

請參照第4B’及4C’圖，其係與第4B及4C圖相關之本發明之封裝結構的製法之另一態樣的剖視圖。第4B’圖與第4B圖相異之處係在於封裝膠體20中並未形成有凹槽201，故複數金屬邊緣部29係直接形成在封裝膠體20之第二表面20b上。之後如第4C’圖所示，移除承載板27並進行雷射切單製程，以形成複數封裝結構2。

請參照第5A至5C及5B’圖，第5A至5C圖係本發明之封裝結構的製法之另一態樣的剖視圖，而第5B’圖係第5B圖的俯視圖，而為了方便說明，第5B圖僅顯示第5B’圖之一部分。

如第5A圖所示，首先提供其上形成有封裝膠體20的承載板27，封裝膠體20具有連接承載板27之第二表面20b及與其相對之第一表面20a，第一表面20a嵌埋且外露出複數電子元件51，其具有相對之非作用面51b及作用面51a，其中，作用面51a具有複數電極墊511且外露出第一表面20a，而非作用面51b連接承載板27，且複數電子元 件51排列於承載板27上。

詳而言之但不限於此，如上所述之承載板27可為晶圓、塑膠板、玻璃纖維板、金屬板、陶瓷板或其組合，並且，複數電子元件51可為晶片或連接於晶圓上之晶粒，且電子元件51係分離排列地嵌埋於封裝膠體20中。

接著如第5B圖所示，可以多種製程策略形成如第2B、2C’及3C圖中的導電開口231、複數金屬邊緣部29、介電層232及線路層233，而於承載板27上構成一整版面之封裝結構2’，且在承載板27為晶圓及電子元件51為晶粒的情況下，線路層233上可形成例如為凸塊的導電元件(未圖示)。

特定而言，整版面之封裝結構2’可由以陣列方式排列之複數封裝結構2所組成，或者，在承載板27為晶圓及電子元件51為晶粒的情況下，整版面之封裝結構2’可由以如第5B’所示之晶圓形式排列之複數封裝結構2所組成，且金屬邊緣部29之平面投影形狀可具有如封裝結構2a的缺口291，另外，金屬邊緣部29可如封裝結構2b般具有往電子元件21之平面投影方向延伸的延伸部292。

最後，如第5C圖所示，移除承載板27並以雷射3沿任二相鄰之金屬邊緣部29間之路徑燒灼，以對整版面之封裝結構2’進行切單而構成複數封裝結構2，而以雷射3對整版面之封裝結構2’進行切單之詳細內容已在上文說明，故不再贅述。

另外，本發明之封裝結構亦可組合如第2A至2C圖、 第3A至3D圖、第4A至4C圖及第5A至5C圖之各種組件及製程步驟以形成如第6圖所示之另一態樣的封裝結構，其係使封裝膠體20於連接金屬邊緣部29之側之相對側復連接有電性獨立於線路層233與電子元件21的附加金屬邊緣部29a，舉例而言，於金屬邊緣部29連接於封裝膠體20之第一表面20a側時，附加金屬邊緣部29a係連接於封裝膠體20之第二表面20b側，而於金屬邊緣部29連接於封裝膠體20之第二表面20b側時，附加金屬邊緣部29a係連接於封裝膠體20之第一表面20a側(未圖示此情況)，其中，附加金屬邊緣部29a之厚度與封裝結構2之厚度D₂的比例、形狀、材料及各附加金屬邊緣部29a之間的間距等特性可類似於金屬邊緣部29。

請參照第7A至7B及7A’圖，第7A至7B圖係本發明之封裝結構的製法之另一態樣的剖視圖，而第7A’圖則係與第7A圖相關之另一製法態樣。

如第7A圖所示，首先提供其上連接有複數電子元件21及金屬邊緣部29的基板本體76，而基板本體76包括絕緣層762及其上的線路層761，且電子元件21具有相對之非作用面21b及作用面21a，作用面21a具有電性連接線路層761的複數電極墊211，另電子元件21係對基板本體76為分離排列，再者，基板本體76上可形成有封裝膠體20，其包覆電子元件21並連接有金屬邊緣部29，且封裝膠體20具有外露出電子元件21的第一表面20a及與其相對之第二表面20b，其中，金屬邊緣部29所圍繞之範圍係用以 定義出一封裝結構2，另金屬邊緣29部係電性獨立於線路層761及電子元件21。

詳而言之但不限於此，如上所述之基板本體76可為應用於封裝結構之所有類型的封裝基板，而封裝基板的類型已為所屬技術領域中具有通常知識者所知曉，在此不再贅述，而於第7A圖之態樣中，基板本體66包括絕緣層762及其上的線路層761，絕緣層762可為具有絕緣特性的材料，更特定而言可為介電材料。而電子元件21可為各種習知之半導體元件的形式，而半導體元件可例如為晶粒、晶片或已封裝之半導體元件(如晶片接置於矽中介層)等等，而晶粒及晶片可為單一或多層層疊的形式，亦可為單一或多層層疊之晶粒及晶片接置於例如為中介板上的形式，且電子元件21具有相對之非作用面21b及作用面21a，並且電子元件21可於其作用面21a具有複數電極墊211，以藉由銲線78電性連接線路層761，然而，本發明亦可使用覆晶接合(flipchip bonding)方式使電極墊211電性連接線路層761，而覆晶接合方式已為所屬技術領域中具有通常知識者所知曉，在此不再贅述。另外，電子元件21對基板本體76而言為分離排列以組成整版面之封裝結構2’，特定而言，整版面之封裝結構2’可以陣列方式排列，更特定而言，其可為板材(Substrate Panel)結構或晶圓形式之排列結構。

進一步詳而言之但不限於此，封裝膠體20包覆電子元件21並連接有金屬邊緣部29，特定而言，封裝膠體20具有第一表面20a及與其相對之第二表面20b，且封裝膠體 20之第一表面20a接觸基板本體76，並外露出嵌埋於封裝膠體20中之電子元件21的非作用面21b，而電子元件21之非作用面21b可接置於位在基板本體76上的置晶墊(未圖示)，在此情況下，封裝膠體20之第一表面20a外露出置晶墊。然而，須注意的是在覆晶接合的情況下，第一表面20a外露出作用面21a且第二表面20b外露出非作用面21b。另外，金屬邊緣部29可依實際需求而採取適當製程策略來形成於各種位置，舉例而言，該等位置可為嵌埋於基板本體76中並齊平於基板本體76之表面以連接封裝膠體20、嵌埋於基板本體76中並延伸至封裝膠體20中、嵌埋於封裝膠體20中並由第一表面20a露出、嵌埋於封裝膠體20內、嵌埋於封裝膠體20中並齊平第二表面20b、嵌埋於封裝膠體20中並突出於第二表面20b或如以上之組合，例如，如第7A’圖之非限制性範例所示地使封裝膠體20於連接金屬邊緣部29之側之相對側復連接有電性獨立於線路層761及電子元件21的附加金屬邊緣部29a，如第7A’圖所示，封裝膠體20之第一表面20a側連接有金屬邊緣部29，故封裝膠體20之第二表面20b側連接有附加金屬邊緣部29a，或者，若封裝膠體20之第二表面20b側連接有金屬邊緣部29，則封裝膠體20之第一表面20a側連接有附加金屬邊緣部29a(未圖示此情況)，又或是可在封裝膠體20內或基板本體76中形成類似於金屬邊緣部29的其它金屬邊緣部(未圖示)。

然而值得注意的是，各金屬邊緣部29之平面投影形狀 可為具有封閉路徑的形狀，或者金屬邊緣部29之平面投影形狀可具有如第2B’或5B’圖中的缺口291。另外，金屬邊緣部29可如第2B’或5B’圖所示地具有往電子元件21之平面投影方向延伸的延伸部292。

另外，金屬邊緣部29之厚度D₁與封裝結構2之厚度D₂的比例、金屬邊緣部29之材料及各金屬邊緣部29之間的間距P₂等特性已於上述各態樣中詳述，在此不再贅述。

最後，如第7B圖所示，以雷射3沿任二相鄰之金屬邊緣部29間的路徑燒灼，以對整版面之封裝結構2’進行切單而構成如第7B圖所示的複數封裝結構2，而以雷射3對整版面之封裝結構2’進行切單之詳細內容已在上文說明，故不再贅述。

綜上所述，相較於先前技術，由於本發明係藉由圍繞電子元件之各周圍金屬邊緣部而避免習知技術之在雷射燒灼相鄰各周圍金屬邊緣部之間的介電材料、封裝膠體或其二者時所造成的介電層與線路層剝離、線路層損傷或封裝結構外觀燒蝕等等的諸多熱損傷問題，從而在應用雷射切單整版面之封裝結構時，大為提高封裝結構的生產良率及提升封裝結構的可靠性，並因此可在12吋以上之整版面之封裝結構使用雷射切單製程。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。

2‧‧‧封裝結構

3‧‧‧雷射

20‧‧‧封裝膠體

20a‧‧‧第一表面

20b‧‧‧第二表面

20c‧‧‧側表面

21‧‧‧電子元件

21a‧‧‧作用面

21b‧‧‧非作用面

211‧‧‧電極墊

23‧‧‧重佈線層

231‧‧‧導電開口

232‧‧‧介電層

233‧‧‧線路層

25‧‧‧銲球

29‧‧‧金屬邊緣部

D₁、D₂‧‧‧厚度

P₁、P₂、P’‧‧‧間距

Claims (23)

1. 一種封裝結構，係包括：電子元件，係具有相對之非作用面及具有複數電極墊的作用面；封裝膠體，係包覆該電子元件，且該封裝膠體具有外露出該作用面的第一表面及相對該第一表面之第二表面；介電層，係形成在該封裝膠體及該作用面上；複數導電開口，係形成在該介電層中且電性連接該些電極墊；線路層，係形成在該介電層上並電性連接該些導電開口；以及金屬邊緣部，連接於該封裝膠體且電性獨立於該線路層及電子元件，其中，該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構。
2. 一種整版面之封裝結構，係包括：承載板；複數電子元件，係具有相對之作用面與非作用面，且該作用面具有複數電極墊，而該些電子元件係分離排列；封裝膠體，係包覆該些電子元件，且該封裝膠體具有外露出該作用面的第一表面及相對該第一表面之第二表面，該第二表面連接該承載板；介電層，係形成在該封裝膠體及該作用面上； 複數導電開口，係形成在該介電層中且電性連接該些電極墊；線路層，係形成在該介電層上並電性連接該些導電開口；以及複數金屬邊緣部，連接於該封裝膠體且電性獨立於該線路層及電子元件，其中，各該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構。
3. 一種封裝結構，係包括：基板本體，係包括絕緣層及其上的線路層；電子元件，係連接於該基板本體且具有相對之非作用面及作用面，其中，該作用面具有電性連接該線路層的複數電極墊；以及金屬邊緣部，係連接於該基板本體且電性獨立於該線路層及電子元件，其中，該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構。
4. 一種整版面之封裝結構，係包括：基板本體，係包括絕緣層及其上的線路層；複數電子元件，係連接於該基板本體且具有相對之非作用面及作用面，而該些電子元件係分離排列，其中，該作用面具有電性連接該線路層的複數電極墊；以及複數金屬邊緣部，係連接於該基板本體且電性獨立於該線路層及該些電子元件，其中，各該金屬邊緣部所圍繞之範圍係用以定義出一封裝結構。
5. 如申請專利範圍第1、2、3或4項所述之封裝結構，其中，形成該金屬邊緣部之材料係為熱傳導係數大於204W/(m*K)的金屬、金屬合金或金屬混合物。
6. 如申請專利範圍第1、2、3或4項所述之封裝結構，其中，該金屬邊緣部復具有往該電子元件之平面投影方向延伸的延伸部。
7. 如申請專利範圍第1、2、3或4項所述之封裝結構，其中，該金屬邊緣部之平面投影形狀係為具有封閉路徑的形狀。
8. 如申請專利範圍第1、2、3或4項所述之封裝結構，其中，該金屬邊緣部之平面投影形狀具有缺口。
9. 如申請專利範圍第1、2、3或4項所述之封裝結構，其中，該電子元件係為半導體元件。
10. 如申請專利範圍第1或2項所述之封裝結構，其中，該金屬邊緣部之厚度與該封裝結構之厚度的比例介於0.1與1之間。
11. 如申請專利範圍第3或4項所述之封裝結構，復包括封裝膠體，係形成於該基板本體上並包覆該電子元件。
12. 如申請專利範圍第11項所述之封裝結構，其中，該封裝膠體於連接該金屬邊緣部之側之相對側復連接有電性獨立於該線路層及電子元件的附加金屬邊緣部。
13. 如申請專利範圍第1或2項所述之封裝結構，其中，該封裝膠體於連接該金屬邊緣部之側之相對側復連接有電性獨立於該線路層及電子元件的附加金屬邊緣 部。
14. 如申請專利範圍第1或2項所述之封裝結構，其中，該封裝膠體復形成有凹槽，且該金屬邊緣部係形成於該凹槽中。
15. 如申請專利範圍第1或2項所述之封裝結構，其中，該介電層復形成有介電層凹部，且該線路層係嵌設於該介電層凹部中。
16. 如申請專利範圍第1或2項所述之封裝結構，其中，該金屬邊緣部係嵌設於該介電層中。
17. 如申請專利範圍第1或2項所述之封裝結構，其中，該金屬邊緣部係突出於該線路層。
18. 如申請專利範圍第1或2項所述之封裝結構，其中，該金屬邊緣部係形成於該第一表面上。
19. 如申請專利範圍第1或2項所述之封裝結構，其中，該金屬邊緣部係突出於該第二表面。
20. 如申請專利範圍第2或4項所述之整版面之封裝結構，其中，該些電子元件係以陣列方式排列。
21. 如申請專利範圍第1項所述之封裝結構，其中，該金屬邊緣部之外側與該封裝膠體之側表面間的間距小於50微米。
22. 如申請專利範圍第11項所述之封裝結構，其中，該金屬邊緣部之外側與該封裝膠體之側表面間的間距小於50微米。
23. 如申請專利範圍第2項所述之整版面之封裝結構，其 中，該承載板係為晶圓、塑膠板、玻璃纖維板、金屬板、陶瓷板或其組合。