TW201546954A - 半導體裝置的結構及其製造方法 - Google Patents

Abstract

本發明提供一種半導體結構與其製造方法，像是積體電路晶片之裝置，安裝於另一晶片基板、封裝基板、中介基板或其他類似基板上，且於基板上沿著切割線形成凹槽，並於鄰近晶片間之凹槽內形成一或多膜塑料層，之後可藉由背板薄化之步驟暴露出凹槽內之膜塑料，而單片化之步驟，則於凹槽內之膜塑料進行。在一實施例中，第一膜塑料層會形成於鄰近晶片間之凹槽中，而後，第二膜塑料層會形成並覆蓋於第一膜塑料層之上。而前述裝置放置於基板上之時點，可於基板凹槽形成之前或之後。

Description

防止薄型晶圓產生不良裂痕之結構與 方法

本發明係關於一種半導體技術，尤其係關於一種半導體封裝技術。

在形成半導體裝置的過程中，裝置晶粒可接合至晶圓上。一般的作法是在將晶粒接合至晶圓上之後，施用模塑料進行裝置晶粒和晶圓的封膠。於模塑料施用後，會對晶圓和裝置晶粒進行晶粒切割以形成封裝體，其中任一封裝體可包含晶圓上其中一個裝置晶粒和其中一個晶圓中的晶片。晶粒切割通常是利用刀片沿著晶圓的切割線進行切割來進行。

於晶片堆疊晶圓(chip on wafer，CoW)組裝時，晶圓成形過程會於像是矽基板和模塑料之間，引起模塑料收縮和熱膨脹係數不匹配，進而導致無法接受的晶圓翹曲。在組裝過程中，晶圓翹曲會對基板通孔與低k介電材料造成損傷。而由於在形成過程中所引發的應力，亦容易於已塑形的晶圓中容易產生細小的矽裂痕。此外，在基板和模塑 料之混合材料結構上，亦很難進行晶粒切割。

本發明之一實施方式提供了一種形成半導體裝置的方法，包含：提供第一晶粒和第二晶粒安裝在基板之第一側，而基板則在第一晶粒與第二晶粒間具有凹槽。前述之方法進一步更包含：形成一或多模塑料層於凹槽中，且至少一模塑料層延著第一晶粒與第二晶粒之側壁延伸；接著，基板於凹槽進行單片化(Singulated)以形成單片結構。於本發明一些實施例中，單片化步驟係經由切割凹槽內模塑料層完成，這會使得模塑料層殘留在沿著基板之側壁上。

本發明之另一實施方式提供了一種形成半導體裝置的方法，包含：提供一片第一側具有第一晶片區域和第二晶片區域的基板；再將第一晶片放置於基板之第一晶片區域，而第二晶片則放置於基板之第二晶片區域；並在位於第一晶片區域和第二晶片區域間之基板上形成凹槽；接著，在位於第一晶片和第二晶片間之凹槽中形成一或多膜塑料層。

本發明之又一實施方式提供一種半導體結構，具有第一基板和安裝至第一基板之第二基板、沿著第一基板分布之第一模塑料層，以及沿著第二基板分布之第二膜塑料層。

102‧‧‧第一基板或第一晶粒

102₁‧‧‧第一基板

102₂‧‧‧第一基板

102_A‧‧‧第一基板或第一晶粒

102_B‧‧‧第一基板或第一晶粒

102_C‧‧‧第一基板或第一晶粒

102D‧‧‧第一基板或第一晶粒

104‧‧‧第二基板

104₁‧‧‧晶粒

104₂‧‧‧晶粒

106‧‧‧第一電接點

108‧‧‧重佈層

112‧‧‧絕緣材料

114‧‧‧第二電接點

116‧‧‧通孔

120‧‧‧電連接件

122‧‧‧底部填充材料

124‧‧‧切割線

220‧‧‧凹槽

330‧‧‧膜塑料或模塑料層

330₁‧‧‧第一膜塑料層

330₂‧‧‧第二膜塑料層

550‧‧‧電連接件

552‧‧‧接觸墊

660‧‧‧承載基板或切割膠帶

710‧‧‧單片化後膜塑料沿著第二基板的側壁延伸

1902‧‧‧鈍化層

W₁‧‧‧凹槽之寬度

D₁‧‧‧凹槽之深度

T₁‧‧‧第二基板之厚度

2102‧‧‧步驟

2104‧‧‧步驟

2112‧‧‧步驟

2114‧‧‧步驟

2120‧‧‧步驟

2122‧‧‧步驟

2124‧‧‧步驟

2126‧‧‧步驟

從以下的詳細說明搭配圖式閱讀可完整的理解本 發明的各個方面，值得注意的是，根據本產業標準作業方式，各種特徵並未按照比例繪製，事實上，為了清楚的討論，各種特徵的尺寸可以任意的放大或縮小。

第1圖為本發明之一實施例，半導體裝置各種中間階段製程之第一基板安裝於第二基板步驟的剖面示意圖。

第2圖為本發明之半導體裝置各種中間階段製程之凹槽化步驟的剖面示意圖。

第3圖為本發明之一實施例，半導體裝置各種中間階段製程之設置膜塑料步驟的剖面示意圖。

第4A圖為本發明之一實施例，半導體裝置各種中間階段製程之第二基板背部薄化步驟的剖面示意圖。

第4B圖為本發明之一實施例，半導體裝置的第二基板之背部在薄化步驟後的平面圖。

第5圖為本發明之一實施例，半導體裝置各種中間階段製程之形成電連接件步驟的剖面示意圖。

第6圖為本發明之一實施例，半導體裝置各種中間階段製程之組件安裝於載體步驟的剖面示意圖。

第7圖為本發明之一實施例，半導體裝置各種中間階段製程之單片化步驟後的剖面示意圖。

第8圖為本發明之一實施例，半導體裝置各種中間階段製程之第二基板未連接第一基板的剖面示意圖。

第9圖為本發明之一實施例，半導體裝置各種中間階段製程之第二基板已連接第一基板的剖面示意圖。

第10圖為本發明之另一實施例，具有二層膜塑料層 之半導體裝置的剖面示意圖。

第11圖為本發明之另一實施例，具有二層膜塑料層之半導體裝置在單片化步驟後的剖面示意圖。

第12圖為本發明之另一實施例，半導體裝置之第二基板背部的平面圖。

第13圖為本發明之另一實施例，半導體裝置的第二基板之背部在薄化步驟後的平面圖。

第14圖為本發明之另一實施例，半導體裝置各種中間階段製程之形成電連接件及單片化步驟後的剖面示意圖。

第15A圖為本發明之一實施例，一種多晶粒封裝的剖面示意圖。

第15B圖為本發明之一實施例，一種多晶粒封裝的俯視圖。

第16A圖為本發明之另一實施例，一種多晶粒封裝的剖面示意圖。

第16B圖為本發明之另一實施例，一種多晶粒封裝的俯視圖。

第17A圖為本發明之另一實施例，一種多晶粒封裝的剖面示意圖。

第17B圖為本發明之另一實施例，一種多晶粒封裝的俯視圖。

第18A、B圖為本發明之另一實施例，一種多晶粒封裝的俯視圖。

第19圖為本發明之另一實施例，半導體裝置各種中間階段製程之增加鈍化層步驟的剖面示意圖。

第20圖為本發明之另一實施例，半導體裝置各種中間階段製程之單片化步驟後的剖面示意圖。

第21圖為本發明之一實施例，半導體裝置之各種中間階段製程的流程方塊圖。

以下提供本發明之多種不同的實施例或實例，以實現所提供之標的的不同技術特徵。下述具體實例的元件和設計用以簡化本發明。當然，這些僅為示例，而非用以限定本發明。舉例而言，說明書中揭示形成第一特徵結構於第二特徵結構之上方，其包括第一特徵結構與第二特徵結構形成而直接接觸的實施例，亦包括於第一特徵結構與第二特徵結構之間另有其他特徵結構的實施例，亦即，第一特徵結構與第二特徵結構並非直接接觸。此外，本發明於各個實例中可能用到重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述結構之間的關係。

另外，空間相對用語，如「下」、「低」、「上」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在包含除了圖式中所示之方位以外，裝置在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位)，而本文所使用的空間相對敘述亦可相對應地進行解釋。

本發明所揭露之實施例具體情況如下所述，換句話說，切割晶片堆疊晶圓(CoW)結構，從而形成三維積體電路(3DIC)封裝結構，例如，複數個晶粒放置於基板上，就像一個具有積體電路之已處理晶圓，而前述之基板單片切割後，可提供大量積體電路，例如一個3DIC結構。然而，這些實施例只是作為說明本發明之用途，且目前所揭露之方向亦可用於其他實施例。舉例來說，本發明所揭露之實施例可利用於其他種類之基板，例如：封裝基板、中介基板，以及其他類似基板。此外，本發明所揭露之簡化步驟僅係用於說明，並不用於限制本發明之實施方式或申請專利範圍，亦即這些例子僅係用於解釋和理解本發明之實施方式。

第1-7圖依據一些實施例闡明半導體裝置各種中間階段製程之剖面示意圖，首先參照第1圖，圖中所示之複數個第一基板102₁及102₂(統稱為第一基板102)安裝在第二基板104上，第一基板102可表現一或多個具有電子電路之積體電路晶粒，例如：第一基板102可分別包含任一合適基板，如有掺雜或無掺雜之矽塊材，或半導体絕緣基板(semiconductor-on-insulator，SOI)，或其他類似物。包含在第一基板102上之電子電路可為任一種類之電路，適合於特定的應用，例如：前述之電子電路可包含各種N型金屬氧化物半導體(N-type metal-oxide semiconductor，NMOS)和/或P型金屬氧化物半導體(N-type metal-oxide semiconductor，PMOS)裝置，如電晶體、電容、電阻、二極體、光激發二極體、保險絲，或其他類似物，並利用其相互連接以達成一或多種功能。這些功能可包含例如：存儲器結 構、處理結構、傳感器、放大器、功率分配、輸入/輸出電路、或其他類似物，上述提供實例之目的僅用於說明，以進一步解釋一些說明性實施例之應用，並不意味著以任何方式限制本發明，其他電路亦可作為一個適合的特定應用，此外，第一基板102可包含相同或不同之電路。

第一基板102更包含第一電接點106，用於提供一個外部電連接至其上所形成之電子電路，所屬技術領域中具有通常知識者將了解第一基板102可包含其他功能，例如：第一基板可包含各種金屬化層/介電層、通孔、接點、基板穿孔、鈍化層、鈍化後互連、襯墊、黏結/阻擋層、重佈層、底層凸塊金屬化層，及/或其他類似物。任何可用於形成前述結構之合適方法，將不在此進一步詳細討論。

在一些實施例中，第二基板104可包含於第一基板102所提及之類似的材料和/或裝置，例如：第二基板104可包含一個具有複數個晶粒(如第1圖中所示之晶粒104₁-104₂)之已處理晶圓，為了說明用途，第1圖揭示兩個晶粒104₁-104₂藉由切割線124分離，以及其他實施例可能具有任何數目之晶粒，在一些實施例中，第一基板102和第二基板104表現具有相同或相異功能的晶粒，例如在一些實施例中，第一基板102可以是記憶體晶粒，而第二基板104可以是邏輯晶粒，在其他實施例中，第二基板104可包括其他結構，例如在一些實施例中，安裝在第一基板102下之第二基板104可包括中介基板、封裝基板，或其他類型基板，以及可包括或不包括在其上所形成之主動式半導體裝置。

在一些實施例中，第二基板104包括重佈層 108，設置於靠近晶粒104₁-104₂上表面處，重佈層108包括具有導電線(圖未繪示)和通孔(圖未繪示)設置於其中之絕緣材料112，第二電接點114提供電性連接至形成於第二基板104上之電子電路。

第二電接點114可進一步提供電性連接至通孔116，一般來說，通孔116可使基板之一側電性連接至另一側，更詳細說明如下，例如，通孔116可提供位於第二基板104第一側上之第一基板102與連接於第二基板104對側之另一基板(圖未繪示)之間的電性連接，通孔亦可提供形成於第二基板104第一側之電子電路，電性連接至第二基板104相對的第二側所連接之裝置。

第一基板102上之第一電接點106可利用電連接件120電性耦合至第二電接點114。電連接件120可利用任何合適的方法形成，例如：直接將金屬對金屬結合、介電對介電結合、混合連接或其他相似方法。在一些實施例中，如第1圖所示，電連接件120包含金屬凸塊。在一些實施例中，金屬凸塊可包含焊料或微凸塊。凸塊也可包含其他材料。

第一電接點106及/或第二電接點114可用包含鎳、金、白金、鈀、銅、與其合金之多種塗鍍處理，以及包含像是化學鍍鎳浸金(electroless nickel immersion gold，ENIG)、化學鍍鎳鈀浸金(electroless nickel electroless palladium immersion gold，ENEPIG)、與其他相似之處理，以增加黏著性、提供擴散屏障、防止氧化與增加焊接能力。

一種可選擇的底部填充材料122可經由注入或以其他方式形成在第一基板102和第二基板104之間的空間，底部填充材料122可包含例如液態環氧樹脂，其可分佈於第一基板102和第二基板104之間，然後固化變硬，除其他用途外，底部填充材料122可用於防止裂痕形成在電連接件120中，其中裂痕通常是由於熱應力所造成。

此外，任一可變形之膠體或矽橡膠可形成於第一基板102和第二基板104之間，以幫助防止裂痕產生在電連接件120中，該膠體或矽橡膠可利用注入或其他置入膠或橡膠之方法，形成於第一基板102和第二基板104之間，可變形之膠體或矽橡膠可提供更大的應力釋放。

更詳細說明如下，第二基板104和連接於其上之第一基板102，藉由封裝及單片化，以形成積體電路封裝，例如三維積體電路(3DIC)封裝，不同材料間之熱膨脹係數(coefficient of thermal expansion，CTE)的不同，例如膜塑料之材料與第二基板104之材料，可能導致第二晶圓彎曲，而接續的基板彎曲可能損壞基板上之裝置，例如通孔、基板上之各層(例如在金屬化層中之低K介電材料)，及其他類似裝置；因為彎曲所導致的應力，使彎曲可進一步導致薄基板，例如矽基板產生裂痕。

因此，更詳細說明如下，本發明提供了一種在製造過程中降低第二基板104彎曲的方法，為了闡明此目的，參照表示切割線的數字124，使第二基板104被計劃性單片化，第1圖說明一種每一封裝體包含一個單一第一基板 102之實施例，在其他實施例中，一個封裝體可具有兩個以上安裝至單一基板的第一基板102。

現在參考第2圖，根據一些實施例，凹槽220沿著切割線124形成，更詳細說明如下，膜塑料形成於覆蓋第二基板104及凹槽220內，形成凹槽220並置入膜塑料於凹槽內會降低第二基板104上之應力，亦會降低因熱膨漲係數(coefficient of thermal expansion，CTE)不同而產生之彎曲。

形成凹槽220可利用例如刀鋸，亦可利用其他技術，例如，在其他實施例中，鐳射、蝕刻製程或其他類似技術亦可用於產生凹槽220。

在一些實施例中，凹槽220通過金屬化層並進入在下方的基板例如矽基板延伸，在一實施例中，凹槽220具有約1微米至約500微米之寬度W₁，及約1微米至約800微米之深度D₁。

根據一些實施例，第3圖說明模塑料330形成覆蓋於第一基板102及凹槽220中(見第2圖)，以保護裝置不受環境及外部汙染物之影響。舉例而言，膜塑料330可包含壓縮製模，且可包含環氧樹脂、橡膠或聚醯亞胺，亦可包含其他物質，在一些實施例中，膜塑料330係為一種液狀或膜狀的物質，膜塑料330會填充於第一基板102之間的空間，並填充於凹槽220中。

如第3圖所示，膜塑料330固化後，在頂部研磨作業時，可去除部份之膜塑料330，以暴露出第一基板102 之上表面，舉例而言，第一基板102之上表面可暴露出以幫助散熱，例如，在一實施例中，可於第一基板102之上表面裝上散熱器或散熱片，以幫助冷卻切割第一基板102。

第4A、4B圖示出一種背部薄化製程的進行，所暴露出之互連結構，例如在第二基板104中延伸之通孔116，而背部薄化製程係作用於第一基板102相對的一側，如第4a圖所示，薄化步驟可利用物理研磨、化學蝕刻、該等之組合或其他類似方法來進行，直到互連之通孔116暴露於第二基板104的底面，隨著背部薄化的操作，第二基板104可薄化為介於約5微米至約500微米的厚度。

如第4B圖所示，其為第二基板104的背部在薄化製程後之平面圖，在一些實施例中，薄化製程的進行，將持續至位於凹槽220內之膜塑料330暴露出才完成。

第5圖說明根據一些實施例，電連接件550延著第二基板104的背部形成，雖然可利用其他類型的電連接件，但在第5圖所示之實施例中，電連接件550包含凸塊或焊球形成於接觸墊552之上，舉例來說，當第二基板104安裝至電路板或電路卡、晶圓、封裝基板、另一個中介基板或其他類似基板時，C4(Controlled Collapse Chip Connection)焊凸塊或焊球可形成於第二基板104之相對或連接側，以形成外部或系統的連接，第二基板104的底面可具有重佈層(redistribution layer，RDL)，其形成連接結構呈水平走向並定位焊球至不同通孔116，以提供焊球放置處之靈活性。焊料可為含鉛或無鉛，且與目標系統中之後 用於安裝中介基板組件至母板、系統基板或其他類似基板之回焊製程一致，接觸墊552可接受包含鎳、金、白金、鈀、銅、與其合金等之不同的塗鍍處理，以及包含像是化學鍍鎳浸金(electroless nickel immersion gold，ENIG)、化學鍍鎳鈀浸金(electroless nickel electroless palladium immersion gold，ENEPIG)、與其他相似之處理，以增加黏著性、提供擴散屏障、防止氧化與增加焊接能力。

如第6圖所示，根據一些實施例，組件安裝於載體上，例如承載基板或切割膠帶660，在一些實施例中，切割膠帶660具有一黏著面，該黏著面用於與膜塑料330和第一基板102連接，除此之外，亦有其他可利用之不同種類的載體膜。

如第7圖所示，單片化步驟的進行，可形成個別的封裝，例如個別的多晶粒封裝，在一些實施例中，可利用通過模塑料330的切割以進行單片化步驟，如上所述，膜塑料330會沿著第二基板104的背部裸露出，在單片化步驟的時候，若在切割步驟中使用的寬度小於凹槽之寬度W₁，則單片化步驟的進行可透過模塑料330，而不需要透過鋸開或切開第二基板104，可降低第二基板104損壞的風險，就本實施例而言，在單片化後，膜塑料330沿著第二基板104的側壁延伸(如元件符號710所示)，單片化步驟可利用切割、雷射(lasing)、蝕刻或其他類似技術來進行。

第8圖和第9圖示出在一些實施例中，半導體裝置製造過程中之各種中間階段的剖面示意圖，第8、9圖提 及之各種元件可參照前述相同或相似的元件，其中相同的元件符號代表相同的元件。

根據一些實施例，首先參照第8圖，其示出第二基板104尚未連接於第一基板102的情況。如第8圖所示，在第二基板104與第一基板102連接之前，凹槽220可先形成於第二基板104上，參照前述第2圖，凹槽220可具有相似的形狀，且以類似的方法形成。

現在參照第9圖，根據一些實施例，第一基板102連接至第二基板104，隨後的步驟，可依照例如前述第3-7圖所述之方法進行，以製造多晶粒封裝。

參照前述第1-9圖所述之實施例，其說明使用單一膜塑料層之態樣，但在一些實施例中，亦可利用多膜塑料層，舉例而言，第10、11圖即說明一具有二層膜塑料層的實施例，例如統稱為模塑料層330之第一膜塑料層330₁及第二膜塑料層330₂，在本實施例中，第一膜塑料層330₁形成於凹槽220內(如第9圖)，第二膜塑料層330₂形成於鄰近的第一基板102之間。第一膜塑料層330₁可使用與前述第3圖相似的材料並利用相同的方法製成，值得注意的是，關於前述前述第8、9圖所述之第二個實施例，第一膜塑料層330₁可形成於第一基板102連接至第二基板104之前或之後，隨後，類似的步驟，可依照例如前述第4-7圖所述之方法進行。

第11圖示出一單片化步驟完成後所得之剖面示意圖，如圖所示，第一膜塑料層330₁沿著第二基板104之側壁形成，第二模塑料層330₂沿著第一基板102之側壁形 成，而第一膜塑料層330₁即第二模塑料層330₂可為相同或不同材料。

第12圖示出另一種實施例為前述步驟進行後之平面圖，參考前述第4B圖示出之第二基板104背部之平面圖，其中模塑料層330會沿著切割線暴露出，在該實施例中，膜塑料層330不會延著晶圓周圍延伸。

第12圖示出一實施例，凹槽220延著晶圓周圍延伸並以膜塑料填充，在該實施例中，在製造過程中，膜塑料層330可保護晶圓的邊緣，因此可避免或降低晶圓例如第二基板104的損壞。

第13、14圖示出根據一些實施例，半導體裝置製造過程中之各種中間階段的剖面示意圖，第13、14圖提及之各種元件可參照前述第1-7圖中之相同或相似的元件，其中相同的元件符號代表相同的元件。

首先參照第13圖，其示出在進行如第4A圖所述之背部薄化製程後之結構，其中背部薄化製程係朝著凹槽220進行，第13圖假設前述第1-3圖或第8-10圖所述之步驟已完成，接著利用如前述第4圖所述之背部薄化製程。

在這些實施例中，第二基板104之背部薄化製程的進行，不會使模塑料330暴露出，在這些實施例中，經過背部薄化製程後，第二基板330會具有剩下的一厚度T₁。

其後，進行如前述第5-7圖之步驟以進行單片化，再形成電連接件(例如電連接件550)以形成個別封裝，在本實施例中的單片化步驟包含單片化(例如鋸開)第二基 板104的一部份及模塑料330，然而，參照前述第7圖，由於第二基板104於背部薄化製程後，膜塑料330會完全延伸包覆第二基板104之側壁，因此其所述之單片化步驟的進行係透過模塑料330及其凹槽220結構。

舉例而言，根據一些實施例，第14圖示出第13圖之結構經過如第5-7圖所述之步驟後所得的結構，如第14圖所示，在單片化後，會剩下部份的第二基板104延著底面分佈。

根據一些實施例，第15A、15B圖示出一種多晶粒封裝，反之，如前述之實施例，每一封裝只包含單一的第一基板102(例如第7、11圖所示，而其他實施例可具有多個第一基板安裝在單一的第二基板104上，舉例而言，第15A、15B圖分別示出一剖面示意圖及一俯視圖，其中第一基板102_A-102_D安裝在單一第二基板104上，特別地，第15A、15B圖所示出之一具有多個第一晶粒102的結構，可利用前述第1-9圖所述之步驟形成，如第15A、15B圖所示，單一的膜塑料層330延著第一基板102_A-102_D及第二基板104延伸。

第16A、16B圖分別示出一剖面示意圖及一俯視圖，其中利用前述第10-11圖所述之步驟，將第一基板102_A-102_D安裝在單一的第二基板104上，如第16A、16B圖所示，其具有兩層膜塑料層，例如第一膜塑料層330₁及第二膜塑料層330₂，前述二者可統稱為膜塑料層330，其應用方式可參照前述之第10、11圖的敘述。

第17A、17B圖分別示出一剖面示意圖及一俯視圖，其中利用前述第13、14圖所述之步驟，將第一基板102_A-102_D安裝在單一的第二基板104上，如第17A、17B圖所示，第二基板104的一部分會保留於如前述第13、14圖之完整封裝的側壁。

為了詳細說明本發明，第15A-17B圖示出四個相似形狀和大小的第一晶粒102_A-102_D安裝在單一的第二基板104上，在一些實施例中，可能使用不同數量的第一基板102，而第二基板102可能具有不同的大小，舉例而言，第18A、18B圖示出其他具有不同大小和數量的第一基板102之實施例俯視圖，其他實施例亦可利用其他的表面配置，而兩層膜塑料層，例如第一膜塑料層330₁及第二膜塑料層330₂，前述二者可統稱為膜塑料層330，其應用方式可參照前述之第10、11圖的敘述。

根據一些實施例，第19、20圖示出一結構，其具有延著第二基板104背部形成的鈍化層，首先參照第19圖，其示出的結構，就像經過薄化製程後的第4A圖結構，再延著第二基板104背部形成鈍化層1902後之結構，第19圖所示之結構，就像第5圖結構加上一層提供額外保護的鈍化層1902，其中相同之元件符號代表相同之元件，第19圖亦顯示前述之接觸墊552及電連接件550的形成。

在一些實施例中，鈍化層1902可包含一或多層有機或無機材料，舉例而言，鈍化層1902可由一或多層的二氧化矽、無摻雜矽玻璃、氮化矽、氮氧化矽、矽磷酸玻璃、 聚苯噁唑(polybenzoxazole，PBO)、苯環丁烯、高分子聚合物如聚醯亞胺、或其上述之化合物、複合物、或其他類似物所形成，經由任一合適的方法沉積，例如塗佈法、化學氣相沉積法、等離子體增強化學氣相沉積法或其他類似方法，如第19圖所示，鈍化層1902延伸覆蓋於第二基板104及暴露出之膜塑料330。

第20圖示出一種單片化步驟進行後之封裝，如圖所示，鈍化層1902延伸覆蓋於沿著封裝邊緣分佈之膜塑料330。

值得注意的是，在前述各種的實施例中，其額外增加或不同的結構皆可存在，且亦可使用不同的材料及/或製程，舉例而言，可利用不同的底部凸塊金屬化結構，亦可使用不同的鈍化結構，及其他類似結構。

第21圖係為根據一些實施例中形成半導體封裝的一種方法流程圖，整個製程開始於步驟2102或步驟2112，在步驟2102中，一或多個第一基板設置於單一的第二基板上，之後於步驟2104，凹槽化第二基板位於第一基板之間的區域，就像前述第1、2圖的敘述。

此外，前述製程亦可開始於步驟2112，其中先凹槽化第二基板，而後才於步驟2114，設置一或多個第一基板於第二基板上鄰近之凹槽間，就像前述對於第8、9圖的討論。

如第4B圖所示，位於第二基板上之凹槽可沿著介於鄰近晶粒間之切割線形成，且可沿著晶圓周圍延伸，如 第12圖所示。

之後，在步驟2120中，設置一或多層膜塑料於凹槽中，而該凹槽位於第二基板上之鄰近第一基板間，膜塑料可為單一層如第3圖所示，或為多層，例如二層如第10圖所示。

在步驟2122中，薄化第二晶圓的背部，就如同第4A圖所示之結構，而在一些實施例中，如第4A、4B、12圖所示，凹槽內之膜塑料會藉由薄化步驟而暴露出。

在步驟2124中，類似於前述對第5圖的討論，電連接件可沿著第二基板的背部形成，而前述所形成之結構可於步驟2126進行單片化，類似於前述對第6、7圖的討論。在一些實施例中，單片化步驟只透過膜塑料，並留下一或多層膜塑料沿著第二基板和第一基板的側壁分佈，類似於前述對第7、11圖的討論。

前述多個實施例的特徵使此技術領域中具有通常知識者可更佳的理解本發明之各方面，在此技術領域中具有通常知識者應瞭解，為了達到相同之目的及/或本發明所提及之實施例相同之優點，其可輕易利用本發明為基礎，進一步設計或修飾其他製程及結構，在此技術領域中具有通常知識者亦應瞭解，該等相同之結構並未背離本發明之精神及範圍，而在不背離本發明之精神及範圍下，其可在此進行各種改變、取代及修正。

102₁‧‧‧第一基板

102₂‧‧‧第一基板

104₁‧‧‧晶粒

104₂‧‧‧晶粒

108‧‧‧重佈層

112‧‧‧絕緣材料

116‧‧‧通孔

124‧‧‧切割線

220‧‧‧凹槽

W1‧‧‧凹槽之寬度

D1‧‧‧凹槽之深度

Claims (20)

1. 一種形成半導體裝置的方法，包含：提供一第一晶粒和一第二晶粒安裝在一基板之一第一側，其中該基板在該第一晶粒與該第二晶粒間包含一凹槽；形成一或多模塑料層於該凹槽中，且至少一模塑料層沿著該第一晶粒與該第二晶粒之側壁延伸；以及於該凹槽中單片化該基板，以形成一單片結構。
2. 如申請專利範圍第1項所述之方法，更包含：薄化該基板之一第二側，使位於該凹槽中之該模塑料層至少一部分暴露出。
3. 如申請專利範圍第1項所述之方法，其中單片化之進行，使至少一部分之該模塑料層，在單片化後保留於該基板之側壁。
4. 如申請專利範圍第1項所述之方法，其中該基板包含一已處理之晶圓，且其中單片化方法可產生大量晶粒封裝。
5. 如申請專利範圍第1項所述之方法，其中提供該第一晶粒和該第二晶粒安裝在該基板之該第一側之步驟包含：放置該第一晶粒與該第二晶粒於該基板上；以及 在放置後，凹槽化位於該第一晶粒與該第二晶粒間之該基板，以產生該凹槽。
6. 如申請專利範圍第1項之方法，其中提供該第一晶粒和該第二晶粒安裝在該基板之該第一側之步驟包含：提供該基板；凹槽化該基板，以形成該凹槽；以及在凹槽化後，將該第一晶粒和該第二晶粒分別放置於該凹槽兩側之該基板上。
7. 如申請專利範圍第1項之方法，其中形成該一或多模塑料層之步驟包含：填充一第一模塑料層於該凹槽中；以及形成一第二膜塑料層覆蓋於該第一膜塑料層上。
8. 如申請專利範圍第7項之方法，更包含：平坦化該第二膜塑料層，使該第一晶粒之上表面暴露出。
9. 一種形成半導體裝置的方法，包含：提供一基板，該基板之一第一側具有一第一晶粒區域和一第二晶粒區域；放置一第一晶粒於該基板之該第一晶粒區域，以及一第二晶粒於該基板之該第二晶粒區域； 形成一凹槽於第一晶粒區域和該第二晶粒區域間之該基板中；以及形成一或多膜塑料層於該第一晶粒和該第二晶粒間之該凹槽中。
10. 如申請專利範圍第9項之方法，更包含薄化該基板之一第二側，使該模塑料層至少一部分暴露出。
11. 如申請專利範圍第9項之方法，其中形成該凹槽於該基板中之步驟進行後，再將該第一晶粒和該第二晶粒放置於該基板上。
12. 如申請專利範圍第9項之方法，其中形成該凹槽於該基板中之步驟進行前，先將該第一晶粒和該第二晶粒放置於該基板上。
13. 如申請專利範圍第9項之方法，更包含：平坦化該膜塑料層之最上層表面至該第一晶粒之上表面。
14. 如申請專利範圍第9項之方法，其中該凹槽會沿著該基板周圍延伸，因此形成該一或多膜塑料層之步驟，包含形成該一或多膜塑料層沿著該基板周圍延伸。
15. 如申請專利範圍第9項之方法，更包含： 單片化該基板，以形成一單片結構，該單片結構具有至少一部分膜塑料層可完整地覆蓋於該基板之側壁。
16. 一種半導體結構，包含：一第一基板；一第二基板，安裝至該第一基板；一第一膜塑料層，沿著該第一基板分布；以及一第二膜塑料層，沿著該第二基板分布。
17. 如申請專利範圍第16項之半導體結構，其中該第一基板包含複數個通孔延伸至該第一基板之下表面。
18. 如申請專利範圍第16項之半導體結構，其中該第一膜塑料層延伸分布至該第一基板之上表面。
19. 如申請專利範圍第16項之半導體結構，其中該第二基板之上表面暴露於該第二膜塑料層。
20. 如申請專利範圍第16項之半導體結構，其中該第一膜塑料層和該第二膜塑料層係為同一種材料。