TW201530776A - 半導體裝置及其製造方法 - Google Patents

Abstract

若根據一實施形態，則在半導體裝置中，第1絕緣膜是設在半導體基板上。複數的第1配線是以對於前述半導體基板而言水平方向相鄰的方式設於前述第1絕緣膜中。第2絕緣膜是設在前述第1配線及前述第1絕緣膜之上。複數的導孔是以對於前述半導體基板而言水平方向相鄰的方式設在前述第2絕緣膜中，電性連接至前述複數的第1配線。第3絕緣膜是設在前述複數的導孔及前述第2絕緣膜之上。第2配線是以對於前述半導體基板而言水平方向相鄰的方式設在前述第3絕緣膜中，電性連接至前述複數的導孔。第4絕緣膜是設在前述相鄰的第2配線之彼此對向的各側面。導電膜是隔著前述第4絕緣膜來與前述相鄰的第2配線鄰接。

Description

半導體裝置及其製造方法 (關聯申請案的引用)

本申請案是以2014年1月31日申請的日本專利申請案2014-018051號基礎，且引用其內容全體。

在此說明的實施形態是全體有關半導體裝置及其製造方法。

無線給電或功率放大器等的製品是被要求使流動大電流或高耐壓。為了耐大電流，而使用形成厚配線的UTM(Ultra Thick Metal)構造。並且，因為使用大電流，所以大容量的電容也成為必要。

本實施形態是在於提供一種具有大容量的電容器的半導體裝置。

若根據一實施形態，則在半導體裝置中，第1絕緣膜是設在半導體基板上。複數的第1配線是以對於前述半導體基板而言水平方向相鄰的方式設在前述第1絕緣膜中。第2絕緣膜是設在前述第1配線及前述第1絕緣膜之上。複數的導孔是以對於前述半導體基板而言水平方向相鄰的方式設在前述第2絕緣膜中，電性連接至前述複數的第1配線。第3絕緣膜是設在前述複數的導孔及前述第2絕緣膜之上。第2配線是以對於前述半導體基板而言水平方向相鄰的方式設在前述第3絕緣膜中，電性連接至前述複數的導孔。第4絕緣膜是設在前述相鄰的第2配線之彼此對向的各側面。導電膜是隔著前述第4絕緣膜來與前述相鄰的第2配線鄰接。

可取得具有大容量的電容器的半導體裝置。

1‧‧‧半導體基板

2‧‧‧第1絕緣膜

3‧‧‧第1配線

4‧‧‧第1擴散防止膜

5‧‧‧第2絕緣膜

6‧‧‧第2擴散防止膜

7‧‧‧第3絕緣膜

8‧‧‧第2配線

9‧‧‧第3擴散防止膜

10‧‧‧導孔

12‧‧‧第4絕緣膜(電容絕緣膜)

13‧‧‧導電膜

14，15，16‧‧‧溝

100‧‧‧半導體裝置

圖1是第1實施形態的半導體裝置的剖面圖。

圖2是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖3是第1實施形態的半導體裝置的製造工程的一部 分的工程之半導體裝置的剖面圖。

圖4是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖5是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖6是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖7是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖8是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖9是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖10是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖11是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖12是第1實施形態的半導體裝置的製造工程的一部分的工程之半導體裝置的剖面圖。

圖13是第2實施形態的半導體裝置的剖面圖。

以下，一邊參照圖面，一邊說明有關一實施 形態。在圖面中，相同符號是表示相同或類似的部分。對 於圖面中相同部分附上相同號碼，其詳細的說明適當省略，針對不同的部分進行說明。

(第1實施形態)

參照圖1來說明第1實施形態的半導體裝置。圖1是表示第1實施形態的半導體裝置的剖面圖。

本實施形態的半導體裝置100是具有半導體基板1，第1絕緣膜2，第1配線3，第1擴散防止膜4，第2絕緣膜5，第2擴散防止膜6，第3絕緣膜7，第2配線8，第3擴散防止膜9，導孔10，及導電膜13。

顯示UTM(Ultra Thick Metal)構造，作為本實施形態的半導體裝置之一例。

UTM是絕緣膜中的配線的厚度例如為3000nm，比以往厚。本實施形態是利用厚膜配線側面來進行MIM(Metal Insulator Metal)電容器的形成。本實施形態之利用UTM構造的MIM電容器是與形成於絕緣膜內的配線側面相鄰的導電膜13具有作為電容器的機能。

首先，說明有關本實施形態的半導體裝置。

在UTM構造中，對於半導體基板1而言垂直方向，絕緣膜及配線會被多數層疊，但在此為了說明本實施形態的構造，而最低限度圖示所必要的絕緣膜及配線，其他則是省略說明。

半導體基板1是例如矽(Si)基板。在半導體基板1中設有元件領域。

第1絕緣膜2是設在半導體基板1上。第1 絕緣膜2是例如熱氧化膜。

第1配線3是設在第1絕緣膜2中。第1配 線3是在半導體基板1表面的水平方向(圖的X方向)隔著第1絕緣膜2而相鄰的複數的配線。第1配線3是隔著勢壘金屬來設於第1絕緣膜2中，例如藉由銅(Cu)等的導電材料所構成。第1配線3是與半導體基板1的元件領域中所形成的元件等電性連接。第1配線3是擔負用以將各元件的電極拉出至外部，或電性連接各元件的電極間的任務。

第1擴散防止膜4是設在第1配線3上及第1 絕緣膜2上。第1擴散防止膜4是為了使用在配線的銅不會擴散至絕緣膜中而設。並且，第1擴散防止膜4是在進行絕緣膜的蝕刻時，亦擔負作為阻止蝕刻的阻擋層的任務。第1擴散防止膜4的厚度是例如100nm。

第2絕緣膜5是設在第1擴散防止膜4上。 第2絕緣膜5的厚度是例如700nm。

第2擴散防止膜6是設在第2絕緣膜5之 上。第2擴散防止膜6的厚度是例如200nm。

第3絕緣膜7是設在第2擴散防止膜6之 上。第3絕緣膜7的厚度是例如3400nm。

第2配線8是設在第3絕緣膜7中。第2配 線8是在半導體基板1表面的水平方向隔著第3絕緣膜7而相鄰的複數的配線。第2配線8是例如銅(Cu)。

第3擴散防止膜9是設在第3絕緣膜7及第2 配線8上。第3擴散防止膜9是例如氮化矽(SiN)。第3擴散防止膜9的厚度是例如100nm。

導孔10是設在第2絕緣膜5中。導孔10是 為了在對於半導體基板1表面而言垂直的方向(圖的Y方向)電性連接第1配線3及第2配線8而設。導孔10的一端是電性連接至第1配線3。導孔10的另一端是電性連接至第2配線8。

第2配線8是在第3絕緣膜7中從表面對於 半導體基板1表面而言深度方向設為遍及第3絕緣膜7的厚度方向全體。

第4絕緣膜(電容絕緣膜)12是分別設在相 鄰的第2配線8之彼此對向的側面上。電容絕緣膜12是例如氮化矽(SiN)。氮化矽(SiN)是實現作為電介體的任務。

導電膜13是在上述相鄰的第2配線8之間隔 著電容絕緣膜12而設。亦即，導電膜13是與上述相鄰的第2配線8的一方隔著電容絕緣膜12來鄰接，與鄰接的第2配線8的另一方也是隔著電容絕緣膜12來鄰接。導電膜13是例如氮化鈦(TiN)。導電膜13是從表面在與半導體基板1平行的方向設為遍及第2配線8的厚度方向全體。亦即，導電膜13是覆蓋隔著第4絕緣膜12而鄰接的第2配線8的各側面的全體。

藉由以上的構造，第2配線8與導電膜13是分別實 現作為電容器的對向電極的任務。電容絕緣膜12是實現作為電容器的電介體的任務。亦即，第2配線8與導電膜13會夾著電容絕緣膜12，藉由形成電容器。第2配線8是在UTM構造中對於半導體基板1表面而言垂直方向厚，所以其側壁是可充分地取作為電容器的電極的面積。 因此，可在第2配線8的側壁形成大容量的電容。又，由於導電體13成為共通電極，所以形成於鄰接的第2配線8的各側壁的電容器是電性並聯。因此，藉由在複數的相鄰的第2配線8的側壁形成電容器，可在半導體基板1上全體形成大容量的電容器。UTM構造的配線的厚度是3.5μm以上。

其次，利用圖來說明有關本實施形態的半導 體裝置的製造方法。

首先，如圖2所示般，在第1絕緣膜2中形 成用以形成第1配線3的溝14。溝14是例如使用微影技術及乾蝕刻技術來形成從第1絕緣膜2表面延伸於第1絕緣膜2中而到達半導體基板1。

勢壘金屬(未圖示)是形成於溝14的側面及 底面。勢壘金屬是為了使用在配線的銅(Cu)不會擴散至絕緣膜中而設。勢壘金屬是例如由鉭(Ta)，氮化鉭(TaN)，鈦(Ti)或氮化鈦(TiN)等所構成，例如藉由濺射法等來形成。

第1配線3是在溝14內部隔著勢壘金屬來形 成。如圖3所示般，第1配線3是例如藉由濺射法或電鍍 等來形成於第1絕緣膜2的溝14內的銅(Cu)會藉由CMP(Chemical Mechanical Polishing)法等來平坦化而形成。此第1配線3是在第1絕緣膜2中複數配列。

如圖4所示般，第1擴散防止膜4會被形成 於第1絕緣膜2及第1配線3上。第1擴散防止膜4是藉由電漿CVD法等所形成之例如氮化矽(SiN)。第1擴散防止膜4是為了由銅(Cu)所構成的第1配線3不會之後擴散至形成於其上的第2絕緣膜5而設。第1擴散防止膜4的厚度是例如100nm。

第2絕緣膜5會被形成於第1擴散防止膜4 上。第2絕緣膜5是例如以TEOS(Tetraethoxysilane)作為原料，例如藉由電漿CVD法所形成的氧化矽(SiO₂)。與半導體基板1的表面正交的方向之第2絕緣膜5的厚度是例如700nm。

如圖5所示般，第2擴散防止膜6會被形成 於第2絕緣膜5上。第2擴散防止膜6是例如SiN。SiN是例如藉由電漿CVD法等來形成。與半導體基板1的表面正交的方向之第2擴散防止膜6的厚度是例如200nm。

其次，為了在第2擴散防止膜6中形成用以 形成溝16(形成導孔10)的開口部，而在第2擴散防止膜6上使光阻(未圖示)圖案化。如圖6所示般，之後，藉由RIE(Reactive Ion Etching)來除去無光阻圖案的部分的第2擴散防止膜6，在第2擴散防止膜6中形成到達第2絕緣膜5的開口部。

如圖7所示般，第3絕緣膜7會被形成於第2 擴散防止膜6上。第3絕緣膜7是例如以TEOS(Tetraethoxysilane)或矽烷(SiH₄)作為原料，例如藉由電漿CVD法所形成的氧化矽(SiO₂)。與半導體基板1的表面正交的方向的第3絕緣膜7的厚度是例如3400nm。

如圖8所示般，將未圖示光阻利用於遮罩， 而藉由RIE(Reactive Ion Etching)來蝕刻第3絕緣膜7，在第3絕緣膜7中形成溝15。溝15是從第3絕緣膜7的表面到第2擴散防止膜6，延伸於第3絕緣膜7中，到達第2擴散防止膜6中所形成的上述開口部。亦即第2擴散防止膜6及第2擴散防止膜6的上述開口部會露出於溝15的底。而且，藉由RIE來選擇性地蝕刻露出於第2擴散防止膜6的上述開口部之第2絕緣膜5的部分，形成用以形成導孔10的溝16。溝16是從第2擴散防止膜6的上述開口部到第1擴散防止膜4，延伸於第2絕緣膜5中。

未圖示，但實際在藉由蝕刻而設的溝15及溝 16的側面及底面形成勢壘金屬。勢壘金屬是為了使用在配線的銅(Cu)不會擴散至絕緣膜中而設。勢壘金屬是例如使用鉭(Ta)或氮化鉭(TaN)，例如藉由濺射法等來形成。

如圖9所示般，第2配線8及導孔10是藉由 所謂的雙鑲嵌法來形成，亦即分別在溝15及溝16中隔著 勢壘金屬而藉由濺射法或電鍍法等來形成例如銅(Cu)後平坦化。

為了使用在第1配線3，第2配線8及導孔10的配線與勢壘金屬之密著性提升，而進行退火處理。

第3絕緣膜7及第2配線8上的銅及勢壘金屬是藉由CMP法來除去。

第3擴散防止膜9會被形成於第2配線8上及第3絕緣膜7上。第3擴散防止膜9是例如氮化矽(SiN)。第3擴散防止膜9的厚度是例如100nm。

如圖10所示般，為了在相鄰的第2配線8間形成電容器，而除去相鄰的第2配線8間的第3絕緣膜7。為了除去相鄰的第2配線8間的第3絕緣膜7，而使用微影技術或蝕刻技術等。

如圖11所示般，在藉由第3絕緣膜7的除去而露出之相鄰的第2配線8的對向的各側面上，例如氮化矽(SiN)會藉由濺射法等來形成。藉此，電容絕緣膜12會背形成於相鄰的第2配線8的對向的各側面。

如圖12所示般，導電膜13是例如藉由濺射法在相鄰的第2配線8間利用經由氮化矽而形成的氮化鈦所構成。氮化矽上之多餘的氮化鈦是藉由進行CMP來除去。藉此，導電膜13是在相鄰的第2配線8間隔著電容絕緣膜12來與第2配線8的側面鄰接。

以上本實施形態的半導體裝置的製造方法中，第2配線8實現作為電容器電極的一端的任務。因 此，藉由形成電容絕緣膜12作為電容器的電介體及形成導電膜13作為另一端的電極，可在半導體基板1上形成電容器。亦即，在本實施形態的半導體裝置的製造方法中，可省略形成電容器的一端的電極之工程。由以上亦可取得能使製造工程簡略化的效果。

(第2實施形態)

其次，利用圖13來說明有關第2實施形態的半導體裝置。圖3是第2實施形態的半導體裝置的剖面圖。

第2實施形態的半導體裝置與第1實施形態的半導體裝置不同的點是在第3絕緣膜7中的相鄰的第2配線8間至少設置2個以上的導電體膜13。在與半導體基板1平行方向，相鄰的第2配線8會隔著電容絕緣膜12來挾持複數的導電體膜13。並且，複數的導電體膜13是分別藉由第3絕緣膜7來彼此分離間。亦即，複數的導電體膜13是隔著電容絕緣膜12來與相鄰的第2配線8的側壁鄰接。將複數的導電體膜13分離的第3絕緣膜7及電容絕緣膜12是在電容器中實現電介體的任務。

導電膜13是實現作為電容器的電極的任務。亦即，在相鄰的第2配線8間形成以第3絕緣膜7來分離的複數的導電膜13，藉此相鄰的第2配線8間是成為碰觸電容器的電極的部分與電介體的部分會交替形成的構造。

在設為上述構造之下，可在半導體基板1上 形成多數的電容器。一旦在第2配線8間所佔的電容器的數量增加，則各電極間距離會變短，因此在半導體基板1上大容量的電容器的形成成為可能。

以上說明了本發明的幾個實施形態，但該等的實施形態是舉例提示者，非意圖限定發明的範圍。該等新穎的實施形態是可在其他各種的形態下被實施，可在不脫離發明的要旨的範圍內進行各種的省略，置換，變更。該等實施形態或其變形是為發明的範圍或要旨所包含，且為申請專利範圍記載的發明及其均等的範圍所包含。

1‧‧‧半導體基板

2‧‧‧第1絕緣膜

3‧‧‧第1配線

4‧‧‧第1擴散防止膜

5‧‧‧第2絕緣膜

6‧‧‧第2擴散防止膜

7‧‧‧第3絕緣膜

8‧‧‧第2配線

9‧‧‧第3擴散防止膜

10‧‧‧導孔

12‧‧‧第4絕緣膜(電容絕緣膜)

13‧‧‧導電膜

100‧‧‧半導體裝置

Claims (17)

1. 一種半導體裝置，其特徵係具有：半導體基板；第1絕緣膜，其係設在前述半導體基板上；複數的第1配線，其係設在前述第1絕緣膜中，在對於前述半導體基板而言平行的方向相鄰；第2絕緣膜，其係設在前述第1配線及前述第1絕緣膜之上；複數的導孔，其係設在前述第2絕緣膜中，在對於前述半導體基板而言平行的方向相鄰，電性連接至前述複數的第1配線；第3絕緣膜，其係設在前述複數的導孔及前述第2絕緣膜之上；第2配線，其係設在前述第3絕緣膜中，在對於前述半導體基板而言平行的方向相鄰，電性連接至前述複數的導孔；第4絕緣膜，其係設在前述相鄰的第2配線之彼此對向的各側面；及導電膜，其係隔著前述第4絕緣膜來與前述相鄰的第2配線接觸。
2. 如申請專利範圍第1項之半導體裝置，其中，前述第2配線係設在同一絕緣膜中。
3. 如申請專利範圍第1項之半導體裝置，其中，前述導電膜係在對於前述半導體基板而言垂直的方向設為遍 及前述第2配線的厚度全體。
4. 如申請專利範圍第2項之半導體裝置，其中，前述導電膜係在對於前述半導體基板而言垂直的方向設為遍及前述第2配線的厚度全體。
5. 如申請專利範圍第1項之半導體裝置，其中，在前述第1絕緣膜與前述第2絕緣膜之間，及前述第1配線與前述第2絕緣膜之間設有第1擴散防止膜。
6. 如申請專利範圍第1項之半導體裝置，其中，在前述第2絕緣膜與前述第3絕緣膜之間，及前述第2絕緣膜與前述第2配線之間設有第2擴散防止膜。
7. 如申請專利範圍第1項之半導體裝置，其中，在前述第3絕緣膜及前述第2配線之上設有第3擴散防止膜。
8. 如申請專利範圍第1項之半導體裝置，其中，前述導電膜係於前述相鄰的第2配線的相鄰的方向，由二個以上的導電膜所構成。
9. 如申請專利範圍第8項之半導體裝置，其中，在前述2個以上的導電膜之間設有前述第3絕緣膜。
10. 如申請專利範圍第1項之半導體裝置，其中，前述第3絕緣膜係比前述第2絕緣膜厚。
11. 如申請專利範圍第1項之半導體裝置，其中，前述第1配線係隔著勢壘金屬膜來設於前述第1絕緣膜中。
12. 一種半導體裝置的製造方法，其特徵係具備：在半導體基板上形成第1絕緣膜之工程； 在前述第1絕緣膜中，對於前述半導體基板而言平行的方向形成相鄰的複數的第1配線之工程；在前述第1配線及前述第1絕緣膜之上形成第2絕緣膜之工程；在前述第第2絕緣膜中，對於前述半導體基板而言平行的方向形成相鄰且與前述第1配線電性連接的複數的導孔之工程；在前述導孔及前述第2絕緣膜之上形成前述第3絕緣膜之工程；在前述第3絕緣膜中，對於前述半導體基板而言平行的方向形成電性連接至相鄰之前述導孔之相鄰的第2配線之工程；去除前述相鄰的第2配線間的前述第3絕緣膜，露出前述相鄰的第2配線之彼此對向的側面之工程；在露出的前述第2配線之前述對向的側面形成第4絕緣膜之工程；及以隔著前述第4絕緣膜來與前述第2配線之前述對向的側面鄰接的方式形成導電膜之工程。
13. 如申請專利範圍第12項之半導體裝置的製造方法，其中，前述導電膜係形成於前述相鄰的第2配線之前述對向的側壁與前述第3絕緣膜之間。
14. 如申請專利範圍第12項之半導體裝置的製造方法，其中，在前述第1絕緣膜及前述第1配線之上形成有第1擴散防止膜。
15. 如申請專利範圍第12項之半導體裝置的製造方法，其中，在第2絕緣膜上形成有第2擴散防止膜。
16. 如申請專利範圍第12項之半導體裝置的製造方法，其中，在第3絕緣膜及第2配線之上形成有第3擴散防止膜。
17. 如申請專利範圍第12項之半導體裝置的製造方法，其中，在前述第1配線與前述第1絕緣膜之間，及前述第1配線與前述半導體基板之間形成有勢壘金屬。