[go: up one dir, main page]

TW201535673A - 半導體裝置、模組及電子裝置 - Google Patents

半導體裝置、模組及電子裝置 Download PDF

Info

Publication number
TW201535673A
TW201535673A TW104102694A TW104102694A TW201535673A TW 201535673 A TW201535673 A TW 201535673A TW 104102694 A TW104102694 A TW 104102694A TW 104102694 A TW104102694 A TW 104102694A TW 201535673 A TW201535673 A TW 201535673A
Authority
TW
Taiwan
Prior art keywords
conductor
transistor
oxide semiconductor
insulator
semiconductor
Prior art date
Application number
TW104102694A
Other languages
English (en)
Other versions
TWI665778B (zh
Inventor
Shunpei Yamazaki
Kenichi Okazaki
Masataka Nakada
Masahiro Katayama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201535673A publication Critical patent/TW201535673A/zh
Application granted granted Critical
Publication of TWI665778B publication Critical patent/TWI665778B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明的一個方式提供一種寄生電容低的半導體裝置。另外，提供一種功耗低的半導體裝置。一種包括電晶體及電容元件的半導體裝置，該電晶體包括：第一導電體；第一導電體上的第一絕緣體；具有隔著第一絕緣體與第一導電體重疊的區域的半導體；半導體上的第二絕緣體；具有隔著第二絕緣體與半導體重疊的區域的第二導電體；具有與半導體的頂面接觸的區域的第三導電體及第四導電體，該電容元件包括：位於與第一導電體相同的層中的層；位於與第三導電體及第四導電體相同的層中的層。

Description

半導體裝置、模組及電子裝置
本發明係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。例如，本發明的一個方式尤其係關於一種半導體、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置或處理器。另外，關於一種半導體、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置或處理器的製造方法。或者，關於一種半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置或處理器的驅動方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用在具有絕緣表面的基板上的半導體來形 成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可以應用於電晶體的半導體，已知的是矽。
關於用於電晶體的半導體的矽，根據用途分別使用非晶矽、多晶矽、單晶矽等。例如，當應用於構成大型顯示裝置的電晶體時，較佳為使用已確立了大面積基板上的成膜技術的非晶矽。另一方面，當應用於構成在同一基板上形成有驅動電路及像素電路的高功能的顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電晶體的多晶矽。當應用於構成積體電路等的電晶體時，較佳為使用可以製造具有更高的場效移動率的電晶體的單晶矽。作為多晶矽的形成方法，已知藉由對非晶矽進行高溫的加熱處理或雷射處理來形成的方法。
近年來，氧化物半導體受到關注。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的電晶體的半導體。另外，使用氧化物半導體的電晶體具有高場效移動率，所以可以實現在同一基板上形成有驅動電路及像素電路的高功能的顯示裝置。此外，因為可以改良使用非晶矽的電晶體的生產設備的一部分而進行利用，所以還具有能夠降低設備投資的優點。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，已公開了應用使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗的CPU等(參照專利文獻1)。如此，當將使用氧化物半導體的電 晶體應用於CPU等積體電路時，較佳為減少電晶體的尺寸而高集成化。
當使半導體裝置高集成化時，有時由佈線或電極等的重疊引起的寄生電容的影響變得不可忽視。專利文獻2公開了使用氧化物半導體的自對準頂閘極結構的電晶體。另外，專利文獻3公開了如下技術：藉由將電子從導體電極注入半導體，即使在電晶體中設置有偏置區，該電晶體也可以具有良好的電特性。藉由使用專利文獻2或專利文獻3所公開的技術，可以降低由佈線或電極等的重疊引起的寄生電容。
此外，專利文獻4公開了藉由使用由半導體構成的活性層構成阱型勢(well potential)來得到具有高場效移動率的電晶體。
[專利文獻1]日本專利申請公開第2012-257187號公報
[專利文獻2]日本專利申請公開第2009-278115號公報
[專利文獻3]日本專利申請公開第2011-22507號公報
[專利文獻4]日本專利申請公開第2012-59860號公報
本發明的一個方式的目的之一是提供一種寄生電容低的半導體裝置。本發明的一個方式的其他的目的是提供一種功耗低的半導體裝置。本發明的一個方式的其他的目的是提供一種具有良好的頻率特性的半導體裝置。本發明的一個方式的其他的目的是提供一種集成度高的半導體裝置。本發明的一個方式的其他的目的是提供一種耐久性高的半導體裝置。本發明的一個方式的其他的目的是提供一種新穎的半導體裝置。
注意，對上述目的的描述並不妨礙其他目的存在。注意，本發明的一個方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
(1)
本發明的一個方式是一種半導體裝置，該半導體裝置包括：第一導電體；第二導電體；第三導電體；第四導電體；第五導電體；第六導電體；第一絕緣體；第二絕緣體；第三絕緣體；第四絕緣體；第五絕緣體；以及氧化物半導體，其中，第一絕緣體具有接觸於第一導電體的頂面的區域以及接觸於第二導電體的頂面的區域，第二絕緣體具有接觸於第一絕緣體的頂面的區域，氧化物半導體具有接觸於第二絕緣體的頂面的區域，第三絕緣體具有接觸於氧化物半導體的頂面的區域，第三導電體具有接觸於第三絕緣體的頂面的區域，第四絕緣體具有接觸於第三導電體的頂面的區域、接觸於第三絕緣體的側面的區域、接觸於 氧化物半導體的頂面的區域以及接觸於第二絕緣體的頂面的區域，第五絕緣體具有接觸於第四絕緣體的頂面的區域，第四導電體具有接觸於氧化物半導體的頂面的區域，第五導電體具有接觸於氧化物半導體的頂面的區域，第六導電體具有接觸於第四絕緣體的頂面的區域，第一導電體具有隔著第一絕緣體及第二絕緣體與氧化物半導體重疊的區域，第三導電體具有隔著第三絕緣體與氧化物半導體重疊的區域，第二導電體具有隔著第一絕緣體及第四絕緣體與第六導電體重疊的區域。
(2)
本發明的另一個方式是(1)所記載的半導體裝置，其中氧化物半導體具有接觸於第三絕緣體的第一區域以及接觸於第四絕緣體的第二區域和第三區域，第二區域及第三區域具有其電阻比第一區域低的區域，第四導電體具有接觸於第二區域的區域，並且第五導電體具有接觸於第三區域的區域。
(3)
本發明的另一個方式是(1)或(2)所記載的半導體裝置，其中氧化物半導體包括第一氧化物半導體及第二氧化物半導體，第二氧化物半導體具有接觸於第一氧化物半導體的頂面的區域，並且在第四導電體與氧化物半導體重疊的區域中，第一氧化物半導體的導電率高於第二氧化物半導體。
(4)
本發明的另一個方式是(1)或(2)所記載的半導體裝置，其中氧化物半導體包括第一氧化物半導體及第二氧化物半導體，第二氧化物半導體具有接觸於第一氧化物半導體的頂面的區域，並且在第四導電體與氧化物半導體重疊的區域中，第二氧化物半導體的導電率高於第一氧化物半導體。
(5)
本發明的另一個方式是(1)或(2)所記載的半導體裝置，其中氧化物半導體包括第一氧化物半導體、第二氧化物半導體及第三氧化物半導體，第二氧化物半導體具有接觸於第一氧化物半導體的頂面的區域，第三氧化物半導體具有接觸於第二氧化物半導體的頂面的區域，並且在第四導電體與氧化物半導體重疊的區域中，第二氧化物半導體的導電率高於第一氧化物半導體及第三氧化物半導體。
(6)
本發明的另一個方式是(1)至(5)中任一項所記載的半導體裝置，其中第三絕緣體具有其端部比第三導電體的端部突出的形狀。
(7)
本發明的另一個方式是(6)所記載的半導體裝置，其中第三絕緣體的端部具有其剖面形狀呈弧形的區域。
(8)
本發明的另一個方式是(1)至(7)中任一項所記載的半導體裝置，其中第三導電體包括第一導電層及第二導 電層，第二導電層具有接觸於第一導電層的頂面的區域，並且第一導電層具有其端部比第二導電層的端部突出的形狀。
(9)
本發明的另一個方式是(1)至(8)中任一項所記載的半導體裝置，其中氧化物半導體包含銦及鋅。
(10)
本發明的另一個方式是一種模組，該模組包括：(1)至(9)中任一項所記載的半導體裝置；以及印刷電路板。
(11)
本發明的另一個方式是一種電子裝置，該電子裝置包括：(1)至(9)中任一項所記載的半導體裝置或者(10)所記載的模組；以及揚聲器、操作鍵或者電池。
注意，在本發明的一個方式的半導體裝置中，也可以不使用氧化物半導體而使用其他的半導體。
本發明的一個方式可以提供一種寄生電容低的電晶體。另外，可以提供一種具有良好的開關特性的電晶體。另外，可以提供一種非導通狀態下的電流小的電晶體。另外，可以提供一種導通狀態下的電流大的電晶體。另外，可以提供一種具有該電晶體的半導體裝置。另外，可以提供一種寄生電容低的半導體裝置。另外，可以提供一種功耗低的半導體裝置。另外，可以提供一種具有良好的頻率特性的半導體裝置。另外，可以提供一種集成度高 的半導體裝置。另外，可以提供一種耐久性高的半導體裝置。另外，可以提供一種新穎的半導體裝置。
注意，對上述效果的描述並不妨礙其他效果存在。本發明的一個方式並不需要具有所有上述效果。除上述效果外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
100‧‧‧基板
101‧‧‧絕緣體
102‧‧‧絕緣體
102a‧‧‧絕緣體
102b‧‧‧絕緣體
104‧‧‧導電體
104a‧‧‧導電體
104a1‧‧‧導電體
104a2‧‧‧導電體
104b‧‧‧導電體
104b1‧‧‧導電體
104b2‧‧‧導電體
104c‧‧‧導電體
104d‧‧‧導電體
104e‧‧‧導電體
104f‧‧‧導電體
106‧‧‧半導體
106a‧‧‧半導體
106b‧‧‧半導體
106c‧‧‧半導體
107a‧‧‧區域
107a1‧‧‧區域
107a2‧‧‧區域
107a3‧‧‧區域
107b‧‧‧區域
107b1‧‧‧區域
107b2‧‧‧區域
107b3‧‧‧區域
107c‧‧‧區域
107d‧‧‧區域
107e‧‧‧區域
107f‧‧‧區域
108‧‧‧絕緣體
112‧‧‧絕緣體
113‧‧‧保護膜
114‧‧‧導電體
114a‧‧‧導電體
114b‧‧‧導電體
115a‧‧‧導電體
115b‧‧‧導電體
116a‧‧‧導電體
116a1‧‧‧導電體
116a2‧‧‧導電體
116b‧‧‧導電體
116b1‧‧‧導電體
116b2‧‧‧導電體
116c‧‧‧導電體
116c1‧‧‧導電體
116c2‧‧‧導電體
116d‧‧‧導電體
116e‧‧‧導電體
116f‧‧‧導電體
118‧‧‧絕緣體
128‧‧‧絕緣體
132‧‧‧絕緣體
138‧‧‧絕緣體
148‧‧‧絕緣體
150‧‧‧電晶體
160‧‧‧電容元件
200‧‧‧顆粒
200a‧‧‧顆粒
200b‧‧‧顆粒
201‧‧‧離子
220‧‧‧基板
230‧‧‧靶材
500‧‧‧電晶體
501‧‧‧基板
502‧‧‧基板
504B‧‧‧發光元件
504G‧‧‧發光元件
504R‧‧‧發光元件
504W‧‧‧發光元件
506‧‧‧導電體
507‧‧‧導電體
508‧‧‧隔壁
509‧‧‧間隔物
510‧‧‧發光層
512‧‧‧導電體
514B‧‧‧著色層
514G‧‧‧著色層
514R‧‧‧著色層
514W‧‧‧著色層
516‧‧‧基板
518‧‧‧密封層
520‧‧‧區域
800‧‧‧RF標籤
801‧‧‧通信器
802‧‧‧天線
803‧‧‧無線信號
804‧‧‧天線
805‧‧‧整流電路
806‧‧‧恆壓電路
807‧‧‧解調變電路
808‧‧‧調變電路
809‧‧‧邏輯電路
810‧‧‧記憶體電路
811‧‧‧ROM
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧車體
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
1300A‧‧‧移動設備
1300B‧‧‧移動設備
1300C‧‧‧移動設備
1310‧‧‧外殼
1311‧‧‧區域
1312‧‧‧區域
2100‧‧‧電晶體
2200‧‧‧電晶體
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
4000‧‧‧RF標籤
5000‧‧‧基板
5001‧‧‧像素部
5002‧‧‧掃描線驅動電路
5003‧‧‧掃描線驅動電路
5004‧‧‧信號線驅動電路
5010‧‧‧電容佈線
5012‧‧‧閘極佈線
5013‧‧‧閘極佈線
5014‧‧‧源極電極或汲極電極
5016‧‧‧電晶體
5017‧‧‧電晶體
5018‧‧‧液晶元件
5019‧‧‧液晶元件
5020‧‧‧像素
5021‧‧‧開關電晶體
5022‧‧‧驅動電晶體
5023‧‧‧電容元件
5023A‧‧‧電容元件
5023B‧‧‧電容元件
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電源線
5028‧‧‧共用電極
5100‧‧‧顆粒
5111‧‧‧像素
5120‧‧‧基板
5154‧‧‧發光元件
5155‧‧‧電晶體
5156‧‧‧電晶體
5157‧‧‧電晶體
5158‧‧‧電容元件
5161‧‧‧區域
5211‧‧‧像素
5214‧‧‧發光元件
5215‧‧‧電晶體
5216‧‧‧電晶體
5217‧‧‧電晶體
5218‧‧‧電容元件
5219‧‧‧電晶體
5311‧‧‧像素
5314‧‧‧發光元件
5315‧‧‧電晶體
5316‧‧‧電晶體
5317‧‧‧電晶體
5318‧‧‧電容元件
5319‧‧‧電晶體
5320‧‧‧電晶體
5411‧‧‧像素
5414‧‧‧發光元件
5415‧‧‧電晶體
5416‧‧‧電晶體
5417‧‧‧電晶體
5418‧‧‧電容元件
5440‧‧‧電晶體
5441‧‧‧電晶體
5442‧‧‧電晶體
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧單元
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1為本發明的一個方式的半導體裝置的剖面圖；圖2A至圖2C為本發明的一個方式的半導體裝置的俯視圖以及剖面圖；圖3為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖4為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖5為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖7為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖8為示出本發明的一個方式的半導體裝置的製造方法的剖面圖； 圖9為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖10為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖11為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖12為示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖13為本發明的一個方式的半導體裝置的剖面圖；圖14為本發明的一個方式的半導體裝置的剖面圖；圖15為本發明的一個方式的半導體裝置的剖面圖；圖16為本發明的一個方式的半導體裝置的剖面圖；圖17A至圖17D為本發明的一個方式的半導體裝置的剖面圖；圖18A至圖18C為本發明的一個方式的電晶體的剖面圖以及能帶圖；圖19A至圖19C為本發明的一個方式的顯示裝置的俯視圖以及電路圖；圖20A和圖20B為本發明的一個方式的顯示裝置的電路圖；圖21A和圖21B為本發明的一個方式的顯示裝置的電路圖；圖22A和圖22B為本發明的一個方式的顯示裝置的電路圖； 圖23A和圖23B為本發明的一個方式的顯示裝置的電路圖；圖24A和圖24B為本發明的一個方式的顯示裝置的剖面圖；圖25為說明本發明的一個方式的顯示模組的圖；圖26A和圖26B為本發明的一個方式的半導體裝置的電路圖；圖27A和圖27B為本發明的一個方式的記憶體裝置的電路圖；圖28為本發明的一個方式的RF標籤的方塊圖；圖29A至圖29F示出本發明的一個方式的RF標籤的使用實例；圖30為本發明的一個方式的CPU的方塊圖；圖31為本發明的一個方式的記憶元件的電路圖；圖32A至圖32F示出本發明的一個方式的電子裝置；圖33A至圖33C-2示出本發明的一個方式的電子裝置；圖34A至圖34D為CAAC-OS剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖35A至圖35D為CAAC-OS平面的Cs校正高解析度TEM影像；圖36A至圖36C為CAAC-OS及單晶氧化物半導體的XRD結構分析結果； 圖37A至圖37E為樣本的剖面TEM影像以及流程圖；圖38示出電阻率的溫度依賴性；圖39A至圖39C為說明CAAC-OS的成膜模型和顆粒的示意圖以及CAAC-OS的剖面圖；圖40為說明nc-OS的成膜模型和顆粒的示意圖；圖41示出顆粒；圖42為說明在被形成面上施加到顆粒的力量的圖；圖43A和圖43B為說明被形成面上的顆粒的舉動的圖；圖44A和圖44B為說明InGaZnO4的結晶的圖；圖45A和圖45B示出原子碰撞之前的InGaZnO4的結構等；圖46A和圖46B示出原子碰撞之後的InGaZnO4的結構等；圖47A和圖47B示出原子碰撞之後的原子的軌跡；圖48A和圖48B是CAAC-OS以及靶材的剖面HAADF-STEM影像；圖49A和圖49B示出CAAC-OS的電子繞射圖案；圖50示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化。
將參照圖式對本發明的實施方式進行詳細的 說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同部分的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符號。
注意，在圖式中，有時為了清楚瞭解而誇大尺寸、膜(層)的厚度或區域。
另外，電壓大多指某個電位與標準電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。
另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於特定本發明的一個方式的序數詞有時不一致。
注意，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表 示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度為低於0.1atomic%的元素是雜質。有時由於包含雜質而例如導致在半導體中形成DOS(Density of State：態密度)，載子移動率降低或結晶性降低等。在半導體是氧化物半導體時，作為改變半導體特性的雜質，例如有第一族元素、第二族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，尤其是，例如有氫(包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體中，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
注意，雖然在下面所示的實施方式中說明半導體為氧化物半導體的情況，但不侷限於此。例如，作為半導體，也可以使用具有多晶結構、單晶結構等的矽、鍺等。或者，也可以使用應變矽等具有應變的半導體。或者，作為半導體，也可以使用可用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。藉由使 用這種半導體，能夠實現適應於高速工作的電晶體。
另外，在本說明書中，在記載為“A具有濃度B的區域”時，例如包括：A的某區域整體在深度方向上的濃度為B的情況；A的某區域在深度方向上的濃度的平均值為B的情況；A的某區域在深度方向上的濃度的中值為B的情況；A的某區域在深度方向上的濃度的最大值為B的情況；A的某區域在深度方向上的濃度的最小值為B的情況；A的某區域在深度方向上的濃度的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的濃度為B的情況等。
此外，在本說明書中，在記載為“A具有大小B、長度B、厚度B、寬度B或距離B的區域”時，例如包括：A的某區域整體的大小、長度、厚度、寬度或距離為B的情況；A的某區域的大小、長度、厚度、寬度或距離的平均值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的中值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最大值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最小值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的大小、長度、厚度、寬度或距離為B的情況等。
在本說明書中，在沒有特別的說明時，絕緣體、半導體、導電體等可以藉由濺射法、化學氣相沉積 (CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。
此外，可以將CVD法分類為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法及利用熱的熱CVD(TCVD：Thermal CVD)法等。再者，可以根據使用的源氣體分類為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
電漿CVD法可以以較低的溫度得到高品質的膜。熱CVD法由於不使用電漿，所以不產生電漿損傷，而可以得到缺陷較少的膜。
CVD法可以藉由調節源氣體的流量比控制所得到的膜的組成。例如，MCVD法及MOCVD法可以藉由調節源氣體的流量比形成任意組成的膜。此外，例如，MCVD法及MOCVD法可以藉由在進行成膜的同時改變源氣體的流量比，來形成其組成連續地變化的膜。當在進行成膜的同時改變源氣體的流量比時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使成膜所需的時間縮短。因此，可以提高電晶體的生產率。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的 區域中的源極(源極區或源極電極)和汲極(汲極區或汲極電極)之間的距離。另外，在一個電晶體中，通道長度在所有區域中不一定為相同。也就是說，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定為相同。也就是說，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，在有的電晶體結構中，有時形成通道的區域中的實際上的通道寬度(下面稱為實效通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有立體結構的微型電晶體中，有時形成在半導體的側面上的通道區的比率大於形成在半導體的頂面上的通道區的比率。在此情況下，形成通道的實際上的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由 實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極互相重疊的區域中的源極與汲極相對的部分的長度，即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地描述為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地描述為“通道寬度”時，有時是指實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的值不同。
在本說明書中，“A具有其端部比B的端部突出的形狀”有時意味著在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側。因此，例如可以將“A具有其端部比B的端部突出的形狀”的記載解釋為在俯視圖中A的一個端部位於B的一個端部的外側。
〈半導體裝置〉
下面，參照圖式對本發明的一個方式的半導體裝置進行說明。
圖1為包括電晶體150及電容元件160的半導體裝置的剖面圖。
圖1所示的半導體裝置包括：基板100上的絕緣體101；絕緣體101上的導電體104a1；導電體104a1上的導電體104a2；絕緣體101上的導電體104b1；導電體104b1上的導電體104b2；絕緣體101、導電體104a1、導電體104a2、導電體104b1及導電體104b2上的絕緣體102a；絕緣體102a上的絕緣體102b；絕緣體102b上的半導體106a；半導體106a上的半導體106b；半導體106b上的絕緣體112；絕緣體112上的導電體114a；導電體114a上的導電體114b；絕緣體102a、絕緣體102b、半導體106a、半導體106b、絕緣體112、導電體114a及導電體114b上的絕緣體108；絕緣體108上的絕緣體118；半導體106b、絕緣體108及絕緣體118上的導電體116a1；半導體106b、絕緣體108及絕緣體118上的導電體116b1；導電體116a1上的導電體116a2；導電體116b1上的導電體116b2；絕緣體118、導電體116a1、導電體116a2、導電體116b1以及導電體116b2上的絕緣體128。
絕緣體101有時具有抑制雜質混入電晶體150的通道形成區等的功能。例如，在導電體104a2及導電體104b2等包含銅等對半導體106a或半導體106b而言的雜 質的情況下，絕緣體101有時具有阻擋銅等的功能。
將導電體104a1與導電體104a2的疊層總稱為導電體104a。導電體104a有時具有用作電晶體150的閘極電極的區域。導電體104a有時具有阻擋照射到電晶體150的通道形成區等的光的功能。
將導電體104b1與導電體104b2的疊層總稱為導電體104b。導電體104b有時具有用作電容元件160的一個電極的區域。導電體104b有時具有阻擋照射到半導體裝置的光的功能。
導電體104a1和導電體104b1也可以位於同一層中。此時，與導電體104a1和導電體104b1不位於同一層中的情況相比，可以縮短製程。另外，導電體104a2和導電體104b2也可以位於同一層中。此時，與導電體104a2和導電體104b2不位於同一層中的情況相比，可以縮短製程。
導電體104a1例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導電體等。導電體104a1尤其較佳為包含鈦。
導電體104b1例如可以使用選自作為導電體104a1而示出的導電體。尤其較佳的是導電體104b1使用 與導電體104a1相同種類的導電體。
導電體104a2例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導電體等。導電體104a2尤其較佳為包含銅。
導電體104b2例如可以使用選自作為導電體104a2而示出的導電體。尤其較佳的是導電體104b2使用與導電體104a2相同種類的導電體。
將絕緣體102a及絕緣體102b總稱為絕緣體102。絕緣體102有時具有用作電晶體150的閘極絕緣體的區域。絕緣體102a有時具有抑制雜質混入電晶體150的通道形成區等的功能。例如，在導電體104a2等包含銅等對半導體106a或半導體106b而言的雜質的情況下，絕緣體102a有時具有阻擋銅等的功能。絕緣體102a有時具有用作電容元件160的電介質的區域。
絕緣體102b也可以在與導電體104b重疊的區域具有開口部。藉由使絕緣體102b具有開口部，可以增大電容元件160的容量。
絕緣體102a例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體102a 尤其較佳為包含氮化矽或氮氧化矽。
絕緣體102b例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體102b尤其較佳為包含氧化矽或氧氮化矽。
將半導體106a及半導體106b總稱為半導體106。半導體106有時具有用作電晶體150的通道形成區的區域。
半導體106a可以使用具有多晶結構或單晶結構等的矽或鍺等。或者，也可以使用應變矽等具有應變的半導體。或者，也可以作為半導體106a使用能夠應用於HEMT的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。或者，也可以作為半導體106a使用氧化物半導體。半導體106a尤其較佳為包含氧化物半導體。
半導體106b可以使用具有多晶結構或單晶結構等的矽或鍺等。或者，也可以使用應變矽等具有應變的半導體。或者，也可以作為半導體106b使用能夠應用於HEMT的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。或者，也可以作為半導體106b使用氧化物半導體。半導體106b尤其較佳為包含氧化物半導體。
注意，關於可用於半導體106a及半導體106b的氧化物半導體將在下面進行詳細的說明。
半導體106a具有不與絕緣體112、導電體114a、導電體114b等重疊的區域107a1及區域107b1。半 導體106b具有不與絕緣體112、導電體114a、導電體114b等重疊的區域107a2及區域107b2。區域107a1及區域107b1的電阻低於半導體106a的與絕緣體112、導電體114a、導電體114b等重疊的區域。區域107a2及區域107b2的電阻低於半導體106b的與絕緣體112、導電體114a、導電體114b等重疊的區域。電阻低的區域也可以說是載子密度高的區域。
當半導體106a及半導體106b為氧化物半導體的情況下，氫及氧缺陷有可能成為載子發生源。關於氧化物半導體的載子發生源將在下面進行詳細說明。
將區域107a1及區域107a2總稱為區域107a。將區域107b1及區域107b2總稱為區域107b。區域107a及區域107b有時具有用作電晶體150的源極區及汲極區的區域。
絕緣體112有時具有用作電晶體150的閘極絕緣體的區域。絕緣體112可以具有其端部比導電體114a的端部突出的形狀。絕緣體112的端部可以具有其剖面形狀呈弧形的區域。當絕緣體112具有上述形狀時，有時可以抑制設置在絕緣體112上的絕緣體或導電體等的形狀不良。
絕緣體112例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體112尤其較佳為包含氧化矽或氧氮化矽。
當半導體106為氧化物半導體時，具有與半導體106接觸的區域的絕緣體102b和/或絕緣體112較佳為使用氧化物半導體的價帶頂的能量(Evos)與導帶底的能量(Ecos)之間的能階密度低的絕緣體。例如，當該能階俘獲電子時，電晶體的臨界電壓會向正方向變動。
例如，在氧化矽中的氮氧化物(也記為NOX)中，氧化氮(NO)及二氧化氮(NO2)有時在Evos與Ecos之間形成能階。因此，為了形成具有穩定的電特性的電晶體，有時較佳為作為絕緣體102b和/或絕緣體112使用氮氧化物少的氧化矽。注意，以下對氧化矽進行說明，但是同樣也適用於氧氮化矽。當對氮氧化物少的氧化矽進行熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析時，有時氨的釋放量比氮氧化物的釋放量多。例如，氨的釋放量有時為1×1018個/cm3以上且5×1019個/cm3以下。氨的釋放量為進行膜表面溫度為50℃以上且650℃以下或者50℃以上且550℃以下的加熱處理時的值。
絕緣體102b和/或絕緣體112較佳為使用藉由加熱而釋放氧的絕緣體。
在此，藉由加熱處理釋放氧的絕緣體有時在TDS分析中，在表面溫度為100℃以上且700℃以下或者100℃以上且500℃以下的範圍內釋放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
下面說明利用TDS分析來測量氧釋放量的方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。並且，藉由對該測量樣本與標準樣本進行比較，可以計算出氣體的總釋放量。
例如，根據作為標準樣本的含有指定密度的氫的矽基板的TDS分析結果以及測量樣本的TDS分析結果，可以藉由下面所示的算式求出測量樣本的氧分子的釋放量(NO2)。這裡，假設為藉由TDS分析而得到的質荷比32的氣體都來源於氧分子。雖然CH3OH的質荷比為32，但因為CH3OH存在的可能性較低，所以在這裡不考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極低，所以不考慮。
NO2=NH2/SH2×SO2×α
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是對測量樣本進行TDS分析而得到的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。關於上面所示的算式的詳細內容，可以參照日本專利申請公開平第6-275697公報。注意，上述氧的釋放量是使用由日本電子 科學公司(ESCO Ltd.)製造的熱脫附裝置EMD-WA1000S/W，並例如以包含1×1016atoms/cm2的氫原子的矽基板為標準樣本而測量的。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比例可以從氧分子的電離率算出。另外，因為上述α包括氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
注意，NO2是氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的2倍。
或者，藉由加熱處理釋放氧的絕緣體有時包含過氧化自由基。明確而言，起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，包含過氧化自由基的絕緣體有時在電子自旋共振(ESR：Electron Spin Resonance)中在g值為2.01近旁具有非對稱的信號。
或者，包含過剩氧的絕緣體也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測定的值。
當氧化矽包含NO2時，有時在100K以下的ESR中觀察到具有如下三個吸收線的信號：g值為2.037以上且2.039以下的第一吸收線；g值為2.001以上且2.003以下的第二吸收線；以及g值為1.964以上且1.966 以下的第三吸收線。在X帶的ESR測定中，第一吸收線與第二吸收線的間隔及第二吸收線與第三吸收線的間隔大約為5mT。因此，氮氧化物少的氧化矽的起因於NO2的自旋密度為低於1×1018spins/cm3，或者1×1017spins/cm3以上且低於1×1018spins/cm3。
另外，氮氧化物少的氧化矽的利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)測定出的氮濃度為6×1020atoms/cm3以下。
將導電體114a及導電體114b總稱為導電體114。導電體114有時具有用作電晶體150的閘極電極的區域。導電體114有時具有阻擋照射到電晶體150的通道形成區等的光的功能。
導電體114a可以具有其端部比導電體114b的端部突出的形狀。導電體114b可以具有其端部比導電體114a的端部陡峭的形狀。導電體114b的端部可以具有其剖面形狀呈弧形的區域。當導電體114a及導電體114b具有上述形狀時，有時可以抑制設置在導電體114a及導電體114b上的絕緣體或導電體等的形狀不良。
導電體114a例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導 電體等。導電體114a尤其較佳為包含氮化鉭。
導電體114b例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導電體等。導電體114b尤其較佳為包含鎢。
絕緣體108有時具有抑制雜質混入電晶體150的通道形成區等的功能。例如，在導電體116a2及導電體116b2等包含銅等對半導體106a或半導體106b而言的雜質的情況下，絕緣體108有時具有阻擋銅等的功能。絕緣體108有時具有用作電容元件160的電介質的區域。
絕緣體108具有到達半導體106的開口部。該開口部與半導體106的區域107a重疊。其他的開口部也可以與半導體106的區域107b重疊。
絕緣體108例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體108尤其較佳為包含氮化矽或氮氧化矽。
作為絕緣體108也可以使用Evos與Ecos之間的能階密度低的絕緣體。
絕緣體118有時具有用作電晶體150的層間絕緣體的區域。例如，絕緣體118可以降低電晶體150的 各佈線之間(各導電體之間)的寄生電容。
絕緣體118在與上述絕緣體108的開口部重疊的位置具有開口部。該開口部與半導體106的區域107a重疊。其他的開口部也可以與半導體106的區域107b重疊。絕緣體118還可以在與導電體104b重疊的區域具有開口部。當絕緣體118在與導電體104b重疊的區域具有開口部時，可以增大電容元件160的容量。
絕緣體118例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體118尤其較佳為包含氧化矽或氧氮化矽。
將導電體116a1及導電體116a2總稱為導電體116a。將導電體116b1及導電體116b2總稱為導電體116b。將導電體116c1及導電體116c2總稱為導電體116c。導電體116a及導電體116b有時具有用作電晶體150的源極電極及汲極電極的區域。另外，導電體116a及導電體116b有時具有阻擋照射到電晶體150的通道形成區等的光的功能。導電體116c有時具有用作電容元件160的另一個電極的區域。此外，導電體116c有時具有阻擋照射到半導體裝置的光的功能。
導電體116a1、導電體116b1和導電體116c1也可以位於同一層中。此時，與導電體116a1、導電體116b1和導電體116c1不位於同一層中的情況相比，可以縮短製程。另外，導電體116a2、導電體116b2和導電體 116c2也可以位於同一層中。此時，與導電體116a2、導電體116b2和導電體116c2不位於同一層中的情況相比，可以縮短製程。
導電體116a1例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導電體等。導電體116a1尤其較佳為包含氮化鈦、氮化鉭或鎢。
導電體116b1例如可以使用選自作為導電體116a1而示出的導電體。尤其較佳的是導電體116b1使用與導電體116a1相同種類的導電體。導電體116c1例如可以使用選自作為導電體116a1而示出的導電體。尤其較佳的是導電體116c1使用與導電體116a1或導電體116b1相同種類的導電體。
導電體116a2例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅和鈦的導電體、包含銅和錳的導電體、包含銦、錫和氧的導電體、包含鈦和氮的導電體等。導電體116a2尤其較佳為包含銅。
導電體116b2例如可以使用選自作為導電體116a2而示出的導電體。尤其較佳的是導電體116b2使用與導電體116a2相同種類的導電體。另外，導電體116c2例如可以使用選自作為導電體116a2而示出的導電體。尤其較佳的是導電體116c2使用與導電體116a2或導電體116b2相同種類的導電體。注意，在導電體116a2、導電體116b2以及導電體116c2使用包含銅的導電體的情況下，有時可以不設置導電體116a1、導電體116b1及導電體116c1。此時，半導體106也可以直接接觸於包含銅的導電體的導電體116a2及導電體116b2。
絕緣體128有時具有抑制雜質混入電晶體150的通道形成區等的功能。
絕緣體128例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或者鉭的絕緣體的單層或疊層。絕緣體128尤其較佳為包含氮化矽或氮氧化矽。
作為基板100例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、安定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI (Silicon on Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容元件、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板100也可以使用撓性基板。此外，作為基板100，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板100也可以具有伸縮性。此外，基板100可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板100的厚度例如為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板100形成得薄，可以實現半導體裝置的輕量化。另外，藉由將基板100形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板100上的半導體裝置受到的衝擊等。即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板100，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板100 的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板100，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板100。
另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在非撓性基板上形成電晶體之後，將該電晶體剝離並轉置到撓性基板上。在此情況下，較佳為在非撓性基板100上設置剝離層。
圖2A至圖2C為電晶體150的俯視圖及剖面圖。圖2A為電晶體150的俯視圖。圖2B是沿著圖2A所示的點劃線A1-A2的電晶體150的剖面圖。圖2C為沿著圖2A所示的點劃線A3-A4的電晶體150的剖面圖。
圖1等的剖面圖包括相當於電晶體150的通道長度方向的剖面圖的A1-A2剖面(參照圖2B)。因此，關於圖2B參照關於圖1的記載。
由圖2A所示的俯視圖可知，電晶體150不包括導電體116a及導電體116b與導電體114重疊的區域，因此寄生電容較低。注意，電晶體150也可以包括導電體116a及導電體116b與導電體114重疊的區域。圖2A所示的電晶體150包括導電體116a及導電體116b與導電體104重疊的區域，但是藉由將多個絕緣體等設置在其間， 可以降低寄生電容。注意，也可以不具有導電體116a及導電體116b與導電體104重疊的區域。
由通道寬度方向的剖面圖的圖2C可知，具有用作電晶體150的閘極電極的區域的導電體114隔著絕緣體112延伸到半導體106的兩端外側。因此，可知導電體114的電場會影響到半導體106的頂面及側面。具有用作電晶體150的閘極電極的區域的導電體104隔著絕緣體102面對半導體106的底面。因此，可知導電體104的電場會影響到半導體106的底面。
如此，電晶體150具有由用作閘極電極的導電體114及導電體104的電場包圍半導體106的頂面、側面以及下面的結構。在本說明書中，將這種結構稱為s-channel(surrounded channel，圍繞通道)結構。
在具有s-channel結構的電晶體中，通道有時形成在整個半導體(塊)中。因此，具有s-channel結構的電晶體可以使大電流流過源極與汲極之間，而可以提高導通狀態下的電流(通態電流，on-state current)。在具有s-channel結構的電晶體中，閘極電極的電場的影響較大，所以可以快速切換電晶體的導通/非導通。因此，具有s-channel結構的電晶體可以具有較小的次臨界擺幅值(S值)。S值的下降有助於降低關態電流(off-state current)。
〈半導體裝置的製造方法〉
接著，對圖1所示的半導體裝置的製造方法進行說明。
首先，準備基板100。
接著，形成絕緣體101。
接著，形成將成為導電體104a1及導電體104b1的導電體。
接著，形成將成為導電體104a2及導電體104b2的導電體。
接著，藉由對該導電體的疊層利用光微影製程等進行加工，形成包括導電體104a1和導電體104a2的導電體104a以及包括導電體104b1和導電體104b2的導電體104b(參照圖3)。如此，藉由以同一製程形成導電體104a及導電體104b，可以縮短製程。換言之，可以提高半導體裝置的生產率。
接著，形成絕緣體102a。
接著，形成絕緣體132(參照圖4)。絕緣體132將經過後面的製程成為絕緣體102b，因此參照關於絕緣體102b的記載。
氮氧化物少的氧化矽例如可以利用PECVD法在基板溫度為220℃以上、280℃以上或者350℃以上且源氣體為矽烷及一氧化二氮的條件下形成。
接著，形成保護膜113。保護膜113例如可以使用上述導電體、上述絕緣體或者上述半導體等。保護膜113較佳為使用透氧性低的膜。保護膜113例如使用其透 氧性比氧化矽或氧氮化矽低的膜。保護膜113較佳為使用其透氧性比具有柱狀晶體結構的鎢低的膜。保護膜113尤其較佳為使用氮化鉭。
接著，從保護膜113的頂面一側添加氧(參照圖5)。作為添加氧的處理，例如可以舉出包含氧化氣體的氛圍下的電漿處理。作為氧化氣體，例如有包含氧原子的氣體，明確而言，氧氣體、一氧化二氮氣體、二氧化碳氣體等。或者，作為添加氧的處理，例如，還可以舉出將被離子化的氧原子或者包含氧原子的分子摻雜的處理等。此時，既可以將進行質量分離的離子摻雜，又可以將沒進行質量分離的離子摻雜。
由於保護膜113具有阻擋氧的功能，因此可以在抑制所添加的氧的脫離的同時對絕緣體132和/或絕緣體102a添加氧。因此，與在沒有設置保護膜113的狀態下添加氧的情況相比，在設置有保護膜113的狀態下添加氧的情況下，可以增加絕緣體132和/或絕緣體102a中的氧含量。保護膜113也可以經過添加氧的處理而氧化。
保護膜113具有阻擋氧的功能且具有使氧到達下層的厚度即可。例如，保護膜113的厚度為1nm以上且150nm以下或者5nm以上且100nm以下即可。
藉由添加氧，絕緣體132和/或絕緣體102a成為包含過剩氧的絕緣體。
接著，去除保護膜113。注意，在保護膜113為絕緣體或者半導體的情況下，有時不需要去除保護膜 113。
接著，對絕緣體132利用光微影製程等進行加工，來形成絕緣體102b(參照圖6)。絕緣體102b以使絕緣體102a的與導電體104b重疊的區域露出的方式形成。
接著，形成將成為半導體106a的半導體。
接著，形成將成為半導體106b的半導體。
接著，較佳為進行第一加熱處理。第一加熱處理也可以以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。第一加熱處理也可以在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，第一加熱處理可以以如下方法進行：在惰性氣體氛圍下進行加熱處理，然後在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行另一個加熱處理以便填補脫離了的氧。藉由進行第一加熱處理，可以提高將成為半導體106a的半導體以及將成為半導體106b的半導體的結晶性，還可以去除氫或水等雜質。
接著，對該半導體疊層利用光微影製程等進行加工，來形成包括半導體106a及半導體106b的半導體106(參照圖7)。
接著，形成將成為絕緣體112的絕緣體。
接著，形成將成為導電體114a的導電體。
接著，形成將成為導電體114b的導電體。
接著，對該導電體的疊層利用光微影製程等進行加工。藉由在上層的導電體的蝕刻速率高於下層的導電體的蝕刻速率的條件下進行蝕刻，來形成導電體114b及具有其端部比導電體114b的端部突出的形狀的導電體114a。
接著，藉由以導電體114a等為遮罩對將成為絕緣體112的絕緣體進行加工，來形成具有其端部比導電體114a的端部突出的形狀的絕緣體112。此時，半導體106的從頂面到0.1nm以上且5nm以下的區域有時被蝕刻。
接著，以絕緣體112、導電體114a及導電體114b為遮罩對半導體106進行處理(參照圖8)。
作為該處理，例如可以進行添加提高半導體106的載子密度的雜質的處理。在半導體106為氧化物半導體的情況下，作為該雜質，例如可以使用硼、碳、氮、氖、鋁、磷、氬、錳、砷、氪和氙等中的一個以上。作為該雜質，尤其較佳為使用氬。該雜質利用摻雜法等添加即可。此外，作為上述處理，例如也可以進行包含上述元素(例如，氬等)的氛圍下的電漿處理等。電漿處理例如較佳為以對基板100一側施加自偏壓的方式進行。
藉由對氧化物半導體進行上述處理，可以使氧化物半導體中的氧脫離而形成氧缺陷(也記為VO)。在附近的氫進入氧缺陷(將該狀態也記為VOH)時，在氧 化物半導體中形成施體能階，因此可以提高被處理區域的載子密度，而可以降低電阻。關於VOH形成施體能階的機制將在下面進行詳細的說明。
藉由上述步驟可以形成半導體106a的被處理區域的區域107a1和區域107b1以及半導體106b的被處理區域的區域107a2和區域107b2(參照圖9)。注意，將區域107a1及區域107a2總稱為區域107a。將區域107b1及區域107b2總稱為區域107b。
接著，形成絕緣體138。絕緣體138將經過後面的製程成為絕緣體108，因此參照關於絕緣體108的記載。
絕緣體138較佳為利用PECVD法形成。例如，藉由作為絕緣體138形成含有氫的絕緣體(尤其是含有氫的氮化矽(也記為SiNH))，可以對區域107a及區域107b添加氫。其結果，該氫填埋於區域107a及區域107b中的VO，可以高效地形成形成施體能階的VOH。在絕緣體138包含足夠的氫的情況下，即使在氫從區域107a及區域107b的VOH脫離而形成VO的情況下，也可以使其恢復到VOH。因此，藉由上述步驟形成的區域107a及區域107b可以穩定地保持電阻低的狀態。換而言之，當將區域107a及區域107b用作源極區及汲極區時，可以提高電晶體150的通態電流。
如此，可以將被導電體化的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙 大，因此具有可視光透光性。另一方面，氧化物導電體是在導帶底附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響較小，而具有與氧化物半導體相同程度的可見光透光性。
在此，使用圖38說明氧化物導電體的電阻率的溫度依賴性。
在此，作為包含在樣本中的氧化物導電體製造如下氧化物導電體並進行電阻率的測定：藉由使氧化物半導體接觸於含有氫的氮化矽來形成的氧化物導電體(OC_SiNH)；藉由在摻雜裝置中對氧化物半導體添加氬且使其接觸於含有氫的氮化矽來形成的氧化物導電體(OC_Ar dope+SiNH)；以及藉由在電漿處理裝置中使用氬電漿照射氬離子且使其接觸於含有氫的氮化矽來形成的氧化物導電體(OC_Ar plasma+SiNH)。
下面示出包含氧化物導電體(OC_SiNH)的樣本的製造方法。首先，在玻璃基板上藉由PECVD法形成400nm厚的氧氮化矽之後，使用氧電漿對氧氮化矽添加氧離子，由此形成藉由加熱而釋放氧的氧氮化矽。接著，在藉由加熱而釋放氧的氧氮化矽上藉由使用原子數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成100nm厚的In-Ga-Zn氧化物，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮與氧的混合氣體氛圍下進行加熱處理。接著，藉由PECVD法形成100nm厚的氮化矽。接著，在350℃的氮與氧的混合氣體氛圍下進行加熱處理。
下面示出包含氧化物導電體(OC_Ar dope+SiNH)的樣本的製造方法。首先，在玻璃基板上藉由PECVD法形成400nm厚的氧氮化矽，然後使用氧電漿對氧氮化矽添加氧離子，由此形成藉由加熱而釋放氧的氧氮化矽。接著，在藉由加熱而釋放氧的氧氮化矽上藉由使用原子數比為In：Ga：Zn=5：5：6的濺射靶材的濺射法形成100nm厚的In-Ga-Zn氧化物，在450℃的氮氛圍下進行加熱處理，然後在450℃的氮與氧的混合氣體氛圍下進行加熱處理。接著，使用摻雜裝置，對In-Ga-Zn氧化物以10kV的加速電壓添加劑量為5×1014/cm2的氬，由此在In-Ga-Zn氧化物中形成氧缺陷。接著，藉由PECVD法形成100nm厚的氮化矽。接著，在350℃的氮與氧的混合氣體氛圍下進行加熱處理。
下面示出包含氧化物導電體(OC_Ar plasma+SiNH)的樣本的製造方法。首先，在玻璃基板上藉由PECVD法形成400nm厚的氧氮化矽之後，照射氧電漿，由此形成藉由加熱而釋放氧的氧氮化矽。接著，在藉由加熱而釋放氧的氧氮化矽上藉由使用原子數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成100nm厚的In-Ga-Zn氧化物，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮與氧的混合氣體氛圍下進行加熱處理。接著，在電漿處理裝置中，使氬電漿產生，並使加速的氬離子碰撞In-Ga-Zn氧化物，由此形成氧缺陷。接著，藉由PECVD法形成100nm厚的氮化矽。接著，在350℃的 氮與氧的混合氣體氛圍下進行加熱處理。
接著，圖38示出測定各樣本的電阻率的結果。在此，電阻率的測定使用四個端子的Van-der-Pauw法進行。在圖38中，橫軸表示測定溫度，縱軸表示電阻率。此外，方形示出氧化物導電體(OC_SiNH)的測定結果，圓圈示出氧化物導電體(OC_Ar dope+SiNH)的測定結果，三角示出氧化物導電體(OC_Ar plasma+SiNH)的測定結果。
注意，雖然未圖示，但是不與含有氫的氮化矽接觸的氧化物半導體的電阻率高且難以測定電阻率。由此可知，氧化物導電體的電阻率比氧化物半導體低。
從圖38可知，當氧化物導電體(OC_Ar dope+SiNH)及氧化物導電體(OC_Ar plasma+SiNH)包括氧缺陷及氫時，電阻率的變動小。典型的是，在溫度為80K以上且290K以下時，電阻率的變動率為低於±20%。或者，在溫度為150K以上且250K以下時，電阻率的變動率為低於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其導帶底與費米能階一致或大致一致。因此，藉由將氧化物導電體用作電晶體的源極區及汲極區，氧化物導電體與用作源極電極及汲極電極的導電體形成歐姆接觸，而可以降低用作源極電極及汲極電極的導電體與氧化物導電體的接觸電阻。此外，因為氧化物導電體的電阻率的溫度依賴性低，所以用作源極電極及汲極電極的導電體與氧化物導電體的接觸電阻的變動量少，而能夠製造 可靠性高的電晶體。
接著，形成將成為絕緣體148的絕緣體。該絕緣體將經過後面的製程成為絕緣體118，因此參照關於絕緣體118的記載。
接著，也可以進行第二加熱處理。藉由進行第二加熱處理，包含於絕緣體102等中的過剩氧經過半導體106a移動到半導體106b。因為半導體106b由半導體106c、絕緣體112和絕緣體108中的任一個覆蓋，所以不容易發生過剩氧的向外擴散。因此，藉由在這個時候進行第二加熱處理，能夠高效率地減少半導體106b的缺陷(氧缺陷)。另外，第二加熱處理在絕緣體102中的過剩氧(氧)擴散到半導體106b的溫度下進行即可。例如，關於第二加熱處理，也可以參照第一加熱處理的記載。第二加熱處理較佳為在比第一加熱處理低的溫度下進行。第一加熱處理與第二加熱處理的溫度差為20℃以上且150℃以下，較佳為40℃以上且100℃以下。由此可以抑制過剩氧(氧)過多地從絕緣體102釋放出來。
接著，對上述絕緣體利用光微影製程等進行加工，來形成絕緣體148(參照圖10)。絕緣體148以使絕緣體138的與導電體104b重疊的區域露出的方式形成。
接著，對絕緣體138與絕緣體148的疊層利用光微影製程等進行加工，來形成絕緣體108與絕緣體118的疊層(參照圖11)。絕緣體108及絕緣體118以使 區域107a及區域107b露出的方式形成。
接著，形成將成為導電體116a1、導電體116b1及導電體116c1的導電體。
接著，形成將成為導電體116a2、導電體116b2及導電體116c2的導電體。
接著，藉由對該導電體的疊層利用光微影製程等進行加工，來形成包括導電體116a1和導電體116a2的導電體116a、包括導電體116b1和導電體116b2的導電體116b以及包括導電體116c1和導電體116c2的導電體116c。如此，藉由以同一製程形成導電體116a、導電體116b及導電體116c，可以縮短製程。換言之，可以提高半導體裝置的生產率。
接著，形成絕緣體128(參照圖12)。
藉由上述步驟，可以製造包括電晶體150及電容元件160的半導體裝置。
〈半導體裝置的變形例子〉
圖1等示出電晶體150的半導體106包括用作通道形成區的區域、具有用作源極區以及汲極區的區域的區域107a及區域107b的結構，但是本發明的一個方式的半導體裝置不侷限於該結構。例如，如圖13所示，半導體106還可以包括位於區域107a及區域107b的內側的區域107c、區域107d、區域107e以及區域107f。
區域107c具有與區域107a相鄰的區域。區 域107c具有與絕緣體112重疊但不與導電體114a重疊的區域。區域107d具有與區域107b相鄰的區域。區域107d具有與絕緣體112重疊但不與導電體114a重疊的區域。區域107e具有與區域107c相鄰的區域。區域107e具有與導電體114a重疊但不與導電體114b重疊的區域。區域107f具有與區域107d相鄰的區域。區域107f具有與導電體114a重疊但不與導電體114b重疊的區域。
區域107c例如可以具有用作LDD(Lightly Doped Drain)區的區域。LDD區為其載子密度和/或雜質濃度比源極區或汲極區低的區域，且具有其載子密度和/或雜質濃度比通道形成區高的區域。另外，區域107c例如也可以具有用作偏置區的區域。偏置區具有其載子密度和/或雜質濃度與通道形成區同樣的區域。
區域107d例如可以具有用作LDD區的區域。區域107d例如可以具有用作偏置區的區域。區域107e例如可以具有用作LDD區的區域。區域107e例如可以具有用作偏置區的區域。區域107f例如可以具有用作LDD區的區域。區域107f例如可以具有用作偏置區的區域。注意，將半導體106中的區域107e和/或區域107f重疊於導電體114a的區域稱為重疊區域。
當區域107c、區域107d、區域107e和區域107f中的至少一個具有用作LDD區的區域和/或用作偏置區的區域時，可以減少由電晶體的汲極電場的集中引起的劣化。換言之，可以提供可靠性高的半導體裝置。
例如，當區域107c及區域107d具有用作LDD區的區域，並且，區域107e及區域107f具有用作偏置區的區域時，尤其可以減少由電晶體的汲極電場的集中引起的劣化，所以有時是較佳的。
各用作LDD區的區域的通道長度方向的長度較佳為短於源極區與汲極區之間的距離的20%、10%、5%或者2%。或者，各重疊區域的通道長度方向的長度較佳為短於源極區與汲極區之間的距離的20%、10%、5%或者2%。或者，各用作偏置區的區域的通道長度方向的長度較佳為短於源極區與汲極區之間的距離的20%、10%、5%或者2%
另外，圖1等示出具有用作電晶體150的通道形成區的區域的半導體106包括半導體106a及半導體106b的兩層的情況，但是本發明的一個方式的半導體裝置不侷限於該結構。例如，如圖14所示，半導體106也可以包括半導體106a、半導體106b以及半導體106c的三層。此時，區域107a包括區域107a1、區域107a2及區域107a3，並且，區域107b包括區域107b1、區域107b2以及區域107b3。此外，如圖15所示，半導體106也可以為單層。此時，區域107a及區域107b也是單層。
此外，圖1等示出具有用作電晶體150的閘極絕緣體的區域的絕緣體112的端部具有其剖面形狀呈弧形的區域，但是本發明的一個方式的半導體裝置不侷限於該結構。例如，如圖16所示，絕緣體112的端部也可以 不具有其剖面形狀呈弧形的區域。
另外，本發明的一個方式的電晶體150的絕緣體112、導電體114a和導電體114b中的至少一個較佳為具有錐角。例如，在剖面中絕緣體112的側面與半導體106的頂面所形成的角度θ1較佳為小於90°、30°以上且85°以下或者45°以上且70°以下。此外，在剖面中導電體114a的側面與絕緣體112的頂面所形成的角度θ2較佳為低於90°、10°以上且85°以下、15°以上且85°以下、30°以上且85°以下或者45°以上且70°以下。此外，在剖面中大致平行於導電體114a的頂面的直線與大致平行於導電體114b的側面的直線所形成的角度θ3較佳為低於90°、30°以上且85°以下或者45°以上且70°以下。當角度θ1小於角度θ2時，在後面形成的層等的覆蓋性得到提高，所以是較佳的。當角度θ3小於角度θ2時，在後面形成的層等的覆蓋性得到提高，所以是較佳的。
〈佈線的位置關係〉
下面，對本發明的一個方式的半導體裝置的各佈線的連接等進行說明。
圖17A為示出半導體裝置的佈線之間的連接的一個例子的剖面圖。圖17A示出位於與導電體104a和/或導電體104b等相同的層中的導電體104c電連接到位於與導電體116a、導電體116b和/或導電體116c等相同的層中的導電體116d時的連接部。明確而言，導電體104c 具有藉由設置在絕緣體102及絕緣體112中的開口部接觸於位於與導電體114等相同的層中的導電體115a的區域，導電體116d具有藉由設置在絕緣體108及絕緣體118中的開口部接觸於導電體115a的區域即可。
設置在絕緣體102及絕緣體112中的開口部既可以藉由同一製程形成，又可以藉由不同製程形成。另外，設置在絕緣體108及絕緣體118中的開口部既可以藉由同一製程形成，又可以藉由不同製程形成。藉由在製造電晶體150及電容元件160的同時進行上述製程，有時可以提高半導體裝置的生產率。
圖17B為示出半導體裝置的佈線之間的連接的一個例子的剖面圖。圖17B示出位於與導電體104a和/或導電體104b等相同的層中的導電體104d電連接到位於與導電體116a、導電體116b和/或導電體116c等相同的層中的導電體116e時的連接部。明確而言，導電體104d具有藉由設置在絕緣體108及絕緣體118中的開口部接觸於導電體116e的區域即可。
設置在絕緣體108及絕緣體118中的開口部既可以藉由同一製程形成，又可以藉由不同製程形成。藉由在製造電晶體150及電容元件160的同時進行上述製程，有時可以提高半導體裝置的生產率。
圖17C為示出半導體裝置的佈線之間的連接的一個例子的剖面圖。圖17C示出位於與導電體104a和/或導電體104b等相同的層中的導電體104e電連接到位於 與導電體114等相同的層中的導電體115b時的連接部。明確而言，導電體104e具有藉由設置在絕緣體102及絕緣體112中的開口部接觸於導電體115b的區域，即可。
設置在絕緣體102及絕緣體112中的開口部既可以藉由同一製程形成，又可以藉由不同製程形成。藉由在製造電晶體150及電容元件160的同時進行上述製程，有時可以提高半導體裝置的生產率。
圖17D為示出半導體裝置的佈線之間的交叉的一個例子的剖面圖。圖17D示出位於與導電體104a和/或導電體104b等相同的層中的導電體104f隔著絕緣體102、絕緣體108及絕緣體118重疊於位於與導電體116a、導電體116b和/或導電體116c等相同的層中的導電體116f的情況。
藉由在佈線之間設置多個絕緣體，可以降低佈線之間的寄生電容。由此可以抑制寄生電容所引起的頻率特性(也稱為f特性)的下降，因此本發明的一個方式的半導體裝置的f特性良好。
〈氧化物半導體〉
下面，說明可用於半導體106、半導體106a、半導體106b及半導體106c等的氧化物半導體。
氧化物半導體例如是包含銦的氧化物。例如，在氧化物半導體包含銦時，其載子移動率(電子移動率)得到提高。此外，氧化物半導體較佳為包含元素M。 元素M較佳為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，氧化物半導體較佳為包含鋅。當氧化物半導體包含鋅時，有時容易晶化。
注意，氧化物半導體不侷限於包含銦的氧化物半導體。氧化物半導體例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為氧化物半導體例如使用能隙大的氧化物。氧化物半導體的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
越減少妨礙電子移動的原因，越能夠提高電晶體的通態電流。例如，在沒有妨礙電子移動的原因的情況下，估計為電子高效率地移動。例如，在通道形成區中的物理性凹凸較大的情況下也會發生電子移動的妨礙。
為了提高電晶體的通態電流，例如，氧化物半導體的頂面或底面的1μm×1μm的範圍內的均方根(RMS：Root-Mean-Square)粗糙度為低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。另外，其1μm×1μm的範圍內的平均表面粗 糙度(也稱為Ra)為低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。其1μm×1μm的範圍內的最大高低差(也稱為P-V)為低於10nm，較佳為低於9nm，更佳為低於8nm，進一步較佳為低於7nm。RMS粗糙度、Ra以及P-V可以藉由使用由精工電子奈米科技(SII Nano Technology)有限公司製造的掃描探針顯微鏡SPA-500等測定。
注意，當銅混入氧化物半導體時，有時生成電子陷阱。電子陷阱有時使電晶體的臨界電壓向正方向變動。因此，氧化物半導體的表面或者內部的銅濃度越低越好。例如，氧化物半導體較佳為具有銅濃度為1×1019atoms/cm3以下，5×1018atoms/cm3以下，或者1×1018atoms/cm3以下的區域。
〈氧化物半導體的結構〉
下面，對氧化物半導體的結構進行說明。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：微晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導 體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視場影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖34A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖34B示出將圖34A中的區域(1)放大的Cs校正高解析度TEM影像。由圖34B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成 CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖34B所示，CAAC-OS具有特有的原子排列。圖34C是以輔助線示出特有的原子排列的圖。由圖34B和圖34C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為沉積磚塊或塊體的結構(參照圖34D)。在圖34C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖34D所示的區域5161。
圖35A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖35B、圖35C和圖35D分別示出將圖35A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖35B、圖35C和圖35D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖36A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖36B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖36C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖49A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖49B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖49B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖49B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖49B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金 屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使載子密度小於8×1011/cm3，較佳為小於1×1011/cm3，更佳為小於1×1010/cm3，且是1×10-9/cm3以上。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm以上且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與 CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非 晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構 分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖50示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖50可知，在a-like OS(樣本A)中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖50中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS(樣本B)和CAAC-OS(樣本C)在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖50中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成 的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈成膜模型〉
下面，說明CAAC-OS及nc-OS的成膜模型。
圖39A是示出利用濺射法形成CAAC-OS的情況的成膜室中的示意圖。
靶材230被黏合到底板上。靶材230及底板下配置有多個磁鐵。由該多個磁鐵在靶材230上產生磁場。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
靶材230具有多晶結構，其中至少一個晶粒包括劈開面。另外，關於劈開面將在後面詳細地說明。
以與靶材230相對的方式配置有基板220，其間的距離d(也稱為靶材-基板間距離(T-S間距離))是0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室的大部分充滿著成膜氣體(例如，氧、氬或以50vol.%以上的比率包含氧的混合氣體)，且成膜室的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，當對靶材230施加一定值以上的電壓時，開始放電，確認到電漿。另外，由靶材230上的磁場形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子201。離子201例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子201因電場而向靶材230一側加速，然後碰撞到靶材230。此時，平板狀或顆粒狀濺射粒子的顆粒200a及顆粒200b從劈開面剝離，然後被打出來。另外，有時因離子201碰撞時的衝擊而在顆粒200a及顆粒200b的結構中產生應變。
顆粒200a是具有三角形，例如正三角形的平面的平板狀或顆粒狀濺射粒子。此外，顆粒200b是具有六角形，例如正六角形的平面的平板狀或顆粒狀濺射粒子。注意，將顆粒200a及顆粒200b等的平板狀或顆粒狀濺射粒子總稱為顆粒200。顆粒200的平面形狀不侷限於三角形、六角形。例如，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，有時也成為組合兩個三角形(正三角形)而成的四角形(菱形)。
顆粒200的厚度取決於成膜氣體的種類等。顆粒200的厚度較佳為均勻，其理由將在後面描述。此外，與厚度大的骰子狀相比，濺射粒子較佳為厚度小的顆粒狀。
當顆粒200在穿過電漿時有時接收電荷而其側面帶負電或帶正電。顆粒200的側面具有氧原子，且該氧原子可能帶負電。例如，圖41示出顆粒200a的側面具有帶負電的氧原子的例子。像這樣，當側面帶相同極性的電荷時，電荷互相排斥，從而可以維持平板形狀。另外，當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子可能帶負電。或者，與銦原子、鎵原子或鋅原子鍵合的氧原子可能帶負電。
如圖39A所示，例如顆粒200像風箏那樣在電漿中飛著，並輕飄飄地飛到基板220上。因為顆粒200帶電荷，所以在它靠近其他顆粒200已沉積的區域時產生斥力。在此，在基板220的頂面上產生平行於基板220的 頂面的磁場。此外，因為在基板220和靶材230之間有電位差，所以電流從基板220向靶材230流動。因此，顆粒200在基板220的頂面上受到由磁場及電流的作用所引起的力量(勞侖茲力)(參照圖42)。這可以由弗萊明左手定則得到解釋。為了增大施加到顆粒200的力量，較佳為在基板220的頂面上設置平行於基板220的頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步較佳為50G以上的區域。或者，較佳為在基板220的頂面上設置平行於基板220的頂面的磁場為垂直於基板220的頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步較佳為5倍以上的區域。
另外，基板220被加熱，因此顆粒200與基板220之間的摩擦等的阻力小。其結果是，如圖43A所示，顆粒200在基板220的頂面下滑。顆粒200在平板面朝向基板220的狀態下移動。然後，如圖43B所示，在該顆粒200到達已沉積的其他顆粒200的側面時，它們的側面彼此鍵合。此時，顆粒200的側面的氧原子脫離。由於有時脫離的氧原子填補CAAC-OS中的氧缺陷，因此形成缺陷態密度低的CAAC-OS。
此外，藉由在基板220上加熱顆粒200，原子重新排列，而緩和離子201的碰撞所引起的結構的應變。應變得到緩和的顆粒200實質上為單晶。當顆粒200實質上為單晶時，即使顆粒200在彼此鍵合之後被加熱也幾乎不發生顆粒200本身的伸縮。因此，不發生顆粒200之間 的空隙的擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。此外，可以認為在空隙中攤鋪具有伸縮性的金屬原子等，且它們像高速公路那樣連接方向偏離的顆粒200的側面。
可以認為根據上述模型顆粒200沉積到基板220上。因此，可知即使被形成面不具有結晶結構，也能夠形成CAAC-OS，這是與磊晶生長不同的。例如，即使基板220的頂面(被形成面)的結構是非晶結構，也可以形成CAAC-OS。
此外，可以知道：當形成CAAC-OS時，不僅在被形成面的基板220的頂面為平坦面的情況，而且在頂面為凹凸狀的情況下，顆粒200也根據其形狀排列。例如，如果基板220的頂面在原子級別上平坦，則會形成厚度均勻、平坦且具有高結晶性的層，因為顆粒200以平行於ab面的平板面朝下的方式配置。而且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS(參照圖39B)。
另一方面，即使基板220的頂面為凹凸狀，CAAC-OS也具有層疊n個(n是自然數)顆粒200沿著凹凸並列配置的層的結構。由於基板220為凹凸狀，因此有時在CAAC-OS中容易產生顆粒200之間的空隙。但是，因為在顆粒200之間產生分子間力，所以即使在凹凸狀的表面上，顆粒也以在顆粒之間的空隙儘可能小的方式排列。由此，即使成膜表面為凹凸狀也可以形成具有高結晶性的CAAC-OS(參照圖39C)。
因此，CAAC-OS不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。
由於根據這種模型形成CAAC-OS，因此濺射粒子較佳為厚度小的顆粒狀。另外，當濺射粒子是厚度大的骰子狀時，朝向基板220的面不固定，所以有時不能獲得均勻的厚度或結晶定向。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成具有高結晶性的CAAC-OS。
另外，除了顆粒200之外，還可以利用具有氧化鋅粒子的成膜模型說明CAAC-OS。
氧化鋅粒子的質量比顆粒200小，所以比顆粒200早到達基板220。在基板220的頂面上，氧化鋅粒子優先在水平方向上進行晶體生長來形成薄的氧化鋅層。該氧化鋅層具有c軸配向性。該氧化鋅層的結晶的c軸朝向平行於基板220的法線向量的方向。該氧化鋅層具有使CAAC-OS生長的種子層的功能，因此具有提高CAAC-OS的結晶性的功能。另外，該氧化鋅層的厚度為0.1nm以上且5nm以下，大多為1nm以上且3nm以下。該氧化鋅層的厚度足夠薄，所以幾乎觀察不到晶界。
因此，為了形成結晶性高的CAAC-OS，較佳為使用以比化學計量組成高的比率包含鋅的靶材。
同樣地，nc-OS可以由圖40所示的成膜模型得到解釋。注意，圖40和圖39A的不同點僅在於基板220是否被加熱。
因此，基板220沒有被加熱，因此顆粒200與基板220之間的摩擦等的阻力很大。其結果是，顆粒200不能在基板220的頂面上下滑，因此不規則地飄落到基板220的頂面上而形成nc-OS。
〈劈開面〉
下面，對在CAAC-OS的成膜模型中所提到的靶材的劈開面進行說明。
首先，參照圖44A和圖44B說明靶材的劈開面。圖44A和圖44B示出InGaZnO4的結晶的結構。另外，圖44A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結晶時的結構。此外，圖44B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的劈開所需要的能量。注意，至於計算，採用使用準位能和平面波基底的密度泛函程式(CASTEP)。注意，作為準位能使用超軟型準位能。此外，作為泛函使用GGA PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構的能量。此外，在固定單元尺寸的狀態下進行原子配置的結構最適化，之後導出在各表面上劈開之後的結構的能量。
根據圖44A和圖44B所示的InGaZnO4的結晶的結構，製造在第一面、第二面、第三面和第四面中的 任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖44A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖44A)。第三面是平行於(110)面的結晶面(參照圖44B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖44B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出每個面的劈開容易性的指標的劈開能量。注意，結構的能量根據結構所包括的原子和電子算出，就是說，在計算中，考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用。
由計算的結果可知，第一面的劈開能量為2.60J/m2，第二面的劈開能量為0.68J/m2，第三面的劈開能量為2.18J/m2，第四面的劈開能量為2.12J/m2(參照以下表)。
由上述計算可知，在圖44A和圖44B所示的InGaZnO4的結晶的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中，劈開面是指最容易劈開的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面是劈開面，所以圖44A所示的InGaZnO4的結晶可以在兩個與第二面相等的面分開。因此，可以認為在使離子等碰撞到靶材時在劈開能量最低的面劈開的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下，InGaZnO4的顆粒包括Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外，因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面)的劈開能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的劈開能量，所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角 形狀。
接著，利用古典分子動力學計算，作為靶材假定具有同系結構(homologous structure)的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)濺射該靶材時的劈開面。圖45A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構，而圖45B示出其俯視結構。另外，圖45A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外，圖45A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製造的Materials Explorer5.0進行古典分子動力學計算。另外，將初期溫度設定為300K，固定單元尺寸，將時間步長設定為0.01毫微微秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖46A示出氬入射到具有圖45A和圖45B所示的InGaZnO4的結晶的單元中到99.9微微秒(psec)之後的原子排列。此外，圖46B示出氧入射到單元中到99.9微微秒之後的原子排列。另外，在圖46A和圖46B中省略圖45A所示的固定層的一部分而示出。
由圖46A可知，在氬入射到單元中到99.9微微秒之間在對應於圖44A所示的第二面的劈開面產生裂縫。因此，可以知道在氬碰撞到InGaZnO4的結晶且以最頂面為第二面(第0第二面)時，在第二面(第2第二 面)中產生大裂縫。
另一方面，由圖46B可知，在氧入射到單元中到99.9微微秒之間在對應於圖44A所示的第二面的劈開面產生裂縫。注意，可以知道在氧碰撞到單元時，在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時，InGaZnO4的結晶沿著第二面劈開且平板狀粒子(顆粒)剝離。此外，還可以知道使氧碰撞到單元時的顆粒尺寸小於使氬碰撞到單元時的顆粒尺寸。
另外，由上述計算可知剝離了的顆粒包括損傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。
因此，調查了顆粒尺寸根據碰撞的原子的種類而不同的情況。
圖47A示出從氬入射到具有圖45A和圖45B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖47A對應於圖45A和圖45B至圖46A的期間。
由圖47A可知，在氬碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅到達第六層(Ga-Zn-O層)附近。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使 氬碰撞到包括InGaZnO4的結晶的靶材時，在圖45A中的第二面(第2第二面)產生裂縫。
圖47B示出從氧入射到具有圖45A和45B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖47B對應於圖45A和45B至圖46A的期間。
另一方面，由圖47B可知，在氧碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅不到第五層(In-O層)。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時，在圖45A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從劈開面剝離。
此外，從守恆定律的觀點討論裂縫的深度。可以由公式(1)及公式(2)表示能量守恆定律及動量守恆定律。在此，E是碰撞之前的氬或氧所具有的能量(300eV)，mA是氬或氧的質量，vA是碰撞之前的氬或氧的速度，v' A是碰撞之後的氬或氧的速度，mGa是鎵的質量，vGa是碰撞之前的鎵的速度，v' Ga是碰撞之後的鎵的速度。
m A v A +m Ga v Ga =m A v' A +m Ga v' Ga (2)
當將氬或氧的碰撞假定為彈性碰撞時，可以由公式(3)表示vA、v' A、vGa和v' Ga的關係。
v' A -v' Ga =-(v A -v Ga ) (3)
根據公式(1)、公式(2)及公式(3)，在vGa為0的情況下，可以由公式(4)表示氬或氧碰撞之後的鎵的速度v' Ga。
在公式(4)中，將氬的質量或氧的質量代入mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時，氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此，氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度(能量)高於氧碰撞時的碰撞後的鎵的速度(能量)。因此，可以認為與在氧碰撞時相比，在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材，從劈開面產生剝離而形成顆粒。另一方面，即使濺射沒有劈開面的靶材的其他結構的 區域也不形成顆粒，而形成比顆粒微細的原子級別的尺寸的濺射粒子。因為該濺射粒子比顆粒小，所以被認為藉由連接到濺射裝置的真空泵被排出。因此，在藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材時，難以考慮到各種尺寸或形狀的粒子飛濺到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS的圖39A等所示的模型更有道理。
藉由上述步驟形成的CAAC-OS的密度與單晶OS的密度大致相同。例如，具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3，而具有大致相同的原子數比的CAAC-OS的密度為6.3g/cm3左右。
圖48A和圖48B示出藉由濺射法形成的CAAC-OS的In-Ga-Zn氧化物(參照圖48A)及其靶材(參照圖48B)的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意，在HAADF-STEM中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描穿透式電子顯微鏡HD-2700。
在對圖48A和圖48B進行比較時，可以知道CAAC-OS和靶材都具有同系結構，並且，CAAC-OS中的原子的配置對應於靶材。因此，如圖39A等的成膜模型所 示，靶材的結晶結構被轉寫而形成CAAC-OS。
〈能帶圖〉
下面，對上述電晶體的任意剖面的能帶圖進行說明。
圖18A示出本發明的一個方式的電晶體150的剖面圖。
圖18A所示的電晶體150參照關於圖1的說明。
圖18B示出圖18A所示的包括電晶體150的通道形成區的A-A’剖面的能帶圖。注意，半導體106a的能隙稍微小於半導體106b。絕緣體102a、絕緣體102b及絕緣體112的能隙比半導體106a及半導體106b大得多。半導體106a、半導體106b、絕緣體102a、絕緣體102b以及絕緣體112的費米能階(記為Ef)位於各本質費米能階(記為Ei)。另外，導電體104a及導電體114的功函數相當於真空能階與該費米能階的能量差。
當將閘極電壓設定為電晶體150的臨界電壓以上時，根據半導體106a與半導體106b之間的導帶底的能量之差，電子優先流過半導體106a。換而言之，可以估計電子填埋於半導體106a中。注意，將導帶底的能量記為Ec，將價帶頂的能量記為Ev。
因此，在本發明的一個方式的電晶體150中，由於電子的填埋，介面散射的影響得到抑制。因此，本發明的一個方式的電晶體150的通道電阻較低。
接著，圖18C示出圖18A所示的包括電晶體150的源極區或汲極區的B-B’剖面的能帶圖。注意，區域107a1、區域107b1、區域107a2及區域107b2處於簡併狀態。在區域107b1中，半導體106a的費米能階與導帶底的能量大致相同。在區域107b2中，半導體106b的費米能階與導帶底的能量大致相同。區域107a1及區域107a2也是同樣的。
此時，用作源極電極或汲極電極的導電體116b與區域107b2之間的能障足夠小，所以形成歐姆接觸。此外，區域107b2與區域107b1形成歐姆接觸。同樣地，用作源極電極或汲極電極的導電體116a與區域107a2之間的能障足夠小，所以形成歐姆接觸。此外，區域107a2與區域107a1形成歐姆接觸。由此可知在導電體116a及導電體116b與半導體106a及半導體106b之間電子順利地傳輸。
如上述所，在本發明的一個方式的電晶體中，源極電極及汲極電極與通道形成區之間電子順利地傳輸，並且，通道電阻較低。換而言之，該電晶體具有良好的開關特性。
接著，對實現圖18B所示的能帶圖的半導體106a及半導體106b進行說明。
例如，半導體106a是包含除了氧之外的一種或多種構成半導體106b的元素的氧化物半導體。因為半導體106a包含除了氧之外的一種或多種構成半導體106b 的元素，所以不容易在半導體106a與半導體106b的介面處形成介面能階。
半導體106a及半導體106b較佳為至少包含銦。另外，在半導體106a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為低於50atomic%，M為大於50atomic%，更佳的是：In為低於25atomic%，M為大於75atomic%。此外，在半導體106b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為大於25atomic%，M為低於75atomic%，更佳的是：In為大於34atomic%，M為低於66atomic%。
半導體106b使用其電子親和力大於半導體106a的氧化物。例如，半導體106b使用如下氧化物，該氧化物的電子親和力比半導體106a大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。這裡，電子親和力是指真空能階與導帶底之間的能量差。
另外，如圖14所示，在半導體106包括半導體106a、半導體106b以及半導體106c的情況下，也可以填埋電子。此時，半導體106c參照關於半導體106a的說明。
以上所示的電晶體結構是一個例子，組合這些結構的電晶體也包括在本發明的一個方式的範疇內。
〈半導體裝置的應用實例〉
下面，示出本發明的一個方式的半導體裝置的應用實例。
〈顯示裝置〉
下面，對本發明的一個方式的顯示裝置的結構實例進行說明。
〔結構實例〕
圖19A示出本發明的一個方式的顯示裝置的俯視圖。此外，圖19B示出將液晶元件用於本發明的一個方式的顯示裝置的像素時的像素電路。另外，圖19C示出將有機EL元件用於本發明的一個方式的顯示裝置的像素時的像素電路。
可以將上述電晶體用於像素。在此示出使用n通道電晶體的例子。注意，也可以將藉由與像素電晶體相同的製程製造的電晶體用於驅動電路。此外，也可以將上述電容元件用於像素。像這樣，藉由將上述電晶體及上述電容元件用於像素或驅動電路，可以製造顯示品質和/或可靠性高的顯示裝置。
當藉由使像素電晶體及驅動電路電晶體的結構不同，有時可以提高顯示裝置的性能。例如，可以將具有s-channel結構的電晶體用於像素，並將不具有s-channel結構的電晶體用於驅動電路。與不具有s-channel 結構的電晶體相比，具有s-channel結構的電晶體具有更高的通態電流及更低的關態電流，因此，有時適用於被要求具有較高的通態電流和/或較低的關態電流的像素電晶體。另外，在需要獲得與不具有s-channel結構的電晶體相同的通態電流值時，具有s-channel結構的電晶體所占的面積可以小。因此，有時可以提高像素的開口率。明確而言，有時像素的開口率可以提高到40%以上，較佳為50%以上，更佳為60%以上。另外，具有s-channel結構的電晶體具有較高的遮光性，因此有時可以抑制像素電晶體的起因於光的劣化。另一方面，不具有s-channel結構的電晶體可以降低寄生電容，因此有時適用於驅動電路。此外，當將不具有s-channel結構的電晶體用於驅動電路時，設計彈性有時得到提高。
另外，例如，也可以將具有s-channel結構的電晶體用於驅動電路，並將不具有s-channel結構的電晶體用於像素。具有s-channel結構的電晶體具有較高的通態電流及較低的關態電流，因此，有時適用於被要求具有較高的通態電流和/或較低的關態電流的驅動電路電晶體。在需要獲得與不具有s-channel結構的電晶體相同的通態電流值時，具有s-channel結構的電晶體所占的面積可以小。因此，有時可以減小驅動電路的面積而減小顯示裝置的邊框的寬度。明確而言，邊框的寬度有時可以為3mm以下，較佳為1mm以下，更佳為0.8mm以下。另一方面，不具有s-channel結構的電晶體可以降低寄生電 容，因此有時適用於驅動電路。尤其是，當在發光裝置中像素具有臨界值校正功能時，藉由降低寄生電容，有時可以提高該功能的效果。
另外，例如，可以將具有s-channel結構的電晶體用於像素的一部分，並將不具有s-channel結構的電晶體用於像素的其他的一部分。具有s-channel結構的電晶體具有較高的通態電流及較低的關態電流，因此，有時適用於被要求具有較高的通態電流和/或較低的關態電流的用於像素的一部分的電晶體。另外，在需要獲得與不具有s-channel結構的電晶體相同的通態電流值時，具有s-channel結構的電晶體所占的面積可以小。因此，有時可以提高像素的開口率。明確而言，有時像素的開口率可以提高到40%以上，較佳為50%以上，更佳為60%以上。另外，具有s-channel結構的電晶體具有較高的遮光性，因此有時可以抑制像素電晶體的起因於光的劣化。另一方面，不具有s-channel結構的電晶體可以降低寄生電容，因此有時適用於像素的其他的一部分。尤其是，當在發光裝置中像素具有臨界值校正功能時，藉由降低寄生電容，有時可以提高該功能的效果。
另外，例如，也可以將具有s-channel結構的電晶體用於驅動電路的一部分，並將不具有s-channel結構的電晶體用於驅動電路的其他的一部分。具有s-channel結構的電晶體具有較高的通態電流及較低的關態電流，因此，有時適用於被要求具有較高的通態電流和/ 或較低的關態電流的用於驅動電路的一部分的電晶體。在需要獲得與不具有s-channel結構的電晶體相同的通態電流值時，具有s-channel結構的電晶體所占的面積可以小。因此，有時可以減小驅動電路的面積而減小顯示裝置的邊框的寬度。明確而言，邊框的寬度有時可以為3mm以下，較佳為1mm以下，更佳為0.8mm以下。另一方面，不具有s-channel結構的電晶體可以降低寄生電容，因此有時適用於驅動電路的其他的一部分。
圖19A示出主動矩陣型顯示裝置的俯視圖的一個例子。在顯示裝置的基板5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(Flexible Printed Circuit：撓性印刷電路)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004與像素部5001相同地形成在基板5000上。因此，與另外製造驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外製造驅動電路時，佈線之間的連接數增加。因此，藉由在基板5000上設置驅動電路，可以減少佈線之間的連接數，從 而可以實現可靠性和/或良率的提高。
〈液晶顯示裝置〉
此外，圖19B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信號。
分離電晶體5016的閘極佈線5012和電晶體5017的閘極佈線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用用作資料線的源極電極或汲極電極5014。電晶體5016和電晶體5017可以適當地使用上述電晶體150等。電容元件5023A及電容元件5023B可以適當地使用上述電容元件160。由此，可以提供顯示品質和/或可靠性高的液晶顯示裝置。
電晶體5016的閘極電極與閘極佈線5012電連接，而電晶體5017的閘極電極與閘極佈線5013電連接。對閘極佈線5012和閘極佈線5013供應不同的閘極信號來使電晶體5016和電晶體5017的工作時序互不相同，從而可以控制液晶的配向。
此外，也可以由電容佈線5010、用作電介質 的閘極絕緣體、與第一像素電極或第二像素電極電連接的電容電極形成電容元件。
在多域結構中，一個像素包括第一液晶元件5018和第二液晶元件5019。第一液晶元件5018由第一像素電極、相對電極和其間的液晶層構成，而第二液晶元件5019由第二像素電極、相對電極和其間的液晶層構成。
另外，本發明的一個方式的顯示裝置不侷限於圖19B所示的像素電路。例如，也可以對圖19B所示的像素電路進一步提供開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
〈發光裝置〉
圖19C示出像素的電路結構的另一個例子。在此示出使用以有機EL元件為代表的發光元件的顯示裝置(也稱為發光裝置)的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從有機EL元件的一對電極分別注入包含發光有機化合物的層中，從而電流流過。而且，藉由使電子和電洞再結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時發光。根據這種機制，這種發光元件被稱為電流激勵型發光元件。
圖19C是示出像素電路的一個例子的圖。在此示出一個像素使用兩個n通道電晶體及一個電容元件的例子。另外，作為n通道電晶體可以使用上述電晶體150 等。作為電容元件，可以使用上述電容元件160等。此外，該像素電路可以應用數位時間灰階驅動。
說明可以應用的像素電路的結構及應用數位時間灰階驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體5022、發光元件5024以及電容元件5023。在開關電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
開關電晶體5021及驅動電晶體5022可以使用上述電晶體150等。作為電容元件5023，可以使用上述電容元件160等。由此，實現顯示品質和/或可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位，例如低電源電位可以為GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光 元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。注意，發光元件5024的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界電壓。
另外，有時藉由代替使用驅動電晶體5022的閘極電容省略電容元件5023。驅動電晶體5022的閘極電容也可以形成在通道形成區和閘極電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的兩種狀態的視訊信號。另外，為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。
當進行類比灰階驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。另外，輸入視訊信號以使驅動電晶體5022在飽和區域中工作，使電流流過發光元件5024。此外，為了使驅動電晶體5022在飽和區域中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊信號，可以使與視訊信號對應的電流流過發光元件5024，而進行類比灰階驅動。
此外，本發明的一個方式的顯示裝置不侷限 於圖19C所示的像素結構。例如，還可以對圖19C所示的像素電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
〈發光裝置的變形例子1〉
圖20A示出像素電路的一個例子。在此，示出一個像素包括三個n通道電晶體以及一個電容元件的例子。
圖20A示出像素5111的電路圖的一個例子。像素5111包括電晶體5155、電晶體5156、電晶體5157、電容元件5158以及發光元件5154。
發光元件5154的像素電極的電位根據輸入到像素5111的影像信號Sig控制。發光元件5154的亮度取決於像素電極與共用電極之間的電位差。
電晶體5156控制佈線SL與電晶體5155的閘極之間的導通狀態。電晶體5155的源極和汲極中的一個電連接到發光元件5154的陽極，源極和汲極中的另一個電連接到佈線VL。電晶體5157控制佈線ML與電晶體5155的源極和汲極中的一個之間的導通狀態。電容元件5158的一對電極中的一個電連接到電晶體5155的閘極，另一個電連接到發光元件5154的陽極。
電晶體5156的開閉根據電連接到電晶體5156的閘極的佈線GL的電位切換。電晶體5157的開閉根據電連接到電晶體5157的閘極的佈線GL的電位切換。
作為電晶體5155、電晶體5156和電晶體 5157中的至少一個可以使用上述電晶體150等。另外，作為電容元件5158可以使用上述電容元件160等。
例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接且電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下，或者在電晶體的源極(或第一端子等)與Z1的一部分直接連接而Z1的另一部分與X直接連接且電晶體的汲極(或第二端子等)與Z2的一部分直接連接而Z2的另一部分與Y直接連接的情況下，可以表達為如下。
例如，可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“X經由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序連接”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，上述表達方法只是一個例子，不侷限於上述表達方法。在此， X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
接著，對圖20A所示的像素5111的工作實例進行說明。
圖20B示出電連接到圖20A所示的像素5111的佈線GL的電位以及供應到佈線SL的影像信號Sig的電位的時序圖。圖20B所示的時序圖示出圖20A所示的像素5111所包含的電晶體都是n通道電晶體的情況。
首先，在期間t1，對佈線GL施加高位準電位。因此，電晶體5156及電晶體5157成為導通狀態。另外，對佈線SL施加影像信號Sig的電位Vdata，電位Vdata藉由電晶體5156供應到電晶體5155的閘極。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。電位Vano較佳為高於電位Vcat加發光元件5154的臨界電壓Vthe及電晶體5155的臨界電壓Vth的電位。當佈線VL與佈線CL之間產生電位差時，電晶體5155的汲極電流值根據電位Vdata而決定。該汲極電流供應到發光元件5154而決定其亮度。
在電晶體5155為n通道電晶體的情況下，較佳的是，在期間t1，佈線ML的電位低於佈線CL的電位加發光元件5154的臨界電壓Vthe的電位，並且，佈線VL的電位高於佈線ML的電位加電晶體5155的臨界電壓Vth的電位。藉由採用上述結構，在電晶體5157處於導通狀態時，可以將電晶體5155的汲極電流優先供應到佈 線ML，而不供應到發光元件5154。
接著，在期間t2，對佈線GL施加低位準電位。因此，電晶體5156及電晶體5157成為關閉狀態。由於電晶體5156成為關閉狀態，因此電晶體5155的閘極保持電位Vdata。另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。因此，發光元件5154以在期間t1決定的亮度發光。
接著，在期間t3，對佈線GL施加高位準電位。因此，電晶體5156及電晶體5157成為導通狀態。另外，對佈線SL施加使電晶體5155的閘極電壓大於臨界電壓Vth的電位。另外，對佈線CL施加電位Vcat。另外，佈線ML的電位為低於佈線CL的電位加發光元件5154的臨界電壓Vthe的電位，佈線VL的電位為高於佈線ML的電位加電晶體5155的臨界電壓Vth的電位。藉由上述結構，可以將電晶體5155的汲極電流優先供應到佈線ML，而不供應到發光元件5154。
電晶體5155的汲極電流藉由佈線ML供應到監視器電路。監視器電路藉由使用流過佈線ML的汲極電流生成包括該汲極電流值的資料的信號。在本發明的一個方式的發光裝置中，可以利用上述信號校正供應到像素5111的影像信號Sig的電位Vdata的值。
在具有圖20A所示的像素5111的發光裝置中，也可以不在期間t2的工作之後進行期間t3的工作。例如，在像素5111中，也可以在反復多次進行期間t1至 期間t2的工作之後進行期間t3的工作。另外，也可以在對一個行中的像素5111進行期間t3的工作之後，對該行中的像素5111寫入對應於最小的灰階值0的影像信號而使發光元件5154處於非發光狀態，然後對下一個行中的像素5111進行期間t3的工作。
〈發光裝置的變形例子2〉
圖21A示出像素電路的一個例子。在此，示出一個像素包括四個n通道電晶體以及一個電容元件的例子。
圖21A示出像素5211的電路圖的一個例子。像素5211包括電晶體5215、電晶體5216、電晶體5217、電容元件5218、發光元件5214以及電晶體5219。
發光元件5214的像素電極的電位根據輸入到像素5211的影像信號Sig控制。發光元件5214的亮度取決於像素電極與共用電極之間的電位差。
電晶體5219控制佈線SL與電晶體5215的閘極之間的導通狀態。電晶體5215的源極和汲極中的一個連接到發光元件5214的陽極。電晶體5216控制佈線VL與電晶體5215的源極和汲極中的另一個之間的導通狀態。電晶體5217控制佈線ML與電晶體5215的源極和汲極中的另一個之間的導通狀態。電容元件5218的一對電極中的一個連接到電晶體5215的閘極，另一個連接到發光元件5214的陽極。
電晶體5219的開閉根據連接到電晶體5219 的閘極的佈線GLa的電位切換。電晶體5216的開閉根據連接到電晶體5216的閘極的佈線GLb的電位切換。電晶體5217的開閉根據連接到電晶體5217的閘極的佈線GLc的電位切換。
作為電晶體5215、電晶體5216、電晶體5217和電晶體5219中的至少一個可以使用上述電晶體150等。另外，作為電容元件5218可以使用上述電容元件160等。
接著，對圖21A所示的像素5211的外部校正工作的實例進行說明。
圖21B示出連接到圖21A所示的像素5211的佈線GLa、佈線GLb、佈線GLc的電位以及供應到佈線SL的影像信號Sig的電位的時序圖。圖21B所示的時序圖示出圖21A所示的像素5211所包含的電晶體都是n通道電晶體的情況。
首先，在期間t1，對佈線GLa及佈線GLb施加高位準電位，對佈線GLc施加低位準電位。因此，電晶體5219及電晶體5216成為導通狀態，電晶體5217成為關閉狀態。另外，對佈線SL施加影像信號Sig的電位Vdata，電位Vdata藉由電晶體5219供應到電晶體5215的閘極。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。電位Vano較佳為高於電位Vcat加發光元件5214的臨界電壓Vthe的電位。佈線VL的電位Vano 藉由電晶體5216供應到電晶體5215的源極和汲極中的另一個。因此，電晶體5215的汲極電流值根據電位Vdata而決定。該汲極電流供應到發光元件5214而決定其亮度。
接著，在期間t2，對佈線GLa及佈線GLc施加低位準電位，對佈線GLb施加高位準電位。因此，電晶體5216成為導通狀態，電晶體5219及電晶體5217成為關閉狀態。由於電晶體5219成為關閉狀態，因此電晶體5215的閘極保持電位Vdata。另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。因此，發光元件5214保持在期間t1決定的亮度。
接著，在期間t3，對佈線GLa及佈線GLb施加低位準電位，對佈線GLc施加高位準電位。因此，電晶體5217成為導通狀態，電晶體5219及電晶體5216成為關閉狀態。另外，對佈線CL施加電位Vcat。另外，對佈線ML施加電位Vano，佈線ML連接到監視器電路。
藉由上述結構，電晶體5215的汲極電流藉由電晶體5217供應到佈線ML。並且，該汲極電流藉由佈線ML供應到監視器電路。監視器電路藉由使用流過佈線ML的汲極電流生成包括該汲極電流值的資料的信號。在本發明的一個方式的發光裝置中，可以利用上述信號校正供應到像素5211的影像信號Sig的電位Vdata的值。
在具有圖21A所示的像素5211的發光裝置中，也可以不在期間t2的工作之後進行期間t3的工作。 例如，在發光裝置中，也可以在反復多次進行期間t1至期間t2的工作之後進行期間t3的工作。另外，也可以在對一個行中的像素5211進行期間t3的工作之後，對該行中的像素5211寫入對應於最小的灰階值0的影像信號而使發光元件5214處於非發光狀態，然後對下一個行中的像素5211進行期間t3的工作。
〈發光裝置的變形例子3〉
圖22A示出像素電路的一個例子。在此，示出一個像素包括五個n通道電晶體以及一個電容元件的例子。
圖22A示出像素5311的電路圖的一個例子。圖22A所示的像素5311包括電晶體5315、電晶體5316、電晶體5317、電容元件5318、發光元件5314、電晶體5319及電晶體5320。
電晶體5320控制佈線RL與發光元件5314的陽極之間的導通狀態。電晶體5319控制佈線SL與電晶體5315的閘極之間的導通狀態。電晶體5315的源極和汲極中的一個電連接到發光元件5314的陽極。電晶體5316控制佈線VL與電晶體5315的源極和汲極中的另一個之間的導通狀態。電晶體5317控制佈線ML與電晶體5315的源極和汲極中的另一個之間的導通狀態。電容元件5318的一對電極中的一個電連接到電晶體5315的閘極，另一個電連接到發光元件5314的陽極。
電晶體5319的開閉根據電連接到電晶體5319 的閘極的佈線GLa的電位切換。電晶體5316的開閉根據電連接到電晶體5316的閘極的佈線GLb的電位切換。電晶體5317的開閉根據電連接到電晶體5317的閘極的佈線GLc的電位切換。電晶體5320的開閉根據電連接到電晶體5320的閘極的佈線GLd的電位切換。
作為電晶體5315、電晶體5316、電晶體5317、電晶體5319和電晶體5320中的至少一個可以使用上述電晶體150等。另外，作為電容元件5318可以使用上述電容元件160等。
接著，對圖22A所示的像素5311的外部校正工作的實例進行說明。
圖22B示出連接到圖22A所示的像素5311的佈線GLa、佈線GLb、佈線GLc和佈線GLd的電位以及供應到佈線SL的影像信號Sig的電位的時序圖。圖22B所示的時序圖示出圖22A所示的像素5311所包含的電晶體都是n通道電晶體的情況。
首先，在期間t1，對佈線GLa、佈線GLb以及佈線GLd施加高位準電位，對佈線GLc供應低位準電位。因此，電晶體5319、電晶體5316及電晶體5320成為導通狀態，電晶體5317成為關閉狀態。另外，對佈線SL施加影像信號Sig的電位Vdata，電位Vdata藉由電晶體5319供應到電晶體5315的閘極。因此，電晶體5315的汲極電流值根據電位Vdata而決定。另外，對佈線VL施加電位Vano，對佈線RL施加電位V1，因此該汲極電 流藉由電晶體5316及電晶體5320流過佈線VL與佈線RL之間。
電位Vano較佳為高於電位Vcat加發光元件5314的臨界電壓Vthe的電位。佈線VL的電位Vano藉由電晶體5316供應到電晶體5315的源極和汲極中的另一個。另外，供應到佈線RL的電位V1藉由電晶體5320供應到電晶體5315的源極和汲極中的一個。對佈線CL供應電位Vcat。
注意，電位V1較佳為比從電位V0減去電晶體5315的臨界電壓Vth的電位低得多。在期間t1，電位V1可以比從電位Vcat減去發光元件5314的臨界電壓Vthe的電位低得多，因此發光元件5314不發光。
接著，在期間t2，對佈線GLa、佈線GLc及佈線GLd施加低位準電位，對佈線GLb施加高位準電位。因此，電晶體5316成為導通狀態，電晶體5319、電晶體5317及電晶體5320成為關閉狀態。由於電晶體5319成為關閉狀態，因此電晶體5315的閘極保持電位Vdata。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。因此，電晶體5320成為關閉狀態，在期間t1決定的電晶體5315的汲極電流值供應到發光元件5314而決定其亮度。在期間t2保持該亮度。
接著，在期間t3，對佈線GLa、佈線GLb以及佈線GLd施加低位準電位，對佈線GLc施加高位準電 位。因此，電晶體5317成為導通狀態，電晶體5319、電晶體5316及電晶體5320成為關閉狀態。另外，對佈線CL施加電位Vcat。另外，對佈線ML施加電位Vano，佈線ML連接到監視器電路。
藉由上述步驟，電晶體5315的汲極電流藉由電晶體5317供應到佈線ML。並且，該汲極電流藉由佈線ML供應到監視器電路。監視器電路藉由使用流過佈線ML的汲極電流生成包括該汲極電流值的資料的信號。在本發明的一個方式的發光裝置中，可以利用上述信號校正供應到像素5311的影像信號Sig的電位Vdata的值。
在具有圖22A所示的像素5311的發光裝置中，也可以不在期間t2的工作之後進行期間t3的工作。例如，在發光裝置中，也可以在反復多次進行期間t1至期間t2的工作之後進行期間t3的工作。另外，也可以在對一個行中的像素5311進行期間t3的工作之後，對該行中的像素5311寫入對應於最小的灰階值0的影像信號而使發光元件5314處於非發光狀態，然後對下一個行中的像素5311進行期間t3的工作。
在圖22A所示的像素5311中，即使發光元件5314的劣化等導致不同像素的發光元件5314的陽極與陰極之間的電阻值的偏差，也可以在將電位Vdata施加到電晶體5315的閘極時將電晶體5315的源極電位設定為指定的電位V1。因此，可以防止不同像素的發光元件5314的亮度偏差。
〈發光裝置的變形例子4〉
圖23A示出像素電路的一個例子。在此，示出一個像素包括六個n通道電晶體以及一個電容元件的例子。
圖23A示出像素5411的電路圖的一個例子。像素5411包括電晶體5415、電晶體5416、電晶體5417、電容元件5418、發光元件5414、電晶體5440、電晶體5441及電晶體5442。
發光元件5414的像素電極的電位根據輸入到像素5411的影像信號Sig控制。發光元件5414的亮度取決於像素電極與共用電極之間的電位差。
電晶體5440控制佈線SL與電容元件5418的一對電極中的一個之間的導通狀態。電容元件5418的一對電極中的另一個連接到電晶體5415的源極和汲極中的一個。電晶體5416控制佈線VL1與電晶體5415的閘極之間的導通狀態。電晶體5441控制電容元件5418的一對電極中的一個與電晶體5415的閘極之間的導通狀態。電晶體5442控制電晶體5415的源極和汲極中的一個與發光元件5414的陽極之間的導通狀態。電晶體5417控制電晶體5415的源極和汲極中的一個與佈線ML之間的導通狀態。
在圖23A中，電晶體5415的源極和汲極中的另一個連接到佈線VL。
另外，電晶體5440的開閉根據電連接到電晶 體5440的閘極的佈線GLa的電位切換。電晶體5416的開閉根據電連接到電晶體5416的閘極的佈線GLa的電位切換。電晶體5441的開閉根據電連接到電晶體5441的閘極的佈線GLb的電位切換。電晶體5442的開閉根據電連接到電晶體5442的閘極的佈線GLb的電位切換。電晶體5417的開閉根據電連接到電晶體5417的閘極的佈線GLc的電位切換。
圖23B示出連接到圖23A所示的像素5411的佈線GLa、佈線GLb和佈線GLc的電位以及供應到佈線SL的影像信號Sig的電位的時序圖。圖23B所示的時序圖示出圖23A所示的像素5411所包含的電晶體都是n通道電晶體的情況。
首先，在期間t1，對佈線GLa施加低位準電位，對佈線GLb及佈線GLc施加高位準電位。因此，電晶體5441、電晶體5442及電晶體5417成為導通狀態，電晶體5440及電晶體5416成為關閉狀態。由於電晶體5442及電晶體5417成為導通狀態，因此佈線ML的電位V0被施加到電晶體5415的源極和汲極中的一個以及電容元件5418的一對電極中的另一個(圖式中的節點A)。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。電位Vano較佳為高於電位V0加發光元件5414的臨界電壓Vthe的電位。電位V0較佳為低於電位Vcat加發光元件5414的臨界電壓Vthe的電位。藉由將電位V0設定為上述值，可以防止在期間t1電流流過發 光元件5414。
接著，對佈線GLb施加低位準電位，來使電晶體5441及電晶體5442成為關閉狀態，節點A保持電位V0。
接著，在期間t2，對佈線GLa施加高位準電位，對佈線GLb及佈線GLc施加低位準電位。因此，電晶體5440及電晶體5416成為導通狀態，電晶體5441、電晶體5442及電晶體5417成為關閉狀態。
注意，在期間t1進入期間t2時，較佳為先將佈線GLa的電位從低位準轉變為高位準，再將佈線GLc的電位從高位準轉變為低位準。藉由進行上述工作，可以防止佈線GLa的電位的切換所引起的節點A的電位變動。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。對佈線SL施加影像信號Sig的電位Vdata，對佈線VL1施加電位V1。較佳的是，電位V1高於電位Vcat加電晶體5415的臨界電壓Vth的電位且低於電位Vano加電晶體5415的臨界電壓Vth的電位。
在圖23A所示的像素結構中，即使將電位V1設定為高於發光元件5414的臨界電壓Vthe加電位Vcat的值，只要電晶體5442處於關閉狀態，發光元件5414就不會發光。因此，可以擴大電位V0的值的選擇範圍，而可以更自由地設定V1-V0。因此，即使縮短電晶體5415的臨界電壓的取得所需要的時間，或者臨界電壓的取得時 間有限，也可以正確地取得電晶體5415的臨界電壓。
藉由上述工作，比節點A的電位加臨界電壓的電位高的電位V1被輸入電晶體5415的閘極(圖式中的節點B)，電晶體5415成為導通狀態。因此，電容元件5418的電荷藉由電晶體5415被釋放，節點A的電位從電位V0開始上升。最後，節點A的電位收斂到V1-Vth，電晶體5415的閘極電壓收斂到臨界電壓Vth，電晶體5415成為關閉狀態。
另外，供應到佈線SL的影像信號Sig的電位Vdata藉由電晶體5440供應到電容元件5418的一對電極中的一個(圖式中的節點C)。
接著，在期間t3，對佈線GLa及佈線GLc施加低位準電位，對佈線GLb施加高位準電位。因此，電晶體5441及電晶體5442成為導通狀態，電晶體5440、電晶體5416及電晶體5417成為關閉狀態。
注意，在期間t2進入期間t3時，較佳為先將佈線GLa的電位從高位準轉變為低位準，再將佈線GLb的電位從低位準轉變為高位準。藉由進行上述工作，可以防止佈線GLa的電位的切換所引起的節點A的電位變動。
另外，對佈線VL施加電位Vano，對佈線CL施加電位Vcat。
藉由上述工作，電位Vdata被供應到節點B，因此電晶體5415的閘極電壓成為Vdata-V1+Vth。因此， 可以將電晶體5415的閘極電壓設定為包括臨界電壓Vth的值。藉由採用上述結構，可以抑制電晶體5415的臨界電壓Vth的偏差。因此，可以抑制供應到發光元件5414的電流值的偏差，而可以抑制發光裝置的亮度不均勻。
在此，藉由增大施加到佈線GLb的電位的變化量，可以防止電晶體5442的臨界電壓的偏差影響供應到發光元件5414的電流值。換言之，藉由將施加到佈線GLb的高位準電位設定為比電晶體5442的臨界電壓還高的電位，並且，將施加到佈線GLb的低位準電位設定為比電晶體5442的臨界電壓還低的電位，確保切換電晶體5442的開閉，由此可以防止電晶體5442的臨界電壓的偏差影響發光元件5414的電流值。
接著，在期間t4，對佈線GLa及佈線GLb施加低位準電位，對佈線GLc施加高位準電位。因此，電晶體5417成為導通狀態，電晶體5416、電晶體5440、電晶體5441及電晶體5442成為關閉狀態。
另外，對佈線VL施加電位Vano，佈線ML連接到監視器電路。
藉由上述工作，電晶體5415的汲極電流Id藉由電晶體5417供應到佈線ML，而不供應到發光元件5414。監視器電路藉由使用流過佈線ML的汲極電流Id生成包括該汲極電流Id的值的資料的信號。該汲極電流Id依賴於電晶體5415的移動率或電晶體5415的尺寸(通道長度、通道寬度)等。在本發明的一個方式的發光裝置 中，可以利用上述信號校正供應到像素5411的影像信號Sig的電位Vdata的值。換而言之，可以抑制電晶體5415的移動率的偏差的影響。
在具有圖23A所示的像素5411的發光裝置中，也可以不在期間t3的工作之後進行期間t4的工作。例如，在發光裝置中，也可以在反復多次進行期間t1至期間t3的工作之後進行期間t4的工作。另外，也可以在對一個行中的像素5411進行期間t4的工作之後，對該行中的像素5411寫入對應於最小的灰階值0的影像信號而使發光元件5414處於非發光狀態，然後對下一個行中的像素5411進行期間t4的工作。
在具有圖23A所示的像素5411的發光裝置中，因為電晶體5415的源極和汲極中的另一個與電晶體5415的閘極電分離，所以能夠分別控制其電位。因此，在期間t2，可以將電晶體5415的源極和汲極中的另一個的電位設定為高於電晶體5415的閘極的電位加臨界電壓Vth的電位的值。因此，在電晶體5415為常導通(normally-on)電晶體時，即臨界電壓Vth為負值時，可以在電容元件5418中積蓄電荷直到電晶體5415的源極的電位變得比閘極的電位V1高。因此，在本發明的一個方式的發光裝置中，即使電晶體5415為常導通電晶體，也可以在期間t2取得臨界電壓Vth，並且在期間t3，可以設定對應於所取得的臨界電壓Vth的閘極電壓。
因此，在本發明的一個方式的發光裝置中， 在電晶體5415為常導通電晶體的情況下，也可以降低顯示不均勻而顯示高品質的影像。
另外，不僅可以監視電晶體5415的特性，而且可以監視發光元件5414的特性。此時，較佳為藉由調節影像信號Sig的電位Vdata的電位等，來不使電流流過電晶體5415。由此，可以抽出發光元件5414的電流。其結果，可以取得發光元件5414的電流特性的劣化或偏差。
例如，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、使用MEMS(微機電系統)的顯示元件、數位微鏡裝置(DMD)、DMS(數位微快門)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體。作為使用EL元件的顯示裝置的一個例 子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透過型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此可以進一步降低功耗。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用著色層(也稱為濾光片)。作為著色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用著色層，可以與不使用著色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括著色層的區域和不包括著色層的區域，將不包括著色層的區域中的白色光直接用於顯示。藉由部分地設置不包括著色層的區域，在顯示明亮的影像時，有時可以減少著色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機 EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用著色層的情況相比可以進一步減少功耗。
〈發光裝置的像素結構〉
下面，對本發明的一個方式的發光裝置的像素結構的一個例子進行說明。
在圖24A中，在基板502上形成有多個電晶體500(也記為FET)，各電晶體500電連接到包含在發光裝置的像素中的各發光元件(504R、504G、504B、504W)。明確而言，各電晶體500電連接到發光元件所具有的導電體506。各發光元件由導電體506、導電體507、發光層510以及導電體512構成。也可以不設置發光元件504W。注意，圖24B是圖24A中的區域520的放大圖。
在各發光元件上設置有著色層(514R、514G、514B、514W)。圖24A示出著色層設置在基板516上的結構，但是不侷限於該結構。例如，著色層有時也可以設置在基板502上。另外，基板502與基板516之間設置有密封層518。作為密封層518，例如可以使用玻璃粉、兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹脂等的樹脂。
相鄰的發光元件之間以覆蓋導電體506及導 電體507的端部的方式設置有隔壁508。在隔壁508上設置有間隔物509。導電體506具有用作反射電極的區域以及用作發光元件的陽極的區域。導電體507具有有關各發光元件的光程長的調節的區域。在導電體507上設置有發光層510，在發光層510上形成有導電體512。導電體512具有用作半透射半反射電極的區域以及用作發光元件的陰極的區域。間隔物509設置在發光元件與著色層之間。
各發光元件既可以共同使用發光層510，又可以具有各自不同的發光層510。各發光元件具有由導電體506及導電體512使從發光層510發射的光諧振的光學微諧振腔(也稱為微腔)結構，即使具有相同的發光層510，也可以使不同波長的光窄線寬化而提取。明確而言，在各發光元件中，藉由調節設置在發光層510下的各導電體507的厚度，可以從各發光層510獲得所希望的發光光譜，由此可以獲得色純度高的發光。因此，藉由採用圖24A所示的結構，例如，不需要進行分別塗布製程，而有時容易實現高清晰化。注意，本發明的一個方式的發光裝置可以改變各發光元件的發光層的發光顏色。
在圖24A所示的發光裝置中，使利用微腔結構變窄的不同波長的光透過著色層來進一步使其變窄，由此獲得僅具有所希望的發光光譜的光。因此，藉由組合微腔結構與著色層，可以獲得色純度更高的發光。明確而言，發光元件504R的光程長被調節以獲得紅色光，該紅 色光穿過著色層514R向箭頭的方向射出。發光元件504G的光程長被調節以獲得綠色光，該綠色光穿過著色層514G向箭頭的方向射出。發光元件504B的光程長被調節以獲得藍色光，該藍色光穿過著色層514B向箭頭的方向射出。發光元件504W的光程長被調節以獲得白色光，該白色光穿過著色層514W向箭頭的方向射出。
注意，各發光元件的光程長的調節方法不侷限於此。例如，可以在各發光元件中改變發光層510的厚度來調節光程長。
著色層(514R、514G、514B)只要能夠使特定波長區域的光透過即可，例如可以使用使紅色波長區域的光透過的紅色(R)著色層、使綠色波長區域的光透過的綠色(G)著色層、使藍色波長區域的光透過的藍色(B)著色層等。作為著色層514W，例如，可以使用不含有顏料等的丙烯酸樹脂材料等。另外，也可以不設置著色層514W。著色層可以藉由印刷法、噴墨法、光微影製程等形成為所希望的形狀。
導電體506例如可以使用反射率高(可見光反射率為40%以上且100%以下，較佳為70%以上且100%以下)的金屬。導電體506可以使用鋁、銀或者含有這些金屬的合金(例如，銀、鈀和銅的合金)的單層或疊層。
導電體507例如可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以舉出氧化銦、氧化錫、氧化鋅、銦錫氧化物、銦鋅氧化物、或者含有矽或鎢的上述 金屬氧化物。藉由設置導電體507，可以抑制在後面形成的發光層510與導電體506之間生成絕緣體，所以是較佳的。另外，在導電體506之下也可以形成用於導電體507的導電金屬氧化物。
導電體512使用具有反射性的導電材料與具有透光性的導電材料形成，可見光反射率較佳為20%以上且80%以下，更佳為40%以上且70%以下。例如，先形成較薄的(例如，1nm以上且10nm以下)銀、鎂或者含有這些金屬的合金等，再形成可用於導電體507的導電金屬氧化物，由此形成導電體512，即可。
以上說明的發光裝置具有從基板516一側提取光的結構(頂部發射結構)，但是也可以應用從形成有電晶體500的基板501一側提取光的結構(底部發射結構)或者從基板501一側以及基板516一側的兩者提取光的結構(雙面發射結構)。在底部發射結構中，例如，著色層(514R、514G、514B、514W)設置在導電體506下即可。提取光一側的基板使用具有透光性的基板即可，不提取光一側的基板使用具有透光性或遮光性的基板即可。
〈模組〉
下面，參照圖25說明應用本發明的一個方式的半導體裝置的顯示模組。
在圖25所示的顯示模組8000中，在上蓋8001與下蓋8002之間包括與FPC8003連接的觸控面板 8004、與FPC8005連接的單元8006、背光單元8007、框架8009、印刷電路板8010和電池8011。另外，有時不包括背光單元8007、電池8011、觸控面板8004等。
例如，可以將本發明的一個方式的半導體裝置用於單元8006。
上蓋8001及下蓋8002根據觸控面板8004及單元8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004可以是電阻式觸控面板或電容式觸控面板，可以重疊於單元8006。此外，也可以使單元8006的相對基板(密封基板)具有觸控面板功能。或者，也可以在單元8006的每個像素中設置光感測器，以製成光觸控面板。或者，也可以在單元8006的每個像素中設置觸控感測器用電極，以製成電容式觸控面板。
背光單元8007包括光源8008。也可以採用將光源8008設置於背光單元8007的端部，且使用光擴散板的結構。
除了具有保護單元8006的功能之外，框架8009還可以具有用來阻擋因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號和時脈信號的信號處理電路。作為用來給電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用另外設置的電池8011。在使用商用電源的情況下也 可以不包括電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈電路〉
下面說明藉由使用本發明的一個方式的半導體裝置可以實現的電路結構的例子。
圖26A所示的電路圖示出所謂的CMOS反相器的結構，其中將p通道電晶體2200和n通道電晶體2100串聯連接且將各閘極連接。另外，可以將上述電晶體150用作電晶體2200及電晶體2100。
圖26B所示的電路圖示出將電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用這種結構，可以用作所謂的CMOS類比開關。
參照圖27A和圖27B示出半導體裝置(記憶體裝置)的一個例子，其中使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。
圖27A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容元件3400。另外，作為電晶體3300可以使用上述電晶體150。
電晶體3300例如是使用氧化物半導體的電晶體。由於電晶體3300的關態電流低，所以可以在長期間 使半導體裝置的特定的節點保持儲存內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而實現低耗電的半導體裝置。
在圖27A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003與電晶體3300的源極和汲極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。可以將上述電容元件160用作電容元件3400。
圖27A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位施加到與電晶體3200的閘極及電容元件3400的電極的一個電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為非導通狀態的電位而使電晶體3300處於非導通狀態，使節點FG保持電荷(保持)。
因為電晶體3300的關態電流極低，所以節點FG的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L的之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。為了不讀出其他記憶單元的資訊，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“非導通狀態”的電 位，即低於Vth_H的電位，即可。或者，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“導通狀態”的電位，即高於Vth_L的電位，即可。
圖27B所示的半導體裝置與圖27A所示的半導體裝置不同之處是圖27B所示的半導體裝置不包括電晶體3200的點。在此情況下也可以藉由與圖27A所示的半導體裝置相同的工作進行資訊的寫入及保持工作。
說明圖27B所示的半導體裝置中的資訊讀出。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極的一個的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極的一個的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的電極的一個的電位成為兩種狀態，即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，藉由對第三佈線3003的電位和規定的電位進行比較可以讀出資訊。
在此情況下，可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用上述應用第一半導體的電晶體，且將作為電晶體3300的應用第二半導體的電晶體層疊在驅動電路上。
上述半導體裝置可以應用使用氧化物半導體的關態電流極低的電晶體來長期間地保持儲存內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的半導體裝置。此外，在沒有電力的供應時(但是，較佳為固定電位)也可以長期間地保持儲存內容。
此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，本發明的一個方式的半導體裝置是對習知的非揮發性記憶體所具有的問題的重寫的次數沒有限制而其可靠性得到極大提高的半導體裝置。再者，根據電晶體的開閉而進行資訊寫入，而可以進行高速工作。
〈RF標籤〉
下面，參照圖28說明包括上述電晶體或記憶體裝置的RF標籤。
本發明的一個方式的RF標籤在其內部包括記憶體電路，在該記憶體電路儲存資訊，並使用非接觸單元諸如無線通訊進行與外部的資訊的收發。由於具有這種特徵，RF標籤可以被用於藉由讀取物品等的個體資訊來識別物品的個體識別系統等。注意，這些用途要求高可靠性。
參照圖28說明RF標籤的結構。圖28是示出RF標籤的結構實例的塊圖。
如圖28所示，RF標籤800包括接收從與通信器801(也稱為詢問器、讀取器/寫入器等)連接的天線802發送的無線信號803的天線804。此外，RF標籤800還包括整流電路805、恆壓電路806、解調變電路807、調變電路808、邏輯電路809、記憶體電路810、ROM811。另外，作為包括在解調變電路807中的呈現整流作用的電晶體的半導體，例如也可以使用充分地抑制反向電流的氧化物半導體。由此，可以抑制起因於反向電流的整流作用的降低並防止解調變電路的輸出飽和，也就是說，可以使解調變電路的輸入和解調變電路的輸出之間的關係靠近於線性關係。注意，資料傳輸方法大致分類成如下三種方法：將一對線圈設置成彼此相對並且藉由互感相互通信的電磁耦合方法；使用感應場進行通信的電磁感應方法；以及使用電波進行通信的電波方法。RF標籤800可以用於上述任何方法。
接著，說明各電路的結構。天線804與連接 於通信器801的天線802之間進行無線信號803的收發。此外，整流電路805是用來對藉由由天線804接收無線信號生成的輸入交流信號進行整流，例如進行半波兩倍壓整流，並由後級的電容元件使進行了整流的信號平滑化，從而生成輸入電位的電路。另外，整流電路805的輸入一側或輸出一側也可以設置限制器電路。限制器電路是用來在輸入交流信號的振幅大且內部生成電壓大時進行控制以不使某個程度以上的電力輸入到後級的電路中的電路。
恆壓電路806是用來從輸入電位生成穩定的電源電壓而供應到各電路的電路。另外，恆壓電路806也可以在其內部包括重設信號產生電路。重設信號產生電路是用來利用穩定的電源電壓的上升生成邏輯電路809的重設信號的電路。
解調變電路807是用來藉由包封檢測使輸入交流信號解調並生成解調信號的電路。此外，調變電路808是用來根據從天線804輸出的資料進行調變的電路。
邏輯電路809是用來分析解調信號並進行處理的電路。記憶體電路810是保持被輸入的資訊的電路，並包括行解碼器、列解碼器、儲存區域等。此外，ROM811是用來保持固有號碼(ID)等並根據處理進行輸出的電路。
注意，上述各電路可以適當地設置。
在此，可以將上述記憶體裝置用於記憶體電路810。因為本發明的一個方式的記憶體裝置即使在遮斷 電源的狀態下也可以保持資訊，所以適合於RF標籤。再者，因為本發明的一個方式的記憶體裝置的資料寫入所需要的電力(電壓)比習知的非揮發性記憶體低，所以也可以不產生資料讀出時和寫入時的最大通信距離的差異。再者，本發明的一個方式的記憶體裝置可以抑制由於在資料的寫入時電力不夠而產生錯誤工作或錯誤寫入的情況。
此外，因為本發明的一個方式的記憶體裝置可以用作非揮發性記憶體，所以還可以應用於ROM811。在此情況下，較佳為生產者另外準備用來對ROM811寫入資料的指令防止使用者自由地重寫。藉由生產者在預先寫入固有號碼後出貨，可以僅使出貨的良品具有固有號碼而不使所製造的所有RF標籤具有固有號碼，由此不發生出貨後的產品的固有號碼不連續的情況而可以容易對應於出貨後的產品進行顧客管理。
〈RF標籤的使用例子〉
下面，參照圖29A至圖29F說明本發明的一個方式的RF標籤的使用例子。RF標籤可以廣泛應用，例如可以提供到物品諸如鈔票、硬幣、有價證券類、無記名債券類、證書類(駕駛證、居民卡等，參照圖29A)、包裝用容器類(包裝紙、瓶子等，參照圖29C)、儲存介質(DVD、錄影帶等，參照圖29B)、車輛類(自行車等，參照圖29D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣服、生活用品類、包括藥品或藥劑 的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機或行動電話)等或者可以提供到各物品的裝運標籤(參照圖29E和圖29F)等。
本發明的一個方式的RF標籤4000以附著到表面上或者嵌入的方式固定到物品。例如，當固定到書本時，將RF標籤4000嵌入在書本的紙張裡，而當固定到有機樹脂的包裝時，將RF標籤4000填埋於有機樹脂內部。因為本發明的一個方式的RF標籤4000實現了小型、薄型以及輕量，所以即使固定到物品中也不會影響到物品本身的設計性。另外，藉由利用本發明的一個方式的RF標籤4000，可以對鈔票、硬幣、有價證券類、無記名債券類或證書類等賦予認證功能，而且藉由利用該認證功能可以防止偽造。另外，藉由在包裝用容器類、儲存介質、個人物品、食物類、衣服、生活用品類或電子裝置等中提供本發明的一個方式的RF標籤4000，可以提高檢品系統等系統的運行效率。另外，藉由在車輛類中安裝本發明的一個方式的RF標籤4000，可以防止偷竊等而提高安全性。
如上所述，可以將本發明的一個方式的RF標籤用於上述各種用途。
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖30是示出其一部分使用上述電晶體的CPU 的一個例子的結構的塊圖。
圖30所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198(Bus I/F)、能夠重寫的ROM1199以及ROM介面1189(ROM I/F)。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖30所示的CPU只不過是簡化其結構而所示的一個例子，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖30所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外 部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈生成器，並將內部時脈信號CLK2供應到上述各種電路。
在圖30所示的CPU中，在暫存器1196中設置有記憶單元。可以將上述電晶體150或電容元件160等用於暫存器1196的記憶單元。
在圖30所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖31是可以用作暫存器1196的記憶元件1200的電路圖的一個例子。記憶元件1200包括當電源關閉時丟失儲存資料的電路1201、當電源關閉時不丟失儲存資料的電路1202、開關1203、開關1204、邏輯元件 1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(即，電晶體1213的導通狀態或非導通狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(即，電晶體1214的導通狀態或非導通狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到 電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以採用對電容元件1208的一對電極中的另一個輸入固定電位的結構。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的閘極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖31示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖31示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖31所示的用於記憶元件1200的電晶體 中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的膜或基板1190中的電晶體。例如，可以使用其通道形成在矽或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道由氧化物半導體形成的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體形成的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖31所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本發明的一個方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極低。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持儲存內容(資料)。
另外，由於該記憶元件是以藉由設置開關1203及開關1204進行預充電工作為特徵的記憶元件，因此它可以縮短直到在再次開始供應電源電壓之後電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將由電容元件1208保持的信號轉換為電晶體1210的狀態(導通狀態或非導通狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
<電子裝置>
本發明的一個方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖32A至圖32F示出這些電子裝置的具體例子。
圖32A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖32A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖32B是可攜式資料終端，包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。 而且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部設置還稱為光感測器的光電轉換元件來附加位置輸入功能。
圖32C是膝上型個人電腦，包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖32D是電冷藏冷凍箱，包括外殼931、冷藏室門932、冷凍室門933等。
圖32E是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖32F是一般的汽車，包括車體951、車輪952、儀表板953及燈954等。
〈顯示區域或發光區域具有曲面的電子裝置〉
下面，參照圖33A-1至圖33C-2說明本發明的一個方式的電子裝置的一個例子的顯示區域或發光區域具有曲面的電子裝置。在此，作為電子裝置的一個例子，說明資訊終端，尤其是可攜式資訊終端(移動設備)。可攜式資訊終端例如包括行動電話機(平板手機、智慧手機)、平板電腦(Slate PC)等。
圖33A-1為移動設備1300A的外觀透視圖。圖33A-2為移動設備1300A的俯視圖。圖33A-3示出移動設備1300A的使用狀態。
圖33B-1及圖33B-2為移動設備1300B的外觀透視圖。
圖33C-1及圖33C-2為移動設備1300C的外觀透視圖。
〈移動設備〉
移動設備1300A例如具有選自電話功能、電子郵件的製作閱覽功能、記事本功能和資訊閱覽功能等中的一個或多個功能。
在移動設備1300A中，顯示部沿著外殼的多個面設置。例如，藉由沿著外殼的內側設置撓性顯示裝置，來設置顯示部即可。由此，可以將文字資訊或影像資訊等顯示在第一區域1311和/或第二區域1312上。
例如，可以將有關三個操作的影像顯示在第 一區域1311上(參照圖33A-1)。此外，如圖33A-2中的虛線矩形所示，可以將文字資訊等顯示在第二區域1312上。
在第二區域1312配置在移動設備1300A的上部的情況下，使用者可以在移動設備1300A放在上衣口袋裡的狀態下容易確認顯示在移動設備1300A的第二區域1312上的文字或影像資訊(參照圖33A-3)。例如，可以從移動設備1300A的上方確認打來電話的人的電話號碼或姓名等。
移動設備1300A也可以在顯示裝置與外殼之間、顯示裝置內或者外殼上具備輸入裝置等。輸入裝置例如可以使用觸控感測器、光感測器、超聲波感測器等。在輸入裝置配置在顯示裝置與外殼之間或者外殼上的情況下，可以使用矩陣開關式觸控面板、電阻式觸控面板、表面聲波觸控面板、紅外線式觸控面板、電磁感應式觸控面板、電容式觸控面板等。在輸入裝置配置在顯示裝置內的情況下，可以使用In-Cell式感測器或者On-Cell式感測器等。
移動設備1300A還可以具備振動感測器等以及儲存有根據由該振動感測器等檢測出的振動而切換到拒絕接電話模式的程式的記憶體裝置。由此，使用者能夠藉由從衣服上輕拍移動設備1300A給予振動來切換到拒絕接電話模式。
移動設備1300B包括具有第一區域1311及第 二區域1312的顯示部以及支撐顯示部的外殼1310。
外殼1310具備多個彎曲部，其中最長的彎曲部夾在第一區域1311與第二區域1312之間。
移動設備1300B可以以沿著最長的彎曲部設置的第二區域1312朝向側方的方式使用。
移動設備1300C包括具有第一區域1311及第二區域1312的顯示部以及支撐顯示部的外殼1310。
外殼1310具備多個彎曲部，其中第二長的彎曲部夾在第一區域1311與第二區域1312之間。
移動設備1300C可以以第二區域1312朝向上方的方式使用。
另外，在實施方式中描述的內容的一部分可以應用於、組合於或者替換成在該實施方式中描述的其他部分。注意，在實施方式中描述的內容是指利用各種圖式說明的內容或在說明書的文章中所記載的內容。
另外，藉由適當地組合圖式的一部分、該圖式的其他部分和其他圖式的一部分，可以構成更多圖式。
另外，可以構成不包括圖式或文章所未規定的內容的發明的一個方式。另外，當有某一個值的數值範圍的記載(上限值和下限值等)時，藉由任意縮小該範圍或者去除該範圍的一部分，可以構成去除該範圍的一部分的發明的一個方式。由此，例如，可以規定習知技術不包括在本發明的一個方式的技術範圍內。
作為具體例子，在記載有包括第一至第五電 晶體的電路的電路圖。在該情況下，可以將該電路不包含第六電晶體的情況規定為發明。也可以將該電路不包含電容元件的情況規定為發明。再者，可以將該電路不包含具有特定連接結構的第六電晶體的情況規定為發明。還可以將該電路不包含具有特定連接結構的電容元件的情況規定為發明。例如，可以將不包括其閘極與第三電晶體的閘極連接的第六電晶體的情況規定為發明。例如，可以將不包括其第一電極與第三電晶體的閘極連接的電容元件的情況規定為發明。
作為其他具體例子，在關於某一個值，例如記載有“某一個電壓較佳為3V以上且10V以下”。在該情況下，例如，可以將不包括該電壓為-2V以上且1V以下的情況規定為發明的一個方式。例如，可以將不包括該電壓為13V以上的情況規定為發明的一個方式。例如，可以將該電壓為5V以上且8V以下的情況規定為發明。例如，可以將該電壓大約為9V的情況規定為發明。例如，可以將該電壓是3V以上且10V以下但不是9V的情況規定為發明。注意，即使記載有“某一個值較佳為某個範圍”，也不侷限於該記載。換而言之，“較佳”等的記載並不一定規定該值。
作為其他具體例子，在關於某一個值，例如記載有“某一個電壓較佳為10V”。在該情況下，例如，可以將不包括該電壓為-2V以上且1V以下的情況規定為發明的一個方式。例如，可以將不包括該電壓為13V以上的 情況規定為發明的一個方式。
作為其他具體例子，在關於某一個物質的性質，例如記載有“某一個膜為絕緣膜”。在該情況下，例如，可以將不包括該絕緣膜為有機絕緣膜的情況規定為發明的一個方式。例如，可以將不包括該絕緣膜為無機絕緣膜的情況規定為發明的一個方式。例如，可以將不包括該膜為導電膜的情況規定為發明的一個方式。例如，可以將不包括該膜為半導體膜的情況規定為發明的一個方式。
作為其他具體例子，在關於某一個層疊結構，例如記載有“在A膜與B膜之間設置有某一個膜”。在該情況下，例如，可以將不包括該膜為四層以上的疊層膜的情況規定為發明。例如，可以將不包括在A膜與該膜之間設置有導電膜的情況規定為發明。
另外，在本說明書等中，即使未指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接目標，所屬技術領域的普通技術人員有時也能夠構成發明的一個方式。就是說，可以說，即使未指定連接目標，發明的一個方式也是明確的。而且，當指定了連接目標的內容記載於本說明書等中時，有時可以判斷未指定連接目標的發明的一個方式記載於本說明書等中。尤其是在考慮出多個端子連接目標的情況下，該端子的連接目標不必限定在指定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的 連接目標，能夠構成發明的一個方式。
另外，在本說明書等中，只要至少指定某一個電路的連接目標，所屬技術領域的普通技術人員就有時可以構成發明。或者，只要至少指定某一個電路的功能，所屬技術領域的普通技術人員就有時可以構成發明。就是說，可以說，只要指定功能，發明的一個方式就是明確的。另外，有時可以判斷指定了功能的發明的一個方式記載於本說明書等中。因此，即使未指定某一個電路的功能，只要指定連接目標，就算是所公開的發明的一個方式，而可以構成發明的一個方式。另外，即使未指定某一個電路的連接目標，只要指定其功能，就算是所公開的發明的一個方式，而可以構成發明的一個方式。
注意，在本說明書等中，可以在實施方式的某個部分中示出的圖式或者文章中取出其一部分而構成發明的一個方式。因此，在記載有說明某一部分的圖式或者文章的情況下，取出該圖式或者文章的一部分的內容也算是所公開的發明的一個方式，所以能夠構成發明的一個方式。並且，可以說該發明的一個方式是明確的。因此，例如，可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電體、絕緣體、半導體、有機物、無機物、零件、裝置、工作方法、製造方法等的圖式或者文章中，可以取出其一部分而構成發明的一個方式。例如，可以從由N個(N是自然數)電路元件(電晶體、電容元件等)構成的電路圖中取出M 個(M是自然數，M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子，可以從由N個(N是自然數)層構成的剖面圖中取出M個(M是自然數，M<N)層來構成發明的一個方式。作為其他例子，可以從由N個(N是自然數)要素構成的流程圖中取出M個(M是自然數，M<N)要素來構成發明的一個方式。再者，作為其他的例子，當從“A包括B、C、D、E或F”的記載中任意抽出一部分的要素時，可以構成“A包括B和E”、“A包括E和F”、“A包括C、E和F”或者“A包括B、C、D和E”等的發明的一個方式。
在本說明書等中，在實施方式中示出的圖式或文章示出至少一個具體例子的情況下，所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的上位概念。從而，在實施方式中示出的圖式或文章示出至少一個具體例子的情況下，該具體例子的上位概念也是所公開的發明的一個方式，可以構成發明的一個方式。並且，可以說該發明的一個方式是明確的。
另外，在本說明書等中，至少示於圖式中的內容是所公開的發明的一個方式，而可以構成發明的一個方式。因此，即使在文章中沒有某一個內容的描述，如果該內容示於圖式中，就可以說該內容是所公開的發明的一個方式，而可以構成發明的一個方式。同樣地，取出圖式的一部分的圖式也是所公開的發明的一個方式，而可以構 成發明的一個方式。並且，可以說該發明的一個方式是明確的。
實施例1
在本實施例中，利用剖面TEM影像對本發明的一個方式的半導體裝置的剖面形狀進行評估。
下面，參照圖37A至圖37E對樣本的製造方法進行說明。圖37A至圖37D示出樣本的剖面TEM影像。圖37E示出樣本的製造方法的流程圖。
首先，準備玻璃基板。接著，在該玻璃基板上利用PECVD法形成100nm厚的氮化矽。接著，在該氮化矽上利用PECVD法形成400nm厚的氧氮化矽。接著，在該氧氮化矽上利用濺射法形成50nm厚的氧化物半導體(也記為OS)。接著，在該氧化物半導體上利用PECVD法形成100nm厚的氧氮化矽(也記為SiON)。接著，在該氧氮化矽上利用濺射法形成30nm厚的氮化鉭。接著，在該氮化鉭上利用濺射法形成150nm厚的鎢。
注意，氧化物半導體利用In：Ga：Zn=5：5：6[原子數比]的靶材形成。
接著，在該鎢上形成光阻遮罩(參照圖37E的步驟S101)。圖37A示出此時的樣本的剖面TEM影像。
接著，利用光阻遮罩對鎢及氮化鉭的一部分進行蝕刻(參照圖37E的步驟S102)。圖37B示出此時 的樣本的剖面TEM影像。
蝕刻分三步進行。第一蝕刻的條件為如下：使用160sccm的氯氣體、320sccm的六氟化硫氣體以及80sccm的氧氣體；壓力為0.6Pa；對樣本一側施加250W(13.56MHz)的功率，對相對於樣本的線圈型電極施加9000W(13.56MHz)的功率。藉由第一蝕刻對鎢進行蝕刻。此時，不對鎢完全蝕刻，藉由調節蝕刻時間以不使氮化鉭露出。
第二蝕刻的條件為如下：使用320sccm的氯氣體、160sccm的六氟化硫氣體以及240sccm的氧氣體；壓力為0.6Pa；對樣本一側施加1000W(13.56MHz)的功率，對相對於樣本的線圈型電極施加9000W(13.56MHz)的功率。藉由第二蝕刻對剩下的鎢進行蝕刻。在第二蝕刻中，氮化鉭的蝕刻速率比鎢的蝕刻速率慢，所以藉由進行第二蝕刻，可以降低樣本面內的蝕刻量的不均勻。
第三蝕刻的條件為如下：使用540sccm的氯氣體以及540sccm的六氟化硫氣體；壓力為3.0Pa；對相對於樣本的線圈型電極施加3000W(13.56MHz)的功率。藉由第三蝕刻對氮化鉭進行蝕刻。在第三蝕刻中，氧氮化矽的蝕刻速率比氮化鉭的蝕刻速率慢，所以可以降低樣本面內的蝕刻量的不均勻。在三個階段的蝕刻中，將樣本一側的電極的溫度設定為80℃。
藉由上述步驟，對鎢及氮化鉭的一部進行蝕刻。
接著，以光阻遮罩、鎢以及氮化鉭為遮罩對氧氮化矽的一部分進行蝕刻，同時對鎢及氮化鉭進行加工以使它們的端部具有錐角(參照圖37E的步驟S103)。圖37C示出此時的樣本的剖面TEM影像。
注意，蝕刻條件為如下：使用240sccm的四氟化碳氣體及160sccm的氧氣體；壓力為0.8Pa；對樣本一側施加1000W(13.56MHz)的功率，對相對於樣本的線圈型電極施加7000W(13.56MHz)的功率。由此對氧氮化矽進行蝕刻。在該蝕刻中，氧化物半導體的蝕刻速率比氧氮化矽的蝕刻速率慢，所以可以降低樣本面內的蝕刻量的不均勻。在該蝕刻中，將樣本一側的電極的溫度設定為10℃。
由圖37C可知，氮化鉭的頂面與鎢的側面所形成的錐角大致為40°。另外，氧氮化矽的頂面與氮化鉭的側面所形成的錐角大致為31°。另外，氧化物半導體的頂面與氧氮化矽的側面所形成的錐角大致為84°。
圖37C所示的剖面形狀相當於圖16所示的剖面形狀。明確而言，圖37C所示的氧氮化矽相當於圖16所示的絕緣體112。圖37C所示的氮化鉭相當於圖16所示的導電體114a。圖37C所示的鎢相當於圖16所示的導電體114b。
對圖37C的樣本再次進行蝕刻。該蝕刻的條件為如下：蝕刻時間為60秒鐘；使用240sccm的四氟化碳氣體及160sccm的氧氣體；壓力為0.8Pa；對樣本一側 施加1000W(13.56MHz)的功率，對相對於樣本的線圈型電極施加7000W(13.56MHz)的功率。由此對氧氮化矽進行蝕刻。在該蝕刻中，氧化物半導體的蝕刻速率比氧氮化矽的蝕刻速率慢，所以可以降低樣本面內的蝕刻量的不均勻。在該蝕刻中，將樣本一側的電極的溫度設定為10℃。
其結果，由於氧氮化矽、氮化鉭以及鎢的蝕刻速率的關係，氧氮化矽的端部呈弧形，並且氮化鉭具有其端部比鎢的端部突出的形狀(參照圖37E步驟的S104)。
圖37D示出此後形成100nm厚的氮化矽及300nm厚的氧氮化矽的樣本的剖面TEM影像。
由圖37D可知，氮化鉭的頂面與鎢的側面所形成的錐角大致為82°。另外，氧氮化矽的頂面與氮化鉭的側面所形成的錐角大致為23°。另外，氧化物半導體的頂面與氧氮化矽的側面所形成的錐角大致為55°。
100‧‧‧基板
101‧‧‧絕緣體
102‧‧‧絕緣體
102a‧‧‧絕緣體
102b‧‧‧絕緣體
104a‧‧‧導電體
104a1‧‧‧導電體
104a2‧‧‧導電體
104b‧‧‧導電體
104b1‧‧‧導電體
104b2‧‧‧導電體
106‧‧‧半導體
106a‧‧‧半導體
106b‧‧‧半導體
107a‧‧‧區域
107a1‧‧‧區域
107a2‧‧‧區域
107b‧‧‧區域
107b1‧‧‧區域
107b2‧‧‧區域
108‧‧‧絕緣體
112‧‧‧絕緣體
114‧‧‧導電體
114a‧‧‧導電體
114b‧‧‧導電體
116a‧‧‧導電體
116a1‧‧‧導電體
116a2‧‧‧導電體
116b‧‧‧導電體
116b1‧‧‧導電體
116b2‧‧‧導電體
116c‧‧‧導電體
116c1‧‧‧導電體
116c2‧‧‧導電體
118‧‧‧絕緣體
128‧‧‧絕緣體
150‧‧‧電晶體
160‧‧‧電容元件

Claims (22)

  1. 一種半導體裝置，包括：第一導電體及第二導電體；與該第一導電體的頂面及該第二導電體的頂面接觸的第一絕緣體；該第一絕緣體上的第二絕緣體；隔著該第一絕緣體及該第二絕緣體與該第一導電體重疊的氧化物半導體；該氧化物半導體上的第三絕緣體；隔著該第三絕緣體與該氧化物半導體重疊的第三導電體；位於該第三導電體、該第三絕緣體的側面、該氧化物半導體以及該第一絕緣體上且與其接觸的第四絕緣體；該第四絕緣體上的第五絕緣體；與該氧化物半導體接觸的第四導電體；與該氧化物半導體接觸的第五導電體；以及隔著該第一絕緣體及該第四絕緣體與該第二導電體重疊的第六導電體。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包括接觸於該第三絕緣體的第一區域以及接觸於該第四絕緣體的第二區域和第三區域，該第二區域及該第三區域包括其電阻比該第一區域低的區域，該第四導電體在該第二區域中與該氧化物半導體接 觸，並且該第五導電體在該第三區域中與該氧化物半導體接觸。
  3. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包括第一氧化物半導體及第二氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第一氧化物半導體的導電率高於該第二氧化物半導體。
  4. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包括第一氧化物半導體及第二氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第二氧化物半導體的導電率高於該第一氧化物半導體。
  5. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包括第一氧化物半導體、第二氧化物半導體及第三氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸， 該第三氧化物半導體位於該第二氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第二氧化物半導體的導電率高於該第一氧化物半導體及該第三氧化物半導體。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體的端部比該第三導電體的端部突出。
  7. 根據申請專利範圍第6項之半導體裝置，其中該第三絕緣體的端部具有其剖面形狀呈弧形的區域。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第三導電體包括第一導電層及第二導電層，該第二導電層位於該第一導電層上且與其接觸，並且該第一導電層的端部比該第二導電層的端部突出。
  9. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包含銦及鋅。
  10. 一種模組，包括申請專利範圍第1項之半導體裝置以及印刷電路板。
  11. 一種電子裝置，包括：申請專利範圍第1項之半導體裝置和申請專利範圍第10項之模組中的至少一個；以及揚聲器、操作鍵和電池中的至少一個。
  12. 一種半導體裝置，包括：第一導電體及第二導電體； 與該第一導電體的頂面及該第二導電體的頂面接觸的第一絕緣體；隔著該第一絕緣體與該第一導電體重疊的氧化物半導體；該氧化物半導體上的第二絕緣體；隔著該第二絕緣體與該氧化物半導體重疊的第三導電體；位於該第三導電體、該第二絕緣體的側面、該氧化物半導體以及該第一絕緣體上且與其接觸的第三絕緣體；與該氧化物半導體接觸的第四導電體；與該氧化物半導體接觸的第五導電體；以及隔著該第一絕緣體及該第三絕緣體與該第二導電體重疊的第六導電體，其中該第六導電體的材料與該第四導電體相同。
  13. 根據申請專利範圍第12項之半導體裝置，其中該氧化物半導體包括接觸於該第二絕緣體的第一區域以及接觸於該第三絕緣體的第二區域和第三區域，該第二區域及該第三區域包括其電阻比該第一區域低的區域，該第四導電體在該第二區域中與該氧化物半導體接觸，並且該第五導電體在該第三區域中與該氧化物半導體接觸。
  14. 根據申請專利範圍第12項之半導體裝置， 其中該氧化物半導體包括第一氧化物半導體及第二氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第一氧化物半導體的導電率高於該第二氧化物半導體。
  15. 根據申請專利範圍第12項之半導體裝置，其中該氧化物半導體包括第一氧化物半導體及第二氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第二氧化物半導體的導電率高於該第一氧化物半導體。
  16. 根據申請專利範圍第12項之半導體裝置，其中該氧化物半導體包括第一氧化物半導體、第二氧化物半導體及第三氧化物半導體，該第二氧化物半導體位於該第一氧化物半導體上且與其接觸，該第三氧化物半導體位於該第二氧化物半導體上且與其接觸，並且在該第四導電體與該氧化物半導體重疊的區域中，該第二氧化物半導體的導電率高於該第一氧化物半導 體及該第三氧化物半導體。
  17. 根據申請專利範圍第12項之半導體裝置，其中該第二絕緣體的端部比該第三導電體的端部突出。
  18. 根據申請專利範圍第17項之半導體裝置，其中該第二絕緣體的端部具有其剖面形狀呈弧形的區域。
  19. 根據申請專利範圍第12項之半導體裝置，其中該第三導電體包括第一導電層及第二導電層，該第二導電層位於該第一導電層上且與其接觸，並且該第一導電層的端部比該第二導電層的端部突出。
  20. 根據申請專利範圍第12項之半導體裝置，其中該氧化物半導體包含銦及鋅。
  21. 一種模組，包括申請專利範圍第12項之半導體裝置以及印刷電路板。
  22. 一種電子裝置，包括：申請專利範圍第12項之半導體裝置和申請專利範圍第21項之模組中的至少一個；以及揚聲器、操作鍵和電池中的至少一個。
TW104102694A 2014-02-05 2015-01-27 半導體裝置、模組及電子裝置 TWI665778B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-020542 2014-02-05
JP2014020542 2014-02-05
JP2014050588 2014-03-13
JP2014-050588 2014-03-13

Publications (2)

Publication Number Publication Date
TW201535673A true TW201535673A (zh) 2015-09-16
TWI665778B TWI665778B (zh) 2019-07-11

Family

ID=53755532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102694A TWI665778B (zh) 2014-02-05 2015-01-27 半導體裝置、模組及電子裝置

Country Status (4)

Country Link
US (2) US9705002B2 (zh)
JP (7) JP6437331B2 (zh)
KR (6) KR102307729B1 (zh)
TW (1) TWI665778B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731121B (zh) * 2016-07-26 2021-06-21 日商半導體能源硏究所股份有限公司 半導體裝置
TWI836905B (zh) * 2016-12-22 2024-03-21 美商寬騰矽公司 具有直接合併像素之整合式光電偵測器
US12123772B2 (en) 2018-06-22 2024-10-22 Quantum-Si Incorporated Integrated photodetector with charge storage bin of varied detection time
US12349412B2 (en) 2019-04-29 2025-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653487B2 (en) 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10032924B2 (en) 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9960281B2 (en) * 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI650817B (zh) * 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
CN108475699B (zh) * 2015-12-28 2021-11-16 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102873477B1 (ko) * 2016-12-28 2025-10-20 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
WO2018163012A1 (ja) * 2017-03-10 2018-09-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11398560B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Contact electrodes and dielectric structures for thin film transistors
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
KR102708740B1 (ko) 2019-12-26 2024-09-20 엘지디스플레이 주식회사 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4326604B2 (ja) * 1997-09-29 2009-09-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4011304B2 (ja) * 2000-05-12 2007-11-21 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP5046439B2 (ja) * 2000-05-12 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP4118602B2 (ja) * 2001-05-23 2008-07-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP3512781B2 (ja) * 2001-07-27 2004-03-31 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4094324B2 (ja) * 2002-04-05 2008-06-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5025095B2 (ja) * 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI467541B (zh) * 2004-09-16 2015-01-01 半導體能源研究所股份有限公司 顯示裝置和其驅動方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5478000B2 (ja) * 2005-11-30 2014-04-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
BRPI0917166A2 (pt) * 2008-08-27 2015-11-24 Sharp Kk substrato de matriz ativa, painel de cristal líquido, dispositivo de vídeo de cristal líquido, unidade de vídeo de cristal líquido, e receptor de televisão
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5397759B2 (ja) 2009-07-17 2014-01-22 富士ゼロックス株式会社 画像形成装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20110022507A (ko) 2009-08-27 2011-03-07 엘지전자 주식회사 광학 어셈블리, 그를 구비한 백라이트 유닛 및 디스플레이 장치
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
KR101778009B1 (ko) * 2010-08-19 2017-09-27 삼성디스플레이 주식회사 표시 기판 및 그 제조 방법
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI535014B (zh) * 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101695398B1 (ko) 2010-12-01 2017-01-11 삼성에스디에스 주식회사 서브 단말에서의 홈 오토메이션 구성 기기 제어 장치 및 방법
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6091905B2 (ja) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2013247270A (ja) * 2012-05-28 2013-12-09 Sony Corp 撮像装置および撮像表示システム
US9653487B2 (en) 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731121B (zh) * 2016-07-26 2021-06-21 日商半導體能源硏究所股份有限公司 半導體裝置
TWI836905B (zh) * 2016-12-22 2024-03-21 美商寬騰矽公司 具有直接合併像素之整合式光電偵測器
US12123772B2 (en) 2018-06-22 2024-10-22 Quantum-Si Incorporated Integrated photodetector with charge storage bin of varied detection time
US12349412B2 (en) 2019-04-29 2025-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2015188064A (ja) 2015-10-29
KR102646595B1 (ko) 2024-03-13
TWI665778B (zh) 2019-07-11
JP2024097799A (ja) 2024-07-19
JP7478882B2 (ja) 2024-05-07
JP2019041122A (ja) 2019-03-14
JP6700368B2 (ja) 2020-05-27
JP2025118763A (ja) 2025-08-13
JP2022033792A (ja) 2022-03-02
KR20250105346A (ko) 2025-07-08
KR102307729B1 (ko) 2021-10-05
JP6437331B2 (ja) 2018-12-12
JP2020145443A (ja) 2020-09-10
US10096721B2 (en) 2018-10-09
JP7274553B2 (ja) 2023-05-16
KR102381183B1 (ko) 2022-04-01
US9705002B2 (en) 2017-07-11
US20170271520A1 (en) 2017-09-21
KR102827949B1 (ko) 2025-07-02
KR20220042342A (ko) 2022-04-05
JP2023104930A (ja) 2023-07-28
KR20240035977A (ko) 2024-03-19
KR20210119934A (ko) 2021-10-06
KR102584384B1 (ko) 2023-10-05
KR20150092707A (ko) 2015-08-13
KR20230141710A (ko) 2023-10-10
US20150221775A1 (en) 2015-08-06
JP7678913B2 (ja) 2025-05-16
JP6982655B2 (ja) 2021-12-17

Similar Documents

Publication Publication Date Title
KR102381183B1 (ko) 반도체 장치, 모듈, 및 전자 기기
JP6619074B2 (ja) 半導体装置
JP6517030B2 (ja) 半導体装置
JP2025090657A (ja) 半導体装置
JP6570817B2 (ja) 半導体装置
TW201523885A (zh) 半導體裝置及半導體裝置的製造方法
TW201933615A (zh) 半導體裝置
TWI670859B (zh) 半導體裝置
TWI699897B (zh) 半導體裝置
TW201515230A (zh) 半導體裝置及其製造方法