JP5025095B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は薄膜トランジスタ（以下、（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）という）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネル、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ表示装置等に代表される電気光学装置に関する。またＴＦＴを用いて形成された、処理速度を向上させるための電気装置、例えば中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（ＣＰＵ））、及びその作製方法に関する。さらにこれら電気光学装置、電気装置を部品として搭載した電気機器に関する。

近年、絶縁表面を有する基板上に形成された半導体膜を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。

このような大面積集積回路を有する半導体装置においては、それを構成する個々のデバイスの微細化、集積化が行われている。

そのためデバイスの微細化、集積化に伴い、例えばＴＦＴ形成後の多層配線工程がますます重要になってきている。多層配線工程ではＴＦＴ形成後に絶縁膜形成、コンタクトホール形成、配線形成といった一連の工程の繰り返しが行われている。

この多層配線工程では、通常は絶縁膜形成、パターニング、エッチングという工程を行うことで絶縁膜にコンタクトホールを形成する。

ところがこのコンタクトホール形成際に、絶縁膜にダメージを与えるという現象が起こっていることが判明している（例えば、特許文献１参照）。
特開平５−１６６９４５号公報

絶縁膜にコンタクトホールを形成する方法としては、ドライエッチング及びウェットエッチングが考えられるが、デバイスのサイズ縮小に伴い微細なコンタクトホールを形成するためには、プラズマを用いたドライエッチングが一般的である。

しかしながら、ドライエッチングでは、物理的損傷、チャージアップダメージ、Ｘ線や紫外線などによるダメージ等が生じてＴＦＴのトランジスタ特性に劣化が生じる恐れがある。

特に、ＴＦＴ上の絶縁膜にコンタクトホールを形成する際には、エッチングのためにプラズマを発生させると、絶縁膜を介してＴＦＴのゲート電極又はゲート配線やソース電極又はドレイン電極に電子やイオン等の荷電粒子が注入されてしまう。これは多層配線構造で層間絶縁膜にコンタクトホールを形成する場合には、層間絶縁膜がＴＦＴに対し、どれだけ上層にいるかに関係なく発生する。例えば、ＴＦＴに直接接する第１の層間絶縁膜へのコンタクトホールの開孔の場合、ゲート電極又はゲート配線やソース電極又はドレイン電極に荷電粒子が注入されてしまう。また第１の層間絶縁膜上にゲート電極又はゲート配線やソース電極又はドレイン電極に繋がる第２の配線を形成し、第２の配線上に第２の層間絶縁膜を形成した場合、第２の層間絶縁膜に開孔するコンタクトホールを形成する際には、第２の配線に荷電粒子が注入される。さらに第２の配線はゲート電極又はゲート配線やソース電極又はドレイン電極と繋がれているため、第２の配線を介してゲート電極又はゲート配線やソース電極又はドレイン電極まで荷電粒子が注入されてしまう。すなわちコンタクトホールを形成する際に、下層に位置する配線がアンテナとして働いて荷電粒子をゲート電極又はゲート配線、ソース電極又はドレイン電極まで注入してしまうのである。そしてゲート電極又はゲート配線、ソース電極又はドレイン電極に到達した荷電粒子は、ＴＦＴのゲート電極又はゲート配線とソース（またはドレイン）領域間に電位差を発生させてしまう。そのためゲート絶縁膜に電界が印加されることになり、この電界が強くなるとゲート絶縁膜に絶縁破壊といったダメージを与えてしまう。またゲート絶縁膜が破壊されないまでも、ＴＦＴのしきい値電圧にシフトが生じる、特性のばらつきを増加させるなどの、トランジスタ特性の劣化を引き起こしてしまうのである。

また、このトランジスタ特性の劣化は微細な構造を持つＴＦＴほど顕著である。

なぜなら微細な構造を持つＴＦＴにおいては、注入された荷電粒子が小さな面積に集中することになり、ゲート絶縁膜に発生する電界が大きくなってしまうためである。そのためにＴＦＴへのダメージは微細な構造を持つＴＦＴほど大きくなってしまう。

本発明ではＴＦＴを作製する工程において、ＴＦＴ形成後の層間絶縁膜のドライエッチングにおけるエッチングダメージを防止することを課題とする。特に微細な構造を持つＴＦＴにおいて、トランジスタ特性の劣化を生じさせない方法を提供することを目的とする。

電極形成後のドライエッチングにおけるダメージは、ＴＦＴ形成後の層間絶縁膜へのコンタクトホール開孔時には、ＴＦＴに電気的に接続された電極や配線上に層間絶縁膜やレジストといった絶縁性材料しか存在しないことに起因するものと考えられる。すなわちエッチング時に発生した荷電粒子は絶縁膜を介して導電性の膜、つまりはＴＦＴに電気的に繋がった電極や配線に注入されてしまうことがＴＦＴ特性の劣化に繋がっているものと考えられる。

そこで本発明は、コンタクトホールを形成する絶縁膜より下方に形成されたＴＦＴに電気的に接続される電極や配線が形成されている場合に、その電極や配線より上部にＴＦＴと電気的にコンタクトを持たない導電性材料膜を形成する。これによりコンタクトホール形成のためのエッチング時に、エッチング時のダメージを防止することが可能である。

このような導電性材料膜を形成することで、プラズマによって発生した荷電粒子が導電性材料膜に分散して下層のＴＦＴに到達することを防ぐことができる。そのためＴＦＴのトランジスタ特性の劣化を生じさせることを抑制することができる。

すなわち、プラズマによって発生した荷電粒子は、フローティング電位にある導電性材料膜に捕獲され、ＴＦＴまで到達しない。そのため荷電粒子の注入によるＴＦＴのゲート絶縁膜へのダメージの発生といった、ＴＦＴの特性劣化を防ぐことができるのである。

なお、本明細書ではこのような導電性材料膜を『キャップ膜』と呼ぶ。エッチング時において、下層に形成されたＴＦＴ等の素子をキャップすることによって保護しているからである。特に導電性材料膜が金属膜の場合は、『メタルキャップ膜』と呼ぶ。

本発明は、以下に示す構成を包含する。なお以下ではＴＦＴに接続する電極や配線を形成した後に、電極や配線上に形成した絶縁膜のコンタクトホール開孔時のダメージ低減方法を示す。これは電極や配線でＴＦＴに接続する上部の大面積の電極を形成した後のコンタクトホール開孔のエッチングでは、電極や配線で形成した上部の大面積の電極が荷電粒子を集めるアンテナとして働くため、エッチングダメージの抑制が顕著になり本発明の効果が際立つためである。勿論、本発明はコンタクトホール開孔のエッチングならば、どの層に存在する絶縁膜に対しても適用可能である。

本発明は、基板上に半導体層、ゲート絶縁膜、ゲート電極を形成し、前記半導体層、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成し、前記層間絶縁膜上に導電膜を形成し、前記層間絶縁膜及び導電膜にドライエッチングによってコンタクトホールを形成することを特徴とする半導体装置の作製方法に関するものである。

本発明は、基板上に半導体層、ゲート絶縁膜、ゲート電極を形成し、前記半導体層、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成し、前記層間絶縁膜上に導電膜を形成し、前記層間絶縁膜及び導電膜にコンタクトホールを形成し、前記コンタクトホールを介して前記半導体層又は前記ゲート電極に接続する第２の電極を形成し、前記第２の電極をマスクとして、前記導電膜の一部を自己整合的に除去することを特徴とする半導体装置の作製方法に関するものである。

本発明において、前記導電膜は、Ｔｉ，Ｔａ，Ｗ、またはそれらの窒化物を含んでいる。

また本発明は、基板上に半導体層、ゲート絶縁膜、ゲート電極を形成し、前記半導体層、前記ゲート絶縁膜及びゲート電極上に第１層間絶縁膜を形成し、前記第１の層間絶縁膜上に第１のキャップ膜となる第１の導電膜を形成し、前記第１層間絶縁膜及び前記第１のキャップ膜に第１のコンタクトホールを形成し、前記第１のコンタクトホールを介して前記半導体層又は前記ゲート電極に接続する第２の電極を形成し、前記第２の電極をマスクとして前記第１の導電膜の一部を自己整合的に除去し、前記第１層間絶縁膜及び前記第２の電極上に第２層間絶縁膜を形成し、前記第２層間絶縁膜上に第２のキャップ膜となる第２の導電膜を形成し、前記第２層間絶縁膜及び前記第２のキャップ膜に、ドライエッチングによって第２のコンタクトホールを形成する半導体装置の作製方法に関するものである。

本発明において、前記ゲート電極はゲート配線の一部である。

本発明において、前記ゲート電極はゲート配線に電気的に接続されている。

本発明において、前記第２の電極は配線の一部である。

本発明において、前記第２の電極は配線に電気的に接続されている。

本発明において、前記第２の導電膜上に前記第２のコンタクトホールを介して第３の電極が形成される。

本発明において、前記第３の電極は配線の一部である。

本発明において、前記第３の電極は配線に電気的に接続されている。

本発明において、前記第２層間絶縁膜は、平坦化膜である。

本発明において、前記第１の導電膜は、Ｔｉ，Ｔａ，Ｗ、またはそれらの窒化物を含んでいる。

本発明において、前記第２の導電膜は、Ｔｉ，Ｔａ，Ｗ、またはそれらの窒化物を含んでいる。

本発明において、前記第２層間絶縁膜は、有機材料を含んでいる。

本発明において、前記第２層間絶縁膜は、シロキサンを用いて形成された酸化珪素膜を含んでいる。

本発明において、前記第１の導電膜の除去しない部分を、前記第２の電極の一部として用いる。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、電気装置、半導体回路および電気機器は全て半導体装置である。

本発明により、電極を形成した後に層間絶縁膜にドライエッチングを行っても、ドライエッチングのプラズマにより発生した荷電粒子が、絶縁膜を介してＴＦＴに注入されることはない。そのためＴＦＴのトランジスタ特性に劣化が生じることはなく、信頼性のよい半導体装置を得ることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるのもではない。

本実施の形態の半導体装置の作製工程を以下に図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）及び図３を用いて説明する。

まず薄膜トランジスタ（ＴＦＴ）を作製する。基板１０１上に下地膜１０２、活性層となる半導体層１０３、ゲート絶縁膜１０４、ゲート電極１０５を形成する（図１（Ａ））。

基板１０１としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

また、下地膜１０２としては、酸化珪素膜（ＳｉＯ）、窒化珪素膜（ＳｉＮ）、酸素を含む窒化珪素膜（ＳｉＮＯ）、または窒素を含む酸化珪素膜（ＳｉＯＮ）などの絶縁膜から成る下地膜１０２を形成する。ここでは下地膜１０２として単層膜を用いた例を示したが、前記絶縁膜を２層以上積層させた構造を用いても良い。なお、下地膜を形成しなくてもよい。

また、半導体層１０３は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜をフォトマスクを用いて所望の形状にパターニングして形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコン（Ｓｉ）またはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

また、プラズマＣＶＤ等で形成した微結晶半導体膜をさらにレーザーにより結晶化して結晶質半導体膜として用いても良い。

半導体層１０３には、不純物を導入することによって、チャネル形成領域１２０、高濃度不純物領域１２２、低濃度不純物領域１２１が形成される。

ゲート絶縁膜１０４はプラズマＣＶＤ法またはスパッタ法を用い、シリコンを含む絶縁膜の単層または積層構造で形成する。

またゲート電極１０５は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてゲート電極を形成してもよい。

本実施の形態では、窒化タンタル（ＴａＮ）１０５ａとタングステン（Ｗ）１０５ｂをそれぞれ、３０ｎｍ、３７０ｎｍ積層した積層膜を用いてゲート電極１０５を形成する。

ゲート電極１０５は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極１０５を接続してもよい。

次に半導体層１０３、ゲート絶縁膜１０４、ゲート電極１０５を覆って、第１層間絶縁膜１０６を形成する。

第１層間絶縁膜１０６は、プラズマＣＶＤ法またはスパッタ法を用いて、珪素を含む絶縁膜、例えば酸化珪素膜（ＳｉＯ）、窒化珪素膜（ＳｉＮ）、窒素を含む酸化珪素膜（ＳｉＯＮ）、またはその積層膜で形成する。勿論、第１層間絶縁膜１０６は酸素を含む窒化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

本実施の形態では、窒素を含む酸化珪素膜（ＳｉＯＮ）、窒化珪素膜（ＳｉＮ）、窒素を含む酸化珪素膜（ＳｉＯＮ）をそれぞれ５０ｎｍ、５０ｎｍ、６００ｎｍ積層した積層膜を第１層間絶縁膜１０６として用いる。

次に第１の層間絶縁膜１０６上に導電性材料膜１３０を形成する。この導電性材料膜１３０は下層の電極や配線とは接触していないために、ＴＦＴとも電気的には接続していない。

導電性材料膜１３０としてはチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、またはそれらの窒化物などを用いればよい。このような高融点金属またはその窒化物は、コンタクトホール形成時のメタルキャップ膜と同時に配線のバリアメタルとしても利用でき都合がよい。

導電性材料膜１３０は、ドライエッチングの際に発生する荷電粒子を捕獲して下方の電極や配線、絶縁膜及び半導体層へのダメージを抑制する機能を持っている。つまり、導電性材料膜１３０は、下層の層構造に対してキャップして保護しているので『キャップ膜』と言える。また導電性材料膜１３０を金属膜で形成する場合には、『メタルキャップ膜』と呼んでもよい。

第１層間絶縁膜１０６及び導電性材料膜１３０をエッチングして、第１層間絶縁膜１０６及び導電性材料膜１３０に半導体層１０３に到達するコンタクトホールを形成する（図１（Ｂ））。

第１層間絶縁膜１０６上にコンタクトホールを介して、金属膜を形成し、金属膜をパターニングして、電極又は配線１０７及び１０８を形成する。またその際に導電性材料膜１３０もパターニングする。

金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして電極又は配線１０７及び１０８を形成する。

電極又は配線１０７及び１０８はそれぞれ、電極と配線を一体化して形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。

また導電性材料膜１３０をパターニングして残った部分を電極又は配線１０７及び１０８の一部としてもよい（図１（Ｃ））。

次に第１層間絶縁膜１０６、電極又は配線１０７及び１０８を覆って、平坦化膜として機能する第２層間絶縁膜１０９を形成する（図１（Ｄ））。

第２層間絶縁膜１０９としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

もしくは第２層間絶縁膜１０９として、シロキサンを用いて形成した絶縁膜、及びそれらの積層構造を用いることができる。

シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

本実施の形態では、第２層間絶縁膜１０９としてシロキサンを用いて形成した絶縁膜をスピンコート法で形成する。

第２層間絶縁膜１０９を形成後、第２層間絶縁膜上部に導電性材料膜１１０を形成する（図２（Ａ））。この導電性材料膜１１０は下層の電極又は配線とは接触していないために、ＴＦＴとも電気的には接続していない。

さらに導電性材料膜１１０上にレジスト１１１を形成し、パターニングする。

パターニングされたレジスト１１１をマスクとして、導電性材料膜１１０及び第２層間絶縁膜１０９をドライエッチングでエッチングし、コンタクトホールを形成する。

導電性材料膜１１０は、導電性材料膜１３０と同様に、ドライエッチングの際に発生する荷電粒子を捕獲して下方の電極や配線、絶縁膜及び半導体層へのダメージを抑制する機能を持っている。

なお導電性材料膜１１０としては導電性材料膜１３０と同様に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、またはそれらの窒化物などを用いれば、コンタクトホール形成時のメタルキャップ膜と同時に配線のバリアメタルとしても利用でき都合がよい。

その後コンタクトホールを覆って導電膜を形成し、パターニングし配線１１２を形成する。配線形成をする際には、コンタクトホール形成時に用いた導電性材料膜１１０を配線の一部として用いることができる。

また感光性をもつ導電性材料をレジストとして使用した場合、導電性材料膜１１０を形成する必要はなく、導電性のレジスト自体がエッチング時のＴＦＴへの電荷注入を抑制するため有効である。

本実施の形態によって、絶縁膜にドライエッチすることによりコンタクトホールを形成しても、プラズマチャージアップダメージを抑制することができた。従ってトランジスタ特性の高いＴＦＴを得ることができ、その信頼性も飛躍的に上がった。

本実施例では、図４（Ａ）〜図４（Ｂ）、図５〜図８及び図２９（Ａ）〜図２９（Ｂ）を用いて、メタルキャップ膜を形成してコンタクトホールを形成したＴＦＴと、メタルキャップ膜を形成しないでコンタクトホールを形成したＴＦＴとのトランジスタ特性の比較を行う。

図２９（Ａ）は、メタルキャップ膜を形成しないで作製されたｎチャネル型ＴＦＴのゲート電圧−ドレイン電流特性、図４（Ａ）は、メタルキャップ膜を形成して作製されたｎチャネル型ＴＦＴのゲート電圧−ドレイン電流特性を示す。

図４（Ａ）及び図２９（Ａ）の横軸はゲート電圧（ＶＧ［Ｖ］）、縦軸はドレイン電流（ＩＤ［Ａ］）である。

また図４（Ａ）及び図２９（Ａ）のｎチャネル型ＴＦＴにおいて、チャネル長（Ｌ）及びチャネル幅（Ｗ）は、それぞれ３μｍ、２μｍであり、ゲート絶縁膜の厚さ（本明細書では「Ｔｏｘ」と呼ぶ）は５５ｎｍである。

図４（Ａ）及び図２９（Ａ）それぞれにおいて、実線がコンタクトホール形成前のＴＦＴ特性、破線がコンタクホール形成後のＴＦＴ特性である。図２９（Ａ）に示すように、従来の通りの開孔では、トランジスタ特性がシフトしていることや、ゲート絶縁膜を介して半導体膜（活性層）に流れてしまうゲートリークの増加などが見られる。しかし、図４（Ａ）に示すとおり、メタルキャップ膜を形成した場合には、トランジスタ特性のシフトやゲートリークがほとんど見られない。

すなわち、図２９（Ａ）においては、ゲート電圧ＶＧに対するドレイン電流ＩＤの立ち上がり、つまりしきい値電圧がコンタクトホール形成前と比較し、０．５Ｖ程度プラスにシフトしていることが分かる。しかしながら図４（Ａ）では、コンタクトホール形成の前後でしきい値電圧の変動が見られない。また図２９（Ａ）ではコンタクト開孔後にはゲートリーク電流の増加が確認されているが、図４（Ａ）ではゲートリーク電流の増加は防止できている。

図２９（Ｂ）と図４（Ｂ）は、それぞれ従来の方法で形成されたｐチャネル型ＴＦＴと、本発明のｐチャネル型ＴＦＴのゲート電圧−ドレイン電流特性を示す図である。

また図４（Ｂ）及び図２９（Ｂ）のｐチャネル型ＴＦＴにおいて、チャネル長（Ｌ）及びチャネル幅（Ｗ）は、それぞれ３μｍ、２μｍであり、ゲート絶縁膜の厚さ（Ｔｏｘ）は５５ｎｍである。

図４（Ｂ）と図２９（Ｂ）を比較すると、図２９（Ｂ）では見られていたゲート電流のリークが、本発明のｐチャネル型ＴＦＴの方では見られないことが分かる（図４（Ｂ））。

図５と図６は、それぞれメタルキャップ膜を形成しないで作製されたｎチャネル型ＴＦＴ、及びメタルキャップ膜を形成して作製したｎチャネル型ＴＦＴの、オン状態でのゲートリーク電流（Ｉｇ）の変化の正規確率分布を示す図である。すなわちコンタクト開孔後のＴＦＴのゲートリーク電流値の開孔前からの増加量を横軸に取り、それに対して累積度数を縦軸に取りグラフにしたものである。

図５と図６を比較すると、従来の方法でコンタクト開孔したＴＦＴは、小さな寸法のＴＦＴでゲートリーク電流の増加が見られてバラツキも大きい。しかし本発明のＴＦＴではゲートリーク電流の増加も、バラツキの増加も殆んど無いことが分かる。

図７及び図８に、メタルキャップ膜を形成しないでコンタクトホールを形成したものとメタルキャップ膜を形成してコンタクトホールを形成したｎチャネル型ＴＦＴについて、ＴＦＴのＩＤ−ＶＧ曲線における立ち上がり電圧のコンタクト開孔前からの変化量の正規確率分布を示す。すなわち、図７及び図８において、横軸はメタルキャップ膜を形成しないものと形成したもののＳｈｉｆｔの変動（ＴＦＴのＩＤ−ＶＧ曲線における立ち上がり電圧のコンタクト開孔前からの変化量）を、縦軸に累積度数を示しており、図７及び図８は、コンタクト開孔前後の特性変動を正規確率紙にプロットしたものを表している。この正規確率紙にプロットしたデータが直線に回帰できれば横軸に示した特性変動は正規分布であると言える。逆に、正規確率紙にプロットしたデータが直線から外れる場合には、そのデータは正規分布を持たないことになる。なお立ち上がり電圧はＩＤ−ＶＧ曲線の最大の傾きを持つ接線が１×１０^-12Ａの電流値を持つときの電圧として定義し、図中のＬ、ＷはそれぞれＴＦＴのゲート長、ゲート幅を表している。すなわち図７および図８は、横軸で０Ｖ付近にマーカーがあれば、つまり、プロットする点があれば、コンタクト開孔前後で特性のシフトがなくＴＦＴ特性にバラツキが少ないことになる。

図７の結果から、メタルキャップ膜無しのコンタクト開孔では、プロットしたデータが一部直線から外れ、またＬ／Ｗの小さい微細なＴＦＴほどカーブが寝ている、すなわちコンタクト開孔により特性変動が大きく、さらに特性バラツキが大きくなっていることが分かる。これらの素子は、工程中のダメージによって特性変動が大きくなり、正規分布から外れていると考えられる。一方で図８の本発明の方法では、変動量の大きい素子がほとんど見られず、Ｌ／Ｗの小さいＴＦＴまで特性変動、特性バラツキの増加を抑制できていることが分かる。

図６から図８で示したように、本発明のキャップ膜を用いたコンタクト開孔では、開孔前後でＩＤ−ＶＧ曲線における立ち上がり電圧の変動の抑制、ゲートリーク電流の増加の抑制、またＴＦＴ特性バラツキの増加の抑制が達成できている。ＩＤ−ＶＧ曲線における立ち上がり電圧の変化、バラツキの増加は回路の動作不良、ゲートリーク電流の増加は消費電流の増加にも繋がる。従来のコンタクト開孔方法では、ＩＤ−ＶＧ曲線における立ち上がり電圧などＴＦＴ特性を所望の値に調整しておいても、コンタクト開孔といった後工程のコンタクト開孔によって所望のＴＦＴ特性を損なってしまうことになる。特にその効果は微細なＴＦＴほど顕著である。しかしながら、本発明を用いればＴＦＴ形成後のコンタクト開孔の工程でＴＦＴ特性のシフト、バラツキの増加を抑制でき、非常に有効であることが分かる。

以下に本実施例の半導体装置の作製方法を図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３を用いて説明する。なお実施の形態と同じものは同じ符号で示す。

ガラス基板１０１上に下地膜１０２として酸素を含む窒化珪素膜（ＳｉＮＯ膜）及び窒素を含む酸化珪素膜（ＳｉＯＮ膜）をそれぞれ、プラズマＣＶＤ法で５０ｎｍ及び１００ｎｍの厚さに成膜する。

下地膜１０２上にプラズマＣＶＤ法により、アモルファスシリコン膜を６６ｎｍ成膜し、５００℃で１時間加熱し、脱水素化する。その後結晶成長を促進する触媒元素を含む溶液をアモルファスシリコン膜に塗布する。本実施例ではニッケル（Ｎｉ）を１０ｐｐｍ含む溶液を塗布した。次に５５０℃で４時間加熱して結晶化させ、更に連続発振のレーザー光を照射して結晶性を改善する。

以上のようにして結晶性シリコン膜を得たら、結晶性シリコン膜上に新たにアモルファスシリコン膜を成膜し、窒素雰囲気中５５０℃で４時間加熱した。この加熱処理により、結晶性シリコン膜中の触媒元素が新たに成膜されたアモルファスシリコン膜に移動する。すなわち触媒元素がアモルファスシリコン膜にゲッタリングされる。そのため結晶性シリコン膜中の触媒元素の濃度を減少させることができる。

次に結晶性シリコン膜をパターニングして活性層１０３となる島状シリコン領域を形成する。島状シリコン領域にしきい値制御のための不純物を導入する。本実施例においてはジボラン（Ｂ₂Ｈ₆）をドープすることによってボロン（Ｂ）を島状シリコン領域中に導入する。

次にＳｉＨ₄とＮ₂Ｏを用いてプラズマＣＶＤ法により、窒素を含む酸化珪素膜（ＳｉＯＮ膜）を６０ｎｍの厚さで成膜する。このＳｉＯＮ膜はゲート絶縁膜１０４として機能する。

ゲート絶縁膜１０４上に窒化タンタル膜（ＴａＮ膜）及びタングステン膜（Ｗ膜）をそれぞれスパッタ法で３００ｎｍ及び３７０ｎｍの厚さに形成し、パターニングしてゲート電極１０５を形成する。

ゲート電極１０５をマスクとして、島状シリコン領域中に不純物を導入する。本実施例ではｎチャネル型ＴＦＴを形成する場合は、フォスフィン（ＰＨ₃）を用いて、印加電圧５０ｋｅＶ、ドーズ量３×１０¹⁵ｃｍ^-2で、島状シリコン領域中にリン（Ｐ）をドープする。またｐチャネル型ＴＦＴを作成する場合は、ジボラン（Ｂ₂Ｈ₆）を用いて印加電圧４０ｋｅＶ、ドーズ量２×１０¹⁶ｃｍ^-2の条件で、島状シリコン領域中にボロン（Ｂ）を導入する。

不純物を導入した後、窒素を含む酸化珪素膜（ＳｉＯＮ膜）をプラズマＣＶＤ法により５０ｎｍ形成し、その後窒素雰囲気中５５０℃で４時間加熱し、不純物を活性化する。

次にプラズマＣＶＤ法により窒化珪素膜（ＳｉＮ膜）を５０ｎｍ形成し、更に窒素を含む酸化珪素膜（ＳｉＯＮ膜）を６００ｎｍ形成する。このＳｉＮ膜及びＳｉＯＮ膜は第１層間絶縁膜１０６としてはたらくものである。

次に全体を４１０℃で１時間加熱し、ＳｉＮ膜から水素を放出させることにより水素化を行う。

次にコンタクトホールを形成するために、層間絶縁膜のうちＳｉＯＮ膜をＣＨＦ₃を用いてドライエッチング法でエッチングする。その際ＳｉＮ膜がエッチングストッパーとして機能する。その後ＳｉＮ膜をドライエッチングにてエッチングする。さらにゲート絶縁膜をトリフルオロメタン（ＣＨＦ₃）を用いてエッチングする。

コンタクトホール形成後、チタン膜（Ｔｉ膜）、窒化チタン膜（ＴｉＮ膜）、シリコンをを含むアルミニウム膜（Ａｌ−Ｓｉ膜）及びチタン膜（Ｔｉ膜）を、それぞれ６０ｎｍ，４０ｎｍ、３００ｎｍ、１００ｎｍの厚さにスパッタ法で積層して積層膜を形成する。次に積層膜をパターニングして、電極又は配線１０７及び１０８を形成する。

電極又は配線１０７及び１０８及び第１層間絶縁膜１０６を覆って、シロキサンを用いて形成した絶縁膜をスピンコート法により塗布し、３００℃で１時間焼成して、第２層間絶縁膜１０９を形成する。

第２層間絶縁膜１０９上にメタルキャップ膜１１０を形成する。本実施例においては、メタルキャップ膜１１０としてチタン膜（Ｔｉ膜）をスパッタ法により１００ｎｍ形成する。なお図２９（Ａ）、図２９（Ｂ）、図５及び図７のＴＦＴにはこのＴｉ膜を形成せず、図４（Ａ）、図４（Ｂ）、図６及び図８のＴＦＴのみＴｉ膜を形成する。

次にドライエッチング法によりコンタクトホールを形成する。本実施例ではエッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）をそれぞれ、５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いてエッチングを行った。

本明細書で記載した特性比較は、コンタクトホール形成後にアンモニア水過酸化水素水混合溶液でＴｉ膜を除去し、下層配線で形成した電極にプローブを落とし測定した。ウェットエッチングで除去した理由は、Ｔｉ膜の除去にさらにドライエッチングを用いると、コンタクト開孔以外のドライエッチングダメージの効果まで発生してしまう可能性が存在するためである。実プロセスではメタルキャップ膜を除去せず、電極や配線の一部として用いてもよい。

その後、水素雰囲気中３５０℃で１時間加熱して水素化を行う。これにより結晶性シリコン膜中のダングリングボンドが終端化（ターミネイト）される。

本実施例により、コンタクトホール形成時にキャップ膜を形成すると、トランジスタ特性がコンタクトホール形成の前後で変化しないことが明らかになった。これにより信頼性のよいＴＦＴを作製することができる。

また、本実施例は、必要であれば実施の形態のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、逆スタガ型ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置の作製方法を示す。なお、図９（Ａ）〜図９（Ｅ）は作製工程の断面を示しており、図１０は上面図である。

まず、基板６１０上に下地絶縁膜６１１を形成する。下地絶縁膜６１１として酸化珪素膜、窒化珪素膜または窒素を含む酸化珪素膜（ＳｉＯ_xＮ_y）等の絶縁膜を用いることが好ましい。なお、基板６１０は、無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用しても良い。

次いで、下地絶縁膜６１１上に膜厚１００〜６００ｎｍの導電膜を形成する。導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スカンジウム（Ｓｃ）、Ｎｄ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。

次いで、フォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層６１２、６４０を得る。なお、導電層６１２はＴＦＴのゲート電極となり、導電層６４０は端子電極となる。後の工程で薄い半導体膜を形成するため、カバレッジ不良が生じないように導電層の端面形状はテーパー形状となるようにエッチングすることが好ましい。なお、さらに保持容量を形成するための容量電極または容量配線も形成する。

次いで、レジストマスクを除去した後、導電層を覆う絶縁膜６１３を形成する。絶縁膜６１３はプラズマＣＶＤ法またはスパッタ法を用いて得られる酸化珪素膜、窒化珪素膜または窒素を含む酸化珪素膜（ＳｉＯ_xＮ_y）等の絶縁膜単層または積層膜を用い、厚さを５０〜２００ｎｍとする。例えば、下層を窒化珪素膜とし、上層を酸化珪素膜とする積層構造としても良い。なお、絶縁膜６１３はＴＦＴのゲート絶縁膜となる。勿論、ゲート絶縁膜は上記材料に限定されず、酸化タンタル膜などの他の絶縁膜を用いても良い。ただし、絶縁膜６１３の成膜温度で導電層６１２、６４０がダメージを受けないようにする。

次いで、絶縁膜６１３上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで結晶構造を含む半導体膜６１４ａを、プラズマＣＶＤ法を用いて全面に形成する。本実施例では、ＳｉＨ₄ガスとＦ₂ガスを原料ガスに用いてセミアモルファスシリコン膜を成膜する。なお、得られたセミアモルファスシリコン膜中に含まれるＣ、Ｎ、Ｏのそれぞれの濃度は、３×１０²¹ｃｍ^-3以下、好ましくは３×１０²⁰ｃｍ^-3以下とする。また、得られたセミアモルファスシリコン膜中に含まれる水素濃度は、１×１０²¹ｃｍ^-3であり、アモルファスシリコン膜と同程度である。

次いで、結晶構造を含む半導体膜６１４ａ上に絶縁膜を全面に形成した後、パターニングを行ってチャネル保護膜６１６を形成する。通常のフォトリソグラフィ技術を用いてパターニングを行ってもよいし、導電層をマスクとする裏面露光法を用いて自己整合的にレジストマスクを形成してパターニングを行ってもよい。また、チャネル保護膜６１６としては、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。

次いで、半導体層をパターニングするため、フォトマスクを用いてレジストマスク６１５を形成する。（図９（Ａ））次いで、エッチングを行い、ＴＦＴの活性層となる半導体層６１４ｂを形成する。

次いで、レジストマスクを除去した後、一導電型（ｎ型またはｐ型）の不純物元素を含有する非晶質半導体膜６１７を２０〜８０ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）を付与する不純物元素を含む非晶質半導体膜６１７は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。なお、一導電型（ｎ型またはｐ型）を付与する不純物元素を含む非晶質半導体膜に代えて、一導電型（ｎ型またはｐ型）を付与する不純物元素を含むセミアモルファス半導体膜としてもよい。本実施例では、非晶質半導体膜６１７としてｎ型を付与する不純物元素（リン）を含む非晶質半導体膜を用い、ｎ⁺層（オーミックコンタクト層）とも呼ぶ。本実施例では、ＣＶＤ法により、ＳｉＨ₄ガスと水素ガスとＰＨ₃（０．２％希釈）ガスとを原料ガスとして非晶質半導体膜６１７を得る。

次いで、金属材料からなる第１の導電膜をスパッタ法や真空蒸着法で形成する。第１の導電膜の材料としては、非晶質半導体膜６１７とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、第１の導電膜として、５０〜１５０ｎｍの厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を３００〜４００ｎｍの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０ｎｍの厚さで形成する。

次に、フォトリソグラフィー工程を行い、レジストマスク６２１を形成し、エッチングにより不要な部分を除去して配線（後の工程によりソース配線及びドレイン電極となる）６１８ａ、６１８ｂを形成する。（図９（Ｂ））

次いで、レジストマスクをそのまま用いて、一導電型を付与する不純物元素を含む非晶質半導体膜をエッチングしてソース領域またはドレイン領域６１９ａ、６１９ｂを形成する。本実施例ではｎ⁺層をソース領域またはドレイン領域と呼ぶ。次いで、レジストマスクを除去する。（図９（Ｃ））

次いで、層間絶縁膜６２２を形成する。層間絶縁膜６２２としては、透光性を有する無機材料（酸化珪素、窒化珪素、窒素を含む酸化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、層間絶縁膜６２２として用いることのできる他の材料膜は、塗布法によって得られるアルキル基を含むＳｉＯ_x膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマーなどである。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。

なお、必要がなければ、層間絶縁膜６２２は特に設けなくともよい。また、必要があれば保護膜を形成してもよい。

次に層間絶縁膜６２２上に導電性材料膜（キャップ膜）６５０、例えば金属膜を成膜する。本実施例では、スパッタ法によりチタン膜（Ｔｉ膜）を１００ｎｍ成膜した。導電性材料膜６５０として、その他にもタンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、または窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）など、前記高融点金属の窒化物等を用いてもよい。

次いで、フォトマスクを用いてレジストマスクを形成し、導電性材料膜６５０及び層間絶縁膜６２２の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）を、それぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。なお、コンタクトホールの底部は配線６１８ａ、６１８ｂに達している。なお、端子部においては、絶縁膜６１３の一部をも除去する。絶縁膜６１３の一部を除去する工程は、層間絶縁膜の形成前に行ってもよい。

次いで、レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、画素電極６２３、端子電極６４４を形成する。（図９（Ｄ））本実施例では、反射型の液晶表示パネルを作製するので、画素電極６２３および端子電極６４４をスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。

また、透過型の液晶表示パネルを作製する場合は、画素電極６２３を形成する前に導電性材料膜６５０をエッチングにて除去する。その後インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などの透明導電膜を用い、画素電極６２３および端子電極６４４を形成する。

なお、図１０に画素部の一部を拡大した上面図を示す。また、図１０は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図１０において、実線Ａ−Ａ’で切断した図が、図９（Ｄ）の画素部の断面と対応しており、図９（Ｄ）と対応する箇所には同じ符号を用いている。導電性材料膜６５０は画素電極６２３と重なっている。また、容量配線６３１が設けてあり、保持容量は、ゲート絶縁膜を誘電体とし、画素電極６２３と、該画素電極と重なる容量配線６３１とで形成されている。

以上の工程により、基板６１０上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴおよび画素電極が形成された液晶表示パネル用のＴＦＴ基板が完成する。本実施例では、ボトムゲート型ＴＦＴとして、チャネル保護型ＴＦＴを示したがこれに限らず、チャネルエッチ型ＴＦＴを適宜用いることができる。また、トップゲート型ＴＦＴを用いることができる。

本実施例では、一つのＴＦＴにおいて、ソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。本実施例の活性層はセミアモルファスシリコン膜であり、アモルファスシリコン膜に比べてＴＦＴのオフ電流が増加する問題がある。そこで、本実施例では、この問題を解決するためにダブルゲート構造としている。なお、本実施例はダブルゲート構造に限定されることなく、オフ電流のばらつきをさらに低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。

次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。

そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する。そして、閉パターンであるシール材を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を対向基板に貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

次いで、気泡が入らないように減圧下で液晶６２９の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶６２９を１回若しくは複数回滴下する。液晶６２９の配向モードとしては、液晶分子の配列が光の入射から出射に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。

そして、異方性導電体層６４５を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）６４６を端子基板６４４に貼りつける。以上の工程で液晶モジュールが完成する。（図９（Ｅ））また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

以上示したように、本実施例では、信頼性のあるトランジスタ特性を有するＴＦＴを用いて液晶表示パネルを作製することができる。本実施例で作製される液晶表示パネルは各種電気機器の表示部として用いることができる。

なお、本実施例では、ＴＦＴをボトムゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜トップゲート型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えば２つのチャネル形成領域を有するダブルゲート型ＴＦＴとしてもよい。

また、本実施例は、必要であれば実施の形態、実施例１のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板１１１０を用い、パネル４枚取りの作製例を図１１（Ａ）〜図１１（Ｄ）、図１２（Ａ）〜図１２（Ｄ）、図１３（Ａ）〜図１３（Ｂ）、図１４及び図１５に示す。

図１１（Ａ）は、ディスペンサ（またはインクジェット）を用いる液晶層形成の途中の断面図を示しており、シール材１１１２で囲まれた画素部１１１１を覆うように液晶材料１１１４を液滴吐出装置１１１６のノズル１１１８から吐出、噴射、または滴下させている。液滴吐出装置１１１６は、図１１（Ａ）中の矢印方向に移動させる。なお、ここではノズル１１１８を移動させた例を示したが、ノズルを固定して基板を移動させることによって液晶層を形成してもよい。

また、図１１（Ｂ）には斜視図を示している。シール材１１１２で囲まれた領域のみに選択的に液晶材料１１１４を吐出、噴射、または滴下させ、ノズル走査方向１１１３に合わせて滴下面１１１５が移動している様子を示している。

また、図１１（Ａ）の点線で囲まれた部分１１１９を拡大した断面図が図１１（Ｃ）、図１１（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図１１（Ｃ）のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図１１（Ｄ）に示すように液滴が滴下される。

なお、図１１（Ｃ）中、１１２０は逆スタガ型ＴＦＴ、１１２１は画素電極、１１２２は導電性材料膜（キャップ膜）をそれぞれ指している。画素部１１１１は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは逆スタガ型ＴＦＴと、保持容量とで構成されている。

なお本実施例では逆スタガ型ＴＦＴを用いたが、その他のボトムゲート型ＴＦＴ、又はトップゲート型ＴＦＴを形成してもよい。

ここで、図１２（Ａ）〜図１２（Ｄ）を用いて、パネル作製の流れを以下に説明する。

まず、絶縁表面に画素部１０３４が形成された第１基板１０３５を用意する。第１基板１０３５は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図１１（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板１０３５上にディスペンサ装置またはインクジェット装置でシール材１０３２を所定の位置（画素部１０３４を囲むパターン）に形成する。半透明なシール材１０３２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後にシール材と接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材１０３２は、印刷法で形成することもできる。

次いで、シール材１０３２に囲まれた領域に液晶１０３３をインクジェット法により滴下する（図１２（Ｂ））。液晶１０３３としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶１０３３をシール材１０３２に囲まれた領域に保持することができる。

次いで、画素部１０３４が設けられた第１基板１０３５と、対向電極や配向膜が設けられた第２基板１０３１とを気泡が入らないように減圧下で貼りあわせる。（図１２（Ｃ））ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材１０３２を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。

また、図１３に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。

図１３中、１０４１は第１基板支持台、１０４２は第２基板支持台、１０４４は窓、１０４８は下側定盤、１０４９は光源である。なお、図１３において、図１２と対応する部分は同一の符号を用いている。

下側定盤１０４８は加熱ヒータが内蔵されており、シール材を硬化させる。また、第２基板支持台には窓１０４４が設けられており、光源１０４９からの紫外光などを通過させるようになっている。ここでは図示していないが窓１０４４を通して基板の位置アライメントを行う。また、対向基板となる第２基板１０３１は予め、所望のサイズに切断しておき、第２基板支持台１０４２に真空チャックなどで固定しておく。図１３（Ａ）は貼り合わせ前の状態を示している。

貼り合わせ時には、第１基板支持台と第２基板支持台とを下降させた後、圧力をかけて第１基板１０３５と第２基板１０３１を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図１３（Ｂ）に示す。

次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第１基板１０３５を切断する。（図１２（Ｄ））こうして、１枚の基板から４つのパネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。

なお、第１基板１０３５、第２基板１０３１としてはガラス基板、またはプラスチック基板を用いることができる。

以上の工程によって得られた液晶モジュールの上面図を図１４（Ａ）に示すとともに、他の液晶モジュールの上面図の例を図１４（Ｂ）に示す。

図１４（Ａ）中、１２０１は、アクティブマトリクス基板、１２０６は対向基板、１２０４は画素部、１２０７はシール材、１２０５はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板１２０１、１２０６をシール材１２０７で貼り合わせている。

またセミアモルファス半導体、例えばセミアモルファスシリコン膜からなる活性層を有するＴＦＴを用いた場合、駆動回路の一部を作製することもでき、図１４（Ｂ）のような液晶モジュールを作製することができる。なお、セミアモルファスシリコン膜からなる活性層を有するＴＦＴで形成できない駆動回路は、ＩＣチップを実装する。

なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。

またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体、Ｆ₂などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

例えば、ＳｉＨ₄にＨ₂を添加したガスを用いる場合、或いはＳｉＨ₄にＦ₂を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ²／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。

図１４（Ｂ）中、１２１１は、アクティブマトリクス基板、１２１６は対向基板、１２１２はソース信号線駆動回路、１２１３はゲート信号線駆動回路、１２１４は画素部、１２１７は第１シール材、１２１５はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、一対の基板１２１１、１２１６を第１シール材１２１７および第２シール材１２１８で貼り合わせている。駆動回路部１２１２及び１２１３上には液晶ないので、画素部１２１４のみに液晶を保持させており、第２シール材１２１８はパネル全体の補強のために設けられている。

また、得られた液晶モジュールにバックライト１３０４、導光板１３０５を設け、カバー１３０６で覆えば、図１５にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置（透過型）が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、図１５に示すアクティブマトリクス型液晶表示装置は透過型であるので偏光板１３０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

なお、図１５中、１３００は基板、１３０１は画素電極、１３０２は柱状スペーサ、１３０７はシール材、１３２０は着色層、遮光層が各画素に対応して配置されたカラーフィルタ、１３２１は対向電極、１３２２及び１３２３は配向膜、１３２４は液晶層、１３１９は保護膜、１３２５は導電性材料膜（キャップ膜）である。

また、本実施例は、必要であれば実施の形態、実施例１〜２のいかなる記載と自由に組み合わせることが可能である。

本実施例では、本発明を用いてＥＬ（エレクトロルミネセンス：Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を作製する例について、図１６を用いて説明する。

本実施例ではＥＬ表示装置の例として、両面出射型表示装置及びその作製方法を示す。

まず、基板４００上に下地絶縁膜４１０を形成する。基板側を一方の表示面として発光を取り出すため、基板４００としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。ここでは基板４００としてガラス基板を用いる。なお、ガラス基板の屈折率は１．５５前後である。

下地絶縁膜４１０としては、酸化珪素膜、窒化珪素膜または窒素を含む酸化珪素膜などの絶縁膜から成る下地膜を形成する。ここでも下地絶縁膜は光透過性を有する膜とする。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。

次いで、下地絶縁膜４１０上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ₄レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、レジストマスクを除去した後、半導体層を覆うゲート絶縁膜を形成する。ゲート絶縁膜はプラズマＣＶＤ法またはスパッタ法または熱酸化法を用い、厚さを１〜２００ｎｍとする。ゲート絶縁膜としては、酸化珪素膜、窒化珪素膜または窒素を含む酸化珪素膜などの絶縁膜から成る膜を形成する。ここでもゲート絶縁膜は光透過性を有する膜とする。膜厚の薄いゲート絶縁膜をプラズマＣＶＤ法を用いる場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、ＲＦパワーを１００Ｗ、１０ｋＨｚ、圧力４０Ｐａ、Ｎ₂Ｏガス流量４００ｓｃｃｍ、ＳｉＨ₄ガス流量１ｓｃｃｍ、とすれば酸化珪素膜の成膜速度を６ｎｍ／ｍｉｎとすることができる。

次いで、ゲート絶縁膜上に膜厚１００〜６００ｎｍの導電膜を形成する。ここでは、スパッタ法を用い、ＴａＮ膜とＷ膜との積層からなる導電膜を形成する。なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。

次いで、第２のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、ＴＦＴ４０２Ｒ、４０２Ｇ、４０２Ｂのゲート電極となる。

次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを新たに形成し、ここではｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン（Ｐ）、またはヒ素（Ａｓ））を低濃度にドープするための第１のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。

次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン（Ｂ））を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によってゲート絶縁膜を介してスルードープを行い、ｐ型の高濃度不純物領域を形成する。

次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここではｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン（Ｐ）、またはヒ素（Ａｓ））を高濃度にドープするための第３のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第３のドーピング工程によってゲート絶縁膜を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。

この後、レジストマスクを除去し、水素を含む絶縁膜４１１を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜４１１は、ＰＣＶＤ法により得られる酸素を含む窒化珪素膜（ＳｉＮＯ膜）を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜４１１は、層間絶縁膜の１層目であり、酸化珪素を含んでいる透光性を有する絶縁膜である。

次いで、層間絶縁膜の２層目となる平坦化膜４１２を形成する。平坦化膜４１２としては、透光性を有する無機材料（酸化珪素、窒化珪素、窒素を含む酸化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜４１２に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。

次いで、透光性を有する３層目の層間絶縁膜４１３を形成する。３層目の層間絶縁膜４１３は、後の工程で透明電極４０３をパターニングする際、２層目の層間絶縁膜である平坦化膜４１２を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極４０３をパターニングする際、２層目の層間絶縁膜４１２がエッチングストッパー膜となるのであれば３層目の層間絶縁膜４１３は不要である。

次いで、層間絶縁膜４１１〜４１３上に導電性材料膜（キャップ膜）４２０を形成する。本実施例では、スパッタ法によりチタン膜を１００ｎｍ成膜した。導電性材料膜４２０として、その他にもタンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、または窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）など、前記高融点金属の窒化物等を用いてもよい。

次いで、第６のマスクを用いて層間絶縁膜４１１〜４１３にコンタクトホールを形成する。このコンタクトホール形成はドライエッチング法にて行い、エッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）をそれぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。

次いで、第６のマスクを除去し、導電膜（ＴｉＮ、Ａｌ、ＴｉＮの積層膜）を形成した後、第８のマスクを用いて導電膜のエッチング（ＢＣｌ₃とＣｌ₂との混合ガスでのドライエッチング）を行い、配線（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する。なお、ＴｉＮは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、ＴＦＴのソース領域またはドレイン領域と良好なオーミックコンタクトを取るためにＴｉＮのＮ含有量は４４％より少なくすることが好ましい。

次いで、第７のマスクを用いて透明電極４０３、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極４０３としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）の仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる。

次いで、第８のマスクを用いて透明電極４０３の端部を覆う絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）４１４を形成する。絶縁物４１４としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。

次いで、有機化合物を含む層４０４、４８０、４０５（４０５Ｒ、４０５Ｇ、４０５Ｂ）、４８１、４０６を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層４０４の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するＳｉＯｘ膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。

次に、蒸着マスクを用いて選択的に透明電極４０３上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層４０４（正孔注入層）を形成する。

なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）水溶液（ＰＥＤＯＴ）又はポリ（スチレンスルホン酸）水溶液（ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを第１の有機化合物を含む層４０４として用いてもよい。

次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の有機化合物を含む層４０４の上に第２の有機化合物を含む層（正孔輸送層）４８０を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。

次いで、選択的に第３の有機化合物を含む層（発光層）４０５（４０５Ｒ、４０５Ｇ、４０５Ｂ）を形成する。フルカラー表示装置とするために発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。

赤色の発光を示す発光層４０５Ｒとしては、Ａｌｑ₃：ＤＣＭ、またはＡｌｑ₃：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層４０５Ｇとしては、Ａｌｑ₃：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ₃：クマリン６などの材料を用いる。また、青色の発光を示す発光層４０５Ｂとしては、α−ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。

次いで、蒸着マスクを用いて選択的にＡｌｑ₃（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層４０５Ｒ、４０５Ｇ、４０５Ｂ上に第４の有機化合物を含む層（電子輸送層）４８１を形成する。なお、Ａｌｑ₃の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ₃）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ₂）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）₂）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）₂）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、第４の有機化合物を含む層（電子輸送層）４８１として用いることができる。

次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層４８１および絶縁物４１４を覆って全面に第５の有機化合物を含む層（電子注入層）４０６を形成する。ベンゾオキサゾール誘導体（ＢｚＯｓ）を用いることで、後の工程に行われる透明電極４０７形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ₂、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ₃とマグネシウム（Ｍｇ）とを混合したものも用いることができる。

次に、第５の有機化合物を含む層４０６の上に透明電極４０７、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極４０７としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いることができる。

以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層（第１の有機化合物を含む層〜第５の有機化合物を含む層）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。

また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層を形成する。透明保護層としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。

次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板４０８と基板４００とを貼り合わせる。第２の基板４０８も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。

発光素子は、透明電極４０３、４０７が透光性材料で形成され、図１６の白抜きの矢印で表すように、一つの発光素子から２方向、即ち両面側から採光することができる。

以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。なお本実施例に示す両面出射方式を採用したパネルは、デュアルエミッションパネルとよばれる。

最後に光学フィルム（偏光板、または円偏光板）４０１、４０９を設けてコントラストを向上させる。

なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。

なお本実施例では、両面出射型パネル（デュアルエミッションパネル）について説明したが、片面出射型パネルである上面出射型パネル（トップエミッションパネル）、もしくは下面出射型パネル（ボトムエミッションパネル）の構成を用いてももちろんよい。

上面出射型パネルを作製するには、有機発光素子の陽極を透明電極でなく、遮光性のある材料で形成すればよい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。またそれ以外にも、有機発光素子の陽極を窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、３層以上の積層を用いてもよい。

また、上面出射型パネルの陰極は、透明または半透明であることが好ましく、透明電極４０７と同じ材料を用いて形成することができる。

また下面出射型パネルを作製するには、有機発光素子の陽極は透明電極４０３と同じ材料を用いて形成することができる。

一方下面出射型パネルの陰極としては、遮光性があり仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、またはＣａＮ）を用いればよい。

なお上面出射型パネル又は下面出射型パネルを作製する際、有機発光素子中の有機化合物を含む層は、それぞれの陽極や陰極の材料に合わせて適宜変えてもよい。

また発光素子から発せられる光には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれて、本実施例においてはその一方又は両方を用いることができる。

また、本実施例は、必要であれば実施の形態、実施例１〜２のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、図３０（Ａ）〜図３０（Ｃ）、図３１（Ａ）〜図３１（Ｂ）、図３２、図３３を用いて、上面出射型（トップエミッション型）ＥＬ表示パネルについて説明する。

なお、図３０（Ａ）〜図３０（Ｃ）、図３１（Ａ）〜図３１（Ｂ）、図３２、図３３において実施例４と同じものは同じ符号で表す。また特に記載のないものは、実施例４と同様の工程により作製される。

まず実施例４と同様の工程で、水素を含む絶縁膜（層間絶縁膜の１層目、以下「第１層間絶縁膜」という）４１１までを形成する（図３０（Ａ）参照）。本実施例では、第１層間絶縁膜４１１としてプラズマＣＶＤ法で形成される酸素を含む窒化珪素膜（ＳｉＮＯ膜）を１００ｎｍ成膜する。その後、窒素雰囲気中４１０℃で１時間加熱処理を行う。この加熱処理によって、半導体層に添加された不純物元素の活性化及び半導体層の水素化が行われる。また、結晶化を助長する金属元素、代表的にはニッケル（Ｎｉ）を用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケル（Ｎｉ）の低減を行うゲッタリングも同時に行うことができる。

次に、層間絶縁膜の２層目（以下「第２層間絶縁膜」という）４１２を形成する（図３０（Ｂ）参照）。第２層間絶縁膜４１２としては、透光性を有する無機材料（酸化珪素、窒化珪素、窒素を含む酸化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、第２層間絶縁膜４１２に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。なお本実施例では、第２層間絶縁膜４１２として、プラズマＣＶＤ法により、窒素を含む酸化珪素膜を９００ｎｍ成膜する。

次いで、第１層間絶縁膜４１１及び第２層間絶縁膜４１２にコンタクトホールを形成する。本実施例ではこのコンタクトホール形成はドライエッチング法にて行い、エッチングガスとしてＣＨＦ₃を３５ｓｃｃｍの流量で用いる。

次いで、第２層間絶縁膜４１２上に導電膜を形成する。本実施例では、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ（シリコンを含むアルミニウム）、ＴｉＮをそれぞれ、６０ｎｍ、４０ｎｍ、７００ｎｍ、２００ｎｍ積層した積層膜を形成する。

次に、ＢＣｌ₃とＣｌ₂をそれぞれ６０ｓｃｃｍ、２０ｓｃｃｍの流量で流した混合ガス、次いでＢＣｌ₃とＣＦ₄をそれぞれ４０ｓｃｃｍ、４０ｓｃｃｍの流量で流した混合ガスでドライエッチングエッチングを行い、配線（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）５４２１を形成する（図３０（Ｃ）参照）。

第２層間絶縁膜４１２及び配線５４２１上に、第３層間絶縁膜５４２２を形成する。第３層間絶縁膜５４２２の材料としては、第２層間絶縁膜４１２と同様の材料を用いればよい。本実施例においては、耐熱性絶縁膜であり塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜として、シロキサン系ポリマーを用いて形成された絶縁膜を用いる。

次に、第３層間絶縁膜５４２２上に導電性材料膜（キャップ膜）５４２０を成膜する（図３１（Ａ）参照）。本実施例では、スパッタ法により窒化チタン膜（ＴｉＮ膜）を１００ｎｍ成膜した。導電性材料膜５４２０として、その他にもチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、または窒化タンタル（ＴａＮ）など、前記高融点金属の窒化物等を用いてもよい。

次に、第３層間絶縁膜５４２２にコンタクトホールを形成する。本実施例ではエッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）をそれぞれ、４５ｓｃｃｍ、５５ｓｃｃｍの流量で用いてエッチングを行う。

このコンタクトホール形成の際に、導電性材料膜５４２０はプラズマによって発生した荷電粒子を導電性材料膜５４２０に分散することにより、下層のＴＦＴに荷電粒子が到達するのを防ぐことができる。

第３層間絶縁膜５４２２にコンタクトホール形成後、導電性材料膜５４２０上に、導電膜を成膜し、パターニングして下層電極５４６２を形成する（図３１（Ｂ）参照）。下層電極５４６２としては、後の工程で形成される有機化合物を含む層５４０４、５４８０、５４０５（５４０５Ｒ、５４０５Ｇ、５４０５Ｂ）、５４８１、５４０６がショートしないような平坦性が要求される。例えば下層電極５４６２を、シリコンを含むアルミニウムを主成分とする膜と、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜との積層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、下層電極として機能させることができる。

または、下層電極５４６２として、シリコンを含むアルミニウムを主成分とする膜と透明導電膜（例えばシリコン（Ｓｉ）又は酸化珪素を含むＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜）の積層膜や、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜と透明導電膜（例えば珪素（Ｓｉ）又は酸化珪素を含むＩＴＯ膜）の積層膜を用いてもよい。

このニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、導電膜としては有用である。

本実施例においては、下層電極５４６２の材料として、シリコンを含むアルミニウムを主成分とする膜、窒化チタン膜、及びシリコン（Ｓｉ）又は酸化珪素を含むＩＴＯ膜をそれぞれ、３０ｎｍ、１０ｎｍ、１０ｎｍの厚さで積層した積層膜、もしくは、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜及びシリコン（Ｓｉ）又は酸化珪素を含むＩＴＯ膜をそれぞれ３５ｎｍ、１０ｎｍの厚さで積層した積層膜を用いる。

この下層電極５４６２を形成するエッチングの際に、導電性材料膜５４２０もエッチングされる。この工程により導電性材料膜５４２０の残存領域５４６０は、その端部と下層電極５４６２の端部と一致することとなり、下層電極５４６２の一部として用いられることとなる。

導電性材料膜５４２０は、第３層間絶縁膜５４２２のコンタクトホール形成の際に、プラズマによって発生した荷電粒子を導電性材料膜５４２０に分散して下層のＴＦＴに到達するのを防ぐことができる。同時に、導電性材料膜５４２０は下層電極５４６２の剥離を抑制する効果がある。これは、導電性材料膜５４２０と、第３層間絶縁膜５４２２との密着性がよいためである。

次いで、下層電極５４６２の端部を覆う絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）５４６１を形成する。絶縁物５４６１としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。

次いで、有機化合物を含む層５４０４、５４８０、５４０５（５４０５Ｒ、５４０５Ｇ、５４０５Ｂ）、５４８１、５４０６を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層５４０４の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するＳｉＯｘ膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。

次に、蒸着マスクを用いて選択的に下層電極５４６２上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層５４０４（正孔注入層）を１２０ｎｍの厚さで形成する。

なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）水溶液（ＰＥＤＯＴ）又はポリ（スチレンスルホン酸）水溶液（ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを第１の有機化合物を含む層５４０４として用いてもよい。

次いで、蒸着マスクを用いて選択的にα−ＮＰＤを１０ｎｍの厚さで蒸着し、第１の有機化合物を含む層５４０４の上に第２の有機化合物を含む層（正孔輸送層）５４８０を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。

次いで、選択的に第３の有機化合物を含む層（発光層）５４０５（５４０５Ｒ、５４０５Ｇ、５４０５Ｂ）（第３の層）を形成する。フルカラー表示装置とするために発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。

赤色の発光を示す発光層５４０５Ｒとしては、Ａｌｑ₃：ＤＣＭ、またはＡｌｑ₃：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層５４０５Ｇとしては、Ａｌｑ₃：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ₃：クマリン６などの材料を用いる。また、青色の発光を示す発光層５４０５Ｂとしては、α−ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。

次いで、蒸着マスクを用いて選択的にＡｌｑ₃（トリス（８−キノリノラト）アルミニウム）を２０ｎｍの厚さで蒸着し、発光層５４０５Ｒ、５４０５Ｇ、５４０５Ｂ上に第４の有機化合物を含む層（電子輸送層）５４８１を形成する。なお、Ａｌｑ₃の他、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ₃）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ₂）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）₂）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）₂）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、第４の有機化合物を含む層（電子輸送層）５４８１として用いることができる。

次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを２０ｎｍの厚さで共蒸着し、第４の有機化合物を含む層（電子輸送層）５４８１および絶縁物５４６１を覆って全面に第５の有機化合物を含む層（電子注入層）５４０６を形成する。ベンゾオキサゾール誘導体（ＢｚＯｓ）を用いることで、後の工程に行われる透明電極５４０７形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ₂、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ₃とマグネシウム（Ｍｇ）とを混合したものも用いることができる。

次に、第５の有機化合物を含む層５４０６の上に透明導電材料で上層電極５４０７を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。上層電極５４０７としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いることができる。本実施例では、上層電極５４０７として、インジウム錫酸化物（ＩＴＯ）を１１０ｎｍの厚さで形成する。ただし、透光性が確保できれば、透明導電材料の代わりに金属膜を薄く形成してもよい。

以上のようにして、発光素子が作製される（図３２参照）。発光素子を構成する陽極、有機化合物を含む層（第１の有機化合物を含む層〜第５の有機化合物を含む層）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。

例えば、第１の有機化合物を含む層５４０４を銅フタロシアニン（ＣｕＰＣ）を２０ｎｍで形成し、第２の有機化合物を含む層（正孔輸送層）５４８０として４０ｎｍの厚さで形成したα−ＮＰＤを用いてもよい。さらに発光層５４０５形成した後、電子輸送層（第４の層）５４８１としてＡｌｑ₃（トリス（８−キノリノラト）アルミニウム）を３７．５ｎｍの厚さで蒸着し、上層電極５４０７としてＭｇＡｇ（Ｍｇ：Ａｇ＝１０：１の割合で共蒸着した合金）を１５ｎｍの厚さで蒸着したものを用いてもよい。

また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層を形成する。透明保護層としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。

次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板５４０８と基板４００とを貼り合わせる。第２の基板５４０８も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。

最後に光学フィルム（偏光板、または円偏光板）５４０１、５４０９を設けてコントラストを向上させる（図３３参照）。

発光素子は、上層電極５４０７が透光性材料で形成され、図３３の白抜きの矢印で表すように、一つの発光素子について上方向から採光することができる。

また発光素子から発せられる光には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれて、本実施例においてはその一方又は両方を用いることができる。

また、本実施例は、必要であれば実施の形態、実施例１〜２及び４のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、図３４（Ａ）〜図３４（Ｂ）を用いて、反射型液晶表示装置を作製する例を説明する。

まず実施例５に基づいて、図３１（Ｂ）に示される下層電極５４６２までの作製工程を行う。なお、 図３４（Ａ）〜３４（Ｂ）において実施例５と同じものは同じ符号で表す。また特に記載のないものは、実施例５と同様の工程により作製される。

ただし、本実施例においては、画素を駆動する画素ＴＦＴ６４０２（６４０２Ｒ、６４０２Ｇ、６４０２Ｂ）はｎチャネル型ＴＦＴであり、島状半導体膜中には、チャネル形成領域、ｎ型低濃度不純物領域、及び、ソース領域又はドレイン領域が形成される。

下層電極５４６２を形成したら、第３層間絶縁膜５４２２及び下層電極５４６２を覆うように、配向膜６６２４ａを形成する。なお、配向膜６６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６６２４ａの表面にラビング処理を行う。

そして、対向基板６６２５には、ＲＧＢに対応する着色層６６２６（６６２６Ｒ、６６２６Ｇ、６６２６Ｂ）、遮光層（ブラックマトリクス）６６３０、及びオーバーコート層６６２７からなるカラーフィルタを設け、さらに透明電極からなる対向電極６６２８と、その上に配向膜６６２４ｂを形成する。そして、閉パターンであるシール材を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から出射に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。このようにして配向膜６６２４ａ及び６６２４ｂとの間に液晶層６６２９が形成される（図３４（Ｂ）参照）。

または、実施例３に記載された液滴吐出法により液晶層６６２９を形成してもよい。

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。

そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶モジュールが完成する。また、必要があれば光学フィルムを貼り付ける。

以上示したようにして、本実施例の反射型液晶表示装置を作製することができる。本実施例で作製される反射型液晶表示装置は各種電気機器の表示部として用いることができる。

なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、本発明はこの構造に限定されるものではなく、適宜ボトムゲート型逆スタガ型ＴＦＴ（例えば逆スタガ型ＴＦＴ）を用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。

また、本実施例は、必要であれば実施の形態、実施例１〜６のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、本発明を用いてＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を作製した例を、図１７（Ａ）〜図１７（Ｃ）、図１８（Ａ）〜図１８（Ｃ）、図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）〜図２０（Ｂ）及び図２１を用いて示す。

図１７（Ａ）に示すように、絶縁表面を有する基板２１００上に下地膜２１０１を形成する。基板２１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

下地膜２１０１は基板２１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いてＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして形成される酸素を含む窒化珪素膜（ＳｉＮＯ）を１０〜２００ｎｍ（本実施例では５０ｎｍ）、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして形成される窒素を含む酸化珪素膜（ＳｉＯＮ）を５０〜２００ｎｍ（本実施例では１００ｎｍ）の順に積層する。なお下地膜２１０１は単層構造を有してもよく、例えば酸素を含む窒化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように形成することができる。

ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、下地膜は必ずしも設ける必要はない。

下地膜２１０１上に非晶質半導体膜２１０２を形成する。非晶質半導体膜２１０２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。本実施例では６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。

次に、非晶質半導体膜２１０２に金属元素を添加する。ここで添加とは、少なくとも非晶質半導体膜の結晶化が促進されるように非晶質半導体膜２１０２の表面上に金属元素を形成することをいう。非晶質半導体膜を低温で結晶化できるため金属元素を形成することは好ましい。

例えば、非晶質半導体膜２１０２上にスピンコーティング法やディップ法といった塗布方法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布し、Ｎｉを含む膜２１０３（但し、極めて薄いため膜として観測できない場合もある）を形成する。このとき非晶質半導体膜２１０２の表面の濡れ性を改善し、非晶質半導体膜の表面全体に溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１〜５ｎｍに成膜することが望ましい。また、イオン注入法によりＮｉイオンを非晶質半導体膜中に注入したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒプラズマでスパッタリングしてもよい。本実施例では、Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。

その後、非晶質半導体膜２１０２を５００〜５５０℃で２〜２０時間かけて熱処理を行い、非晶質半導体膜を結晶化し結晶性半導体膜を形成する。このとき加熱温度を徐々に変化させると好ましい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。また磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本実施例では、縦型炉を用いて５００℃で１時間熱処理後、５５０℃、４時間で熱処理を行う。

図１７（Ｂ）に示すように、結晶性半導体膜の表面に形成された酸化膜をフッ酸等でエッチング除去した後、結晶化が行われた非晶質半導体膜２１０２にレーザー光（レーザービーム）１０５を照射する。レーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＹＡＧレーザー、Ｙ₂Ｏ₃レーザー、ＹＶＯ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。また連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）を用いることができる。またレーザーのビーム形状は、線状とすると好ましく、長軸の長さは２００〜３５０μｍとすればよい。またさらにレーザーは、半導体膜に対して入射角θ（０＜θ＜９０度）を持たせてもよい。

本実施例では、大気中において、６．４ＷのＣＷレーザー２１０５を、半導体膜に対して２５度で入射し、レーザービームの長軸を３００μｍとし、走査速度４０ｃｍ／ｓｅｃで照射する。すると、幅（レーザーの照射方向に垂直な方向の長さ）が２１０μｍの領域が、結晶成長が良好な領域のとなり、レーザービームの長軸を９０μｍずつ重ね合わせて照射するとよい。

このようなレーザー照射において、精度よく重ね合わせたり、照射開始位置や照射終了位置を制御するため、マーカーを形成することもできる。マーカーは非晶質半導体膜と同時に、基板へ形成すればよい。

その後、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施例では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する方法を説明する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。次いでプラズマＣＶＤ法を用いて、原料ガスにＳＨ₄、Ａｒ、圧力が０．３パスカル、ＲＦパワーが３ＫＷ、基板温度が１５０℃として非晶質半導体膜を１５０ｎｍの膜厚で形成する。

その後、窒素雰囲気で５５０℃、４時間の加熱処理を行い、金属元素を低減、又は除去する。そして、ゲッタリングシンクとなる非晶質半導体膜、及び酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜を得ることができる。

図１７（Ｃ）に示すように、結晶性半導体膜を所定の形状にパターニングし、島状の半導体膜２１０６ａ〜２１０６ｅを得る。パターニングに際し、結晶性半導体膜にフォトレジストを塗布し、所定のマスク形状を露光し、焼成して、結晶性半導体膜上にマスクを形成する。このマスクを用いて、ドライエッチング法により結晶性半導体膜をパターニングする。ドライエッチング法のガスは、ＣＦ₄と、Ｏ₂とを用いることができる。

その後、必要に応じて結晶性半導体膜に不純物を添加する。例えば、ドーピング法によりボロン（Ｂ）を添加する。すると、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせることができる。すなわち結晶性半導体膜をより真性状態とすることができる。

その後、結晶性半導体膜２１０６ａ〜２１０６ｅを覆うように絶縁膜、いわゆるゲート絶縁膜２１０８を形成する。なお、ゲート絶縁膜２１０８の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜２１０８はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により、原料ガスにＳｉＨ₄、Ｎ₂Ｏを用い、成膜室の温度を４００℃として、２０ｎｍの厚さで窒素を含む酸化珪素膜を形成する。このとき、ゲート絶縁膜の膜厚が薄くなっているため、成膜レートを落としている。その結果、成膜初期の最初の膜質が良くない所を減らすことができる。勿論、ゲート絶縁膜は窒素を含む酸化珪素膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。

その後、結晶性半導体膜上にゲート絶縁膜２１０８を介してゲート電極２１０９となる導電膜２１０９ａ、２１０９ｂを形成する。勿論ゲート電極２１０９は、単層であっても積層であってもよい。導電膜２１０９ａ、２１０９ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。本実施例では、ゲート絶縁膜２１０８を覆うように、第１の導電膜２１０９ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、第２の導電膜２１０９ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次積層する。

その後図１８（Ａ）に示すように、第１の導電膜２１０９ａ、第２の導電膜２１０９ｂを、マスクを用いてエッチングする。まず、導電膜上にフォトレジストをスピンコーティング法等により塗布する。

そして、塗布されたフォトレジストに対し加熱処理を施す、いわゆるプリベークを施す。プリベークの加熱温度は５０〜１２０℃とし、後に行われるポストベークより低い温度で行う。本実施例では、加熱温度９０℃、加熱時間９０ｓｅｃとしてプリベークを行う。

その後、フォトレジストへ現像液を滴下したり、スプレーノズルからスプレーすることにより、露光されたフォトレジストを現像し、加熱処理を行う。本実施例では、現像液にＮＭＤ−３を用い、現像時間６０ｓｅｃとする。

その後本実施例では、現像されたフォトレジストを１２５℃、１８０ｓｅｃで加熱処理を行う、いわゆるポストベークを行う。その結果、レジストマスク中に残っている水分等を除去し、同時に熱に対する安定性を高めることができる。すると、端部にテーパー形状を有するレジストマスク２１１０が導電膜上に形成される。なおレジストマスクの端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。

またマスク自体に露光解像度の限界以下のパターンを付けて、レジスト形状を制御することにより、端部にテーパー形状を有するレジストマスクを形成することもできる。レジストマスクが端部にテーパー形状を有することにより、次のエッチング工程により、レジストマスクの側面に付着してしまう反応生成物の形成を防止することができる。

図１８（Ｂ）に示すように、レジストマスク２１１０を用いて、第２の導電膜２１０９ｂをエッチングする。本実施例では、ガスとしてＣＦ₄、Ｃｌ、Ｏ₂を用いるドライエッチング法により、第２の導電膜２１０９ｂをエッチングする。このときレジストマスク２１１０のテーパーと同様に、第２の導電膜２１０９ｂの端部にはテーパー形状が形成される。また第１の導電膜２１０９ａは、ゲート絶縁膜や半導体膜がエッチングされないよう、いわゆるエッチングストッパーとして機能する。

エッチングされた第２の導電膜２１０９ｂは、０．２μｍ以上１．０μｍ以下のゲート長１１３を有する。またこのとき、レジストマスク２１１０も数μｍ後退する場合がある。本実施例では、レジストマスク２１１０を０．４μｍ後退させ、ゲート長０．８μｍの第２の導電膜を形成する。

図１８（Ｃ）に示すように、レジストマスク２１１０を設けた状態で、第１の導電膜２１０９ａをエッチングする。このとき、ゲート絶縁膜２１０８と、第１の導電膜２１０９ａとの選択比の高い条件で第１の導電膜２１０９ａをエッチングする。本実施例では、ガスとしてＣｌ₂を用い、第１の導電膜２１０９ａをエッチングする。すると、薄膜状態にゲート絶縁膜２１０８を維持し、第１の導電膜２１０９ａをエッチングすることができる。この工程により、レジストマスク２１１０、第２の導電膜２１０９ｂも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が１．０μｍ以下と非常に小さいゲート電極２１０９が形成される。

その後、レジストマスク２１１０をＯ₂アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク２１１５を形成する。図１９（Ａ）に示すように、ｐチャネル型ＴＦＴとなる領域に、レジストマスク２１１５を形成する。レジストマスクの作製方法は、上記記載を参考にすればよいため、詳細な説明を省略する。

次いで、ｎチャネル型ＴＦＴとなる領域に、ゲート電極２１０９をマスクとして自己整合的に不純物元素であるリン（Ｐ）を添加する。本実施例では、ホスフィン（ＰＨ₃）を６０〜８０ｋｅＶでドーピングする。すると、ｎチャネル型のＴＦＴとなる領域に、不純物領域２１１６ａ〜２１１６ｃが形成される。このとき、半導体膜に対して深さ方向に均一になるようにリン（Ｐ）を添加する。しかし、添加時の不純物元素の回り込みにより、ゲート電極２１０９と重なるように不純物領域が形成されることもある。但し、このようなゲート電極２１０９と重なる不純物領域のチャネル長方向の長さは、０．１〜０．３μｍとなるようにする。

図１９（Ｂ）に示すように、ｎチャネル型ＴＦＴとなる領域にレジストマスク２１１７を形成する。その後、ｐチャネル型ＴＦＴとなる領域にゲート電極２１０９をマスクとして、自己整合的に不純物元素であるボロン（Ｂ）を添加する。本実施例では、Ｂ₂Ｈ₆を３０〜４５ｋｅＶでドーピングする。すると、ｐチャネル型のＴＦＴとなる領域に、不純物領域２１１８ａ〜２１１８ｂが形成される。その後、レジストマスク２１１７をＯ₂アッシングやレジスト剥離液により除去する。

その後図１９（Ｃ）に示すように、ゲート電極の側面を覆うように、絶縁膜、いわゆるサイドウォール２１１９ａ〜２１１９ｃを形成する。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。本実施例では、減圧ＣＶＤ（ＬＰＣＶＤ）法により原料ガスにＳｉＨ₄、Ｎ₂Ｏを用い圧力２６６Ｐａ、温度４００℃で、窒化した酸化珪素膜、いわゆる窒素を含む酸化珪素膜（ＳｉＯＮ）を形成する。またプラズマＣＶＤ法を用いてサイドウォールを形成する場合、原料ガスにＳｉＨ₄、Ｎ₂Ｏを用い圧力１３３Ｐａで窒素を含む酸化珪素膜（ＳｉＯＮ）を形成することができる。その後、窒素を含む酸化珪素膜（ＳｉＯＮ）をエッチングすることにより、テーパー形状を有するサイドウォールを形成する。

減圧ＣＶＤ法を用いてサイドウォールを形成する場合のエッチング条件は以下の通りである。第１のエッチング条件として、原料ガスにＣＨＦ₃、Ｈｅを用いて、数ｓｅｃ、例えば３ｓｅｃかけてプラズマをたてる。このとき、成膜装置に配置された基板と対向する側の電極を４７５Ｗとし、基板が配置される電極を３００Ｗとする。基板が配置される電極に印加する電圧により、エッチングガスのイオンを加速することができる。第２のエッチング条件として、原料ガスにＣＨＦ₃、Ｈｅを用いて、数十ｓｅｃ、例えば６０ｓｅｃ間電圧を印加する。エッチング対象となる膜の高さが所定値（本実施例では１００ｎｍ）となるとき終了するように、エッチング時間を決定することができる。このとき、成膜装置に配置された基板と対向する側の電極を４７５Ｗとし、基板が配置される電極を３００Ｗとする。第３のエッチング条件として、原料ガスにＣＨＦ₃、Ｈｅを用いて、エッチング対象となる表面の膜が無くなったと思われる時間から数十ｓｅｃ、例えば３１ｓｅｃ間電圧を印加する。このとき、成膜装置に配置された基板と対向する側の電極を５０Ｗとし、基板が配置される電極を４５０Ｗとする。

またプラズマＣＶＤ法を用いてサイドウォールを形成する場合のエッチング条件は以下の通りである。第１のエッチング条件として、原料ガスにＣＨＦ₃、Ｈｅを用いて、数ｓｅｃ、例えば３ｓｅｃかけてプラズマをたてる。このとき、成膜装置に配置された基板と対向する側の電極を４７５Ｗとし、基板が配置される電極を３００Ｗとする。第２のエッチング条件として、原料ガスにＣＨＦ３、Ｈｅを用いて、数十ｓｅｃ、例えば５０ｓｅｃ間電圧を印加する。エッチング対象となる膜の高さが残り１００ｎｍとなるとき終了するように、エッチング時間を決定することができる。このとき、成膜装置に配置された基板と対向する側の電極を９００Ｗとし、基板が配置される電極を１５０Ｗとする。第３のエッチング条件として、原料ガスにＣＨＦ₃、Ｈｅを用いて、エッチング対象となる表面の膜が無くなったと思われる時間から数十ｓｅｃ、例えば３０ｓｅｃ間電圧を印加する。このとき、成膜装置に配置された基板と対向する側の電極を５０Ｗとし、基板が配置される電極を３００Ｗとする。

以上のように形成されるサイドウォールの端部はテーパー形状を有さなくともよく、矩形状を有すると好ましい。サイドウォールの端部を矩形状に形成すると、次に添加される不純物濃度がサイドウォール下で濃度勾配を有することを防ぐことができるからである。

このサイドウォール２１１９ａ〜２１１９ｃを用いて、ｎチャネル型ＴＦＴの不純物領域に、高濃度不純物領域を形成２１２０ａ〜２１２０ｃする。すなわち、ゲート電極２１０９、及びサイドウォール２１１９ａ〜２１１９ｃをマスクとして自己整合的に高濃度不純物領域２１２０ａ〜２１２０ｃを形成する。このときｐチャネル型のＴＦＴ上にはレジストマスク２１２１を形成する。本実施例では、ホスフィン（ＰＨ₃）を１５〜２５ｋｅＶでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。その後、レジストマスク２１２１をＯ₂アッシングやレジスト剥離液により除去する。。

その後不純物領域を活性化するため加熱処理を行う。本実施例では、窒素雰囲気中で５５０℃に加熱する。

図２０（Ａ）に示すように、ゲート絶縁膜２１０８、ゲート電極２１０９を覆うように第１の絶縁膜２１２２を形成する。第１の絶縁膜は窒素を有する絶縁膜であればよく、本実施例では、プラズマＣＶＤ法により１００ｎｍの窒化珪素膜を形成する。

その後、加熱処理を行い、水素化を施す。本実施例では、窒素雰囲気中４１０℃で１時間の加熱処理を行う。その結果、窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端することができる。

そして、第１の絶縁膜２１２２を覆うように第２の絶縁膜２１２３を形成する。第２の絶縁膜２１２３は、無機材料（酸化珪素、窒化珪素、窒素を含む酸化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用いることができる。また有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、フォトリソフラフィ工程による露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。

また第２の絶縁膜２１２３として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることができる。

シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

本実施例では、第２の絶縁膜２１２３として、原料ガスにＳｉＨ₄、Ｎ₂Ｏを用いるプラズマＣＶＤ法により形成される窒化された酸化珪素膜を６００ｎｍの膜厚に形成する。このとき、基板の温度を３００〜４５０℃に加熱し、本実施例では４００℃に加熱する。

次に第２の絶縁膜２１２３を覆って導電性材料膜（キャップ膜）２２００を形成する。本実施例では、スパッタ法によりチタン膜を１００ｎｍ成膜した。導電性材料膜２２００として、その他にもタンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、または窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）など、前記高融点金属の窒化物等を用いてもよい。

次いで、第６のマスクを用いて層間絶縁膜にコンタクトホールを形成する。このコンタクトホール形成はドライエッチング法にて行い、エッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）をそれぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。

図２０（Ｂ）に示すように、ゲート絶縁膜２１０８、第１の絶縁膜２１２２、第２の絶縁膜２１２３に、コンタクトホールを介して不純物領域と接続する配線２１２５ａ〜２１２５ｅを形成する。同時にゲート電極と接続する配線を形成する。このとき、コンタクトホールの直径を１．０μｍ程度とするため、コンタクトホールは垂直に形成するとよい。そのため、意図的にレジスト端部がテーパー形状とならないように形成する。またレジストとコンタクトホールを形成する絶縁膜の選択比が高ければ、レジスト端部がテーパー形状となっても構わない。本実施例では、第２の絶縁膜２１２３に窒化された酸化珪素膜を用いるため、端部が垂直となるように、つまり意図的にテーパー形状とならないように形成されたレジストマスクを用いて、ドライエッチング法によりコンタクトホールを形成する。このとき、実際のレジスト端部はテーパー形状となることがある。エッチングガスにＣＨＦ₃、Ｈｅを用い、第１のエッチング時間として数ｓｅｃ、例えば３ｓｅｃ、第２のエッチング時間として１００〜１３０ｓｅｃ、例えば１１７ｓｅｃ、第３のエッチング時間として２００〜２７０ｓｅｃ、例えば２５６ｓｅｃとしてエッチングを行う。このとき、コンタクトホールのエッチング状況に応じて、エッチングガスの流量を決定することができる。

なお第２の絶縁膜２１２３に、有機材料やシロキサンを用いて形成した絶縁膜を用いる場合、コンタクトホールの側面を垂直とするため、レジストマスクよりも高硬度を有するマスク、例えば酸化珪素膜等の無機材料から形成するハードマスクを用いるとよい。

その後、レジストマスクをＯ₂アッシングやレジスト剥離液により除去する。

そしてコンタクトホールに配線２１２５ａ〜２１２５ｅを形成する。配線は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、チタン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして配線、つまりソース電極、ドレイン電極を形成する。

またこの配線２１２５ａ〜２１２５ｅを、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

以上のようにして、低濃度不純物領域を有するように形成するＬＤＤ構造からなり、ゲート長が１．０μｍ以下となるｎチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングルドレイン構造からなり、ゲート長が１．０μｍ以下となるｐチャネル型の薄膜トランジスタが完成する。なおゲート長が１．０μｍ以下となるＴＦＴをサブミクロンＴＦＴとも表記できる。ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングルドレイン構造とすることができる。

なお本発明において、ｐチャネル型の薄膜トランジスタをＬＤＤ構造としてもよい。さらにｎチャネル型の薄膜トランジスタ、及びｐチャネル型の薄膜トランジスタにおいて、ＬＤＤ構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるＧＯＬＤ構造を有してもよい。

そして、以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においてはＣＰＵを作製することができ、駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となった。

更に本実施例のＣＰＵの構成についてブロック図を用いて説明する。

図２１に示すＣＰＵは、基板２６００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）２６０１、演算回路用の制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）２６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）２６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）２６０４、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）２６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）２６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）２６０７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）２６０８、書き換え可能なＲＯＭ２６０９、ＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）２６２０とを主に有している。またＲＯＭ２６０９及びＲＯＭ Ｉ／Ｆ６２０は、別チップに設けても良い。

勿論、図２１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース２６０８を介してＣＰＵに入力された命令は、命令解析部２６０３に入力され、デコードされた後、演算回路用の制御部２６０２、割り込み制御部２６０４、レジスタ制御部２６０７、タイミング制御部２６０５に入力される。

演算回路用の制御部２６０２、割り込み制御部２６０４、レジスタ制御部２６０７、タイミング制御部２６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部２６０２は、演算回路２６０１の動作を制御するための信号を生成する。また、割り込み制御部２６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部２６０７は、レジスタ２６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ２６０６の読み出しや書き込みを行う。

またタイミング制御部２６０５は、演算回路２６０１、演算回路用の制御部２６０２、命令解析部２６０３、割り込み制御部２６０４、レジスタ制御部２６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２６０５は、基準クロック信号ＣＬＫ１（２６２１）を元に、内部クロック信号ＣＬＫ２（２６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。

本発明は実施例１に示されるように、微細な構造を持つ半導体素子のばらつきを抑制することができる。本実施例に示すＣＰＵ等微細な構造が必要とされる半導体装置に対しては、素子全体の信頼性が上がり半導体装置そのものの信頼性も上がる。従って本発明は有益である。

また、本実施例は、必要であれば実施の形態、実施例１〜６のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、本発明をＩＤチップの作製方法に応用した例について説明する。なお本実施例では、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。

なお、ここでＩＤチップというのは、物体の識別に利用される集積回路のことであり、ＩＤチップ自身に識別するための情報が記録されている。ＩＤチップは、電波や電磁波により管理システムや読み取り器と、情報を送信又は受信、或いはその両方をすることが可能である。ＩＤチップの持つ情報により、ＩＤチップを取り付けられた物の産地、賞味期限、流通経路等が分かるようになり、また医療薬品分野におうようした場合、医薬品や患者にＩＤチップを付けることによって、安全を管理したりすることができる。

まず図２２（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）５００上に剥離層５０１を形成する。第１の基板５００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

剥離層５０１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層５０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層５０１として用いる。なお剥離層５０１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層５０１の膜厚は、５０〜６０ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。

次に、剥離層５０１上に、下地膜５０２を形成する。下地膜５０２は第１の基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜５０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜５０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。

本実施例では、膜厚１００ｎｍのＳｉＯＮ膜、膜厚５０ｎｍのＳｉＮＯ膜、膜厚１００ｎｍのＳｉＯＮ膜を順に積層して下地膜５０２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層のＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ₃Ｎ₄等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、ＳｉＯ₂膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。

或いは、剥離層５０１に最も近い、下地膜５０２の下層をＳｉＯＮ膜またはＳｉＯ₂膜で形成し、中層をシロキサン系樹脂で形成し、上層をＳｉＯ₂膜で形成しても良い。

ここで、酸化珪素膜は、ＳｉＨ₄とＯ₂の混合ガス、又はＴＥＯＳ（テトラエトキシシラン）とＯ₂等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ₄とＮＨ₃の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）は、代表的には、ＳｉＨ₄とＮ₂Ｏの混合ガスを用い、プラズマＣＶＤ法によって形成することができる。

次に、下地膜５０２上に半導体膜５０３を形成する。半導体膜５０３は、下地膜５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜５０３は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄、Ｓｉ₂Ｈ₆が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。

そして図２２（Ａ）に示すように、半導体膜５０３を、レーザを用いて結晶化する。或いは、触媒元素を用いる結晶化法と、レーザを用いたレーザ結晶化法とを組み合わせも良い。

レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、５００℃、１時間の熱アニールを該半導体膜に対して行なうのが望ましい。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ₄レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。

なおレーザは、公知の連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、Ｙ₂Ｏ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。

また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。

上述した半導体膜へのレーザ光の照射により、結晶性がより高められた半導体膜が形成される。該半導体膜は、ビームスポットの中心付近とエッジ近傍とで、結晶性の異なる第１の領域５０４と、第２の領域５０５とに作り分けられる。第１の領域５０４は、走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒を含んでいる。一方第２の領域５０５は、位置と大きさがランダムであって、なおかつ粒径が０．２μｍ〜数μｍ程度の比較的小さい微結晶のみが形成されやすい。

次に、図２２（Ｂ）に示すように、結晶化された半導体膜の第１の領域５０４と、第２の領域５０５とをパターニングし、第１の領域５０４から島状の半導体膜５０６、５０７を、第２の領域５０５から島状の半導体膜５０８を形成する。そして、島状の半導体膜５０６〜５０８を覆うように、ゲート絶縁膜５０９を形成する。ゲート絶縁膜５０９は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。

なお、ゲート絶縁膜５０９を形成した後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜５０６〜５０８を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第２の基板上に半導体素子を貼り合わせた後、第２の基板を曲げることにより半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、１×１０¹⁹〜１×１０²²ａｔｏｍｓ／ｃｍ³好ましくは１×１０¹⁹〜５×１０²⁰ａｔｏｍｓ／ｃｍ³とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。

次に図２２（Ｃ）に示すように、ゲート電極５１０〜５１２を形成する。本実施例では、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト５１３をマスクとしてエッチングを行なうことにより、ゲート電極５１０〜５１２を形成した。勿論、ゲート電極５１０〜５１２の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉ（シリコン）とＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。

また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、パターニングしてＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストマスクよりも少ないため、所望の幅のゲート電極５１０〜５１２を形成することができる。また、レジスト５１３を用いずに、液滴吐出法を用いて選択的にゲート電極５１０〜５１２を形成しても良い。

導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。

なお、ゲート電極をエッチング形成する際のエッチングガスとしては、ＣＦ₄、Ｃｌ₂、Ｏ₂の混合ガスやＣｌ₂ガスを用いたが、エッチングガスはこれに限定されるものではない。

次に図２２（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０７をレジスト５１５で覆い、ゲート電極５１０、５１２をマスクとして、島状の半導体膜５０６、５０８に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０¹³〜６×１０¹³／ｃｍ²、加速電圧：５０〜７０ｋｅＶとしたが、ドーピング工程の条件はこれに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５０９を介してドーピングがなされ、島状の半導体膜５０６、５０８に、一対の低濃度不純物領域５１６、５１７が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜５０７をレジストで覆わずに行っても良い。

次に図２２（Ｅ）に示すように、レジスト５１５をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜５０６、５０８を覆うように、レジスト５１８を新たに形成し、ゲート電極５１１をマスクとして、島状の半導体膜５０７に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０¹⁶〜３×１０¹⁶／ｃｍ²、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜５０９を介してドーピングがなされ、島状の半導体膜５０７に、一対のｐ型の高濃度不純物領域５２０が形成される。

次に図２３（Ａ）に示すように、レジスト５１８をアッシング等により除去した後、ゲート絶縁膜５０９及びゲート電極５１０〜５１２を覆うように、絶縁膜５２１を形成する。本実施例では、膜厚１００ｎｍのＳｉＯ₂膜をプラズマＣＶＤ法によって形成した。その後、エッチバック法により、絶縁膜５２１、ゲート絶縁膜５０９を部分的にエッチングし、図２３（Ｂ）に示すように、ゲート電極５１０〜５１１の側壁に接するように、サイドウォール５２２〜５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ₃とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。

なお、絶縁膜５２１を形成した時に、基板の裏面にも絶縁膜が形成された場合には、レジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても良い。この場合、用いられるレジストは、サイドウォールをエッチバック法で形成する際に、絶縁膜５２１、ゲート絶縁膜５０９と共にエッチングして、除去するようにしても良い。

次に図２３（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０７を覆うように、レジスト５２６を新たに形成し、ゲート電極５１０、５１２及びサイドウォール５２２、５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはリン（Ｐ）又はヒ素（Ａｓ））を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０¹³〜５×１０¹⁵／ｃｍ²、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、ゲート絶縁膜５０９を介してドーピングがなされ、島状の半導体膜５０６、５０８に、一対のｎ型の高濃度不純物領域５２７、５２８が形成される。

なおサイドウォール５２２、５２４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール５２２、５２４の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又はオフセット領域の幅を制御するには、サイドウォールを形成する際の成膜条件及びエッチバック法の条件を適宜変更し、サイドウォールのサイズを調整すればよい。

次に、レジスト５２６をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。

上述した一連の工程により、ｎチャネル型ＴＦＴ５３０、ｐチャネル型ＴＦＴ５３１、ｎチャネル型ＴＦＴ５３２が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。なお、本実施例では、ＴＦＴ５３０〜５３２をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。

さらに、この後、ＴＦＴ５３０〜５３２を保護するためのパッシベーション膜を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のＴＦＴ５３０〜５３２への侵入を防ぐことができる、窒化珪素、酸素を含む窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度のＳｉＯＮ膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ５３０〜５３２上には、ＳｉＯＮ＼ＳｉＮｘ＼ＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ５３０〜５３２が下地膜５０２とパッシベーション膜とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。

次に図２４（Ａ）に示すように、ＴＦＴ５３０〜５３２を覆うように、第１の層間絶縁膜５３３を形成する。第１の層間絶縁膜５３３は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。シロキサン系樹脂は、置換基に少なくとも水素を含む有機基（例えばアルキル基、または芳香族炭化水素）、フルオロ基、又は少なくとも水素を含む有機基とフルオロ基有していても良い。第１の層間絶縁膜５３３の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷法、オフセット印刷等法）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜５３３を形成しても良い。

さらに本実施例では、第１の層間絶縁膜５３３上に、第２の層間絶縁膜５３４を形成する。第２の層間絶縁膜５３４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは酸素を含む窒化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ法等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。

なお、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４中にフィラーを混入させておいても良い。

次に第２の層間絶縁膜５３４上に第１の導電性材料膜５６０を形成する。第１の導電性材料膜５６０としてはチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）といった高融点金属、またはそれらの窒化物などを用いればよい。導電性材料膜５６０を形成することで、後のドライエッチングによるコンタクトホール形成の際に、チャージアップダメージを抑制することができる。

次に図２４（Ａ）に示すように、第１の層間絶縁膜５３３、第２の層間絶縁膜５３４、ゲート絶縁膜５０９及び導電性材料膜５６０にドライエッチングによりコンタクトホールを形成する。そしてコンタクトホールを介してＴＦＴ５３０〜５３２に接続する配線５３５〜５３９を形成する。コンタクトホール形成時のエッチングに用いられるガスは、四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）の混合ガスを用いたが、ＣＨＦ₃とＨｅの混合ガスを用いてもよい。さらにエッチングガスはこれらのガスに限定されるものでもない。本実施例では、配線５３５〜５３９を、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮを積層した５層構造の積層膜とし、スパッタ法によって形成した後、パターニング形成した。

なお、Ａｌにおいて、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。

なお、配線５３５、５３６はｎチャネル型ＴＦＴ５３０の高濃度不純物領域５２７に、配線５３６、５３７はｐチャネル型ＴＦＴ５３１の高濃度不純物領域５２０に、配線５３８、５３９はｎチャネル型ＴＦＴ５３２の高濃度不純物領域５２８に、それぞれ接続されている。さらに配線５３９は、ｎチャネル型ＴＦＴ５３２のゲート電極５１２にも接続されている。ｎチャネル型ＴＦＴ５３２は、乱数ＲＯＭのメモリ素子として用いることができる。

次に図２４（Ｂ）に示すように、配線５３５〜５３９を覆うように、第２の層間絶縁膜５３４上に第３の層間絶縁膜５４１を形成する。第３の層間絶縁膜５４１は、配線５３５が一部露出する様な位置にコンタクトホールを有するように形成する。なお第３の層間絶縁膜５４１は、第１の層間絶縁膜５３３と同様の材料を用いて形成することが可能である。

次に第３の層間絶縁膜５４１上に第２の導電性材料膜５７０を成膜する。第２の導電性材料膜５７０は第１の導電性材料膜５６０と同じ材料を用いてもよい。第２の導電性材料膜５７０を形成後、第３の層間絶縁膜５４１にドライエッチングにより配線５３５に達するコンタクトホールを形成する。

次に、第２の導電性材料膜５７０上に第３の導電性材料膜を形成し、パターニングしてアンテナ５４２を形成する。アンテナ５４２は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。このとき第２の導電性材料膜５７０もパターニングして、アンテナ５４２の一部としてもよい。また第２の導電性材料膜５７０をウェットエッチングにより除去し、第３の導電材料膜のみでアンテナ５４２を形成してもよい。

アンテナ５４２は、配線５３５と接続されている。なお図２４（Ｃ）では、アンテナ５４２が配線５３５と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ５４２と配線５３５とを電気的に接続するようにしても良い。

アンテナ５４２は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ５４２が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ５４２を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ５４２を形成しても良い。

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ５４２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。

液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ５４２を形成する場合、該アンテナ５４２の密着性が高まるような処理を、第３の層間絶縁膜５４１の表面に施すことが望ましい。

密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜５４１の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜５４１の表面に付着させる方法、第３の層間絶縁膜５４１の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。

第３の層間絶縁膜５４１に付着させる金属または金属化合物が導電性を有する場合、アンテナ５４２の正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜５４１の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。

そして図２５（Ａ）に示すように、アンテナ５４２を形成した後、アンテナ５４２を覆うように、第３の層間絶縁膜５４１上に保護層５４５を形成する。保護層５４５は、後に剥離層５０１をエッチングにより除去する際に、アンテナ５４２を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層５４５を形成することができる。

本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層５４５を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第３の層間絶縁膜５４１と保護層５４５を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層５４５の除去がスムーズに行なわれるように、第３の層間絶縁膜５４１を覆うように、無機絶縁膜（ＳｉＮ_X膜、ＳｉＮ_XＯ_Y膜、ＡｌＮ_X膜、またはＡｌＮ_XＯ_Y膜）を形成しておくことが好ましい。

次に図２５（Ｂ）に示すように、ＩＤチップどうしを分離するために溝５４６を形成する。溝５４６は、剥離層５０１が露出する程度であれば良い。溝５４６の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板５００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝５４６を形成する必要はない。

次に図２５（Ｃ）に示すように、剥離層５０１をエッチングにより除去する。本実施例では、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝５４６から導入する。本実施例では、例えばＣｌＦ₃（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ₃ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ₃等のフッ化ハロゲンを用いることで、剥離層５０１が選択的にエッチングされ、第１の基板５００をＴＦＴ５３０〜５３２から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。

次に図２６（Ａ）に示すように、剥離されたＴＦＴ５３０〜５３２及びアンテナ５４２を、接着剤５５０を用いて第２の基板５５１に貼り合わせる。接着剤５５０は、第２の基板５５１と下地膜５０２とを貼り合わせることができる材料を用いる。接着剤５５０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

第２の基板５５１として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板５５１として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などからなるプラスチック基板が挙げられる。第２の基板５５１は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。

次に図２６（Ｂ）に示すように、保護層５４５を除去した後、アンテナ５４２を覆うように接着剤５５２を第３の層間絶縁膜５４１上に塗布し、カバー材５５３を貼り合わせる。カバー材５５３は第２の基板５５１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤５５２の厚さは、例えば１０〜２００μｍとすれば良い。

また接着剤５５２は、カバー材５５３と第３の層間絶縁膜５４１及びアンテナ５４２とを貼り合わせることができる材料を用いる。接着剤５５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板５５１とカバー材５５３との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤５５０と接着剤５５２間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ平方（２５ｍｍ²）以下、より望ましくは０．３ｍｍ平方（０．０９ｍｍ²）〜４ｍｍ平方（１６ｍｍ²）程度とすることができる。

なお図２６（Ｂ）では、カバー材５５３を用いる例を示しているが、本発明はこの構成に限定されない。例えば図２６（Ａ）に示した工程までで終了としても良い。

なお本実施例では、耐熱性の高い第１の基板５００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。

またＩＤチップの可撓性を確保するために、下地膜５０２に接する接着剤５５０に有機樹脂を用いる場合、下地膜５０２として窒化珪素膜または酸素を含む窒化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板５５１が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ５３０〜５３２のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板５５１が曲がっても、それによってＴＦＴ５３０〜５３２の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板５５１が曲がっても、それによってＴＦＴ５３０〜５３２の特性に影響が出るのをより抑えることができる。

なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。

なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。

また本実施例のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ²のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ²であるが、後者のガラス基板の面積は約６７２０００ｍｍ²であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ²では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ²のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ²のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。

従って、７３０×９２０ｍｍ²のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。

なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。

また、本実施例は、必要であれば実施の形態、実施例１〜７のいかなる記載とも自由に組み合わせることが可能である。

本発明が適用される電気機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電気機器の具体例を図２７（Ａ）〜図２８（Ｄ）に示す。

図２７（Ａ）は発光表示装置でありテレビ受像器などがこれに当たる。筐体３００１、表示部３００３、スピーカー部３００４等を含む。本発明は、表示部３００３及び制御用回路部等に適用することができる。画素部にはコントランスを高めるため、偏光板、または円偏光板を備えるとよい。例えば、封止基板へ１／４λ板、１／２λ板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２７（Ｂ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体３１０１、支持台３１０２、表示部３１０３などによって構成されている。本発明は表示部３１０３及び制御用回路部等に適用が可能である。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２７（Ｃ）は携帯電話であり、本体３２０１、筐体３２０２、表示部３２０３、音声入力部３２０４、音声出力部３２０５、操作キー３２０６、アンテナ３２０８等を含む。本発明は表示部３２０３及び制御用回路部等に適用することができる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２７（Ｄ）はコンピュータであり、本体３３０１、筐体３３０２、表示部３３０３、キーボード３３０４、外部接続ポート３３０５、ポインティングマウス３３０６等を含む。本発明は、表示部３３０３及び制御用回路部等に適用することができる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２８（Ａ）は携帯可能なコンピュータであり、本体４００１、表示部４００２、スイッチ４００３、操作キー４００４、赤外線ポート４００５等を含む。本発明は、表示部４００２及び制御用回路部等に適用することができる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２８（Ｂ）は携帯型のゲーム機であり、筐体４１０１、表示部４１０２、スピーカー部４１０３、操作キー４１０４、記録媒体挿入部４１０５等を含む。本発明は表示部４１０２及び制御用回路部等に適用することができる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２８（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体４２０１、筐体４２０２、表示部Ａ４２０３、表示部Ｂ４２０４、記録媒体（ＤＶＤ等）読込部４２０５、操作キー４２０６、スピーカー部４２０７等を含む。表示部Ａ４２０３は主として画像情報を表示し、表示部Ｂ４２０４は主として文字情報を表示する。本発明は表示部Ａ４２０３、表示部Ｂ４２０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

図２８（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体４３０２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部４３０３やスピーカ部４３０７を駆動させる。バッテリーは充電器４３００で繰り返し充電が可能となっている。また、充電器４３００は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体４３０２は操作キー４３０６によって制御する。また、図２８（Ｄ）に示す装置は、操作キー４３０６を操作することによって、筐体４３０２から充電器４３００に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー４３０６を操作することによって、筐体４３０２から充電器４３００に信号を送り、さらに充電器４３００が送信できる信号を他の電気機器に受信させることによって、他の電気機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部４３０３及び制御用回路部等に適用することができる。本発明を使用することにより、信頼性が向上し、表示の品質も向上する。また実施例８で作製したＩＤチップを搭載すると、作製場所や流通経路等を明確にすることができる。

これらの電気機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。

なお、本実施例に示した例はごく一例であり、本発明が適用される電気機器はこれらの用途に限定されるものではないことを付記する。

また本実施例は、実施の形態及び実施例１〜実施例８のいかなる記載とも自由に組み合せて実施することが可能である。

本発明により、絶縁膜にコンタクトホール形成の際のエッチングによるダメージを防止することができる。また絶縁膜と電極材料である導電膜との密着性を向上させることができる。それにより半導体装置の信頼性や品質を向上させることができる。

本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明のＴＦＴのトランジスタ特性を示す図。 従来技術のＴＦＴのトランジスタ特性を示す図。 本発明のＴＦＴのトランジスタ特性を示す図。 従来技術のＴＦＴのトランジスタ特性を示す図。 本発明のＴＦＴのトランジスタ特性を示す図。 本発明の液晶表示装置の作製工程を示す断面図。 本発明の液晶表示装置の上面図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す断面図及び斜視図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す上面図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の断面図。 本発明のＥＬ表示装置の断面図。 本発明のＣＰＵ作製工程を示す断面図。 本発明のＣＰＵ作製工程を示す断面図。 本発明のＣＰＵ作製工程を示す断面図。 本発明のＣＰＵ作製工程を示す断面図。 本発明のＣＰＵの上面図。 本発明のＩＤチップの作製工程を示す断面図。 本発明のＩＤチップの作製工程を示す断面図。 本発明のＩＤチップの作製工程を示す断面図。 本発明のＩＤチップの作製工程を示す断面図。 本発明のＩＤチップの作製工程を示す断面図。 本発明が適用される電気機器の例を示す図。 本発明が適用される電気機器の例を示す図。 従来ののＴＦＴのトランジスタ特性を示す図。 本発明のＥＬ表示装置の作製工程を示す断面図。 本発明の上方出射型ＥＬ表示装置の作製工程を示す断面図。 本発明の上方出射型ＥＬ表示装置の作製工程を示す断面図。 本発明の上方出射型ＥＬ表示装置の作製工程を示す断面図。 本発明の反射型液晶表示装置の作製工程を示す断面図。

符号の説明

１０１ 基板
１０２ 下地膜
１０３ 半導体層
１０４ ゲート絶縁膜
１０５ ゲート電極
１０５ａ 窒化タンタル
１０５ｂ タングステン
１０６ 第１層間絶縁膜
１０７ 電極又は配線
１０８ 電極又は配線
１０９ 第２層間絶縁膜
１１０ 導電性材料膜
１１１ レジスト
１１２ 配線
１２０ チャネル形成領域
１２１ 低濃度不純物領域
１２２ 高濃度不純物領域
１３０ 導電性材料膜

Claims (4)

1. 薄膜トランジスタ上に層間絶縁膜を形成し、
   前記層間絶縁膜上に導電膜を形成し、
   前記層間絶縁膜及び前記導電膜にドライエッチングによりコンタクトホールを形成し、
   前記導電膜上に導電粒子を含む液滴を吐出することによって、前記コンタクトホールを介して前記薄膜トランジスタに電気的に接続されるアンテナを形成し、
   前記導電膜を酸化させることによって部分的に絶縁化することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記導電粒子は、ＣｕをＡｇでコートした粒子であることを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記層間絶縁膜は、ポリイミド、又はシロキサン系樹脂を用いて形成されることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記導電膜は、Ｔｉ、又はＴｉの窒化物を用いて形成されることを特徴とする半導体装置の作製方法。

Images