TW201521132A - 半導體裝置量測方法 - Google Patents
半導體裝置量測方法 Download PDFInfo
- Publication number
- TW201521132A TW201521132A TW103140250A TW103140250A TW201521132A TW 201521132 A TW201521132 A TW 201521132A TW 103140250 A TW103140250 A TW 103140250A TW 103140250 A TW103140250 A TW 103140250A TW 201521132 A TW201521132 A TW 201521132A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- wafer
- layer
- substrate
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- H10P72/74—
-
- H10P74/207—
-
- H10P74/277—
-
- H10W44/20—
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- H10P54/00—
-
- H10P72/743—
-
- H10W44/248—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提出一種可輕易地進行物理測試而不會使特性退化之半導體裝置。根據具有包含端點部分的測試元件之元件層係以具有撓性的第一與第二膜密封之半導體裝置量測方法,移除形成於端點部分上的第一膜,而形成到達端點部分的接觸孔;以包含導電材料的樹脂填充接觸孔;在將具有撓性的接線基板配置於已達成填充的樹脂上之後進行加熱,使得端點部分及具有撓性的接線基板係經由包含導電材料的樹脂而電性連接;以及進行量測。
Description
本說明書中所揭露的本發明係有關於置於具有撓性的基板上之半導體裝置、其製造方法、及其量測方法。特別而言,本發明係有關於進行無線晶片的測試之TEG,如特性評估或缺陷分析。
近來,傳送及接收資料的無線晶片已蓬勃發展,並且此種無線晶片也稱為IC標籤、ID標籤、射頻(RF)標籤、射頻識別(RFID)標籤、無線標籤、電子標籤、無線處理器、無線記憶體、或類似物。
就無線晶片的傳輸系統而言,有電磁耦合系統、電磁感應系統、以及無線電波系統三種型式。電磁耦合系統使用藉由使磁場交替變化的電圈之相互感應,以及使用13.56MHz的頻率。若使用電磁耦合系統,通訊範圍可達到最遠約數十公分。電磁感應系統使用粗略分類的兩種型式頻率。一種為135kHz或更低的頻率,而另一種為13.56MHz。雖然通訊範圍係取決於無線晶片及讀取器/寫
入器的形狀及大小,但是使用無線晶片,通訊範圍最遠可達到1米。無線電波系統使用UHF及2.45GHz的頻帶,並且具有通訊範圍最長的特性。
一般而言,無線晶片(也稱為IC晶片)包括積體電路部分,其包含電晶體或類似物,以及天線。無線晶片可經由無線電波而與外部裝置(讀取器/寫入器)交換資訊。近來,藉由提供無線晶片給不同物品,可嘗試物品的監測、管理、或類似物。例如,已提出一種商品管理系統,其中藉由將無線晶片附著於物品,可輕易地自動進行商品管理,以及存貨量、存貨狀態、與類似物的存貨控制(參考案1:日本專利早期公開號2004-359363)。此外,已提出無線晶片於安全裝置或安全系統的應用,以改善防止犯罪的效果(參考案2:日本專利早期公開號2003-303379)。另外,已提出防止由於無線晶片安裝於紙幣、證券、或類似物之利用所產生的濫用之方法(參考案3:日本專利早期公開號2001-260580)。因此,已提出無線晶片於不同領域的應用。
此外,無線晶片係藉由附著於物品的表面、嵌入於物品中、或類似方式而使用,以使之固定。例如,無線晶片係嵌入於由有機樹脂所組成之封裝的有機樹脂中,或附著於其表面後而使用。
在無線晶片的製程中,無線晶片不會與其他無線晶片
分開形成,而是數十個到數百個無線晶片會同時於一晶圓上製造出來,然後,分成每個晶片。在此製程中,當複數個無線晶片同時製造出來時,在某些情況中,會製造稱為TEG(測試元件組)的測試元件。TEG係用來量測完成的無線晶片之良率,並且當無線晶片的效能發生問題時,用來量測包含於無線晶片中之積體電路的元件特性。TEG有一些型式,其為評估整體的積體電路之TEG,僅評估單一電晶體或電阻,或類似物之TEG。
TEG的電氣特性之量測方法係粗略地分為兩種型式,接觸式與非接觸式。因為與非接觸式且裝置簡單的情況相較,接觸式測試方法可更精確地達成,所以較佳會使用接觸式測試方法。
就接觸式測試方法而言,已知使用裝置(探針台)之方法,其中當以掃瞄式電子顯微鏡或類似物觀察時,稱為探針的針會接觸形成於TEG的表面上之電極墊,以量測與半導體元件的特定部分之電性接觸。然而,此方法係用於量測製造於單晶體矽基板(晶圓)上的TEG之情況。在量測製造於撓性基板上的TEG之情況中,使用此方法很困難。換言之,因為撓性基板很軟,所以當探針接觸時,會產生刺穿製造於撓性基板上的TEG之問題。此外,當彎曲或拉伸晶片時,製造於撓性基板上的無線晶片需具有能使用的特性。因此,無線晶片的彎曲特性及拉伸特性需以TEG進行量測;然而,此種特性很難以使用探針的方法進行量測。此外,會有電極墊本身因重複測試
(如特性評估及缺陷分析)而變形之問題,因此,重複量測會變的很困難。再者,因為無線晶片極小,所以需要處理或量測的複雜技術。因此,以接觸式測試方法量測製造於撓性基板上的無線晶片之特性實際上很困難。
本發明的目的係提出一種有關置於具有撓性的基板上之半導體裝置、其製造方法、及其量測方法之技術,並且可輕易地進行實際測試(電性測試),而不會損壞元件的特性。
此說明書中所揭露的半導體裝置之本發明的一特性包括以具有撓性的第一膜及第二膜密封之測試元件;以及端點部分,包含於測試元件中,其中端點部分係經由位於端點部分上的接觸孔中之非等向性導體,而與具有撓性的接線基板電性連接。
此說明書中所揭露的半導體裝置之本發明的一特性包括以具有撓性的第一膜及第二膜密封之測試元件;其中測試元件包括污染物保護膜、位於污染物保護膜上的元件層、以及形成於元件層上之確保元件層的強度之層,端點部分係置於元件層中,以及端點部分係經由位於端點部分上的接觸孔中之非等向性導體,而與具有撓性的接線基板電性連接。
在本發明的上述特性中,污染物保護膜係藉由使用氧化矽、氮化矽、氮氧化矽、或氧化氮矽而形成。
此外,在本發明的上述特性中,有機材料或無機材料係用於確保元件層的強度之層。
此外,在本發明的上述特性中,非等向性導體係非等向性導電膏或非等向性導電膜。
此說明書中所揭露之半導體裝置的製造方法之本發明的一特性包括形成剝層於基板上;形成具有包含端點部分的測試元件之元件層於剝層上;在選擇性地移除剝層及元件層而形成開口部分之後,使元件層與基板分離;以具有撓性的第一膜及第二膜密封元件層;移除形成於端點上的第一膜,而形成到達端點部分的接觸孔;以包含導電材料的樹脂填充接觸孔;以及在將具有撓性的接線基板配置於已達成填充的樹脂上之後進行加熱,使得端點部分及具有撓性的接線基板係經由包含導電材料的樹脂而電性連接之步驟。
此說明書中所揭露之半導體裝置的製造方法之本發明的一特性包括形成剝層於基板上;形成具有包含端點部分的測試元件之元件層於剝層上;在選擇性地移除剝層及元件層而形成開口部分之後,使元件層與基板分離;以具有撓性的第一膜及第二膜密封元件層;移除形成於端點部分上的第一膜,而曝露端點部分;以及藉由使用非等向性導電膜,使曝露端點部分與具有撓性的接線基板電性連接之步驟。
在本發明的上述特性中,形成於端點部分上的第一膜係藉由雷射照射而移除。
此說明書中所揭露的半導體裝置製造方法之本發明的一特性包括形成基膜於基板上;形成剝層於基膜上;形成
污染物保護膜於剝層上;形成具有包含薄膜電晶體及端點部分的測試元件之元件層於污染物保護膜上;形成確保元件層的強度之層於元件層上;在選擇性地移除剝層、污染物保護膜、元件層、以及確保元件層的強度之層而形成開口部分之後,使污染物保護膜、元件層、以及確保元件層的強度之層與基板分離;以具有撓性的第一膜及第二膜密封污染物保護膜、元件層、以及確保元件層的強度之層;移除第一膜及位於端點部分上之確保元件層的強度之層,而形成到達端點部分的接觸孔;以包含導電材料的樹脂填充接觸孔;以及在將具有撓性的接線基板配置於已達成填充的樹脂上之後進行加熱,使得端點部分及具有撓性的接線基板係經由包含導電材料的樹脂而電性連接之步驟。
此說明書中所揭露的半導體裝置製造方法之本發明的一特性包括形成基膜於基板上;形成剝層於基膜上;形成污染物保護膜於剝層上;形成具有包含薄膜電晶體及端點部分的測試元件之元件層於污染物保護膜上;形成確保元件層的強度之層於元件層上;在選擇性地移除剝層、污染物保護膜、元件層、以及確保元件層的強度之層而形成開口部分之後,使污染物保護膜、元件層、以及確保元件層的強度之層與基板分離;以具有撓性的第一膜及第二膜密封污染物保護膜、元件層、以及確保元件層的強度之層;移除第一膜及位於端點部分上之確保元件層的強度之層,而曝露端點部分;以及藉由使用非等向性導電膜,使曝露端點部分與具有撓性的接線基板電性連接之步驟。
此外,在本發明的上述特性中,第一膜及形成於端點部分上之確保元件層的強度之層係藉由雷射照射而移除。
此外,在本發明的上述特性中,氧化矽、氮化矽、氮氧化矽、或氧化氮矽係用於基膜。
此外,在本發明的上述特性中,有機材料或無機材料係用於確保元件層的強度之層。
此外,在本發明的上述特性中,包含鎢、鉬、鈮、鈦、或矽的金屬膜係用來當作剝層。
此說明書中所揭露的半導體裝置量測方法之本發明的一特性為一種半導體裝置量測方法,其中具有包含端點部分的測試元件之元件層係以具有撓性的第一膜及第二膜密封,並且包括移除形成於端點部分上的第一膜,而形成到達端點部分的接觸孔;以包含導電材料的樹脂填充接觸孔;在將具有撓性的接線基板配置於已達成填充的樹脂上之後進行加熱,使得端點部分及具有撓性的接線基板係經由包含導電材料的樹脂而電性連接;以及進行量測之步驟。
此說明書中所揭露的半導體裝置量測方法之本發明的一特性為一種半導體裝置量測方法,其中具有包含端點部分的測試元件之元件層係以具有撓性的第一膜及第二膜密封,並且包括移除形成於端點部分上的第一膜,而曝露端點部分;使用非等向性導電膜,使曝露端點部分與具有撓性的接線基板電性連接;以及進行量測之步驟。
此外,在本發明的上述特性中,以電性連接之端點部
分與具有撓性的接線基板進行量測後,僅測試元件的端點部分會移除,並且元件層係以第三膜及第四膜密封。
此外,在本發明的上述特性中,以電性連接之端點部分與具有撓性的接線基板進行量測後,具有撓性的接線基板會分離,並且元件層係以第三膜及第四膜密封。
此外,在本發明的上述特性中,具有撓性的接線基板之一例為撓性印刷電路(FPC)。FPC係有關於一種基板,其中導線係使用印刷接線技術,形成於聚脂、聚亞醯胺、或類似物之具有撓性的絕緣膜上。
此外,在此說明書中,具有本發明的新特性之有關TEG的晶片、使用有關TEG的晶片所製造出之無線晶片、或類似物係稱為半導體裝置。此外,有關TEG的晶片具有TEG,亦即測試元件。半導體裝置意謂利用半導體特性的所有裝置。
在本發明的半導體裝置中,以具有撓性的第一膜及第二膜密封之TEG包括端點部分,並且端點部分係連接至具有撓性的接線基板。因此,甚至在具有撓性的TEG中,也可使用接觸式測試方法。另外,因為未使用電極墊,所以電極墊不會產生變形,而且不會由於重複量測而使TEG產生損壞。此外,因為端點部分不經常曝露於周圍空氣,所以甚至當儲存很長的時間時,也很少會產生退化。此外,因為可使用附加之具有撓性的接線基板進行量測,所以當彎曲或拉伸半導體裝置時。可依需求量測半導體裝置之隨時間變化的電氣特性。
在製造出包含端點部分的TEG之後,會量測電氣特性或類似特性。在已通過此特性測試的TEG中,在切除端點部分後,會再次密封元件層。另一種是,在將具有撓性的接線基板分離之後,會再次以膜密封元件層。因此,TEG可用來當作無線晶片。
91‧‧‧電晶體
92‧‧‧電晶體
93‧‧‧電容電晶體
94‧‧‧電晶體
95‧‧‧電晶體
96‧‧‧電阻元件
97‧‧‧電容電晶體
98‧‧‧電容電晶體
99‧‧‧電阻元件
101a‧‧‧第一膜
101b‧‧‧第二膜
102‧‧‧元件
110‧‧‧附屬裝置(真空夾盤)
111‧‧‧臂桿
112‧‧‧臂桿
203‧‧‧第一膜
204‧‧‧第二膜
206‧‧‧雷射光
207‧‧‧無線晶片
208‧‧‧加熱線
234‧‧‧天線
235‧‧‧天線基板
236‧‧‧非等向性導電黏著劑
237‧‧‧導體
238‧‧‧接線
239‧‧‧區域
250‧‧‧元件
251‧‧‧晶片
294‧‧‧顯示部分
295‧‧‧讀取器/寫入器
296‧‧‧無線晶片
297‧‧‧物品
361‧‧‧絕緣膜
362‧‧‧N通道型薄膜電晶體
363‧‧‧P通道型薄膜電晶體
364‧‧‧N通道型薄膜電晶體
365‧‧‧P通道型薄膜電晶體
366‧‧‧絕緣膜
367‧‧‧絕緣膜
368‧‧‧絕緣膜
371‧‧‧源極或汲極接線
372‧‧‧源極或汲極接線
373‧‧‧源極或汲極接線
374‧‧‧源極或汲極接線
375‧‧‧源極或汲極接線
376‧‧‧源極或汲極接線
377‧‧‧導電層
378‧‧‧導電層
379‧‧‧導電層
380‧‧‧導電層
391‧‧‧TEG
392‧‧‧無線晶片部分
400‧‧‧基板
401‧‧‧剝層
402‧‧‧元件層
402a‧‧‧元件層
402b‧‧‧元件層
403‧‧‧強度確保層
404‧‧‧開口部分
511‧‧‧氮化矽膜
512‧‧‧氧化矽膜
513‧‧‧下電極
514‧‧‧絕緣膜
515‧‧‧絕緣膜
516‧‧‧閘極絕緣膜
517‧‧‧絕緣膜
518‧‧‧源極或汲極接線
519‧‧‧絕緣膜
520‧‧‧絕緣膜
521‧‧‧半導體層
522‧‧‧閘極電極
523‧‧‧薄膜電晶體
524‧‧‧導電層
525‧‧‧薄膜電晶體
591‧‧‧TEG
592‧‧‧無線晶片部分
593‧‧‧導電層
594‧‧‧導電層
601‧‧‧電容電晶體
602‧‧‧區域
701‧‧‧天線
702‧‧‧整流電路
703‧‧‧儲存電容
704‧‧‧解調電路
705‧‧‧時脈產生補償電路
706‧‧‧每一碼
707‧‧‧記憶體控制器
708‧‧‧調變電路與調變電阻
709‧‧‧編碼電路
711‧‧‧遮罩式唯讀記憶體
712‧‧‧用於邏輯部分的偵測電容
713‧‧‧用於電源供應部分的偵測電容
714‧‧‧元件組
715‧‧‧有關TEG的晶片
721‧‧‧天線部分
722‧‧‧電源供應部分
723‧‧‧邏輯部分
731‧‧‧第一端點部分
732‧‧‧第二端點部分
733‧‧‧單獨元件組
900‧‧‧基板
901‧‧‧元件層
902‧‧‧第三膜
903‧‧‧第四膜
904‧‧‧磨光裝置
906‧‧‧研磨裝置
907‧‧‧切割裝置
909‧‧‧拾取裝置
910‧‧‧真空夾盤
940‧‧‧元件
950‧‧‧元件
1601‧‧‧源極或汲極
1602‧‧‧源極或汲極
1603‧‧‧閘極
1604‧‧‧接線
1605‧‧‧接線
1606‧‧‧接線
1610‧‧‧接線基板
1611‧‧‧接線基板
1630‧‧‧薄膜電晶體
在附圖中:圖1A至1E解釋實施例1;圖2A至2B解釋實施例1;圖3A至3D解釋實施例1;圖4A至4C解釋實施例1;圖5解釋實施例1;圖6A至6C解釋實施例1;圖7A至7C解釋實施例模式1;圖8解釋實施例模式1;圖9解釋實施例模式1;圖10A至10C解釋實施例模式1;圖11A至11D解釋實施例2;圖12解釋實施例2;圖13A至13D解釋實施例2;圖14解釋實施例4;圖15解釋實施例5;圖16解釋實施例7;
圖17解釋實施例7;圖18解釋實施例7;圖19A至19B解釋實施例7;圖20A至20D解釋實施例7;圖21A至21E解釋實施例8;以及圖22A至22B解釋實施例8。
本發明的實施例模式及實施例將參考圖式做詳細說明。然而,熟習此項技術者輕易了解的是不會因為以下的說明而受限,而是在不脫離本發明的精神及範圍之下,可進行形式及細節的各種改變。因此,本發明應該不受限於底下的實施例模式及實施例之說明。在本發明的結構中,相同元件或相同功能的元件會共同給予相同的參考標號。
在實施例模式1中,將解釋製程的一例,其中當複數個無線晶片製造於撓性基板上時,同時會製造出有關TEG的晶片。
首先,剝層401係形成於基板400上,如圖1A中所顯示。因為在此所使用的基板於稍後的步驟中會移除,所以不受限於撓性基板,並且可使用玻璃基板、石英基板、陶瓷基板、或類似基板。另外,可使用包含不鏽鋼的金屬
基板,或形成絕緣膜於其上的半導體基板。
接著,在剝層401上,當元件250的一部分之元件層402b形成為圖1E中所顯示之有關TEG的晶片時,元件102的一部分之元件層402a會形成為圖1E中所顯示的無線晶片(見圖1B)。作為無線晶片的元件102主要包括薄膜電路,具有電晶體或類似物,以及天線。作為有關TEG的晶片之元件250包括薄膜電路及端點部分。在此說明書中,薄膜電路意謂形成具有厚度1μm或更低的半導體膜之薄膜電晶體、如二極體的主動元件、或如電阻的被動元件之電路。在作為無線晶片的元件102及作為有關TEG的晶片之元件250中,不僅包括單一元件,而且包括如電晶體的複數個元件之電路(例如,記憶電路(之後也稱為「記憶體」)、控制電路、感測器、或類似物)的電路部分整體上稱為薄膜電路部分。
接著,確保元件層402a及402b的強度之層(之後稱為強度確保層)403係形成於元件層402a及402b上。將元件層402a及402b與基板400分離時,由於壓縮應力或拉伸強度而有使元件層402a及402b彎曲的風險,並且可能會損壞元件層402a及402b中所包含的薄膜電晶體或類似物。特別而言,形成的元件層402愈薄,元件層402的彎曲之虞愈增加。如此實施例模式中所述,剝除後之元件層402的彎曲可藉由自基板400剝除元件層402a及402b前,預先形成強度確保層403於元件層402a及402b上而防止。
要注意的是,因為強度確保層403僅形成於圖1A至1E中的元件層402a及402b上,所以當形成強度確保層403時,會形成使元件層402a與402b分離之開口部分404。
就作為有關TEG的晶片之元件250的薄膜電路部分之結構而言,可使用作為無線晶片的元件102中所包含之薄膜電路部分的相同結構,或可使用作為無線晶片的元件102之薄膜電路部分中所包含的一部份電路之相同結構。此外,也會提供作為無線晶片的元件102之薄膜電路部分的相同電路,較佳而言,會提供複數個單一電晶體,以量測形成於撓性基板上之單一電晶體的特性。
然後,剝層401係藉由將蝕刻劑引入開口部分404而移除。剝層401可完全移除,或移除成部分保留(見圖1C、1D、以及1E)。除了藉由引入蝕刻劑而移除剝層401的方法之外,可使用藉由雷射光(例如,紫外光)的照射而移除置於開口部分404下的剝層401之方法。
接著,如圖6A中所顯示,第一膜203係形成於作為無線晶片的元件102及作為有關TEG的晶片之元件250上。接著,如圖6B中所顯示,基板400的下表面及第一膜203的上表面係插入臂桿111與112之間。然後,保持此狀態,將基板400轉180度,使基板400的上表面與下表面顛倒。藉由移除基板400,會產生作為無線晶片的元件102及作為有關TEG的晶片之元件250正常地配置於第一膜203上之狀態(見圖6C)。
然後,如圖7A中所顯示,第二膜204係配置於第一膜203上,在第一膜203上係形成作為無線晶片的元件102及作為有關TEG的晶片之元件250。
要注意的是,第一膜及第二膜可藉由使用熱塑性樹脂而形成,較佳係藉由使用具有低軟化點的材料。例如,可給予如聚乙烯、聚丙烯、或聚甲基戊烯之基於聚烯烴的樹脂;如氯乙烯、醋酸乙烯酯、氯乙烯-醋酸乙烯酯共聚物、乙烯-醋酸乙烯酯共聚物、偏二氯乙烯、聚乙烯縮丁醛、或聚乙烯醇之基於乙烯基的共聚物;基於丙烯酸之樹脂;基於聚酯之樹脂;基於氨基鉀酸酯之樹脂;如纖維素、醋酸纖維素、醋酸丁酸纖維素、醋酸丙酸纖維素、或乙基纖維素之基於纖維素之樹脂;如聚苯乙烯或丙烯-苯乙烯共聚物之基於苯乙烯之樹脂;或類似物。具有單層或複數層之如上述的熱塑性樹脂之膜可用來當作第一膜及第二膜。含有複數層的膜例如是具有一種結構,其中,在包括第一熱塑性樹脂的基部上,會形成包括具有比第一熱塑性樹脂的軟化點更低之軟化點的第二熱塑性樹脂之附加層。也可使用具有兩層或更多層的結構。此外,可使用生物可分解的熱塑性樹脂。使用這些材料所形成的第一膜及第二膜具有撓性。
再者,為了抑制由於外部靜電對半導體元件的有害效應,提供防靜電處理的膜(之後稱為「防靜電膜」)也可用來當作第一膜及第二膜。就防靜電膜(防靜電材料係散佈於樹脂中的膜)而言,可給予附加防靜電材料的膜,或
類似物。具有防靜電材料的膜可為僅一側具有防靜電材料的膜,或可為兩側均具有防靜電材料的膜。僅一側具有防靜電材料的膜具有使含防靜電材料的此側附加於此膜的內部或此膜的外部之結構。要注意的是,防靜電材料較佳係形成於此膜的整個表面上;然而,其可形成為此膜的一部分。
就防靜電材料而言,可使用金屬、銦錫氧化物(之後稱為「ITO」)、如兩性表面活性劑、陽離子表面活性劑、或非離子表面活性劑。此外,樹脂材料或類似物,包含側鏈具有羧基及四級銨鹼的相互連結共聚物也可用來當作防靜電材料。藉由將這些材料黏著、揉捏、或塗敷於此膜,可形成防靜電膜。
接著,如圖7B中所顯示,第一膜203及第二膜204係以雷射光206自第二膜204上照射作為無線晶片的元件102及作為有關TEG的晶片之元件250的周圍而融化。然後,同時進行密封及切割。在此情況中,因為同時進行密封及切割,所以可簡化製程且可改善產量。密封及切割後的狀態係顯示於圖7C中。密封及切割係藉由以上解釋的方法進行,以完成無線晶片207。
無線晶片207之截面的一例係顯示於圖8中。在無線晶片207中,包括薄膜電路部分及天線的元件層102係以具有撓性的第一膜101a及第二膜101b密封。因此,無線晶片207甚至可附著於具有曲線表面的物品。
要注意的是,參考圖7A、7B、以及7C所述為密封及
切割係以雷射光融化作為無線晶片的元件102及作為有關TEG的晶片之元件250的周圍而達成之方法。然而,密封及切割可藉由除了使用雷射光外的加熱方法,使作為無線晶片的元件102及作為有關TEG的晶片之元件250的周圍處之第一膜及第二膜融化而達成。
例如,如圖9中所顯示,加熱線208可施加至第二膜204,藉此作為無線晶片的元件102及作為有關TEG的晶片之元件250的周圍處之第一膜及第二膜會融化,而達成密封及切割。
接著,將說明密封及切割後之有關TEG的晶片251。取得有關TEG的晶片251之截面的透視圖之一例係顯示於圖10A中。此圖式中的最近元件為薄膜電晶體1630,參考標號1601及1602代表薄膜電晶體1630的源極或汲極,而1603代表閘極。參考標號1604、1605、以及1606分別代表連接至薄膜電晶體1630的源極、汲極、以及閘極的接線。每條接線會拉伸(延伸)至端點部分1621或端點部分1622。要注意的是,在此實施例模式中,薄膜電晶體1630的閘極1603具有兩層結構;然而,本發明不受限於此結構,而是可使用單層結構。
在圖10A中,僅顯示單一薄膜電晶體1630。然而,存在有關TEG的複數個晶片251。至於即將量測電氣特性的元件而言,連接至元件的接線會拉伸(延伸)至端點部分1621或1622。換言之,不僅連接至薄膜電晶體1630的源極、汲極、以及閘極的接線,而且連接至即將量測電
氣特性的元件之接線會拉伸(延伸)至端點部分1621或1622。此外,在此實施例模式中,會說明提供兩個端點部分的結構。然而,本發明不受限於此,而是可提供一個端點部分,或三個或更多個端點部分。另外,端點部分(如接線數、接線寬度、或接線間的寬度)的尺寸並無限制。
此外,在此實施例模式中,所述者為有關TEG的一晶片係形成為密封及切割後的晶片之情況。然而,也可形成有關TEG的複數個晶片。有關TEG的晶片之元件結構並無限制。
首先,以雷射光照射(例如,紫外光或二氧化碳雷射光)包括有關TEG的晶片251之端點部分1621及1622的區域。因此,會形成置於有關TEG的晶片內部之到達端點部分1621及1622的開口部分(接觸孔)(圖10B)。
然後,端點部分1621及1622係藉由使用導電材料,經由開口部分(接觸孔)而分別電性連接至具有撓性的接線基板1610及1611。因此,完成有關TEG的晶片251(圖10C)。特別而言,可使用此種方法,使得在預先將非等向性導電膏滴入開口部分(接觸孔)之後,具有撓性的接線基板1610及1611會分別附著於端點部分1621及1622,或在預先將非等向性導電膜或非等向性導電膏暫時附著於具有撓性的接線基板1610及1611之後,具有撓性的接線基板1610及1611會以加壓接合而連接至端點部分1621及1622。參考標號1607及1608代表使用導電材料
所形成的導體。在此說明書中,非等向性導電膜意謂混合導電粒子的熱固性或熱塑性樹脂膜,並且其也稱為ACF(非等向性導電膜)。可使用堆疊兩片非等向性導電膜的兩層ACF,或堆疊三片非等向性導電膜的三層ACF。因為接線(連接至端點部分1621及1622的接線)係由強度確保層所保護,所以可防止由於加壓變形所產生的裂痕。
如以上所述,因為有關TEG的晶片251之端點部分係電性連接至具有撓性的基板,所以也可輕易地量測出具有撓性之有關TEG的晶片251之電氣特性。此外,無線晶片不會因為量測而損壞。此外,因為端點部分不經常曝露於周圍空氣,所以甚至當儲存很長的時間時,也很少有退化的情況。此外,因為以附加的FPC進行量測,所以當彎曲或拉伸有關TEG的晶片251時。可依需求量測隨時間變化的電氣特性。
要注意的是,在此實施例模式中,所述者為具有端點部分之有關TEG的晶片251;然而,複數個無線晶片中的每一無線晶片皆具有端點部分。當無線晶片具有端點部分時,無線晶片出貨前可輕易地進行現場觀察。每個無線晶片可具有一個或多個無線晶片。
在實施例模式2中,當複數個無線晶片製造於撓性基板上時,同時會製造出有關TEG的晶片,並且將說明如何產生有關TEG的晶片之特性評估或缺陷分析之結果。
在得到有關TEG的晶片之特性評估或缺陷分析的預期特性結果之情況中,當有關TEG的晶片製造出來時,同時製造出的無線晶片就其本身而言,可運送當作產品。同樣地在此情況中,在切除有關TEG的晶片之端點部分後,會再次密封元件層。另一種是,在將具有撓性的接線基板分離之後,會再次以膜密封元件層。因此,製造為有關TEG的晶片之晶片可用來當作無線晶片,並且可改善良率。
在不能由有關TEG的晶片之特性評估或缺陷分析而得到預期回應結果之情況中,會分析問題產生於何層。例如,在如電晶體的單一元件有電氣特性的問題之情況中,會重新檢查單一元件的製程本身,並且改善處可反映於無線晶片的下個製程中。此外,在預定特性不能由具有撓性之有關TEG的晶片之如彎曲測試或拉伸測試的實際測試而得到之情況中,會重新檢查單一元件的製程本身,並且改善處可反映於無線晶片的下個製程中。另外,當單一元件的電氣特性沒有問題,而是如整流電路或解調電路的電路之特性有問題時,會重新檢查形成每個電路之元件之間的連接關係,並且改善處可反映於無線晶片的下個製程中。
在實施例1中,如實施例模式1中所解釋之形成複數個無線晶片及有關TEG的晶片之製程將更詳細地做說
明。
首先,會準備基板400,並且剝層401係形成於基板400上,如圖1A中所顯示。特別而言,如硅酸硼鋇玻璃或硅酸硼鋇玻璃之玻璃基板、石英基板、陶瓷基板、或類似基板可用來當作基板400。另外,也可使用如不鏽鋼的金屬基板,或具有絕緣膜於其表面的半導體基板。此外,雖然由如塑膠的合成樹脂所組成之撓性基板一般會具有比上述基板材料的熱阻更低之熱阻,但是只要可抗製程中的製程溫度,也可以使用之。基板400的表面可藉由使用CMP法或類似方法研磨而平坦化。
剝層401係使用含鎢(W)、鉬(Mo)、鈮(Nb)、鈦(Ti)、矽、或類似元素的金屬膜而形成。在此實施例中,含W的金屬膜係用來當作剝層401。含W的金屬膜可藉由CVD、濺鍍、電子束、或類似方法而形成。在此,含W的金屬膜係藉由濺鍍而形成。在之後步驟中實際上剝除基板的情況中,金屬氧化物(例如,WOx)會形成於金屬膜上(例如,W)。另一種是,可使用如金屬膜與金屬氧化物膜、Mo/MoOx、Nb/NbOx、Ti/TiOx、或類似物之組合。更另一種是,僅如WOx、MoOx、NbOx、或TiOx的金屬氧化物可形成為剝層401。
此外,較佳會在金屬氧化物膜上,提供單層結構或堆疊結構之含氧或氮的絕緣膜(如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)(x>y)、或氧化氮矽(SiNxOy)(x>y)(x及y為正整數))當作污染物防
止膜,以防止從基板400或使用金屬膜所形成的剝層401進入的雜質或灰塵。在此實施例中,氮氧化矽(SiOxNy)、氧化氮矽(SiNxOy)、以及氮氧化矽(SiOxNy)會循序堆疊,而形成污染物防止膜。因此,在不曝露於空氣之下,可連續形成堆疊的絕緣膜。
要注意的是,在圖1中,剝層401係直接形成於基板400上;然而,基膜可形成於基板400與剝層401之間。基膜可具有單層結構或堆疊結構之含氧或氮的絕緣膜(如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)(x>y)、或氧化氮矽(SiNxOy)(x>y)(x及y為正整數))。特別是當基板發生污染時,基膜較佳係形成於基板400與剝層401之間。
接著,包括薄膜電晶體的複數個積體電路(薄膜電路),以及包括端點部分的層402(之後稱為元件層402a及402b)係形成於剝層401上(圖1B)。端點部分的數目可為一個,或複數個端點部分可依據用途而形成。例如,可使用包括兩個端點部分的結構,其中第一端點部分係藉由拉伸(延伸)用以量測單一薄膜電晶體的電氣特性或類似特性之接線而形成,而第二端點部分係藉由拉伸(延伸)用以量測整個積體電路的特性之接線而形成。用來當作無線晶片的元件之元件層402a可具有任意結構;例如,可提供LSI、CPU、記憶體、或類似元件。
要注意的是,元件層402a及402b中所包含的半導體膜之厚度為0.2μm或更低,典型為40nm至70nm,而較
佳為50nm至150nm。
接著,確保強度之層(強度確保層)403係形成於元件層402a及402b上(圖1C)。當元件層402a及402b自基板400剝除時,由於壓縮應力、拉伸強度、或類似力而有使元件層402彎曲的風險,而損壞元件層402a及402b中所包含的薄膜電晶體或類似物。形成的元件層402愈薄,元件層402的彎曲可能性愈增加。因此,藉由自基板400剝除元件層402a及402b前,預先將用以強化之強度確保層403提供給元件層402,可防止元件層402的彎曲。要注意的是,此狀態中的上視圖係顯示於圖2A中。圖2A顯示形成十二個薄膜電路的晶片於基板400上之情況,並且沿著圖2A中的線A-B所取得的截面圖相當於圖1C。
強度確保層403為藉由使用如有機化合物或無機化合物的固體材料而形成的層,並且可使用如環氧樹脂、丙烯酸樹脂、酚樹脂、鄰甲酚樹脂、密胺樹脂、氨基鉀酸酯樹脂、矽酮樹脂、或基於矽氧烷的樹脂之樹脂材料。另一種是,可使用如苯環丁烯、聚對二甲苯、氟化芳香烴醚、聚亞醯胺之有機材料、或感光樹脂、含水溶性均聚物與水溶性共聚物的化合物材料、如氮化矽、氧化矽、或氮氧化矽的無機材料、或類似物。此外,強度確保層403可藉由堆疊選自上述的材料之複數種型式的材料而形成。要注意的是,基於矽氧烷的樹脂相當於含矽-氧-矽鍵結的樹脂。矽氧烷具有由矽(Si)及氧(O)所組成的骨架結構。就取
代基而言,會使用含至少氫之有機基(例如,烷基或芳香烴)。就取代基而言,可使用氟基。此外,含至少氫及氟基之有機基也可用來當作取代基。
強度確保層403可藉由網版印刷法或微滴排出法而形成。微滴排出法為選擇性地排出(噴灑)含導電膜、絕緣膜或類似物的材料之合成物的微滴(也稱為點狀物)而於任意位置形成膜之方法,這也稱為取決於系統的噴墨法。除了樹脂材料之外,只要足以抗蝕刻劑,可使用無機材料。就形成強度確保層403的方法而言,除了上述之網版印刷法及微滴排出法之外,有一種感光樹脂係藉由旋轉塗佈法或類似方法所塗敷、曝露於光線、以及顯影而使感光樹脂僅會保留於必要部分中之方法。
雖然圖1A至1E顯示強度確保層403僅形成於元件層402a及402b的上表面上之情況,但是除了其上表面之外,強度確保層403可形成為覆蓋元件層402a及402b的側面。在此情況中,當元件層402a及402b自基板400剝除時,強度確保層403可有效地用來當作元件層402a及402b的保護層。然而,此情況中需注意使強度確保層403不會覆蓋稍後引入蝕刻劑的開口部分404。
另外,圖1A至1E顯示將元件層402a及402b圖案化後,形成強度確保層403之情況;然而,本發明不受限於此方法。例如,如圖3A至3D中所顯示,也可使用強度確保層403係形成於元件層402上且圖案化,以及元件層402係以當作遮罩之圖案化的強度確保層403進行蝕刻
之方法。在此說明書中,「圖案化」意謂將膜蝕刻成預定形狀。
然後,蝕刻劑會引入開口部分404,以移除剝層401,如圖1D中所顯示。在此實施例中,剝層401係藉由其與蝕刻劑的化學反應而移除。就蝕刻劑而言,可使用輕易地與剝層401反應之含鹵素氟化物(鹵素化合物)之氣體或液體。在此實施例中,與用於剝層401的鎢(W)反應良好之三氟化氯(ClF3)氣體係用來當作蝕刻劑。另一種是,也可使用如CF4、SF6、NF3、或F2之含氟的氣體;其複數種型式的混合氣體;或如氫氧化四甲銨(TMAH)的強鹼溶劑,其可適當地由實施者做選擇。此外,除了藉由引入蝕刻劑而移除剝層401的剝除方法之外,也可使用藉由雷射光(例如,紫外光)的照射而移除置於開口部分404下的一部分剝層401後,進行剝除之方法。
在移除剝層401之後,包括元件層402及強度確保層403之作為無線晶片的元件102及作為有關TEG的晶片之元件250會自基板400分離(轉移)。在此實施例中,為了完全移除剝層401,可在不使用物理裝置之下,使作為無線晶片的元件102及作為有關TEG的晶片之元件250自基板400分離。此狀態的截面係顯示於圖1E中,而其上視圖係顯示於圖2B中。沿著圖2B中的線A-B所取得的截面圖相當於圖1E。
移除剝層401之後的透視圖係顯示於圖4A中。接著,基板400上之作為無線晶片的元件102及作為有關
TEG的晶片之元件250會轉移至第一膜203。在此,如圖4B中所顯示,藉由附屬裝置(真空夾盤)110所保持之已自基板400剝除之作為無線晶片的元件102及作為有關TEG的晶片250會轉移,並且配置於第一膜203上(圖4C)。
要注意的是,在此,所述者為完全移除剝層401之情況;然而,剝層401可移除成部分保留,如圖5中所顯示。由於保留一部分的剝層401,所以作為無線晶片的元件102及作為有關TEG的晶片250直到藉由真空夾盤110而移除時,才會自基板400分離。因此,作為無線晶片的元件102及作為有關TEG的晶片250不會分開。
此外,就基板400上之作為無線晶片的元件102及作為有關TEG的晶片之元件250轉移至第一膜203的方法而言,可使用除了使用真空夾盤110之上述方法之外的方法。例如,可使用實施例模式1中所述之方法。
首先,在完全移除剝層401之後,第一膜203係配置於複數個作為無線晶片的元件102及作為有關TEG的晶片之元件250(配置於基板400上且已自基板400分離)上(圖6A)。接著,當保持此狀態時,具有作為無線晶片的元件102及作為有關TEG的晶片之元件250的基板400,與第一膜203係藉由基板400的下側及基板400的上側之臂桿111與112夾在中間,並且轉180度。因此,可得到圖6B中所顯示的狀態。然後,如圖6C中所顯示之作為無線晶片的元件102及作為有關TEG的晶片之元
件250正常地配置於第一膜203上之狀態可藉由移除基板400而得到。
之後,作為無線晶片的元件及作為有關TEG的晶片之元件之密封及切割係依據實施例模式1中所述的製程進行,藉此達成本發明的無線晶片及有關TEG的晶片。
要注意的是,可重複使用剝除的基板400。因此,可以低成本製造出無線晶片。因此,甚至在使用比玻璃基板更昂貴的石英基板之情況中,可以低成本製造出無線晶片。要注意的是,在重複使用基板的情況中,剝除製程較佳會做控制,而不會損壞基板。然而,若基板損壞,可藉由旋轉塗佈法或微滴排出法形成有機或無機樹脂膜,或磨光或研磨基板而進行平坦化處理,以重複使用。
在藉由形成薄膜電路於具有絕緣表面的基板而製造出無線晶片或有關TEG的晶片之情況中,與從圓形矽晶圓取得的晶片之情況相較,母基板的形狀並無限制。因此,可增加無線晶片的產率,並且可進行量產。此外,因為可重複使用絕緣基板,所以可降低成本。此實施例可與上述的實施例模式隨意組合。
實施例2說明圖4C及6C中所顯示之複數個作為無線晶片的元件102及作為有關TEG的晶片之元件250係配置於第一膜203,其與實施例1中的方法不同。
首先,包括複數個積體電路(具有薄膜電晶體
(TFT))及端點部分之層(之後稱為「元件層901」)係形成於具有絕緣表面的基板900之一表面上(見圖11A)。在此,端點部分的數目可為一個,或複數個端點部分可依據用途而形成。在此實施例中,有關TEG的晶片會形成兩個端點部分。
基板900相當於玻璃基板、石英基板、塑膠基板、丙烯酸基板、或類似基板。基板900的一側可輕易地製造出1m或更長的長度,並且可具有如方形或圓形的希望形狀。因此,當基板900的一側之尺寸例如為1m或更長時,可大大地增加產率。與從圓形矽基板所取得的無線晶片之情況相較,此特性為顯著的優點。
元件層901包括複數個絕緣膜、用以形成複數個元件之半導體層與導電層、用來當作天線的導電層、以及端點部分。特別而言,稍後作為無線晶片之區域中的元件層包括用來當作基膜的第一絕緣膜、置於第一絕緣膜上的複數個元件、覆蓋複數個元件的第二絕緣膜、連接至複數個元件且與第二絕緣膜接觸之第一導電層、覆蓋第一導電層的第三絕緣膜、用來當作天線且與第三絕緣膜接觸之第二導電層、以及覆蓋第二導電層的第四絕緣膜。稍後作為TEG之區域中的元件層包括用來當作基膜的第一絕緣膜;置於第一絕緣膜上的元件;覆蓋此元件的第二絕緣膜;用來當作端點部分、與第二絕緣膜接觸、以及連接至此元件之第一導電層;覆蓋第一導電層的第三絕緣膜;以及置於第三絕緣膜之上的第四絕緣膜。其更特定的結構將於實施例4
中說明。
要注意的是,在此所述為形成作為天線的導電層於元件層901之例子;然而,預先已提供天線之天線基板可藉由導電黏著劑或類似物而接合至元件層901,而不會形成天線於元件層901中,如圖12中所顯示。
在圖12中,散佈導體237之非等向性導電黏著劑236係用來當作接合元件層901的手段,其會從基板900轉移至天線基板235。在非等向性導電黏著劑236中,因為導體237係加壓接合至無線晶片的接線238,以及提供無線晶片的接線238及天線234之區域239中的天線234,所以可得到導電率。在其他區域中,因為導體237以保持於其間的足夠區間存在,所以電性連接不存在。就非等向性導電黏著劑236而言,可使用非等向性導電膏或非等向性導電膜。取代使用非等向性導電黏著劑的是,可使用以超音波將金屬與金屬接合之方法(稱為「超音波接合」)。另一種是,接合可以紫外光固化樹脂、雙面膠帶、或類似物達成行。
接著,第三膜902會覆蓋元件層901(或以覆蓋將天線基板235接合至TFT基板之情況中的天線基板235,如圖12中所顯示)。第三膜902為保護元件層901的保護膜。要注意的是,可用於如實施例模式1中所述之第一膜203及第二膜204的材料可適當地用來當作第三膜的材料。
然後,第四膜903會覆蓋第三膜902。拉伸時具有延
展特性之膜(延展膜),如氯乙烯樹脂、矽酮樹脂、或類似物的膜,係用來當作第四膜903。另外,第四膜903較佳具有室溫時黏著力高,而藉由光照射會變的較低之特性。特別而言,較佳會使用藉由紫外光的照射,黏著力變的較低之紫外光膠帶。
要注意的是,可依需要提供第三膜902。第三膜902係用來保護元件層901。當不需保護元件層901時,第四膜903可置於第二膜上,而不需提供第三膜902。
接著,與已形成元件層901之基板900的此一表面相對之表面係藉由磨光裝置904而磨光(圖11B)。基板900較佳會磨光至厚度變成100μm或更低。在此實施例中,基板900會磨光至厚度變成50μm。要注意的是,當基板之厚度為100μm或更低時,基板具有撓性。一般而言,在此磨光步驟中,基板900的表面係藉由使固定基板900的平台及磨光裝置904之其一或兩者旋轉而磨光。磨光裝置904相當於例如是磨石。
接著,基板900的磨光表面係藉由研磨裝置906而研磨(見圖11C)。基板900較佳會研磨至厚度變成20μm或更低。在此實施例中,基板900會研磨至厚度變成10μm。此研磨步驟係以與上述磨光步驟相同的方式,藉由使固定基板900的平台及研磨裝置906之其一或兩者旋轉而達成。研磨裝置906相當於例如是磨石。在此之後,基板會依需要進行清洗,以移除磨光或研磨步驟中所產生的灰塵。在此情況中,清洗所產生的水滴係藉由自然變乾
或藉由乾燥裝置而移除。特別而言,就乾燥裝置而言,有旋轉基板900之方法、以風箱將如空氣(大氣)的氣體吹入基板900之方法、或類似方法。
然後,藉由切割裝置907,對基板900、元件層901、以及第三膜902進行切割。就元件層901而言,會切割積體電路間的每一邊界,以使複數個積體電路相互分離。置於元件層901中的元件不會切割,但是會切割置於元件層901中的絕緣膜。因此,經由此切割步驟,會形成作為無線晶片的元件940及作為有關TEG的晶片之元件950(見圖11D)。切割裝置907相當於切割器、雷射、線鋸、或類似物。在此步驟中,第四膜903不會切割。
接著,延展第四膜903,以形成作為無線晶片的元件940之間,以及作為無線晶片的元件940與作為有關TEG的晶片之元件950之間的空間(見圖13A)。此時,第四膜903較佳會以與如圖13A中的箭頭所顯示之第四膜903的表面平行之方向,均勻地拉伸,以均勻地形成作為無線晶片的元件940之間,以及作為無線晶片的元件940與作為有關TEG的晶片之元件950之間之的每一空間。接著,第四膜903會以光照射。若第四膜903為紫外光膠帶,第四膜903會以紫外光照射。然後,第四膜903的黏著力會降低,並且第四膜903與作為無線晶片的元件940之間,或第四膜903與作為有關TEG的晶片之元件950之間的黏性會降低。然後,得到作為無線晶片的元件940及作為有關TEG的晶片之元件950可藉由物理裝置而與
第四膜903分離之狀態。
拾取裝置或附加裝置(真空夾盤)可用來當作物理裝置。當採用拾取裝置時,如圖13B中所顯示,第四膜903係以紫外光照射,並且作為無線晶片的元件940及作為有關TEG的晶片之元件950係藉由拾取裝置909而與第四膜903分離,然後,作為無線晶片的元件940及作為有關TEG的晶片之元件950係配置於第四膜903上。當採用真空夾盤時,如圖13C中所顯示,第四膜903係以紫外光照射,並且真空夾盤910係置於作為無線晶片的元件940及作為有關TEG的晶片之元件950上。然後,作為無線晶片的元件940及作為有關TEG的晶片之元件950會轉移至第一膜203,其中作為無線晶片的元件940及作為有關TEG的晶片之元件950係藉由真空夾盤910所保持(見圖13D)。
在上述的製程中,基板900的切割步驟(見圖11D)係在基板900的磨光步驟(見圖11B)及研磨步驟(見圖11C)之後進行。然而,步驟的順序不受限於此。基板900也可在切割基板900之後進行磨光及研磨。
經由上述步驟所完成之無線晶片及有關TEG的晶片之厚度很薄且重量很輕。藉由將基板的厚度設定於如此實施例中的100μm或更低,可製造出具有撓性之無線晶片及有關TEG的晶片。要注意的是,此實施例可與上述的實施例模式或其他實施例隨意組合。
在實施例3中,將說明與如實施例模式1中所述之密封及切割無線晶片及有關TEG的晶片之方法不同的方法。換言之,同時密封及切割無線晶片及有關TEG的晶片之情況係敘述於實施例模式1中;然而,密封及切割不必同時進行,而是可於不同步驟中進行。之後,將說明於不同步驟中進行密封及切割之方法。
就於不同步驟中進行密封及切割之一例而言,例如可給予以下的方法:進行具有僅能密封但不能切割之能量密度的雷射光之照射,以進行密封,然後進行具有能切割之能量密度的雷射光之照射,以進行切割。在此情況中,會使用於密封之雷射光的寬度大於用於切割之雷射光的寬度。藉由使用於密封之雷射光的寬度大於用於切割之雷射光的寬度,接合第一膜及第二膜的面積會變的較大。因此,與同時進行密封及切割的情況相較,密封可更確實地達成。此外,當於不同步驟中進行密封及切割時,可先進行密封或切割。
此外,就於不同步驟中進行密封及切割之另一例而言,也可給予將比圖9中所顯示的加熱線208之寬度更寬的加熱線壓平到第二膜204,而僅可進行密封,然後藉由加熱線208或雷射光進行切割之方法。藉由使用於密封之接線的寬度大於用於切割之接線或雷射光的寬度,密封可以接合第一膜及第二膜的面積大於切割面積之此種方式進行。此外,可先進行密封或切割。要注意的是,此實施例
可與上述的實施例模式或其他實施例隨意組合。
實施例4係參考圖14,特別說明元件層的結構之一例。在圖14中,係顯示稍後作為有關TEG(TEG 391)的晶片之區域及作為無線晶片(無線晶片部分392)的區域。
參考標號361代表用來當作基膜的絕緣膜。絕緣膜361包括氧化氮矽及氮氧化矽的堆疊膜、氮氧化矽、氧化氮矽、以及氮氧化矽的堆疊膜、氧化矽、氧化氮矽、以及氮氧化矽的堆疊膜、或類似物。
複數個元件係形成於絕緣膜361上。複數個元件相當於例如是選自薄膜電晶體、電容元件、電阻元件、二極體、或類似元件的複數個元件。圖14顯示N通道型薄膜電晶體362與364,以及P通道型薄膜電晶體363與365係形成為複數個元件之情況中的截面結構。薄膜電晶體362與364中的每一薄膜電晶體具有包括通道形成區、輕摻雜雜質區、以及重摻雜雜質區之LDD(輕摻雜汲極)結構。薄膜電晶體363與365中的每一薄膜電晶體具有包括通道形成區及雜質區之單汲極結構。側壁係形成於薄膜電晶體362至365的閘極之側面上。
要注意的是,薄膜電晶體的結構不受限於以上的說明,而是可使用任何的結構。例如,可使用單汲極結構、偏移結構、LDD結構、GOLD(閘極覆蓋輕摻雜汲極)結
構、或類似結構。
絕緣膜366係形成為覆蓋薄膜電晶體362至365。電性連接至薄膜電晶體362至365的雜質區之源極或汲極接線371至376係形成於絕緣膜366上。絕緣膜367係形成為覆蓋源極或汲極接線371至376。電性連接至源極或汲極接線371至376之導電層377至380係形成於絕緣膜367上。就導電層377至380而言,置於TEG 391中的導電層377及378用來當作端點部分,而置於無線晶片部分392中的導電層379及380用來當作天線。絕緣膜368係形成為覆蓋導電層377至380。
此實施例說明用來當作天線的導電層379及380形成於無線晶片部分的元件層中之例子;然而,可使用將預先具有天線的天線基板接合至元件層,使得天線係電性連接至元件層,來取代形成天線於元件層中之結構。
此外,此實施例顯示天線未置於TEG部分中之結構;然而,可使用將天線提供給TEG部分之結構。藉由將與具有天線的無線晶片之電路的結構相同之結構提供給TEG部分,無線晶片之電路的電氣特性可比未提供天線的結構之情況更能確實地了解。要注意的是,此實施例可與上述的實施例模式或其他實施例隨意組合。
實施例5係參考圖15,說明與實施例4中的元件層不同之元件層的結構之一例。在圖15中,係顯示稍後作
為有關TEG(TEG 591)的晶片之區域及作為無線晶片(無線晶片部分592)的區域。
氮化矽膜511及氧化矽膜512為用來當作基膜的絕緣膜。複數個元件係形成於氧化矽膜512上。在此,用來當作基部絕緣膜的氮化矽膜511及氧化矽膜512不受限於這些堆疊膜的材料及順序。就基部絕緣膜而言,也可使用氧化氮矽及氮氧化矽的堆疊膜、氮氧化矽、氧化氮矽、以及氮氧化矽的堆疊膜、氧化矽、氧化氮矽、以及氮氧化矽的堆疊膜、或類似物。
此外,複數個元件相當於例如是選自薄膜電晶體、電容元件、電阻元件、二極體、或類似元件的複數個元件。圖15顯示形成當作複數個元件之複數個薄膜電晶體523的情況中之截面結構,每一元件具有半導體層521的通道區係經由絕緣膜而插入下電極513與閘極電極522之間。
之後,會說明薄膜電晶體523的結構。要注意的是,置於TEG部分591中的薄膜電晶體525具有與薄膜電晶體523的結構相同之結構。
絕緣膜514及515係形成於下電極513上,而半導體層521係形成於絕緣膜515上。在此,下電極523係藉由使用具有一種導電型式之金屬或摻雜雜質的複晶半導體。在使用金屬的情況中,可使用W、Mo、Ti、Ta、Al、或類似物。
閘極電極522係形成於具有閘極絕緣膜516插入於其間之半導體層521上。在圖15中,薄膜電晶體523為具
有GOLD結構之薄膜電晶體;然而,本發明不受限於此結構。例如,也可採用具有閘極電極之側面上的側壁之LDD結構。
然後,絕緣膜517係形成為覆蓋半導體層521及閘極電極522。電性連接至半導體層521中的源極或汲極區之源極或汲極接線518係形成於絕緣膜517上。
絕緣膜519係形成於源極或汲極接線518上,而導電層524、593、以及594係形成於絕緣膜519上。至於導電層524、593、以及594,置於TEG部分591中之導電層593及594用來當作端點部分。置於無線晶片部分592中之導電層524用來當作天線。然後,絕緣膜520係形成為覆蓋導電層524。
就絕緣膜515、517、519、以及520而言,可使用無機絕緣膜或有機絕緣膜。藉由CVD法所形成的氧化矽膜或氮氧化矽膜、藉由SOG(旋轉塗佈玻璃)法所塗敷的氧化矽膜、或類似物可用來當作無機絕緣膜。聚亞醯胺、聚醯胺、BCB(苯並環丁烯)、丙烯酸、正感光有機樹脂、負感光有機樹脂、或類似物之膜可用來當作有機絕緣膜。此外,也可使用由不同材料所組成之堆疊結構的膜,如堆疊結構的丙烯酸膜及氮氧化矽膜。
具有如上述的下電極之TFT有降低尺寸的有助益結構。一般而言,當TFT的尺寸降低且驅動電路的時脈頻率增加時,積體電路的功耗會增加。因此,藉由將偏壓施加至下電極且改變偏壓,可改變TFT的臨界電壓。因
此,可抑制功耗的增加。
施加負偏壓至N通道TFT的下電極會增加臨界電壓且降低漏電流。反之,施加正偏壓會降低臨界電壓,而使電流很容易流入通道,TFT可以較高速或以較低電壓運作。施加偏壓至P通道TFT的下電極會出現相反的效果。因此,積體電路的特性可藉由控制施加至下電極的偏壓而大大地改善。
藉由使N通道TFT與P通道TFT的臨界電壓與偏壓均衡,可改善積體電路的特性。在此情況中,施加至下電極的電源電壓及偏壓會做控制,以降低功耗。當電路處於待機模式時,會施加大的反向偏壓。在運作模式中,當負載很小時,會施加小的反向偏壓,而當負載很大時,會施加小的順向偏壓。偏壓的使用可藉由提供取決於電路的運作狀態或負載狀態之控制電路進行切換。藉由以此種方式控制功耗或TFT效能,可使電路效能最大。
此實施例說明用來當作天線之導電層524係形成於無線晶片部分的元件層中之例子。然而,可使用將預先具有天線的天線基板接合至元件層,使得天線係電性連接至元件層,來取代形成天線於元件層中之結構。
在此實施例中,所述為天線未置於TEG部分中之結構。然而,可使用將天線置於TEG部分中之結構。藉由將與具有天線的無線晶片之電路的結構相同之結構提供給TEG部分,無線晶片之電路的電氣特性可比未提供天線的結構之情況更能確實地了解。要注意的是,此實施例可與
上述的實施例模式或其他實施例隨意組合。
實施例6說明已藉由雷射光照射而結晶之晶體半導體層係用來當作元件層中所包含的薄膜電晶體之半導體層的情況之一例。
就產生雷射光的振盪器而言,可使用連續波雷射。振盪器可使用選自YAG雷射、YVO4雷射、YLF雷射、YAlO3雷射、玻璃雷射、紅寶石雷射、紫翠玉雷射、鈦藍寶石雷射、準分子雷射、氬雷射、氪雷射、以及二氧化碳雷射之一種或複數種型式之連續波雷射。
使用此種連續波雷射,可使用具有很少晶體缺陷及具有大晶粒之複晶半導體製造出電晶體。可產生適合的遷移率及響應速度之半導體裝置,因此,驅動速度會很高,並且元件的運作頻率會增加。另外,因為特性的變化很少,所以可得到高可靠度。
對於進一步增加運作頻率而言,雷射光的掃瞄方向較佳係與電晶體的通道長度方向相同。這是因為在藉由連續波雷射而雷射結晶之步驟中,當相對於基板之電晶體的通道長度方向及雷射光的掃瞄方向幾乎平行(較佳而言,從-30°至30°)時,可得到最高遷移率。要注意的是,通道長度方向相當於通道形成區中之電流的流向,換言之,電荷移動的方向。因此形成的電晶體包括由複晶半導體所組成的主動層,其中晶粒係以通道長度方向延伸,這意謂
晶粒邊界幾乎係沿著通道長度方向形成。
此外,所述者為使用連續波雷射之雷射結晶;然而,本發明不受限於連續波雷射,而是脈衝雷射也可用於雷射結晶。甚至當以脈衝振盪輸出能量光束(脈衝光束)時,在半導體膜藉由雷射光而融化之後且固化之前,以掃瞄方向連續成長的晶粒可藉由發出具有足以發出下個脈衝雷射光之重複速率的雷射光而得到。換言之,甚至當採用脈衝雷射時,可達成與連續波雷射相同之效果。
因此,可使用具有決定出的重複速率下限之脈衝光束,使得脈波週期變的比半導體膜的融化至固化的期間更短。特別而言,脈衝雷射的重複速率為10MHz或更高,且較佳為60MHz至100MHz。會使用遠高於數十至數百Hz(典型使用的脈衝雷射之頻帶)的頻帶之頻帶。
當使用上述的頻帶時,在半導體膜已藉由先前的雷射光融化之後,可於半導體膜固化之前,以脈衝雷射光照射半導體膜。因此,與使用具有傳統頻帶之脈衝雷射的情況不同的是,固相與液相之間的介面可於半導體膜中連續地移動,並且可形成具有以掃瞄方向連續成長的晶粒之半導體膜。特別而言,可形成每一晶粒於掃瞄方向之寬度為10μm至30μm,以及於與掃瞄方向垂直之方向的寬度約為1μm至5μm之晶粒的群集。因此,可得到幾乎與連續波雷射的情況中之晶粒相同之晶粒。也可藉由沿著掃瞄方向形成延伸很長的單晶粒,而形成至少於TFT的通道長度方向,幾乎無晶粒邊界之半導體膜。
就脈衝雷射而言,可使用能以上述振盪頻率振盪之氬雷射、氪雷射、準分子雷射、二氧化碳雷射、YAG雷射、Y2O3雷射、YVO4雷射、YLF雷射、YAlO3雷射、玻璃雷射、紅寶石雷射、紫翠玉雷射、鈦藍寶石雷射、銅蒸汽雷射、或金蒸汽雷射。要注意的是,此實施例可與上述的實施例模式或其他實施例隨意組合。
實施例7說明有關TEG的晶片之電路配置的一例。有關TEG的晶片除了包括與無線晶片相同的電路之外,還包括用以檢查如電晶體的單獨元件之電氣特性的元件。此外,在此所解釋之有關TEG的晶片之規格符合ISO(國際標準組織)標準15693,其為相近型式且其通訊訊號頻率為13.56MHz。此外,接收僅回應資料讀出指令,傳送的資料傳輸率為13kHz,並且曼徹斯特碼係用於資料編碼。
如圖16中所顯示,有關TEG的晶片715係粗略地分成天線部分721、電源供應部分722、邏輯部分723、以及端點部分。天線部分721包括天線701,用以接收外部訊號及傳送資料。
電源供應部分722包括藉由經天線701而從外部接收的訊號產生電源之整流電路702,以及儲存產生的電源之儲存電容703。邏輯部分723包括解調接收的訊號之解調電路704、產生時脈訊號的時脈產生補償電路705、辨識
及決定每一碼706的電路、藉由使用接收的訊號而產生讀出記憶體的資料之訊號的記憶體控制器707、將編碼訊號傳送至接收的訊號之調變電路與調變電阻708、將讀出資料編碼的編碼電路709、以及保持資料的遮罩式唯讀記憶體711。
端點部分包括第一端點部分731及第二端點部分732。第一端點部分731係藉由拉伸接線而形成,以量測提供如薄膜電晶體的複數個單獨元件之單獨元件組733的電氣特性或類似特性。第二端點部分732係藉由拉伸(延伸)接線而形成,以量測作為電路的電源供應部分722或邏輯部分723之特性。
藉由辨識及決定每一碼706的電路所辨識及決定出的碼為訊框末尾(EOF)訊號、訊框啟始(SOF)訊號、旗標、命令碼、遮罩長度、遮罩值、或類似物。此外,辨識及決定每一碼706的電路也具有辨別傳輸錯誤之循環冗餘檢查(CRC)功能。
接著,具有以上結構之有關TEG的晶片之佈局的一例係參考圖17及圖18做解釋。首先,會解釋一TEG的整體佈局(見圖17)。在有關TEG的晶片中,天線701及包括電源供應部分722、邏輯部分723、以及端點部分的元件組714係形成於不同層中。特別而言,天線701係形成於元件組714上。形成元件組714之區域中的一部分會與形成天線701的區域中的一部分重疊。在圖17中所顯示的結構中,會設計成形成天線701的接線之寬度為
150μm,接線間的區間之寬度為10μm,而接線數為15。要注意的是,本發明不受限於天線701及元件組714係如以上所提及之形成於不同層中之模式。此外,天線701不受限於如圖17中所顯示之彎曲形狀。
接著,解釋電源供應部分722、邏輯部分723、以及端點部分的佈局(見圖18)。電源供應部分722中所包含的整流電路702及儲存電容703係置於相同區域。形成邏輯部分723之解調電路704與辨識及決定每一碼706的電路係置於兩處。遮罩式唯讀記憶體711及記憶體控制器707係置於鄰近處。時脈產生補償電路705與辨識及決定每一碼706的電路係置於鄰近處。解調電路704係置於時脈產生補償電路705與辨識及決定每一碼706的電路之間。此外,雖然圖16的方塊圖中未顯示,但是會提供用於邏輯部分的偵測電容712及用於電源供應部分的偵測電容713。調變電路與調變電阻708係置於偵測電容712與713之間。
端點部分包括第一端點部分731及第二端點部分732。第一端點部分731係藉由拉伸接線而形成,以量測提供如薄膜電晶體的複數個單獨元件之單獨元件組733的電氣特性或類似特性。第二端點部分732係藉由拉伸(延伸)接線而形成,以量測作為電路的電源供應部分722或邏輯部分723之特性。第一端點部分731及單獨元件組733可形成於除了置放電源供應部分722及邏輯部分723的區域之外的空間。此外,第二端點部分732可置於置放
電源供應部分722及邏輯部分723的區域之周圍中。
在遮罩式唯讀記憶體711中,記憶容量係於記憶體的製程中形成。在此,會提供連接至高電位電源供應(也稱為VDD)的電源供應線及連接至低電位電源供應(也稱為VSS)的電源供應線之兩條電源供應線,並且每一記憶單元的記憶容量取決於記憶單元中所包含的電晶體係連接至以上的電源供應線中的那一條電源供應線。
接著,解釋整流電路702的電路配置之一例(見圖19A)。整流電路702包括電晶體91與92及電容電晶體93。電晶體91的閘極電極係連接至天線701。電容電晶體93的閘極電極係連接至高電位電源供應(VDD)。此外,電容電晶體93的源極及汲極電極係連接至接地電源供應(GND)。接著,解釋解調電路704的電路配置之一例(見圖19B)。解調電路704包括電晶體94與95、電阻元件96與99、以及電容電晶體97與98。電晶體94的閘極電極係連接至天線701。電容電晶體98的閘極電極係連接至邏輯電路。電容電晶體98的源極及汲極電極係連接至接地電源供應(GND)。
接著,將解釋整流電路702或解調電路704中所包含的電容電晶體之截面結構(見圖20A)。電容電晶體601的源極及汲極電極係相互連接。當電容電晶體601導通時,電容係形成於閘極電極與通道形成區之間。電容電晶體601的截面結構係與平常的薄膜電晶體之結構相同。其等效電路圖可顯示為如圖20B中所顯示。在使用如以上結
構中的閘極絕緣膜之電容中,會受到電晶體的臨界電壓變動之影響。因此,與閘極電極重疊的區域602可摻雜雜質元素(見圖20C)。此情況中的等效電路圖可顯示為如圖20D中所顯示。要注意的是,此實施例可與上述的實施例模式或其他實施例隨意組合。
在實施例8中,將說明有關TEG的晶片重新使用當作無線晶片之應用。有關TEG的晶片係製造為包含實施例模式或實施例中所述之端點部分,並且通過特性測試,然後,在切除端點部分之後或在移除具有撓性的接線基板之後,會將其密封。此外,將說明以上實施例模式或實施例中所述之同時製造為有關TEG的晶片之無線晶片的應用。
就無線晶片的應用例子而言,無線晶片可藉由提供給紙幣、錢幣、證券、無記名債券、證照(駕照、居留證、或類似證照,見圖21A)、包裝容器(包裝紙、瓶、或類似物,見圖21B)、如DVD軟體、CD、以及錄影帶的記錄媒體(見圖21C)、如汽車、機車、以及腳踏車的車子(見圖21D)、如袋子與眼鏡之個人所有物(見圖21E)、食物、衣服、商品、電子裝置、或類似物而使用。要注意的是,電子裝置係有關於液晶顯示裝置、EL顯示裝置、電視裝置(也稱為電視或電視機)、行動電話、以及類似物。
無線晶片可藉由黏著於表面或嵌入於其中而固定於物品。例如,在書本的情況中,無線晶片可嵌入於紙張中;或在由有機樹脂所組成的封裝中,無線晶片可嵌入於有機樹脂中。偽照可藉由將無線晶片提供給紙幣、錢幣、證券、無記名債券、證照、以及類似物中的每一種而防止。檢查系統或出租商店中所使用的系統之效率可藉由將無線晶片提供給包裝容器、記錄媒體、個人所有物、食物、衣服、商品、電子裝置、以及類似物中的每一種而提升。藉由將無線晶片提供給車子,可防止偽照或偷竊。此外,藉由將記錄之前疾病或服藥的歷史之無線晶片提供給健保卡,以及醫生診斷時核對健保卡,甚至在前往多個醫院的情況中,可防止藥物種類、劑量、或類似物的診斷錯誤。
另外,藉由將無線晶片應用於物品管理的系統或銷售系統,可使系統更為成熟。例如,考慮包括顯示部分294之可攜式終端機的側表面具有讀取器/寫入器295,並且無線晶片296係用於物品297的側表面之情況(圖22A)。在此情況中,當無線晶片296保持於讀取器/寫入器295時,所形成的系統會於顯示部分294中,顯示出物品297的資訊,如材料、產地、或銷售程序的歷史。就另一例而言,在提供讀取器/寫入器295給一側的傳輸帶之情況中,物品297可輕易地做檢查(圖22B)。要注意的是,此實施例可與上述的實施例模式或其他實施例隨意組合。
此申請案係基於2005年3月28日向日本專利局申請之日本專利申請案序號2005-093295,其全部內容在此併
入作為參考。
1604‧‧‧接線
1605‧‧‧接線
1606‧‧‧接線
1607、1608‧‧‧導體
1610‧‧‧接線基板
1611‧‧‧接線基板
Claims (17)
- 一種半導體裝置,包含:具有撓性的第一膜;具有撓性的第二膜;以該第一膜及該第二膜密封的元件,該元件包含端點部分;在該端點部分上的開孔;設置於該開孔中的非等向性導電膜;以及經由該非等向性導電膜而電連接至該端點部分的撓性印刷電路。
- 根據申請專利範圍第1項之半導體裝置,其中該開孔形成於該第二膜中。
- 根據申請專利範圍第1項之半導體裝置,其中該元件是測試元件。
- 根據申請專利範圍第1項之半導體裝置,進一步包含在該第一膜上的絕緣膜,其中該元件設置於該絕緣膜上,並且其中該絕緣膜包含氧化矽、氮化矽、氮氧化矽及氧氮化矽中至少一個。
- 根據申請專利範圍第1項之半導體裝置,其中該元件包含天線,並且其中該半導體裝置是無線晶片。
- 一種半導體裝置,包含:具有撓性的第一膜; 具有撓性的第二膜;以該第一膜及該第二膜密封的元件,該元件包含端點部分;在該元件上的有機材料層;在該端點部分上的開孔;設置於該開孔中的非等向性導電膜;以及經由該非等向性導電膜而電連接至該端點部分的撓性印刷電路。
- 根據申請專利範圍第6項之半導體裝置,其中該開孔形成於該第二膜及該有機材料層中。
- 根據申請專利範圍第6項之半導體裝置,其中該有機材料層包含樹脂。
- 根據申請專利範圍第6項之半導體裝置,其中該元件是測試元件。
- 根據申請專利範圍第6項之半導體裝置,其中該元件包含天線,並且其中該半導體裝置是無線晶片。
- 根據申請專利範圍第6項之半導體裝置,進一步包含在該第一膜上的絕緣膜,其中該元件設置於該絕緣膜上,並且其中該絕緣膜包含氧化矽、氮化矽、氮氧化矽及氧氮化矽中至少一個。
- 一種半導體裝置,包含:具有撓性的第一膜; 具有撓性的第二膜;以該第一膜及該第二膜密封的元件,該元件包含:電晶體;端點部分;以及電連接至該電晶體及該端點部分之佈線;在該元件上的有機材料層;在該端點部分上的開孔;設置於該開孔中的非等向性導電膜;以及經由該非等向性導電膜而電連接至該端點部分的撓性印刷電路。
- 根據申請專利範圍第12項之半導體裝置,其中該開孔形成於該第二膜及該有機材料層中。
- 根據申請專利範圍第12項之半導體裝置,其中該有機材料層包含樹脂。
- 根據申請專利範圍第12項之半導體裝置,其中該元件是測試元件。
- 根據申請專利範圍第12項之半導體裝置,其中該元件包含天線,並且其中該半導體裝置是無線晶片。
- 根據申請專利範圍第12項之半導體裝置,進一步包含在該第一膜上的絕緣膜,其中該元件設置於該絕緣膜上,並且其中該絕緣膜包含氧化矽、氮化矽、氮氧化矽及氧氮化矽中至少一個。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005093295 | 2005-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201521132A true TW201521132A (zh) | 2015-06-01 |
| TWI591743B TWI591743B (zh) | 2017-07-11 |
Family
ID=37053276
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW95110563A TWI471959B (zh) | 2005-03-28 | 2006-03-27 | 半導體裝置量測方法 |
| TW103140250A TWI591743B (zh) | 2005-03-28 | 2006-03-27 | 半導體裝置量測方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW95110563A TWI471959B (zh) | 2005-03-28 | 2006-03-27 | 半導體裝置量測方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8822272B2 (zh) |
| JP (1) | JP4954580B2 (zh) |
| CN (1) | CN101151544B (zh) |
| TW (2) | TWI471959B (zh) |
| WO (1) | WO2006104019A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI760185B (zh) * | 2021-04-14 | 2022-04-01 | 愛盛科技股份有限公司 | 漏電流偵測電路與磁通門驅動器 |
| US11327035B2 (en) | 2019-08-16 | 2022-05-10 | Illumina, Inc. | Method for measuring thermal resistance between a thermal component of an instrument and a consumable |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456104B2 (en) * | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7808253B2 (en) | 2005-12-02 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Test method of microstructure body and micromachine |
| KR101318946B1 (ko) * | 2007-08-09 | 2013-10-17 | 삼성전자주식회사 | 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치 |
| USD645029S1 (en) * | 2008-05-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Antenna |
| USD602922S1 (en) * | 2008-05-09 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Contactless data carrier |
| US8053253B2 (en) * | 2008-06-06 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| USD605642S1 (en) * | 2008-09-10 | 2009-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Contactless data carrier |
| WO2010035625A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semi conductor device |
| PT2251454E (pt) | 2009-05-13 | 2014-10-01 | Sio2 Medical Products Inc | Revestimento e inspeção de vaso |
| US9458536B2 (en) | 2009-07-02 | 2016-10-04 | Sio2 Medical Products, Inc. | PECVD coating methods for capped syringes, cartridges and other articles |
| US9142804B2 (en) * | 2010-02-09 | 2015-09-22 | Samsung Display Co., Ltd. | Organic light-emitting device including barrier layer and method of manufacturing the same |
| US8519729B2 (en) * | 2010-02-10 | 2013-08-27 | Sunpower Corporation | Chucks for supporting solar cell in hot spot testing |
| US11624115B2 (en) | 2010-05-12 | 2023-04-11 | Sio2 Medical Products, Inc. | Syringe with PECVD lubrication |
| US9878101B2 (en) | 2010-11-12 | 2018-01-30 | Sio2 Medical Products, Inc. | Cyclic olefin polymer vessels and vessel coating methods |
| US8659015B2 (en) | 2011-03-04 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9272095B2 (en) | 2011-04-01 | 2016-03-01 | Sio2 Medical Products, Inc. | Vessels, contact surfaces, and coating and inspection apparatus and methods |
| WO2013071138A1 (en) | 2011-11-11 | 2013-05-16 | Sio2 Medical Products, Inc. | PASSIVATION, pH PROTECTIVE OR LUBRICITY COATING FOR PHARMACEUTICAL PACKAGE, COATING PROCESS AND APPARATUS |
| US11116695B2 (en) | 2011-11-11 | 2021-09-14 | Sio2 Medical Products, Inc. | Blood sample collection tube |
| KR101879831B1 (ko) * | 2012-03-21 | 2018-07-20 | 삼성디스플레이 주식회사 | 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판 |
| EP2846755A1 (en) | 2012-05-09 | 2015-03-18 | SiO2 Medical Products, Inc. | Saccharide protective coating for pharmaceutical package |
| US20150297800A1 (en) | 2012-07-03 | 2015-10-22 | Sio2 Medical Products, Inc. | SiOx BARRIER FOR PHARMACEUTICAL PACKAGE AND COATING PROCESS |
| US9664626B2 (en) | 2012-11-01 | 2017-05-30 | Sio2 Medical Products, Inc. | Coating inspection method |
| EP2920567B1 (en) | 2012-11-16 | 2020-08-19 | SiO2 Medical Products, Inc. | Method and apparatus for detecting rapid barrier coating integrity characteristics |
| US9764093B2 (en) | 2012-11-30 | 2017-09-19 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition |
| CN105705676B (zh) | 2012-11-30 | 2018-09-07 | Sio2医药产品公司 | 控制在医用注射器、药筒等上的pecvd沉积的均匀性 |
| WO2014134577A1 (en) | 2013-03-01 | 2014-09-04 | Sio2 Medical Products, Inc. | Plasma or cvd pre-treatment for lubricated pharmaceutical package, coating process and apparatus |
| KR102167557B1 (ko) | 2013-03-11 | 2020-10-20 | 에스아이오2 메디컬 프로덕츠, 인크. | 코팅된 패키징 |
| US9937099B2 (en) | 2013-03-11 | 2018-04-10 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging with low oxygen transmission rate |
| US9863042B2 (en) | 2013-03-15 | 2018-01-09 | Sio2 Medical Products, Inc. | PECVD lubricity vessel coating, coating process and apparatus providing different power levels in two phases |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| EP3122917B1 (en) | 2014-03-28 | 2020-05-06 | SiO2 Medical Products, Inc. | Antistatic coatings for plastic vessels |
| US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
| US9799575B2 (en) | 2015-12-16 | 2017-10-24 | Pdf Solutions, Inc. | Integrated circuit containing DOEs of NCEM-enabled fill cells |
| CA2995225C (en) | 2015-08-18 | 2023-08-29 | Sio2 Medical Products, Inc. | Pharmaceutical and other packaging with low oxygen transmission rate |
| US10593604B1 (en) | 2015-12-16 | 2020-03-17 | Pdf Solutions, Inc. | Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells |
| US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
| US9627370B1 (en) | 2016-04-04 | 2017-04-18 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells |
| US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
| US9929063B1 (en) | 2016-04-04 | 2018-03-27 | Pdf Solutions, Inc. | Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates |
| US9748153B1 (en) | 2017-03-29 | 2017-08-29 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure |
| US9773774B1 (en) | 2017-03-30 | 2017-09-26 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells |
| US9786649B1 (en) | 2017-06-27 | 2017-10-10 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells |
| US9768083B1 (en) | 2017-06-27 | 2017-09-19 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells |
| US9865583B1 (en) | 2017-06-28 | 2018-01-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells |
| US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
| KR102493339B1 (ko) * | 2017-10-10 | 2023-01-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 제조 방법 |
| CN111736380A (zh) * | 2019-07-26 | 2020-10-02 | 友达光电股份有限公司 | 显示面板及其制造方法 |
| CN110501992B (zh) * | 2019-08-07 | 2021-07-20 | 格力电器(武汉)有限公司 | WiFi检测板测试装置 |
| CN110793679B (zh) * | 2019-12-06 | 2025-03-18 | 联合微电子中心有限责任公司 | 一种柔性集成式阵列传感器及其晶圆级制造工艺 |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574890A (ja) * | 1991-09-18 | 1993-03-26 | Nec Corp | 半導体装置の故障解析方法 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR0178134B1 (ko) * | 1996-10-01 | 1999-04-15 | 삼성전자주식회사 | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 |
| JP4042182B2 (ja) | 1997-07-03 | 2008-02-06 | セイコーエプソン株式会社 | Icカードの製造方法及び薄膜集積回路装置の製造方法 |
| DE69838473T2 (de) * | 1997-12-25 | 2008-01-17 | Nihon Kohden Corp. | Gerät zur Übertragung von biologischen Signalen |
| JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| JP2000215687A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 冗長セルを有するメモリデバイス |
| JP4588139B2 (ja) * | 1999-08-31 | 2010-11-24 | リンテック株式会社 | Icカードの製造方法 |
| JP3874054B2 (ja) | 1999-11-30 | 2007-01-31 | セイコーエプソン株式会社 | 半導体回路内蔵構造体 |
| WO2001048556A1 (en) * | 1999-12-28 | 2001-07-05 | Toshiba Tec Kabushiki Kaisha | Device for fixing developer on recording medium by induction heating of heating roller |
| US6288558B1 (en) * | 2000-02-15 | 2001-09-11 | Infineon Technologies Ag | Method for probing semiconductor devices for active measuring of electrical characteristics |
| TW507258B (en) * | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| JP4884592B2 (ja) | 2000-03-15 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法及び表示装置の作製方法 |
| JP4495295B2 (ja) | 2000-03-15 | 2010-06-30 | 株式会社日立製作所 | 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム |
| JP2001349905A (ja) | 2000-06-07 | 2001-12-21 | Mitsubishi Materials Corp | コンタクトプローブおよびその製造方法 |
| US6909178B2 (en) * | 2000-09-06 | 2005-06-21 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
| JP4053231B2 (ja) | 2000-11-09 | 2008-02-27 | 株式会社日立製作所 | 無線通信装置 |
| JP2002217258A (ja) | 2001-01-22 | 2002-08-02 | Hitachi Ltd | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 |
| JP3542080B2 (ja) * | 2001-03-30 | 2004-07-14 | リンテック株式会社 | 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体 |
| JP4567282B2 (ja) | 2001-07-16 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| TW564471B (en) * | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| TW594947B (en) * | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TWI264121B (en) * | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
| JP3792635B2 (ja) * | 2001-12-14 | 2006-07-05 | 富士通株式会社 | 電子装置 |
| US7098072B2 (en) * | 2002-03-01 | 2006-08-29 | Agng, Llc | Fluxless assembly of chip size semiconductor packages |
| US6596569B1 (en) * | 2002-03-15 | 2003-07-22 | Lucent Technologies Inc. | Thin film transistors |
| JP3980918B2 (ja) * | 2002-03-28 | 2007-09-26 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法、表示装置 |
| JP2003303379A (ja) | 2002-04-11 | 2003-10-24 | Sanrikkusu:Kk | 警備装置および警備システム |
| US6794273B2 (en) * | 2002-05-24 | 2004-09-21 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| JP4151420B2 (ja) | 2003-01-23 | 2008-09-17 | セイコーエプソン株式会社 | デバイスの製造方法 |
| US7043830B2 (en) * | 2003-02-20 | 2006-05-16 | Micron Technology, Inc. | Method of forming conductive bumps |
| US7973313B2 (en) * | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| JP3783707B2 (ja) | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP3574450B1 (ja) * | 2003-05-16 | 2004-10-06 | 沖電気工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP2004359363A (ja) | 2003-06-02 | 2004-12-24 | Nec Corp | 商品管理システムおよび商品管理プログラム |
| US7125101B2 (en) * | 2003-07-30 | 2006-10-24 | Hewlett-Packard Development Company, L.P. | Photonically activated fluid ejector apparatus and methods |
| US6956386B2 (en) * | 2003-08-01 | 2005-10-18 | Amst Company Limited | Micro-cantilever type probe card |
| JP4566527B2 (ja) * | 2003-08-08 | 2010-10-20 | 日東電工株式会社 | 再剥離型粘着シート |
| US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
| US7417550B2 (en) * | 2004-12-20 | 2008-08-26 | 3M Innovative Properties Company | Environmentally friendly radio frequency identification (RFID) labels and methods of using such labels |
| US8224447B2 (en) * | 2005-11-30 | 2012-07-17 | Medtronic, Inc. | Medical device packaging system |
-
2006
- 2006-03-17 WO PCT/JP2006/305889 patent/WO2006104019A1/en not_active Ceased
- 2006-03-17 CN CN2006800104146A patent/CN101151544B/zh not_active Expired - Fee Related
- 2006-03-17 US US11/885,958 patent/US8822272B2/en not_active Expired - Fee Related
- 2006-03-27 TW TW95110563A patent/TWI471959B/zh not_active IP Right Cessation
- 2006-03-27 JP JP2006084606A patent/JP4954580B2/ja not_active Expired - Fee Related
- 2006-03-27 TW TW103140250A patent/TWI591743B/zh not_active IP Right Cessation
-
2014
- 2014-08-28 US US14/471,801 patent/US9261554B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11327035B2 (en) | 2019-08-16 | 2022-05-10 | Illumina, Inc. | Method for measuring thermal resistance between a thermal component of an instrument and a consumable |
| TWI764224B (zh) * | 2019-08-16 | 2022-05-11 | 美商伊路米納有限公司 | 用於量測儀器的熱構件和消耗品之間的熱阻的方法 |
| US11709143B2 (en) | 2019-08-16 | 2023-07-25 | Illumina, Inc. | Method for measuring thermal resistance between a thermal component of an instrument and a consumable |
| US12013358B2 (en) | 2019-08-16 | 2024-06-18 | Illumina, Inc. | Method for measuring thermal resistance between a thermal component of an instrument and a consumable |
| TWI760185B (zh) * | 2021-04-14 | 2022-04-01 | 愛盛科技股份有限公司 | 漏電流偵測電路與磁通門驅動器 |
| US11366177B1 (en) | 2021-04-14 | 2022-06-21 | Isentek Inc. | Leakage current detection circuit and fluxgate driver |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101151544A (zh) | 2008-03-26 |
| TWI591743B (zh) | 2017-07-11 |
| TWI471959B (zh) | 2015-02-01 |
| JP2006310810A (ja) | 2006-11-09 |
| US8822272B2 (en) | 2014-09-02 |
| WO2006104019A1 (en) | 2006-10-05 |
| US9261554B2 (en) | 2016-02-16 |
| CN101151544B (zh) | 2011-08-03 |
| TW200703536A (en) | 2007-01-16 |
| JP4954580B2 (ja) | 2012-06-20 |
| US20140368230A1 (en) | 2014-12-18 |
| US20080277660A1 (en) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI591743B (zh) | 半導體裝置量測方法 | |
| KR101955913B1 (ko) | 반도체 장치의 제조 방법 | |
| CN101789378B (zh) | 用于制造半导体器件的方法 | |
| US9054227B2 (en) | Micro electro mechanical system, semiconductor device, and manufacturing method thereof | |
| KR101254277B1 (ko) | 라미네이팅 시스템, ic 시트, ic 시트 두루마리, 및ic 칩의 제조방법 | |
| TWI413152B (zh) | 半導體裝置製造方法 | |
| US20070257311A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| US8698262B2 (en) | Wireless chip and manufacturing method of the same | |
| US8426293B2 (en) | IC chip and its manufacturing method | |
| JP4836465B2 (ja) | 薄膜集積回路の作製方法及び薄膜集積回路用素子基板 | |
| JP4841807B2 (ja) | 薄膜集積回路及び薄型半導体装置 | |
| JP4845461B2 (ja) | 半導体装置及びその作製方法 | |
| JP4727280B2 (ja) | 商品管理システム | |
| JP4789696B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |